JP2006319571A - Demodulating circuit - Google Patents

Demodulating circuit Download PDF

Info

Publication number
JP2006319571A
JP2006319571A JP2005138907A JP2005138907A JP2006319571A JP 2006319571 A JP2006319571 A JP 2006319571A JP 2005138907 A JP2005138907 A JP 2005138907A JP 2005138907 A JP2005138907 A JP 2005138907A JP 2006319571 A JP2006319571 A JP 2006319571A
Authority
JP
Japan
Prior art keywords
digital
filter
digital data
input
digital filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005138907A
Other languages
Japanese (ja)
Inventor
Koji Kanamori
浩二 金森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005138907A priority Critical patent/JP2006319571A/en
Publication of JP2006319571A publication Critical patent/JP2006319571A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a demodulating circuit suppressing an increase in current consumption even when the Fs of input digital data becomes high. <P>SOLUTION: A digital data demodulating circuit 100 is equipped with: a digital data input terminal 101; a stopping-range attenuation-quantity control signal terminal 102; a stopping-range attenuation-quantity variable digital filter 103 which is variable in stopping-range attenuation quantity according to the Fs of digital data to be inputted; a digital-to-analog converter 104 which converts digital output into an analog signal; and a low-pass filter 105 which removes a return noise component from the output of the digital-to-analog converter 104. The circuit makes control to decrease the stopping-range attenuation quantity of the stopping-range attenuation-quantity variable digital filter 103 with a stopping-range attenuation-quantity control signal when the Fs of the input digital data is outside the audible band (e.g. Fs/2 ≥ about 20 kHz). <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、複数の異なるサンプリング周波数でデジタル化された音声、又はオーディオ信号をアナログ信号に変換する復調回路に関する。   The present invention relates to a demodulation circuit that converts a voice or audio signal digitized at a plurality of different sampling frequencies into an analog signal.

図５は、複数の異なるサンプリング周波数でデジタル化されたデータをアナログデータに変換するデジタルデータ復調回路の構成を示す図である（例えば、特許文献１参照）。   FIG. 5 is a diagram showing a configuration of a digital data demodulation circuit that converts data digitized at a plurality of different sampling frequencies into analog data (see, for example, Patent Document 1).

図５において、デジタルデータ復調回路は、デジタルデータ入力端子１、デジタルフィルタ２、デジタルアナログ変換器３、低域フィルタ４、及びアナログ出力端子５から構成される。   In FIG. 5, the digital data demodulating circuit includes a digital data input terminal 1, a digital filter 2, a digital / analog converter 3, a low-pass filter 4, and an analog output terminal 5.

以上の構成において、デジタルデータのサンプリング周波数（以下、Ｆｓという）が８ｋＨｚと４８ｋＨｚ、デジタルフィルタの動作クロックが４Ｆｓの場合を例として、動作を説明する。   In the above configuration, the operation will be described by taking the case where the sampling frequency of digital data (hereinafter referred to as Fs) is 8 kHz and 48 kHz and the operation clock of the digital filter is 4 Fs as an example.

図６は、上記デジタルデータ復調回路の動作を説明する特性図である。   FIG. 6 is a characteristic diagram for explaining the operation of the digital data demodulating circuit.

デジタルデータのＦｓが８ｋＨｚの場合、入力されるデジタルデータの周波数特性は８ｋＨｚ毎に折り返されている。このデジタルデータをデジタルフィルタ２を通すことにより、３２ｋＨｚ（４Ｆｓ）毎の折り返し以外が減衰され、図６（ａ）に示す周波数特性になる。これをデジタルアナログ変換器３でアナログ信号に変換し、低域フィルタ４で折り返し成分を除去することでアナログ出力端子５からアナログ信号として復調される。   When the Fs of the digital data is 8 kHz, the frequency characteristic of the input digital data is turned back every 8 kHz. By passing this digital data through the digital filter 2, the frequency characteristics shown in FIG. 6 (a) are obtained by attenuating all but 32 kHz (4 Fs). This is converted into an analog signal by the digital-analog converter 3, and the aliasing component is removed by the low-pass filter 4 to be demodulated from the analog output terminal 5 as an analog signal.

次に、デジタルデータのＦｓが４８ｋＨｚの場合、入力されるデジタルデータの周波数特性は４８ｋＨｚ毎に折り返されている。このデジタルデータをデジタルフィルタ２を通すことにより、３２ｋＨｚ（４Ｆｓ）毎の折り返し以外が減衰され、図６（ｂ）に示す周波数特性になる。これをデジタルアナログ変換器３でアナログ信号に変換し、低域フィルタ４で折り返し成分を除去することでアナログ出力端子５からアナログ信号として復調される。但し、このときデジタルフィルタ２とデジタルアナログ変換器３は、Ｆｓに比例して動作クロックを６倍にする必要がある。
特開昭６４−３９１２２号公報 Next, when the Fs of the digital data is 48 kHz, the frequency characteristic of the input digital data is turned back every 48 kHz. By passing this digital data through the digital filter 2, the frequency characteristics shown in FIG. 6B are obtained by attenuating except for the aliasing every 32 kHz (4 Fs). This is converted into an analog signal by the digital-analog converter 3, and the aliasing component is removed by the low-pass filter 4 to be demodulated from the analog output terminal 5 as an analog signal. However, at this time, the digital filter 2 and the digital-analog converter 3 need to increase the operation clock 6 times in proportion to Fs.
JP-A-64-39122

しかしながら、このような従来のデジタルデータ復調回路にあっては、入力デジタルデータのＦｓに比例してデジタルフィルタ２とデジタルアナログ変換器３の動作クロックを変化させる必要があるため、入力デジタルデータのＦｓが高くなると消費電流が大きくなるという問題がある。例えば、図５のデジタルデータ復調回路では、デジタルデータのＦｓが８ｋＨｚから４８ｋＨｚになると、供給する動作クロックを６倍にする必要がある。   However, in such a conventional digital data demodulating circuit, it is necessary to change the operation clocks of the digital filter 2 and the digital-analog converter 3 in proportion to the Fs of the input digital data. There is a problem that the current consumption increases as the value increases. For example, in the digital data demodulating circuit of FIG. 5, when the Fs of the digital data is changed from 8 kHz to 48 kHz, it is necessary to increase the operation clock to be supplied six times.

本発明は、かかる点に鑑みてなされたものであり、入力デジタルデータのＦｓが高くなっても消費電流の増加を抑えることができる復調回路を提供することを目的とする。   The present invention has been made in view of this point, and an object of the present invention is to provide a demodulation circuit capable of suppressing an increase in current consumption even when Fs of input digital data is increased.

本発明の復調回路は、入力されるデジタルデータのサンプリング周波数に応じて阻止域減衰量が変化可能なデジタルフィルタと、前記デジタルフィルタのデジタル出力をアナログ信号に変換するデジタルアナログ変換手段と、前記デジタルアナログ変換手段の出力から折り返し雑音成分を除去する低域フィルタと、入力されるデジタルデータの前記サンプリング周波数が所定周波数より高いとき、前記デジタルフィルタの阻止域減衰量を少なくする制御を行う制御手段とを備える構成を採る。   The demodulating circuit of the present invention includes a digital filter capable of changing a stop band attenuation amount according to a sampling frequency of input digital data, a digital-analog converting unit that converts a digital output of the digital filter into an analog signal, and the digital A low-pass filter for removing aliasing noise components from the output of the analog conversion means; and a control means for performing control to reduce the stop-band attenuation of the digital filter when the sampling frequency of the input digital data is higher than a predetermined frequency; The structure provided with is taken.

本発明によれば、入力デジタルデータのＦｓが高いときには、デジタルフィルタの活性化する部分を減らすことができ、入力デジタルデータのＦｓが高くなっても消費電流の増加を抑えることができる。   According to the present invention, when the Fs of the input digital data is high, the portion of the digital filter that is activated can be reduced, and an increase in current consumption can be suppressed even if the Fs of the input digital data is high.

以下、本発明の実施の形態について図面を参照して詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

（実施の形態１）
図１は、本発明の実施の形態１に係る復調回路の構成を示すブロック図である。本実施の形態は、復調回路をデジタルデータ復調回路に適用したものである。 (Embodiment 1)
FIG. 1 is a block diagram showing a configuration of a demodulation circuit according to Embodiment 1 of the present invention. In this embodiment, a demodulation circuit is applied to a digital data demodulation circuit.

図１において、デジタルデータ復調回路１００は、デジタルデータ入力端子１０１、阻止域減衰量制御信号端子１０２、阻止域減衰量可変デジタルフィルタ１０３、デジタルアナログ変換器１０４、低域フィルタ１０５、及びアナログ出力端子１０６から構成される。   In FIG. 1, a digital data demodulation circuit 100 includes a digital data input terminal 101, a stop band attenuation control signal terminal 102, a stop band attenuation variable digital filter 103, a digital-analog converter 104, a low-pass filter 105, and an analog output terminal. 106.

阻止域減衰量可変デジタルフィルタ１０３は、入力されるデジタルデータのサンプリング周波数に応じて阻止域減衰量が変化可能なデジタルフィルタである。また、阻止域減衰量可変デジタルフィルタ１０３は、阻止域減衰量制御信号端子１０２に入力される阻止域減衰量制御信号により、入力されるデジタルデータのサンプリング周波数に応じて動作クロックが可変である。   The stop-band attenuation variable digital filter 103 is a digital filter that can change the stop-band attenuation according to the sampling frequency of the input digital data. The stop band attenuation variable digital filter 103 has an operation clock variable according to the sampling frequency of the input digital data by a stop band attenuation control signal input to the stop band attenuation control signal terminal 102.

デジタルアナログ変換器１０４は、阻止域減衰量可変デジタルフィルタ１０３のデジタル出力をアナログ信号に変換する。   The digital-analog converter 104 converts the digital output of the stop-band attenuation variable digital filter 103 into an analog signal.

低域フィルタ１０５は、デジタルアナログ変換器１０４の出力から折り返し雑音成分を除去する。   The low pass filter 105 removes the aliasing noise component from the output of the digital-analog converter 104.

図２は、上記阻止域減衰量可変デジタルフィルタ１０３の構成を示す回路図である。図２は、阻止域減衰量可変デジタルフィルタ１０３をＩＩＲ（Infinite Impulse response）フィルタにより構成した場合の例である。   FIG. 2 is a circuit diagram showing a configuration of the stop-band attenuation variable digital filter 103. FIG. 2 shows an example in which the stopband attenuation variable digital filter 103 is configured by an IIR (Infinite Impulse response) filter.

図２において、阻止域減衰量可変デジタルフィルタ１０３は、阻止域減衰量制御信号端子１０２、デジタル入力端子２００、第１のＢｉｑｕａｄ型のＩＩＲフィルタ２０１、第２のＢｉｑｕａｄ型のＩＩＲフィルタ２０２、第１のスイッチ２０３、第２のスイッチ２０４、及びデジタルフィルタ出力端子２０５を備えて構成される。   In FIG. 2, the stopband attenuation variable digital filter 103 includes a stopband attenuation control signal terminal 102, a digital input terminal 200, a first biquad IIR filter 201, a second biquad IIR filter 202, Switch 203, second switch 204, and digital filter output terminal 205.

阻止域減衰量可変デジタルフィルタ１０３は、デジタルデータ入力のＦｓが８ｋＨｚの時（阻止域減衰量が大きな場合）にＩＩＲフィルタの次数が４次、デジタルデータ入力のＦｓが４８ｋＨｚの時（阻止域減衰量が少ない場合）にはＩＩＲフィルタの次数が２次と仮定している。   When the Fs of the digital data input is 8 kHz (when the stopband attenuation is large), the IIR filter order is 4th, and when the digital data input Fs is 48 kHz (stopband attenuation). When the amount is small), it is assumed that the order of the IIR filter is the second order.

なお、阻止域減衰量可変デジタルフィルタ１０３をＩＩＲ型で構成しているが、ＦＩＲ（Finite Impulse Response）型でもよい。また、ＩＩＲ型とＦＩＲ型を組み合わせて構成してもよい。また、フィルタの次数、係数は一例であり、その他の次数、係数の組み合わせも可能である。   Although the stopband attenuation variable digital filter 103 is configured as an IIR type, it may be an FIR (Finite Impulse Response) type. Further, the IIR type and the FIR type may be combined. Further, the order and coefficients of the filter are examples, and other combinations of orders and coefficients are possible.

以下、上述のように構成された復調回路の動作について説明する。   The operation of the demodulation circuit configured as described above will be described below.

本実施の形態では、入力デジタルデータのＦｓが高いとき（例えば、Ｆｓ／２≧約２０ｋＨｚ）には、デジタルフィルタの阻止域が可聴帯域外にあることに着目し、デジタルフィルタの阻止域減衰量を少なくすることで、デジタルフィルタの活性化する部分を減らすものである。   In the present embodiment, when the Fs of the input digital data is high (for example, Fs / 2 ≧ about 20 kHz), it is noted that the digital filter stop band is outside the audible band, and the digital filter stop band attenuation amount By reducing the number, the portion of the digital filter that is activated is reduced.

まず、デジタルデータ復調回路１００の全体動作について述べる。   First, the overall operation of the digital data demodulation circuit 100 will be described.

図３は、デジタルデータ復調回路１００の動作を説明する特性図であり、図３（ａ）はデジタルデータ入力のＦｓが８ｋＨｚの時の阻止域減衰量可変デジタルフィルタ１０３の出力の周波数特性、図３（ｂ）はデジタルデータ入力のＦｓが４８ｋＨｚの時の阻止域減衰量可変デジタルフィルタ１０３の出力の周波数特性である。   FIG. 3 is a characteristic diagram for explaining the operation of the digital data demodulating circuit 100. FIG. 3A is a frequency characteristic of the output of the stop band attenuation variable digital filter 103 when the digital data input Fs is 8 kHz. 3 (b) is a frequency characteristic of the output of the stop band attenuation variable digital filter 103 when the digital data input Fs is 48 kHz.

図１において、デジタルデータ入力は、デジタルデータ入力端子１０１から阻止域減衰量可変デジタルフィルタ１０３に入力される。阻止域減衰量可変デジタルフィルタ１０３は、入力されたデジタルデータを所定帯域以外の周波数を減衰することで、図３に示す周波数特性を持つデジタルデータを出力する。阻止域減衰量可変デジタルフィルタ１０３の阻止域減衰量制御信号端子１０２には、デジタルデータ入力のＦｓに応じて変化する阻止域減衰量制御信号が入力され、その減衰量はデジタルデータ入力のＦｓに応じて変化する。阻止域減衰量可変デジタルフィルタ１０３の出力は、デジタルアナログ変換器１０４へ入力される。デジタルアナログ変換器１０４は、入力されたデジタル信号をアナログ信号に変換し、低域フィルタ１０５は、このアナログ信号から折り返し成分を除去することでアナログ出力端子１０６から復調信号を出力する。   In FIG. 1, digital data input is input from a digital data input terminal 101 to a stop band attenuation variable digital filter 103. The stop band attenuation variable digital filter 103 outputs digital data having frequency characteristics shown in FIG. 3 by attenuating the input digital data at frequencies other than a predetermined band. A stop-band attenuation control signal that changes according to the digital data input Fs is input to the stop-band attenuation control signal terminal 102 of the variable stop-band attenuation digital filter 103, and the attenuation is added to the digital data input Fs. Will change accordingly. The output of the stop band attenuation variable digital filter 103 is input to the digital-analog converter 104. The digital-analog converter 104 converts the input digital signal into an analog signal, and the low-pass filter 105 outputs a demodulated signal from the analog output terminal 106 by removing the aliasing component from the analog signal.

次に、阻止域減衰量可変デジタルフィルタ１０３の動作について説明する。   Next, the operation of the stop band attenuation variable digital filter 103 will be described.

図２に示すように、阻止域減衰量可変デジタルフィルタ１０３は、第１のＢｉｑｕａｄ型（次数２次）のＩＩＲフィルタ２０１と第２のＢｉｑｕａｄ型のＩＩＲフィルタ２０２とが第１のスイッチ２０３を介して接続されており、阻止域減衰量可変デジタルフィルタ１０３のデジタル入力（デジタル入力端子２００入力）は第２のスイッチ２０４を介して第１のＢｉｑｕａｄ型のＩＩＲフィルタ２０１の入力に接続されている。   As shown in FIG. 2, the stop-band attenuation variable digital filter 103 includes a first biquad (second order) IIR filter 201 and a second biquad IIR filter 202 via a first switch 203. The digital input (digital input terminal 200 input) of the stop-band attenuation variable digital filter 103 is connected to the input of the first Biquad type IIR filter 201 via the second switch 204.

阻止域減衰量制御信号端子１０２に入力される阻止域減衰量制御信号により第１のスイッチ２０３及び第２のスイッチ２０４が制御される。第１のスイッチ２０３及び第２のスイッチ２０４の制御により、第１のＢｉｑｕａｄ型のＩＩＲフィルタ２０１と第２のＢｉｑｕａｄ型のＩＩＲフィルタ２０２の出力形態が変化し、〈状態１〉又は〈状態２〉となる。   The first switch 203 and the second switch 204 are controlled by the stop band attenuation control signal input to the stop band attenuation control signal terminal 102. By the control of the first switch 203 and the second switch 204, the output forms of the first Biquad IIR filter 201 and the second Biquad IIR filter 202 change, and <State 1> or <State 2> It becomes.

すなわち、デジタル入力端子２００からのデジタル入力が第１のＢｉｑｕａｄ型のＩＩＲフィルタ２０１と第２のＢｉｑｕａｄ型のＩＩＲフィルタ２０２を通過して阻止域減衰量可変デジタルフィルタ１０３のデジタルフィルタ出力端子２０５に出力される〈状態１〉と、デジタル入力端子２００からのデジタル入力が直接第２のＢｉｑｕａｄ型のＩＩＲフィルタ２０２に入力される〈状態２〉のいずれかとなる。なお、〈状態２〉では、第２のＢｉｑｕａｄ型のＩＩＲフィルタ２０２の各係数も変更されており、第１のＢｉｑｕａｄ型のＩＩＲフィルタ２０１へのクロック供給はストップされる。これにより、第１のＢｉｑｕａｄ型のＩＩＲフィルタ２０１で消費される電流が削減できる。   That is, the digital input from the digital input terminal 200 passes through the first Biquad IIR filter 201 and the second Biquad IIR filter 202 and is output to the digital filter output terminal 205 of the stopband attenuation variable digital filter 103. <State 1> and <State 2> where the digital input from the digital input terminal 200 is directly input to the second Biquad IIR filter 202. In <state 2>, the coefficients of the second biquad IIR filter 202 are also changed, and the clock supply to the first biquad IIR filter 201 is stopped. Thereby, the current consumed by the first Biquad type IIR filter 201 can be reduced.

以上のように、実施の形態１によれば、入力されるデジタルデータのＦｓに応じて阻止域減衰量が変化可能な阻止域減衰量可変デジタルフィルタ１０３を備え、入力デジタルデータのＦｓが可聴帯域外にあるとき（例えば、Ｆｓ／２≧約２０ｋＨｚ）には、阻止域減衰量制御信号によりデジタルフィルタ１０３の阻止域減衰量を少なくする制御を行っている。図３（ｂ）と図６（ｂ）とを比較すれば明らかなように、可聴帯域（Ｆｓ／２≧約２０ｋＨｚ）において阻止域減衰量が従来例よりも少なくなるように制御される。これにより、入力デジタルデータのＦｓが可聴帯域外にあるような高いときには、デジタルフィルタの活性化する部分を減らすことができるため、入力デジタルデータのＦｓが高くなっても消費電流の増加を抑える効果がある。また、入力デジタルデータのＦｓが可聴帯域外にあるときに阻止域減衰量を減らしても音声又はオーディオ信号が聴感上影響を受けることはない。   As described above, according to the first embodiment, the stop band attenuation variable digital filter 103 that can change the stop band attenuation according to Fs of the input digital data is provided, and the Fs of the input digital data is audible. When it is outside (for example, Fs / 2 ≧ about 20 kHz), control for reducing the stop band attenuation of the digital filter 103 is performed by the stop band attenuation control signal. As apparent from a comparison between FIG. 3B and FIG. 6B, the stop band attenuation is controlled to be smaller than that in the conventional example in the audible band (Fs / 2 ≧ about 20 kHz). As a result, when the Fs of the input digital data is high such that it is outside the audible band, it is possible to reduce the portion of the digital filter that is activated. Therefore, even if the Fs of the input digital data increases, the effect of suppressing an increase in current consumption There is. Also, even if the stop band attenuation is reduced when the Fs of the input digital data is outside the audible band, the sound or audio signal is not affected in terms of hearing.

なお、本実施の形態では、デジタルデータ入力のＦｓを８ｋＨｚと４８ｋＨｚとしたが、それ以外の組み合わせでもよいことは言うまでもない。また、阻止域減衰量可変デジタルフィルタ１０３をＩＩＲフィルタにより構成したが、ＦＩＲフィルタで構成しても良く同様の効果を得ることができる。   In this embodiment, Fs of digital data input is 8 kHz and 48 kHz, but it goes without saying that other combinations may be used. Further, although the stop-band attenuation variable digital filter 103 is configured by an IIR filter, it may be configured by an FIR filter, and the same effect can be obtained.

（実施の形態２）
図４は、本発明の実施の形態２に係る復調回路の阻止域減衰量可変デジタルフィルタの他の構成を示すブロック図である。本実施の形態の説明にあたり、図２と同一構成要素には同一の番号を付して重複部分の説明を省略する。 (Embodiment 2)
FIG. 4 is a block diagram showing another configuration of the stop band attenuation variable digital filter of the demodulation circuit according to Embodiment 2 of the present invention. In the description of the present embodiment, the same components as those in FIG.

図４において、阻止域減衰量可変デジタルフィルタ３００は、デジタル入力端子２００と、阻止域減衰量が互いに異なるデジタルフィルタ３０１及びデジタルフィルタ３０２と、第３のスイッチ３０３と、第４のスイッチ３０４と、デジタルフィルタ出力端子２０５とを備えて構成される。   In FIG. 4, a stop band attenuation variable digital filter 300 includes a digital input terminal 200, digital filters 301 and 302 having different stop band attenuations, a third switch 303, a fourth switch 304, And a digital filter output terminal 205.

以下、上述のように構成された復調回路の動作について説明する。   The operation of the demodulation circuit configured as described above will be described below.

デジタルフィルタ３０１の阻止域減衰量がデジタルフィルタ３０２の阻止域減衰量よりも大きく、またデジタルデータ入力のＦｓが８ｋＨｚと４８ｋＨｚの場合を例に採り説明する。   The case where the stop band attenuation of the digital filter 301 is larger than the stop band attenuation of the digital filter 302 and the digital data input Fs is 8 kHz and 48 kHz will be described as an example.

デジタルデータ入力のＦｓが８ｋＨｚの時には、阻止域減衰量制御信号端子１０２に入力される阻止域減衰量制御信号により第３のスイッチ３０３がデジタルフィルタ３０１側に切り替えられ、デジタル入力端子２００からのデジタルデータ入力は、第３のスイッチ３０３を介してデジタルフィルタ３０１へ入力される。さらに、上記阻止域減衰量制御信号により、第４のスイッチ３０４がデジタルフィルタ３０１の出力を選択してデジタルフィルタ出力端子２０５へと出力する。このとき、デジタルフィルタ３０２の動作クロックは停止している。   When Fs of the digital data input is 8 kHz, the third switch 303 is switched to the digital filter 301 side by the stop band attenuation control signal input to the stop band attenuation control signal terminal 102, and the digital signal from the digital input terminal 200 is changed. Data input is input to the digital filter 301 via the third switch 303. Further, the fourth switch 304 selects the output of the digital filter 301 and outputs it to the digital filter output terminal 205 by the stop band attenuation amount control signal. At this time, the operation clock of the digital filter 302 is stopped.

デジタルデータ入力のＦｓが４８ｋＨｚの時には、上記阻止域減衰量制御信号により第３のスイッチ３０３と第４のスイッチ３０４は、デジタルフィルタ３０２にデータを通すように制御される。このとき、デジタルフィルタ３０１の動作クロックは停止しており、デジタルフィルタ３０２にはデジタルフィルタ３０１の動作クロックの６倍のクロックが動作クロックとして与えられる。   When the digital data input Fs is 48 kHz, the third switch 303 and the fourth switch 304 are controlled to pass data through the digital filter 302 by the stop band attenuation control signal. At this time, the operation clock of the digital filter 301 is stopped, and a clock that is six times the operation clock of the digital filter 301 is given to the digital filter 302 as the operation clock.

デジタルフィルタ３０２の阻止域減衰量が、デジタルフィルタ３０１の阻止域減衰量よりも少ないので、デジタルフィルタ３０２の回路規模はデジタルフィルタ３０１よりも小さくできる。その結果、デジタルデータ入力のＦｓが４８ｋＨｚの時の消費電流の増加を抑えることができる。   Since the stop band attenuation of the digital filter 302 is smaller than the stop band attenuation of the digital filter 301, the circuit scale of the digital filter 302 can be made smaller than that of the digital filter 301. As a result, it is possible to suppress an increase in current consumption when Fs of digital data input is 48 kHz.

以上の説明は本発明の好適な実施の形態の例証であり、本発明の範囲はこれに限定されることはない。   The above description is an illustration of a preferred embodiment of the present invention, and the scope of the present invention is not limited to this.

なお、ここではデジタルデータ入力のＦｓを８ｋＨｚと４８ｋＨｚとしたが、それ以外の組み合わせでもよいことは言うまでもない。   Although the digital data input Fs is 8 kHz and 48 kHz here, it goes without saying that other combinations may be used.

また、本実施の形態では、デジタルデータ復調回路という名称を用いたが、これは説明の便宜上であり、音声信号復調回路、オーディオ信号処理装置等でもよいことは勿論である。   In this embodiment, the name “digital data demodulation circuit” is used. However, this is for convenience of explanation, and it is needless to say that an audio signal demodulation circuit, an audio signal processing device, or the like may be used.

また、図３に示す特性図は一例であって他の例でもよいことは言うまでもない。   Further, it goes without saying that the characteristic diagram shown in FIG. 3 is an example, and other examples may be used.

また、上記復調回路を構成する各回路部の種類、数及び接続方法などは前述した実施の形態に限られない。   Further, the type, number, connection method, and the like of each circuit unit constituting the demodulation circuit are not limited to the above-described embodiments.

本発明に係る復調回路は、異なるサンプリング周波数でデジタル化された音声、及びオーディオ信号を復調するデジタルデータ復調回路として有用である。   The demodulation circuit according to the present invention is useful as a digital data demodulation circuit that demodulates audio and audio signals digitized at different sampling frequencies.

本発明の実施の形態１に係る復調回路の構成を示すブロック図1 is a block diagram showing a configuration of a demodulation circuit according to Embodiment 1 of the present invention. 上記実施の形態に係る復調回路の阻止域減衰量可変デジタルフィルタの構成を示す回路図The circuit diagram which shows the structure of the stop band attenuation amount variable digital filter of the demodulation circuit which concerns on the said embodiment 上記実施の形態に係る復調回路の動作を説明する特性図Characteristics diagram for explaining the operation of the demodulation circuit according to the above embodiment 本発明の実施の形態２に係る復調回路の阻止域減衰量可変デジタルフィルタの構成を示すブロック図The block diagram which shows the structure of the stop band attenuation amount variable digital filter of the demodulation circuit which concerns on Embodiment 2 of this invention. 従来のデジタルデータ復調回路の構成を示す図The figure which shows the structure of the conventional digital data demodulation circuit 従来のデジタルデータ復調回路の動作を説明する特性図A characteristic diagram explaining the operation of a conventional digital data demodulation circuit

符号の説明Explanation of symbols

１００ デジタルデータ復調回路
１０１ デジタルデータ入力端子
１０２ 阻止域減衰量制御信号端子
１０３，３００ 阻止域減衰量可変デジタルフィルタ
１０４ デジタルアナログ変換器
１０５ 低域フィルタ
１０６ アナログ出力端子
２００ デジタル入力端子
２０１ 第１のＢｉｑｕａｄ型のＩＩＲフィルタ
２０２ 第２のＢｉｑｕａｄ型のＩＩＲフィルタ
２０３ 第１のスイッチ
２０４ 第２のスイッチ
２０５ デジタルフィルタ出力端子
３０１，３０２ デジタルフィルタ
３０３ 第３のスイッチ
３０４ 第４のスイッチ
DESCRIPTION OF SYMBOLS 100 Digital data demodulation circuit 101 Digital data input terminal 102 Stop band attenuation amount control signal terminal 103,300 Stop band attenuation amount variable digital filter 104 Digital-analog converter 105 Low-pass filter 106 Analog output terminal 200 Digital input terminal 201 1st Biquad Type IIR filter 202 Second Biquad type IIR filter 203 First switch 204 Second switch 205 Digital filter output terminals 301, 302 Digital filter 303 Third switch 304 Fourth switch

Claims (4)

入力されるデジタルデータのサンプリング周波数に応じて阻止域減衰量が変化可能なデジタルフィルタと、
前記デジタルフィルタのデジタル出力をアナログ信号に変換するデジタルアナログ変換手段と、
前記デジタルアナログ変換手段の出力から折り返し雑音成分を除去する低域フィルタと、
入力されるデジタルデータの前記サンプリング周波数が所定周波数より高いとき、前記デジタルフィルタの阻止域減衰量を少なくする制御を行う制御手段と
を備えることを特徴とする復調回路。 A digital filter whose stopband attenuation can be changed according to the sampling frequency of the input digital data;
Digital-to-analog conversion means for converting the digital output of the digital filter into an analog signal;
A low-pass filter for removing aliasing noise components from the output of the digital-analog conversion means;
A demodulating circuit comprising: control means for performing control to reduce a stopband attenuation amount of the digital filter when the sampling frequency of the input digital data is higher than a predetermined frequency. 前記制御手段は、入力デジタルデータの前記サンプリング周波数が可聴帯域外にあるとき、前記デジタルフィルタの阻止域減衰量を少なくすることを特徴とする請求項１記載の復調回路。   2. The demodulation circuit according to claim 1, wherein the control means reduces the stop band attenuation of the digital filter when the sampling frequency of the input digital data is outside the audible band. 前記制御手段は、前記デジタルフィルタ手段のフィルタ係数を変えることにより前記阻止域減衰量を変化させることを特徴とする請求項１又は請求項２に記載の復調回路。   3. The demodulation circuit according to claim 1, wherein the control unit changes the stop band attenuation by changing a filter coefficient of the digital filter unit. 前記デジタルフィルタ手段は、阻止域減衰量が異なる複数のデジタルフィルタを有し、
前記制御手段は、前記複数のデジタルフィルタを選択又は組み合わせることで前記阻止域減衰量を変化させることを特徴とする請求項１乃至請求項３のいずれかに記載の復調回路。
The digital filter means includes a plurality of digital filters having different stopband attenuation amounts,
4. The demodulation circuit according to claim 1, wherein the control unit changes the stopband attenuation by selecting or combining the plurality of digital filters. 5.
JP2005138907A 2005-05-11 2005-05-11 Demodulating circuit Pending JP2006319571A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005138907A JP2006319571A (en) 2005-05-11 2005-05-11 Demodulating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005138907A JP2006319571A (en) 2005-05-11 2005-05-11 Demodulating circuit

Publications (1)

Publication Number Publication Date
JP2006319571A true JP2006319571A (en) 2006-11-24

Family

ID=37539849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005138907A Pending JP2006319571A (en) 2005-05-11 2005-05-11 Demodulating circuit

Country Status (1)

Country Link
JP (1) JP2006319571A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008148260A (en) * 2006-12-13 2008-06-26 Rohm Co Ltd Digital filter, filtering method and digital audio processing circuit using them, and electronic device
CN118631214A (en) * 2024-08-13 2024-09-10 深圳华大北斗科技股份有限公司 Automatic filter order adjusting device and method applied to receiver

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008148260A (en) * 2006-12-13 2008-06-26 Rohm Co Ltd Digital filter, filtering method and digital audio processing circuit using them, and electronic device
CN118631214A (en) * 2024-08-13 2024-09-10 深圳华大北斗科技股份有限公司 Automatic filter order adjusting device and method applied to receiver

Similar Documents

Publication Publication Date Title
JP4882773B2 (en) Signal processing apparatus and signal processing method
US8645445B2 (en) Filter block for compensating droop in a frequency response of a signal
US10348326B2 (en) Digital silicon microphone with interpolation
JP2005124155A (en) Filter enabling decimation of digital signal by rational number factor
CN111900953B (en) System and method for realizing sampling conversion and filtering of digital microphone
US7492848B2 (en) Method and apparatus for efficient multi-stage FIR filters
EP0693235B1 (en) Decimation filter
JP4326031B2 (en) Band synthesis filter bank, filtering method, and decoding apparatus
US6608572B1 (en) Analog to digital converters with integral sample rate conversion and systems and methods using the same
JP2006319571A (en) Demodulating circuit
JP5133172B2 (en) FM transmission circuit and oversampling processing circuit
JPH1117549A (en) A/d converter
US6233594B1 (en) Decimation filter for oversampling analog-to digital converter
JP4235175B2 (en) Method and apparatus for processing amplitude modulated (AM) signals
Mehrnia et al. Further desensitized FIR halfband filters
US8379740B2 (en) Wide-band signal processor
JP4364598B2 (en) Filter processing apparatus, filter processing method and program thereof
JP4364599B2 (en) Filter processing apparatus, filter processing method and program thereof
Saramaki et al. A novel systematic approach for synthesizing multiplication-free highly-selective FIR half-band decimators and interpolators
de Carvalho et al. A power optimized decimator for sigma-delta data converters
JP4856121B2 (en) converter
JP2007228358A (en) Digital data demodulation circuit
Sheikh et al. Design of narrow-band and wide-band frequency-response masking filters using sparse non-periodic sub-filters
US10840891B2 (en) Low power digital interpolation/decimation apparatus and method
Lin et al. Design and implementation of 18-band Quasi-ANSI S1. 11 1/3-octave filter bank for digital hearing aids

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080902

A521 Written amendment

Effective date: 20081030

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101221