JP2006318969A - Method for manufacturing fine structure and semiconductor device - Google Patents
Method for manufacturing fine structure and semiconductor device Download PDFInfo
- Publication number
- JP2006318969A JP2006318969A JP2005137301A JP2005137301A JP2006318969A JP 2006318969 A JP2006318969 A JP 2006318969A JP 2005137301 A JP2005137301 A JP 2005137301A JP 2005137301 A JP2005137301 A JP 2005137301A JP 2006318969 A JP2006318969 A JP 2006318969A
- Authority
- JP
- Japan
- Prior art keywords
- resist layer
- resist
- manufacturing
- region
- microstructure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は基板上に微細構造を製造する方法、及びこの方法を使用した半導体デバイスの製造方法に関するものである。 The present invention relates to a method for producing a fine structure on a substrate and a method for producing a semiconductor device using this method.
半導体メモリの大容量化や、CPUプロセッサの高速化、大容量化の進展と共に、半導体デバイスの集積度を高める必要性がさらに大きくなってきており、微細なL/S(ライン・アンド・スペース)からなるパターンを形成するための開発がなされている。従来は、このようなパターンの形成は、専らフォトリソグラフィを使用して行われてきている。 As the capacity of semiconductor memories increases, the speed of CPU processors increases, and the capacity increases, the need to increase the degree of integration of semiconductor devices has become even greater. Fine L / S (Line and Space) Developments have been made to form patterns consisting of Conventionally, formation of such a pattern has been performed exclusively using photolithography.
フォトリソグラフィにおいては、形成できるパターンの線幅は、露光装置の解像度によって決定され、露光装置の解像度は、露光装置のNAと使用波長、及び露光方法により決定される。 In photolithography, the line width of a pattern that can be formed is determined by the resolution of the exposure apparatus, and the resolution of the exposure apparatus is determined by the NA of the exposure apparatus, the wavelength used, and the exposure method.
以上説明したように、現在でのL/Sパターンの線幅は、露光装置の解像度によって決定され、細かくすることに限界がある。本発明はこのような事情に鑑みてなされたもので、従来と同じ解像度の露光装置を使用しながら、その露光装置を使用しては製造が不可能であった微細構造を製造する方法、及びこの方法を使用した半導体デバイスの製造方法を提供することを課題とする。 As described above, the line width of the current L / S pattern is determined by the resolution of the exposure apparatus, and there is a limit to making it finer. The present invention has been made in view of such circumstances, and a method for manufacturing a fine structure that could not be manufactured using the exposure apparatus while using an exposure apparatus having the same resolution as the conventional one, and It is an object of the present invention to provide a semiconductor device manufacturing method using this method.
前記課題を解決するための第1の手段は、以下の工程を有することを特徴とする微細構造の製造方法である。
(1)基板上に、周期的でかつ一周期内で徐々に厚さが変化する第1レジスト層を形成する工程
(2)前記第1レジスト層の表面に、次の(3)工程で形成する第2のレジスト層を溶解する現像液に溶解しない保護膜を成膜する工程
(3)前記保護膜上に、所定露光量以上の露光を受けた領域は完全に溶解し、所定露光量以下の露光しか受けていない領域は溶解しないようなγ特性を有する第2のレジスト層を均一な厚さで成膜する工程
(4)前記第2のレジスト層を現像した後に、前記第1レジスト層の所定以上の厚さを有する領域上に形成された前記第2レジスト層が完全に除去され、前記第1レジスト層の所定以下の厚さを有する領域上に形成された前記第2レジスト層が残るような露光量で、前記第2レジスト層を露光する工程
(5)前記第2レジスト層を現像し、前記第1レジスト層の所定以下の厚さを有する領域の上に形成された前記第2レジスト層を完全に除去する工程
(6)残った前記第2レジスト層と前記第1レジスト層とを一定の除去速度で除去する工程
(7)残った前記第1レジスト層をマスクとして、前記基板をエッチングする工程
(8)残った前記第1レジスト層を除去する工程
A first means for solving the above-described problem is a method for manufacturing a microstructure characterized by having the following steps.
(1) A step of forming a first resist layer having a thickness that changes periodically and gradually within one cycle on a substrate.
(2) A step of forming a protective film on the surface of the first resist layer that does not dissolve in the developer that dissolves the second resist layer formed in the next step (3).
(3) A second resist layer having a γ characteristic on the protective film such that a region exposed to a predetermined exposure amount or more is completely dissolved, and a region receiving only a predetermined exposure amount or less is not dissolved. Process for forming a film with uniform thickness
(4) After developing the second resist layer, the second resist layer formed on a region having a thickness greater than or equal to a predetermined thickness of the first resist layer is completely removed, and the first resist layer Exposing the second resist layer with an exposure amount such that the second resist layer formed on a region having a predetermined thickness or less remains.
(5) A step of developing the second resist layer and completely removing the second resist layer formed on the first resist layer on a region having a predetermined thickness or less.
(6) A step of removing the remaining second resist layer and the first resist layer at a constant removal rate.
(7) Etching the substrate using the remaining first resist layer as a mask
(8) Step of removing the remaining first resist layer
前記課題を解決するための第2の手段は、前記第1の手段であって、前記(1)の工程が、レジストの溶解量が露光量に応じて徐々に増減するようなγ特性を有する第1レジスト層上に、露光装置の解像限界と同等又はこれより狭い幅と線間隔を有するL/Sパターンの露光を行い、現像する工程であることを特徴とするものである。 A second means for solving the problem is the first means, wherein the step (1) has a γ characteristic such that the dissolution amount of the resist gradually increases or decreases according to the exposure amount. The first resist layer is a process in which an L / S pattern having a width and a line interval equal to or narrower than the resolution limit of the exposure apparatus is exposed and developed.
前記課題を解決するための第3の手段は、前記第1の手段又は第2の手段である微細構造の製造方法により製造された型を用いて、ナノプリント技術により他の部材に微細構造を転写する工程を有することを特徴とする微細構造の製造方法である。 According to a third means for solving the above-mentioned problem, a fine structure is formed on another member by nanoprint technology using a mold manufactured by the fine structure manufacturing method as the first means or the second means. It is a manufacturing method of a fine structure characterized by having a process of transferring.
前記課題を解決するための第3の手段は、前記第1の手段又は第2の手段を使用して、前記基板としてのウエハ上に微細なL/Sパターンを形成する工程を有することを特徴とする半導体デバイスの製造方法である。 A third means for solving the above-described problems includes a step of forming a fine L / S pattern on a wafer as the substrate using the first means or the second means. A method for manufacturing a semiconductor device.
本発明によれば、従来と同じ解像度の露光装置を使用しながら、その露光装置を使用しては製造が不可能であった微細構造を製造する方法、及びこの方法を使用した半導体デバイスの製造方法を提供することができる。 According to the present invention, while using an exposure apparatus having the same resolution as that of the prior art, a method of manufacturing a fine structure that cannot be manufactured using the exposure apparatus, and manufacturing of a semiconductor device using the method A method can be provided.
以下、本発明の実施の形態の例を、図を用いて説明する。図1は、従来の露光装置を用いて、ウエハ上に、従来の露光装置で製造可能であった線幅の約半分の線幅を有するL/Sパターンを製造する例を示す図である。なお、この例においては、レジストはポジ型レジストを使用している。 Hereinafter, an example of an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a diagram showing an example of manufacturing an L / S pattern having a line width about half the line width that can be manufactured by a conventional exposure apparatus on a wafer by using a conventional exposure apparatus. In this example, a positive resist is used as the resist.
露光装置としてg線(露光光波長435.8nm)ステッパを用いている。ウエハ1上にレジスト2を塗布する。このレジスト2としては、グレースケールマスクを用いたマイクロレンズの製造等に使用される、γ特性のなだらかなレジストを使用する。そして、g線ステッパの波長と開口数で決定される解像限界に近いピッチ(周期600nm、線幅300nm)のL/S像がレジスト2上に形成されるようなマスク3を使用して露光を行う(a)。
A g-line (exposure light wavelength: 435.8 nm) stepper is used as an exposure apparatus. A
このとき、L/Sの像のピッチがg線ステッパの解像限界に近いため、マスク3でのL/Sパターンは2値パターン(光の完全透過か完全遮蔽)となっているが、ウエハ1上に実際に形成される像がボケ、周期が600nmの正弦波パターンの強度を有するようになっている。従って、レジスト2を現像すると、レジスト2のγ特性がなだらかなので、レジスト2の形状もほぼ正弦波となる(b)。この正弦波の山と谷の高さの差は、約20nm程度としている。
At this time, since the pitch of the L / S image is close to the resolution limit of the g-line stepper, the L / S pattern on the mask 3 is a binary pattern (complete transmission of light or complete shielding). The image actually formed on 1 has the intensity of a sine wave pattern with a blur and a period of 600 nm. Therefore, when the
このレジスト2の表面に、保護膜4を塗布し、さらにその上に、γ特性がシャープなレジスト5を塗布する(c)。保護膜4は、後にレジスト5を現像するときのストッパとなるものであり、レジスト5の現像液に溶解しないものであれば、金属薄膜、自己組織化膜、LB膜、クロミック膜、有機色素、樹脂などが使用できる。後の工程で行われるエッチングに対しては耐性の高くないものであることが必要である。又、レジスト5は、20nm程度に薄く塗布することにより、忠実に下地であるレジスト2と保護膜4の形状にならった、ほぼ均一な厚さを有する形状となる。
A protective film 4 is applied to the surface of the
続いて、同じステッパを用い、解像限界に近いピッチ(周期600nm、線幅300nm)のL/S像がレジスト2上に形成されるようなマスク6を使用して露光を行う(d)。このとき、マスク6として、(a)に示されるマスク3のパターンを反転させたものを使用する。すなわち、レジスト5の山の近傍部分が露光され、谷の近傍部分が露光されないようにする。 Subsequently, using the same stepper, exposure is performed using a mask 6 on which an L / S image having a pitch (period 600 nm, line width 300 nm) close to the resolution limit is formed on the resist 2 (d). At this time, a mask 6 in which the pattern of the mask 3 shown in FIG. That is, a portion near the peak of the resist 5 is exposed and a portion near the valley is not exposed.
マスク6を用いた場合でも、レジスト5上に実際に形成されるパターンがステッパの解像限界のために正弦波状となることは、マスク3を用いた場合と同じである。しかし、レジスト5を現像した場合には、レジスト5のγ特性がシャープであるため、所定露光量以上の露光を受けたところは完全に溶解し、この所定露光量未満の露光しかうけなかったところは溶解する量がわずかであるためほぼ原型をとどめるので、(e)に示すような形状が形成される。このとき、レジスト5が完全に溶解した部分では、保護膜4がむき出しとなるが、保護膜4は、レジスト5の現像液に溶解しないので、レジスト2の形状は変化せずに保たれる。
Even when the mask 6 is used, the pattern actually formed on the resist 5 becomes a sine wave due to the resolution limit of the stepper as in the case where the mask 3 is used. However, when the resist 5 is developed, the γ characteristic of the resist 5 is sharp, so that the portion that has been exposed to a predetermined exposure amount or more is completely dissolved, and the exposure that is less than the predetermined exposure amount can be received. Since the dissolved amount is small, it remains almost the original pattern, so that the shape shown in (e) is formed. At this time, the protective film 4 is exposed at a portion where the resist 5 is completely dissolved. However, since the protective film 4 is not dissolved in the developing solution of the resist 5, the shape of the
次にレジスト5、保護膜4、レジスト2を同時に、エッチングスピードが等しい条件でドライエッチングを行うと、上から一定のスピードで均等にエッチングされ(一様な厚さの除去)、(f)に示すような形状が得られる。保護膜4として、エッチングレートがレジスト2,レジスト5のエッチングレートに比べて極めて大きいものを使用すれば、保護膜4の厚さは事実上無視できる。
Next, when dry etching is performed on the resist 5, the protective film 4, and the
続いて残ったレジスト2をマスクとしてウエハ1をエッチングし(g)、その後レジスト2を溶解除去すると、ウエハ表面に周期が約300nm(線幅150nm)のL/Sパターンを形成することができる(h)。これは、使用したg線ステッパで製造可能なL/Sパターンの約半分の寸法を有するL/Sパターンである。
Subsequently, the
このようにして、細かな線幅のL/Sが形成されたウエハに、他の論理回路等を従来と同じ方法で作り込むことにより、半導体デバイスを製造することができる。又、得られたウエハを型として使用し、ナノプリント技術により樹脂成形を行うことにより、表面に微細構造を有する樹脂を製造することができ、回折格子等の光学素子として使用することができる。 In this manner, a semiconductor device can be manufactured by forming other logic circuits or the like on the wafer on which the fine line width L / S is formed by the same method as in the prior art. Further, by using the obtained wafer as a mold and performing resin molding by nanoprint technology, a resin having a fine structure on the surface can be produced and used as an optical element such as a diffraction grating.
以上の説明においては、レジストはポジ型であるものとしたが、ネガ型レジストでも、マスクのパターンを反転させることにより、同様に使用できる。又、ステッパを使用した露光において、使用波長をλとし、ステッパの開口角をNAとすると、一般には解像限界はλ/NAで決定されるが、斜め露光やシフト露光を行うことによりλ/(2NA)となることが知られている。本明細書及び特許請求の範囲で「解像限界」とうのは、露光装置特有の解像限界でなく、このように露光方法まで含めて考えた場合の解像限界を言う。 In the above description, the resist is assumed to be a positive type. However, a negative type resist can be similarly used by reversing the mask pattern. In the exposure using a stepper, if the wavelength used is λ and the aperture angle of the stepper is NA, the resolution limit is generally determined by λ / NA. However, by performing oblique exposure or shift exposure, λ / (2NA) is known. In the present specification and claims, the “resolution limit” is not the resolution limit unique to the exposure apparatus, but the resolution limit when the exposure method is considered.
以上の説明においては、レジスト2の形状を正弦波状にするのに、ステッパの解像限界程度のピッチのパターンを露光し、ボケを積極的に使用する方法を採用したが、ウエハ形状を矩形とし、その両端から加振することによりウエハ上に振動の定在波が存在するようにし、その状態でレジストをウエハに蒸着するようにすれば、振動の定在波の腹の部分でのレジスト厚さが薄く、節の部分でレジスト厚さが厚くなって、正弦波の形状を有するレジスト2を形成することができるので、このような方法を使用してもよい。
In the above description, in order to make the shape of the
1…ウエハ、2…レジスト、3…マスク、4…保護膜、5…レジスト、6…マスク
DESCRIPTION OF
Claims (4)
(1)基板上に、周期的でかつ一周期内で徐々に厚さが変化する第1レジスト層を形成する工程
(2)前記第1レジスト層の表面に、次の(3)工程で形成する第2のレジスト層を溶解する現像液に溶解しない保護膜を成膜する工程
(3)前記保護膜上に、所定露光量以上の露光を受けた領域は完全に溶解し、所定露光量以下の露光しか受けていない領域は溶解しないようなγ特定を有する第2のレジスト層を均一な厚さで成膜する工程
(4)前記第2のレジスト層を現像した後に、前記第1レジスト層の所定以上の厚さを有する領域上に形成された前記第2レジスト層が完全に除去され、前記第1レジスト層の所定以下の厚さを有する領域上に形成された前記第2レジスト層が残るような露光量で、前記第2レジスト層を露光する工程
(5)前記第2レジスト層を現像し、前記第1レジスト層の所定以下の厚さを有する領域の上に形成された前記第2レジスト層を完全に除去する工程
(6)残った前記第2レジスト層と前記第1レジスト層とを一定の除去速度で除去する工程
(7)残った前記第1レジスト層をマスクとして、前記基板をエッチングする工程
(8)残った前記第1レジスト層を除去する工程 The manufacturing method of the microstructure characterized by having the following processes.
(1) A step of forming a first resist layer having a thickness that changes periodically and gradually within one cycle on a substrate.
(2) A step of forming a protective film on the surface of the first resist layer that does not dissolve in the developer that dissolves the second resist layer formed in the next step (3).
(3) A second resist layer having a γ specification on the protective film such that a region exposed to a predetermined exposure amount or more is completely dissolved, and a region receiving only a predetermined exposure amount or less is not dissolved. Process for forming a film with uniform thickness
(4) After developing the second resist layer, the second resist layer formed on a region having a thickness greater than or equal to a predetermined thickness of the first resist layer is completely removed, and the first resist layer Exposing the second resist layer with an exposure amount such that the second resist layer formed on a region having a predetermined thickness or less remains.
(5) A step of developing the second resist layer and completely removing the second resist layer formed on the first resist layer on a region having a predetermined thickness or less.
(6) A step of removing the remaining second resist layer and the first resist layer at a constant removal rate.
(7) Etching the substrate using the remaining first resist layer as a mask
(8) Step of removing the remaining first resist layer
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005137301A JP2006318969A (en) | 2005-05-10 | 2005-05-10 | Method for manufacturing fine structure and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005137301A JP2006318969A (en) | 2005-05-10 | 2005-05-10 | Method for manufacturing fine structure and semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006318969A true JP2006318969A (en) | 2006-11-24 |
Family
ID=37539396
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005137301A Pending JP2006318969A (en) | 2005-05-10 | 2005-05-10 | Method for manufacturing fine structure and semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006318969A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3907562A4 (en) * | 2019-01-03 | 2022-08-17 | Boe Technology Group Co., Ltd. | Template preparation method |
-
2005
- 2005-05-10 JP JP2005137301A patent/JP2006318969A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3907562A4 (en) * | 2019-01-03 | 2022-08-17 | Boe Technology Group Co., Ltd. | Template preparation method |
US11467487B2 (en) * | 2019-01-03 | 2022-10-11 | Boe Technology Group Co., Ltd. | Method for manufacturing template |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101147194B1 (en) | System and method for fabricating contact holes | |
JP5570688B2 (en) | Fine resist pattern forming method and nanoimprint mold structure | |
KR101000947B1 (en) | Pattern forming method, semiconductor device manufacturing method and semiconductor device manufacturing apparatus | |
TWI442470B (en) | Pattern formation method, and semiconductor device manufacturing method | |
Maenhoudt et al. | Alternative process schemes for double patterning that eliminate the intermediate etch step | |
JP2010503993A (en) | Improved etching techniques for lift-off patterning | |
US7314834B2 (en) | Semiconductor device fabrication method | |
JP2000199968A (en) | Multilayered resist structure and manufacture of three- dimensional fine structure using the same | |
JP4674105B2 (en) | Circuit pattern transfer apparatus and method | |
JP2006318969A (en) | Method for manufacturing fine structure and semiconductor device | |
TW521316B (en) | Manufacturing method for reducing critical dimensions | |
KR100475082B1 (en) | Method for manufacturing chrome-less phase shift mask | |
US6686100B2 (en) | Optical proximity correction method | |
TWI553705B (en) | Method for forming semiconductor structure without mask process | |
JP2002116315A (en) | Manufacturing method for micro optical element | |
JP2009212471A (en) | Method for manufacturing semiconductor device | |
KR100602129B1 (en) | Method for forming pattern using multi-level exposure process | |
JP2011176042A (en) | Method for forming of semiconductor circuit pattern | |
KR100564431B1 (en) | Method for manufacturing phase shift mask by using quartz etching | |
US6258490B1 (en) | Transmission control mask utilized to reduce foreshortening effects | |
TWI626516B (en) | Manufacturing method of micron-sized imprinting mold and imprinting mold | |
KR100855264B1 (en) | Method for improving photo process margin | |
JP4267298B2 (en) | Manufacturing method of semiconductor device | |
JP2004029482A (en) | Pattern forming method | |
JP2008171859A (en) | Resist pattern forming method, manufacturing method of electronic element and manufacturing method of semiconductor integrated circuit |