JP2006309575A5 - - Google Patents

Download PDF

Info

Publication number
JP2006309575A5
JP2006309575A5 JP2005132618A JP2005132618A JP2006309575A5 JP 2006309575 A5 JP2006309575 A5 JP 2006309575A5 JP 2005132618 A JP2005132618 A JP 2005132618A JP 2005132618 A JP2005132618 A JP 2005132618A JP 2006309575 A5 JP2006309575 A5 JP 2006309575A5
Authority
JP
Japan
Prior art keywords
hardware
mapped
debug information
information
debug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005132618A
Other languages
Japanese (ja)
Other versions
JP4498206B2 (en
JP2006309575A (en
Filing date
Publication date
Application filed filed Critical
Priority to JP2005132618A priority Critical patent/JP4498206B2/en
Priority claimed from JP2005132618A external-priority patent/JP4498206B2/en
Publication of JP2006309575A publication Critical patent/JP2006309575A/en
Publication of JP2006309575A5 publication Critical patent/JP2006309575A5/ja
Application granted granted Critical
Publication of JP4498206B2 publication Critical patent/JP4498206B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (12)

システム記述言語によりトランザクションレベルで記述された複数のシミュレーションモデルを含むシステムＬＳＩシミュレーション装置であって、
前記複数のシミュレーションモデルは、ハードウェアにマッピングされる動作記述部と、
前記動作記述部を監視するハードウェアにマッピングされないデバッグ動作記述部と、
ハードウェアにマッピングされないインターフェイスとを有し、
前記インターフェイスを用いてデバッグ情報を転送し、デバッグ動作を行うことを特徴とするシステムＬＳＩシミュレーション装置。 A system LSI simulation apparatus including a plurality of simulation models described at a transaction level in a system description language,
The plurality of simulation models include a behavior description part mapped to hardware;
A debug behavior description not mapped to hardware that monitors the behavior description;
An interface that is not mapped to hardware,
A system LSI simulation apparatus, wherein debug information is transferred using the interface to perform a debugging operation. 前記複数のシミュレーションモデルの一つが、前記ハードウェアにマッピングされないデバッグ動作記述部によって抽出された前記デバッグ情報を前記ハードウェアにマッピングされないインターフェイスを介して送信し、
前記複数のシミュレーションモデルの一つが、前記ハードウェアにマッピングされないインターフェイスを介して受信した前記デバッグ情報に応じて前記デバッグ動作を行うことを特徴とする請求項１に記載のシステムＬＳＩシミュレーション装置。 One of the plurality of simulation models transmits the debug information extracted by the debug behavior description unit not mapped to the hardware via an interface not mapped to the hardware,
2. The system LSI simulation apparatus according to claim 1, wherein one of the plurality of simulation models performs the debugging operation according to the debugging information received via an interface that is not mapped to the hardware. 前記ハードウェアにマッピングされないインターフェイスを介して転送される前記デバッグ情報は、前記デバッグ情報の種類を識別するデバッグ情報ＩＤと、前記デバッグ情報ＩＤの内容に応じて付随するパラメータの数を示すパラメータ数と、前記パラメータ数分のパラメータとであることを特徴とする請求項２に記載のシステムＬＳＩシミュレーション装置。   The debug information transferred via an interface that is not mapped to the hardware includes a debug information ID that identifies the type of the debug information, and a parameter number that indicates the number of parameters associated with the content of the debug information ID. The system LSI simulation apparatus according to claim 2, wherein the number of parameters is equal to the number of parameters. 前記デバッグ動作において、複数のシミュレーションモデルの連携動作結果を表示することを特徴とする請求項２に記載のシステムＬＳＩシミュレーション装置。   The system LSI simulation apparatus according to claim 2, wherein in the debugging operation, a cooperative operation result of a plurality of simulation models is displayed. 前記デバッグ動作において、複数のシミュレーションモデルの連携動作制約を表示することを特徴とする請求項２に記載のシステムＬＳＩシミュレーション装置。   The system LSI simulation apparatus according to claim 2, wherein in the debugging operation, a cooperative operation constraint of a plurality of simulation models is displayed. 前記デバッグ情報を転送するハードウェアにマッピングされないバスを有し、前記複数のシミュレーションモデルのうち少なくとも一つが、前記ハードウェアにマッピングされないインターフェイスを前記ハードウェアにマッピングされないバスに接続し、前記ハードウェアにマッピングされないデバッグ動作記述部によって抽出された前記デバッグ情報を前記ハードウェアにマッピングされないバスへ送信し、前記複数のシミュレーションモデルのうち少なくとも一つが、前記ハードウェアにマッピングされないインターフェイスを前記ハードウェアにマッピングされないバスに接続し、前記ハードウェアにマッピングされないバスを経由して受信した前記デバッグ情報に応じて前記デバッグ動作を行うことを特徴とする請求項１に記載のシステムＬＳＩシミュレーション装置。   A bus that is not mapped to hardware that transfers the debug information, and at least one of the plurality of simulation models connects an interface that is not mapped to the hardware to a bus that is not mapped to the hardware; The debug information extracted by the unmapped debug behavior description part is transmitted to a bus not mapped to the hardware, and at least one of the plurality of simulation models is not mapped to the hardware without an interface mapped to the hardware 2. The debugging operation according to claim 1, wherein the debugging operation is performed according to the debugging information received via a bus that is connected to a bus and is not mapped to the hardware. System LSI simulation apparatus. 前記ハードウェアにマッピングされないバスにおいて転送される前記デバッグ情報は、前記デバッグ情報を受信するシミュレーションモデルの種類を識別する受信対象モデルＩＤと、前記デバッグ情報の種類を識別するデバッグ情報ＩＤと、前記デバッグ情報ＩＤの内容に応じて付随するパラメータの数を示すパラメータ数と、前記パラメータ数分のパラメータとであることを特徴とする請求項６に記載のシステムＬＳＩシミュレーション装置。   The debug information transferred on a bus that is not mapped to the hardware includes a reception target model ID that identifies the type of simulation model that receives the debug information, a debug information ID that identifies the type of debug information, and the debug 7. The system LSI simulation apparatus according to claim 6, wherein the number of parameters indicating the number of parameters accompanying the information ID and the number of parameters corresponding to the number of parameters are included. 前記デバッグ情報を転送するハードウェアにマッピングされないバスは、前記受信対象モデルＩＤを使用して前記デバッグ情報を受信するシミュレーションモデルを特定することを特徴とする請求項７に記載のシステムＬＳＩシミュレーション装置。   8. The system LSI simulation apparatus according to claim 7, wherein a bus that is not mapped to hardware that transfers the debug information specifies a simulation model that receives the debug information using the reception target model ID. 前記デバッグ情報を転送するハードウェアにマッピングされないバスは、前記デバッグ情報ＩＤと、前記デバッグ情報ＩＤと受信対象モデルとが関連付けられた受信対象モデル関連情報とを使用して前記デバッグ情報を受信するシミュレーションモデルを特定することを特徴とする請求項７に記載のシステムＬＳＩシミュレーション装置。   Simulation that receives the debug information by using the debug information ID and the reception target model related information in which the debug information ID and the reception target model are associated with each other. 8. The system LSI simulation apparatus according to claim 7, wherein a model is specified. 前記デバッグ情報を転送するハードウェアにマッピングされないバスは、前記デバッグ情報ＩＤと、前記デバッグ情報ＩＤと前記受信対象モデルとが関連付けられた受信対象モデル関連情報と、前記ハードウェアの接続状態を示すハードウェア接続情報と、前記デバッグ情報に付随するパラメータを使用して前記デバッグ情報を受信するシミュレーションモデルとを特定することを特徴とする請求項７に記載のシステムＬＳＩシミュレーション装置。   The bus that is not mapped to the hardware for transferring the debug information includes the debug information ID, the reception target model related information in which the debug information ID and the reception target model are associated, and the hardware indicating the connection state of the hardware. 8. The system LSI simulation apparatus according to claim 7, further comprising: hardware connection information and a simulation model that receives the debug information using a parameter associated with the debug information. 前記デバッグ情報を転送するハードウェアにマッピングされないバスは、前記ハードウェア接続情報に応じて、前記デバッグ情報に付随するパラメータを修正することを特徴とする請求項１０に記載のシステムＬＳＩシミュレーション装置。   11. The system LSI simulation apparatus according to claim 10, wherein a bus that is not mapped to hardware that transfers the debug information modifies parameters associated with the debug information according to the hardware connection information. システム記述言語によりトランザクションレベルで記述された複数のシミュレーションモデルを含むシステムＬＳＩシミュレーション装置におけるシステムＬＳＩシミュレーション方法であって、
転送手段が、ハードウェアにマッピングされないインターフェイスを用いてデバッグ情報を転送し、
デバック手段が、転送された前記デバッグ情報に対してデバッグ動作を行うことを特徴とするシステムＬＳＩシミュレーション方法。 A system LSI simulation method in a system LSI simulation apparatus including a plurality of simulation models described at a transaction level in a system description language,
The transfer means transfers debug information using an interface that is not mapped to hardware,
A system LSI simulation method, wherein a debugging means performs a debugging operation on the transferred debug information.
JP2005132618A 2005-04-28 2005-04-28 System LSI simulation device Expired - Fee Related JP4498206B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005132618A JP4498206B2 (en) 2005-04-28 2005-04-28 System LSI simulation device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005132618A JP4498206B2 (en) 2005-04-28 2005-04-28 System LSI simulation device

Publications (3)

Publication Number Publication Date
JP2006309575A JP2006309575A (en) 2006-11-09
JP2006309575A5 true JP2006309575A5 (en) 2008-06-19
JP4498206B2 JP4498206B2 (en) 2010-07-07

Family

ID=37476376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005132618A Expired - Fee Related JP4498206B2 (en) 2005-04-28 2005-04-28 System LSI simulation device

Country Status (1)

Country Link
JP (1) JP4498206B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120185820A1 (en) * 2011-01-19 2012-07-19 Suresh Kadiyala Tool generator
JP6615551B2 (en) * 2015-09-24 2019-12-04 株式会社東芝 Simulation apparatus and module thereof, simulation method and program

Similar Documents

Publication Publication Date Title
JP2011515719A5 (en)
JP2006350549A5 (en)
JP2009069824A5 (en)
EP2338322A3 (en) Apparatus, computer program and method for controlling an agricultural implement
CN103838899B (en) For the simulation checking system and method for stone MCU interrupt control unit
EP2590094A3 (en) Computer aided design model analysis system
WO2012066351A3 (en) System and method for radiological simulation
CN103348333A (en) Methods and apparatus for efficient communication between caches in hierarchical caching design
CN103885908B (en) Data transmission system and method based on external device and accessible registers
CN105956267A (en) Equipment modeling language based embedded type emulated serial port and modeling method thereof
CN116414526B (en) Simulation device and method based on virtual machine
CN105607998A (en) System and method for performing embedded software debug online
JP2006309575A5 (en)
Gibeling et al. The RAMP architecture & description language
Stotland et al. UVM based approaches to functional verification of communication controllers of microprocessor systems
CN105765468B (en) System constructing servicing unit
CN104866405A (en) ZedBoard-based method for remote monitoring of circuit operation in FPGA
Cho et al. A full-system VM-HDL co-simulation framework for servers with PCIe-connected FPGAs
CN105824682B (en) A kind of monitoring method of virtual machine, device and system
US20120245915A1 (en) Semiconductor integrated circuit simulation apparatus and simulation method for semiconductor integrated circuit
CN109725621A (en) A kind of secondary bus program based on 1553B bus and CAN bus is in line writing method
AU2011217727B2 (en) Co-design of a testbench and driver of a device
JP2006293638A5 (en)
CN104460578B (en) Intelligent agent positioning control system based on parallel control and control method thereof
JP4498206B2 (en) System LSI simulation device