JP2006286000A - 等価なフィールドプログラマブルゲートアレイとストラクチャード特定用途向け集積回路の製造方法 - Google Patents
等価なフィールドプログラマブルゲートアレイとストラクチャード特定用途向け集積回路の製造方法 Download PDFInfo
- Publication number
- JP2006286000A JP2006286000A JP2006101268A JP2006101268A JP2006286000A JP 2006286000 A JP2006286000 A JP 2006286000A JP 2006101268 A JP2006101268 A JP 2006101268A JP 2006101268 A JP2006101268 A JP 2006101268A JP 2006286000 A JP2006286000 A JP 2006286000A
- Authority
- JP
- Japan
- Prior art keywords
- fpga
- synthesis
- structured asic
- user
- logical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
- G06F30/347—Physical level, e.g. placement or routing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/06—Structured ASICs
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】該フローはいずれか一方のフロー時にその後のもう一方のフローのパフォーマンスに同じ変換を必ず含むように実行される設計変換をフィードバックするステップを含み、それにより機能等価性を実現することが可能となる。該フローは、その機能等価性が実現していることを証明するために、中間結果を比較するステップを含むことも可能である。
【選択図】図2
Description
前述したように、この設計方法論の重要な目標は、FPGAとストラクチャードASICが機能的に等価であるように、1つの設計ソースからFPGAとストラクチャードASIC設計を共に生成できるようにすることである。
論理的なFPGA方式抽象化により、配置配線動作730/830時に計算機援用設計ツールフローが比較的単純な各種物理合成方式変換を行うことが可能となる。例えば、これらの変換には、レジスターコピーおよび/またはI/O、RAM、またはDSPブロックへのレジスターパッキングなどが挙げられる。レジスターコピーの実例は、コアロジックのレジスターがデバイスの2出力ピンを供給する場合である。コアロジックソースに2つの個別レジスター、2つの各I/Oブロックの1つずつを供給させたほうがよい(例えば、タイミングの観点から)。配置配線ステップ730/830では、デバイスパフォーマンスの向上を容易にするためにこのネットリストを修正することができる。レジスターパッキングの実例は、デバイスのタイミングおよび構成要素利用度を向上させるために、レジスターをコアロジックからI/O、RAMおよび/またはDSPブロックにシフトすることである。もう一度、配置配線ステップ730/830はこうしたネットリスト修正を行うことが可能である。
形式論理等価性の技術における当業者は、配置配線730/830時に、物理的変換に加えた制約と組み合わせた初期FPGAとストラクチャードASICのネットリスト722および824を生成するために用いられる本発明のスト構造化合成方法論が、その結果(例えば、740および840)の論理等価性を可解命題であることを証明することを理解されよう。その一方で、これはネットリスト740および840の論理部分を検証するだけであって、ネットリストの完全な機能性を検証するものではないことも当該技術における技術者にとって明白であろう。本発明ではネットリストの非論理部分も等価であることを証明するため、従来の論理等価性チェック(“LEC”)検証について更に詳しく述べる。これは、根底となる設計の複雑性とは独立して決定論的方法で行う。
次に、並列FPGAとストラクチャードASICコンパイラフローが共通の論理抽象化を用いて機能的に等価なFPGAとストラクチャードASIC設計を実現させる方法について説明してきた。ここで、このビューがバックエンドフロー(本明細書では図示せず)で処理される特定の物理的ビュー860にどのように変換され、最終的にストラクチャードASICデバイステープアウトの一連のファイル(当該技術における技術者によりGDSIIファイルと呼ばれる)に結実するかを説明する。
Claims (21)
- ユーザの論理設計を実行するプログラムドFPGAと機能的に等価なストラクチャードASIC構成を指定するための情報を生成する方法において、
該FPGAに実装する該ユーザの論理設計を合成するステップと、
該合成するステップから得られた合成をストラクチャードASIC実装に好適な修正合成に変換するステップと、
ストラクチャードASIC上に配置されるようにした更なる合成を生成するよう、該修正合成に対して配置配線動作を実行するステップと、
更に、該更なる合成を該ストラクチャードASICの製造に用いられる物理回路のIDを含む該ストラクチャードASICの仕様に変換するステップとからなる、方法。 - 前記実行するステップが前記修正合成の変更を行うステップを含み、
前記方法が、更に該変更を前記ユーザの論理設計の修正にフィードバックするステップからなることを特徴とする、請求項1に記載の方法。 - 前記変更がレジスターを複写するステップからなることを特徴とする、請求項2に記載の方法。
- 前記変更がレジスターをシフトするステップからなることを特徴とする、請求項2に記載の方法。
- 更に、前記FPGAに実装する前記ユーザの論理設計を合成した結果得られた合成に対して更なる配置配線動作を実行するステップからなり、前記更なる配置配線動作により前記FPGA上に配置されるようにしたまた更なる合成が生成されることを特徴とする、請求項1に記載の方法。
- 更なる配置配線動作を前記実行するステップが、前記FPGAに実装する前記ユーザの論理設計を合成した結果得られた前記合成の変更を行うステップを含み、前記方法が、更に該変更を前記ユーザの論理設計の修正にフィードバックするステップからなることを特徴とする、請求項5に記載の方法。
- 更に、機能等価性についてテストするため、前記更なる合成と前記また更なる合成とを比較するステップからなることを特徴とする、請求項5に記載の方法。
- 前記比較するステップが、前記更なる合成と前記また更なる合成とにおいて対応するノードをマッチングさせるステップと、
前記更なる合成と前記また更なる合成のそれぞれにおける該マッチングさせるステップにおいて識別されたノード間の論理のBDDを作成するステップと、
機能等価性について、前記更なる合成と前記また更なる合成において該BDDの対応するノードをテストするステップとからなることを特徴とする、請求項7に記載の方法。 - 前記ノードがレジスターと、非論理ブロック入力および出力と、前記また更なる合成における論理セル出力および前記更なる合成における対応する論理出力とを含むことを特徴とする、請求項8に記載の方法。
- 前記比較するステップが、前記更なる合成と前記また更なる合成において対応する非論理ブロックを識別するステップと、
類似性について、該対応する非論理ブロック毎に機能パラメータ情報をテストするステップとからなることを特徴とする、請求項7に記載の方法。 - 請求項1に記載の方法を実行するための機械可読命令で符号化された機械可読媒体。
- プログラムドFPGAと機能的に等価なストラクチャードASICにユーザの論理設計を実装する方法において、
該FPGAに実装する該ユーザの論理設計を合成するステップと、
該FPGAをプログラム化する方法を決定するようにした第一の更なる合成を生成するよう、該合成するステップから得られた合成に対して第一の配置配線動作を実行するステップと、
該FPGAに実装する該ユーザの論理設計を合成した結果得られた合成を、ストラクチャードASIC実装に好適な修正合成に変換するステップと、
ストラクチャードASIC上に配置されるようにした第二の更なる合成を生成するよう、該修正合成に対して第二の配置配線動作を実行するステップと、
該第二の更なる合成を、該ストラクチャードASICの製造に用いられる物理回路のIDを含む該ストラクチャードASICの仕様に変換するステップとからなる、方法。 - 更に、前記第一の更なる合成から前記FPGA用のプログラミングデータを生成するステップからなることを特徴とする、請求項12に記載の方法。
- 第一の配置配線動作を前記実行するステップが、前記ユーザの論理設計で指定するものの側面を変更するステップを含み、
前記方法が、更に該変更するステップから生じた変更についての情報で前記ユーザの論理設計用のデータを修正するステップからなることを特徴とする、請求項12に記載の方法。 - 前記修正するステップが前記ユーザの論理設計用データの後続処理を前記変更に適合させることを特徴とする、請求項14に記載の方法。
- 第二の配置配線動作を前記実行するステップが、前記ユーザの論理設計で指定するものの側面を変更するステップを含み、
前記方法が、更に該変更するステップから得られた変更についての情報で前記ユーザの論理設計用のデータを修正するステップからなることを特徴とする、請求項12に記載の方法。 - 更に、機能等価性をテストするため、前記第一と第二の更なる合成を比較するステップからなることを特徴とする、請求項12に記載の方法。
- 前記比較するステップが、前記第一と第二の更なる合成において対応するノードをマッチングさせるステップと、
前記第一と第二の更なる合成のそれぞれにおける該マッチングさせるステップにおいて識別されたノード間の論理のBDDを作成するステップと、
機能等価性について、該BDDの対応するノードをテストするステップとからなることを特徴とする、請求項17に記載の方法。 - 前記比較するステップが、前記第一と第二の更なる合成において対応する非論理ブロックを識別するステップと、
類似性について、該対応する非論理ブロック毎に機能パラメータ情報をテストするステップとからなることを特徴とする、請求項17に記載の方法。 - 請求項12に記載の方法を実行するための機械可読命令で符号化された機械可読媒体。
- 機能的に等価なFPGAを作成することができるストラクチャードASICに論理設計を実装する方法において、
該論理設計のFPGA合成を生成するステップと、
該FPGA合成をストラクチャードASIC合成に変換するステップと、
ストラクチャードASIC上に配置されるようにした更なる合成を生成するよう、該ストラクチャードASIC合成に対して配置配線動作を実行するステップと、
該更なる合成を、該ストラクチャードASICの製造に用いられる物理回路のIDを含む該ストラクチャードASICの仕様に変換するステップとからなる、方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/097,633 US7275232B2 (en) | 2005-04-01 | 2005-04-01 | Methods for producing equivalent field-programmable gate arrays and structured application specific integrated circuits |
US11/097,633 | 2005-04-01 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006286000A true JP2006286000A (ja) | 2006-10-19 |
JP4989803B2 JP4989803B2 (ja) | 2012-08-01 |
Family
ID=36762607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006101268A Expired - Fee Related JP4989803B2 (ja) | 2005-04-01 | 2006-03-31 | 等価なフィールドプログラマブルゲートアレイとストラクチャード特定用途向け集積回路の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7275232B2 (ja) |
EP (1) | EP1708109A1 (ja) |
JP (1) | JP4989803B2 (ja) |
CN (2) | CN102750402B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103699705A (zh) * | 2012-09-27 | 2014-04-02 | 中国科学院微电子研究所 | 一种用于fpga结构设计的系统及其方法 |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6839886B2 (en) * | 2001-09-24 | 2005-01-04 | Broadcom Corporation | Method and apparatus for facilitating circuit design |
JP3860812B2 (ja) | 2002-04-17 | 2006-12-20 | 富士通株式会社 | Asicとプログラマブル・ロジックデバイスのコンカレント開発支援プログラム、開発支援方法及び開発支援装置 |
US7243315B2 (en) | 2005-05-31 | 2007-07-10 | Altera Corporation | Methods for producing structured application-specific integrated circuits that are equivalent to field-programmable gate arrays |
US7404169B2 (en) * | 2005-05-31 | 2008-07-22 | Altera Corporation | Clock signal networks for structured ASIC devices |
US7631284B1 (en) * | 2005-07-13 | 2009-12-08 | Altera Corporation | Graphical user aid for technology migration and associated methods |
US7386819B1 (en) * | 2005-07-28 | 2008-06-10 | Altera Corporation | Methods of verifying functional equivalence between FPGA and structured ASIC logic cells |
US7441208B1 (en) * | 2005-09-13 | 2008-10-21 | Altera Corporation | Methods for designing integrated circuits |
US7890896B2 (en) * | 2005-11-18 | 2011-02-15 | Synopsys, Inc. | Method and apparatus for distinguishing combinational designs |
US8001537B1 (en) * | 2005-12-05 | 2011-08-16 | Altera Corporation | Method and apparatus for compiling programmable logic device configurations |
US8983823B1 (en) | 2005-12-29 | 2015-03-17 | The Mathworks, Inc. | Verification harness for automatically generating a text-based representation of a graphical model |
US9317628B1 (en) * | 2005-12-29 | 2016-04-19 | The Mathworks, Inc. | Automatic comparison and performance analysis between different implementations |
US8302042B2 (en) | 2006-07-24 | 2012-10-30 | Oasys Design Systems | Generating a convergent circuit design from a functional description using entities having access to the functional description and to physical design information |
US7587686B1 (en) | 2006-08-01 | 2009-09-08 | Altera Corporation | Clock gating in a structured ASIC |
US7996797B1 (en) * | 2006-08-16 | 2011-08-09 | Altera Corporation | Method and apparatus for performing multiple stage physical synthesis |
US7589555B1 (en) * | 2007-01-08 | 2009-09-15 | Altera Corporation | Variable sized soft memory macros in structured cell arrays, and related methods |
JP2008177900A (ja) * | 2007-01-19 | 2008-07-31 | Fujitsu Ltd | データ通信装置、設定情報更新方法および設定情報更新プログラム |
US7724032B2 (en) * | 2007-08-20 | 2010-05-25 | Altera Corporation | Field programmable gate array with integrated application specific integrated circuit fabric |
US8181148B2 (en) * | 2008-01-15 | 2012-05-15 | International Business Machines Corporation | Method for identifying and implementing flexible logic block logic for easy engineering changes |
US8141028B2 (en) * | 2008-01-15 | 2012-03-20 | International Business Machines Corporation | Structure for identifying and implementing flexible logic block logic for easy engineering changes |
US8667437B2 (en) * | 2008-03-17 | 2014-03-04 | Xilinx, Inc. | Creating a standard cell circuit design from a programmable logic device circuit design |
US7622952B1 (en) | 2008-05-28 | 2009-11-24 | Altera Corporation | Periphery clock signal distribution circuitry for structured ASIC devices |
US8024693B2 (en) * | 2008-11-04 | 2011-09-20 | Synopsys, Inc. | Congestion optimization during synthesis |
WO2010129909A1 (en) * | 2009-05-07 | 2010-11-11 | Cypress Semiconductor Corporation | Development, programming, and debugging environment |
CN102375906B (zh) * | 2010-08-27 | 2013-07-24 | 雅格罗技(北京)科技有限公司 | 一种基于模式匹配的fpga逻辑综合方法 |
FR2972566B1 (fr) * | 2011-03-11 | 2013-03-15 | Sas Adicsys Design | Système mono-puce comprenant un coeur programmable synthetisable et un procédé de fabrication d'un tel système |
US20180062654A9 (en) * | 2011-11-30 | 2018-03-01 | Agate Logic Inc. | Method and apparatus for facilitating communication between programmable logic circuit and application specific integrated circuit with clock adjustment |
US8631370B2 (en) | 2012-04-26 | 2014-01-14 | International Business Machines Corporation | Swapping ports to change the timing window overlap of adjacent nets |
US8751997B1 (en) * | 2013-03-14 | 2014-06-10 | Xilinx, Inc. | Processing a fast speed grade circuit design for use on a slower speed grade integrated circuit |
CN104850669A (zh) * | 2014-02-14 | 2015-08-19 | 国网河南省电力公司鹤壁供电公司 | 逻辑器件及构建方法、逻辑器件库、逻辑器构建方法 |
US9569574B1 (en) | 2014-03-07 | 2017-02-14 | Altera Corporation | Method and apparatus for performing fast incremental physical design optimization |
US9477805B2 (en) * | 2015-01-30 | 2016-10-25 | Mentor Graphics Corporation | Logical equivalency check with dynamic mode change |
US10606976B2 (en) | 2017-04-03 | 2020-03-31 | International Business Machines Corporation | Engineering change order aware global routing |
US10460060B2 (en) * | 2017-11-27 | 2019-10-29 | Mellanox Technologies, Ltd. | Checking equivalence between changes made in a circuit definition language and changes in post-synthesis nets |
US10599802B2 (en) | 2018-06-18 | 2020-03-24 | Mellanox Technologies, Ltd. | Methods for automatic engineering change order (ECO) bug fixing in integrated circuit design |
CN112100972B (zh) * | 2019-05-31 | 2024-02-13 | 创意电子股份有限公司 | 电路校正系统与增加扫描测试涵盖率的方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5043870A (en) * | 1982-02-24 | 1991-08-27 | At&T Bell Laboratories | Computer with automatic mapping of memory contents into machine registers during program execution |
US5815045A (en) * | 1995-08-21 | 1998-09-29 | Fujitsu Limited | Oscillation apparatus |
US6195786B1 (en) * | 1997-12-23 | 2001-02-27 | Nec Usa, Inc. | Constrained register sharing technique for low power VLSI design |
US6233599B1 (en) * | 1997-07-10 | 2001-05-15 | International Business Machines Corporation | Apparatus and method for retrofitting multi-threaded operations on a computer by partitioning and overlapping registers |
JP2007102813A (ja) * | 2002-04-17 | 2007-04-19 | Fujitsu Ltd | Fpga及びasicのネットリストを生成する方法 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5815405A (en) * | 1996-03-12 | 1998-09-29 | Xilinx, Inc. | Method and apparatus for converting a programmable logic device representation of a circuit into a second representation of the circuit |
US5825202A (en) * | 1996-09-26 | 1998-10-20 | Xilinx, Inc. | Integrated circuit with field programmable and application specific logic areas |
US5946219A (en) * | 1996-10-30 | 1999-08-31 | Atmel Corporation | Method and system for configuring an array of logic devices |
US5874834A (en) * | 1997-03-04 | 1999-02-23 | Xilinx, Inc. | Field programmable gate array with distributed gate-array functionality |
TW368748B (en) * | 1997-04-10 | 1999-09-01 | Matsushita Electric Ind Co Ltd | Module combination device and module combination method |
US6442743B1 (en) * | 1998-06-12 | 2002-08-27 | Monterey Design Systems | Placement method for integrated circuit design using topo-clustering |
US6321173B1 (en) * | 1998-12-10 | 2001-11-20 | Hewlett-Packard Company | System and method for efficient verification of functional equivalence between design models |
US6625787B1 (en) * | 1999-08-13 | 2003-09-23 | Xilinx, Inc. | Method and apparatus for timing management in a converted design |
US6526563B1 (en) * | 2000-07-13 | 2003-02-25 | Xilinx, Inc. | Method for improving area in reduced programmable logic devices |
US6515509B1 (en) * | 2000-07-13 | 2003-02-04 | Xilinx, Inc. | Programmable logic device structures in standard cell devices |
US6490707B1 (en) * | 2000-07-13 | 2002-12-03 | Xilinx, Inc. | Method for converting programmable logic devices into standard cell devices |
US6691286B1 (en) * | 2000-10-31 | 2004-02-10 | Synplicity, Inc. | Methods and apparatuses for checking equivalence of circuits |
US7346876B2 (en) * | 2002-09-04 | 2008-03-18 | Darien K. Wallace | ASIC having dense mask-programmable portion and related system development method |
US6988258B2 (en) * | 2002-12-09 | 2006-01-17 | Altera Corporation | Mask-programmable logic device with building block architecture |
WO2005001724A2 (en) * | 2003-06-23 | 2005-01-06 | Altera Corporation | Method for programming a mask-programmable logic device and device so programmed |
US7038490B1 (en) * | 2003-09-12 | 2006-05-02 | Lattice Semiconductor Corporation | Delay-matched ASIC conversion of a programmable logic device |
US7176713B2 (en) * | 2004-01-05 | 2007-02-13 | Viciciv Technology | Integrated circuits with RAM and ROM fabrication options |
US7165230B2 (en) * | 2004-06-02 | 2007-01-16 | Altera Corporation | Switch methodology for mask-programmable logic devices |
US7081772B1 (en) * | 2004-06-04 | 2006-07-25 | Altera Corporation | Optimizing logic in non-reprogrammable logic devices |
US7243329B2 (en) * | 2004-07-02 | 2007-07-10 | Altera Corporation | Application-specific integrated circuit equivalents of programmable logic and associated methods |
US7373631B1 (en) * | 2004-08-11 | 2008-05-13 | Altera Corporation | Methods of producing application-specific integrated circuit equivalents of programmable logic |
US7334208B1 (en) * | 2004-11-09 | 2008-02-19 | Viasic, Inc. | Customization of structured ASIC devices using pre-process extraction of routing information |
US7360197B1 (en) * | 2005-02-03 | 2008-04-15 | Altera Corporation | Methods for producing equivalent logic designs for FPGAs and structured ASIC devices |
US7406668B1 (en) * | 2005-03-03 | 2008-07-29 | Altera Corporation | Methods for producing mappings of logic suitable for FPGA and structured ASIC implementations |
US7246339B2 (en) * | 2005-04-08 | 2007-07-17 | Altera Corporation | Methods for creating and expanding libraries of structured ASIC logic and other functions |
US7277902B2 (en) * | 2005-04-18 | 2007-10-02 | Altera Corporation | Method and apparatus for comparing and synchronizing programmable logic device user configuration dataset versions |
-
2005
- 2005-04-01 US US11/097,633 patent/US7275232B2/en not_active Expired - Fee Related
-
2006
- 2006-03-09 EP EP06251272A patent/EP1708109A1/en not_active Ceased
- 2006-03-31 CN CN201210135378.3A patent/CN102750402B/zh not_active Expired - Fee Related
- 2006-03-31 JP JP2006101268A patent/JP4989803B2/ja not_active Expired - Fee Related
- 2006-03-31 CN CN2006100710218A patent/CN1841389B/zh not_active Expired - Fee Related
-
2007
- 2007-08-16 US US11/893,675 patent/US7877721B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5043870A (en) * | 1982-02-24 | 1991-08-27 | At&T Bell Laboratories | Computer with automatic mapping of memory contents into machine registers during program execution |
US5815045A (en) * | 1995-08-21 | 1998-09-29 | Fujitsu Limited | Oscillation apparatus |
US6233599B1 (en) * | 1997-07-10 | 2001-05-15 | International Business Machines Corporation | Apparatus and method for retrofitting multi-threaded operations on a computer by partitioning and overlapping registers |
US6195786B1 (en) * | 1997-12-23 | 2001-02-27 | Nec Usa, Inc. | Constrained register sharing technique for low power VLSI design |
JP2007102813A (ja) * | 2002-04-17 | 2007-04-19 | Fujitsu Ltd | Fpga及びasicのネットリストを生成する方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103699705A (zh) * | 2012-09-27 | 2014-04-02 | 中国科学院微电子研究所 | 一种用于fpga结构设计的系统及其方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1841389A (zh) | 2006-10-04 |
US7877721B2 (en) | 2011-01-25 |
CN102750402B (zh) | 2016-10-05 |
CN102750402A (zh) | 2012-10-24 |
EP1708109A1 (en) | 2006-10-04 |
US20060225008A1 (en) | 2006-10-05 |
CN1841389B (zh) | 2012-06-06 |
US7275232B2 (en) | 2007-09-25 |
JP4989803B2 (ja) | 2012-08-01 |
US20070294659A1 (en) | 2007-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4989803B2 (ja) | 等価なフィールドプログラマブルゲートアレイとストラクチャード特定用途向け集積回路の製造方法 | |
US9032343B1 (en) | Integrating multiple FPGA designs by merging configuration settings | |
US9111060B2 (en) | Partitioning designs to facilitate certification | |
US9053274B1 (en) | Register retiming technique | |
US20080005716A1 (en) | Method for programming a mask-programmable logic device and device so programmed | |
JP2003518666A (ja) | 動的に再構成可能な論理回路のための物理設計を実現する方法 | |
US8332788B1 (en) | Generating a module interface for partial reconfiguration design flows | |
JP2015524589A (ja) | 相対タイミング特徴付け | |
US7509246B1 (en) | System level simulation models for hardware modules | |
Parvez et al. | Application-specific fpga using heterogeneous logic blocks | |
US11301611B2 (en) | Deterministic clustering and packing method for random logic on programmable integrated circuits | |
Tatas et al. | A survey of existing fine-grain reconfigurable architectures and CAD tools | |
EP2793149B1 (en) | Partitioning designs to facilitate certification | |
Phillips | Automating Layout of Reconfigurable Subsystems for Systems-on-a-Chip | |
JM Veendrick et al. | Very Large Scale Integration (VLSI) and ASICs | |
Gore | OpenFPGA-Physical: A Scalable Framework for Physical Design of Tileable Field Programmable Gate Array Architectures | |
US10255404B1 (en) | Retiming with programmable power-up states | |
Roy | Digital System Implementation | |
Du | Fast heuristic techniques for FPGA placement based on multilevel clustering | |
Bouaziz et al. | Rebuilding synthesized design hierarchy based on instances path names of flattened netlist | |
Balabanos | EDIF netlist optimization of pipelined designs | |
Aken'ova et al. | ``Soft++: An Improved Embedded FPGA Methodology for SoC Designs'' | |
Moreira et al. | Automated versus Manual Design of Asynchronous Circuits in DSM Technologies | |
eedback Subscribe | Design Flow | |
Grover | F. Gail Gray |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090306 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110323 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110802 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111102 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120418 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120430 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |