JP2006285987A - Smtプロセッサ用課金処理装置,課金処理方法,および課金処理プログラム - Google Patents
Smtプロセッサ用課金処理装置,課金処理方法,および課金処理プログラム Download PDFInfo
- Publication number
- JP2006285987A JP2006285987A JP2006084376A JP2006084376A JP2006285987A JP 2006285987 A JP2006285987 A JP 2006285987A JP 2006084376 A JP2006084376 A JP 2006084376A JP 2006084376 A JP2006084376 A JP 2006084376A JP 2006285987 A JP2006285987 A JP 2006285987A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- state
- usage time
- time
- user program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003672 processing method Methods 0.000 title claims description 11
- 238000000034 method Methods 0.000 claims abstract description 264
- 238000006243 chemical reaction Methods 0.000 claims abstract description 57
- 238000012545 processing Methods 0.000 claims description 57
- 230000002860 competitive effect Effects 0.000 claims description 40
- 230000015556 catabolic process Effects 0.000 description 4
- 238000006731 degradation reaction Methods 0.000 description 4
- 239000000284 extract Substances 0.000 description 4
- 238000004891 communication Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000036963 noncompetitive effect Effects 0.000 description 2
- IJJWOSAXNHWBPR-HUBLWGQQSA-N 5-[(3as,4s,6ar)-2-oxo-1,3,3a,4,6,6a-hexahydrothieno[3,4-d]imidazol-4-yl]-n-(6-hydrazinyl-6-oxohexyl)pentanamide Chemical compound N1C(=O)N[C@@H]2[C@H](CCCCC(=O)NCCCCCC(=O)NN)SC[C@@H]21 IJJWOSAXNHWBPR-HUBLWGQQSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
【解決手段】 競合判定部16は,SMTプロセッサ130の論理CPUでユーザのプロセス実行を開始すると,他の論理CPUでプロセスを実行中である競合状態か否かを判定し,課金情報記憶部11に格納する。そしてCPU使用時間取得部15は,当該プロセスの競合状態または非競合状態でのCPU使用時間を区別して収集し,課金情報記憶部11に格納する。その後,CPU使用時間換算部18は,プロセス実行終了後に,競合状態および非競合状態のCPU使用時間にもとづいて,競合状態のCPU使用時間に所定の重み付けを行って換算し,課金算出部19は,実効使用時間からプロセスへの課金額を算出する。
【選択図】 図1
Description
M.J.Bach著 「UNIXカーネルの設計」共立出版 P.228 1991年
競合CPU使用時間=10[秒]
非競合CPU使用時間=20[秒]
競合CPU情報(CPI)=2.6
非競合CPU情報(CPI)=1.1
CPU使用時間換算部18は,以下のようにしてCPU換算使用時間を算出する場合に用いる重み付け値を決定する:
重み付け値=非競合CPU情報/競合CPU情報=1.1/2.6=0.42
さらに,決定した重み付け値を用いて,競合CPU使用時間からCPU換算使用時間を算出する:
CPU換算使用時間=(競合CPU使用時間)×(重み付け値)
=10×0.42=4.2[秒]
その後,CPU使用時間換算部18は,課金情報記憶部11から読み出した課金情報,算出したCPU換算使用時間を課金算出情報へ設定し,課金算出情報記憶部13へ格納する。
実効時間=(CPU換算使用時間)+(非競合CPU使用時間)
=4.2+20=24.2[秒]
課金額=(実効時間)×(課金単位)=24.2×10=242[円]
課金算出部19は,算出した実効時間,課金額などを課金算出情報記憶部13の課金算出情報に格納する。
競合CPU使用時間=10[秒]
非競合CPU使用時間=20[秒]
CPU使用時間換算部18は,CPU換算使用時間を算出する場合の重み付け値として,予め設定された,競合状態においてプロセスを同時実行しうる論理プロセッサ数を用いる。ここで,SMTプロセッサ130に構築される論理CPUは2つであるので,
重み付け値=1/(論理CPU数)=1/2=0.5
とする。
CPU換算使用時間=(競合CPU使用時間)×(重み付け値)
=10×0.5=5[秒]
その後,CPU使用時間換算部18は,課金情報記憶部11から読み出した課金情報,算出したCPU換算使用時間を課金算出情報記憶部13の課金算出情報へ格納する。
実効時間=(CPU換算使用時間)+(非競合CPU使用時間)
=5+20=25[秒]
課金額=(実効時間)×(課金単位)=25×10=250[円]
課金算出部19は,算出した実効時間,課金額などを課金算出情報記憶部13の課金算出情報に格納する。
CPU使用時間=24.0[秒]
SMTプロセッサ130の共有リソースのALUやFPUなどのユニットでは競合状態と非競合状態とを明確に区別することができない。そこで,課金算出部29は,リソース状態情報の各プロセスでの命令待ち時間が所定時間を超える場合に,当該プロセスの命令が競合によって待機させられたとみなし,プロセスの実行時のCPU使用時間を,競合状態におけるCPU使用時間であると判定する。すなわち,課金情報のCPU使用時間から,競合状態におけるCPU使用時間と判定した時間以外の時間を非競合状態におけるCPU使用時間とする。
競合状態のCPU使用時間=0.5+3.5=4[秒]
非競合状態のCPU使用時間=24.0−4=20.0[秒]
そして,競合状態のCPU使用時間について,所定の重み付け値を用いてCPU換算使用時間を算出する。ここで,重み付け値は,予め設定された,競合状態においてプロセスを同時実行しうる論理プロセッサ数を用いる:
重み付け値=1/(論理CPU数)=1/2=0.5
そして,競合状態のCPU使用時間からCPU換算使用時間を算出する:
CPU換算使用時間=(競合CPU使用時間)×(重み付け値)
=4×0.5=2[秒]
さらに,CPU換算使用時間と非競合のCPU使用時間とを合算して実効時間を算出し,実効時間に所定の課金単位を乗算して課金額を算出する:
実効時間=(CPU換算使用時間)+(非競合CPU使用時間)
=2+20=22[秒]
課金額=(実効時間)×(課金単位)=22×10=220[円]
課金算出部29は,課金情報,算出したCPU換算使用時間,実効時間,課金額などを課金算出情報記憶部23の課金算出情報へ格納する。
プロセスp1のCPU使用時間の比率=CPU使用時間全体の20%
プロセスp2のCPU使用時間の比率=CPU使用時間全体の30%
2つのプロセスが競合しているCPU使用時間=CPU使用時間全体の15%
CPU使用時間換算部18は,CPU使用時間の全体(クロックサイクル数)をCとすると,プロセスp1およびp2の実行時間,2つのプロセスが競合状態である場合の実行時間は次のようになる:
プロセスp1のCPU使用時間=C×0.2
プロセスp1の非競合状態でのCPU使用時間=C×(0.2−0.15)
プロセスp2のCPU使用時間=C×0.3
プロセスp2の非競合状態でのCPU使用時間=C×(0.3−0.15)
プロセスp1とプロセスp2の競合状態でのCPU使用時間=C×0.15
さらに,プロセスp1およびp2の実行命令数を算出する:
プロセスp1の実行命令数=(C×0.15)×(1/競合CPI)
+(C×0.2−0.15)×(1/非競合CPI),
プロセスp2の実行命令数=(C×0.15)×(1/競合CPI)
+(C×0.3−0.15)×(1/非競合CPI)
ここで,全CPU使用時間でプロセスp1とp2とが実行されていたと仮定すると,
プロセスp1のCPU使用時間=C×(1/競合CPI)=0.38×C
プロセスp2のCPU使用時間=C×(1/競合CPI)=0.32×C
となる。すなわち,プロセスが常に実行されていた場合には,プロセスp1は3.72倍の命令数を,およびp2は,3.58倍の命令数を実行できる計算となる。
プロセスp1の実質的CPU使用率=(0.10/0.38)×100=26.3%
プロセスp2の実質的CPU使用率=(0.09/0.32)×100=28.1%
課金算出部19は,CPU使用時間換算部18が算出したプロセスp1およびp2の実質的CPU使用率を用いて,予め定めておいたCPU使用率当たりの課金単価をもとに課金額を算出する。これにより,より精度の高いCPU使用率を用いて課金を行うことができる。
論理プロセッサでユーザプログラムのプロセスの実行が開始される時に,他の論理プロセッサでプロセスが実行中である競合状態または前記競合状態ではない非競合状態であるかを判定し,前記判定結果として競合状態または非競合状態のいずれかの状態を競合状態記憶部に設定する競合判定部と,
前記ユーザプログラムのプロセスが論理プロセッサを使用した時間を収集し,前記競合状態記憶部を参照して,前記競合状態での実行における競合CPU使用時間と,前記非競合状態での実行における非競合CPU使用時間とを区別してCPU使用時間記憶部に格納するCPU使用時間取得部と,
前記ユーザプログラムのプロセスの実行が終了した後に,前記CPU使用時間記憶部から読み出した前記競合CPU使用時間および前記非競合CPU使用時間にもとづいて,前記競合状態におけるユーザプログラムの実行と前記非競合状態におけるユーザプログラムの実行とを区別して課金額を算出する課金算出部とを備える
ことを特徴とするSMTプロセッサ用課金処理装置。
所定の重み付け値を用いて,前記競合CPU使用時間をもとに,前記ユーザプログラムのプロセス実行時の実質的な使用時間であるCPU換算使用時間を算出する使用時間換算部を備えるとともに,
前記課金算出部は,前記CPU換算使用時間および前記CPU使用時間記憶部から読み出した前記非競合CPU使用時間をもとにCPU実効使用時間を算出し,所定の課金単価によって前記CPU実効使用時間から課金額を算出する
ことを特徴とするSMTプロセッサ用課金処理装置。
前記所定の重み付け値として,競合状態においてプロセスを同時に実行した論理プロセッサ数を用いる
ことを特徴とするSMTプロセッサ用課金処理装置。
前記ユーザプログラムのプロセスの実行の開始から,前記プロセスを実行する論理プロセッサの性能指標であるCPU情報を収集し,前記競合状態記憶部を参照して,前記競合状態での実行における競合CPU情報と前記非競合状態での実行における非競合CPU情報とを区別してCPU情報記憶部に格納するCPU使用情報取得部を備えるとともに,
前記使用時間換算部は,前記CPU情報記憶部から読み出した前記競合CPU情報および前記非競合CPU情報の比率を用いて,前記CPU使用時間記憶部から読み出した前記競合CPU使用時間をもとにCPU換算使用時間を算出する
ことを特徴とするSMTプロセッサ用課金処理装置。
前記CPU情報取得部は,前記CPU情報として,1命令当たりのクロックサイクル数またはクォンタム当たりの命令実行数のいずれかの情報を収集する
ことを特徴とするSMTプロセッサ用課金処理装置。
論理プロセッサでユーザプログラムの各プロセスを実行中のSMTプロセッサのハードウェアリソースの利用状態に関するリソース状態情報を収集し,リソース状態情報記憶部に格納するリソース状態情報取得部と,
前記ユーザプログラムのプロセスが前記論理プロセッサを使用したCPU使用時間を収集しCPU使用時間記憶部に格納するCPU使用時間取得部と,
前記ユーザプログラムのプロセスの実行が終了した後に,前記リソース状態情報取得部から読み出した前記各プロセスのリソース状態情報を用いて,前記ユーザプログラムの各プロセスが,他の論理プロセッサでプロセスが実行中である競合状態または前記競合状態ではない非競合状態であるかを判定し,前記CPU使用時間記憶部から読み出した前記CPU使用時間を前記競合状態におけるCPU使用時間と前記非競合状態におけるCPU使用時間とに区別し,前記競合状態および前記非競合状態のCPU使用時間を区別して課金額を算出する課金算出部とを備える
ことを特徴とするSMTプロセッサ用課金処理装置。
前記リソース状態情報取得部は,論理プロセッサでユーザプログラムのプロセスが実行される場合に,前記プロセスの命令が,前記ハードウェアリソースの少なくとも演算ユニットまたは処理ユニットのいずれかのユニットに対して投入されるまでの待ち時間を収集し,前記待ち時間をリソース状態情報として前記リソース状態情報記憶部に格納し,
前記課金算出部は,前記リソース状態情報記憶部から読み出した前記各プロセスの待ち時間が,所定時間以上である場合に前記プロセスの実行が競合状態であると判定し,所定の重み付け値を用いて前記競合状態のCPU使用時間をもとに,前記ユーザプログラムのプロセス実行時の実質的な使用時間であるCPU換算使用時間を算出する
ことを特徴とするSMTプロセッサ用課金処理装置。
前記課金算出部は,所定の重み付け値を用いて,前記競合状態のCPU使用時間をもとにCPU換算使用時間を算出し,前記CPU換算使用時間および前記非競合状態のCPU使用時間をもとに,CPU実効使用時間を算出し,所定の課金単価によって前記CPU実効使用時間から課金額を算出する
ことを特徴とするSMTプロセッサ用課金処理装置。
前記所定の重み付け値として,競合状態においてプロセスを同時に実行した論理プロセッサ数を用いる
ことを特徴とするSMTプロセッサ用課金処理装置。
前記CPU使用時間記憶部から読み出した前記CPU使用時間にもとづいて,前記競合状態におけるユーザプログラムの実行と前記非競合状態におけるユーザプログラムの実行とを区別して前記ユーザプログラムの利用課金額を算出するプログラム利用課金算出部を備える
ことを特徴とするSMTプロセッサ用課金処理装置。
前記コンピュータが,
論理プロセッサでユーザプログラムのプロセスの実行が開始される時に,他の論理プロセッサでプロセスが実行中である競合状態または前記競合状態ではない非競合状態であるかを判定し,前記判定結果として競合状態または非競合状態のいずれかの状態を競合状態記憶部に設定する競合判定処理過程と,
前記ユーザプログラムのプロセスが論理プロセッサを使用した時間を収集し,前記競合状態記憶部を参照して,前記競合状態での実行における競合CPU使用時間と前記非競合状態での実行における非競合CPU使用時間とを区別してCPU使用時間記憶部に格納するCPU使用時間取得処理過程と,
前記ユーザプログラムのプロセスの実行が終了した後に,前記CPU使用時間記憶部から読み出した前記競合CPU使用時間および前記非競合CPU使用時間にもとづいて,前記競合状態におけるユーザプログラムの実行と前記非競合状態におけるユーザプログラムの実行とを区別して課金額を算出する課金算出処理過程とを有する
ことを特徴とするSMTプロセッサ用課金処理方法。
前記コンピュータが,
論理プロセッサでユーザプログラムの各プロセスを実行中のSMTプロセッサのハードウェアリソースの利用状態に関するリソース状態情報を収集し,リソース状態情報記憶部に格納するリソース状態情報取得処理過程と,
前記ユーザプログラムのプロセスが前記論理プロセッサを使用したCPU使用時間を収集しCPU使用時間記憶部に格納するCPU使用時間取得処理過程と,
前記ユーザプログラムのプロセスの実行が終了した後に,前記リソース状態情報取得部から読み出した前記各プロセスのリソース状態情報を用いて,前記ユーザプログラムの各プロセスが他の論理プロセッサでプロセスが実行中である競合状態または前記競合状態ではない非競合状態であるかを判定し,前記CPU使用時間記憶部から読み出した前記CPU使用時間を前記競合状態におけるCPU使用時間と前記非競合状態におけるCPU使用時間とに区別し,前記競合状態および前記非競合状態のCPU使用時間を区別して課金額を算出する課金算出処理過程とを有する
ことを特徴とするSMTプロセッサ用課金処理方法。
前記コンピュータに,
論理プロセッサでユーザプログラムのプロセスの実行が開始される時に,他の論理プロセッサでプロセスが実行中である競合状態または前記競合状態ではない非競合状態であるかを判定し,前記判定結果として競合状態または非競合状態のいずれかの状態を競合状態記憶部に設定する競合判定処理過程と,
前記ユーザプログラムのプロセスが論理プロセッサを使用した時間を収集し,前記競合状態記憶部を参照して,前記競合状態での実行における競合CPU使用時間と前記非競合状態での実行における非競合CPU使用時間とを区別してCPU使用時間記憶部に格納するCPU使用時間取得処理過程と,
前記ユーザプログラムのプロセスの実行が終了した後に,前記CPU使用時間記憶部から読み出した前記競合CPU使用時間および前記非競合CPU使用時間にもとづいて,前記競合状態におけるユーザプログラムの実行と前記非競合状態におけるユーザプログラムの実行とを区別して課金額を算出する課金算出処理過程とを実行させるための
SMTプロセッサ用課金処理プログラム。
前記コンピュータに,
論理プロセッサでユーザプログラムの各プロセスを実行中のSMTプロセッサのハードウェアリソースの利用状態に関するリソース状態情報を収集し,リソース状態情報記憶部に格納するリソース状態情報取得処理過程と,
前記ユーザプログラムのプロセスが前記論理プロセッサを使用したCPU使用時間を収集しCPU使用時間記憶部に格納するCPU使用時間取得処理過程と,
前記ユーザプログラムのプロセスの実行が終了した後に,前記リソース状態情報取得部から読み出した前記各プロセスのリソース状態情報を用いて,前記ユーザプログラムの各プロセスが他の論理プロセッサでプロセスが実行中である競合状態または前記競合状態ではない非競合状態であるかを判定し,前記CPU使用時間記憶部から読み出した前記CPU使用時間を前記競合状態におけるCPU使用時間と前記非競合状態におけるCPU使用時間とに区別し,前記競合状態および前記非競合状態のCPU使用時間を区別して課金額を算出する課金算出処理過程とを実行させるための
SMTプロセッサ用課金処理プログラム。
11 課金情報記憶部
13 課金算出情報記憶部
15 CPU使用時間取得部
16 競合判定部
17 CPU情報取得部
18 CPU使用時間換算部
19 課金算出部
21 課金情報記憶部
23 課金算出情報記憶部
25 CPU使用時間取得部
27 リソース状態情報取得部
29 課金算出部
100 プロセススケジューラ
110 プロセス実行時間管理部
120 ハードウェアリソース管理部
130 SMTプロセッサ
140 ディスパッチャ
150 タスクキュー
Claims (7)
- SMTプロセッサで実行されるユーザプログラムに対する課金処理を行う装置であって,
論理プロセッサでユーザプログラムの各プロセスを実行中のSMTプロセッサのハードウェアリソースの利用状態に関するリソース状態情報を収集し,リソース状態情報記憶部に格納するリソース状態情報取得部と,
前記ユーザプログラムのプロセスが前記論理プロセッサを使用したCPU使用時間を収集しCPU使用時間記憶部に格納するCPU使用時間取得部と,
前記ユーザプログラムのプロセスの実行が終了した後に,前記リソース状態情報取得部から読み出した前記各プロセスのリソース状態情報を用いて,前記ユーザプログラムの各プロセスが,他の論理プロセッサでプロセスが実行中である競合状態または前記競合状態ではない非競合状態であるかを判定し,前記CPU使用時間記憶部から読み出した前記CPU使用時間を前記競合状態におけるCPU使用時間と前記非競合状態におけるCPU使用時間とに区別し,前記競合状態および前記非競合状態のCPU使用時間を区別して課金額を算出する課金算出部とを備える
ことを特徴とするSMTプロセッサ用課金処理装置。 - 請求項1記載のSMTプロセッサ用課金処理装置において,
前記リソース状態情報取得部は,論理プロセッサでユーザプログラムのプロセスが実行される場合に,前記プロセスの命令が,前記ハードウェアリソースの少なくとも演算ユニットまたは処理ユニットのいずれかのユニットに対して投入されるまでの待ち時間を収集し,前記待ち時間をリソース状態情報として前記リソース状態情報記憶部に格納し,
前記課金算出部は,前記リソース状態情報記憶部から読み出した前記各プロセスの待ち時間が,所定時間以上である場合に前記プロセスの実行が競合状態であると判定し,所定の重み付け値を用いて前記競合状態のCPU使用時間をもとに,前記ユーザプログラムのプロセス実行時の実質的な使用時間であるCPU換算使用時間を算出する
ことを特徴とするSMTプロセッサ用課金処理装置。 - 請求項1または請求項2のいずれか一項に記載のSMTプロセッサ用課金処理装置において,
前記課金算出部は,所定の重み付け値を用いて,前記競合状態のCPU使用時間をもとにCPU換算使用時間を算出し,前記CPU換算使用時間および前記非競合状態のCPU使用時間をもとに,CPU実効使用時間を算出し,所定の課金単価によって前記CPU実効使用時間から課金額を算出する
ことを特徴とするSMTプロセッサ用課金処理装置。 - 請求項3記載のSMTプロセッサ用課金処理装置において,
前記所定の重み付け値として,競合状態においてプロセスを同時に実行した論理プロセッサ数を用いる
ことを特徴とするSMTプロセッサ用課金処理装置。 - 請求項1に記載のSMTプロセッサ用課金処理装置において,
前記CPU使用時間記憶部から読み出した前記CPU使用時間にもとづいて,前記競合状態におけるユーザプログラムの実行と前記非競合状態におけるユーザプログラムの実行とを区別して前記ユーザプログラムの利用課金額を算出するプログラム利用課金算出部を備える
ことを特徴とするSMTプロセッサ用課金処理装置。 - コンピュータのSMTプロセッサで実行されるユーザプログラムに対する課金処理を行うための処理方法であって,
前記コンピュータが,
論理プロセッサでユーザプログラムの各プロセスを実行中のSMTプロセッサのハードウェアリソースの利用状態に関するリソース状態情報を収集し,リソース状態情報記憶部に格納するリソース状態情報取得処理過程と,
前記ユーザプログラムのプロセスが前記論理プロセッサを使用したCPU使用時間を収集しCPU使用時間記憶部に格納するCPU使用時間取得処理過程と,
前記ユーザプログラムのプロセスの実行が終了した後に,前記リソース状態情報取得部から読み出した前記各プロセスのリソース状態情報を用いて,前記ユーザプログラムの各プロセスが他の論理プロセッサでプロセスが実行中である競合状態または前記競合状態ではない非競合状態であるかを判定し,前記CPU使用時間記憶部から読み出した前記CPU使用時間を前記競合状態におけるCPU使用時間と前記非競合状態におけるCPU使用時間とに区別し,前記競合状態および前記非競合状態のCPU使用時間を区別して課金額を算出する課金算出処理過程とを有する
ことを特徴とするSMTプロセッサ用課金処理方法。 - コンピュータのSMTプロセッサで実行されるユーザプログラムに対する課金処理を行うための処理方法をコンピュータに実行させるためのプログラムであって,
前記コンピュータに,
論理プロセッサでユーザプログラムの各プロセスを実行中のSMTプロセッサのハードウェアリソースの利用状態に関するリソース状態情報を収集し,リソース状態情報記憶部に格納するリソース状態情報取得処理過程と,
前記ユーザプログラムのプロセスが前記論理プロセッサを使用したCPU使用時間を収集しCPU使用時間記憶部に格納するCPU使用時間取得処理過程と,
前記ユーザプログラムのプロセスの実行が終了した後に,前記リソース状態情報取得部から読み出した前記各プロセスのリソース状態情報を用いて,前記ユーザプログラムの各プロセスが他の論理プロセッサでプロセスが実行中である競合状態または前記競合状態ではない非競合状態であるかを判定し,前記CPU使用時間記憶部から読み出した前記CPU使用時間を前記競合状態におけるCPU使用時間と前記非競合状態におけるCPU使用時間とに区別し,前記競合状態および前記非競合状態のCPU使用時間を区別して課金額を算出する課金算出処理過程とを実行させるための
SMTプロセッサ用課金処理プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006084376A JP4414407B2 (ja) | 2006-03-27 | 2006-03-27 | Smtプロセッサ用課金処理装置,課金処理方法,および課金処理プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006084376A JP4414407B2 (ja) | 2006-03-27 | 2006-03-27 | Smtプロセッサ用課金処理装置,課金処理方法,および課金処理プログラム |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005100951A Division JP4276201B2 (ja) | 2005-03-31 | 2005-03-31 | Smtプロセッサ用課金処理装置,課金処理方法,および課金処理プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006285987A true JP2006285987A (ja) | 2006-10-19 |
JP4414407B2 JP4414407B2 (ja) | 2010-02-10 |
Family
ID=37407780
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006084376A Expired - Fee Related JP4414407B2 (ja) | 2006-03-27 | 2006-03-27 | Smtプロセッサ用課金処理装置,課金処理方法,および課金処理プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4414407B2 (ja) |
-
2006
- 2006-03-27 JP JP2006084376A patent/JP4414407B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4414407B2 (ja) | 2010-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4276201B2 (ja) | Smtプロセッサ用課金処理装置,課金処理方法,および課金処理プログラム | |
Eyerman et al. | Probabilistic job symbiosis modeling for SMT processor scheduling | |
Calandrino et al. | On the design and implementation of a cache-aware multicore real-time scheduler | |
US20120137295A1 (en) | Method for displaying cpu utilization in a multi-processing system | |
EP1916601A2 (en) | Multiprocessor system | |
US20110161978A1 (en) | Job allocation method and apparatus for a multi-core system | |
US8356304B2 (en) | Method and system for job scheduling | |
US11876731B2 (en) | System and methods for sharing memory subsystem resources among datacenter applications | |
US8161493B2 (en) | Weighted-region cycle accounting for multi-threaded processor cores | |
WO2009106526A1 (en) | Method and apparatus for moving threads in a shared processor partitioning environment | |
US7818747B1 (en) | Cache-aware scheduling for a chip multithreading processor | |
US9047138B2 (en) | Apparatus and method for thread scheduling and lock acquisition order control based on deterministic progress index | |
US20130205299A1 (en) | Apparatus and method for scheduling kernel execution order | |
EP2240850A1 (en) | Prioritising of instruction fetching in microprocessor systems | |
JP5605131B2 (ja) | ジョブスケジューリングプログラム,方法,および装置 | |
WO2018098183A1 (en) | Dual mode local data store | |
US9760969B2 (en) | Graphic processing system and method thereof | |
Feliu et al. | Symbiotic job scheduling on the IBM POWER8 | |
Zheng et al. | Memory access scheduling schemes for systems with multi-core processors | |
JP3663968B2 (ja) | マルチタスクシステムの性能予測システム及び予測方法並びにその方法プログラムを記録した記録媒体 | |
KR101892273B1 (ko) | 스레드 프로그레스 트래킹 방법 및 장치 | |
Kim et al. | Using DVFS and task scheduling algorithms for a hard real-time heterogeneous multicore processor environment | |
KR101635816B1 (ko) | 결정적 프로그레스 인덱스를 이용한 스레드 프로그레스 트래킹 방법 및 장치 | |
JP4414407B2 (ja) | Smtプロセッサ用課金処理装置,課金処理方法,および課金処理プログラム | |
Wada et al. | Fast interrupt handling scheme by using interrupt wake-up mechanism |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090818 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091019 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091019 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091019 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091119 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4414407 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131127 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |