JP2006278946A - Package substrate and image pickup apparatus - Google Patents

Package substrate and image pickup apparatus Download PDF

Info

Publication number
JP2006278946A
JP2006278946A JP2005099113A JP2005099113A JP2006278946A JP 2006278946 A JP2006278946 A JP 2006278946A JP 2005099113 A JP2005099113 A JP 2005099113A JP 2005099113 A JP2005099113 A JP 2005099113A JP 2006278946 A JP2006278946 A JP 2006278946A
Authority
JP
Japan
Prior art keywords
inspection signal
output
package substrate
electrode
soldering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005099113A
Other languages
Japanese (ja)
Inventor
Tomio Shimizu
富夫 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Original Assignee
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Photo Film Co Ltd filed Critical Fuji Photo Film Co Ltd
Priority to JP2005099113A priority Critical patent/JP2006278946A/en
Publication of JP2006278946A publication Critical patent/JP2006278946A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

<P>PROBLEM TO BE SOLVED: To monitor a soldering state or to efficiently utilize the monitoring information of the soldering state without increasing the size of a package substrate. <P>SOLUTION: Bump lands 54 (solder balls 60) of the package substrate form a substantially square shape as a whole, and are arranged in a lattice. The bump lands 54 at four corners of the outermost periphery are coupled in series by a coupling pattern 180. In this configuration, a predetermined test signal outputted from a signal circuit is inputted into a bump land 54A on one corner out of the serially coupled bump lands, and the test signal is outputted from a bump land 54B of the other corner via the coupling pattern 180. A determining circuit determines whether or not a crack is generates in the solder junction of the bump lands 54 at the four corners to cause a failure in soldering on the basis of the input test signal. Then, an output circuit outputs the result of the determination. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、パッケージ基板、及びこのパッケージ基板が実装された半導体回路装置、並びに撮像装置に関する。   The present invention relates to a package substrate, a semiconductor circuit device on which the package substrate is mounted, and an imaging device.

昨今、携帯電話機やパーソナルコンピュータ等の電子機器の高密度化、小型化に伴い、パッケージ基板の高密度化並びに小型化という要求が高まってきている。このようなパッケージ基板の高密度化、小型化に対応して、従来のQFP(Quad Flat Package)型のものよりも、さらに多端子化に対応できる、下面に半田ボールが格子状に配列されたBGA(Ball Grid Array:ボールグリッドアレイ)基板が主流となってきている。BGA基板は、下面の半田ボールによって、プリント基板に半田付けされて実装されている
さて、半田付け後に、BGA基板の反り等により、半田付部分に断線やクラック等の不具合が発生しても、製造工程内の目視検査や外観検査で発見することは困難である。
In recent years, with the increase in density and size of electronic devices such as mobile phones and personal computers, there is an increasing demand for higher density and size reduction of package substrates. Corresponding to the higher density and smaller size of the package substrate, solder balls are arranged in a grid on the lower surface, which can handle more terminals than the conventional QFP (Quad Flat Package) type. BGA (Ball Grid Array) substrates have become mainstream. The BGA board is soldered and mounted on the printed circuit board with the solder balls on the lower surface. After soldering, even if defects such as disconnection or cracks occur in the soldered part due to warpage of the BGA board, It is difficult to find by visual inspection or appearance inspection in the manufacturing process.

また、製品として出荷した後に、半田付部分に不具合が発生した場合、故障の症状から回路をおって、様々な部品を確認しながら、不具合個所を特定する必要があり、非常に多くの時間を費やしていた。また、不具合箇所を正確に特定することも困難である。   Also, if a defect occurs in the soldered part after shipping as a product, it is necessary to identify the defective part while checking the various parts through the circuit from the failure symptom. Was spending. In addition, it is difficult to accurately identify the defective part.

更に、修理するためには、部品全体を加熱して取り外す必要があり、この際、隣の部品の半田付けに断線等があっても、この加熱により回復し、判断を誤らせることも有る。   Furthermore, in order to repair, it is necessary to heat and remove the entire component. At this time, even if there is a disconnection or the like in the soldering of the adjacent component, the heating may recover and misjudgment.

したがって、BGA基板の各BGA間の最内周や最外周を連結する配線パターンを形成し、その間の抵抗値を測定し、基板の反りによる半田付けの良否の状態を監視する方法が提案されていいる。(例えば、特許文献1参照)。
特開2002−76187号公報
Therefore, a method has been proposed in which a wiring pattern connecting the innermost circumference and the outermost circumference between the BGAs of the BGA substrate is formed, the resistance value between them is measured, and the quality of soldering due to the warpage of the substrate is monitored. Yes. (For example, refer to Patent Document 1).
JP 2002-76187 A

しかしながら、特開2002−76187号公報に記載の方法は、配線パターンで、最内周や最外周の電極が全て連結されているので、最内周や最外周の電極は全て半田付部分の状態を監視するために用いられる。このため、パッケージ基板が必要以上に大型化するという第一の問題があった。   However, the method described in Japanese Patent Laid-Open No. 2002-76187 is a wiring pattern in which all the innermost and outermost electrodes are connected, so that the innermost and outermost electrodes are all in a soldered state. Used for monitoring. For this reason, there was a first problem that the package substrate becomes larger than necessary.

また、半田付けの状態を監視した情報は、ユーザーに警告する目的のためだけに用いられ、十分に有効活用されていない第二の問題もあった。   In addition, there is a second problem that the information for monitoring the soldering state is used only for the purpose of warning the user and is not sufficiently effectively utilized.

本発明は、上記問題を解決すべく成されたもので、第一の問題、及び第二の問題のいずれか一つ以上を解決することを目的とする。   The present invention has been made to solve the above problem, and aims to solve at least one of the first problem and the second problem.

上記目的を達成するために請求項1に記載のパッケージ基板は、上面に半導体チップが搭載され、下面に複数の電極を備え、前記電極がプリント基板に半田付けされて実装されるパッケージ基板であって、前記電極と前記プリント基板との半田付けの良否を検査可能な検査信号を出力する信号発生手段を備え、最外周の複数の前記電極は略四角形に配列され、前記略四角形に配列された最外周の前記電極のうち、四隅に位置する電極の少なくとも一つ以上を、前記信号発生手段からの検査信号を出力する検査信号出力電極としたことを特徴している。   In order to achieve the above object, a package substrate according to claim 1 is a package substrate in which a semiconductor chip is mounted on an upper surface, a plurality of electrodes are provided on a lower surface, and the electrodes are soldered and mounted on a printed circuit board. And a signal generating means for outputting an inspection signal capable of inspecting the quality of soldering between the electrodes and the printed circuit board, wherein the plurality of electrodes on the outermost periphery are arranged in a substantially rectangular shape, and are arranged in the substantially rectangular shape. Of the outermost electrodes, at least one of the electrodes located at the four corners is an inspection signal output electrode for outputting an inspection signal from the signal generating means.

請求項1に記載のパッケージ基板は、上面に半導体チップが搭載され、下面の複数の電極が半田付けされてプリント基板に実装される。複数の電極の最外周は略四角形に配列されている。   In the package substrate according to the first aspect, the semiconductor chip is mounted on the upper surface, and a plurality of electrodes on the lower surface are soldered and mounted on the printed circuit board. The outermost peripheries of the plurality of electrodes are arranged in a substantially square shape.

そして、略四角形に配列された最外周の電極のうち、四隅に位置する電極の少なくとも一つ以上を、電極とプリント基板との半田付けの良否を検査可能な検査信号を出力する検査信号出力電極としている。よって、パッケージ基板が大型化することなく、半田付けの状態(良否)を監視できる。   And the inspection signal output electrode which outputs the inspection signal which can test | inspect the quality of the soldering of an electrode and a printed circuit board at least 1 or more of the electrodes located in four corners among the electrodes of the outermost periphery arranged in the substantially square shape It is said. Therefore, the state of soldering (good or bad) can be monitored without increasing the size of the package substrate.

請求項2の半導体回路装置は、請求項1記載のパッケージ基板と、前記パッケージ基板が半田付けされて実装されたプリント基板と、前記検査信号が入力され、入力された検査信号に基づき、前記電極と前記プリント基板との半田付の良否を判断する判断手段と、前記判断手段の判断結果を出力する出力手段と、を備えることを特徴としている。   According to a second aspect of the present invention, there is provided the semiconductor circuit device according to the first aspect, the printed circuit board on which the package substrate is mounted by soldering, the inspection signal is input, and the electrode is based on the input inspection signal. And a judgment means for judging whether the soldering with the printed circuit board is good or not, and an output means for outputting a judgment result of the judgment means.

請求項2の半導体回路装置は、パッケージ基板の略四角形に配列された最外周の電極のうち、四隅に位置する電極の少なくとも一つ以上を検査信号出力電極とし、電極とプリント基板との半田付けの良否を検査可能な検査信号を出力する。   According to another aspect of the semiconductor circuit device of the present invention, at least one of the electrodes located at the four corners of the outermost electrodes arranged in a substantially square shape on the package substrate is used as an inspection signal output electrode, and the electrode and the printed circuit board are soldered. An inspection signal capable of inspecting the quality of the output is output.

判断手段は、入力された検査信号に基づき、電極とプリント基板との半田付の良否を判断する。そして、出力手段が判断結果を出力し、例えば、製造工程上の表示機器に表示することで、プリント基板との半田付の良否を検査できる。   The determination means determines whether or not the electrode and the printed circuit board are soldered based on the input inspection signal. And an output means outputs a judgment result, for example, displays on the display apparatus in a manufacturing process, and can test | inspect the quality of soldering with a printed circuit board.

なお、パッケージ基板の四隅に位置する電極のみを検査信号出力電極しているで、パッケージ基板が大型化することなく、半田付部分の状態を監視できる。   Since only the electrodes located at the four corners of the package substrate are used as inspection signal output electrodes, the state of the soldered portion can be monitored without increasing the size of the package substrate.

請求項3に記載の半導体回路装置は、請求項2に記載の構成において、前記検査信号出力電極を含む、四隅に位置する前記電極の少なくとも二つ以上を、連結パターンで直列に連結し、連結された前記電極の前記検査信号出力電極以外の少なくとも一つ以上を、前記判断手段に前記検査信号を入力するための検査信号入力電極としたことを特徴としている。   According to a third aspect of the present invention, there is provided the semiconductor circuit device according to the second aspect, wherein at least two of the electrodes positioned at the four corners including the inspection signal output electrode are connected in series with a connection pattern, and connected. It is characterized in that at least one of the electrodes other than the inspection signal output electrode is used as an inspection signal input electrode for inputting the inspection signal to the determination means.

請求項3に記載の半導体回路装置は、四隅に位置する電極の少なくとも二つ以上を連結パターンで直列に連結している。そして、連結された電極の検査信号出力電極以外の少なくとも一つ以上を、検査信号を判断手段に入力するための検査信号入力電極としている。よって、連結パターンで連結された複数の四隅の電極の半田付けの良否を判断できる。   According to a third aspect of the present invention, at least two of the electrodes located at the four corners are connected in series with a connection pattern. At least one of the connected electrodes other than the inspection signal output electrode is used as an inspection signal input electrode for inputting the inspection signal to the determination means. Therefore, it can be judged whether the soldering of the electrodes at the four corners connected by the connection pattern is good.

請求項4に記載の半導体回路装置は、請求項2又は請求項3に記載の構成において、前記判断手段は、前記パッケージ基板に設けられていることを特徴としている。   According to a fourth aspect of the present invention, there is provided the semiconductor circuit device according to the second or third aspect, wherein the determination means is provided on the package substrate.

請求項4に記載の半導体回路装置は、判断手段がパッケージ基板に設けられているので、半導体回路装置が小型化している。   In the semiconductor circuit device according to the fourth aspect, since the judging means is provided on the package substrate, the semiconductor circuit device is downsized.

請求項5に記載の撮像装置は、請求項2から請求項4のいずれか1項に記載の半導体回路装置を備えることを特徴としている。   An imaging device according to a fifth aspect includes the semiconductor circuit device according to any one of the second to fourth aspects.

請求項5に記載の撮像装置は、請求項2から請求項4のいずれか1項に記載の半導体回路装置を備えているので、半田付けの状態を監視できる。   Since the imaging device according to claim 5 includes the semiconductor circuit device according to any one of claims 2 to 4, the state of soldering can be monitored.

請求項6の記載の撮像装置は、請求項5に記載の構成において、前記出力手段から出力された判断結果に基づき、警告を表示する表示手段を備えることと特徴としている。   According to a sixth aspect of the present invention, there is provided the imaging device according to the fifth aspect, further comprising display means for displaying a warning based on the determination result output from the output means.

請求項6の記載の撮像装置は、出力手段から出力された判断結果に基づき、表示手段に警告を表示する。よって、半田付けの状態を容易に監視できる。   The imaging apparatus according to claim 6 displays a warning on the display unit based on the determination result output from the output unit. Therefore, the state of soldering can be easily monitored.

請求項7に記載の撮像装置は、請求項5、又は請求項6に記載の構成において、前記出力手段から出力された判断結果を記憶する記憶手段を備えることを特徴としている。   According to a seventh aspect of the present invention, in the configuration of the fifth or sixth aspect, the imaging device further includes a storage unit that stores the determination result output from the output unit.

請求項7に記載の撮像装置は、出力手段から出力された判断結果が記憶手段に記憶される。よって、市場から回収された撮像装置の記憶手段に記憶された判断結果を読み出すことで、半田付けの状態を監視したフィールドデータが得られる。つまり、判断結果(半田付けの状態の監視情報)を有効に活用している。   In the imaging device according to the seventh aspect, the determination result output from the output unit is stored in the storage unit. Therefore, the field data monitoring the soldering state can be obtained by reading the determination result stored in the storage means of the imaging device collected from the market. That is, the judgment result (monitoring state monitoring information) is effectively used.

請求項8の撮像装置は、請求項7に記載の構成において、前記記憶手段は、当該撮像装置の使用状況のログデータも記憶することを特徴としている。   An imaging apparatus according to an eighth aspect of the invention is characterized in that, in the configuration according to the seventh aspect, the storage means also stores log data of a usage status of the imaging apparatus.

請求項8の撮像装置は、記憶手段は、当該撮像装置の使用状況のログデータも記憶している。よって、市場から回収された製品の記憶手段から判断結果と使用状況とを読み出すことで、使用状況に対応する半田付けの状態を監視した、より有益なフィールドデータが得られる。   In the image pickup apparatus according to the eighth aspect, the storage unit also stores log data of a usage status of the image pickup apparatus. Therefore, by reading out the judgment result and the usage status from the storage means of the product collected from the market, more useful field data can be obtained in which the soldering status corresponding to the usage status is monitored.

請求項9に記載の撮像装置は、上面に半導体チップが搭載され、下面に複数の電極を備えたパッケージ基板と、前記パッケージ基板の前記電極が半田付けされ、該パッケージ基板が実装されたプリント基板と、前記パッケージ基板の前記電極のいずれかに、前記電極と前記プリント基板との半田付けの良否を検査可能な検査信号を出力する信号発生手段と、前記検査信号が入力され、入力された検査信号に基づき、前記電極と前記プリント基板との半田付の良否を判断する判断手段と、前記判断手段の判断結果を出力する出力手段と、前記出力手段から出力された判断結果を記憶する記憶手段と、を備えることを特徴としている。   The imaging apparatus according to claim 9, wherein a semiconductor substrate is mounted on an upper surface, a package substrate having a plurality of electrodes on a lower surface, and a printed circuit board on which the electrode of the package substrate is soldered and the package substrate is mounted And a signal generating means for outputting an inspection signal capable of inspecting whether the electrode and the printed circuit board are soldered to any of the electrodes of the package substrate, and the inspection signal is input and input Based on the signal, determination means for determining whether the electrode and the printed circuit board are soldered, output means for outputting the determination result of the determination means, and storage means for storing the determination result output from the output means It is characterized by providing these.

請求項9に記載の撮像装置は、信号発生手段がパッケージ基板の電極のいずれかに、電極とプリント基板との半田付けの良否を検査可能な検査信号を出力する。検査信号が入力され、入力された検査信号に基づき、電極と前記プリント基板との半田付の良否を判断手段が判断する。判断手段の判断結果を出力手段が出力する。そして、出力手段から出力された判断結果を記憶手段が記憶する。   In the image pickup apparatus according to the ninth aspect, the signal generation unit outputs an inspection signal capable of inspecting whether the soldering between the electrode and the printed circuit board is good or not to any of the electrodes of the package substrate. An inspection signal is input, and based on the input inspection signal, the determination unit determines whether or not the soldering between the electrode and the printed circuit board is good. The output means outputs the determination result of the determination means. Then, the storage means stores the determination result output from the output means.

よって、市場から回収された撮像装置の記憶手段に記憶された判断結果を読み出すことで、半田付けの状態を監視したフィールドデータが得られる。つまり、判断結果(半田付けの状態の監視情報)を有効に活用している。   Therefore, the field data monitoring the soldering state can be obtained by reading the determination result stored in the storage means of the imaging device collected from the market. That is, the judgment result (monitoring state monitoring information) is effectively used.

請求項10に記載の撮像装置は、請求項9に記載の構成において、前記記憶手段は、当該撮像装置の使用状況のログデータも記憶することを特徴としている。   According to a tenth aspect of the present invention, in the configuration according to the ninth aspect, the storage unit also stores log data of a usage status of the imaging device.

請求項10の撮像装置は、記憶手段は、当該撮像装置の使用状況のログデータも記憶している。よって、市場から回収された製品の記憶手段から判断結果と使用状況とを読み出すことで、使用状況に対応する半田付けの状態を監視した、より有益なフィールドデータが得られる。   In the image pickup apparatus according to a tenth aspect, the storage unit also stores log data of the usage status of the image pickup apparatus. Therefore, by reading out the judgment result and the usage status from the storage means of the product collected from the market, more useful field data can be obtained in which the soldering status corresponding to the usage status is monitored.

請求項11に記載の撮像装置は、請求項9、又は請求項10に記載の構成において、前記出力手段から出力された判断結果に基づき、警告を表示する表示手段を備えることを特徴としている。   An image pickup apparatus according to an eleventh aspect is characterized in that, in the configuration according to the ninth or tenth aspect, the image pickup apparatus further comprises display means for displaying a warning based on the determination result outputted from the output means.

請求項11に記載の撮像装置は、出力手段から出力された判断結果に基づき、表示手段に警告を表示する。よって、半田付けの状態を容易に監視できる。   The imaging apparatus according to an eleventh aspect displays a warning on the display unit based on the determination result output from the output unit. Therefore, the state of soldering can be easily monitored.

以上説明したように本発明は、略四角形に配列された最外周の電極のうち、四隅に位置する電極の少なくとも一つ以上を、電極とプリント基板との半田付けの良否を検査可能な検査信号を出力する検査信号出力電極とすることで、パッケージ基板が大型化することなく半田付けの状態を監視でき、あるいは、半田付けの状態の判断結果を記憶手段に記憶し、読み出すことで、判断結果(半田付けの状態の監視情報)を有効に活用している。   As described above, the present invention is an inspection signal capable of inspecting at least one of the electrodes located at the four corners of the outermost peripheral electrodes arranged in a substantially rectangular shape for the quality of soldering between the electrodes and the printed circuit board. Can be monitored without increasing the size of the package substrate, or the determination result of the soldering state can be stored in the storage means and read out to determine the determination result. (Soldering status monitoring information) is used effectively.

以下に図面を参照しながら本発明の実施の形態を説明する。   Embodiments of the present invention will be described below with reference to the drawings.

まず、図1を参照して、本実施の形態に係るデジタルカメラ10の外観上の構成を説明する。図1に示すように、デジタルカメラ10は、カメラ筐体11の正面に、被写体像を結像させるためのレンズ21、撮影時に必要に応じて被写体に照射する光を発するストロボ62、及び撮影する被写体の構図を決定するために用いられるファインダ88を備えている。また、デジタルカメラ10は、カメラ筐体11の上面に、撮影を実行する際にユーザによって押圧操作されるレリーズボタン(所謂シャッター)92、及び電源スイッチ94を備えている。   First, an external configuration of the digital camera 10 according to the present embodiment will be described with reference to FIG. As shown in FIG. 1, the digital camera 10 shoots a lens 21 for forming a subject image on the front surface of the camera housing 11, a strobe 62 that emits light to irradiate the subject as necessary during photographing, and photographing. A finder 88 used to determine the composition of the subject is provided. In addition, the digital camera 10 includes a release button (so-called shutter) 92 and a power switch 94 that are pressed by the user when shooting is performed on the upper surface of the camera housing 11.

なお、本実施の形態に係るデジタルカメラ10のレリーズボタン92は、中間位置まで押下される状態(以下、「半押し状態S1」という。)と、当該中間位置を超えた最終押下位置まで押下される状態(以下、「全押し状態S2」という。)と、の2段階の押圧操作が検出可能に構成されている。そして、デジタルカメラ10では、レリーズボタン92を半押し状態S1にすることによりAE(Automatic Explosure、の略であり、自動露出を意味する)機能が働いて露出状態(シャッタースピード、絞りの状態)が設定された後、AF(Auto Focusの略であり、自動合焦を意味する)機能が働いて合焦制御され、その後、引き続き全押し状態S2にすると露光(撮影)が行われるようになっている。   Note that the release button 92 of the digital camera 10 according to the present embodiment is pressed down to an intermediate position (hereinafter referred to as “half-pressed state S1”), and pressed to a final pressed position that exceeds the intermediate position. 2 states (hereinafter referred to as “fully pressed state S2”) can be detected. In the digital camera 10, when the release button 92 is half-pressed in the state S1, an AE (Automatic Explosure, meaning automatic exposure) function works and the exposure state (shutter speed, aperture state) is changed. After the setting, the AF (abbreviation of Auto Focus, meaning automatic focusing) function is operated and focusing control is performed, and then exposure (photographing) is performed when the shutter button is fully pressed S2. Yes.

一方、カメラ筐体11の背面には、上記ファインダ88の接眼部が設けられている。このファインダ88の接眼部近傍(図1では下方)には、撮影によって得られたデジタル画像データにより示される被写体像や各種メニュー画面、そしてメッセージ等を表示するための液晶ディスプレイ44(以下、「LCD44」という。)が設けられている。また、LCD44近傍(図1では上方)にはモード切替スイッチ96が設けられ、またLCD44近傍(図1では右方)には十字カーソルボタン98が設けられている。モード切替スイッチ96は、ユーザによってスライド操作によって、撮影を行うモードである撮影モード、及び撮影によって得られたデジタル画像データにより示される被写体像をLCD44に表示(再生)するモードである再生モードの何れか一方のモードに設定するためのものである。十字カーソルボタン98は、LCD44の表示領域における上・下・左・右の4方向の移動方向を示す4つの矢印キー及び当該4つの矢印キーの中央部に位置された決定キーの合計5つのキーを含んで構成されており、各キーの押圧により該当するコマンドを出力するものである。また、十字カーソルボタン98の近傍(図1では上方)には、ユーザの押圧操作によって、撮影時にストロボ62を強制的に発光させるモードである強制発光モードを設定するための強制発光スイッチ99が設けられている。   On the other hand, the eyepiece of the finder 88 is provided on the back of the camera housing 11. In the vicinity of the eyepiece portion of the finder 88 (downward in FIG. 1), a liquid crystal display 44 (hereinafter referred to as “hereinafter,“ a subject image, various menu screens, messages, etc.) indicated by digital image data obtained by photographing. LCD 44 "). Further, a mode change switch 96 is provided near the LCD 44 (upward in FIG. 1), and a cross cursor button 98 is provided near the LCD 44 (right side in FIG. 1). The mode switch 96 is either a shooting mode that is a mode for performing shooting by a slide operation by a user or a playback mode that is a mode for displaying (reproducing) a subject image indicated by digital image data obtained by shooting. It is for setting to one of these modes. The cross cursor button 98 is a total of five keys including four arrow keys indicating the upward, downward, left, and right movement directions in the display area of the LCD 44 and a determination key positioned at the center of the four arrow keys. The corresponding command is output when each key is pressed. In addition, in the vicinity of the cross cursor button 98 (upward in FIG. 1), a forced light emission switch 99 for setting a forced light emission mode, which is a mode in which the strobe 62 is forced to emit light at the time of shooting, is provided by a user pressing operation. It has been.

つぎに、図2を参照して、本実施の形態に係るデジタルカメラ10の電気系の構成を説明する。   Next, the configuration of the electrical system of the digital camera 10 according to the present embodiment will be described with reference to FIG.

デジタルカメラ10は、カメラモジュール12を備えている。カメラモジュール12は、レンズ21を含んで構成された光学ユニット22を備えており、光学ユニット22の射出側でレンズ21の光軸後方には電荷結合素子24(以下、「CCD24」という)が設けられている。CCD24は、アナログ信号処理部26、アナログ/デジタル変換器28(以下、「ADC28」という)及びデジタル信号処理部30を介してシステムバスBUSに接続されている。アナログ信号処理部26は、CCDの出力信号に含まれるノイズ(特に熱雑音)等を軽減して正確な画素データを得る回路などを含んで構成されている。また、ADC28は、入力されたアナログ信号をデジタルデータに変換するためのものである。また、デジタル信号処理部30は、所定容量のラインバッファを内蔵し、かつ入力されたデジタル画像データをメモリ72の所定領域に直接記憶させる制御を行うと共に、デジタル画像データに対して各種のデジタル画像処理を行うものである。   The digital camera 10 includes a camera module 12. The camera module 12 includes an optical unit 22 configured to include a lens 21, and a charge coupled device 24 (hereinafter referred to as “CCD 24”) is provided behind the optical axis of the lens 21 on the exit side of the optical unit 22. It has been. The CCD 24 is connected to the system bus BUS via an analog signal processing unit 26, an analog / digital converter 28 (hereinafter referred to as “ADC 28”), and a digital signal processing unit 30. The analog signal processing unit 26 is configured to include a circuit that obtains accurate pixel data by reducing noise (particularly thermal noise) included in the output signal of the CCD. The ADC 28 is for converting an input analog signal into digital data. The digital signal processing unit 30 has a built-in line buffer having a predetermined capacity, and performs control for directly storing the input digital image data in a predetermined area of the memory 72, and various digital images are applied to the digital image data. The processing is performed.

なお、システムバスBUSには、デジタル信号処理部30,LCDインタフェース42,CPU(中央処理装置)50、メモリインタフェース70,170、外部メモリインタフェース80、及び圧縮・伸張処理回路86の各々が相互にデータやコマンドを授受可能に接続されている。LCDインタフェース42は、デジタル画像データにより示される画像やメニュー画面等をLCD44に表示させるための信号を生成してLCD44に供給するインタフェース回路である。CPU(中央処理装置)50は、デジタルカメラ10全体の動作を司る処理装置である。メモリ72は、主として撮影により得られたデジタル画像データを記憶するVRAM(Video RAM)により構成されたメモリである。メモリ172は、主として各種情報やデータを記憶する不揮発性のメモリである。メモリインタフェース70及び170は、メモリ72、172に対するアクセスのための制御回路である。外部メモリインタフェース80は、スマートメディア(Smart Media(登録商標))等の記録メディアにより構成されたメモリカード82を、デジタルカメラ10でアクセス可能とするためのインタフェース回路である。圧縮・伸張処理回路86は、所定の圧縮形式でデジタル画像データに対して圧縮処理を施す一方、圧縮処理されたデジタル画像データに対して圧縮形式に応じた伸張処理を施す処理回路である。   Note that the digital signal processing unit 30, the LCD interface 42, the CPU (central processing unit) 50, the memory interfaces 70 and 170, the external memory interface 80, and the compression / decompression processing circuit 86 are mutually connected to the system bus BUS. It is connected to be able to send and receive commands. The LCD interface 42 is an interface circuit that generates a signal for causing the LCD 44 to display an image or a menu screen indicated by the digital image data and supplies the signal to the LCD 44. A CPU (Central Processing Unit) 50 is a processing unit that controls the operation of the entire digital camera 10. The memory 72 is a memory constituted by a VRAM (Video RAM) that mainly stores digital image data obtained by photographing. The memory 172 is a non-volatile memory that mainly stores various information and data. The memory interfaces 70 and 170 are control circuits for accessing the memories 72 and 172. The external memory interface 80 is an interface circuit for enabling the digital camera 10 to access a memory card 82 formed of a recording medium such as smart media (Smart Media (registered trademark)). The compression / decompression processing circuit 86 is a processing circuit that performs compression processing on digital image data in a predetermined compression format, and performs decompression processing on the compressed digital image data according to the compression format.

したがって、CPU50は、デジタル信号処理部30及び圧縮・伸張処理回路86の作動の制御、LCD44に対するLCDインタフェース42を介した各種情報の表示、メモリ72、172及びメモリカード82へのメモリインタフェース70、170及び外部メモリインタフェース80を介したアクセスを行う。   Therefore, the CPU 50 controls the operation of the digital signal processing unit 30 and the compression / decompression processing circuit 86, displays various information via the LCD interface 42 to the LCD 44, and the memory interfaces 70, 170 to the memories 72, 172 and the memory card 82. And access via the external memory interface 80.

一方、デジタルカメラ10には、主としてCCD24を駆動させるためのタイミング信号を生成してCCD24に供給するタイミングジェネレータ32が備えられており、CCD24の駆動はCPU50によりタイミングジェネレータ32を介して制御される。   On the other hand, the digital camera 10 includes a timing generator 32 that mainly generates a timing signal for driving the CCD 24 and supplies the timing signal to the CCD 24, and the driving of the CCD 24 is controlled by the CPU 50 via the timing generator 32.

また、デジタルカメラ10は駆動部34を備えており、光学ユニット22に備えられた焦点調整機構(詳細は後述)やズーム機構及び絞り駆動機構の駆動もCPU50により駆動部34を介して制御される。   The digital camera 10 also includes a drive unit 34, and the driving of the focus adjustment mechanism (details will be described later), the zoom mechanism, and the aperture drive mechanism provided in the optical unit 22 is also controlled by the CPU 50 via the drive unit 34. .

CPU50は、光学ズーム倍率を変更する際には図示しないズーム機構を駆動制御して光学ユニット22に含まれるレンズ21の焦点距離を変化させる。また、CPU50は、CCD24による撮像によって得られた画像のコントラスト値が最大となるように上記焦点調整機構(後述)を駆動制御することによって合焦制御する。本実施の形態に係るデジタルカメラ10では、合焦制御として、読み取られた画像のコントラストが最大となるようにレンズの位置を設定する、所謂TTL(Through The Lens)方式を採用している。   When changing the optical zoom magnification, the CPU 50 drives and controls a zoom mechanism (not shown) to change the focal length of the lens 21 included in the optical unit 22. Further, the CPU 50 performs focus control by driving and controlling the focus adjustment mechanism (described later) so that the contrast value of the image obtained by imaging by the CCD 24 is maximized. The digital camera 10 according to the present embodiment employs a so-called TTL (Through The Lens) method in which the lens position is set so that the contrast of the read image is maximized as the focus control.

また、レリーズボタン92、電源スイッチ94、モード切替スイッチ96、十字カーソルボタン98、及び強制発光スイッチ99の各種ボタン類及びスイッチ類(同図では、「操作部90」と総称。)はCPU50に接続されており、CPU50は、これらの操作部90に対する操作状態を常時把握できる。   Further, the release button 92, the power switch 94, the mode change switch 96, the cross cursor button 98, and various buttons and switches (generally referred to as “operation unit 90” in the figure) of the forced light emission switch 99 are connected to the CPU 50. Thus, the CPU 50 can always grasp the operation state of the operation unit 90.

また、デジタルカメラ10は、ストロボ62とCPU50との間に介在され、CPU50の制御によりストロボ62を発光させるための電力を充電する充電部160を備えている。ストロボ62はCPU50にも接続されており、ストロボ62の発光はCPU50によって制御される。   In addition, the digital camera 10 includes a charging unit 160 that is interposed between the strobe 62 and the CPU 50 and charges power for causing the strobe 62 to emit light under the control of the CPU 50. The strobe 62 is also connected to the CPU 50, and the light emission of the strobe 62 is controlled by the CPU 50.

つぎに、本実施の形態に係るデジタルカメラ10の全体的な動作について簡単に説明する。   Next, the overall operation of the digital camera 10 according to the present embodiment will be briefly described.

まず、CCD24により光学ユニット22を介した撮像を行い、被写体像を示すR(赤)、G(緑)、B(青)の信号をアナログ信号処理部26に順次出力する。アナログ信号処理部26は、CCD24から入力された信号に対して相関二重サンプリング処理等のアナログ信号処理を施した後にADC28に順次出力する。ADC28は、アナログ信号処理部26から入力されたR,G,Bの信号を各々12ビットのR,G,Bの信号(デジタル画像データ)に変換してデジタル信号処理部30に順次出力する。デジタル信号処理部30は、内蔵しているラインバッファにADC28から順次出力されるデジタル画像データを蓄積して一旦メモリ72の所定領域に格納する。   First, an image is picked up by the CCD 24 through the optical unit 22, and R (red), G (green), and B (blue) signals indicating the subject image are sequentially output to the analog signal processing unit 26. The analog signal processing unit 26 performs analog signal processing such as correlated double sampling processing on the signal input from the CCD 24 and then sequentially outputs the signal to the ADC 28. The ADC 28 converts the R, G, and B signals input from the analog signal processing unit 26 into 12-bit R, G, and B signals (digital image data) and sequentially outputs the signals to the digital signal processing unit 30. The digital signal processing unit 30 accumulates digital image data sequentially output from the ADC 28 in a built-in line buffer and temporarily stores it in a predetermined area of the memory 72.

メモリ72の所定領域に格納されたデジタル画像データは、CPU50による制御によりデジタル信号処理部30によって読み出され、これらに所定の物理量に応じたデジタルゲインをかけることでホワイトバランス調整を行なうと共に、ガンマ処理及びシャープネス処理を行なって8ビットのデジタル画像データを生成し、更にYC信号処理を施して輝度信号Yとクロマ信号Cr,Cb(以下、「YC信号」という。)を生成し、YC信号をメモリ72の上記所定領域とは異なる領域に格納する。   Digital image data stored in a predetermined area of the memory 72 is read out by the digital signal processing unit 30 under the control of the CPU 50, and a white balance is adjusted by applying a digital gain corresponding to a predetermined physical quantity to the gamma data. Processing and sharpness processing are performed to generate 8-bit digital image data, and further YC signal processing is performed to generate a luminance signal Y and chroma signals Cr and Cb (hereinafter referred to as “YC signal”), and a YC signal is generated. The data is stored in an area different from the predetermined area in the memory 72.

なお、LCD44は、CCD24による連続的な撮像によって得られた動画像(スルー画像)を表示してファインダとして使用することができるものとして構成されているが、このようにLCD44をファインダとして使用する場合には、生成したYC信号を、LCDインタフェース42を介して順次LCD44に出力する。これによってLCD44にスルー画像が表示されることになる。   The LCD 44 is configured to display a moving image (through image) obtained by continuous imaging by the CCD 24 and can be used as a finder. However, when the LCD 44 is used as a finder, The generated YC signal is sequentially output to the LCD 44 via the LCD interface 42. As a result, a through image is displayed on the LCD 44.

ここで、レリーズボタン92がユーザによって半押し状態とされた場合、前述のようにAE機能が働いて露出状態が設定された後、AF機能が働いて合焦制御され、その後、引き続き全押し状態とされた場合、この時点でメモリ72に格納されているYC信号を、圧縮・伸張処理回路86によって所定の圧縮形式(本実施の形態ではJPEG形式)で圧縮した後に外部メモリインタフェース80を介してメモリカード82に記録することにより撮影が行われる。   Here, when the release button 92 is half-pressed by the user, after the AE function is activated and the exposure state is set as described above, the AF function is activated and focus control is performed, and then the fully-pressed state is continued. In this case, the YC signal stored in the memory 72 at this time is compressed in a predetermined compression format (JPEG format in the present embodiment) by the compression / decompression processing circuit 86 and then passed through the external memory interface 80. Shooting is performed by recording in the memory card 82.

つぎに、カメラモジュール12について説明する。   Next, the camera module 12 will be described.

図3に示すように、カメラモジュール12には光学ユニット22が備えられており、光学ユニット22の射出側でレンズ21の光軸後方にはCCD24が設けられている。CCD24は、プリント配線板13に半田付けされている。また、半導体チップ57(ICチップ、図4参照、詳細は後述する)が搭載されたBGAパッケージ51と、同様に半導体チップが搭載されたBGAパッケージ151、251等がプリント基板52に実装された基板300を備えている。プリント配線板13と基板300のプリント基板52とは、フレキシブルプリント配線板16によって電気的に接続されている。また、システムバスBUS(図2参照)に接続されたコネクタ17に接続されるコネクタ18がプリント配線板19に半田付けされており、プリント基板52とプリント配線板19とがフレキシブルプリント配線板40によって接続されている。プリント配線板19をコネクタ17へ接続する方向(図中矢印A方向)は、プリント配線板13やプリント基板52に対して略直角となっており、フレキシブルプリント配線板40は、折り曲げ部40Zで略直角に折り曲げられている。   As shown in FIG. 3, the camera module 12 includes an optical unit 22, and a CCD 24 is provided behind the optical axis of the lens 21 on the exit side of the optical unit 22. The CCD 24 is soldered to the printed wiring board 13. Also, a BGA package 51 on which a semiconductor chip 57 (IC chip, see FIG. 4, details will be described later) and a BGA package 151, 251 on which a semiconductor chip is similarly mounted are mounted on a printed circuit board 52. 300. The printed wiring board 13 and the printed board 52 of the board 300 are electrically connected by the flexible printed wiring board 16. The connector 18 connected to the connector 17 connected to the system bus BUS (see FIG. 2) is soldered to the printed wiring board 19, and the printed circuit board 52 and the printed wiring board 19 are connected by the flexible printed wiring board 40. It is connected. The direction in which the printed wiring board 19 is connected to the connector 17 (the direction of arrow A in the figure) is substantially perpendicular to the printed wiring board 13 and the printed board 52, and the flexible printed wiring board 40 is substantially bent at the bent portion 40Z. It is bent at a right angle.

つぎに、前述したBGAパッケージ51、151、251の詳細と、BGAパッケージ51、151、251のプリント基板52への実装についてと、を説明する。なお、BGAパッケージ51、151、251の詳細と実装とは、いずれも同様であるので、代表してBGAパッケージ51で説明する。   Next, details of the BGA packages 51, 151, and 251 described above and mounting of the BGA packages 51, 151, and 251 on the printed circuit board 52 will be described. Since the details and mounting of the BGA packages 51, 151, and 251 are the same, the BGA package 51 will be described as a representative.

図4は実装前の状態で示す概略断面図、図5は実装後の状態で示す概略断面図である。BGAパッケージ51は、基板53の上下面に、それぞれ複数のバンプランド54が形成され、これらのバンプランド54間が基板53内を上下に貫通しているシグナルビアホール55及びサーマルビア56で接続された状態となっている。そして、上面側には半導体チップ(ICチップ)57が搭載され、この半導体チップ57とバンプランド54との間がボンディングワイヤ58で電気的に接続され、更にモールド樹脂59により上面側の略全体が封止された状態となっている。   4 is a schematic cross-sectional view showing a state before mounting, and FIG. 5 is a schematic cross-sectional view showing a state after mounting. In the BGA package 51, a plurality of bump lands 54 are formed on the upper and lower surfaces of the substrate 53, and the bump lands 54 are connected to each other by a signal via hole 55 and a thermal via 56 that vertically penetrate the substrate 53. It is in a state. Then, a semiconductor chip (IC chip) 57 is mounted on the upper surface side, the semiconductor chip 57 and the bump land 54 are electrically connected by a bonding wire 58, and a substantially entire upper surface side is further formed by a mold resin 59. It is in a sealed state.

半導体チップ(ICチップ)57には、アナログ信号処理部26、ADC28、所定の検査信号を出力する信号回路102、及び、出力された検査信号が入力されるとともに入力された検査信号の検出し判断する判断回路104(いずれも図2参照)等が内臓されている。なお、信号回路102から出力される検査信号、及び判断回路104での判断についての詳細は後述する。   The semiconductor chip (IC chip) 57 receives the analog signal processing unit 26, the ADC 28, the signal circuit 102 that outputs a predetermined inspection signal, and the detected inspection signal that has been input and detected. The determination circuit 104 (see FIG. 2) and the like are built in. Details of the inspection signal output from the signal circuit 102 and the determination by the determination circuit 104 will be described later.

一方、プリント基板52には、上下面にそれぞれ複数のランド61が印刷により形成されている。なお、上面のランド61は、パッケージ基板51の基板53に形成されているバンプランド54と対応している。   On the other hand, a plurality of lands 61 are formed on the upper and lower surfaces of the printed circuit board 52 by printing. The land 61 on the upper surface corresponds to the bump land 54 formed on the substrate 53 of the package substrate 51.

そして、BGAパッケージ51の基板53に形成されているバンプランド54に半田ボールを予め形成し、プリント基板52の上面に形成されているランド61に半田付けすることで、プリント基板52にパッケージ基板51が実装される。   Then, solder balls are formed in advance on the bump lands 54 formed on the substrate 53 of the BGA package 51 and soldered to the lands 61 formed on the upper surface of the printed substrate 52, so that the package substrate 51 is attached to the printed substrate 52. Is implemented.

また、図6と図8とに示すように、基板300において、パッケージ基板51のバンプランド54(半田ボール60)は、全体が略四角形をした格子状に配列されている。最外周の四隅のバンプランド54は、連結パターン180によって直列に連結されている。そして、直列に連結された一端のバンプランド54Aに、前述した信号回路102から出力された所定の検査信号が出力され、連結パターン180を介して他端のバンプランド54Bから検査信号が判断回路104に入力する構成となっている。なお、図8の上図は、図4、図6における下方から見た下面図、下図は上方から見た上面図を示す。   Further, as shown in FIGS. 6 and 8, in the substrate 300, the bump lands 54 (solder balls 60) of the package substrate 51 are arranged in a lattice having a substantially rectangular shape as a whole. The bump lands 54 at the four corners on the outermost periphery are connected in series by a connection pattern 180. Then, the predetermined inspection signal output from the signal circuit 102 is output to the bump land 54A at one end connected in series, and the inspection signal is determined from the bump land 54B at the other end via the connection pattern 180. It is the composition which inputs to. 8 is a bottom view as viewed from below in FIGS. 4 and 6, and the bottom is a top view as viewed from above.

なお、連結パターン180は上記以外であっても良い。例えば、図示は省略するが、最外周の四隅のバンプランド54の二つのみ、あるいは三つのみを連結パターン180によって連結しても良い。あるいは、図9に示すように、最外周の四隅のバンプランド54の二つずつが、連結パターン182,184によって直列に連結されていも良い。なお、この場合、信号回路102から出力された所定の検査信号が出力されるバンプランド54Aと、検査信号が入力するバンプランド54Bと、が各々二つずつある構成となる。   The connection pattern 180 may be other than the above. For example, although not shown, only two or three of the bump lands 54 at the outermost four corners may be connected by the connecting pattern 180. Alternatively, as shown in FIG. 9, two bump lands 54 at the outermost four corners may be connected in series by connecting patterns 182 and 184. In this case, there are two bump lands 54A to which a predetermined inspection signal output from the signal circuit 102 is output and two bump lands 54B to which the inspection signal is input.

また、図6に示すように、BGAパッケージ151,251も、半導体チップに信号回路102と判断回路104とを備えており、同様に、連結パターン180によって直列に連結された一端のバンプランド154A,254Aに、前述した信号回路102から出力された所定の検査信号が出力され、連結パターン180を介して他端のバンプランド154B,254Bから検査信号が入力する構成となっている。   As shown in FIG. 6, the BGA packages 151 and 251 also include a signal circuit 102 and a determination circuit 104 on a semiconductor chip, and similarly, bump lands 154 </ b> A at one end connected in series by a connection pattern 180. The predetermined inspection signal output from the signal circuit 102 described above is output to 254A, and the inspection signal is input from the bump lands 154B and 254B at the other end via the connection pattern 180.

更に、基板300には、判断回路104の判断結果を出力する出力回路106を備えている。   Further, the substrate 300 includes an output circuit 106 that outputs the determination result of the determination circuit 104.

なお、信号回路102、判断回路104は、前述したCPU50によって制御されているが、外部の治具113(図2参照)によっても制御可能となっている。   The signal circuit 102 and the determination circuit 104 are controlled by the CPU 50 described above, but can also be controlled by an external jig 113 (see FIG. 2).

つぎに、本実施形態の作用について説明する。   Next, the operation of this embodiment will be described.

実装後にBGAパッケージ51、151、251とプリント基板52との熱膨張差によって、半田付け部分に応力がかかり、例えば、半田にクラックや破断などの半田付け不良が生じ、抵抗値上昇や断線等が発生し、その結果、動作不良となる。したがって、半田付け不良を早期に検出し、製品の信頼性を高めることが必要である。よって、つぎに半田付け不良を早期に検出する検査について説明する。   Due to the difference in thermal expansion between the BGA packages 51, 151, and 251 and the printed circuit board 52 after mounting, stress is applied to the soldered portion, for example, soldering defects such as cracks or breakage occur in the solder, and the resistance value rises or breaks. As a result, malfunction occurs. Therefore, it is necessary to detect soldering failure early and to improve the reliability of the product. Therefore, an inspection for early detection of soldering failure will be described.

まず、製造工程内での、カメラモジュール12の検査について説明する。   First, the inspection of the camera module 12 in the manufacturing process will be described.

カメラモジュール12を所定の治具113(図2参照)に取り付ける。BGAパッケージ51の直列に連結された一端のバンプランド54Aに、前述した所定の検査信号を信号回路102が出力し、他端のバンプランド54Bから検査信号が判断回路104に入力される。   The camera module 12 is attached to a predetermined jig 113 (see FIG. 2). The signal circuit 102 outputs the above-described predetermined inspection signal to the bump land 54A at one end of the BGA package 51 connected in series, and the inspection signal is input to the determination circuit 104 from the bump land 54B at the other end.

入力した検査信号に基づき、四隅のバンプランド54の半田接合にクラック等が発生し半田付け不良となっている否かを判断回路104が判断する。そして、判断結果を出力回路106が治具113の表示装置111(図2参照)に表示する。同様に、BGAパッケージ151、252についての判断結果を出力回路106が治具113の表示装置111に表示する。   Based on the input inspection signal, the determination circuit 104 determines whether or not there is a crack or the like in the solder joints of the bump lands 54 at the four corners, resulting in poor soldering. Then, the output circuit 106 displays the determination result on the display device 111 (see FIG. 2) of the jig 113. Similarly, the output circuit 106 displays the determination results for the BGA packages 151 and 252 on the display device 111 of the jig 113.

そして、BGAパッケージ51,151,251のいずれかに、半田不良が見つかれば、当該BGAパッケージの半田付け部分を修理し、再度検査する。   If any defective solder is found in any of the BGA packages 51, 151, and 251, the soldered portion of the BGA package is repaired and inspected again.

なお、信号回路102が出力する検査信号は、半田付け良否を判断できる信号であれば、DC電流、AC電流、所定のパルス信号等、どのようなものでも良い。   Note that the inspection signal output from the signal circuit 102 may be any signal such as a DC current, an AC current, a predetermined pulse signal, or the like as long as it can determine whether soldering is good or bad.

また、判断回路104の判断方法としては、例えば、検査信号が検出されるか否か、あるいは、抵抗値を測定し、所定の抵抗値以上となると半田不良と判断する方法などがある。なお、基板300の全体構成にもよるが、断線していない状態での抵抗値は、通常は0.1Ω前後であり、抵抗値が5〜10%上昇すると断線と判断できる。   As a determination method of the determination circuit 104, for example, there is a method for determining whether or not an inspection signal is detected, or measuring a resistance value and determining a solder failure when a predetermined resistance value is exceeded. Although depending on the overall configuration of the substrate 300, the resistance value in a state where the circuit is not disconnected is usually around 0.1Ω, and it can be determined that the circuit is disconnected when the resistance value increases by 5 to 10%.

つぎに、市場に出荷された後の検査について説明する。   Next, the inspection after being shipped to the market will be described.

所定のタイミング(例えば、電源投入時など)で、前述した製造工程内と同様のカメラモジュール12の検査を行う。以下、その詳細を図7のフローチャートを用いて説明する。   The camera module 12 is inspected at a predetermined timing (for example, when the power is turned on) as in the above-described manufacturing process. The details will be described below with reference to the flowchart of FIG.

まず、ステップ502で抵抗値の測定を行い、ステップ504で抵抗値が所定値未満であるか否かを判断し、OK(所定値未満)であれば506で「OKログ」を取得し、ステップ610に進みメモリー172にログを書き込む。なお、同時にデジタルカメラ10の使用状況の「使用状況ログ」を取得しメモリー172に書き込む。   First, the resistance value is measured in step 502, and it is determined in step 504 whether or not the resistance value is less than a predetermined value. If OK (less than the predetermined value), “OK log” is acquired in 506, and step Proceeding to 610, the log is written in the memory 172. At the same time, the “usage status log” of the usage status of the digital camera 10 is acquired and written in the memory 172.

そして、ステップ508で通常撮影モードとし、また、ステップ502に戻り所定のタイミングで抵抗値を測定する。   In step 508, the normal photographing mode is set. In step 502, the resistance value is measured at a predetermined timing.

なお、デジタルカメラ10の使用状況の「使用状況ログ」とは、電源ON−OFF回数、通電時間、シャッター(撮影)回数などのユーザーがデジタルカメラ10を使用した状況全般のログを指す。   The “usage status log” of the usage status of the digital camera 10 refers to a log of the overall status in which the user has used the digital camera 10 such as the number of power ON / OFF times, the energization time, the number of shutters (shooting).

さて、ステップ504で抵抗値が所定値以上であると判断し、NG(所定値以上)であればステップ510に進み、「NGログ」を取得し、ステップ610に進んでメモリー172にログを書き込む。なお、同様にデジタルカメラ10の使用状況の「使用状況ログ」を取得してメモリー172に書き込む。   Now, in step 504, it is determined that the resistance value is greater than or equal to a predetermined value. If the resistance value is NG (greater than or equal to a predetermined value), the process proceeds to step 510, “NG log” is acquired, . Similarly, the “usage status log” of the usage status of the digital camera 10 is acquired and written in the memory 172.

また、ステップ510で「NGログ」を取得した後、ステップ512にも進み、NG警告表示をLCD44(図1参照)に表示する。なお、LCD44に表示する「NG警告表示」は、「故障に到る可能性がありますので、検査に出して下さい」等、ユーザーに検査を促す表示が望ましい。   In addition, after acquiring “NG log” in step 510, the process proceeds to step 512, and an NG warning display is displayed on the LCD 44 (see FIG. 1). The “NG warning display” displayed on the LCD 44 is preferably a display prompting the user to inspect such as “please send out an inspection because there is a possibility of failure”.

なお、BGAパッケージ51、151、251とプリント基板52との熱膨張差によって、通常は最も外側にある四隅のバンプランド54の半田付けから応力がかかっていく。よって、最外周の四隅のバンプランド54に、まず半田不良が発生する。しかし、四隅のバンプランド54は、半田付けの状態の監視の専用である。よって、四隅のバンプランド54の半田付けが不良となっても、カメラ機能自体は損なわれていないので、まだ、使用可能な状態である。しかし、今後、徐々に内側のバンプランド54の半田付けにも応力がかり、半田付けが不良となり機能が損なわれる(故障する)と予想される。よって、最外周の四隅のバンプランド54に半田不良が検出された時点、つまり、機能が損なわれて使用できなくなる前に、ユーザーに検査を促す、「NG警告表示」を表示することで、ユーザの信頼性が向上する。   Note that due to the difference in thermal expansion between the BGA packages 51, 151, and 251 and the printed circuit board 52, stress is usually applied from the soldering of the bump lands 54 at the outermost four corners. Therefore, solder failure first occurs in the bump lands 54 at the four corners of the outermost periphery. However, the bump lands 54 at the four corners are dedicated to monitoring the soldering state. Therefore, even if the soldering of the bump lands 54 at the four corners is defective, the camera function itself is not impaired, and is still usable. However, in the future, it is expected that the soldering of the inner bump land 54 will gradually become stressed and the soldering becomes defective and the function is impaired (fails). Therefore, when a solder failure is detected in the bump lands 54 at the four corners on the outermost periphery, that is, before the function is impaired and the device cannot be used, an “NG warning display” that prompts the user to inspect is displayed. Reliability is improved.

また、デジタルカメラ10の使用状況の「使用状況ログ」を取得してメモリー172に書き込む目的であるが、ユーザーが「NG警告表示」を見て検査を依頼したり、故障となって修理を依頼したり、あるいは、製品寿命など、何らかの理由で市場から回収されたデジタルカメラ10の「使用状況ログ」,「OKログ」,「NGログ」をメモリー172から読み出すためである。つまり、加速試験などでは得られない、使用状況と対応した重要で貴重な半田付けの信頼性に関するフィールドデータを取得するためである。このフィールドデータは、例えば、製造工程や製品の改良、あるいは、新規の製品開発等における貴重なデータとなる。   In addition, the purpose of acquiring the “usage status log” of the usage status of the digital camera 10 and writing it to the memory 172 is that the user requests an inspection by looking at the “NG warning display” or requests a repair due to a failure. This is because the “usage status log”, “OK log”, and “NG log” of the digital camera 10 collected from the market for some reason, such as product life, are read from the memory 172. That is, in order to acquire field data relating to important and valuable soldering reliability corresponding to the use situation, which cannot be obtained by an accelerated test or the like. This field data is valuable data in, for example, manufacturing processes, product improvements, or new product development.

また、半田付けの状態(良否)を検査するパッケージ基板51、151,251のバンプランド54は、最外周の四隅のバンプランド54のみを利用しているので、パッケージ基板51,151,251が大型化していない。   In addition, since the bump lands 54 of the package substrates 51, 151, 251 for inspecting the soldering state (good or bad) use only the bump lands 54 at the outermost four corners, the package substrates 51, 151, 251 are large. It has not become.

しかし、例えば、特開2002−76187号公報に記載の方法は、配線パターンで、最内周や最外周の電極が全て連結されているので、最内周や最外周の電極は全て半田付けの状態を監視するために用いられる。つまり、電極が1周余分に必要であり、パッケージ基板が大型化する。   However, for example, in the method described in Japanese Patent Laid-Open No. 2002-76187, the innermost and outermost electrodes are all connected by the wiring pattern, so that the innermost and outermost electrodes are all soldered. Used to monitor status. That is, one extra electrode is required, and the package substrate becomes large.

なお、前述したように、BGAパッケージ51、151、251とプリント基板52との熱膨張差によって、通常は、最も外側にある四隅のバンプランド54(四隅のバンプランド54)の半田付けから応力がかかっていく。よって、最外周の四隅のバンプランド54のみを利用して半田付けの状態を監視しても問題は生じない。   As described above, due to the difference in thermal expansion between the BGA packages 51, 151, 251 and the printed circuit board 52, the stress is usually applied from the soldering of the outermost bump lands 54 (four corner bump lands 54). Take it. Therefore, no problem arises even if the soldering state is monitored using only the bump lands 54 at the four corners of the outermost periphery.

尚、本発明は、上記の実施形態の限定されない。   The present invention is not limited to the above embodiment.

例えば、判断回路104は、パッケージ基板51,151,251に内臓されていたが、これに限定されない。例えば、パッケージ基板51以外のプリント基板52(基板300)の別の場所に設けられていても良い。あるいは、プリント基板52(基板300)以外の基板、例えば、プリント配線板13やプリント配線板19などに設けられていても良い。   For example, the determination circuit 104 is included in the package substrates 51, 151, and 251. However, the determination circuit 104 is not limited to this. For example, the printed circuit board 52 (substrate 300) other than the package substrate 51 may be provided at another location. Alternatively, it may be provided on a substrate other than the printed circuit board 52 (substrate 300), for example, the printed wiring board 13 or the printed wiring board 19.

また、出力回路106は、プリント基板52(基板300)に設けられていたが、これに限定されない。プリント基板52(基板300)以外の基板、例えば、プリント配線板13やプリント配線板19などに設けられていても良い。   The output circuit 106 is provided on the printed circuit board 52 (substrate 300), but is not limited to this. It may be provided on a substrate other than the printed circuit board 52 (substrate 300), for example, the printed wiring board 13 or the printed wiring board 19.

また、本発明は、デジタルカメラ10のカメラモジュール12の基板300に適用した例で説明したが、他の基板にも適用できる。更に、デジタルカメラ10以外の電子機器全般にも適用できる。   Further, although the present invention has been described with reference to the example applied to the substrate 300 of the camera module 12 of the digital camera 10, it can also be applied to other substrates. Furthermore, the present invention can be applied to all electronic devices other than the digital camera 10.

本発明の実施形態に係るデジタルカメラの外観図である。1 is an external view of a digital camera according to an embodiment of the present invention. 本発明の実施形態に係るデジタルカメラの制御系の概略ブロック図である。It is a schematic block diagram of the control system of the digital camera which concerns on embodiment of this invention. カメラモジュールを示す斜視図である。It is a perspective view which shows a camera module. BGAパッケージのプリント基板への実装前の状態を示す概略断面図である。It is a schematic sectional drawing which shows the state before mounting to the printed circuit board of a BGA package. BGAパッケージのプリント基板への実装後の状態を示す概略断面図である。It is a schematic sectional drawing which shows the state after mounting to the printed circuit board of a BGA package. BGAパッケージのプリント基板への実装された基板と出力回路との概略構成図である、It is a schematic block diagram of the board | substrate mounted to the printed circuit board of a BGA package, and an output circuit. 半田付けの状態を監視するフローチャートである。It is a flowchart which monitors the state of soldering. 連結パターンを示す、上図は下面図、下図上面図である。The upper figure is a bottom view and the lower figure is a top view showing the connection pattern. 連結パターンのほかの例を示す、上図は下面図、下図上面図である。The upper figure which shows the other example of a connection pattern is a bottom view and a lower figure top view.

符号の説明Explanation of symbols

10 デジタルカメラ(撮像装置)
12 カメラモジュール(半導体回路装置)
44 LCD(表示手段)
51 BGAパッケージ(パッケージ基板)
52 プリント基板
54 バンプランド(パッケージ基板の電極)
54A バンプランド(検査信号出力電極)
54B バンプランド(検査信号入力電極)
57 半導体チップ
102 信号回路(信号発生手段)
104 判断回路(判断手段)
106 出力手段(出力回路)
172 メモリ(記憶手段)
180 連結パターン
10 Digital camera (imaging device)
12 Camera module (semiconductor circuit device)
44 LCD (display means)
51 BGA package (package substrate)
52 Printed circuit board 54 Bump land (Electrode of package board)
54A Bump Land (Inspection signal output electrode)
54B Bump Land (Inspection signal input electrode)
57 Semiconductor chip 102 Signal circuit (signal generating means)
104 Judgment circuit (judgment means)
106 Output means (output circuit)
172 memory (storage means)
180 connection pattern

Claims (11)

上面に半導体チップが搭載され、下面に複数の電極を備え、前記電極がプリント基板に半田付けされて実装されるパッケージ基板であって、
前記電極と前記プリント基板との半田付けの良否を検査可能な検査信号を出力する信号発生手段を備え、
最外周の複数の前記電極は略四角形に配列され、
前記略四角形に配列された最外周の前記電極のうち、四隅に位置する電極の少なくとも一つ以上を、前記信号発生手段からの検査信号を出力する検査信号出力電極としたことを特徴するパッケージ基板。
A semiconductor substrate is mounted on the upper surface, a plurality of electrodes are provided on the lower surface, and the electrode is soldered to a printed circuit board and mounted.
Comprising signal generating means for outputting an inspection signal capable of inspecting the quality of soldering between the electrode and the printed circuit board;
The plurality of electrodes on the outermost periphery are arranged in a substantially rectangular shape,
A package substrate characterized in that at least one of the electrodes located at the four corners of the outermost electrodes arranged in a substantially rectangular shape is an inspection signal output electrode for outputting an inspection signal from the signal generating means. .
請求項1記載のパッケージ基板と、
前記パッケージ基板が半田付けされて実装されたプリント基板と、
前記検査信号が入力され、入力された検査信号に基づき、前記電極と前記プリント基板との半田付の良否を判断する判断手段と、
前記判断手段の判断結果を出力する出力手段と、
を備えることを特徴とする半導体回路装置。
A package substrate according to claim 1;
A printed circuit board on which the package substrate is mounted by soldering;
The inspection signal is input, and based on the input inspection signal, a determination unit that determines whether soldering between the electrode and the printed circuit board is good,
Output means for outputting a judgment result of the judgment means;
A semiconductor circuit device comprising:
前記検査信号出力電極を含む、四隅に位置する前記電極の少なくとも二つ以上を、連結パターンで直列に連結し、
連結された前記電極の前記検査信号出力電極以外の少なくと一つ以上を、前記判断手段に前記検査信号を入力するための検査信号入力電極としたことを特徴とする請求項2に記載の半導体回路装置。
Including at least two of the electrodes located at the four corners including the inspection signal output electrode, connected in series in a connection pattern;
3. The semiconductor according to claim 2, wherein at least one of the connected electrodes other than the inspection signal output electrode is an inspection signal input electrode for inputting the inspection signal to the determination means. Circuit device.
前記判断手段は、前記パッケージ基板に設けられていることを特徴とする請求項2又は請求項3に記載の半導体回路装置。   4. The semiconductor circuit device according to claim 2, wherein the determination unit is provided on the package substrate. 請求項2から請求項4のいずれか1項に記載の半導体回路装置を備えることを特徴とする撮像装置。   An imaging apparatus comprising the semiconductor circuit device according to claim 2. 前記出力手段から出力された判断結果に基づき、警告を表示する表示手段を備えることを特徴とする請求項5に記載の撮像装置。   The imaging apparatus according to claim 5, further comprising a display unit that displays a warning based on the determination result output from the output unit. 前記出力手段から出力された判断結果を記憶する記憶手段を備えることを特徴とする請求項5、又は請求項6に記載の撮像装置。   The imaging apparatus according to claim 5, further comprising a storage unit that stores the determination result output from the output unit. 前記記憶手段は、当該撮像装置の使用状況のログデータも記憶することを特徴とする請求項7に記載の撮像装置。   The imaging device according to claim 7, wherein the storage unit also stores log data of a usage status of the imaging device. 上面に半導体チップが搭載され、下面に複数の電極を備えたパッケージ基板と、
前記パッケージ基板の前記電極が半田付けされ、該パッケージ基板が実装されたプリント基板と、
前記パッケージ基板の前記電極のいずれかに、前記電極と前記プリント基板との半田付けの良否を検査可能な検査信号を出力する信号発生手段と、
前記検査信号が入力され、入力された検査信号に基づき、前記電極と前記プリント基板との半田付の良否を判断する判断手段と、
前記判断手段の判断結果を出力する出力手段と、
前記出力手段から出力された判断結果を記憶する記憶手段と、
を備えることを特徴とする撮像装置。
A package substrate having a semiconductor chip mounted on the upper surface and a plurality of electrodes on the lower surface;
The printed circuit board on which the electrode of the package substrate is soldered and the package substrate is mounted;
Signal generating means for outputting an inspection signal capable of inspecting the quality of soldering between the electrode and the printed circuit board to any of the electrodes of the package substrate;
The inspection signal is input, and based on the input inspection signal, a determination unit that determines whether soldering between the electrode and the printed circuit board is good,
Output means for outputting a judgment result of the judgment means;
Storage means for storing the determination result output from the output means;
An imaging apparatus comprising:
前記記憶手段は、当該撮像装置の使用状況のログデータも記憶することを特徴とする請求項9に記載の撮像装置。   The image capturing apparatus according to claim 9, wherein the storage unit also stores log data of a usage status of the image capturing apparatus. 前記出力手段から出力された判断結果に基づき、警告を表示する表示手段を備えることを特徴とする請求項9、又は請求項10に記載の撮像装置。   The imaging apparatus according to claim 9, further comprising a display unit that displays a warning based on the determination result output from the output unit.
JP2005099113A 2005-03-30 2005-03-30 Package substrate and image pickup apparatus Pending JP2006278946A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005099113A JP2006278946A (en) 2005-03-30 2005-03-30 Package substrate and image pickup apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005099113A JP2006278946A (en) 2005-03-30 2005-03-30 Package substrate and image pickup apparatus

Publications (1)

Publication Number Publication Date
JP2006278946A true JP2006278946A (en) 2006-10-12

Family

ID=37213336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005099113A Pending JP2006278946A (en) 2005-03-30 2005-03-30 Package substrate and image pickup apparatus

Country Status (1)

Country Link
JP (1) JP2006278946A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010147426A (en) * 2008-12-22 2010-07-01 Fujitsu Ltd Semiconductor device and method of detecting solder joint part breakage
JP2010278212A (en) * 2009-05-28 2010-12-09 Hitachi Ltd Package for electronic component, and method for detecting abnormality of package for the electronic component
US7957157B2 (en) 2009-02-27 2011-06-07 Kabushiki Kaisha Toshiba Printed circuit board
JP2012204705A (en) * 2011-03-28 2012-10-22 Toshiba Corp Semiconductor module
JP2015144320A (en) * 2015-04-23 2015-08-06 株式会社東芝 Semiconductor module and electronic apparatus
US9377504B2 (en) 2014-03-27 2016-06-28 Freescale Semiconductor, Inc. Integrated circuit interconnect crack monitor circuit
JP7400536B2 (en) 2020-02-27 2023-12-19 セイコーエプソン株式会社 semiconductor equipment

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010147426A (en) * 2008-12-22 2010-07-01 Fujitsu Ltd Semiconductor device and method of detecting solder joint part breakage
US7957157B2 (en) 2009-02-27 2011-06-07 Kabushiki Kaisha Toshiba Printed circuit board
JP2010278212A (en) * 2009-05-28 2010-12-09 Hitachi Ltd Package for electronic component, and method for detecting abnormality of package for the electronic component
JP2012204705A (en) * 2011-03-28 2012-10-22 Toshiba Corp Semiconductor module
US9772359B2 (en) 2011-03-28 2017-09-26 Kabushiki Kaisha Toshiba Semiconductor module
US9377504B2 (en) 2014-03-27 2016-06-28 Freescale Semiconductor, Inc. Integrated circuit interconnect crack monitor circuit
JP2015144320A (en) * 2015-04-23 2015-08-06 株式会社東芝 Semiconductor module and electronic apparatus
JP7400536B2 (en) 2020-02-27 2023-12-19 セイコーエプソン株式会社 semiconductor equipment

Similar Documents

Publication Publication Date Title
JP2006278946A (en) Package substrate and image pickup apparatus
JP4746841B2 (en) Manufacturing method of semiconductor integrated circuit device
JP3397366B2 (en) Imaging device
US8279305B2 (en) Photographing method and apparatus for photographing a plurality of times using a plurality of metering modes
KR100896803B1 (en) Test chart for inspection apparatus of camera module
JP6173022B2 (en) Image processing device
JP2006294986A (en) Substrate mounting structure and camera module
JP2008053457A (en) Inspection device of substrate, inspection method of substrate, and program for functioning computer as inspection device
KR20090004142A (en) Method for controlling process of inspection apparatus for camera module
JP2006278947A (en) Board, camera module equipped therewith and method of mounting the same
WO2013118304A1 (en) Inspection device, inspection method, and recording medium
WO2019208415A1 (en) Imaging unit and method for manufacturing same
JPH0645799A (en) Check device of printed board
KR20210155956A (en) Light source device and camera test device using the light source device
JP2001004561A (en) Board inspecting device
JP2006278575A (en) Electric connection structure, semiconductor substrate, and manufacturing method thereof
JP2006020112A (en) Digital camera
JP2012520651A (en) Defective pixel detector of digital video camera and related method
JP2001111938A (en) Digital camera, image processing method, and recording medium
US8229175B2 (en) System and method for quality checking of anisotropic conductive film
JP2008244150A (en) Aggregate substrate and electronic equipment
JP2013197999A (en) Circuit module and electronic information apparatus
JP2001094249A (en) Apparatus and method for inspecting bga soldering and memory medium
JP3904880B2 (en) Imaging apparatus, test apparatus, and recycling method
JP2010232947A (en) Imaging element, and imaging apparatus using the same

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20070223