JP2006270307A - Double conversion receiver and semiconductor integrated circuit - Google Patents
Double conversion receiver and semiconductor integrated circuit Download PDFInfo
- Publication number
- JP2006270307A JP2006270307A JP2005083224A JP2005083224A JP2006270307A JP 2006270307 A JP2006270307 A JP 2006270307A JP 2005083224 A JP2005083224 A JP 2005083224A JP 2005083224 A JP2005083224 A JP 2005083224A JP 2006270307 A JP2006270307 A JP 2006270307A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- filter
- suppression
- local
- amount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Superheterodyne Receivers (AREA)
Abstract
Description
本発明は、ダブルコンバージョン受信機に関し、特に中間周波数フィルタを半導体集積化する受信回路に関する。 The present invention relates to a double conversion receiver, and more particularly to a receiving circuit in which an intermediate frequency filter is integrated in a semiconductor.
近年、通信用半導体集積回路の高集積化が進み、従来、外付け受動部品で構成されていた中間周波数フィルタの半導体集積化が進んでいる。 In recent years, higher integration of communication semiconductor integrated circuits has progressed, and semiconductor integration of intermediate frequency filters, which have conventionally been configured with external passive components, has progressed.
図7は従来のダブルコンバージョン受信機の構成を示すブロック図であって、第一の周波数変換器102と第二の周波数変換器104とが共にアッパーローカル(upper local)もしくはローアーローカル(lower local)が使用され、第一のフィルタ103と第二のフィルタ105の高周波側の抑圧量の和が、無線通信妨害波規格を満足するだけの抑圧量を満たすだけのフィルタの次数を確保していた。なお、図中の101は入力部を示す。
FIG. 7 is a block diagram showing the configuration of a conventional double conversion receiver, in which both the
図8(a)〜(e)は従来構成によるフィルタの抑圧特性を説明する図であり、図8(a)に第一のフィルタ103の抑圧特性を示し、図8(b)に第二のフィルタ105の抑圧特性を示している。
FIGS. 8A to 8E are diagrams for explaining the suppression characteristics of the filter according to the conventional configuration. FIG. 8A shows the suppression characteristics of the
ここで、第一の周波数変換器102のローカル周波数LO1と第二の周波数変換器104のローカル周波数LO2とを共に、ローアーローカルとした場合、入力信号の周波数の関係とフィルタのセンター周波数との周波数関係は等しくなり、図8(a)と図8(c)、図8(b)と図8(d)は同一となる。よって、第一のフィルタ103と第二のフィルタ105のトータルの抑圧量は図8(e)のようになり、センター周波数よりも低周波側の抑圧量に対して、高周波側の抑圧量が少なく、第一のフィルタ103と第二のフィルタ105のフィルタの次数を増やし、図8(a)〜(e)の実線の抑圧量から点線の抑圧特性まで上げることにより、無線妨害波規格を満足するだけの抑圧特性を確保して使用していた。
Here, when the local frequency LO1 of the
前記従来のダブルコンバージョン受信機における周波数対信号レベルの関係を図9を参照して説明する。 The relationship between frequency and signal level in the conventional double conversion receiver will be described with reference to FIG.
まず、入力周波数として、希望波:Cと希望波よりも低い周波数の妨害波:Ilowと、希望波:Cよりも高い周波数の妨害波:IHighが入力部101に入力されたとする。これらの入力信号は、第一の周波数変換器102のローカル周波数:LO1との差によって中間周波数1としてCIF1,妨害波Ilowの中間周波数1としてIlowIF1、妨害波IHighの中間周波数1として、IHighIF1がそれぞれ出力される。この周波数1の周波数関係は、入力周波数の関係と同じく、希望波の中間周波数1:CIF1よりも、希望波より高い妨害波の中間周波数1:IHighIF1の方が高く、希望波より低い妨害波の中間周波数1:IlowIF1の方が低い。
First, it is assumed that a desired wave: C, an interference wave having a frequency lower than the desired wave: Ilow, and an interference wave: IHigh having a frequency higher than the desired wave: IHigh are input to the
これら中間周波数1の信号は、第一のフィルタ103を通過することにより、希望波の中間周波数1:CIF1は抑圧されることなくスルーし、希望波より高い妨害波の中間周波数1:IHighIF1は第一のフィルタ103の高周波側の抑圧量の分だけ減衰し、希望波より低い妨害波の中間周波数1:IlowIF1は、第一のフィルタの低周波側の減衰量の分だけ減衰し、第一のフィルタ103を通過する(ただし、第一のフィルタの通過ロスは無いものとする。)。
By passing through the
ここで、第一のフィルタ103の抑圧量は高周波側よりも低周波側の方が大きいため、入力部101に入ってきた妨害波の入力レベルがIlow=IHighであるとすると、第一のフィルタ103の通過後の信号レベルとしては、IlowIF1<IHighIF1の関係となる。さらに、第一のフィルタ103を通過した信号は第二の周波数変換器104のLO2との差によって中間周波数2となって出力される。この中間周波数2の出力信号は希望波の中間周波数2として、CIF2、妨害波Ilowの出力信号としてIlowIF2、妨害波IHighの出力信号はIHighIF2として出力される。
Here, since the suppression amount of the
この周波数関係も、入力周波数の関係と同じく、希望波の中間周波数1:CIF2よりも、希望波より高い妨害波の中間周波数2:IHighIF2の方が高く、希望波より低い妨害波の中間周波数2:IlowIF2の方が低い、ここで、これら中間周波数2の信号は、第二のフィルタ105を通過することにより、希望波の中間周波数2:CIF2は抑圧されることなくスルーし、希望波より高い妨害波の中間周波数2:IHighIF2は第二のフィルタ105の高周波側の抑圧量の分だけ減衰し、希望波より低い妨害波の中間周波数2:IlowIF2は、第一のフィルタの低周波側の減衰量の分だけ減衰し、第二のフィルタ105を通過する(ただし、第二のフィルタの通過ロスは無いものとする)。
This frequency relationship is also the same as the relationship of the input frequency. The
ここで、第二のフィルタ105の抑圧量は高周波側よりも低周波側の方が大きいため、入力に入ってきた妨害波の入力レベルがIlow=IHighであるとすると、第一のフィルタ103の通過後の信号レベルとしては、IlowIF2<<IHighIF2の関係となり、高周波側の妨害波を抑圧するためにフィルタの抑圧量を過剰にしていた。
しかしながら、前記従来のような半導体集積回路で組まれたフィルタは、次数を増やすことにより、回路規模が増大して、NFを大きくし、受信感度の劣化を生じさせるという問題を有している。 However, the filter assembled in the conventional semiconductor integrated circuit has a problem that, by increasing the order, the circuit scale increases, NF is increased, and reception sensitivity is deteriorated.
本発明は、前記従来の課題を解決し、フィルタの次数を減らし、NFを良くすることができるダブルコンバージョン受信機、および、そのダブルコンバージョン受信機に用いられる半導体集積回路を提供することを目的とする。 An object of the present invention is to solve the above-mentioned conventional problems, to provide a double conversion receiver capable of reducing the order of a filter and improving NF, and a semiconductor integrated circuit used for the double conversion receiver. To do.
前記目的を達成させるため、請求項1に記載の発明は、入力される信号を周波数変換するための第一の周波数変換器と、所定の周波数帯域を有し、かつ前記第一の周波数変換器からの周波数変換信号を通過させる第一のフィルタと、前記第一のフィルタからの信号を周波数変換するための第二の周波数変換器と、所定の周波数帯域を有し、前記第二の周波数変換器からの周波数信号を通過させる第二のフィルタとを具備し、前記第一の周波数変換器と第二の周波数変換器のいずれか一方をローアーローカルとして、他方をアッパーローカルとして構成し、前記第一のフィルタと前記第二のフィルタの少なくとも一方を集積回路化したフィルタを用いたことを特徴とする。
In order to achieve the object, the invention according to
請求項2に記載の発明は、請求項1記載のダブルコンバージョン受信機において、入力信号に対して高周波側の妨害波抑圧が、前記第一のフィルタの高周波側の抑圧量と前記第二のフィルタの低周波側の抑圧量との和で決定されるとき、低周波側の妨害波抑圧が、前記第一のフィルタの低周波側の抑圧量と前記第二のフィルタの高周波側の抑圧量との和で決定され、入力信号に対して高周波側の妨害波抑圧が前記第一のフィルタの低周波側の抑圧量と前記第二のフィルタの高周波側の抑圧量との和で決定されるとき、低周波側の妨害波抑圧が前記第一のフィルタの高周波側の抑圧量と前記第二のフィルタの低周波側の抑圧量との和で決定されることを特徴とする。 According to a second aspect of the present invention, in the double conversion receiver according to the first aspect, the interference wave suppression on the high frequency side with respect to the input signal is the suppression amount on the high frequency side of the first filter and the second filter. Of the low frequency side of the first filter, the suppression amount of the low frequency side of the first filter and the suppression amount of the high frequency side of the second filter When the interference signal suppression on the high frequency side with respect to the input signal is determined by the sum of the suppression amount on the low frequency side of the first filter and the suppression amount on the high frequency side of the second filter The low frequency side interference wave suppression is determined by the sum of the high frequency side suppression amount of the first filter and the low frequency side suppression amount of the second filter.
請求項3に記載の発明は、請求項1のダブルコンバージョン受信機に用いられる半導体集積回路であって、前記第一の周波数変換器と、前記第二の周波数変換器と、前記第一のフィルタと、前記第二のフィルタとの少なくとも1つを集積回路化したことを特徴とする。
Invention of
前記のように、本発明のダブルコンバージョン受信機は、第一の周波数変換器と、第二の周波数変換器のローカル周波数を一方をローアーローカル、他方をアッパーローカルにすることにより、第一のフィルタの高周波側の抑圧量と第二のフィルタの低周波側の抑圧量の和、もしくは第一のフィルタの低周波側の抑圧量と第二のフィルタの高周波側の抑圧量の和の小さい方の抑圧量で、無線通信妨害波規格を満足するようにすれば、フィルタの次数を最小限にて構成することができ、回路規模の削減とNFを小さくすることが可能となり、受信感度の劣化を防止することができる。 As described above, the double conversion receiver according to the present invention is configured so that the local frequency of the first frequency converter and the second frequency converter is one lower local and the other is upper local, The sum of the suppression amount on the high frequency side and the suppression amount on the low frequency side of the second filter, or the sum of the suppression amount on the low frequency side of the first filter and the suppression amount on the high frequency side of the second filter If the suppression amount satisfies the wireless communication interference standard, the filter order can be minimized, the circuit scale can be reduced, and the NF can be reduced. Can be prevented.
本発明に係るダブルコンバージョン受信機および半導体集積回路によれば、フィルタの次数を最小限にて構成することが可能になり、回路規模の削減と受信感度の劣化を防止することができる。 According to the double conversion receiver and the semiconductor integrated circuit of the present invention, it is possible to configure the filter with the minimum order, and it is possible to reduce the circuit scale and prevent the reception sensitivity from deteriorating.
以下、図面を参照して本発明の実施形態を説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
図1は本発明の実施形態1を説明するためのダブルコンバージョン受信機の構成を示すブロック図である。 FIG. 1 is a block diagram showing a configuration of a double conversion receiver for explaining the first embodiment of the present invention.
図1において、第一の周波数変換器102と第一のフィルタ103と第二の周波数変換器104と第二のフィルタ105とが直列に接続され、第一のフィルタ103もしくは第二のフィルタ105の少なくとも一方を半導体集積回路で構成し、第一のフィルタ103,第二のフィルタ105はそれぞれ所定の周波数帯域を備えている。なお、図中の101は入力部を示している。
In FIG. 1, a
第一の周波数変換器102に使用するローカル周波数がローアーローカル(入力周波数:fRF=ローカル1周波数:fLO1+中間周波数1:fIF1)とした場合には、第二の周波数変換器104に使用するローカル周波数がアッパーローカル(中間周波数1:fIF1=ローカル2周波数:fLO2ー中間周波数2:fIF2)であること、あるいは第一の周波数変換器102に使用するローカル周波数がアッパーローカル(入力周波数:fRF=ローカル1周波数:fLO1ー中間周波数1:fIF1)とした場合には、第二の周波数変換器104に使用するローカル周波数がローアーローカル(中間周波数1:fIF1=ローカル2周波数:fLO2+中間周波数2:fIF2)であること。すなわち、ローカル周波数1とローカル周波数2のアッパー(upper)/ローアー(lower)の関係を相互に有している。
When the local frequency used for the
この相互関係の例として、ローカル周波数1:fLO1をローアーローカル、ローカル周波数2:fLO2をアッパーローカルとして、図2の本実施形態における入力信号から出力信号までの周波数関係を示す図を用いて説明する。 As an example of this interrelationship, the local frequency 1: fLO1 is assumed to be lower local, and the local frequency 2: fLO2 is assumed to be upper local, with reference to the frequency relationship from the input signal to the output signal in this embodiment shown in FIG. .
まず、入力信号として、希望波:Cと希望波よりも低い周波数の妨害波:Ilowと、希望波:Cよりも高い周波数の妨害波:IHighが図1の入力部101に入力されたこととする。これら入力信号は、第一の周波数変換器102のローカル信号:LO1との差によって中間周波数1として出力される(ここでは、第一の周波数変換器102の周波数特性を無視している)。この中間周波数1の出力信号は、希望波の中間周波数1としてCIF1、妨害波Ilowの中間周波数1としてIlowIF1、妨害波IHighの中間周波数1としてIHighIF1がそれぞれ出力される。
First, as an input signal, a desired wave: C and an interference wave having a frequency lower than the desired wave: Ilow and an interference signal having a frequency higher than the desired wave: C are input to the
この中間周波数1の周波数関係は、入力信号周波数の関係と同じく、希望波の中間周波数1:CIF1よりも、希望波より高い妨害波の中間周波数1:IHighIF1の方が高く、希望波より低い妨害波の中間周波数1:IlowIF1の方が低い。ここで、これら中間周波数1の信号は、第一のフィルタ103を通過することにより、希望波の中間周波数1:CIF1は抑圧されることなくスルーし、希望波より高い妨害波の中間周波数1:IHighIF1は、第一のフィルタ103の高周波側の抑圧量の分だけ減衰し、希望波より低い妨害波の中間周波数1:IlowIF1は、第一のフィルタ103の低周波側の抑圧量の分だけ減衰し、第一のフィルタ103を通過する(ただし、第一のフィルタの通過ロスは無いものとする)。
The frequency relationship of the
ここで、第一のフィルタ103の抑圧量は高周波側よりも低周波側の方が大きいため、入力部101に入ってきた妨害波の入力レベルがIlow=IHighであるとすると、第一フィルタ103通過後の信号レベルとしては、IlowIF1<IHighIF1の関係となる。さらに、第一のフィルタ103を通過した信号は、第二の周波数変換器104のローカル信号LO2との差によって中間周波数2として出力される(ここでは、第二の周波数変換器104の周波数特性を無視している)。この中間周波数2の出力信号は、希望波の中間周波数2としてCIF2、妨害波Ilowの出力信号としてIlowIF2、妨害波IHighの出力信号としてIHighIF2が出力される。
Here, since the suppression amount of the
この中間周波数2の周波数関係は、入力信号周波数の関係と反転の関係となり、希望波の中間周波数2:CIF2よりも、希望波より高い妨害波の中間周波数2:IHighIF2の方が低く、希望波より低い妨害波の中間周波数2:IlowIF2の方が高い。ここで、これら中間周波数2の信号は、第二のフィルタ105を通過することにより、希望波の中間周波数2:CIF2は、抑圧されることなくスルーし、希望波より高い妨害波の中間周波数2:IHighIF2は、CIF2よりも周波数が低くなり、第二のフィルタ105の低周波側の抑圧量の分だけ減衰し、希望波より低い妨害波の中間周波数2は、CIF2よりも周波数が低くなり、第二のフィルタ105の高周波側の抑圧量の分だけ減衰し、第二のフィルタ105を通過する(ただし、第2のフィルタの通過ロスは無いものとする)。
The frequency relationship of the
ここで、第二のフィルタ105の抑圧量は高周波側よりも低周波側の方が大きいため、妨害波:IlowIF2よりもIHighIF2のがより減衰させることが可能となる。
Here, since the suppression amount of the
例として、第一のフィルタ103と第二のフィルタ105のセンター周波数に対する低周波側の抑圧量と、高周波側の抑圧量が等しく、入力部101に入力される低周波側(−ΔHz)妨害波:Ilowと入力される高周波側(+ΔHz)妨害波:IHighの入力レベルが等しければ、中間周波数2の妨害波:IlowIF2とIHighIF2の出力レベルは等しくなる。
As an example, the low frequency side suppression amount with respect to the center frequency of the
すなわち、図3(a)〜(e)に示す実施形態1のフィルタの抑圧量の説明図のように、図3(a)の第一のフィルタ103の抑圧量は、第一の周波数変換器102のローカル周波数がローアーローカルのため、そのまま図3(c)の抑圧特性のようになり、図3(b)の第二のフィルタ105の抑圧量は、第二の周波数変換器104のローカルがアッパーローカルのため、周波数関係が反転し、図3(d)の抑圧特性のようになり、入力信号から出力信号までのフィルタトータルの抑圧特性は図3(e)のように、低周波側抑圧量と高周波側抑圧量が対称的になり、フィルタの次数を最小限にて構成することができ、回路規模の削減とNFを小さくすることが可能となり、受信感度の劣化を防止することができる。
That is, as shown in the explanatory diagram of the suppression amount of the filter of the first embodiment shown in FIGS. 3A to 3E, the suppression amount of the
なお、ローカル周波数1:fLO1を、アッパーローカル周波数2:fLO2をローアーローカルとしての説明は省略するが、結果として図4(a)〜(e)に示すようなフィルタ特性が得られる。 Although the description of the local frequency 1: fLO1 and the upper local frequency 2: fLO2 as the lower local is omitted, the filter characteristics as shown in FIGS. 4A to 4E are obtained as a result.
前記第一のフィルタ103と前記第二のフィルタ105のフィルタの次数を最小限にて構成することができるため、それらのうち少なくとも1つを集積回路化することができる。さらに同じく、前記第一の周波数変換器102と前記第二の周波数変換器104のうち、少なくとも1つを集積回路化することができる。
Since the order of the filters of the
図5は本発明の実施形態2のダブルコンバージョン受信機の構成を示すブロック図である。 FIG. 5 is a block diagram showing a configuration of a double conversion receiver according to the second embodiment of the present invention.
実施形態2は、前記実施形態1の入力信号部にローノイズアンプ(LNA)100を直列に接続し、実施形態1の周波数変換器102,104をミクサ(乗算器)とし、第二周波数変換器104の出力と第二のフィルタ105の段間にゲインコントロールアンプ(GCA)106を設け、さらにGCA106を制御する電界強度検出器(RSSI)110、出力リミッター(LIM)107、ローカル信号LO1を生成するPLL(Phase Locked Loop)1(108)、ローカル信号LO2(109)を生成するPLL2を用いた場合の構成を示している。
In the second embodiment, a low noise amplifier (LNA) 100 is connected in series to the input signal unit of the first embodiment, the
図5において、入力部101にローノイズアンプ(LNA)100が直列されている。このLNA100は1段の増幅器あるいは、多段接続された増幅器の構成であってもよく、利得は固定あるいは可変するものであってもよい。LNA100の出力は、第一の周波数変換器102のミクサ入力と接続される。なお、LNA100の出力と第一の周波数変換器102との段間には、必要な入力周波数成分だけを通過させるフィルタが直列接続されていてもよい。
In FIG. 5, a low noise amplifier (LNA) 100 is connected in series to the
また、第一の周波数変換器102は、所望の中間周波数1の周波数を出力可能であれば、どのような構成でもよく、イメージ・リジェクション・ミクサ(IRM)であってもよい。さらに利得は固定あるいは可変するものであってもよい。第一の周波数変換器102の出力には第一のフィルタ103が直列接続される。なお、第一のフィルタ103は所望の中間周波数1の周波数成分以外の帯域を除去する構成であれば、次数や構成はどのようなものであってもよい(ただし、所望のチャンネル以外の妨害波については、第一のフィルタ103と第二のフィルタ105の抑圧量によって無線妨害波規格を満足できることが要求される)。
The
また、第一のフィルタ103の入力から出力までに増幅器が含まれてもよく、この増幅器の利得は固定あるいは可変するものであってもよい。第一のフィルタ103の出力には、第二の周波数変換器104のミクサ入力が接続される。第二の周波数変換器104は所望の中間周波数2の周波数を出力可能であれば、どのような構成でもよく、IRMであってもよい。また利得は固定あるいは可変するものであってもよい。
Further, an amplifier may be included from the input to the output of the
第二の周波数変換器104の出力には可変利得増幅器106が直列接続される。この利得可変増幅器(GCA)106は固定利得であってもよい。GCA106の出力は、第二のフィルタ105が直列接続される。なお、第二のフィルタ105は所望の中間周波数2の周波数成分以外の帯域を除去する構成であれば、次数や構成はどのようなものであってもよい(ただし、所望のチャンネル以外の妨害波については、第一のフィルタ103と第二のフィルタ105の抑圧量によって無線妨害波規格を満足できることが要求される)。
A
また、第二のフィルタ105の入力から出力までに増幅器が含まれてもよく、この増幅器の利得は固定あるいは可変するものであってもよい。第二のフィルタの出力には、リミッター増幅器(LIM)107が直列接続され、LIM107の出力は出力端子へ接続される。このLIM107入力波形を十分にリミッティングがかけられるだけの利得があれば増幅器の段数はいくつであってもよい。
Further, an amplifier may be included from the input to the output of the
PLL1(108)は第一の周波数変換器102に入力されるローカル信号1(LO1)を生成するPLLであって、入力信号(RF)の希望波Cと所望の中間周波数1との周波数の差に相当するLO1周波数を出力する。なお、LO1周波数は、入力信号(RF)の希望波C周波数が変わる、すなわちチャンネルが切り替わると可変するものとする。
The PLL 1 (108) is a PLL that generates the local signal 1 (LO1) input to the
PLL2(109)は、第二の周波数変換器104に入力されるローカル信号2(LO2)を生成するPLLであって、所望の中間周波数1と所望の中間周波数2との周波数の差に相当するLO2周波数を出力する。
The PLL 2 (109) is a PLL that generates the local signal 2 (LO 2) input to the
本実施形態2における前記構成は、ダブルコンバージョン受信機であれば、どのような受信システムにおいても適用することができ、例えば、PHS(パーソナル・ハンディーフォン・システム)やPDC(パーソナル・デジタル・セルラー)などに適用することができる。 The configuration in the second embodiment can be applied to any receiving system as long as it is a double conversion receiver. For example, PHS (Personal Handyphone System) or PDC (Personal Digital Cellular) Etc.
また、第一の周波数変換器102のローカルと、第二の周波数変換器104のローカルとのうち、いずれか一方がアッパーローカルであって、他方がローアーローカルであればよい。
Further, any one of the local of the
ここでは、第一の周波数変換器102のローカルがローアーローカル、第二の周波数変換器104のローカルがアッパーローカルのみの場合、また実際にPHSのシステムを用いた例について動作説明を行う。
Here, the operation will be described for an example in which the local of the
図6においてPHSで扱う信号として、入力信号(RF)は1884.65MHz〜1916.15MHzであり、チャンネル間隔は300KHz。ただし、受信時に希望波Cの隣のチャンネルは使用しないため、際隣接チャネル妨害波は希望波C±600KHz,PHSの際隣接チャネル妨害波特性規格>50dB,中間周波数1を243.95MHz,中間周波数2を1.2MHz,希望波C=1902.65MHzとして説明する。
In FIG. 6, as a signal handled by the PHS, an input signal (RF) is 188.65 MHz to 1916.15 MHz, and a channel interval is 300 KHz. However, since the channel adjacent to the desired wave C is not used at the time of reception, the adjacent channel interference wave is the desired wave C ± 600 KHz, the adjacent channel interference wave characteristic standard> 50 dB at the PHS, the
入力部101に希望波C=1902.65MHzと、希望波よりも50dB高い際隣接チャネル妨害波(希望波C+600KHz)IHgh=1903.25MHと、(希望波C−600KHz)Ilow=1902.05MHzとが入力される。これら3つの入力信号は、LNA100によって増幅され、第一の周波数変換器102のミクサによって周波数変換される。
The
このとき、希望波Cが1902.65MHz、中間周波数1の周波数が243.95MHzであり、ローアーローカルであるため、LO1の周波数は希望波Cの周波数ー中間周波数1の周波数より、LO1=1658.7MHzに設定されている。
At this time, the desired wave C is 1902.65 MHz, the frequency of the
第一の周波数変換器102のミクサによってRF周波数±LO1周波数の周波数成分がミクサから出力されるため、以下の6つの周波数成分が出力される。
(1)IHigh+LO1=3561.95MHz
(2)C+LO1=3561.35MHz
(3)Ilow+LO1=3560.75MHz
(4)IHigh−LO1=IHighIF1=244.55MHz
(5)C+LO1=CIF1=243.95MHz
(6)Ilow+LO1=IlowIF1=243.35MHz
これら6つの周波数成分(1)〜(6)の内、前記(1)〜(3)の周波数成分は第一のフィルタ103の通過帯域から十分に離れている周波数成分のため、第一のフィルタ103を通過することにより、通信上問題ないレベルまで減衰される。前記(5)の信号は、第一のフィルタ103のセンター周波数と同一のため、フィルタ103の通過ロスが無いものとすると減衰することなく出力される。
Since the frequency component of the RF frequency ± LO1 frequency is output from the mixer by the mixer of the
(1) IHigh + LO1 = 3561.95 MHz
(2) C + LO1 = 356.35 MHz
(3) Ilow + LO1 = 3560.75 MHz
(4) IHigh-LO1 = IHighIF1 = 244.55 MHz
(5) C + LO1 = CIF1 = 243.95 MHz
(6) Ilow + LO1 = IlowIF1 = 243.35 MHz
Among these six frequency components (1) to (6), the frequency components (1) to (3) are frequency components that are sufficiently separated from the pass band of the
また、前記(4)の信号は第一のフィルタ103の+600KHzの抑圧量分だけ減衰されるため、図6に示すような仕様であれば、CIF1のレベル+50dB−23dBとなり、前記(6)の信号は第一のフィルタ103の−600KHzの抑圧量分だけ減衰されるため、CIF1のレベル+50dB−37dBとなる。
Further, since the signal of (4) is attenuated by the suppression amount of +600 KHz of the
さらに、第一のフィルタ103から出力された信号であるCIF1,IHighIF1,IlowIF1は、第二の周波数変換器104のミクサによって周波数変換される。このとき、希望波に相当するCIF1は243.95MHz、中間周波数2の周波数が1.2MHzであり、アッパーローカルであるため、LO2の周波数はCIF1−中間周波数2の周波数より、LO2=245.15MHzに固定される。
Further, CIF1, IHighIF1, and IlowIF1 that are signals output from the
第二の周波数変換器104のミクサによってIF1周波数±LO2周波数の周波数成分がミクサから出力されるため、以下の6つの周波数成分が出力される。
(7)IHighIF1+LO2=489.7MHz
(8)CIF1+LO2=489.1MHz
(9)IlowIF1+LO2=488.5Hz
(10)IHighIF1−LO2=IHighIF2=600KHz
(11)CIF1+LO2=CIF2=1.2MHz
(12)IlowIF1+LO2=IlowIF2=1.8MHz
これら6つの周波数成分の信号(7)〜(12)は、GCA106を通過することによって増幅(あるいは減衰)される。なお、GCA106は電界強度検出器110(RSSI)によって利得が可変するものであり、可変特性は直線性であっても段階的であってもよく、段階的の場合においては、入力信号の強度に対して、ヒステリシス特性を有していてもよい。またRSSIの電界強度を検出するノードは入力部101から107の出力までにおけるいずれの信号を検出してもよく、複数の検出ノードを設けてもよい。
Since the mixer of the
(7) IHighIF1 + LO2 = 489.7 MHz
(8) CIF1 + LO2 = 489.1MHz
(9) IlowIF1 + LO2 = 488.5Hz
(10) IHighIF1-LO2 = IHighIF2 = 600 KHz
(11) CIF1 + LO2 = CIF2 = 1.2 MHz
(12) IlowIF1 + LO2 = IlowIF2 = 1.8 MHz
The signals (7) to (12) of these six frequency components are amplified (or attenuated) by passing through the
GCA106から出力された前記(7)〜(12)の信号のうち、(7)〜(9)の信号は第二のフィルタ105の通過帯域から十分に離れているため、通信上問題無いレベルまで減衰される。前記(11)の信号は第二のフィルタ105のセンター周波数と同一であるため、フィルタ105の通過ロスが無いものとすると、減衰することなく出力される。
Among the signals (7) to (12) output from the
また、前記(10)の信号は、第二のフィルタ105のー600KHzの抑圧量分だけ減衰されるため、図6に示す仕様であれば、CIF2のレベル+50dB−23dB−37dBとなり、また、前記(12)の信号は第二のフィルタ105の+600KHzの抑圧量分だけ減衰されるため、CIF2のレベル+50dB−37dB−23dBとなる。
Further, since the signal of (10) is attenuated by the amount of suppression of −600 KHz of the
ここで、図6に示す仕様において所要信号対ノイズの比(SNR)>10dBとなっているため、LIM107に入力される希望波CIF2と、妨害波IHighIF2とIlowIF2とのレベルの差が10dB以上確保されていれば、無線妨害波要求仕様を満足できる。
Here, since the required signal-to-noise ratio (SNR)> 10 dB in the specification shown in FIG. 6, the level difference between the desired wave CIF2 input to the
このように、本実施形態では、アッパーローカルとローアーローカルを交互に使用することにより、中間周波数フィルタの次数を必要最小限にすることが可能となり、回路規模の縮小とこれに伴うNF向上により、受信感度の劣化を軽減することを可能としたダブルコンバージョン受信機を提供することができる。 As described above, in this embodiment, it is possible to minimize the order of the intermediate frequency filter by alternately using the upper local and the lower local, and by reducing the circuit scale and accompanying NF improvement, It is possible to provide a double conversion receiver that can reduce deterioration in reception sensitivity.
本発明は、ダブルコンバージョン受信機に適用され、特に中間周波数フィルタを半導体集積化する受信回路に用いて有効である。 The present invention is applied to a double conversion receiver, and is particularly effective when used in a receiving circuit in which an intermediate frequency filter is integrated in a semiconductor.
100 ローノイズアンプ(LNA)
101 入力部
102 第一の周波数変換器
103 第一のフィルタ
104 第二の周波数変換器
105 第二のフィルタ
106 ゲインコントロールアンプ(GCA)
107 出力リミッター(LIM)
108,109 PLL
110 電界強度検出器(RSSI)
100 Low noise amplifier (LNA)
DESCRIPTION OF
107 Output limiter (LIM)
108,109 PLL
110 Field strength detector (RSSI)
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005083224A JP4468218B2 (en) | 2005-03-23 | 2005-03-23 | Double conversion receiver and semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005083224A JP4468218B2 (en) | 2005-03-23 | 2005-03-23 | Double conversion receiver and semiconductor integrated circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006270307A true JP2006270307A (en) | 2006-10-05 |
JP4468218B2 JP4468218B2 (en) | 2010-05-26 |
Family
ID=37205824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005083224A Expired - Fee Related JP4468218B2 (en) | 2005-03-23 | 2005-03-23 | Double conversion receiver and semiconductor integrated circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4468218B2 (en) |
-
2005
- 2005-03-23 JP JP2005083224A patent/JP4468218B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4468218B2 (en) | 2010-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8559574B2 (en) | System and method for adjacent channel power detection and dynamic bandwidth filter control | |
US10014894B2 (en) | Down-conversion circuit | |
US9344039B2 (en) | Down-conversion circuit with interference detection | |
US9209910B2 (en) | Blocker filtering for noise-cancelling receiver | |
US8520785B2 (en) | Multimode receiver with a translational loop for input matching | |
US20060068740A1 (en) | Receiver if circuit including image rejection mixer and active bandpass filter | |
KR20110002084A (en) | A highly linear embedded filtering passive mixer | |
JP2012521154A5 (en) | ||
US6876844B1 (en) | Cascading-synchronous mixer and method of operation | |
JP4731569B2 (en) | Image suppression receiver | |
US20030027543A1 (en) | Direct conversion receiver | |
JP4758483B2 (en) | Electronic equipment | |
US7565120B2 (en) | Semiconductor integrated circuit and semiconductor integrated circuit for radio communication | |
KR100464431B1 (en) | Apparatus for receiving RF signal free of the 1/f noise in radio communication system and method thereof | |
JP4468218B2 (en) | Double conversion receiver and semiconductor integrated circuit | |
JP2003318760A (en) | Receiver using undersampling system | |
US20230079684A1 (en) | Wireless reception circuit | |
JP2009171349A (en) | Receiver | |
Saatchi et al. | Design and Implementation of a High Dynamic Range C Band Down-Converter | |
JP4755666B2 (en) | Wireless communication module | |
JP2004289644A (en) | Receiving circuit and receiving apparatus | |
JP2019169849A (en) | Wireless receiving circuit and wireless receiving method | |
JP2006074340A (en) | Receiving circuit and radio communication device | |
JP2016092725A (en) | Interference countermeasure system, receiver, and interference countermeasure method | |
JP2010103594A (en) | Radio receiving circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090904 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090915 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100224 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4468218 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140305 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |