JP2006268882A - Process-controlling device - Google Patents

Process-controlling device Download PDF

Info

Publication number
JP2006268882A
JP2006268882A JP2006168732A JP2006168732A JP2006268882A JP 2006268882 A JP2006268882 A JP 2006268882A JP 2006168732 A JP2006168732 A JP 2006168732A JP 2006168732 A JP2006168732 A JP 2006168732A JP 2006268882 A JP2006268882 A JP 2006268882A
Authority
JP
Japan
Prior art keywords
signal
unit
output
input
arithmetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006168732A
Other languages
Japanese (ja)
Other versions
JP4348485B2 (en
Inventor
Katsuto Shimizu
勝人 清水
Yoshio Maruyama
良雄 丸山
Toru Akatsu
徹 赤津
Kiichi Iwata
基一 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2006168732A priority Critical patent/JP4348485B2/en
Publication of JP2006268882A publication Critical patent/JP2006268882A/en
Application granted granted Critical
Publication of JP4348485B2 publication Critical patent/JP4348485B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Safety Devices In Control Systems (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To reduce the cost and installation space of a multiplex controlling device and maintain its reliability. <P>SOLUTION: A process-controlling controller is provided with; an execution counter 116 which is updated when process input instructions are made in the case of an execution system; an outputting means which outputs a RUN signal while the process-controlling controller is active; an counter which monitors whether execution counter signals inputted from the corresponding computation device access control parts 45, 46 and 47 are updated, outputs an N signal if not updated, and outputs a Y signal if updated; a timer means to which the N signal of the counter is inputted; an OR circuit which receives the output of the timer means as an input to one side; a WO circuit which receives the output of the OR circuit and uses the Y signal as a deletion signal; and an AND circuit which receives the output of the WO circuit as an input to one side and uses the RUN signal as an input to the other side. The process-controlling controller stops a computation device access control parts corresponding to a process-controlling computation device when a signal is outputted from the AND circuit. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、原子力・火力発電、化学プラントなどの高信頼性を要求される制御装置のプロセス入出力装置に関する。   The present invention relates to a process input / output device of a control device required to have high reliability such as nuclear power / thermal power generation and chemical plant.

従来、高信頼性を要求される制御装置のプロセス入出力装置では、非特許文献1に示すように、プロセス制御用演算装置とプロセス入出力装置を組にして多重化構成としたり、プロセス入出力装置を複数のプロセス制御用演算装置で共用する構成としていた。   Conventionally, in a process input / output device of a control device that requires high reliability, as shown in Non-Patent Document 1, a process control input / output device and a process input / output device are combined into a multiplexed configuration, The apparatus is configured to be shared by a plurality of process control processing units.

また、特許文献1に示すように、複数のプロセス制御装置と複数のプロセス入出力装置を共通の通信回路で接続し、各々が必要に応じてアクセスする構成のものもある。   Further, as shown in Patent Document 1, there is a configuration in which a plurality of process control devices and a plurality of process input / output devices are connected by a common communication circuit, and each accesses as necessary.

なお、本発明が対象とする多重化構成は、3重化以上の構成を意味する。これは、多数決回路を用いるには、すくなくとも3重化された構成が必要なためである。   In addition, the multiplexing structure which this invention makes object means the structure more than triple. This is because at least a tripled configuration is required to use the majority circuit.

特開平08-044647号公報JP 08-044647 A 日立評論Vol68-6 P18図5Hitachi Review Vol68-6 P18 Fig.5

上記従来技術のプロセス制御用演算装置とプロセス入出力装置を組にして多重化する方式では、プロセス規模が大きくなると装置の大型化と複雑化・コスト増をまねく。   In the above-described prior art method for multiplexing a process control processing unit and a process input / output device, when the process size is increased, the size of the device is increased, and the complexity and cost are increased.

また、プロセス入出力装置を複数のプロセス制御用演算装置で共用する構成では、プロセス制御用演算装置が増加するとプロセス入出力装置に対する入出力動作が増加し、プロセス入出力装置の高性能化が必要となり、コスト増と複雑化・信頼性の低下をまねいた。   In addition, in a configuration in which process input / output devices are shared by multiple process control processing devices, if the number of process control processing devices increases, input / output operations for the process input / output devices increase, and it is necessary to improve the performance of process input / output devices. As a result, the cost increased and the complexity and reliability decreased.

さらに、特許文献1の技術では、共通の通信回路を介して複数のプロセス制御装置と複数のプロセス入出力装置を接続するために、プロセス入出力装置の通信回路部の故障時には、複数の制御用演算装置が共にアクセスできない。また、通信回路に冗長化した装置が接続するため、この共通部の故障によっては共に異常が波及し、制御不能あるいはプロセス入出力不可能になる可能性がないとは言えない。   Furthermore, in the technique of Patent Document 1, a plurality of process control devices and a plurality of process input / output devices are connected via a common communication circuit. Arithmetic units cannot be accessed together. Further, since redundant devices are connected to the communication circuit, it cannot be said that there is no possibility that control will be impossible or process input / output may not be possible due to the failure of this common part.

また、通常の冗長系構成では、実行系の入力信号に追従していない待機系は、実行系がダウンしたとき、制御の引継が出来ないので制御系から除外される。複数の待機系が存在する場合には、実行系の故障により待機系側での追従が不能になると、一度に全待機系が除外となり冗長構成が崩壊し、シングル運転となってしまう。   In a normal redundant system configuration, a standby system that does not follow the input signal of the execution system is excluded from the control system because control cannot be taken over when the execution system goes down. In the case where there are a plurality of standby systems, if the tracking on the standby system side becomes impossible due to a failure of the execution system, all the standby systems are excluded at once and the redundant configuration collapses, resulting in a single operation.

さらにこの場合は故障個所の修復のために、運転を継続する実行系を停止せざるを得ず、結局シングル運転系の停止が必要となり、このためプラントの運転を一時停止せざるを得なくなる場合がある。   Furthermore, in this case, in order to repair the faulty part, it is necessary to stop the running system that continues the operation, and eventually it is necessary to stop the single operating system, and therefore the plant operation must be temporarily stopped. There is.

本発明の課題は、多重化制御装置において、コストと設置スペースを削減するとともに信頼性を維持するにある。   An object of the present invention is to reduce cost and installation space and maintain reliability in a multiplexing control apparatus.

上記の課題に対して本発明では、複数のプロセス制御用演算装置でプロセス入出力装置を共用とし、プロセス入出力装置を、多重化されたプロセス制御用演算装置それぞれに対応して個別に設けられた演算装置アクセス制御部を含んで構成した。そして、いづれか1台のプロセス制御用演算装置の演算装置アクセス制御部に対する指示によってプロセス入出力装置への実出力を実施するようにした。また、前記プロセス入出力装置は、前記複数の演算装置アクセス制御部相互間の通信を可能にする相互連絡手段を有して構成され、前記複数の演算装置アクセス制御部は対応するプロセス制御用演算装置との間の信号入出力を制御する。前記多重化されたプロセス制御用演算装置は前記演算装置アクセス制御部に対して互いに独立に出力動作を行うとともに、前記多重化されたプロセス制御用演算装置のなかの一つのプロセス制御用演算装置から対応する演算装置アクセス制御部への指示によってプロセス入出力装置からの実出力が行われるように構成されている。   In the present invention, the process input / output device is shared by a plurality of process control arithmetic devices, and the process input / output devices are individually provided for each of the multiplexed process control arithmetic devices. And an arithmetic device access control unit. Then, the actual output to the process input / output device is performed in accordance with an instruction to the arithmetic device access control unit of one of the process control arithmetic devices. In addition, the process input / output device is configured to include a mutual communication unit that enables communication between the plurality of arithmetic device access control units, and the plurality of arithmetic device access control units correspond to the corresponding process control arithmetic unit. Controls signal input / output to / from the device. The multiplexed process control processing units perform output operations independently from each other to the processing unit access control unit, and from one of the multiplexed process control processing units. An actual output from the process input / output device is performed by an instruction to the corresponding arithmetic device access control unit.

また、予めプロセス制御用演算装置から指定された、いづれか1台のプロセス制御用演算装置の演算装置アクセス制御部によってプロセス入出力装置からの実入力を実施するようにした。   In addition, the actual input from the process input / output device is performed by the arithmetic device access control unit of any one of the process control arithmetic devices specified in advance from the process control arithmetic device.

演算装置アクセス制御部またはプロセス制御用演算装置において、演算装置アクセス制御部間の相互連絡手段により実入力を実施している演算装置アクセス制御部から他の演算装置アクセス制御部へ伝達しているプロセス入力信号の伝達更新を監視するようにした。複数の待機系が存在する場合に実行系の故障により全待機系側での追従が不能になると、一度に全待機系が除外されて冗長構成が崩壊し、シングル運転となってしまうことのないように、プロセス入出力装置の演算装置アクセス制御部に、プロセス制御用演算装置からのアクセスの有無を検出する機構(監視対応手段)を設けた。すなわち、演算装置アクセス制御部間の相互連絡手段を通じて実出力を実施している1台の演算装置アクセス制御部へのプロセス制御用演算装置アクセスの継続を該演算装置アクセス制御部から他演算装置アクセス制御部へ通知し、通知された他の演算装置アクセス制御部では、この通知を自己へ接続するプロセス制御用演算装置に通知し、通知されたプロセス制御用演算装置ではこれを自己の接続する演算装置アクセス制御部へ戻し、該演算装置アクセス制御部ではこれを通知元の演算装置アクセス制御部に折り返し、通知元の演算装置アクセス制御部においては折り返して来たこの通知が、自己へ接続するプロセス制御用演算装置からのアクセスの有を通知したものであることを確認するようにした。   In a processing unit access control unit or a processing control processing unit, a process that is being transmitted from a processing unit access control unit that is performing actual input by means of mutual communication between processing unit access control units to another processing unit access control unit The input signal transmission update was monitored. If there is more than one standby system and the follow-up on all the standby systems becomes impossible due to a failure of the active system, all the standby systems are excluded at once and the redundant configuration will not collapse and single operation will not occur. As described above, the processing device access control unit of the process input / output device is provided with a mechanism (monitoring means) for detecting the presence / absence of access from the processing control processing device. That is, the processing device access control unit continues to access the other processing device from the processing device access control unit to the one processing device access control unit that is actually outputting through the mutual communication means between the processing unit access control units. The other control unit access control unit notified to the control unit notifies the process control processing unit connected to itself of this notification, and the notified process control processing unit calculates the connection to which it is connected. Return to the device access control unit, the computing device access control unit returns this to the notification source computing device access control unit, and the notification source computing device access control unit returns this notification to connect to itself Confirmed that it was notified of the presence of access from the control arithmetic unit.

また、多重化されたプロセス制御用演算装置のうちの実行系プロセス制御用演算装置は、自己が健全に演算していることを示す信号を、当該プロセス制御用演算装置に対応する演算装置アクセス制御部に通知し、この演算装置アクセス制御部から演算装置アクセス制御部間の相互連絡手段を通じて他の演算装置アクセス制御部へ通知し、通知された他の演算装置アクセス制御部では、この通知を自己へ入出力(対応)するプロセス制御用演算装置に通知し、通知されたプロセス制御用演算装置ではこれを自己に対応する演算装置アクセス制御部へ戻し、戻された演算装置アクセス制御部ではこれを通知元の演算装置アクセス制御部に折り返すようにした。   In addition, among the multiplexed process control processing devices, the execution system process control processing device outputs a signal indicating that it is operating soundly to a processing device access control corresponding to the process control processing device. To the other arithmetic device access control unit through the mutual communication means between the arithmetic device access control units, and the other arithmetic device access control unit that has been notified The process control arithmetic unit that inputs / outputs (corresponds) to the process control arithmetic unit is notified, and the notified process control arithmetic unit returns it to the arithmetic unit access control unit corresponding to itself, and the returned arithmetic unit access control unit reports this Returned to the processing unit access control unit of the notification source.

また、演算装置アクセス制御部にプロセス出力信号の多数決決定回路、中間値選択回路、平均値計算回路を内蔵させ、演算装置アクセス制御部間の相互連絡手段を通じて接続する演算装置アクセス制御部同士で、それぞれが接続するプロセス制御用演算装置からのプロセス出力信号を相互に通知しあうようにした。   Also, between the arithmetic device access control units that incorporate the majority decision determination circuit of the process output signal, the intermediate value selection circuit, the average value calculation circuit in the arithmetic device access control unit, and connect through the mutual communication means between the arithmetic device access control units, Process output signals from the processing control processing units connected to each other are mutually notified.

共用するプロセス入出力装置に、プロセス制御用演算装置毎に個別に演算装置アクセス制御部を設置し、いづれか1台のプロセス制御用演算装置の演算装置アクセス制御部に対する指示によってプロセス入出力装置からの実出力を実施するようにしたので、各々のプロセス制御用演算装置が演算装置アクセス制御部に対して出力動作を独立して実行できる。また、プロセス入出力装置からの実出力は、プロセス制御用演算装置から指定された1台の演算装置アクセス制御部を経由して行われるので、複数のプロセス出力信号が同時に出力されることはない。   In the process input / output device to be shared, an arithmetic device access control unit is individually installed for each process control arithmetic device, and any one of the process control arithmetic devices is instructed from the process input / output device by an instruction to the arithmetic device access control unit. Since the actual output is performed, each process control processing unit can independently execute the output operation to the processing unit access control unit. In addition, since the actual output from the process input / output device is performed via one arithmetic device access control unit designated by the process control arithmetic device, a plurality of process output signals are not output simultaneously. .

複数の演算装置アクセス制御部間に相互連絡手段を設け、実入力を実施している演算装置アクセス制御部では自己の入力したプロセス入出力装置の信号を、これを経由して他の演算装置アクセス制御部に伝達するようにしたので、各演算装置アクセス制御部に接続するプロセス制御用演算装置はそれぞれ接続された演算装置アクセス制御部よりプロセス入力信号をそれぞれ独立して入力することができる。   An intercommunication means is provided between a plurality of arithmetic unit access control units, and the arithmetic unit access control unit that performs actual input uses the process input / output device signal input by itself to access another arithmetic unit via this. Since the information is transmitted to the control unit, the process control arithmetic devices connected to the respective arithmetic device access control units can independently input process input signals from the respective arithmetic device access control units connected thereto.

演算装置アクセス制御部で演算装置アクセス制御部間の相互連絡手段により実入力を実施している演算装置アクセス制御部から伝達しているプロセス入力信号の伝達更新を監視するか、または、プロセス制御用演算装置において、演算装置アクセス制御部間の相互連絡手段により実入力を実施している演算装置アクセス制御部から伝達しているプロセス入力信号の自己の接続する演算装置アクセス制御部への伝達更新を監視するようにしたので、実行系の演算装置アクセス制御部からの信号伝達が停止した場合には、実行系におけるプロセス制御演算装置・演算装置アクセス制御部の故障発生と判断し、すみやかに制御動作・プロセス入出力動作の健全系での引継ができる。   The processing device access control unit monitors the update of transmission of the process input signal transmitted from the processing unit access control unit that is performing actual input by means of mutual communication between the processing unit access control units, or for process control In the arithmetic unit, update the transmission of the process input signal transmitted from the arithmetic unit access control unit that is performing the actual input by the mutual communication means between the arithmetic unit access control units to the arithmetic unit access control unit to which it is connected. Since signal monitoring from the processing unit access control unit in the execution system is stopped, it is determined that a failure has occurred in the process control processing unit / processing unit access control unit in the execution system, and the control operation is performed immediately. -Process I / O operations can be taken over in a healthy system.

演算装置アクセス制御部は、実出力を実施している1台の演算装置アクセス制御部へのプロセス制御用演算装置アクセスの継続を、演算装置アクセス制御部間の相互連絡手段を通じて該演算装置アクセス制御部から他演算装置アクセス制御部へ通知し、通知された他の演算装置アクセス制御部では、この通知を自己へ接続するプロセス制御用演算装置に通知し、通知されたプロセス制御用演算装置ではこれを自己の接続する演算装置アクセス制御部へ戻し、該演算装置アクセス制御部ではこれを通知元の演算装置アクセス制御部に折り返しするようにしたので、実出力を実施している演算装置アクセス制御部においては、他の演算装置アクセス制御部と自己とこれの間の相互連絡手段と、これに接続するプロセス制御用演算装置を経由して、自己の通知した情報を折り返し入力することができる。   The arithmetic device access control unit continues the arithmetic device access for process control to one arithmetic device access control unit that is actually outputting the arithmetic device access control unit through mutual communication means between the arithmetic device access control units. To the other arithmetic device access control unit, the notified other arithmetic device access control unit notifies this notification to the process control arithmetic device connected to itself, and the notified process control arithmetic device Is returned to the computing device access control unit to which it is connected, and the computing device access control unit returns this to the computing device access control unit that is the notification source. In the other arithmetic device access control unit, the mutual communication means between itself and this, via the process control arithmetic device connected to this, It is possible to input folded his own notification information.

このため、通知元の演算装置アクセス制御部においては折り返しして来た、この通知が、自己へ接続するプロセス制御用演算装置からのアクセスの有を通知したものであることを確認することができ、この各通過経路の動作健全性の確認が可能となる。   For this reason, it is possible to confirm that this notification, which has been returned from the processing unit access control unit of the notification source, is a notification of the presence of access from the processing control processing unit connected to itself. Thus, it is possible to check the operational soundness of each passage route.

また、実行系プロセス制御用演算装置は自己が健全に演算していることを示す信号を、当該プロセス制御用演算装置に対応する演算装置アクセス制御部に通知し、これを演算装置アクセス制御部間の相互連絡手段を通じて該演算装置アクセス制御部から他演算装置アクセス制御部へ通知し、通知された他の他演算装置アクセス制御部では、この通知を自己へ入出力(対応)するプロセス制御用演算装置に通知し、通知されたプロセス制御用演算装置ではこれを自己の入出力する他演算装置アクセス制御部へ戻し、他演算装置アクセス制御部ではこれを通知元の演算装置アクセス制御部に折り返すようにしたので、通知元の実行系プロセス制御用演算装置においては、自己の接続する演算装置アクセス制御部と他の演算装置アクセス制御部とこれの間の相互連絡手段と、これに接続するプロセス制御用演算装置を経由して、自己の通知した情報を折り返し入手することができる。このため、通知元の実行系プロセス制御用演算装置では、自己の健全を示すことを通知したものであることを確認することができ、この各通過経路の動作健全性の確認がなされる。   In addition, the execution system process control processing unit notifies the processing unit access control unit corresponding to the process control processing unit of a signal indicating that it is operating soundly, and this is transmitted between the processing unit access control units. The other processing unit access control unit notifies the other processing unit access control unit from the processing unit access control unit through the mutual communication means, and the notified other processing unit access control unit inputs / outputs (corresponds to) the notification to itself. The process control processing device notified is returned to the other processing device access control unit that inputs / outputs it, and the other processing device access control unit returns this to the notifying processing device access control unit. Therefore, in the execution process process control processing device that is the notification source, the processing device access control unit to which it is connected and the other processing device access control unit are connected. And interconnection means between the via process control calculation device connected thereto, it is possible to obtain folding the notification information of the self. For this reason, the execution-system process control processing device that is the notification source can confirm that it has been notified that it is healthy, and the operational soundness of each passing route can be confirmed.

これにより、演算装置アクセス制御部において入出力の実行系からのプロセス信号の伝達更新がなされないようになった時に、複数の各通過経路の動作健全性確認結果の総合によって、全ての確認結果が更新停止の場合は実行系のプロセス制御用演算装置または演算装置アクセス制御部の故障の可能性ありと判断でき、一部の各通過経路の動作健全性確認結果が故障の場合には該当通過経路の演算装置アクセス制御部とこれに接続するプロセス制御用演算装置または相互連絡手段の故障であると判断できるから、故障部位の特定が可能である。   As a result, when the process signal transmission update from the input / output execution system is not performed in the arithmetic device access control unit, all the confirmation results are obtained by comprehensively confirming the operational soundness confirmation results of each of the plurality of passage paths. If the update is stopped, it can be determined that there is a possibility of failure in the execution system process control processing unit or the processing unit access control unit. Therefore, it is possible to determine that the faulty part is faulty, and it is possible to identify the faulty part.

各演算装置アクセス制御部にプロセス出力信号の多数決決定回路、中間値選択回路、平均値計算回路を内蔵させ、演算装置アクセス制御部間の相互連絡手段を通じて接続する演算装置アクセス制御部同士で、それぞれが接続するプロセス制御用演算装置からのプロセス出力信号を相互に通知しあうようにしたので、各演算装置アクセス制御部は各プロセス制御用演算装置の出力信号が揃い、プロセス出力信号の多数決決定、中間値選択、平均値計算を実施でき、より信頼性の高い信号をプラントに出力できる。   In each arithmetic device access control unit, a process decision signal majority decision circuit, an intermediate value selection circuit, an average value calculation circuit are built in, and the arithmetic device access control units connected through the mutual communication means between the arithmetic device access control units, respectively, Since the process output signals from the process control arithmetic devices connected to each other are notified to each other, each arithmetic device access control unit has the output signals of each process control arithmetic device, the majority decision of the process output signals, Intermediate value selection and average value calculation can be performed, and a more reliable signal can be output to the plant.

具体的な構成の第1としては、プロセス出力信号を演算する多重化されたプロセス制御用演算装置と、前記プロセス出力信号により制御されるプロセス機器あるいはプロセス状態を表すプロセス入力信号を出力するプロセス機器と前記プロセス制御用演算装置の間に介在してプロセス機器への信号出力及びプロセス機器からの信号入力を行うプロセス入出力装置とを含んでなるプロセス制御装置において、
前記プロセス入出力装置は、多重化されたプロセス制御用演算装置それぞれに対応して個別に設けられ対応するプロセス制御用演算装置との間の信号入出力を制御する複数の演算装置アクセス制御部と前記複数の演算装置アクセス制御部相互間の通信を可能にする相互連絡手段を有して構成され、前記多重化されたプロセス制御用演算装置のそれぞれは、実行系のとき、プロセス入力指令時、当該プロセス制御用演算装置が生きている間RUN信号を他のプロセス制御用演算装置に出力する手段とを備え、前記プロセス制御用演算装置それぞれに対応する演算装置アクセス制御部は、対応するプロセス制御用演算装置から出力される実行カウンタ信号を受信して非実行系プロセス制御用演算装置に対応する演算装置アクセス制御部に送信する送信部と、他の演算装置アクセス制御部の送信部から送信された実行カウンタ信号を受信して対応するプロセス制御用演算装置に伝送する受信部を備え、前記プロセス制御用演算装置それぞれは、さらに、対応する演算装置アクセス制御部から入力された前記実行カウンタ信号が前回入力された信号に対して更新されているかどうかを監視し、更新されていないときにN信号を出力し、更新されているときにY信号を出力するカウンタと、このカウンタのN信号が入力されるタイマ手段と、このタイマ手段の出力を一方の入力とするオア演算部と、このオア演算部の出力を入力とし前記Y信号を消去信号とするWO演算部と、このWO演算部の出力を一方の入力とし、前記RUN信号を他方の入力とするアンド演算部とを備え、このアンド演算部の出力信号があるとき、当該プロセス制御用演算装置に対応する演算装置アクセス制御部を停止するよう構成されていることを特徴とする。
As a first specific configuration, a multiplexed process control computing device that computes a process output signal, and a process equipment controlled by the process output signal or a process equipment that outputs a process input signal representing a process state And a process input / output device that performs signal output to the process equipment and signal input from the process equipment, interposed between the process control processing unit and the process control processing unit.
The process input / output devices are individually provided corresponding to each of the multiplexed process control arithmetic devices, and a plurality of arithmetic device access control units for controlling signal input / output between the corresponding process control arithmetic devices; The plurality of arithmetic device access control units are configured to have mutual communication means that enable communication between the plurality of arithmetic device access control units, and each of the multiplexed process control arithmetic devices is an execution system, a process input command, Means for outputting a RUN signal to another process control arithmetic device while the process control arithmetic device is alive, and the arithmetic device access control unit corresponding to each of the process control arithmetic devices has a corresponding process control The execution counter signal output from the processing unit for operation is received and transmitted to the processing unit access control unit corresponding to the processing unit for non-execution process control And a reception unit that receives an execution counter signal transmitted from a transmission unit of another arithmetic device access control unit and transmits the execution counter signal to a corresponding process control arithmetic device, and each of the process control arithmetic devices further includes: The execution counter signal input from the corresponding arithmetic unit access control unit is monitored to see if it has been updated with respect to the signal previously input, and when not updated, the N signal is output and updated. A counter that outputs a Y signal sometimes, timer means to which the N signal of the counter is input, an OR operation section that receives the output of the timer means as one input, and an output of the OR operation section as an input A WO operation unit that uses the signal as an erasure signal, and an AND operation unit that uses the output of the WO operation unit as one input and the RUN signal as the other input. When there is an output signal of the section, characterized in that it is configured to stop the operation device access control unit corresponding to the process control calculation device.

具体的な構成の第2としては、プロセス出力信号を演算する多重化されたプロセス制御用演算装置と、前記プロセス出力信号により制御されるプロセス機器あるいはプロセス状態を表すプロセス入力信号を出力するプロセス機器と前記プロセス制御用演算装置の間に介在してプロセス機器への信号出力及びプロセス機器からの信号入力を行うプロセス入出力装置とを含んでなるプロセス制御装置において、前記プロセス入出力装置は、多重化されたプロセス制御用演算装置それぞれに対応して個別に設けられ対応するプロセス制御用演算装置との間の信号入出力を制御する複数の演算装置アクセス制御部と前記複数の演算装置アクセス制御部相互間の通信を可能にする相互連絡手段を有して構成され、前記多重化されたプロセス制御用演算装置は前記演算装置アクセス制御部に対して互いに独立に出力動作を行うとともに、前記多重化されたプロセス制御用演算装置のなかの一つのプロセス制御用演算装置から対応する演算装置アクセス制御部への指示によってプロセス入出力装置からの実出力が行われるように構成されていることを特徴とする。   As a second specific configuration, a multiplexed process control computing device that computes a process output signal and a process equipment that is controlled by the process output signal or that outputs a process input signal representing a process state And a process input / output device that intervenes between the process control arithmetic device and outputs a signal to the process equipment and inputs a signal from the process equipment. A plurality of processing unit access control units for individually controlling and inputting / outputting signals to / from the corresponding processing control processing units, and the plurality of processing unit access control units. The multiplexed processing control processing unit configured to have mutual communication means for enabling mutual communication Performs an output operation to the arithmetic device access control unit independently of each other, and instructs one of the multiplexed process control arithmetic devices to the corresponding arithmetic device access control unit. According to the present invention, actual output from the process input / output device is performed.

また、具体的な構成の第3としては、プロセス出力信号を演算する多重化されたプロセス制御用演算装置と、前記プロセス出力信号により制御されるプロセス機器あるいはプロセス状態を表すプロセス入力信号を出力するプロセス機器と前記プロセス制御用演算装置の間に介在してプロセス機器への信号出力及びプロセス機器からの信号入力を行うプロセス入出力装置とを含んでなるプロセス制御装置において、
前記プロセス入出力装置は、多重化されたプロセス制御用演算装置それぞれに対応して個別に設けられかつ対応するプロセス制御用演算装置との間の信号入出力を制御する複数の演算装置アクセス制御部を有して構成され、前記複数の演算装置アクセス制御部には相互間の通信を可能にする相互連絡手段が設けられ、予めプロセス制御用演算装置から指定されたいずれか1台の演算装置アクセス制御部を介して前記プロセス機器からのプロセス入力信号が該演算装置アクセス制御部を経由して対応するプロセス制御用演算装置に伝達されるとともに、該演算装置アクセス制御部から他の演算装置アクセス制御部を経由して他の演算装置アクセス制御部に対応する各プロセス制御用演算装置それぞれに伝達されるよう構成されていることを特徴とする。
Also, as a third specific configuration, a multiplexed process control arithmetic unit that calculates a process output signal, and a process input signal representing a process device or a process state controlled by the process output signal are output. In a process control device comprising a process input / output device that intervenes between a process device and the process control arithmetic device and performs signal output to the process device and signal input from the process device,
The process input / output devices are individually provided corresponding to each of the multiplexed process control arithmetic devices and a plurality of arithmetic device access control units for controlling signal input / output with the corresponding process control arithmetic devices The plurality of arithmetic device access control units are provided with mutual communication means for enabling communication between them, and any one arithmetic device access designated in advance from the arithmetic device for process control is provided. A process input signal from the process device is transmitted to the corresponding processing control arithmetic device via the arithmetic device access control unit via the control unit, and another arithmetic device access control is performed from the arithmetic device access control unit. It is configured to be transmitted to each processing control processing device corresponding to another processing device access control unit via the unit. To.

具体的な構成の第4としては、上記第2、第3の各構成において、各演算装置アクセス制御部に、当該演算装置アクセス制御部に対応しているプロセス制御用演算装置から出力されるプロセス出力信号及び他の演算装置アクセス制御部に対応しているプロセス制御用演算装置から出力されるプロセス出力信号を格納する記憶手段と、複数のプロセス出力信号を入力とする多数決決定回路、中間値選択回路、平均値計算回路の一つ以上とが内蔵され、各演算装置アクセス制御部は、前記相互連絡手段を通じて接続する演算装置アクセス制御部同士で、それぞれが接続するプロセス制御用演算装置からのプロセス出力信号を相互に通知しあい、この出力信号を演算装置アクセス制御部にてプロセス出力信号の多数決決定、中間値選択、平均値計算のいずれかの演算結果をプロセスに出力するように構成されていることを特徴とする。   As a fourth specific configuration, in each of the second and third configurations, a process output to each arithmetic device access control unit from a process control arithmetic device corresponding to the arithmetic device access control unit. Storage means for storing the output signal and the process output signal output from the arithmetic device for process control corresponding to the other arithmetic device access control unit, majority decision circuit for inputting a plurality of process output signals, intermediate value selection Circuit and one or more average value calculation circuits are built-in, and each arithmetic device access control unit is a processing unit from the processing control arithmetic device to which the arithmetic device access control units are connected through the mutual communication means. Notify each other of output signals, and determine the majority of process output signals, select intermediate values, and calculate average values in the processing unit access control unit Characterized in that it is configured to output either of the result in the process.

上記第2乃至第4の構成において、各演算装置アクセス制御部は、実入力を実施している演算装置アクセス制御部から伝達されているプロセス入力信号の更新を監視し、実入力を実施している演算装置アクセス制御部からの信号伝達が停止した場合には、そのことを検知して予め設定された手順で対応する監視対応手段を有してなることを特徴とするプロセス制御装置としてもよい。   In the second to fourth configurations, each arithmetic device access control unit monitors the update of the process input signal transmitted from the arithmetic device access control unit that performs the actual input, and performs the actual input. When the signal transmission from the operating device access control unit is stopped, it may be a process control device characterized by having a monitoring response means that detects that and responds in a preset procedure. .

また、上記第2乃至第4の構成において、各プロセス制御用演算装置は、実入力を実施している演算装置アクセス制御部から伝達されているプロセス入力信号の更新を監視し、実入力を実施している演算装置アクセス制御部からの信号伝達が停止した場合には、そのことを検知して予め設定された手順で対応する監視対応手段を有してなることを特徴とするプロセス制御装置としてもよい。   In the second to fourth configurations, each process control arithmetic unit monitors the update of the process input signal transmitted from the arithmetic unit access control unit that performs the actual input, and performs the actual input. When the signal transmission from the computing device access control unit is stopped, the process control device is characterized by having a monitoring response means that detects that and responds in a preset procedure Also good.

また、上記第2乃至第4の構成において、各演算装置アクセス制御部は、演算装置アクセス制御部間の相互連絡手段を通じて実出力を実施している1台の演算装置アクセス制御部へのプロセス制御用演算装置アクセスの継続を該演算装置アクセス制御部から他演算装置アクセス制御部へ通知し、通知された他の演算装置アクセス制御部では、この通知を自己へ接続するプロセス制御用演算装置に通知し、通知されたプロセス制御用演算装置ではこれを自己の接続する演算装置アクセス制御部へ戻し、該演算装置アクセス制御部ではこれを通知元の演算装置アクセス制御部に折り返し、通知元の演算装置アクセス制御部においては折り返して来た、この通知が、自己へ接続するプロセス制御用演算装置からのアクセスの有を通知したものであることを確認するよう構成されていることを特徴とするプロセス制御装置としてもよい。   In each of the second to fourth configurations, each arithmetic device access control unit controls the process to one arithmetic device access control unit that performs actual output through the mutual communication means between the arithmetic device access control units. Is notified from the arithmetic device access control unit to the other arithmetic device access control unit, and the notified other arithmetic device access control unit notifies the processing control arithmetic device connected to itself of the notification. Then, the notified processing control processing device returns this to the processing device access control unit to which it is connected, and the processing device access control unit returns this to the notification source processing device access control unit, and the notification source processing device This notification, which has been returned in the access control unit, is a notification of the presence of access from the processing control processing device connected to itself. Preparative may process control apparatus characterized by being configured to confirm.

また、上記第2乃至第4の構成において、各プロセス制御用演算装置は自己が健全に演算していることを示す信号を対応する演算装置アクセス制御部に通知する手段と、該演算装置アクセス制御部から通知された他のプロセス制御用演算装置が健全に演算していることを示す信号を該演算装置アクセス制御部に折り返す手段とを有して構成され、演算装置アクセス制御部は、対応するプロセス制御用演算装置から通知された該プロセス制御用演算装置が健全に演算していることを示す前記信号を前記相互連絡手段を通じて他演算装置アクセス制御部へ通知するとともに、他の演算装置アクセス制御部から通知された他のプロセス制御用演算装置が健全に演算していることを示す信号を自己へ入出力するプロセス制御用演算装置に通知する手段と、該プロセス制御用演算装置から戻されてきた他のプロセス制御用演算装置が健全に演算していることを示す前記信号を通知元の演算装置アクセス制御部に伝送する手段と、を有して構成されていることを特徴とするプロセス制御装置としてもよい。   In each of the second to fourth configurations, each of the process control arithmetic units notifies a corresponding arithmetic unit access control unit of a signal indicating that the process control arithmetic unit is operating properly, and the arithmetic unit access control And a means for returning to the arithmetic device access control unit a signal indicating that another processing control arithmetic device notified by the unit is operating soundly. The arithmetic device access control unit Notifying the other arithmetic device access control unit through the mutual communication means of the signal indicating that the arithmetic device for process control notified from the arithmetic device for process control is operating soundly, and other arithmetic device access control For notifying the process control arithmetic unit that inputs and outputs to itself a signal indicating that other process control arithmetic units notified by the unit are operating soundly And means for transmitting the signal indicating that the other process control arithmetic unit returned from the process control arithmetic unit is operating soundly to the arithmetic unit access control unit that is the notification source, It is good also as a process control device characterized by being constituted.

本発明によれば、多重化制御装置において、コストと設置スペースを削減するとともに信頼性を維持する効果がある。   According to the present invention, in the multiplexing control device, there is an effect of reducing cost and installation space and maintaining reliability.

以下、図面を参照して本発明の第1の実施の形態を説明する。図1に本実施の形態の構成を示す。図示の実施の形態は、相互に通信回路5で接続された同一構成の3台のプロセス制御用コントローラ1,2,3と、プロセス制御用コントローラ1,2,3それぞれに接続されたプロセス接点15,25,35と、プロセス制御用コントローラ1,2,3に入力側を接続された多数決回路8と、プロセス制御用コントローラ1,2,3に接続された共用プロセス入出力装置4と、共用プロセス入出力装置4に接続された監視用接点51、ランプ52、設定器53、及び指示計54と、を含んで構成されている。   The first embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows the configuration of the present embodiment. In the illustrated embodiment, three process control controllers 1, 2, 3 having the same configuration and connected to each other by a communication circuit 5, and process contacts 15 connected to the process control controllers 1, 2, 3 respectively. , 25, 35, a majority circuit 8 connected to the process control controllers 1, 2, 3 on the input side, a shared process input / output device 4 connected to the process control controllers 1, 2, 3, and a shared process A monitoring contact 51 connected to the input / output device 4, a lamp 52, a setting device 53, and an indicator 54 are included.

3台のプロセス制御用コントローラ1,2,3は、3重系を構成し、それぞれ、CPU11,21,31とインターフェイス(I/F)14,24,34とそれぞれが独立にもつ個別プロセス入出力装置DI12,DO13,DI22,DO23,DI32,DO33を含んで構成されている。   The three process control controllers 1, 2, 3 constitute a triple system, and each of the CPUs 11, 21, 31 and the interfaces (I / F) 14, 24, 34 has independent process inputs and outputs. The apparatus DI12, DO13, DI22, DO23, DI32, and DO33 are included.

また、共用プロセス入出力装置4は、入力装置DI41,AI43、出力装置DO42,AO44、及び同一構成の3台のユニットドライバ45,46,47を含んで構成されている。そして、DI41が前記監視用接点51に、DO42が前記ランプ52に、AI43が前記設定器53に、AO44が前記指示計54に、それぞれ接続され、ユニットドライバ45,46,47はそれぞれ前記プロセス制御用コントローラ1,2,3のI/F14,24,34に通信回路6を介して接続されている。すなわち、ユニットドライバ45,46,47は、各プロセス制御用コントローラに対応する演算装置アクセス制御部として動作する。ユニットドライバ45,46,47はまたそれぞれ互いに相互連絡手段をなす通信回路7で接続され、相互に信号の授受が可能になっているとともに、入力装置DI41,AI43、出力装置DO42,AO44に接続されている。   The shared process input / output device 4 includes input devices DI41 and AI43, output devices DO42 and AO44, and three unit drivers 45, 46 and 47 having the same configuration. DI 41 is connected to the monitoring contact 51, DO 42 is connected to the lamp 52, AI 43 is connected to the setting device 53, AO 44 is connected to the indicator 54, and unit drivers 45, 46, and 47 are connected to the process control, respectively. The controller 1, 2, 3 is connected to the I / F 14, 24, 34 via the communication circuit 6. That is, the unit drivers 45, 46, and 47 operate as an arithmetic device access control unit corresponding to each process control controller. The unit drivers 45, 46, and 47 are also connected to each other by a communication circuit 7 that forms mutual communication means, and can exchange signals with each other, and are connected to the input devices DI41 and AI43, and the output devices DO42 and AO44. ing.

前記個別プロセス入出力装置DI12,DO13,DI22,DO23,DI32,DO33は、制御用信号等のプロセスの重要な信号入出力に使用しているもので、各プロセス制御用コントローラのCPU11,21,31にそれぞれ属している。入力装置である前記DI12,DI22,DI32がプロセス接点15,25,35に接続されてプロセス接点15,25,35からの入力を受信し、また出力装置であるDO13,DO23,DO33は外部の多数決(ここでは2out of 3)回路8に接続されている。プロセス接点15,25,35は同じ信号を出力する接点(3重化接点)であり、プロセス制御用コントローラ1,2,3の個別プロセス入出力装置DI12,DO13,DI22,DO23,DI32,DO33のいづれかが故障した時にも他のプロセス制御用コントローラ1,2,3の個別プロセス入出力装置の生存しているもので制御が継続できるように冗長化(3重化)されている。   The individual process input / output devices DI12, DO13, DI22, DO23, DI32, and DO33 are used for important signal input / output of processes such as control signals, and the CPUs 11, 21, 31 of each process control controller. Belong to each. The input devices DI12, DI22, DI32 are connected to the process contacts 15, 25, 35 to receive inputs from the process contacts 15, 25, 35, and the output devices DO13, DO23, DO33 are external majority. (Here 2 out of 3) is connected to the circuit 8. The process contacts 15, 25, and 35 are contacts (triple contacts) that output the same signal, and are the individual process input / output devices DI12, DO13, DI22, DO23, DI32, and DO33 of the process control controllers 1, 2, and 3. Even if any one of them fails, the individual process input / output devices of the other process control controllers 1, 2, 3 remain alive so that the control can be continued (redundant).

一方、監視用接点51、設定器53からの入力や指示計54やランプ52への出力については、これが故障してもプラントの運転に支障が生じる訳ではないので、プロセス制御用コントローラ1,2,3は、それらに接続する入力装置DI41,AI43、出力装置DO42,AO44を共用し、外部の多数決回路の制限、設置スペースの縮減やコストの低減を図っている。   On the other hand, the input from the monitoring contact 51 and the setting device 53 and the output to the indicator 54 and the lamp 52 do not cause any trouble in the operation of the plant even if they break down. , 3 share the input devices DI41 and AI43 and the output devices DO42 and AO44 connected to them, thereby limiting the external majority circuit, reducing the installation space, and reducing the cost.

図2に、プロセス制御用コントローラ1,2,3への共用プロセス入出力装置4からのプロセス信号入力のルートを示す。共用プロセス入出力装置4への信号入出力に際しては、プロセス制御用コントローラ1、2、3のうちのいずれかが実行系となって実際の入出力を行い、残りが非実行系となって待機するが、図2では、プロセス制御用コントローラ1(CPU11)がプロセス入出力動作の実行系の場合の例を示している。   FIG. 2 shows a route of process signal input from the shared process input / output device 4 to the process control controllers 1, 2 and 3. When inputting / outputting signals to / from the shared process input / output device 4, one of the process control controllers 1, 2, and 3 becomes the execution system and performs the actual input / output, and the rest is the non-execution system. However, FIG. 2 shows an example in which the process control controller 1 (CPU 11) is an execution system for process input / output operations.

ユニットドライバ45は、PIOカードインターフェイス回路450と、PIOカードインターフェイス回路450にスイッチ452を介して接続されたプロセス入力データ格納部453と、プロセス入力データ格納部453に接続されて入力データをインターフェイス14へ送信する送信部451と、プロセス入力データ格納部453に接続されて入力データをスイッチ454を介してユニットドライバ46,47に送信する送信部457と、スイッチ454の非実行系端とプロセス入力データ格納部453の間に介装されてスイッチ454を介して受信したプロセス入力信号をプロセス入力データ格納部453に伝送する受信部456と、を含んで構成されている。スイッチ452,454は実行系111と非実行系の処理きりかえ実施スイッチである。   The unit driver 45 is connected to the PIO card interface circuit 450, the process input data storage unit 453 connected to the PIO card interface circuit 450 via the switch 452, and the process input data storage unit 453 to send input data to the interface 14. Transmitting unit 451 for transmitting, transmitting unit 457 connected to process input data storage unit 453 and transmitting input data to unit drivers 46 and 47 via switch 454, non-execution system end of switch 454 and process input data storage And a receiving unit 456 that is interposed between the units 453 and transmits a process input signal received via the switch 454 to the process input data storage unit 453. Switches 452 and 454 are processing switching execution switches for the execution system 111 and the non-execution system.

ユニットドライバ46,47も、ユニットドライバ45と同様に構成されているので、説明は省略する。なお、図2では、プロセス入力信号の入力にかかわる構成のみを示してある。   The unit drivers 46 and 47 are also configured in the same manner as the unit driver 45, and thus description thereof is omitted. In FIG. 2, only the configuration relating to the input of the process input signal is shown.

ユニットドライバ45はCPU11が実行系111の時に、CPU11の入力指令によって、共用プロセス入力装置のDI41,AI43からの入力信号をバス459経由でユニットドライバ45のPIOカードインターフェイス回路450、スイッチ452を経由してプロセス入力データ格納部453に取りこむ。取込まれた信号は、送信部451を経由してインターフェイス14へ送られるとともに、送信部457、スイッチ454を経由して他系プロセス制御用コントローラ2,3に接続するユニットドライバ46,47に送られる。   When the CPU 11 is the execution system 111, the unit driver 45 receives input signals from the DI 41 and AI 43 of the shared process input device via the bus 459 and the PIO card interface circuit 450 of the unit driver 45 and the switch 452 in response to an input command of the CPU 11. To the process input data storage unit 453. The captured signal is sent to the interface 14 via the transmission unit 451 and to the unit drivers 46 and 47 connected to the other process control controllers 2 and 3 via the transmission unit 457 and the switch 454. It is done.

非実行系のユニットドライバ46,47では、スイッチ462,472が開かれ、スイッチ464,474が非実行側であるので、バス459に流れるDI41,AI43からの入力信号は、ユニットドライバ46,47のPIOカードインターフェイス回路460,470を経由してプロセス入力データ格納部463、473に取りこまれるのではなく、実行系のユニットドライバ45からスイッチ454を経由して送信される信号(プロセス入力データ)をそれぞれスイッチ464と受信部466,スイッチ474と受信部476を経由して受信し、プロセス入力データ格納部463、473に格納する。格納したプロセス入力データがそれぞれ送信部461、471を経由してインターフェイス24、34へ送られる。   In the non-execution system unit drivers 46 and 47, since the switches 462 and 472 are opened and the switches 464 and 474 are on the non-execution side, the input signals from the DI 41 and AI 43 flowing to the bus 459 are sent to the unit drivers 46 and 47. Rather than being taken into the process input data storage units 463 and 473 via the PIO card interface circuits 460 and 470, a signal (process input data) transmitted from the execution system unit driver 45 via the switch 454 is sent. The signals are received via the switch 464 and the receiving unit 466, the switch 474 and the receiving unit 476, respectively, and stored in the process input data storage units 463 and 473. The stored process input data is sent to the interfaces 24 and 34 via the transmission units 461 and 471, respectively.

これにより、各プロセス制御用コントローラ1,2,3では自己の実行系/非実行系によらず、同一処理でプロセス入力信号の入力ができる。   Thus, each process control controller 1, 2, 3 can input a process input signal in the same process regardless of its own execution system / non-execution system.

本実施の形態においては、非実行系のCPU21,ユニットドライバ46,CPU31,ユニットドライバ47が、例えば非実行系ユニットドライバ46,47の故障等によって実行系のCPU11,ユニットドライバ45からのプロセス入力信号のコピーが実行されなくなった場合にはこの系を除外するように構成した。   In the present embodiment, the non-execution system CPU 21, unit driver 46, CPU 31, and unit driver 47 receive process input signals from the execution system CPU 11 and unit driver 45 due to, for example, failure of the non-execution system unit drivers 46 and 47. This system is configured to be excluded when the copy of is no longer executed.

しかし、実行系のユニットドライバ45の送信部457の故障等によってこれが実行できなくなった場合には、非実行系が2台共除外されてしまう。また、故障部位の交換保守の時には実行系ユニットドライバ45を停止することとなり、結果として全系停止状態になってしまう場合があり得るので、図5に示すような健全性監視機構を合わせもたせている。   However, when this cannot be executed due to a failure of the transmission unit 457 of the execution system unit driver 45, the two non-execution systems are excluded. In addition, the execution system unit driver 45 is stopped at the time of replacement maintenance of the failed part, and as a result, there is a possibility that the entire system is stopped. Therefore, a soundness monitoring mechanism as shown in FIG. Yes.

図3に、各プロセス制御用コントローラ1,2,3から共用プロセス入出力装置4へのプロセス信号出力のルートを示す。   FIG. 3 shows the route of the process signal output from each process control controller 1, 2, 3 to the shared process input / output device 4.

ユニットドライバ45は、前記PIOカードインターフェイス回路450にスイッチ45Aを介して接続されたプロセス出力データ格納部45Bと、プロセス出力データ格納部45Bにスイッチ45Cを介して接続された受信部458を含んで構成され、受信部458がインターフェイス14を介してCPU11に接続されている。図3では、プロセス出力信号の出力にかかわる構成のみが示されている。ユニットドライバ46,47も同様の構成を有しており、説明は省略する。   The unit driver 45 includes a process output data storage unit 45B connected to the PIO card interface circuit 450 via a switch 45A, and a reception unit 458 connected to the process output data storage unit 45B via a switch 45C. The receiving unit 458 is connected to the CPU 11 via the interface 14. In FIG. 3, only the configuration related to the output of the process output signal is shown. The unit drivers 46 and 47 also have the same configuration and will not be described.

図2と同様に、CPU11がプロセス入出力動作について実行系111であり、スイッチ45A,45Cが閉の時の動作を示す。実行系のCPU11のプロセス出力信号は、インターフェイス14、ユニットドライバ45の受信部458、スイッチ45Cを経てプロセス出力データ格納部45Bに格納される。プロセス出力データ格納部45Bに格納されたプロセス出力信号は、スイッチ45A、ユニットドライバ45のPIOカードインターフェイス回路450を介してバス459に出力され、共用プロセス出力装置のDO42,AO44に書きこまれる。   As in FIG. 2, the CPU 11 is the execution system 111 for the process input / output operation, and the operation when the switches 45A and 45C are closed is shown. The process output signal of the execution system CPU 11 is stored in the process output data storage unit 45B via the interface 14, the reception unit 458 of the unit driver 45, and the switch 45C. The process output signal stored in the process output data storage unit 45B is output to the bus 459 via the switch 45A and the PIO card interface circuit 450 of the unit driver 45, and is written in the DO42 and AO44 of the shared process output device.

非実行系のCPU21,31では、プロセス入力信号に基づいて実行系のCPU11と同様の制御演算が行われ、同様のプロセス出力信号が、それぞれインターフェイス24,受信部458、インターフェイス34,受信部468を介してユニットドライバ46,47に送られる。ユニットドライバ46,47では、スイッチ46C,46A,47C,47Aが非実行系側(開)となり、プロセス出力信号をCPU21,31から受信しても、バス459経由でDO42,AO44への書きこみ動作が実施されない。   The non-execution CPUs 21 and 31 perform the same control operation as the execution CPU 11 based on the process input signal, and the same process output signals are sent to the interface 24, the reception unit 458, the interface 34, and the reception unit 468, respectively. To the unit drivers 46 and 47. In the unit drivers 46 and 47, the switches 46C, 46A, 47C and 47A are on the non-execution system side (open), and even if the process output signal is received from the CPUs 21 and 31, the write operation to the DO 42 and AO 44 via the bus 459 is performed. Is not implemented.

これにより、プロセス制御用コントローラ1,2,3では、自己の実行系/非実行系によらず同一処理で出力動作をしても、実際には実行系のプロセス出力信号がプロセス出力される。   As a result, even if the process control controllers 1, 2, and 3 perform the output operation in the same process regardless of their own execution system / non-execution system, the process output signal of the execution system is actually output as a process.

図4に、CPU11が実行系111の時の、実行系の正常を折り返し確認する動作を示す。   FIG. 4 shows an operation of confirming whether the execution system is normal when the CPU 11 is the execution system 111.

CPU11には、プロセス入力指令時に更新される実行カウンタ116と、CPU11が生きている間信号(RUN信号110)を非実行系ユニットドライバ46,47へ出力する手段と、CPU21から折り返されてきた信号72が前回折り返されてきた信号72に対して更新されているかどうかを監視し、更新されていないときに信号出力するカウンタ112と、CPU31から折り返されてきた信号73が前回折り返されてきた信号73に対して更新されているかどうかを監視し、更新されていないときに信号出力するカウンタ118と、前記カウンタ112の出力を一方の入力とし、CPU21から出力されるCPU21のRUN信号210を他方の入力とするAND回路113と、前記カウンタ118の出力を一方の入力とし、CPU31から出力されるCPU31のRUN信号310を他方の入力とするAND回路117と、AND回路113の出力を一方の入力とし、AND回路117の出力を他方の入力とするAND回路114とが設けられている。   The CPU 11 includes an execution counter 116 that is updated at the time of a process input command, a means for outputting a signal (RUN signal 110) while the CPU 11 is alive to the non-execution system unit drivers 46 and 47, and a signal that is returned from the CPU 21. The counter 112 that monitors whether the signal 72 is updated with respect to the signal 72 that has been returned last time and outputs a signal when the signal 72 has not been updated, and the signal 73 that has been returned from the CPU 31 have been returned last time. The counter 118 that outputs a signal when it is not updated and the output of the counter 112 as one input, and the RUN signal 210 of the CPU 21 output from the CPU 21 as the other input The AND circuit 113 and the counter 118 output as one input, and C An AND circuit 117 having the RUN signal 310 of the CPU 31 output from the U31 as the other input and an AND circuit 114 having the output of the AND circuit 113 as one input and the output of the AND circuit 117 as the other input are provided. ing.

CPU21,31には、それぞれが生きている間RUN信号210、310をCPU11に出力する手段と、ユニットドライバ46,47を介して入力された信号71が前回入力されてきた信号71に対して更新されているかどうかを監視し、更新されていないときにその旨の信号(N信号)を出力し、更新されているときにその旨の信号(Y信号)を出力するカウンタ217、317と、カウンタ217のN信号出力側に接続されたタイマ手段216,316と、タイマ手段216,316の出力を一方の入力とするオア回路と、該オア回路の出力を入力とし、前記Y信号を消去信号とするWO回路と、該WO回路の出力を一方の入力とし、CPU11の前記RUN信号110を他方の入力とするAND回路219,319と、を含んで構成されている。なお、WO回路の出力は、AND回路219,319の他方の入力ともなっている。   The CPUs 21 and 31 update the CPU 71 with the means for outputting the RUN signals 210 and 310 to the CPU 11 while they are alive, and the signal 71 input through the unit drivers 46 and 47 with respect to the signal 71 input last time. Counters 217 and 317 that monitor whether or not they are updated, output a signal to that effect (N signal) when not updated, and output a signal to that effect (Y signal) when updated, 217 connected to the N signal output side of 217, an OR circuit having the output of the timer means 216, 316 as one input, the output of the OR circuit as an input, and the Y signal as an erasure signal And an AND circuit 219, 319 having the output of the WO circuit as one input and the RUN signal 110 of the CPU 11 as the other input. It is. The output of the WO circuit is also the other input of the AND circuits 219 and 319.

上記説明では、CPU11が実行系の時に動作する構成について述べたが、CPU11が備えた構成はCPU21,31も同様に備えており、CPU21、31が備えた構成はCPU11も同様に備えている。上記RUN信号を出力する手段110,210,310、カウンタ112、116、118、217、317、AND回路113,114、117、219,319、OR回路、タイマ手段216、316を含んで異常時に対応する監視対応手段が構成されている。   In the above description, the configuration that operates when the CPU 11 is an execution system has been described. However, the configuration provided in the CPU 11 includes the CPUs 21 and 31 in the same manner, and the configuration provided in the CPUs 21 and 31 includes the CPU 11 in the same manner. It includes means 110, 210, 310 for outputting the RUN signal, counters 112, 116, 118, 217, 317, AND circuits 113, 114, 117, 219, 319, an OR circuit, and timer means 216, 316 to cope with an abnormality. Monitoring response means is configured.

次にその動作を説明する。CPU11が実行系111の時は、プロセス入力指令時に実行カウンタ116を更新し、更新したカウント(実行カウンタ)をユニットドライバ45へ通知する。ユニットドライバ45では、これを非実行系ユニットドライバ46,47へ送信部457から信号71として送信し、非実行系ユニットドライバ46,47では、これをそれぞれ受信部466,476で受信し、自己の接続するプロセス制御用コントローラ2,3のCPU21,31に通知する。   Next, the operation will be described. When the CPU 11 is the execution system 111, the execution counter 116 is updated at the time of a process input command, and the updated count (execution counter) is notified to the unit driver 45. The unit driver 45 transmits this to the non-execution system unit drivers 46 and 47 as a signal 71 from the transmission unit 457, and the non-execution system unit drivers 46 and 47 receive them by the reception units 466 and 476, respectively. This is notified to the CPUs 21 and 31 of the process control controllers 2 and 3 to be connected.

プロセス制御用コントローラ2,3のCPU21,31では、通知された信号71を自己のプロセス入力動作時に自己の接続するユニットドライバ46,47に折り返し通知し、ユニットドライバ46,47はこれを実行系のユニットドライバ45へ送信部467,477からそれぞれ信号72、73として送信する。ユニットドライバ45は各非実行系ユニットドライバ46,47から通知されてきた実行カウンタ(信号72、73)を実行系CPU11に通知する。   The CPUs 21 and 31 of the process control controllers 2 and 3 send back the notified signal 71 to the unit drivers 46 and 47 to which they are connected during their own process input operation, and the unit drivers 46 and 47 send them back to the execution system. The signals are transmitted to the unit driver 45 from the transmission units 467 and 477 as signals 72 and 73, respectively. The unit driver 45 notifies the execution system CPU 11 of the execution counters (signals 72 and 73) notified from the non-execution system unit drivers 46 and 47.

実行系CPU11では非実行系ユニットドライバ46,47から折り返してきた信号72,73の実行カウンタを前回折り返されてきた信号72,73の実行カウンタと比較して更新されているかどうかを監視し、更新されていない場合にAND回路113、117の一方の入力にそれぞれ信号(N信号)を出力する。AND回路113、117の他方の入力には、非実行系CPU21,31が生きているかどうかを示すRUN信号210,310が入力される。AND回路113、117の4つの入力にすべて信号入力があるなら、AND回路114の出力ありとなり、自系の送信部の問題により自系のカウンタ更新116が全ての非実行系に通知されない故障と判定され、自系ユニットドライバ停止するようにした。   The execution system CPU 11 monitors whether the execution counters of the signals 72 and 73 returned from the non-execution system unit drivers 46 and 47 are updated by comparing with the execution counters of the signals 72 and 73 returned last time. If not, a signal (N signal) is output to one input of the AND circuits 113 and 117, respectively. RUN signals 210 and 310 indicating whether or not the non-execution CPUs 21 and 31 are alive are input to the other inputs of the AND circuits 113 and 117. If all of the four inputs of the AND circuits 113 and 117 have signal inputs, the output of the AND circuit 114 is present, and there is a failure in which the self-system counter update 116 is not notified to all non-execution systems due to a problem with the self-system transmission unit. Judgment was made and the own system unit driver stopped.

また、非実行系のCPU21,31では、受信した信号(実行カウンタ)71が前回までの信号71内容から更新されているかどうかをカウンタ217,317で監視し、更新されていない場合にはカウンタ217,317からN信号を出力する。このN信号をタイマ手段216,316を経由させ、一定時間経過してN信号が継続している場合は、WO回路を経由してAND回路219,319の一方の入力に伝達する。AND回路219,319の他方の入力には実行系CPU11のRUN110が入力され、AND回路219,319から出力信号がある場合、それぞれ自系のユニットドライバを停止するなどの必要な処理をする。   The non-execution CPUs 21 and 31 monitor the counters 217 and 317 to check whether the received signal (execution counter) 71 has been updated from the contents of the signal 71 up to the previous time. , 317 output an N signal. The N signal is passed through the timer means 216 and 316, and when the N signal continues after a predetermined time, it is transmitted to one input of the AND circuits 219 and 319 via the WO circuit. The RUN 110 of the execution CPU 11 is input to the other input of the AND circuits 219 and 319. When there is an output signal from the AND circuits 219 and 319, necessary processing such as stopping the own unit driver is performed.

これによって、通知された実行カウンタの更新がなされていない場合は経由途中で故障があることが判り、これが全部の非実行系からの通知の更新確認結果であれば、複数の非実行系の多重故障より実行系の内部故障の可能性が高いので、これの検出が、非実行系において実行系から入力したプロセス入力データで制御を継続しても問題ない程度にプロセスの変化に比べ十分に早い場合には、実行系側を除外し非実行系を実行系に引継することで制御系の冗長運転継続を図れるようにした。異常が検出された場合の実行系から非実行系への引継ぎの方法については、従来種々の方法が知られているので、それらのうちの適当な方法を選定すればよい。   As a result, if the notified execution counter has not been updated, it is found that there is a failure on the way, and if this is the result of confirming the update of notifications from all non-execution systems, multiple non-execution systems can be multiplexed. Since there is a higher possibility of an internal failure of the execution system than a failure, this detection is sufficiently early compared to the process change to the extent that there is no problem even if control is continued with the process input data input from the execution system in the non-execution system In this case, the redundant operation of the control system can be continued by excluding the execution system side and taking over the non-execution system as the execution system. Various methods are conventionally known for taking over from an execution system to a non-execution system when an abnormality is detected, and an appropriate one of them may be selected.

なお、図4に示す実施の形態においては、カウンタやアンド回路、オア回路、WO回路などをCPUに設けたが、これらをユニットドライバに設けてもよい。   In the embodiment shown in FIG. 4, a counter, an AND circuit, an OR circuit, a WO circuit, and the like are provided in the CPU. However, these may be provided in the unit driver.

本実施の形態によれば、多重化されたプロセス制御用演算装置が共用するプロセス入出力装置を設け、この共用プロセス入出力装置に、各プロセス制御用演算装置に対応して個別に信号入出力を制御する演算装置アクセス制御部を備えたので、各々のプロセス制御用演算装置が同じプロセス入力信号を同時に取込むとともにそれぞれ独立して制御演算及び入出力動作を実行できるので、プロセス制御用演算装置で実行する制御演算の独立性が高く信頼性の向上が図れる。   According to the present embodiment, the process input / output device shared by the multiplexed process control arithmetic devices is provided, and the signal input / output individually corresponding to each process control arithmetic device is provided in the shared process input / output device. Since each of the process control arithmetic devices can simultaneously receive the same process input signal and independently execute a control operation and an input / output operation, the process control arithmetic device The control operation executed in step 1 is highly independent and the reliability can be improved.

また、共用プロセス入出力装置とすることにより部品点数が低減され、装置のコストだけでなく、必要なスペースが低減されるとともに故障の確率も少なくなるので、信頼性も向上する。   Further, by using the shared process input / output device, the number of parts is reduced, and not only the cost of the device but also the necessary space is reduced and the probability of failure is reduced, so that the reliability is improved.

さらに、異常発生の場合、実行系の故障か、それ以外の故障か、故障個所の部位特定が可能となり、実行系の故障により、複数の待機系が一斉に実行系に追従できない状態になったことを判定できるので、この場合には実行系側がすみやかに実行権を放棄する等の処置が可能になり、待機系の除外を防止でき、故障の補修時にも冗長構成の維持が図れると共に、プラントの運転の継続が可能となる。   In addition, if an abnormality occurs, it is possible to specify the fault location, whether it is a fault in the active system or any other fault, and multiple standby systems cannot follow the active system at the same time due to the fault in the active system. In this case, it is possible for the executing system side to quickly abandon the execution right, prevent the standby system from being excluded, and maintain a redundant configuration even when repairing a failure. The operation can be continued.

図5に本発明の第2の実施の形態を示す。前記図3に示す実施の形態においては、実行系のCPU11で演算されたプロセス出力信号が、バス459経由でそのまま共用プロセス入出力装置4のDO42,AO44への書きこまれるが、本実施の形態においては、非実行系のCPU21,31の演算結果がプロセス出力に反映されるようになっている。   FIG. 5 shows a second embodiment of the present invention. In the embodiment shown in FIG. 3, the process output signal calculated by the CPU 11 of the execution system is directly written to the DO 42 and AO 44 of the shared process input / output device 4 via the bus 459. In FIG. 4, the calculation results of the non-execution CPUs 21 and 31 are reflected in the process output.

具体的には、図5に示す構成では、ユニットドライバ45,46,47内で各プロセス制御用CPU11,21,31のプロセス出力信号を演算し、中間値・平均値・多数決した結果を実行系ユニットドライバがプロセス出力する。図においても、CPU11が実行系の場合である。   Specifically, in the configuration shown in FIG. 5, the process output signals of the process control CPUs 11, 21, 31 are calculated in the unit drivers 45, 46, 47, and the intermediate value / average value / majority decision result is executed. The unit driver outputs a process. Also in the figure, the CPU 11 is an execution system.

実行系のCPU11に接続されるユニットドライバ45は、CPU11に付属するインターフェイス14に接続された受信部458と、受信部458に接続されたプロセス出力データA格納部45Eと、プロセス出力データA格納部45Eに接続されてその格納データをユニットドライバ46,47に送信する送信部457と、ユニットドライバ46,47から送信されたプロセス出力データを受信する受信部456と、受信部456に接続して設けられたプロセス出力データB格納部45F及びプロセス出力データC格納部45Gと、プロセス出力データA格納部45E,プロセス出力データB格納部45F及びプロセス出力データC格納部45Gに接続して設けられた演算部45Dと、演算部45Dに接続されたプロセス出力データ格納部45Bと、プロセス出力データ格納部45Bにスイッチ452を介して接続されたPIOカードインターフェイス回路450と、を含んで構成されている。CPU11が実行系であるため、スイッチ452が実行系111の時の動作(閉)となっている。   The unit driver 45 connected to the execution system CPU 11 includes a receiving unit 458 connected to the interface 14 attached to the CPU 11, a process output data A storage unit 45 E connected to the receiving unit 458, and a process output data A storage unit. Connected to the receiving unit 456, a transmitting unit 457 that is connected to the 45E and transmits the stored data to the unit drivers 46 and 47, a receiving unit 456 that receives the process output data transmitted from the unit drivers 46 and 47, and the receiving unit 456 Calculation provided in connection with the process output data B storage unit 45F and the process output data C storage unit 45G, the process output data A storage unit 45E, the process output data B storage unit 45F, and the process output data C storage unit 45G. Unit 45D and process output data storage connected to operation unit 45D And 45B, a PIO card interface circuit 450 connected to the process output data storage unit 45B via the switch 452, is configured to include a. Since the CPU 11 is the execution system, the operation when the switch 452 is the execution system 111 (closed) is performed.

ユニットドライバ46,47も同様の構成であるので、説明を省略する。ユニットドライバ46,47のスイッチ462,472は、CPU21,31が非実行系であるため、非実行系を示す開状態となっている。   The unit drivers 46 and 47 have the same configuration and will not be described. The switches 462 and 472 of the unit drivers 46 and 47 are in an open state indicating the non-execution system because the CPUs 21 and 31 are non-execution systems.

上記構成において、CPU11のプロセス出力信号(プロセス出力データA)は、インターフェイス14、受信部458を経由してプロセス出力データA格納部45Eに格納される。プロセス出力データA格納部45Eに格納されたプロセス出力データAは、送信部457を経てユニットドライバ46、47に送信され、それぞれプロセス出力データA格納部46E、プロセス出力データA格納部47Eに格納される。CPU21のプロセス出力データBはユニットドライバ46のプロセス出力データB格納部46Fに格納され、送信部467によって他系ユニットドライバ45,47に伝達される。伝達されたプロセス出力データBはそれぞれプロセス出力データB格納部45F,プロセス出力データB格納部47Fに格納される。さらに、CPU31のプロセス出力データCはユニットドライバ47のプロセス出力データC格納部47Gに格納され、送信部477によって他系ユニットドライバ45,46に伝達される。伝達されたプロセス出力データCはそれぞれプロセス出力データC格納部45G,プロセス出力データC格納部46Gに格納される。   In the above configuration, the process output signal (process output data A) of the CPU 11 is stored in the process output data A storage unit 45E via the interface 14 and the receiving unit 458. The process output data A stored in the process output data A storage unit 45E is transmitted to the unit drivers 46 and 47 via the transmission unit 457, and stored in the process output data A storage unit 46E and the process output data A storage unit 47E, respectively. The The process output data B of the CPU 21 is stored in the process output data B storage unit 46F of the unit driver 46, and is transmitted to the other system unit drivers 45 and 47 by the transmission unit 467. The transmitted process output data B is stored in the process output data B storage unit 45F and the process output data B storage unit 47F, respectively. Further, the process output data C of the CPU 31 is stored in the process output data C storage unit 47G of the unit driver 47, and is transmitted to the other system unit drivers 45 and 46 by the transmission unit 477. The transmitted process output data C is stored in the process output data C storage unit 45G and the process output data C storage unit 46G, respectively.

ユニットドライバ45の演算部45Dは、プロセス出力データA格納部45E、プロセス出力データB格納部45F、プロセス出力データC格納部45Gにそれぞれ格納されたプロセス出力データA、プロセス出力データB、プロセス出力データCを入力として、予め定められている多数決演算、平均値演算、中間値演算
のいずれかを行い、プロセス出力データ格納部45Bに出力する。
The calculation unit 45D of the unit driver 45 includes process output data A, process output data B, and process output data stored in the process output data A storage unit 45E, the process output data B storage unit 45F, and the process output data C storage unit 45G, respectively. With C as an input, a predetermined majority calculation, average value calculation, or intermediate value calculation is performed, and the result is output to the process output data storage unit 45B.

プロセス出力データ格納部45Bに格納された演算結果は、スイッチ452、PIOカードインターフェイス回路450を経由してバス459に送り出され、DO42、AO44に書き込まれる。   The calculation result stored in the process output data storage unit 45B is sent to the bus 459 via the switch 452 and the PIO card interface circuit 450, and is written in the DO42 and AO44.

ユニットドライバ46の演算部46Dもプロセス出力データA格納部46E、プロセス出力データB格納部46F、プロセス出力データC格納部46Gにそれぞれ格納されたプロセス出力データA、プロセス出力データB、プロセス出力データCを入力として、予め定められている多数決演算、平均値演算、中間値演算のいずれかを行ってプロセス出力データ格納部46Bに出力し、ユニットドライバ47の演算部47Dもプロセス出力データA格納部47E、プロセス出力データB格納部47F、プロセス出力データC格納部47Gにそれぞれ格納されたプロセス出力データA、プロセス出力データB、プロセス出力データCを入力として、予め定められている多数決演算、平均値演算、中間値演算のいずれかを行ってプロセス出力データ格納部47Bに出力する。しかし、スイッチ462,472が開となっているため、プロセス出力データ格納部46B、47Bのデータは、バス459に出力されることはなく、実行系であるCPU11に付属するユニットドライバ45の出力が、前述のように、実際の出力としてDO42、AO44に書き込まれる。   The calculation unit 46D of the unit driver 46 also has process output data A, process output data B, and process output data C stored in the process output data A storage unit 46E, process output data B storage unit 46F, and process output data C storage unit 46G, respectively. Are input to the process output data storage unit 46B by performing any one of a predetermined majority calculation, average value calculation, and intermediate value calculation, and the calculation unit 47D of the unit driver 47 is also processed by the process output data A storage unit 47E. The process output data A, process output data B, and process output data C respectively stored in the process output data B storage unit 47F and the process output data C storage unit 47G are input, and a predetermined majority calculation and average value calculation are performed. Process output data by performing any of the intermediate value operations And outputs to pay part 47B. However, since the switches 462 and 472 are open, the data of the process output data storage units 46B and 47B is not output to the bus 459, and the output of the unit driver 45 attached to the CPU 11 which is the execution system is output. As described above, the actual output is written in DO42 and AO44.

通常、アナログ信号は平均値演算結果が、1,0のディジタル信号は多数決された結果が、それぞれ出力される。中間値演算が行われるのは、アナログ信号あるいは数値を示すディジタル信号の場合である。   Normally, the average value calculation result is output for analog signals, and the majority result is output for digital signals of 1 and 0, respectively. The intermediate value calculation is performed in the case of an analog signal or a digital signal indicating a numerical value.

本実施の形態によれば、各演算装置アクセス制御部には各プロセス制御用演算装置の出力信号がすべて格納され、演算装置アクセス制御部それぞれにおいて、プロセス出力信号の多数決決定、中間値選択、平均値計算を実施でき、より信頼性の高い信号をプラントに出力できるとともに、どの各プロセス制御用演算装置が実行系になっても、制御を継続することができる。また、本実施の形態においては、演算装置アクセス制御部に、プロセス出力信号の多数決決定、中間値選択、平均値計算を実施する演算部を設けたが、必ずしも多数決決定、中間値選択、平均値計算のすべてを行う必要はなく、プロセスの必要に応じて、そのうちの一つ以上を配置するようにしてもよい。   According to the present embodiment, each processing device access control unit stores all output signals of each processing control processing device, and each processing device access control unit determines the majority of process output signals, selects an intermediate value, averages. Value calculation can be performed, and a more reliable signal can be output to the plant, and control can be continued regardless of which process control arithmetic device is in the execution system. Further, in the present embodiment, the arithmetic unit access control unit is provided with the arithmetic unit for performing the majority decision of the process output signal, the intermediate value selection, and the average value calculation, but the majority decision, the intermediate value selection, and the average value are not necessarily provided. It is not necessary to perform all of the calculations, and one or more of them may be arranged according to the needs of the process.

なお、図3に示す実施の形態においては、実行系であるCPU11の出力が実出力となり、図5に示す実施の形態では、CPU11,21,31の各出力が反映された結果が実行系であるCPU11に対応するユニットドライバ45から出力される構成であるが、この両者を組合せ、プロセス出力信号の種類に応じていずれの方法で出力するかを選択するようにしてもよい。   In the embodiment shown in FIG. 3, the output of the CPU 11 which is the execution system is an actual output, and in the embodiment shown in FIG. 5, the result reflecting each output of the CPUs 11, 21, 31 is the execution system. The configuration is output from a unit driver 45 corresponding to a certain CPU 11, but both may be combined to select which method to output according to the type of process output signal.

本発明の第1の実施の形態を示すブロック図である。It is a block diagram which shows the 1st Embodiment of this invention. 図1に示す実施の形態のプロセス入力データの流れを示すブロック図である。It is a block diagram which shows the flow of the process input data of embodiment shown in FIG. 図1に示す実施の形態のプロセス出力データの流れを示すブロック図である。It is a block diagram which shows the flow of the process output data of embodiment shown in FIG. 図1に示す実施の形態の健全性確認の場合のデータの流れを示すブロック図である。It is a block diagram which shows the flow of the data in the case of soundness confirmation of embodiment shown in FIG. 本発明の第2の実施の形態における他プロセス出力データの流れを示すブロック図である。It is a block diagram which shows the flow of the other process output data in the 2nd Embodiment of this invention.

符号の説明Explanation of symbols

1、2,3 プロセス制御用コントローラ
4 共用プロセス入出力装置
5 通信回路
6 通信回路
7 通信回路(相互連絡手段)
8 多数決回路
11 CPU−A
12、13 個別プロセス入出力装置
14 I/F−A
15 プロセス接点
21 CPU−B
22,23 個別プロセス入出力装置
24 I/F−B
25 プロセス接点
31 CPU−C
32,33 個別プロセス入出力装置
34 I/F−C
35 プロセス接点
41,43 入力装置
42,44 出力装置
45,46,47 演算装置アクセス制御部(ユニットドライバ)
51 監視用接点
52 ランプ
53 設定器
54 指示計
1, 2, 3 Process control controller 4 Shared process input / output device 5 Communication circuit 6 Communication circuit 7 Communication circuit (mutual communication means)
8 Majority circuit 11 CPU-A
12, 13 Individual process input / output device 14 I / F-A
15 Process contact 21 CPU-B
22, 23 Individual process input / output device 24 I / F-B
25 Process contact 31 CPU-C
32, 33 Individual process input / output device 34 I / F-C
35 Process contact 41, 43 Input device 42, 44 Output device 45, 46, 47 Arithmetic unit access control unit (unit driver)
51 Monitoring contact 52 Lamp 53 Setting device 54 Indicator

Claims (1)

プロセス出力信号を演算する多重化されたプロセス制御用演算装置と、前記プロセス出力信号により制御されるプロセス機器あるいはプロセス状態を表すプロセス入力信号を出力するプロセス機器と前記プロセス制御用演算装置の間に介在してプロセス機器への信号出力及びプロセス機器からの信号入力を行うプロセス入出力装置とを含んでなるプロセス制御装置において、
前記プロセス入出力装置は、多重化されたプロセス制御用演算装置それぞれに対応して個別に設けられ対応するプロセス制御用演算装置との間の信号入出力を制御する複数の演算装置アクセス制御部と前記複数の演算装置アクセス制御部相互間の通信を可能にする相互連絡手段を有して構成され、前記多重化されたプロセス制御用演算装置のそれぞれは、実行系のとき、プロセス入力指令時、当該プロセス制御用演算装置が生きている間RUN信号を他のプロセス制御用演算装置に出力する手段を備え、前記プロセス制御用演算装置それぞれに対応する演算装置アクセス制御部は、対応するプロセス制御用演算装置から出力される実行カウンタ信号を受信して非実行系プロセス制御用演算装置に対応する演算装置アクセス制御部に送信する送信部と、他の演算装置アクセス制御部の送信部から送信された実行カウンタ信号を受信して対応するプロセス制御用演算装置に伝送する受信部を備え、前記プロセス制御用演算装置それぞれは、さらに、対応する演算装置アクセス制御部から入力された前記実行カウンタ信号が前回入力された信号に対して更新されているかどうかを監視し、更新されていないときにN信号を出力し、更新されているときにY信号を出力するカウンタと、このカウンタのN信号が入力されるタイマ手段と、このタイマ手段の出力を一方の入力とするオア演算部と、このオア演算部の出力を入力とし前記Y信号を消去信号とするWO演算部と、このWO演算部の出力を一方の入力とし、前記RUN信号を他方の入力とするアンド演算部とを備え、このアンド演算部の出力信号があるとき、当該プロセス制御用演算装置に対応する演算装置アクセス制御部を停止するよう構成されていることを特徴とするプロセス制御装置。
A multiplexed process control computing device that computes a process output signal, a process device controlled by the process output signal or a process device that outputs a process input signal representing a process state, and the process control computing device In a process control device comprising a process input / output device for intervening signal output to the process equipment and signal input from the process equipment,
The process input / output devices are individually provided corresponding to each of the multiplexed process control arithmetic devices, and a plurality of arithmetic device access control units for controlling signal input / output between the corresponding process control arithmetic devices; The plurality of arithmetic device access control units are configured to have mutual communication means that enable communication between the plurality of arithmetic device access control units, and each of the multiplexed process control arithmetic devices is an execution system, a process input command, A means for outputting a RUN signal to another process control arithmetic device while the process control arithmetic device is alive, and an arithmetic device access control unit corresponding to each of the process control arithmetic devices, A transmission that receives the execution counter signal output from the arithmetic unit and transmits it to the arithmetic unit access control unit corresponding to the non-executable process control arithmetic unit And a reception unit that receives an execution counter signal transmitted from a transmission unit of another arithmetic device access control unit and transmits the execution counter signal to a corresponding process control arithmetic device, and each of the process control arithmetic devices further includes: When the execution counter signal input from the corresponding arithmetic unit access control unit is updated with respect to the signal input last time, the N signal is output when it is not updated, and when it is updated A counter for outputting a Y signal to the counter, a timer means for receiving the N signal of the counter, an OR operation section using the output of the timer means as one input, and an output of the OR operation section as an input for the Y signal And an AND operation unit having the output of the WO operation unit as one input and the RUN signal as the other input. When there is an output signal, a process control apparatus characterized by being configured to stop the operation device access control unit corresponding to the process control calculation device.
JP2006168732A 2006-06-19 2006-06-19 Process control device Expired - Lifetime JP4348485B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006168732A JP4348485B2 (en) 2006-06-19 2006-06-19 Process control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006168732A JP4348485B2 (en) 2006-06-19 2006-06-19 Process control device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000050911A Division JP3843388B2 (en) 2000-02-28 2000-02-28 Process control device

Publications (2)

Publication Number Publication Date
JP2006268882A true JP2006268882A (en) 2006-10-05
JP4348485B2 JP4348485B2 (en) 2009-10-21

Family

ID=37204689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006168732A Expired - Lifetime JP4348485B2 (en) 2006-06-19 2006-06-19 Process control device

Country Status (1)

Country Link
JP (1) JP4348485B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016012194A (en) * 2014-06-27 2016-01-21 株式会社東芝 Data transmission unit and plant control system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016012194A (en) * 2014-06-27 2016-01-21 株式会社東芝 Data transmission unit and plant control system

Also Published As

Publication number Publication date
JP4348485B2 (en) 2009-10-21

Similar Documents

Publication Publication Date Title
WO2011149023A1 (en) Computer room air-conditioning system, and redundant controller therefor
JPH10320003A (en) Method and device for monitoring plant accompanying plural function units
JP4635941B2 (en) Disk array subsystem
JPH07334382A (en) Multicontroller system
JPH11203157A (en) Redundancy device
JP2007067540A (en) Dual system switch
JP7503679B2 (en) Receiver
JP4348485B2 (en) Process control device
US20120089749A1 (en) Network and Method for Operating the Network
JP2006277646A (en) Fault analysis system, method, and program
JP3843388B2 (en) Process control device
JP2007304700A (en) System and method for address management in duplex node system
JP3871643B2 (en) Business operation monitoring system
JP2007018026A (en) Controller
EP3555871B1 (en) Fire-prevention control unit
JP5961212B2 (en) Redundant system and redundancy method
JP7326239B2 (en) Controller and controller system
JP3742714B2 (en) Remote monitoring and control device
JP2937595B2 (en) Power system monitoring and control device
KR19990082957A (en) Fault tolerant control system
JP2011022741A (en) Computer system, service processor, and diagnostic method thereof
JP2005050088A (en) High speed dual system controller
JP2021012517A (en) Controller redundancy system and control method thereof
JP2946541B2 (en) Redundant control system
JPH06214601A (en) Back-up device for equipment controller

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090616

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090706

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4348485

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130731

Year of fee payment: 4

EXPY Cancellation because of completion of term