JP2006268521A - Standby cell test system - Google Patents

Standby cell test system Download PDF

Info

Publication number
JP2006268521A
JP2006268521A JP2005086462A JP2005086462A JP2006268521A JP 2006268521 A JP2006268521 A JP 2006268521A JP 2005086462 A JP2005086462 A JP 2005086462A JP 2005086462 A JP2005086462 A JP 2005086462A JP 2006268521 A JP2006268521 A JP 2006268521A
Authority
JP
Japan
Prior art keywords
cell
partition
spare
bios
service processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005086462A
Other languages
Japanese (ja)
Inventor
Izumi Watanabe
泉 渡邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2005086462A priority Critical patent/JP2006268521A/en
Publication of JP2006268521A publication Critical patent/JP2006268521A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Hardware Redundancy (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Stored Programmes (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To periodically perform a normality confirmation test before incorporating a CELL (board on which processor plus main memory are mounted) as a target by using a normal BIOS starting mechanism in an information processing system in which a multi-partition configuration can be constructed, a service processor can freely change a partition configuration, a standby CELL is mounted and the standby CELL can be incorporated when an operating CELL fails and is exptended. <P>SOLUTION: As shown in Figure 1, this standby CELL test system comprises a plurality of partitions and the service processor connected to the respective partitions to be able to freely change the partition configuration. Each partition in the system is constituted of a combination of a CELL node composed of a main memory and an I/O node composed of an I/O device, and a BIOS in charge of system starting control and an OS operating the system operate on the CPU. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、情報処理装置の予備ＣＥＬＬ試験に関し、特に、ＣＰＵとメモリからなる予備ＣＥＬＬ試験システムに関する。   The present invention relates to a preliminary CELL test for an information processing apparatus, and more particularly to a preliminary CELL test system including a CPU and a memory.

一般的にＢＩＯＳと呼ばれるファームウェアは、Ｉ／Ｏデバイスが搭載されていることが前提のファームウェアである。従来のＢＩＯＳ立ち上げは、Ｉ／Ｏノード付構成での実施が必須であった。すなわち、ＣＥＬＬノード(ＣＥＬＬ＝プロセッサ＋メモリが実装されるボード)＋Ｉ／Ｏノードの組み合わせで構成されるコンピュータシステムにおいて、通常稼動していない予備のＣＥＬＬノードに対しては、ＣＥＬＬノード単独での立ち上げが不可能であった。そのため、運用中に予備ＣＥＬＬの正常性確認が行えないという問題があり、たとえば運用中に、運用中ＣＥＬＬの故障あるいは、増設のために、運用中ＣＥＬＬへ予備ＣＥＬＬ組み込み時点で初めて障害が検出されるケースがあった。   Firmware generally called BIOS is firmware on the premise that an I / O device is mounted. The conventional BIOS startup must be implemented in a configuration with an I / O node. That is, in a computer system configured by a combination of a CELL node (CELL = processor + board on which a memory is mounted) + I / O node, a stand-alone CELL node stands alone for a spare CELL node that is not normally operated. It was impossible to raise. Therefore, there is a problem that the normality of the spare CELL cannot be confirmed during operation. For example, during operation, a failure is detected for the first time when the spare CELL is incorporated into the active CELL due to a failure or expansion of the active CELL. There was a case.

従来のコンピュータシステムでも、例えば、特許文献１等において、運用中に予備系部品の試験を行う方式は実現されているが、予備系診断用の専用回路を設けて試験を行うものであったり、あるいは、ＣＰＵ／メモリ/ＩＯ全てを搭載して立ち上げ、まとまった単位での個々の部品の試験を行う方法が一般的であった。   Even in conventional computer systems, for example, in Patent Document 1 and the like, a method of testing spare system parts during operation is realized, but a test is performed by providing a dedicated circuit for spare system diagnosis, Alternatively, a general method is to start up with all CPU / memory / IO installed and test individual parts in a unit.

特開平０３−２３３７４４JP-A-03-233744

本発明の予備ＣＥＬＬは、CPUとメモリのみが搭載されているＣＥＬＬノードの構成を持ち、ＣＥＬＬノード単独で試験を行う方法を持つ。   The spare CELL of the present invention has a configuration of a CELL node in which only a CPU and a memory are mounted, and has a method of performing a test on the CELL node alone.

この予備ＣＥＬＬは、
１）I/O デバイスアクセス無しでのＢＩＯＳ立ち上げ機能をサポートし、
２）定期的に、予備ＣＥＬＬ上のＢＩＯＳ立ち上げ、立ち下げを実施する手段を設けることにより、予備ＣＥＬＬの定期的な正常性確認試験を実現するものである。 This spare CELL is
1) Supports BIOS startup function without I / O device access.
2) A periodic normality confirmation test of the spare CELL is realized by providing means for periodically starting up and shutting down the BIOS on the spare CELL.

本発明では、Ｉ／ＯデバイスをアクセスしないＢＩＯＳを用いて、ＣＰＵ／メモリのみの試験を行うことにより、専用回路なしでＣＥＬＬノード単独での試験を可能とし、かつサーバ管理ソフトにより、定期的に、予備ＣＥＬＬ上のＢＩＯＳ立ち上げ、立ち下げを実施する手段を設けることにより、予備ＣＥＬＬの定期的な正常性確認試験の自動化を実現するものである。   In the present invention, by using a BIOS that does not access an I / O device, it is possible to perform a test on a CELL node alone without using a dedicated circuit by performing a test of only a CPU / memory, and periodically by server management software. By providing means for starting up and shutting down the BIOS on the spare CELL, it is possible to automate the regular normality confirmation test of the spare CELL.

本発明の第１の予備ＣＥＬＬ試験システムは、ＣＰＵと主記憶メモリを搭載したＣＥＬＬノードとＩ／Ｏノードとを含む１以上の運用パーティションと、ＣＥＬＬノードのみからなる１以上の予備パーティションと、を備えたサーバにおいて、前記運用パーティションへの組込前の前記予備パーティションに対する診断試験を、Ｉ／Ｏ系の診断機能を持たないＢＩＯＳによって適宜行うことを特徴とする。   The first spare CELL test system of the present invention includes one or more operation partitions including a CELL node and an I / O node equipped with a CPU and a main memory, and one or more spare partitions including only a CELL node. In the provided server, a diagnostic test for the spare partition before being incorporated into the primary partition is appropriately performed by a BIOS having no I / O system diagnostic function.

本発明の第２の予備ＣＥＬＬ試験システムは、前記第１の予備ＣＥＬＬ試験システムに於いて、前記サーバとバス接続したサービスプロセッサから前記予備パーティションへの前記ＢＩＯＳのアップロードを行い診断試験を実行することを特徴とする。   The second spare CELL test system according to the present invention performs a diagnostic test by uploading the BIOS from the service processor connected to the server to the spare partition in the first spare CELL test system. It is characterized by.

第１の効果は、運用中であっても予備ＣＥＬＬ単体で正常性確認試験を実施できることにある。その理由は、Ｉ／Ｏデバイスアクセス無しでのＢＩＯＳ立ち上げ機能をサポートしているためである。   The first effect is that a normality confirmation test can be performed with a spare CELL alone even during operation. This is because the BIOS startup function without I / O device access is supported.

第２の効果は、定期的に予備ＣＥＬＬ試験を実施できることにある。その理由は、定期的な、予備ＣＥＬＬの立ち上げ、立ち下げ機能をサーバ管理手段によってサポートしているためである。   The second effect is that a preliminary CELL test can be performed periodically. The reason for this is that the server management means supports periodic standby CELL startup and shutdown functions.

第３の効果は、第１の効果と第２の効果の組み合わせにより、たとえば運用中ＣＥＬＬ構成へ予備ＣＥＬＬを組みこもうとした時点で初めて障害が検出されるケースを未然に防ぐことが可能であることである。   The third effect is that the combination of the first effect and the second effect can prevent a case where a failure is detected for the first time, for example, when a spare CELL is tried to be assembled into an operating CELL configuration. That is.

次に、本発明を実施するための最良の形態について図面を参照して詳細に説明する。   Next, the best mode for carrying out the present invention will be described in detail with reference to the drawings.

次に、本発明の実施例の構成について図面を参照して詳細に説明する。
図１を参照すると、本発明の実施例であるコンピュータシステムは、パーティション１(11)〜パーティションｎ(1n)までのマルチパーティションを構成し、加えて、予備ＣＥＬＬ１ｍが接続されている。 Next, the configuration of the embodiment of the present invention will be described in detail with reference to the drawings.
Referring to FIG. 1, the computer system according to the embodiment of the present invention forms a multi-partition from partition 1 (11) to partition n (1n), and in addition, a spare CELL 1m is connected.

サービスプロセッサ２には、サーバ管理手段５がネットワーク経由で接続されており、パーティションの構成、立ち上げ、立ち下げ等の運用制御指示が、行われる。   Server management means 5 is connected to the service processor 2 via a network, and operation control instructions such as partition configuration, startup, and shutdown are issued.

パーティション1(11)は、CPU1111とメモリ1112を有するCellカード111と、同じくCPU11n1とメモリ11n2を有するCellカード11nによって構成されるCELLノードと、I/Oノード112から構成されている。同様に、パーティション２(12)は、それぞれCPUとメモリを有するCellカード121〜12nとI/O装置121とから、パーティションｎ(1n)は、それぞれCPUとメモリを有するCellカード1n1〜1nnで構成されるCELLノードとI/Oノード1n1とから構成されている。   The partition 1 (11) includes a Cell card 111 having a CPU 1111 and a memory 1112, a CELL node similarly formed by a Cell card 11n having a CPU 11n1 and a memory 11n2, and an I / O node 112. Similarly, partition 2 (12) is composed of Cell cards 121 to 12n each having CPU and memory and I / O device 121, and partition n (1n) is composed of Cell cards 1n1 to 1nn each having CPU and memory. CELL node and I / O node 1n1.

加えて、CPU1m11とメモリ1m12を有する予備CELL 1mが接続されている。   In addition, a spare CELL 1m having a CPU 1m11 and a memory 1m12 is connected.

CPU1111は、パーティションの立ち上げ制御を行うBIOS11121を起動する。BIOS11121は、サービスプロセッサ２によってメモリ1112の決められたアドレス空間にアップロードされる。メモリ1112は、CPU命令列、演算データなどのシステム情報を記憶しており、メモリ1112の決められたアドレスに、サービスプロセッサ２によって、BIOSがアップロードされる。   The CPU 1111 activates the BIOS 11121 that performs partition startup control. The BIOS 11121 is uploaded to a predetermined address space of the memory 1112 by the service processor 2. The memory 1112 stores system information such as a CPU instruction sequence and operation data, and the BIOS is uploaded by the service processor 2 to a predetermined address in the memory 1112.

サービスプロセッサ２は、バス４を介して、コンピュータシステムの各パーティション１(11)からパーティションｎ(1n)と接続されており、ネットワーク経由でサーバ管理手段５とも接続されている。   The service processor 2 is connected to each partition 1 (11) to partition n (1n) of the computer system via a bus 4, and is also connected to server management means 5 via a network.

サービスプロセッサ２は、サーバ管理手段５から指示により、コンピュータシステムのパーティション構成を変更し、パーティションの立ち上げ、立ち下げ制御を行う。パーティションを構成する際、CellカードおよびI/O装置はシステム最大Cellカード数、およびI/O装置の構成数まで構成可能となっており、システムの構成に応じて適宜変更可能である。すなわち、すべてのCellカード、I/O装置を使用して１パーティション構成を構築することも可能であり、Cellカード１枚、I/O装置１つという構成でパーティションを複数構築することも可能である。
図２は、予備CELL 1mが実際にシステムに組み込まれる構成のイメージを記述したものである。 The service processor 2 changes the partition configuration of the computer system in accordance with an instruction from the server management means 5 and performs partition startup and shutdown control. When configuring a partition, the Cell card and the I / O device can be configured up to the maximum number of system cell cards and the number of configured I / O devices, and can be changed as appropriate according to the configuration of the system. In other words, it is possible to construct a single partition configuration using all Cell cards and I / O devices, and it is also possible to construct multiple partitions with a configuration of one Cell card and one I / O device. is there.
FIG. 2 describes an image of a configuration in which the spare CELL 1m is actually incorporated into the system.

次に、本発明を実施するための最良の形態の動作について図面を参照して説明する。
次に、図３及び図４のフローチャートを参照して本発明の第１の実施例の動作について詳細に説明する。 Next, the operation of the best mode for carrying out the present invention will be described with reference to the drawings.
Next, the operation of the first embodiment of the present invention will be described in detail with reference to the flowcharts of FIGS.

図３は、予備CELL試験を実施するための、サーバ管理手段５および、サービスプロセッサ２、BIOS 1m21の動作を示すフローチャートである。サービスプロセッサ２は、HW構成制御やHWの立ち上げ診断などの処理を実行するが、一般的な処理なのでここでは詳細は記述しない。ここでは、本実施例に必要な動作のみ記述する。   FIG. 3 is a flowchart showing the operations of the server management means 5, the service processor 2, and the BIOS 1m21 for performing the preliminary CELL test. The service processor 2 executes processes such as HW configuration control and HW start-up diagnosis, but since it is a general process, details are not described here. Here, only operations necessary for this embodiment will be described.

まず、サーバ管理手段５は、予備ＣＥＬＬのみでパーティションを構成した立ち上げをサービスプロセッサ２へ指示する（図３のステップＡ１）。次に、サービスプロセッサ2は予備CELLのみでパーティションを構成しＨＷ初期化を実施する（ステップＡ２）。   First, the server management means 5 instructs the service processor 2 to start up a partition composed of only the spare CELL (step A1 in FIG. 3). Next, the service processor 2 configures a partition with only the spare CELL and performs HW initialization (step A2).

さらに、BIOSを主記憶上にアップロードし、予備へ対してリセットの指示を出す（ステップＡ３）。次にＢＩＯＳはプロセッサの初期化およびテストを実施する（ステップA4）。   Further, the BIOS is uploaded to the main memory, and a reset instruction is issued to the spare (step A3). Next, the BIOS initializes and tests the processor (step A4).

次に、BIOSは、チップセットおよびメモリの初期化を行う(ステップA５)。
（ステップA4）または（ステップA5）で何らかの異常が検出された場合には、BIOS BOOT異常処理を行いサービスプロセッサへ異常終了通知を送る（ステップＡ６）。 Next, the BIOS initializes the chipset and memory (step A5).
If any abnormality is detected in (Step A4) or (Step A5), BIOS BOOT abnormality processing is performed and an abnormal termination notice is sent to the service processor (Step A6).

その後通常のBIOS立ち上げでは、図４(ステップＢ7-Ｂ9)で示されるとおり、IO 初期化（Ｂ７）および、ＯＳ ＢＯＯＴ（Ａ９）が実施されるが、図３に示す本予備ＣＥＬＬ試験のフローでは、IO初期化を全てスキップし、ＢＩＯＳ ＢＯＯＴ完了後停止し、サービスプロセッサへ終了通知を送る（ステップＡ８）。   After that, in normal BIOS startup, IO initialization (B7) and OS BOOT (A9) are performed as shown in Fig. 4 (steps B7-B9). The flow of this preliminary CELL test shown in Fig. 3 Then, all the IO initializations are skipped, and after the BIOS BOOT is completed, the termination is sent to the service processor (step A8).

その後、サービスプロセッサ２は、サーバ管理手段５へ対して終了結果を通知する。通知を受け取った、サーバ管理手段は、パーティション削除指示をサービスプロセッサ２へ通知する。   Thereafter, the service processor 2 notifies the server management means 5 of the end result. The server management means that has received the notification notifies the service processor 2 of a partition deletion instruction.

終了通知が正常終了の場合には、次の立ち上げスケジュール（すなわち次の試験開始）まで待ち、たとえば、２４時間後に、再度、予備ＣＥＬＬ試験を開始する(ステップＡ１から開始) 。   If the end notification is a normal end, the process waits for the next startup schedule (that is, the start of the next test). For example, after 24 hours, the preliminary CELL test is started again (start from step A1).

上記終了通知が、異常終了のケースは、サーバ管理手段５内で試験対象予備ＣＥＬＬが故障している旨を記憶し、本ＣＥＬＬがその後組み込まれることがないように管理する（ステップＡ１３）。
なお、本発明の図３に示す、予備ＣＥＬＬ動作立ち上げ動作は、図１に示すCELL 11-1n が、運用中の状態であっても、すなわち図４のフローにより、ＯＳ ＢＯＯＴ（ステップＢ９）まで完了している状態でも動作可能である。 If the end notification is an abnormal end, it is stored in the server management means 5 that the test target spare CELL has failed and is managed so that the CELL is not incorporated thereafter (step A13).
Note that the standby CELL operation start-up operation shown in FIG. 3 of the present invention is performed even when the CELL 11-1n shown in FIG. 1 is in operation, that is, according to the flow of FIG. 4, the OS BOOT (step B9) It is possible to operate even in a state where the process is completed.

次に、本発明の第１の実施例の効果について説明する。   Next, effects of the first exemplary embodiment of the present invention will be described.

本発明の第１の実施例では、図１の構成および図３で示すフローにより、I/O デバイスアクセス無しでのＢＩＯＳ立ち上げ機能をサポートし、定期的に、予備ＣＥＬＬ上の立ち上げ、立ち下げを実施する手段を設けることにより、運用中であっても、予備ＣＥＬＬ単体での定期的な正常性確認試験を実施できる。   In the first embodiment of the present invention, the BIOS startup function without I / O device access is supported by the configuration shown in FIG. 1 and the flow shown in FIG. 3, and the startup and startup on the spare CELL are performed periodically. By providing the means for performing the lowering, it is possible to carry out a regular normality confirmation test with the spare CELL alone even during operation.

次に、本発明の第２の実施例の構成について図面を参照して詳細に説明する。
図５を参照すると、本発明の実施例であるコンピュータシステムは、パーティション１(11)〜2(11)までのマルチパーティションを構成し、加えて、予備ＣＥＬＬ１n 及び予備ＣＥＬＬ１ｍが接続されている。 Next, the configuration of the second embodiment of the present invention will be described in detail with reference to the drawings.
Referring to FIG. 5, the computer system according to the embodiment of the present invention forms multi-partitions of partitions 1 (11) to 2 (11), and in addition, spare CELL1n and spare CELL1m are connected.

次に、図5及び図6のフローチャートを参照して本発明の第２の実施例の動作について詳細に説明する。   Next, the operation of the second embodiment of the present invention will be described in detail with reference to the flowcharts of FIGS.

まず、サーバ管理手段５は、予備ＣＥＬＬ１のみでパーティションを構成した立ち上げをサービスプロセッサ２へ指示する（図６のステップＣ１）。次に、サービスプロセッサ2は予備CELLのみでパーティションを構成しＨＷ初期化を実施する（ステップＣ２）。
さらに、BIOSを主記憶上にアップロードし、CELLへ対してリセットの指示を出す（ステップＣ３）。次にＢＩＯＳはプロセッサの初期化およびテストを実施する（ステップＣ4）。 次に、BIOSは、チップセットおよびメモリの初期化を行う(ステップＣ５)。 First, the server management means 5 instructs the service processor 2 to start up a partition composed of only the spare CELL 1 (step C1 in FIG. 6). Next, the service processor 2 configures a partition only with the spare CELL and performs HW initialization (step C2).
Further, the BIOS is uploaded to the main memory, and a reset instruction is issued to CELL (step C3). Next, the BIOS initializes and tests the processor (step C4). Next, the BIOS initializes the chipset and memory (step C5).

ステップＣ4またはＣ5で何らかの異常が検出された場合には、BIOS BOOT異常処理を行いサービスプロセッサへ異常終了通知を送る（ステップＣ６）。   If any abnormality is detected in step C4 or C5, BIOS BOOT abnormality processing is performed and an abnormal end notification is sent to the service processor (step C6).

図３に示す本予備ＣＥＬＬ試験のフローと同様に、IO初期化を全てスキップし、ＢＩＯＳ ＢＯＯＴ完了後停止し、サービスプロセッサへ終了通知を送る（ステップＣ８）。 その後、サービスプロセッサ２は、サーバ管理手段５へ対して終了結果を通知する。通知を受け取った、サーバ管理手段は、パーティション削除指示をサービスプロセッサ２へ通知する。終了通知が正常終了の場合には、予備ＣＥＬＬをシステムへ組み込む。(すなわち、図４のステップＢ１から開始) 。上記終了通知が、異常終了のケースは、サーバ管理手段５内で試験対象予備ＣＥＬＬ１が故障している旨を記憶し（ステップＣ１３）、次は、予備ＣＥＬＬ２を試験対象へ変更し、再度Ｃ１から試験を開始する（ステップＣ１５）。   Similar to the flow of the preliminary CELL test shown in FIG. 3, all the IO initializations are skipped, stopped after completion of the BIOS BOOT, and an end notification is sent to the service processor (step C8). Thereafter, the service processor 2 notifies the server management means 5 of the end result. The server management means that has received the notification notifies the service processor 2 of a partition deletion instruction. If the end notification is normal end, a spare CELL is incorporated into the system. (That is, start from step B1 in FIG. 4). If the end notification is abnormal end, the fact that the test target spare CELL1 has failed is stored in the server management means 5 (step C13). Next, the spare CELL2 is changed to the test target, and again from C1. The test is started (Step C15).

本実施例では、予備ＣＥＬＬが複数あるケースに、たとえば１番目の予備ＣＥＬＬが故障していても、２番目の予備ＣＥＬＬが正常であれば、２番目のＣＥＬＬをシステムへ組み込み可能であることを事前にサーバ管理手段が判断し自動的に制御可能である。   In the present embodiment, in the case where there are a plurality of spare CELLs, for example, even if the first spare CELL has failed, if the second spare CELL is normal, the second CELL can be incorporated into the system. The server management means can determine and control automatically in advance.

本発明によれば、大規模なマルチパーティション構成のシステムにおいて、予備のＣＥＬＬを搭載しておき、障害時点では迅速に予備ＣＥＬＬへ切り替える運用が行われているシステムにおいて、組み込む前に定期的に正常性を確認しておくことが可能である。   According to the present invention, in a system in which a spare CELL is installed in a large-scale multi-partition system and is quickly switched to the spare CELL at the time of failure, it is regularly It is possible to confirm the sex.

本発明は、安全に、予備系―＞運用系ＣＥＬＬへの切り替えを行うことが要求されるミッションクリティカルなシステムへの適用で有効である。   The present invention is effective in application to a mission-critical system that is required to safely switch from the standby system to the active system CELL.

本発明の第１の実施例の構成を説明するブロック図である。It is a block diagram explaining the structure of the 1st Example of this invention. 本発明の第１の実施例の予備セルを運用対象として組込を行った構成を説明するブロック図である。It is a block diagram explaining the structure which incorporated the spare cell of the 1st Example of this invention as an operation object. 本発明の第１の実施例の動作を説明するフローチャートである。It is a flowchart explaining the operation | movement of the 1st Example of this invention. 本発明の第１の実施例の動作を説明するフローチャートである。It is a flowchart explaining the operation | movement of the 1st Example of this invention. 本発明の第２の実施例の構成を説明するブロック図である。It is a block diagram explaining the structure of the 2nd Example of this invention. 本発明の第２の実施例の動作を説明するフローチャートである。It is a flowchart explaining the operation | movement of the 2nd Example of this invention.

符号の説明Explanation of symbols

１(11) パーティション
ｎ(1n) パーティション
1m 予備CELL
1m11 CPU
1m12 メモリ
２ サービスプロセッサ
４ バス
５ サーバ管理手段
1 (11) partition n (1n) partition
1m Spare CELL
1m11 CPU
1m12 memory 2 service processor 4 bus 5 server management means

Claims (2)

ＣＰＵと主記憶メモリを搭載したＣＥＬＬノードとＩ／Ｏノードとを含む１以上の運用パーティションと、ＣＥＬＬノードのみからなる１以上の予備パーティションと、を備えたサーバにおいて、前記運用パーティションへの組込前の前記予備パーティションに対する診断試験を、Ｉ／Ｏ系の診断機能を持たないＢＩＯＳによって適宜行うことを特徴とする予備ＣＥＬＬ試験システム。 Incorporation into the operation partition in a server including one or more operation partitions including a CELL node and an I / O node having a CPU and a main storage memory, and one or more spare partitions including only the CELL node A spare CELL test system, wherein a diagnostic test for the previous spare partition is appropriately performed by a BIOS not having an I / O system diagnostic function. 前記サーバとバス接続したサービスプロセッサから前記予備パーティションへの前記ＢＩＯＳのアップロードを行い診断試験を実行することを特徴とする請求項１記載の予備ＣＥＬＬ試験システム。
2. The spare CELL test system according to claim 1, wherein a diagnostic test is executed by uploading the BIOS to the spare partition from a service processor connected by bus to the server.
JP2005086462A 2005-03-24 2005-03-24 Standby cell test system Withdrawn JP2006268521A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005086462A JP2006268521A (en) 2005-03-24 2005-03-24 Standby cell test system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005086462A JP2006268521A (en) 2005-03-24 2005-03-24 Standby cell test system

Publications (1)

Publication Number Publication Date
JP2006268521A true JP2006268521A (en) 2006-10-05

Family

ID=37204411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005086462A Withdrawn JP2006268521A (en) 2005-03-24 2005-03-24 Standby cell test system

Country Status (1)

Country Link
JP (1) JP2006268521A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009205427A (en) * 2008-02-27 2009-09-10 Nec Corp Information-processing system, resource-diagnosing method, and diagnosis management program
JP2010092127A (en) * 2008-10-03 2010-04-22 Fujitsu Ltd Computer system, processor diagnostic method, and processor diagnosis control program
WO2010061446A1 (en) * 2008-11-27 2010-06-03 富士通株式会社 Information processing apparatus, processing unit switching method, and processing unit switching program
JP2012150699A (en) * 2011-01-20 2012-08-09 Nec Corp Failure detection device, failure detection method and failure detection program
US8321608B2 (en) 2007-03-01 2012-11-27 Hitachi, Ltd. Pool I/O device operation confirmation method and computer system
WO2015107650A1 (en) * 2014-01-16 2015-07-23 株式会社日立製作所 Management system for server system having plurality of servers
JP2016014940A (en) * 2014-06-30 2016-01-28 日本信号株式会社 System restoration circuit and system restoration method
JP2019079156A (en) * 2017-10-22 2019-05-23 ホーチキ株式会社 Tunnel disaster prevention system

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8321608B2 (en) 2007-03-01 2012-11-27 Hitachi, Ltd. Pool I/O device operation confirmation method and computer system
JP2009205427A (en) * 2008-02-27 2009-09-10 Nec Corp Information-processing system, resource-diagnosing method, and diagnosis management program
JP2010092127A (en) * 2008-10-03 2010-04-22 Fujitsu Ltd Computer system, processor diagnostic method, and processor diagnosis control program
WO2010061446A1 (en) * 2008-11-27 2010-06-03 富士通株式会社 Information processing apparatus, processing unit switching method, and processing unit switching program
JP5234115B2 (en) * 2008-11-27 2013-07-10 富士通株式会社 Information processing apparatus, processing unit switching method, and processing unit switching program
US8555110B2 (en) 2008-11-27 2013-10-08 Fujitsu Limited Apparatus, method, and program configured to embed a standby unit based on an abnormality of an active unit
JP2012150699A (en) * 2011-01-20 2012-08-09 Nec Corp Failure detection device, failure detection method and failure detection program
WO2015107650A1 (en) * 2014-01-16 2015-07-23 株式会社日立製作所 Management system for server system having plurality of servers
JP2016014940A (en) * 2014-06-30 2016-01-28 日本信号株式会社 System restoration circuit and system restoration method
JP2019079156A (en) * 2017-10-22 2019-05-23 ホーチキ株式会社 Tunnel disaster prevention system

Similar Documents

Publication Publication Date Title
JP2006268521A (en) Standby cell test system
US9026858B2 (en) Testing server, information processing system, and testing method
JP4586750B2 (en) Computer system and start monitoring method
JP5234115B2 (en) Information processing apparatus, processing unit switching method, and processing unit switching program
KR100725080B1 (en) Method and apparatus for monitoring number of lanes between controller and pci express device
US10789141B2 (en) Information processing device and information processing method
JP5822527B2 (en) Information processing apparatus, control method thereof, and control program
US20160378603A1 (en) Automated fault recovery
WO2007088575A1 (en) System monitor device control method, program, and computer system
WO2019156062A1 (en) Information processing system, information processing device, bios updating method for information processing device, and bios updating program for information processing device
US20130117518A1 (en) System controller, information processing system and method of saving and restoring data in the information processing system
US7657734B2 (en) Methods and apparatus for automatically multi-booting a computer system
CN109976886B (en) Kernel remote switching method and device
JP2015035175A (en) Information processor, virtual machine control method and virtual machine control program
JP2008217265A (en) Pool i/o device operation confirmation method, and computer system
CN111427721B (en) Abnormality recovery method and device
US8745436B2 (en) Information processing apparatus, information processing system, and control method therefor
JP2011053780A (en) Restoration system, restoration method and backup control system
JP2008003735A (en) Automatic stop system of information processing system connected to uninterruptible power supply
US9195554B2 (en) Information processing apparatus and maintenance method of an information processing apparatus
JP4633553B2 (en) Debug system, debugging method and program
JP5549688B2 (en) Information processing system and method for controlling information processing system
JP2009015525A (en) Data processor and control method thereof
JP5953976B2 (en) Firmware exchange support program, firmware exchange support method, and processing apparatus
CN118590422A (en) Method, system, computer equipment and storage medium for realizing high availability of nodes

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080603