JP2006267416A - Inspection method of active matrix substrate - Google Patents
Inspection method of active matrix substrate Download PDFInfo
- Publication number
- JP2006267416A JP2006267416A JP2005084038A JP2005084038A JP2006267416A JP 2006267416 A JP2006267416 A JP 2006267416A JP 2005084038 A JP2005084038 A JP 2005084038A JP 2005084038 A JP2005084038 A JP 2005084038A JP 2006267416 A JP2006267416 A JP 2006267416A
- Authority
- JP
- Japan
- Prior art keywords
- pixel electrode
- active matrix
- matrix substrate
- video signal
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
Description
本発明は、液晶表示装置等に用いられるアクティブマトリクス基板の検査方法に関するものである。 The present invention relates to an inspection method for an active matrix substrate used in a liquid crystal display device or the like.
従来より、液晶表示装置、ＥＬ表示装置、プラズマ表示装置などの表示装置の駆動方式として、マトリクス状に配置された画素電極の各々にスイッチング素子を接続して選択駆動することにより、表示パターンを形成するアクティブマトリクス駆動方式が知られている。
アクティブマトリクス駆動方式の表示装置に用いられるアクティブマトリクス基板には、画素電極とこの画素電極を選択駆動するスイッチング素子とが形成されている。
Conventionally, as a driving method for a display device such as a liquid crystal display device, an EL display device, or a plasma display device, a display pattern is formed by connecting a switching element to each pixel electrode arranged in a matrix and selectively driving the pixel electrodes. An active matrix driving method is known.
An active matrix substrate used in an active matrix driving type display device has a pixel electrode and a switching element for selectively driving the pixel electrode.
以下、その単位画素部分を、図４により、説明する。
図４は、液晶を用いた画像表示装置のパネル部における単位画素部分の断面構成図である。
The unit pixel portion will be described below with reference to FIG.
FIG. 4 is a cross-sectional configuration diagram of a unit pixel portion in a panel portion of an image display device using liquid crystal.
同図において、１はＳｉ基板であり、その上に半導体プロセスによってＭＯＳ−ＦＥＴ（以下、単にＦＥＴともいう）２と電荷蓄積容量３が形成されている。ここで、４は絶縁体層、５はＦＥＴ２のソース、６はゲート、７はドレインである。また、８は絶縁体層４上に形成された画素電極であり、その下側の一部がＦＥＴ２のドレイン７に接続されていると共に、その接続部分から板状の導体部９を側方へ延ばし、導体部９とＳｉ基板１との間にＳｉＯ2からなる絶縁膜１０を介在させることで電荷蓄積容量３を構成している。
従って、Ｓｉ基板１に対して画素電極８とスイッチング素子であるＦＥＴ２と電荷蓄積容量部３からなる能動回路が形成されており、その能動回路がＳｉ基板１上に多数個マトリクス状に配列形成されることでアクティブマトリクス基板（以下、第１基板ともいう）１１を構成している。
In the figure, reference numeral 1 denotes a Si substrate, on which a MOS-FET (hereinafter also simply referred to as FET) 2 and a charge storage capacitor 3 are formed by a semiconductor process. Here, 4 is an insulator layer, 5 is the source of the FET 2, 6 is the gate, and 7 is the drain. Reference numeral 8 denotes a pixel electrode formed on the insulator layer 4. A part of the lower side of the pixel electrode is connected to the drain 7 of the FET 2, and the plate-like conductor portion 9 extends laterally from the connected portion. The charge storage capacitor 3 is configured by extending and interposing an insulating film 10 made of SiO 2 between the conductor portion 9 and the Si substrate 1.
Therefore, an active circuit including the pixel electrode 8, the switching element FET 2, and the charge storage capacitor portion 3 is formed on the Si substrate 1, and a large number of the active circuits are arranged in a matrix on the Si substrate 1. Thus, an active matrix substrate (hereinafter also referred to as a first substrate) 11 is configured.
一方、２１は第２基板であり、ガラス基板２２の片面に透明な共通電極膜２３を形成した構成になっている。そして、第１基板１１における能動回路の形成面側と第２基板２１における共通電極膜２３の形成面側を対向させて、その間隙に液晶３０を封止してあり、全体として画像表示装置のパネル部を構成している。なお、２４、２５はそれぞれ共通電極膜２３と画素電極８の表面に形成された配向膜である。 On the other hand, reference numeral 21 denotes a second substrate having a configuration in which a transparent common electrode film 23 is formed on one side of a glass substrate 22. Then, the active circuit formation surface side of the first substrate 11 and the formation surface side of the common electrode film 23 of the second substrate 21 are opposed to each other, and the liquid crystal 30 is sealed in the gap. The panel part is configured. Reference numerals 24 and 25 denote alignment films formed on the surfaces of the common electrode film 23 and the pixel electrode 8, respectively.
ところで、同図には図示されていないが、第１基板１１には、図５の等価回路図に示すように、各能動回路をＸ軸方向（水平走査方向）とＹ軸方向（垂直走査方向）に分割する形で、垂直アドレス回路１２によって制御される各走査信号用配線（単に、走査信号線ともいう）１３と、水平アドレス回路１４によって順次ＯＮ／ＯＦＦ制御される各ＦＥＴ１５を介して画素信号が印加される映像信号用配線（単に、映像信号線）１６とが交差する形でそれぞれ導体パターンとして形成されている。そして、各走査信号用配線１３はその配線に沿った各能動回路のＦＥＴ２のゲート６に接続されており、また各映像信号用配線１６はその配線に沿った各能動回路のＦＥＴ２のソース５に接続されている。 By the way, although not shown in the figure, each active circuit is arranged on the first substrate 11 in the X-axis direction (horizontal scanning direction) and the Y-axis direction (vertical scanning direction) as shown in the equivalent circuit diagram of FIG. ) In such a manner that each pixel is connected to each scanning signal wiring 13 (also simply referred to as a scanning signal line) 13 controlled by the vertical address circuit 12 and each FET 15 which is sequentially ON / OFF controlled by the horizontal address circuit 14. Each is formed as a conductor pattern so as to intersect with a video signal wiring (simply a video signal line) 16 to which a signal is applied. Each scanning signal wiring 13 is connected to the gate 6 of the FET 2 of each active circuit along the wiring, and each video signal wiring 16 is connected to the source 5 of the FET 2 of each active circuit along the wiring. It is connected.
次に、この画像表示装置の動作を図４に示した画素の構造と図５の回路構成を参照しながら説明する。
まず、垂直アドレス回路１２は映像信号に含まれる水平同期信号に同期して各走査信号用配線１３へ走査信号Ｘｊを順次出力し、走査信号Ｘｊが出力された走査信号用配線１３に接続されているＦＥＴ２をＯＮ状態にする。その状態で、水平アドレス回路１４は映像信号が含む画素信号の時系列的な出力タイミングに同期して映像信号５１、５２、５３により供給される書込み制御信号Ｙｊを各ＦＥＴ１５へ順次出力し、各ＦＥＴ１５を順次ＯＦＦ→ＯＮ→ＯＦＦの状態に切換えてゆく。
Next, the operation of the image display apparatus will be described with reference to the pixel structure shown in FIG. 4 and the circuit configuration shown in FIG.
First, the vertical address circuit 12 sequentially outputs the scanning signal Xj to each scanning signal wiring 13 in synchronization with the horizontal synchronizing signal included in the video signal, and is connected to the scanning signal wiring 13 from which the scanning signal Xj is output. FET2 is turned on. In this state, the horizontal address circuit 14 sequentially outputs the write control signal Yj supplied from the video signals 51, 52, and 53 to each FET 15 in synchronization with the time-series output timing of the pixel signals included in the video signal. The FET 15 is sequentially switched from OFF to ON to OFF.
その結果、走査信号Ｘｊが出力された走査信号用配線１３に接続されているＦＥＴ２を介して各画素電極８に画素信号に対応する電圧が印加され、その各画素電極８とそれに対向した共通電極膜２３の部分領域との間に介在する液晶３０の容量及び画素電極８に付加されている電荷蓄積容量部３の容量に電荷が蓄積される。
そして、電荷蓄積容量部３の各容量に蓄積された電荷は次フィールドで書換えられるまで保持され、各画素電極８と共通電極膜２３の対向領域に介在した液晶３０が印加電圧に対応した電界によってその光透過率を変化させることに基づいて入射光Ｌが各画素電極８の領域毎に変調され、その結果、画素単位で変調された出射光が得られる。従って、この画像表示装置のパネル部には入力映像信号に対応した画像がフィールド単位で順次表示されることになる。
As a result, a voltage corresponding to the pixel signal is applied to each pixel electrode 8 via the FET 2 connected to the scanning signal wiring 13 from which the scanning signal Xj is output, and each pixel electrode 8 and the common electrode opposite to the pixel electrode 8 are applied. Charges are accumulated in the capacitance of the liquid crystal 30 interposed between the partial regions of the film 23 and the capacitance of the charge storage capacitance portion 3 added to the pixel electrode 8.
The charges stored in the capacitors of the charge storage capacitor unit 3 are held until they are rewritten in the next field, and the liquid crystal 30 interposed between the pixel electrodes 8 and the common electrode film 23 is subjected to an electric field corresponding to the applied voltage. Based on the change of the light transmittance, the incident light L is modulated for each region of each pixel electrode 8, and as a result, emitted light modulated in units of pixels is obtained. Accordingly, images corresponding to the input video signal are sequentially displayed on the panel unit of the image display device in units of fields.
ここで、上記のような液晶等の電気光学材料と能動回路で画素を構成する画像表示装置では、表示画像の高解像度化に伴い、各画素部分における素子欠陥の発生等が重要な問題になっている。表示上確認される欠陥としては、画素単位で発生する点状欠陥と、同一の映像信号用配線又は走査信号用配線に沿った画素で組織的に発生する線状欠陥とがあるが、特に線状欠陥は表示画面で著しく目立つために致命的な欠陥となる。
そのため、従来から、完成した画像表示装置のパネル部について、前記の欠陥の有無を確認するための検査工程が不可欠になっている。すなわち、上記の欠陥が一つでもあれば、不良品として廃棄する必要がある。
Here, in the image display device in which the pixel is configured by an electro-optical material such as liquid crystal and an active circuit as described above, the occurrence of an element defect in each pixel portion becomes an important problem as the resolution of the display image increases. ing. Defects to be confirmed on display include dot-like defects that occur in units of pixels and linear defects that occur systematically in pixels along the same video signal wiring or scanning signal wiring. Since the defect is noticeable on the display screen, it becomes a fatal defect.
Therefore, conventionally, an inspection process for confirming the presence or absence of the defect is indispensable for the panel portion of the completed image display apparatus. That is, if there is even one of the above defects, it is necessary to discard it as a defective product.
この画像表示装置（アクティブマトリクス基板の場合もある）の欠陥検査方法には、従来、大別すると次のような方法がある。
（１）完成した画像表示装置の表示状態を直接的な目視手段又は光センサを用いた手段によって確認する方法。
（２）通常の映像信号の書込み動作で各能動回路の容量に電荷を蓄積させた後、蓄積された電荷を逆に読出すことにより、各能動回路が正常に動作しているか否かを電気的に検査する方法（例えば、特許文献１参照。）。
（３）通常の映像信号入力線の入力端子に検査信号を入力して能動回路を動作させ、入力端子に生じる電位または電流を測定する方法（例えば、特許文献２参照。）。
Conventionally, defect inspection methods of this image display device (which may be an active matrix substrate) are roughly classified into the following methods.
(1) A method of confirming the display state of the completed image display device by direct visual means or means using an optical sensor.
(2) After accumulating charges in the capacitance of each active circuit in a normal video signal write operation, the accumulated charges are read in reverse to determine whether each active circuit is operating normally. (For example, refer to Patent Document 1).
(3) A method in which an inspection signal is input to an input terminal of a normal video signal input line, an active circuit is operated, and a potential or current generated at the input terminal is measured (for example, see Patent Document 2).
なお、（１）の方法は、画像表示装置を完成した後に実行され、（２）及び（３）の方法はアクティブマトリクス基板（第１基板）を完成した後の液晶３０の組込み前に実行される。
ところで、上記した各欠陥検査方法には次のような問題点がある。
まず、上記（１）の検査方法によれば、表示上の欠陥の有無及び欠陥の発生箇所は確認できるが、欠陥の発生原因（断線や短絡等）を特定できないし、液晶注入後の検査であるため、欠陥が確認された場合には、液晶注入工程を経た分の余計な製造コストが無駄になってしまうという問題がある。
また、上記（２）の検査方法によれば、液晶３０の組込み前のアクティブマトリクス基板を検査できることを除けば、表示上の欠陥の有無及び欠陥の発生箇所は確認できるが、欠陥の発生原因（断線や短絡等）を特定できないという問題がある。
By the way, each defect inspection method described above has the following problems.
First, according to the inspection method of (1) above, the presence or absence of defects on the display and the location of the defect can be confirmed, but the cause of the defect (disconnection, short circuit, etc.) cannot be specified, and inspection after liquid crystal injection Therefore, when a defect is confirmed, there is a problem that an extra manufacturing cost corresponding to the liquid crystal injection process is wasted.
Further, according to the inspection method of (2) above, except that the active matrix substrate before the liquid crystal 30 can be assembled can be inspected, the presence or absence of defects on the display and the location where the defects are generated can be confirmed. There is a problem that a disconnection, a short circuit, etc.) cannot be specified.
また、上記（３）の検査方法によれば、欠陥の発生箇所や発生原因の特定もある程度可能であるが、以下に示すような問題がある。
すなわち、アクティブマトリクス基板１１の製造過程において、画素電極８を形成する際には、フォトリソグラフィー技術が用いられる。
画素電極８を形成したときの基板表面の形態を示したものを図３に示す。図３は、アクティブマトリクス基板の画素電極パターンを示す図である。
画素電極８の表面積は大きい方が画像表示装置の性能上望ましく、そのため画素間隙１７はできる限り狭い方が望ましい。従って、できる限り狭い画素間隙１７を実現するためにフォトリソグラフィー技術の能力限界に近いパターン間隙にて画素間隙１７をエッチングして形成する必要が生じる。しかし、何らかのプロセス上の異常が生じた場合、隣接する例えば画素電極間がショートしてしまう可能性がある。
Further, according to the inspection method (3) above, it is possible to identify the location and cause of the defect to some extent, but there are the following problems.
That is, when the pixel electrode 8 is formed in the manufacturing process of the active matrix substrate 11, a photolithography technique is used.
FIG. 3 shows the form of the substrate surface when the pixel electrode 8 is formed. FIG. 3 is a diagram showing a pixel electrode pattern of the active matrix substrate.
A larger surface area of the pixel electrode 8 is desirable from the viewpoint of the performance of the image display device, and therefore the pixel gap 17 is desirably as narrow as possible. Therefore, in order to realize the pixel gap 17 as narrow as possible, it is necessary to form the pixel gap 17 by etching at a pattern gap close to the capability limit of the photolithography technique. However, when some process abnormality occurs, there is a possibility that adjacent pixel electrodes, for example, are short-circuited.
上記（３）の方法では水平走査方向に隣接する例えば画素電極８ａと画素電極８ｂとのショートを検出するために、画素電極８ａ及び画素電極８ｂにそれぞれ映像信号を印加して、この映像信号間の差を検出することにより、異常（ショート）を検査している。ここで、画素電極間のショートは水平走査方向に隣接する画素電極８ａと画素電極８ｂとの間に限らず、垂直走査方向に隣接する例えば画素電極８ａと画素電極８ｃとの間でも同じ確率で発生する。この場合、画素電極８ａと画素電極８ｃに対する信号線は同一の映像信号になるため、映像信号の入力側の信号変化により異常を検出することは出来ず、これを検出するには、映像表示装置を完成するまで、欠陥の検出が不可能で、多大のコストのロスを生じているという問題があった。 In the method (3), in order to detect, for example, a short circuit between the pixel electrode 8a and the pixel electrode 8b adjacent in the horizontal scanning direction, video signals are applied to the pixel electrode 8a and the pixel electrode 8b, respectively. Abnormality (short) is inspected by detecting the difference between the two. Here, the short circuit between the pixel electrodes is not limited to between the pixel electrode 8a and the pixel electrode 8b adjacent in the horizontal scanning direction, but also between the pixel electrode 8a and the pixel electrode 8c adjacent in the vertical scanning direction with the same probability. appear. In this case, since the signal lines for the pixel electrode 8a and the pixel electrode 8c are the same video signal, an abnormality cannot be detected due to a signal change on the input side of the video signal. Until the process is completed, it is impossible to detect defects, resulting in a great cost loss.
そこで、本発明は、上記問題を解決し、アクティブマトリクス基板における垂直走査方向（映像信号線に平行な方向に）に隣接する画素電極間のショートを効率よく検出できるアクティブマトリクス基板の検査方法を提供することを目的とするものである。 Therefore, the present invention provides an inspection method for an active matrix substrate that solves the above problems and can efficiently detect a short circuit between adjacent pixel electrodes in the vertical scanning direction (in a direction parallel to the video signal line) in the active matrix substrate. It is intended to do.
上記目的を達成するための手段として、本発明のアクティブマトリクス基板の検査方法は、基板上に複数の走査信号線と複数の映像信号線とが互い直交して形成され、前記複数の走査信号線と前記複数の映像信号線の交差部に各信号線と接続された複数の画素がマトリクス状に配置されたアクティブマトリクス基板の検査方法において、前記複数の画素の画素電極を形成する際、前記複数の映像信号線に平行な方向に、第1くし型金属線と前記第1くし型金属線の間に挿入され、かつ前記第1くし型金属線と絶縁層を介して形成された第２くし型金属線とを形成した後、前記第1、第２くし型金属線間に電圧を印加し、検出される電流の有無により前記第1、第２くし型金属線間に第1ショートがあるかどうかの判定を行い、次に、前記第1ショートが検出なしと判定された場合には、前記複数の映像信号に直交する走査信号線の方向に、所定の間隔を有した複数の垂直金属線を形成した後、隣接する２つの映像信号線に順次電圧を印加し、検出される電流の有無により前記複数の垂直金属線間に第２ショートがあるかどうかの判定を行い、前記第1ショートが検出ありと判定された場合に、前記複数の垂直配線を形成しない指示信号の出力を行うことを特徴とするアクティブマトリクス基板の検査方法を提供しようとするものである。 As a means for achieving the above object, in the inspection method for an active matrix substrate of the present invention, a plurality of scanning signal lines and a plurality of video signal lines are formed on the substrate so as to be orthogonal to each other, and the plurality of scanning signal lines are formed. In the active matrix substrate inspection method in which a plurality of pixels connected to each signal line are arranged in a matrix at intersections of the plurality of video signal lines, the pixel electrodes of the plurality of pixels are formed when the plurality of pixels are formed. The second comb is inserted between the first comb-shaped metal line and the first comb-shaped metal line in a direction parallel to the video signal line, and is formed through the first comb-shaped metal line and the insulating layer. After forming the mold metal line, a voltage is applied between the first and second comb metal lines, and there is a first short between the first and second comb metal lines depending on the presence or absence of a detected current. Whether the first short is If it is determined that there is no detection, a plurality of vertical metal lines having a predetermined interval are formed in the direction of the scanning signal line orthogonal to the plurality of video signals, and then sequentially applied to two adjacent video signal lines. A voltage is applied to determine whether or not there is a second short between the plurality of vertical metal lines according to the presence or absence of a detected current, and when it is determined that the first short is detected, the plurality of vertical It is an object of the present invention to provide an inspection method for an active matrix substrate characterized in that an instruction signal is output without forming a wiring.
本発明のアクティブマトリクス基板の検査方法は、請求項１記載によれば、前記複数の画素の画素電極を形成する際、前記複数の映像信号線に平行な方向に、第1くし型金属線と前記第1くし型金属線の間に挿入され、かつ前記第1くし型金属線と絶縁層を介して形成された第２くし型金属線とを形成した後、前記第1、第２くし型金属線間に電圧を印加し、検出される電流の有無により前記第1、第２くし型金属線間に第1ショートがあるかどうかの判定を行い、次に、前記第1ショートが検出なしと判定された場合には、前記複数の映像信号に直交する走査信号線の方向に、所定の間隔を有した複数の垂直金属線を形成した後、隣接する２つの映像信号線に順次電圧を印加し、検出される電流の有無により前記複数の垂直金属線間に第２ショートがあるかどうかの判定を行い、前記第1ショートが検出ありと判定された場合に、前記複数の垂直配線を形成しない指示信号の出力を行うので、アクティブマトリクス基板における垂直走査方向（映像信号線に平行な方向に）に隣接する画素電極間のショートを効率よく検出できるアクティブマトリクス基板の検査方法を提供できるという効果がある。 According to the active matrix substrate inspection method of the present invention, when the pixel electrodes of the plurality of pixels are formed, the first comb-shaped metal line is formed in a direction parallel to the plurality of video signal lines. After forming the first comb-shaped metal wire and the second comb-shaped metal wire formed between the first comb-shaped metal wire and the insulating layer, the first and second comb-shaped wires are formed. A voltage is applied between the metal wires, and it is determined whether or not there is a first short between the first and second comb-type metal wires according to the presence or absence of the detected current, and then the first short is not detected. If a plurality of vertical metal lines having a predetermined interval are formed in the direction of the scanning signal line orthogonal to the plurality of video signals, a voltage is sequentially applied to two adjacent video signal lines. And a second short circuit between the plurality of vertical metal lines depending on the presence or absence of the detected current. When it is determined that the first short circuit is detected, an instruction signal that does not form the plurality of vertical wirings is output, so that the vertical scanning direction in the active matrix substrate (in the video signal line) There is an effect that it is possible to provide an inspection method for an active matrix substrate capable of efficiently detecting a short circuit between pixel electrodes adjacent to each other in a parallel direction.
以下、本発明の実施の形態につき、好ましい実施例により、図面を参照して説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings by way of preferred examples.
本発明のアクティブマトリクス基板の実施例を、上述した図４及び５により説明する。
まず、アクティブマトリクス基板の構成を説明する。
アクティブマトリクス基板（第１基板）１１には、Ｓｉ基板１面に、少なくともスイッチング素子（ＦＥＴ）２と電荷蓄積容量３と、スイッチング素子２の出力端子（ドレイン）７に接続された画素電極８とからなる能動回路がマトリクス状に配列・形成されている。
An embodiment of the active matrix substrate of the present invention will be described with reference to FIGS.
First, the configuration of the active matrix substrate will be described.
An active matrix substrate (first substrate) 11 includes at least a switching element (FET) 2, a charge storage capacitor 3, and a pixel electrode 8 connected to an output terminal (drain) 7 of the switching element 2 on the surface of the Si substrate 1. An active circuit made of is arranged and formed in a matrix.
ここで、４、４ａは絶縁体層、５はＦＥＴ２のソース、６はゲート、７はドレインである。また、画素電極８は絶縁体層４ａの上に形成されて、その下側の一部がＦＥＴ２のドレイン７に接続されていると共に、その接続部分から板状の導体部９が側方に伸びており、導体部９とＳｉ基板１の間にＳｉＯ2の絶縁膜１０を介在させることで電荷蓄積容量３を構成している。 Here, 4 and 4a are insulator layers, 5 is the source of FET2, 6 is the gate, and 7 is the drain. Further, the pixel electrode 8 is formed on the insulator layer 4a, a part of the lower side thereof is connected to the drain 7 of the FET 2, and a plate-like conductor part 9 extends laterally from the connected part. The charge storage capacitor 3 is configured by interposing an insulating film 10 of SiO 2 between the conductor portion 9 and the Si substrate 1.
また、前記の各能動回路をＸ軸方向（水平走査方向）とＹ軸方向（垂直走査方向）に分割する態様で複数の走査信号用配線１３と画素信号の書込みを制御するスイッチング素子１５を介した複数の映像信号用配線１６とが交差する形で形成されており、前記の各能動回路のスイッチング素子２の入力端子（ソース）５には対応する映像信号用配線１６が、スイッチング制御端子（ゲート）６には対応する走査信号用配線１３がそれぞれ接続されている。
以上の構造は、公知の方法で製造される。
Further, each of the active circuits is divided into an X-axis direction (horizontal scanning direction) and a Y-axis direction (vertical scanning direction) through a plurality of scanning signal wirings 13 and a switching element 15 that controls writing of pixel signals. The plurality of video signal wirings 16 intersect with each other, and the video signal wiring 16 corresponding to the input terminal (source) 5 of the switching element 2 of each active circuit is a switching control terminal ( A corresponding scanning signal line 13 is connected to each of the gates 6.
The above structure is manufactured by a known method.
アクティブマトリクス基板１１の製造過程において、画素電極８を形成する際には、まずアルミをスパッタにより所定の絶縁体層４ａ表面に形成し、フォトリソグラフィーとドライエッチにより画素電極８間の画素間隙１７に対応したパターンのアルミを除去する（画素電極分離工程）。
このとき、画素電極分離工程は、第１の画素電極分離工程と第２の画素電極分離工程よりなる。
In forming the pixel electrode 8 in the manufacturing process of the active matrix substrate 11, first, aluminum is formed on the surface of the predetermined insulator layer 4 a by sputtering, and the pixel gap 17 between the pixel electrodes 8 is formed by photolithography and dry etching. The corresponding pattern of aluminum is removed (pixel electrode separation step).
At this time, the pixel electrode separation step includes a first pixel electrode separation step and a second pixel electrode separation step.
まず、第１の画素電極分離工程を説明する。
図１は、本発明のアクティブマトリクス基板の検査方法の実施例における第１の画素分離工程後の画素電極パターンを示す図である。
同図において、斜線ハッチング部分および画素電極パターン内の黒線部分は、絶縁体層４ａ表面に形成したアルミをエッチングにより除去してあることを示している。通常は画素電極８の４辺全てを一度に除去して正方形の画素を分離するが、本発明においては画素電極８の４辺のうち上下２辺のみをまず除去する。
First, the first pixel electrode separation step will be described.
FIG. 1 is a diagram showing a pixel electrode pattern after a first pixel separation step in an embodiment of the active matrix substrate inspection method of the present invention.
In the figure, the hatched portion and the black line portion in the pixel electrode pattern indicate that the aluminum formed on the surface of the insulator layer 4a has been removed by etching. Normally, all four sides of the pixel electrode 8 are removed at a time to separate a square pixel. In the present invention, only the upper and lower sides of the four sides of the pixel electrode 8 are first removed.
すなわち、水平走査方向に配列すべき画素電極８の行の上下の間隙１７及び奇数行の最後の画素電極例えば１行目の図示右端の画素電極８ｄの右側の左右の間隙１７ｄと、偶数行の最初の画素電極例えば２行目の図示左端の画素電極８ａの左側の左右の間隙１７ａとをエッチングにより形成する。
この第１の画素電極分離工程により、噛合うが電気的に分離された櫛型の２つの領域４０ａ、４０ｂが形成される。
That is, the upper and lower gaps 17 in the row of pixel electrodes 8 to be arranged in the horizontal scanning direction, the last pixel electrode in the odd row, for example, the right and left gap 17d on the rightmost pixel electrode 8d in the first row, and the even row The first pixel electrode, for example, the left and right gaps 17a on the left side of the leftmost pixel electrode 8a in the second row are formed by etching.
By this first pixel electrode separation step, two comb-shaped regions 40a and 40b which are meshed but electrically separated are formed.
領域４０ａに接続する外部引出電極４１を、領域４０ｂに接続する外部引出し電極４２を、それぞれ上記アルミのエッチングの際に形成しておく。
第１の画素電極分離工程が完了後、外部引出電極４１と外部引出電極４２間に、所定の直流電圧例えば４Ｖの直流電圧を印加して流れる電流を測定することで、垂直走査方向に隣接することになる画素電極８ａと画素電極８ｃとの間のショートを検出することが可能となる。すなわち、測定される電流が０の場合はショート無しと判定し、一定以上の電流が流れた場合は画素間にショートがあると判定する。
An external extraction electrode 41 connected to the region 40a and an external extraction electrode 42 connected to the region 40b are respectively formed during the etching of the aluminum.
After the first pixel electrode separation step is completed, a predetermined DC voltage, for example, a DC voltage of 4 V is applied between the external extraction electrode 41 and the external extraction electrode 42 to measure a flowing current, thereby adjacent to the vertical scanning direction. It becomes possible to detect a short circuit between the pixel electrode 8a and the pixel electrode 8c. That is, it is determined that there is no short circuit when the measured current is 0, and it is determined that there is a short circuit between pixels when a current of a certain level or more flows.
ショートが１箇所でも存在すると形成すべきアクティブマトリクス基板１１は不良品となるので、このように測定検査することによって、垂直方向に隣接する画素電極８間のショートを確実に検出でき、良品を判別できる。これらにショートの欠陥がない良品のアクティブマトリクス基板１１となるべき基板を、次の第２の画素電極分離工程に進める。 Since the active matrix substrate 11 to be formed becomes a defective product if a short circuit exists even at one location, a short circuit between the pixel electrodes 8 adjacent in the vertical direction can be reliably detected by this measurement and inspection, and a good product is discriminated. it can. A substrate to be a non-defective active matrix substrate 11 free from short-circuit defects is advanced to the next second pixel electrode separation step.
第２の画素電極分離工程では、図２に示すマスクを用いてフォトリソグラフィー技術によって、所定のアルミをエッチングする。
図２は、本発明のアクティブマトリクス基板の検査方法の実施例における第２の画素電極分離工程に用いるフォトマスクパターンを示す図である。
同図において、実線部は、マスクの開口部を示し、このマスクを使用して、開口部に対応して画素電極８の左右の間隙１７がエッチングによって形成される。点線部は、画素電極の上下の間隙１７を示している。
In the second pixel electrode separation step, predetermined aluminum is etched by photolithography using the mask shown in FIG.
FIG. 2 is a view showing a photomask pattern used in the second pixel electrode separation step in the embodiment of the inspection method of the active matrix substrate of the present invention.
In the figure, the solid line portion shows the opening of the mask, and using this mask, the left and right gaps 17 of the pixel electrode 8 are formed by etching corresponding to the opening. The dotted line portion indicates the gap 17 above and below the pixel electrode.
この第２の画素電極分離工程により、図３に示すアクティブマトリクス基板が得られる。
図３は、アクティブマトリクス基板の画素電極パターンを示す図である。
同図において、ハッチング部及び画素電極パターン内の実線部はアルミの除去された部分であり、正方形状の画素電極８が所定の間隙１７で形成されている。
なお、画素電極間隙１７がクロスするポイントすなわち画素電極間隙の交点８Ａは２回エッチングされるため他の位置の間隙より若干凹み量が多くなってしまうが、画像上の問題は生じない。
By this second pixel electrode separation step, the active matrix substrate shown in FIG. 3 is obtained.
FIG. 3 is a diagram showing a pixel electrode pattern of the active matrix substrate.
In the figure, the hatched portion and the solid line portion in the pixel electrode pattern are portions where aluminum is removed, and square pixel electrodes 8 are formed with a predetermined gap 17.
Note that since the point where the pixel electrode gap 17 crosses, that is, the intersection 8A of the pixel electrode gap is etched twice, the amount of dents is slightly larger than the gap at other positions, but there is no problem on the image.
ここで、水平走査方向に隣接する画素電極８間例えば画素電極８ａと画素電極８ｂ間のショートの検出を行う。これを、図５によって説明する。
アクティブマトリクス基板１１のスイッチング素子２の入力端子に接続する隣接する複数例えば２本の映像信号用配線１６に、図示左から右に向って映像信号５１、映像信号５２をそれぞれ供給する。映像信号５１、映像信号５２は、４Ｖの同一周波数の数ＭＨｚのパルス波であり、映像信号５１と映像信号５２は互いに位相が反転している。
Here, a short circuit between the pixel electrodes 8 adjacent in the horizontal scanning direction, for example, the pixel electrode 8a and the pixel electrode 8b is detected. This will be described with reference to FIG.
A video signal 51 and a video signal 52 are respectively supplied from the left to the right in the figure to a plurality of adjacent, for example, two video signal lines 16 connected to the input terminal of the switching element 2 of the active matrix substrate 11. The video signal 51 and the video signal 52 are pulse waves of several MHz having the same frequency of 4V, and the phases of the video signal 51 and the video signal 52 are inverted.
水平アドレス回路１４より、所定のＦＥＴ１５を同時にＯＮする制御信号Ｙｊを印加して対応する画素電極８ａ及び画素電極８ｂをＯＮにし、映像信号用配線を通して映像信号５１、映像信号５２を供給する。
一方、垂直アドレス回路１２より、所定の走査信号用配線１３に走査信号Ｘｊを供給して画素電極８ａ及び８ｂに対応するＦＥＴ２をＯＮにする。これにより、映像信号５１は
それぞれ対応する画素電極８ａ及び画素電極８ｂに供給される。
The horizontal address circuit 14 applies the control signal Yj for simultaneously turning on the predetermined FET 15 to turn on the corresponding pixel electrode 8a and pixel electrode 8b, and supplies the video signal 51 and the video signal 52 through the video signal wiring.
On the other hand, the vertical address circuit 12 supplies a scanning signal Xj to a predetermined scanning signal wiring 13 to turn on the FET 2 corresponding to the pixel electrodes 8a and 8b. Thereby, the video signal 51 is supplied to the corresponding pixel electrode 8a and pixel electrode 8b, respectively.
あるタイミングでは４Ｖの映像信号５１及び−４Ｖ映像信号５２（これらは、一方がプラスのときは、他方はマイナスになる）の供給側には電流計６１及び電流計６２がそれぞれ接続されており、画素電極８ａと画素電極８ｂとの間にには８Ｖ印加されており、画素電極８ａと画素電極８ｂとがショートしていると、それらの電流計６１、６２に電流が流れるので、この電流を検出して、ショートが有ることがわかる。電流計６１、６２に電流が流れなければ、ショートが無いと判定できる。 At a certain timing, an ammeter 61 and an ammeter 62 are connected to the supply side of the 4V video signal 51 and the -4V video signal 52 (they are negative when one is positive), 8V is applied between the pixel electrode 8a and the pixel electrode 8b. If the pixel electrode 8a and the pixel electrode 8b are short-circuited, current flows through the ammeters 61 and 62. Detects that there is a short. If no current flows through the ammeters 61 and 62, it can be determined that there is no short circuit.
この動作を順次、水平走査方向の隣接する画素電極に繰り返すことによって、水平方向を検査でき、さらに垂直方向にシフトしてこれを繰り返せばアクティブマトリクス基板１１のすべての水平走査方向の隣接する画素電極８間のショートの有無を検出できる。
これらの２回の検査で良品となったアクティブマトリクス基板１１は、対向する第２電極との間に液晶を封止して、画像表示装置に組み立てられる。
By repeating this operation sequentially for adjacent pixel electrodes in the horizontal scanning direction, the horizontal direction can be inspected, and further by shifting in the vertical direction and repeating this operation, adjacent pixel electrodes in all the horizontal scanning directions of the active matrix substrate 11 The presence or absence of a short circuit between 8 can be detected.
The active matrix substrate 11 that has become non-defective in these two inspections is assembled into an image display device by sealing liquid crystal between the opposing second electrodes.
以上説明したように、本発明のアクティブマトリクス基板の検査方法においては、画素電極分離工程を第１の画素電極分離工程と第２の画素電極分離工程に分離するとともに、第１の画素電極分離工程後に、垂直方向に隣接する画素電極間のショートを検出する検査を行い、第２の画素電極分離工程後に得られる正規の画素電極については、水平走査方向に隣接する画素電極間のショートを検出するので、これまで検出が不可能であった垂直方向に隣接する画素電極間のショートを高感度に検出できる。 As described above, in the active matrix substrate inspection method of the present invention, the pixel electrode separation step is separated into the first pixel electrode separation step and the second pixel electrode separation step, and the first pixel electrode separation step. Later, a test for detecting a short circuit between pixel electrodes adjacent in the vertical direction is performed, and for a normal pixel electrode obtained after the second pixel electrode separation step, a short circuit between pixel electrodes adjacent in the horizontal scanning direction is detected. Therefore, it is possible to detect with high sensitivity a short circuit between pixel electrodes adjacent in the vertical direction, which could not be detected so far.
１…Ｓｉ基板、２…ＦＥＴ(スイッチング素子)、３…電荷蓄積容量、４、４ａ…絶縁体層、５…ソース(入力端子)、６…ゲート(スイッチング制御端子)、７…ドレイン(出力端子)、８、８ａ、８ｂ、８ｃ、８ｄ、８ｅ、８ｆ、８ｇ…画素電極、８Ａ…画素電極間隙の交点、９…導体部、１０…絶縁膜、１１…アクティブマトリクス基板（第１基板）、１２…垂直アドレス回路、１３…走査信号用配線（走査信号線）、１４…水平アドレス回路、１５…ＦＥＴ(スイッチング素子)、１６…映像信号用配線、（映像信号線）、１７…画素間隙、２１…第２基板、２２…ガラス基板、２３…共通電極膜、２４、２５…配向膜、３０…液晶(光変調層)、４０ａ、４０ｂ…領域、４１、４２…外部引出電極、５１、５２、５３…映像信号。
DESCRIPTION OF SYMBOLS 1 ... Si substrate, 2 ... FET (switching element), 3 ... Charge storage capacity, 4, 4a ... Insulator layer, 5 ... Source (input terminal), 6 ... Gate (switching control terminal), 7 ... Drain (output terminal) 8, 8 a, 8 b, 8 c, 8 d, 8 e, 8 f, 8 g... Pixel electrode, 8 A... Intersection of the pixel electrode gap, 9... Conductor portion, 10. DESCRIPTION OF SYMBOLS 12 ... Vertical address circuit, 13 ... Scanning signal wiring (scanning signal line), 14 ... Horizontal address circuit, 15 ... FET (switching element), 16 ... Video signal wiring (video signal line), 17 ... Pixel gap, 21 ... Second substrate, 22 ... Glass substrate, 23 ... Common electrode film, 24, 25 ... Alignment film, 30 ... Liquid crystal (light modulation layer), 40a, 40b ... Region, 41, 42 ... External extraction electrode, 51, 52 53: Video signal.
Claims (1)
前記複数の画素の画素電極を形成する際、前記複数の映像信号線に平行な方向に、第1くし型金属線と前記第1くし型金属線の間に挿入され、かつ前記第1くし型金属線と絶縁層を介して形成された第２くし型金属線とを形成した後、前記第1、第２くし型金属線間に電圧を印加し、検出される電流の有無により前記第1、第２くし型金属線間に第1ショートがあるかどうかの判定を行い、
次に、前記第1ショートが検出なしと判定された場合には、前記複数の映像信号に直交する走査信号線の方向に、所定の間隔を有した複数の垂直金属線を形成した後、隣接する２つの映像信号線に順次電圧を印加し、検出される電流の有無により前記複数の垂直金属線間に第２ショートがあるかどうかの判定を行い、前記第1ショートが検出ありと判定された場合に、前記複数の垂直配線を形成しない指示信号の出力を行うことを特徴とするアクティブマトリクス基板の検査方法。
A plurality of pixels in which a plurality of scanning signal lines and a plurality of video signal lines are formed orthogonal to each other on the substrate and connected to each signal line at an intersection of the plurality of scanning signal lines and the plurality of video signal lines In an inspection method of an active matrix substrate in which are arranged in a matrix,
When forming the pixel electrodes of the plurality of pixels, the first comb type metal line is inserted between the first comb type metal line and the first comb type metal line in a direction parallel to the plurality of video signal lines. After forming the metal wire and the second comb-shaped metal wire formed through the insulating layer, a voltage is applied between the first and second comb-shaped metal wires, and the first and second comb-shaped metal wires are detected depending on the presence or absence of the detected current. Determine if there is a first short between the second comb metal wires,
Next, when it is determined that the first short is not detected, a plurality of vertical metal lines having a predetermined interval are formed in a direction of a scanning signal line orthogonal to the plurality of video signals, and then adjacent to each other. Voltage is sequentially applied to the two video signal lines, and it is determined whether or not there is a second short between the plurality of vertical metal lines depending on the presence or absence of the detected current, and it is determined that the first short is detected. And an output of an instruction signal that does not form the plurality of vertical wirings.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005084038A JP2006267416A (en) | 2005-03-23 | 2005-03-23 | Inspection method of active matrix substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005084038A JP2006267416A (en) | 2005-03-23 | 2005-03-23 | Inspection method of active matrix substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006267416A true JP2006267416A (en) | 2006-10-05 |
Family
ID=37203492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005084038A Pending JP2006267416A (en) | 2005-03-23 | 2005-03-23 | Inspection method of active matrix substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006267416A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015014065A1 (en) * | 2013-07-31 | 2015-02-05 | 合肥京东方光电科技有限公司 | Method for detecting short circuit of signal line and repair line |
| WO2016078230A1 (en) * | 2014-11-20 | 2016-05-26 | 深圳市华星光电技术有限公司 | Pixel structure for improving bad detection rate, and detection method |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02299250A (en) * | 1989-05-15 | 1990-12-11 | Seiko Instr Inc | Manufacture of electrooptic device |
| JPH05240800A (en) * | 1991-09-10 | 1993-09-17 | Photon Dynamics Inc | Apparatus for inspecting liquid crystal display board |
| JPH086047A (en) * | 1994-06-20 | 1996-01-12 | Sharp Corp | Method for inspecting active matrix substrate |
| JP2000292811A (en) * | 1999-04-08 | 2000-10-20 | Toshiba Corp | Manufacture of matrix array substrate |
| JP2002090424A (en) * | 2000-09-14 | 2002-03-27 | Toshiba Corp | Matrix array board |
-
2005
- 2005-03-23 JP JP2005084038A patent/JP2006267416A/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02299250A (en) * | 1989-05-15 | 1990-12-11 | Seiko Instr Inc | Manufacture of electrooptic device |
| JPH05240800A (en) * | 1991-09-10 | 1993-09-17 | Photon Dynamics Inc | Apparatus for inspecting liquid crystal display board |
| JPH086047A (en) * | 1994-06-20 | 1996-01-12 | Sharp Corp | Method for inspecting active matrix substrate |
| JP2000292811A (en) * | 1999-04-08 | 2000-10-20 | Toshiba Corp | Manufacture of matrix array substrate |
| JP2002090424A (en) * | 2000-09-14 | 2002-03-27 | Toshiba Corp | Matrix array board |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015014065A1 (en) * | 2013-07-31 | 2015-02-05 | 合肥京东方光电科技有限公司 | Method for detecting short circuit of signal line and repair line |
| WO2016078230A1 (en) * | 2014-11-20 | 2016-05-26 | 深圳市华星光电技术有限公司 | Pixel structure for improving bad detection rate, and detection method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5377030A (en) | Method for testing active matrix liquid crystal by measuring voltage due to charge in a supplemental capacitor | |
| US9934741B1 (en) | Active device array substrate and method for inspecting the same | |
| US20020047838A1 (en) | Array substrate of liquid crystal display device | |
| JP4281622B2 (en) | Display device and inspection method | |
| KR101093229B1 (en) | Array subatrat and display apparatus having the same | |
| KR100471512B1 (en) | Test method of electro-optical device, test circuit of electro-optical device, electro-optical device, and electronic equipment | |
| JP6257192B2 (en) | Array substrate, inspection method thereof, and liquid crystal display device | |
| KR100436197B1 (en) | Testing method for array substrate | |
| EP0627722B1 (en) | Light valve device with failure detection circuit | |
| US20060192752A1 (en) | Inspection method semiconductor device and display device | |
| US20040239364A1 (en) | Method and apparatus for inspecting and repairing liquid crystal display device | |
| JPH0933874A (en) | Liquid crystal display device and its manufacture | |
| EP0629868B1 (en) | Flat panel display device and method of inspection of same | |
| JP3790684B2 (en) | Inspection circuit, inspection method, and liquid crystal cell manufacturing method | |
| JP6806933B2 (en) | Test circuit for in-cell touch panel | |
| JP2004354550A (en) | Display device and its test method | |
| JP2006267416A (en) | Inspection method of active matrix substrate | |
| JP2008065152A (en) | Liquid crystal display panel, inspection device and inspection method | |
| JP2007171428A (en) | Display panel manufacturing method, check method and device | |
| JPH10104563A (en) | Tft substrate testing method, tester and tester control method | |
| US20150235582A1 (en) | Array substrate, method for inspecting array substrate, and method for inspecting display panel | |
| KR20000032794A (en) | Method for testing failure in liquid crystal display | |
| WO2004109374A1 (en) | Method for testing array substrate and apparatus for testing array substrate | |
| US11971637B2 (en) | Display device and method of inspection | |
| US20210405491A1 (en) | Display device and method of inspection |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070629 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100729 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101029 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110304 |