JP2006245398A - Electret structure and its forming method - Google Patents
Electret structure and its forming method Download PDFInfo
- Publication number
- JP2006245398A JP2006245398A JP2005060577A JP2005060577A JP2006245398A JP 2006245398 A JP2006245398 A JP 2006245398A JP 2005060577 A JP2005060577 A JP 2005060577A JP 2005060577 A JP2005060577 A JP 2005060577A JP 2006245398 A JP2006245398 A JP 2006245398A
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- oxide film
- insulating film
- film
- electret
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G7/00—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture
- H01G7/02—Electrets, i.e. having a permanently-polarised dielectric
- H01G7/021—Electrets, i.e. having a permanently-polarised dielectric having an organic dielectric
Abstract
Description
本発明は、振動膜を用いたエレクトレットコンデンサーにおけるエレクトレット構造に関する。 The present invention relates to an electret structure in an electret condenser using a vibrating membrane.
従来、コンデンサーマイクロフォンなどの素子に応用される、永久的電気分極を有する誘電体であるエレクトレット素子として、FEP(フッ化エチレンプロピレン共重合体)又はポリテトラフルオロエチレンなどの有機系の高分子重合体が使用されていた。しかし、これらの材料を用いたエレクトレット素子は耐熱性に劣るため、基板実装されるリフロー用素子としての使用が困難であるという問題があった。 Conventionally, as an electret element, which is a dielectric material having permanent electric polarization, applied to an element such as a condenser microphone, an organic polymer such as FEP (fluorinated ethylene propylene copolymer) or polytetrafluoroethylene is used. Was used. However, since electret elements using these materials have poor heat resistance, there is a problem that they are difficult to use as reflow elements mounted on a substrate.
近年、微細加工技術を利用してエレクトレットの薄膜化又は小型化を達成するために、有機系の高分子重合体に代えて、特許文献1に示すようなシリコン酸化膜を用いたエレクトレットが提案されている。
In recent years, in order to achieve thinning or miniaturization of electrets using microfabrication technology, electrets using silicon oxide films as shown in
具体的には、特許文献1においては、基材表面にシリコン酸化膜を成膜した後、成膜雰囲気から大気開放することなく、水分を含まず且つ酸素を含有するガス雰囲気において当該シリコン酸化膜に対して200℃〜400℃で熱処理を行ない、その後、当該シリコン酸化膜に帯電処理を行なうことによりエレクトレットを形成することが開示されている。
しかしながら、エレクトレットには、液体に触れると電荷が抜けるという欠点がある。例えば、エレクトレット化したFEPをエタノールに浸すと、FEPに蓄積されていた電荷は0にはならないものの、大幅に減少する。本願発明者らの実験によれば、帯電量を示す表面電位が300VのFEP(具体的にはステンレス基板上に厚さ12.5μmで形成されたFEP)をエタノールに浸すと、表面電位は数V程度まで低下した。尚、この現象は、エタノールだけではなく他の有機溶剤や水にエレクトレットを浸した場合にも同様に発生する現象である。また、材料的にもFEP特有の現象ではなく、シリコン酸化膜等のエレクトレット材料全般に発生する現象である。 However, electrets have the disadvantage that charges are released when they come into contact with the liquid. For example, when electretized FEP is immersed in ethanol, the charge accumulated in the FEP does not become zero, but significantly decreases. According to the experiments by the inventors of the present application, when an FEP having a surface potential indicating a charge amount of 300 V (specifically, an FEP formed with a thickness of 12.5 μm on a stainless steel substrate) is immersed in ethanol, the surface potential is several. It decreased to about V. This phenomenon occurs similarly when the electret is immersed not only in ethanol but also in another organic solvent or water. In addition, the material is not a phenomenon peculiar to FEP but a phenomenon that occurs in general electret materials such as a silicon oxide film.
前記に鑑み、本発明は、電荷保持能力に優れたエレクトレット構造を提供することを目的とする。また、永久電荷を持つエレクトレットから構成されたエレクトレットコンデンサーをMEMS(Micro Electro Mechanical Systems)技術により製作することによって、チャージ供給回路が不要な小型のECM(エレクトレットコンデンサーマイクロフォン)を提供することを目的とする。 In view of the above, an object of the present invention is to provide an electret structure with excellent charge retention capability. Another object of the present invention is to provide a small ECM (electret condenser microphone) that does not require a charge supply circuit by manufacturing an electret condenser composed of electrets having a permanent charge by MEMS (Micro Electro Mechanical Systems) technology. .
前記の目的を達成するために、本発明に係る第1のエレクトレット構造は、第1の絶縁膜と、前記第1の絶縁膜上にパターニング形成され且つ電荷を蓄えているシリコン酸化膜と、前記シリコン酸化膜を覆うように形成された第2の絶縁膜とを備え、前記シリコン酸化膜の上端部は丸く形成されている。 In order to achieve the above object, a first electret structure according to the present invention includes a first insulating film, a silicon oxide film patterned on the first insulating film and storing charges, And a second insulating film formed so as to cover the silicon oxide film, and the upper end portion of the silicon oxide film is rounded.
本発明に係る第2のエレクトレット構造は、第1の絶縁膜と、前記第1の絶縁膜上にパターニング形成され且つ電荷を蓄えているシリコン酸化膜と、前記シリコン酸化膜を覆うように形成された第2の絶縁膜とを備え、前記第2の絶縁膜における前記シリコン酸化膜の上端部を覆う部分は丸く形成されている。 The second electret structure according to the present invention is formed so as to cover the first insulating film, the silicon oxide film patterned and stored on the first insulating film, and the silicon oxide film. And a portion covering the upper end of the silicon oxide film in the second insulating film is rounded.
本発明の第2のエレクトレット構造において、前記シリコン酸化膜の前記上端部は丸く形成されていることが好ましい。 In the second electret structure of the present invention, the upper end portion of the silicon oxide film is preferably rounded.
本発明の第1又は第2のエレクトレット構造において、前記第2の絶縁膜における前記シリコン酸化膜の側面を覆う部分の膜厚は、前記第2の絶縁膜における前記シリコン酸化膜の上面を覆う部分の膜厚と比べて大きいことが好ましい。 1st or 2nd electret structure of this invention WHEREIN: The film thickness of the part which covers the side surface of the said silicon oxide film in the said 2nd insulating film is a part which covers the upper surface of the said silicon oxide film in the said 2nd insulating film It is preferable that it is larger than the film thickness.
本発明の第1又は第2のエレクトレット構造において、前記第1の絶縁膜及び前記第2の絶縁膜は減圧CVD法により形成されたシリコン窒化膜であることが好ましい。 In the first or second electret structure of the present invention, the first insulating film and the second insulating film are preferably silicon nitride films formed by a low pressure CVD method.
本発明に係る第1のエレクトレット構造の形成方法は、第1の絶縁膜上に第1のシリコン酸化膜をパターニング形成する工程(a)と、前記第1のシリコン酸化膜を覆うように第2のシリコン酸化膜を形成する工程(b)と、前記第2のシリコン酸化膜の全面に対してドライエッチングを行なうことにより、前記第1のシリコン酸化膜の側面に前記第2のシリコン酸化膜からなるサイドウォールを形成する工程(c)と、前記第1のシリコン酸化膜及び前記サイドウォールを覆うように第2の絶縁膜を形成する工程(d)とを備えている。 The first electret structure forming method according to the present invention includes a step (a) of patterning and forming a first silicon oxide film on the first insulating film, and a second so as to cover the first silicon oxide film. The step (b) of forming the silicon oxide film and dry etching is performed on the entire surface of the second silicon oxide film, so that the second silicon oxide film is formed on the side surface of the first silicon oxide film. A step (c) of forming a side wall, and a step (d) of forming a second insulating film so as to cover the first silicon oxide film and the side wall.
本発明に係る第2のエレクトレット構造の形成方法は、第1の絶縁膜上にシリコン酸化膜を形成する工程(a)と、前記シリコン酸化膜における所定の領域を覆うマスクパターンを形成する工程(b)と、前記工程(b)の後に、前記マスクパターンを用いたウェットエッチングにより、前記シリコン酸化膜の上部を選択的に除去する工程(c)と、前記工程(c)の後に、前記マスクパターンを用いたドライエッチングにより、前記シリコン酸化膜をパターンニングする工程(d)と、前記工程(d)の後に、パターンニングされた前記シリコン酸化膜を覆うように第2の絶縁膜を形成する工程(e)とを備えている。 The second electret structure forming method according to the present invention includes a step (a) of forming a silicon oxide film on the first insulating film, and a step of forming a mask pattern covering a predetermined region in the silicon oxide film ( b), a step (c) of selectively removing the upper portion of the silicon oxide film by wet etching using the mask pattern after the step (b), and a step of the mask after the step (c). A step (d) of patterning the silicon oxide film by dry etching using a pattern, and a second insulating film is formed after the step (d) so as to cover the patterned silicon oxide film Step (e).
本発明の第1又は第2のエレクトレット構造の形成方法において、前記第1の絶縁膜及び前記第2の絶縁膜はシリコン窒化膜であることが好ましい。 In the first or second electret structure forming method of the present invention, it is preferable that the first insulating film and the second insulating film are silicon nitride films.
本発明に係る第3のエレクトレット構造の形成方法は、第1の絶縁膜上にシリコン酸化膜をパターニング形成する工程(a)と、前記シリコン酸化膜を覆うように第2の絶縁膜を形成する工程(b)と、前記第2の絶縁膜を覆うように第3の絶縁膜を形成する工程(c)と、前記第3の絶縁膜の全面に対してドライエッチングを行なうことにより、前記第2の絶縁膜の側面に前記第3の絶縁膜からなるサイドウォールを形成する工程(d)とを備えている。 The third electret structure forming method according to the present invention includes a step (a) of patterning a silicon oxide film on the first insulating film, and a second insulating film so as to cover the silicon oxide film. Performing the step (b), the step (c) of forming a third insulating film so as to cover the second insulating film, and performing dry etching on the entire surface of the third insulating film; And (d) forming a sidewall made of the third insulating film on the side surface of the second insulating film.
本発明の第3のエレクトレット構造の形成方法において、前記第1の絶縁膜、前記第2の絶縁膜及び前記第3の絶縁膜はシリコン窒化膜であることが好ましい。 In the third electret structure forming method of the present invention, the first insulating film, the second insulating film, and the third insulating film are preferably silicon nitride films.
本発明によれば、エレクトレットとなるシリコン酸化膜を絶縁膜によって覆うため、エレクトレットの耐湿性を高くすることができ、それによってエレクトレットの電荷保持能力を向上させることができる。また、当該シリコン酸化膜又はそれを覆う絶縁膜の上端部の形状を丸くしているので、エレクトレット化工程で当該上端部における電界集中に起因する放電を緩和できると共に当該絶縁膜のステップカバレッジ及び膜質安定性を改善することができる。従って、エレクトレットの耐湿性ひいては電荷保持能力をさらに向上させることができるので、信頼性の高い小型且つ高性能なエレクトレットコンデンサーを実現することができると共に当該エレクトレットコンデンサーを搭載したマイクをはじめとする各種応用装置を広く社会に供給することが可能となる。特に、当該エレクトレットコンデンサーを用いたECMの経時的信頼性を向上させることが可能となる。 According to the present invention, since the silicon oxide film serving as the electret is covered with the insulating film, the moisture resistance of the electret can be increased, thereby improving the charge retention capability of the electret. In addition, since the shape of the upper end portion of the silicon oxide film or the insulating film covering the silicon oxide film is rounded, discharge due to electric field concentration at the upper end portion can be reduced in the electretization process, and step coverage and film quality of the insulating film can be reduced. Stability can be improved. Therefore, since the moisture resistance of the electret and thus the charge retention capability can be further improved, a highly reliable and compact electret condenser can be realized and various applications including a microphone equipped with the electret condenser can be realized. The device can be widely supplied to society. In particular, it is possible to improve the temporal reliability of ECM using the electret condenser.
さらに、本発明のエレクトレットから構成されたエレクトレットコンデンサーをMEMS技術により製作することによって、チャージ供給回路が不要で且つ小型のECMを提供することができる。 Furthermore, by manufacturing an electret condenser composed of the electret of the present invention by the MEMS technology, a small-sized ECM that does not require a charge supply circuit can be provided.
まず、最初に、後述する本発明の各実施形態に係るエレクトレット構造を有するエレクトレットコンデンサーマイクロフォン(ECM)について図面を参照しながら説明する。 First, an electret condenser microphone (ECM) having an electret structure according to each embodiment of the present invention described later will be described with reference to the drawings.
図1(a)及び(b)は、本発明の各実施形態のエレクトレット構造を有するECMの構成図であり、図1(a)は当該ECMの平面図であり、図1(b)は当該ECMの断面図である。 1A and 1B are configuration diagrams of an ECM having an electret structure according to each embodiment of the present invention, FIG. 1A is a plan view of the ECM, and FIG. It is sectional drawing of ECM.
図1(a)及び(b)に示すように、ECMは、プリント基板20上にマイク部17、コンデンサーなどのSMD(表面実装部品)18及びFET(電界効果型トランジスタ)部19が搭載されることによって構成されている。また、図1(a)においては図示を省略しているが、図1(b)に示すように、マイク部17、SMD18及びFET部19が搭載されたプリント基板20はケース21によって保護されている。
As shown in FIGS. 1A and 1B, the ECM has a
図2は、図1(a)及び(b)に示すECMの回路ブロック図である。 FIG. 2 is a circuit block diagram of the ECM shown in FIGS.
図2に示すように、ECMの内部回路22は、エレクトレットコンデンサーからなるマイク部17、SMD18及びFET部19から構成されている。また、内部回路22の出力端子23及び出力端子24から外部端子25及び外部端子26へ信号が出力される。実動作時には、外部端子25と抵抗を介して接続されている端子27から例えば2V程度の電圧を持つ信号が入力されると、外部端子25とコンデンサーを介して接続されている端子28に例えば数十mVの交流電圧を持つ信号が出力される。尚、外部端子26及びそれと接続された端子29のそれぞれは、ECM内部回路22中のGND端子である出力端子24に接続されている。
As shown in FIG. 2, the
次に、ECMの動作原理を図3並びに図1及び図2を用いて説明する。ここで、図3は、マイク部17となるエレクトレットコンデンサー、つまり後述する本発明の各実施形態のエレクトレット構造を用いたエレクトレットコンデンサーの断面図である。
Next, the operation principle of ECM will be described with reference to FIG. 3 and FIGS. Here, FIG. 3 is a cross-sectional view of an electret condenser to be the
図3に示すように、空洞を有する半導体基板4上には、当該空洞を覆うように導電膜10が形成されている。導電膜10は、図2に示すFET19のゲートに電気的に接続されている。導電膜10上には、上面及び側面を絶縁膜2によって覆われ且つ下面を絶縁膜3によって覆われたシリコン酸化膜1が設けられている。シリコン酸化膜1は、電荷を蓄えたエレクトレットとなる。絶縁膜2及び3としては、例えばHF系溶液に対して耐エッチング性を持ち且つ耐湿性を有するシリコン窒化膜が用いられる。導電膜10、シリコン酸化膜1並びに絶縁膜2及び3は振動膜11を構成する。
As shown in FIG. 3, a
また、半導体基板4の上方には、振動膜11との間にエアギャップが介在するように絶縁膜5によって支持された導電膜8が設けられている。導電膜8は固定膜となると共に音孔9を有する。導電膜8としては、例えばHF系溶液に対して耐エッチング性を持つ低抵抗のポリシリコン膜が用いられる。導電膜8は、図2に示すGND端子である端子29に電気的に接続される。
A
図3に示すエレクトレットコンデンサーにおいては、半導体基板4の上方から音圧を受けると、つまり導電膜8の音孔9を通じて音圧を受けると、当該音圧の大きさに応じて振動膜11が機械的に振動する。図3に示すエレクトレットコンデンサーは、導電膜8及び導電膜10をそれぞれ電極とする平行平板型のコンデンサ構造を有しており、振動膜11が振動すると、電極間距離が変化し、それによりコンデンサーの容量(C)が変化する。ここで、コンデンサーに蓄えられる電荷量(Q)は一定であるため、容量(C)が変化すると、導電膜8と導電膜10との間の電圧(V)に変化が生じる。その理由は、物理的に、下記(式1)
Q=C・V ・・・ (式1)
で表される条件が満たされる必要があるためである。
In the electret condenser shown in FIG. 3, when sound pressure is received from above the
Q = C · V (Formula 1)
This is because the condition expressed by
また、導電膜10はFET19のゲートと電気的に接続しているので、導電膜10つまり振動膜11が振動すると、FET19のゲート電位も変化する。そして、FET19のゲートの電位変化は端子28に電圧変化として出力されることになる。
Since the
図3に示すエレクトレットコンデンサーの容量、つまり図1(a)及び(b)並びに図2に示すECMにおけるコンデンサー構造の容量は、振動膜11の振動により変化する容量成分と、振動膜11の振動により変化しない容量成分とによって決定される。従って、当該変化しない容量成分が外部環境によって変化すると、ECMの性能が大きく劣化してしまうことになる。 The capacitance of the electret capacitor shown in FIG. 3, that is, the capacitance of the capacitor structure in the ECM shown in FIGS. 1A and 1B and FIG. It is determined by the capacitance component that does not change. Therefore, when the capacitance component that does not change changes depending on the external environment, the performance of the ECM is greatly deteriorated.
特に、後述する本発明の各実施形態のエレクトレット構造に用いられているシリコン酸化膜1は、大気中の水分の吸着等が顕著な材料であるため、エレクトレット化しているシリコン酸化膜1が大気中に露出していることは、ECMの経時的信頼性を低下させてしまう。
In particular, since the
それに対して、以下に説明する本発明の各実施形態のエレクトレット構造によると、エレクトレット化しているシリコン酸化膜1の電荷保持特性を向上させることができるので、ECMの経時的信頼性を向上させることが可能になる。また、当該エレクトレット構造を用いた、永久電荷を持つエレクトレットから構成されたエレクトレットコンデンサーをMEMS技術により製作することにより、チャージ供給回路が不要で小型且つ高性能なECMを実現することが可能になる。
On the other hand, according to the electret structure of each embodiment of the present invention described below, the charge retention characteristics of the electretized
尚、図3に示すエレクトレットコンデンサーでは、エレクトレットとなるシリコン酸化膜1を振動膜11側に設けているが、これに代えて、当該シリコン酸化膜1を固定膜(導電膜8)側に設けた場合にも、後述する本発明の各実施形態のエレクトレット構造を採用することができることは言うまでもない。
In the electret capacitor shown in FIG. 3, the
(第1の実施形態)
以下、本発明の第1の実施形態に係るエレクトレット構造について図面を参照しながら説明する。
(First embodiment)
Hereinafter, an electret structure according to a first embodiment of the present invention will be described with reference to the drawings.
図4は、第1の実施形態に係るエレクトレット構造の断面図である。尚、図4において、図3に示すエレクトレットコンデンサーの構成要素と対応する構成要素には同一の符号を付す。 FIG. 4 is a cross-sectional view of the electret structure according to the first embodiment. In FIG. 4, constituent elements corresponding to those of the electret condenser shown in FIG. 3 are denoted by the same reference numerals.
図4に示すように、絶縁膜3の上に、エレクトレットとなる(電荷を蓄えている)シリコン酸化膜1がパターニング形成されている。また、シリコン酸化膜1の上面及び側面を覆うように絶縁膜2が形成されている。尚、絶縁膜2としては、例えば緻密な膜質を持つシリコン窒化膜を用いる。同様に、シリコン酸化膜1の下面を覆う絶縁膜3としても、例えばシリコン窒化膜を用いる。シリコン酸化膜1は、絶縁膜2及び3によって完全に覆われている。
As shown in FIG. 4, a
本実施形態の特徴は、シリコン酸化膜1の上面の端部(以下、上端部と称する)が丸く形成されていること、及び絶縁膜2におけるシリコン酸化膜1の上端部を覆う部分も丸く形成されていることである。
The feature of this embodiment is that the end portion (hereinafter referred to as the upper end portion) of the upper surface of the
第1の実施形態によると、エレクトレットとなるシリコン酸化膜1を絶縁膜2及び3によって覆うため、エレクトレットの耐湿性を高くすることができ、それによってエレクトレットの電荷保持能力を向上させることができる。また、当該シリコン酸化膜1及びそれを覆う絶縁膜2のそれぞれの上端部の形状を丸くしているので、言い換えると、シリコン酸化膜1及び絶縁膜2のそれぞれを尖った角部のない形状にしているので、当該上端部における電界集中に起因する放電を緩和できると共に絶縁膜2のステップカバレッジ及び膜質安定性を改善することができる。従って、エレクトレットの耐湿性ひいては電荷保持能力をさらに向上させることができるので、信頼性の高い小型且つ高性能なエレクトレットコンデンサーを実現することができると共に当該エレクトレットコンデンサーを搭載したマイクをはじめとする各種応用装置を広く社会に供給することが可能となる。特に、当該エレクトレットコンデンサーを用いたECMの経時的信頼性を向上させることが可能となる。
According to the first embodiment, since the
さらに、本実施形態のエレクトレット構造を用いたエレクトレットコンデンサーをMEMS技術により製作することによって、チャージ供給回路が不要で且つ小型のECMを提供することができる。 Furthermore, by manufacturing the electret capacitor using the electret structure of this embodiment by the MEMS technology, a charge supply circuit is unnecessary and a small ECM can be provided.
尚、本実施形態において、絶縁膜2及び3として、例えば減圧CVD(chemical vapor deposition )法により形成されたシリコン窒化膜を用いることが好ましい。このようにすると、エレクトレットの耐湿性を確実に高くすることができる。
In the present embodiment, it is preferable to use, for example, a silicon nitride film formed by a low pressure CVD (chemical vapor deposition) method as the insulating
また、本実施形態において、絶縁膜2及び3によって覆われたシリコン酸化膜1に音孔やリークホールなどの貫通孔を形成する場合には、当該貫通孔の垂直面形状及び水平面形状についても、尖った角部のない丸い形状にすることが望ましい。このようにすると、エレクトレット化工程で貫通孔の上端部における電界集中に起因する放電を緩和できる。
In the present embodiment, when a through hole such as a sound hole or a leak hole is formed in the
図5(a)及び(b)は、図4に示すエレクトレット構造に貫通孔を形成した場合における当該エレクトレット構造の垂直面形状及び水平面形状をそれぞれ示す図である。具体的には、図5(a)は図4に示すエレクトレット構造の断面図と対応しており、貫通孔を含むエレクトレット構造の垂直面形状を示している。また、図5(b)は図5(a)におけるA−A’線の断面図であり、貫通孔を含むエレクトレット構造の水平面形状を示している。尚、図5(a)は図5(b)におけるB−B’線の断面図でもある。図5(a)及び(b)に示すように、絶縁膜2及び3によって覆われたシリコン酸化膜1には貫通孔12が形成されている。ここで、シリコン酸化膜1は、貫通孔12の壁面となる部分も含めて絶縁膜2及び3によって完全に覆われている。また、シリコン酸化膜1の上端部及び貫通孔形成領域の各角部36は垂直面形状についても水平面形状についても丸く形成されている。すなわち、貫通孔12は、尖った角部のない丸い垂直面形状及び水平面形状を有している。図5(a)及び(b)に示すようなエレクトレット構造によって、エレクトレットの電荷保持能力をさらに向上させることができる。
FIGS. 5A and 5B are diagrams respectively showing a vertical plane shape and a horizontal plane shape of the electret structure when through holes are formed in the electret structure shown in FIG. 4. Specifically, FIG. 5A corresponds to the cross-sectional view of the electret structure shown in FIG. 4, and shows a vertical surface shape of the electret structure including the through holes. FIG. 5B is a cross-sectional view taken along line A-A ′ in FIG. 5A, and shows a horizontal plane shape of an electret structure including a through hole. FIG. 5A is also a cross-sectional view taken along line B-B ′ in FIG. As shown in FIGS. 5A and 5B, a through
(第2の実施形態)
以下、本発明の第2の実施形態に係るエレクトレット構造の形成方法について図面を参照しながら説明する。
(Second Embodiment)
Hereinafter, an electret structure forming method according to the second embodiment of the present invention will be described with reference to the drawings.
図6(a)〜(e)は、第2の実施形態に係るエレクトレット構造の形成方法の各工程を示す断面図である。尚、第2の実施形態に係るエレクトレット構造の形成方法は、第1の実施形態に係るエレクトレット構造を形成するための方法の一例である。また、図6(a)〜(e)において、図3に示すエレクトレットコンデンサーの構成要素と対応する構成要素には同一の符号を付す。 FIGS. 6A to 6E are cross-sectional views showing respective steps of the electret structure forming method according to the second embodiment. In addition, the formation method of the electret structure which concerns on 2nd Embodiment is an example of the method for forming the electret structure which concerns on 1st Embodiment. 6A to 6E, components corresponding to those of the electret condenser shown in FIG. 3 are denoted by the same reference numerals.
まず、図6(a)に示すように、半導体基板4上に例えばCVD法によりシリコン窒化膜からなる絶縁膜3を形成する。続いて、図6(b)に示すように、絶縁膜3の上に例えばCVD法によりシリコン酸化膜1を形成した後、シリコン酸化膜1を所定の形状にパターニングする。
First, as shown in FIG. 6A, an insulating
その後、図6(c)に示すように、パターニングされたシリコン酸化膜1を覆うようにシリコン酸化膜31を形成する。続いて、半導体基板4上においてシリコン酸化膜31の全面に対してドライエッチングを行なうことにより、図6(d)に示すように、シリコン酸化膜1の側面にシリコン酸化膜31からなるサイドウォール31Aを形成する。これによって、サイドウォール31Aを含めたシリコン酸化膜1の上端部を丸くすることができる。
Thereafter, as shown in FIG. 6C, a
次に、図6(e)に示すように、シリコン酸化膜1及びサイドウォール31Aを完全に覆うように例えばCVD法によりシリコン窒化膜からなる絶縁膜2を形成する。その後、例えばプラズマ放電又はコロナ放電によりシリコン酸化膜1を帯電させてエレクトレットを形成する。
Next, as shown in FIG. 6E, an insulating
第2の実施形態によると、シリコン酸化膜1の上端部を尖った角部のない丸い形状にしているので、当該上端部における電界集中に起因する放電を緩和できると共にシリコン酸化膜1を覆う絶縁膜2のステップカバレッジ及び膜質安定性を改善することができる。従って、耐湿性に優れ且つ電荷保持特性に優れたエレクトレットを形成することができる。
According to the second embodiment, since the upper end portion of the
尚、本実施形態において、絶縁膜2及び3の形成方法としては、例えば減圧CVD法を用いることが好ましい。このようにすると、エレクトレットの耐湿性を確実に高くすることができる。
In the present embodiment, as a method for forming the insulating
(第3の実施形態)
以下、本発明の第3の実施形態に係るエレクトレット構造の形成方法について図面を参照しながら説明する。
(Third embodiment)
Hereinafter, an electret structure forming method according to a third embodiment of the present invention will be described with reference to the drawings.
図7(a)〜(d)は、第3の実施形態に係るエレクトレット構造の形成方法の各工程を示す断面図である。尚、第3の実施形態に係るエレクトレット構造の形成方法は、第1の実施形態に係るエレクトレット構造を形成するための方法の他例である。また、図7(a)〜(d)において、図3に示すエレクトレットコンデンサーの構成要素と対応する構成要素には同一の符号を付す。 7A to 7D are cross-sectional views showing respective steps of the electret structure forming method according to the third embodiment. In addition, the formation method of the electret structure which concerns on 3rd Embodiment is another example of the method for forming the electret structure which concerns on 1st Embodiment. Further, in FIGS. 7A to 7D, the same reference numerals are given to the components corresponding to the components of the electret condenser shown in FIG.
まず、図7(a)に示すように、半導体基板4上に例えばCVD法によりシリコン窒化膜からなる絶縁膜3を形成する。続いて、絶縁膜3の上に例えばCVD法によりシリコン酸化膜1を形成した後、シリコン酸化膜1における所定の領域を覆うレジスト膜34を形成する。
First, as shown in FIG. 7A, an insulating
その後、図7(b)に示すように、レジスト膜34をマスクとしてウェットエッチングにより、シリコン酸化膜1の上部を選択的に除去する。続いて、図7(c)に示すように、レジスト膜34をマスクとしてドライエッチングにより、シリコン酸化膜1をパターンニングした後、レジスト膜34を除去する。これにより、シリコン酸化膜1の上端部の尖った角を除去することができる。
Thereafter, as shown in FIG. 7B, the upper portion of the
次に、図7(d)に示すように、シリコン酸化膜1を完全に覆うように例えばCVD法によりシリコン窒化膜からなる絶縁膜2を形成する。その後、例えばプラズマ放電又はコロナ放電によりシリコン酸化膜1を帯電させてエレクトレットを形成する。
Next, as shown in FIG. 7D, an insulating
第3の実施形態によると、シリコン酸化膜1の上端部の尖った角を除去しているので、エレクトレット化工程で当該上端部における電界集中に起因する放電を緩和できると共にシリコン酸化膜1を覆う絶縁膜2のステップカバレッジ及び膜質安定性を改善することができる。従って、耐湿性に優れ且つ電荷保持特性に優れたエレクトレットを形成することができる。
According to the third embodiment, since the sharp corner of the upper end portion of the
尚、本実施形態において、絶縁膜2及び3の形成方法としては、例えば減圧CVD法を用いることが好ましい。このようにすると、エレクトレットの耐湿性を確実に高くすることができる。
In the present embodiment, as a method for forming the insulating
(第4の実施形態)
以下、本発明の第4の実施形態に係るエレクトレット構造について図面を参照しながら説明する。
(Fourth embodiment)
Hereinafter, an electret structure according to a fourth embodiment of the present invention will be described with reference to the drawings.
図8は、第4の実施形態に係るエレクトレット構造の断面図である。尚、図8において、図3に示すエレクトレットコンデンサーの構成要素と対応する構成要素には同一の符号を付す。 FIG. 8 is a cross-sectional view of an electret structure according to the fourth embodiment. In FIG. 8, components corresponding to those of the electret condenser shown in FIG. 3 are denoted by the same reference numerals.
図8に示すように、絶縁膜3の上に、エレクトレットとなる(電荷を蓄えている)シリコン酸化膜1がパターニング形成されている。また、シリコン酸化膜1の上面及び側面を覆うように絶縁膜2が形成されている。尚、絶縁膜2としては、例えば緻密な膜質を持つシリコン窒化膜を用いる。同様に、シリコン酸化膜1の下面を覆う絶縁膜3としても、例えばシリコン窒化膜を用いる。シリコン酸化膜1は、絶縁膜2及び3によって完全に覆われている。
As shown in FIG. 8, a
本実施形態の特徴は、絶縁膜2の側面に例えばシリコン窒化膜からなるサイドウォール35Aが形成されていることである。尚、サイドウォール35Aを含めた絶縁膜2におけるシリコン酸化膜1の上端部の近傍領域は、サイドウォール35Aを形成するためのエッチングにより、尖った角のない丸い形状になっている。また、サイドウォール35Aを含めた絶縁膜2におけるシリコン酸化膜1の側面を覆う部分の膜厚は、絶縁膜2におけるシリコン酸化膜1の上面を覆う部分の膜厚と比べて大きくなっている。
A feature of this embodiment is that a
第4の実施形態によると、エレクトレットとなるシリコン酸化膜1を絶縁膜2及び3によって覆うため、エレクトレットの耐湿性を高くすることができ、それによってエレクトレットの電荷保持能力を向上させることができる。また、シリコン酸化膜1を覆う絶縁膜2(サイドウォール35Aを含む)の上端部の形状を丸くしているので、言い換えると、当該絶縁膜2を尖った角部のない形状にしているので、当該上端部における電界集中に起因する放電を緩和できると共に絶縁膜2のステップカバレッジ及び膜質安定性を改善することができる。従って、エレクトレットの耐湿性ひいては電荷保持能力をさらに向上させることができるので、信頼性の高い小型且つ高性能なエレクトレットコンデンサーを実現することができると共に当該エレクトレットコンデンサーを搭載したマイクをはじめとする各種応用装置を広く社会に供給することが可能となる。特に、当該エレクトレットコンデンサーを用いたECMの経時的信頼性を向上させることが可能となる。
According to the fourth embodiment, since the
さらに、本実施形態のエレクトレット構造を用いたエレクトレットコンデンサーをMEMS技術により製作することによって、チャージ供給回路が不要で且つ小型のECMを提供することができる。 Furthermore, by manufacturing the electret capacitor using the electret structure of this embodiment by the MEMS technology, a charge supply circuit is unnecessary and a small ECM can be provided.
尚、本実施形態において、絶縁膜2及び3として、例えば減圧CVD法により形成されたシリコン窒化膜を用いることが好ましい。このようにすると、エレクトレットの耐湿性を確実に高くすることができる。
In the present embodiment, it is preferable to use, for example, a silicon nitride film formed by a low pressure CVD method as the insulating
また、本実施形態において、絶縁膜2及び3によって覆われたシリコン酸化膜1に音孔やリークホールなどの貫通孔を形成する場合には、当該貫通孔の垂直面形状及び水平面形状についても、尖った角部のない丸い形状にすることが望ましい。このようにすると、エレクトレット化工程で貫通孔の上端部における電界集中に起因する放電を緩和できる。
In the present embodiment, when a through hole such as a sound hole or a leak hole is formed in the
図5(a)及び(b)は、図8に示すエレクトレット構造に貫通孔を形成した場合における当該エレクトレット構造の垂直面形状及び水平面形状をそれぞれ示す図である(但しサイドウォール35Aの図示を省略している)。具体的には、図5(a)は図8に示すエレクトレット構造の断面図と対応しており、貫通孔を含むエレクトレット構造の垂直面形状を示している。また、図5(b)は図5(a)におけるA−A’線の断面図であり、貫通孔を含むエレクトレット構造の水平面形状を示している。尚、図5(a)は図5(b)におけるB−B’線の断面図でもある。図5(a)及び(b)に示すように、絶縁膜2及び3によって覆われたシリコン酸化膜1には貫通孔12が形成されている。ここで、シリコン酸化膜1は、貫通孔12の壁面となる部分も含めて絶縁膜2及び3によって完全に覆われている。また、シリコン酸化膜1の上端部及び貫通孔形成領域の各角部36は垂直面形状についても水平面形状についても丸く形成されている。すなわち、貫通孔12は、尖った角部のない丸い垂直面形状及び水平面形状を有している。図5(a)及び(b)に示すようなエレクトレット構造によって、エレクトレットの電荷保持能力をさらに向上させることができる。
5 (a) and 5 (b) are diagrams respectively showing a vertical surface shape and a horizontal surface shape of the electret structure when a through hole is formed in the electret structure shown in FIG. 8 (however, illustration of the
(第5の実施形態)
以下、本発明の第5の実施形態に係るエレクトレット構造の形成方法について図面を参照しながら説明する。
(Fifth embodiment)
Hereinafter, an electret structure forming method according to a fifth embodiment of the present invention will be described with reference to the drawings.
図9(a)〜(d)は、第5の実施形態に係るエレクトレット構造の形成方法の各工程を示す断面図である。尚、第5の実施形態に係るエレクトレット構造の形成方法は、第4の実施形態に係るエレクトレット構造を形成するための方法の一例である。また、図9(a)〜(d)において、図3に示すエレクトレットコンデンサーの構成要素と対応する構成要素には同一の符号を付す。 9A to 9D are cross-sectional views showing respective steps of the electret structure forming method according to the fifth embodiment. In addition, the formation method of the electret structure which concerns on 5th Embodiment is an example of the method for forming the electret structure which concerns on 4th Embodiment. Further, in FIGS. 9A to 9D, components corresponding to the components of the electret condenser shown in FIG.
まず、図9(a)に示すように、半導体基板4上に例えばCVD法によりシリコン窒化膜からなる絶縁膜3を形成する。続いて、絶縁膜3の上に例えばCVD法によりシリコン酸化膜1を形成した後、シリコン酸化膜1を所定の形状にパターニングする。
First, as shown in FIG. 9A, an insulating
その後、図9(b)に示すように、パターニングされたシリコン酸化膜1を覆うように例えばCVD法によりシリコン窒化膜からなる絶縁膜2を形成する。続いて、図9(c)に示すように、絶縁膜2の上に例えばCVD法によりシリコン窒化膜からなる絶縁膜35を形成する。
Thereafter, as shown in FIG. 9B, an insulating
次に、絶縁膜35の全面に対してドライエッチングを行なうことにより、図9(d)に示すように、絶縁膜2の側面に絶縁膜35からなるサイドウォール35Aを形成する。これにより、サイドウォール35Aを含めた絶縁膜2におけるシリコン酸化膜1の上端部の近傍領域は、尖った角のない丸い形状になっている。また、サイドウォール35Aを含めた絶縁膜2におけるシリコン酸化膜1の側面を覆う部分の膜厚は、絶縁膜2におけるシリコン酸化膜1の上面を覆う部分の膜厚と比べて大きくなっている。
Next, by performing dry etching on the entire surface of the insulating
その後、例えばプラズマ放電又はコロナ放電によりシリコン酸化膜1を帯電させてエレクトレットを形成する。
Thereafter, the
第5の実施形態によると、シリコン酸化膜1を覆う絶縁膜2(サイドウォール35Aを含む)の上端部を、尖った角部のない丸い形状にしているので、エレクトレット化工程で当該上端部における電界集中に起因する放電を緩和できると共に絶縁膜2のステップカバレッジ及び膜質安定性を改善することができる。従って、耐湿性に優れ且つ電荷保持特性に優れたエレクトレットを形成することができる。
According to the fifth embodiment, the upper end portion of the insulating film 2 (including the
尚、本実施形態において、絶縁膜2及び3の形成方法としては、例えば減圧CVD法を用いることが好ましい。このようにすると、エレクトレットの耐湿性を確実に高くすることができる。
In the present embodiment, as a method for forming the insulating
ところで、以上に述べた、本発明の各実施形態でエレクトレットとして用いているシリコン酸化膜1は、大気中の水分の吸着等が顕著な材料であるため、エレクトレット化しているシリコン酸化膜1が大気中に露出することは、ECMの経時的信頼性を低下させてしまう。
By the way, since the
それに対して、本発明の各実施形態によれば、シリコン酸化膜1を例えば耐湿性のあるシリコン窒化膜からなる絶縁膜2及び3によって覆うことによって、エレクトレットの耐湿性ひいてはエレクトレットの電荷保持能力を向上させることができる。
On the other hand, according to each embodiment of the present invention, the
また、シリコン酸化膜1又はそれを覆う絶縁膜2の上端部の形状を丸くすることによって、当該上端部における電界集中に起因する放電を防止できると共に絶縁膜2のステップカバレッジ及び膜質安定性を向上させることができる。従って、ECMの経時的信頼性を向上させることが可能になる。
Further, by rounding the shape of the upper end portion of the
また、永久電荷を持つエレクトレットとして本発明の各実施形態のシリコン酸化膜1を用いたエレクトレットコンデンサーをMEMS技術により製作することにより、チャージ供給回路が不要で小型且つ高性能なECMを実現することが可能になる。
Further, by manufacturing an electret capacitor using the
本発明は、エレクトレット構造及びその形成方法に関し、振動膜を用いたエレクトレットコンデンサーにおけるエレクトレットに適用した場合には、エレクトレットの耐湿性及び電荷保持能力を向上させることができ、信頼性に優れた高性能且つ小型のECMを実現する上で非常に有用である。 The present invention relates to an electret structure and a method of forming the same, and when applied to an electret in an electret condenser using a vibrating membrane, the moisture resistance and charge retention capability of the electret can be improved, and the high performance with excellent reliability. It is very useful for realizing a small ECM.
1 シリコン酸化膜
2 絶縁膜(シリコン窒化膜)
3 絶縁膜(シリコン窒化膜)
4 半導体基板
5 絶縁膜
8 導電膜
9 音孔
10 導電膜
11 振動膜
12 貫通孔
17 マイク部
18 SMD
19 FET
20 プリント基板
21 ケース
22 内部回路
23 出力端子
24 出力端子
25 外部端子
26 外部端子
27 端子
28 端子
29 端子
31 第2のシリコン酸化膜
31A サイドウォール
34 レジスト膜
35 絶縁膜(シリコン窒化膜)
35A サイドウォール
36 シリコン酸化膜1の角部
1
3 Insulating film (silicon nitride film)
4 Semiconductor substrate 5
19 FET
20 Printed
Claims (10)
前記第1の絶縁膜上にパターニング形成され且つ電荷を蓄えているシリコン酸化膜と、
前記シリコン酸化膜を覆うように形成された第2の絶縁膜とを備え、
前記シリコン酸化膜の上端部は丸く形成されていることを特徴とするエレクトレット構造。 A first insulating film;
A silicon oxide film patterned on the first insulating film and storing charges;
A second insulating film formed to cover the silicon oxide film,
The electret structure is characterized in that the upper end portion of the silicon oxide film is rounded.
前記第1の絶縁膜上にパターニング形成され且つ電荷を蓄えているシリコン酸化膜と、
前記シリコン酸化膜を覆うように形成された第2の絶縁膜とを備え、
前記第2の絶縁膜における前記シリコン酸化膜の上端部を覆う部分は丸く形成されていることを特徴とするエレクトレット構造。 A first insulating film;
A silicon oxide film patterned on the first insulating film and storing charges;
A second insulating film formed to cover the silicon oxide film,
A portion of the second insulating film covering the upper end portion of the silicon oxide film is formed in a round shape.
前記シリコン酸化膜の前記上端部は丸く形成されていることを特徴とするエレクトレット構造。 In the electret structure according to claim 2,
The electret structure characterized in that the upper end portion of the silicon oxide film is rounded.
前記第2の絶縁膜における前記シリコン酸化膜の側面を覆う部分の膜厚は、前記第2の絶縁膜における前記シリコン酸化膜の上面を覆う部分の膜厚と比べて大きいことを特徴とするエレクトレット構造。 In the electret structure according to claim 1 or 2,
An electret characterized in that a film thickness of a portion covering the side surface of the silicon oxide film in the second insulating film is larger than a film thickness of a portion covering the upper surface of the silicon oxide film in the second insulating film. Construction.
前記第1の絶縁膜及び前記第2の絶縁膜は減圧CVD法により形成されたシリコン窒化膜であることを特徴とするエレクトレット構造。 In the electret structure according to claim 1 or 2,
The electret structure, wherein the first insulating film and the second insulating film are silicon nitride films formed by a low pressure CVD method.
前記第1のシリコン酸化膜を覆うように第2のシリコン酸化膜を形成する工程(b)と、
前記第2のシリコン酸化膜の全面に対してドライエッチングを行なうことにより、前記第1のシリコン酸化膜の側面に前記第2のシリコン酸化膜からなるサイドウォールを形成する工程(c)と、
前記第1のシリコン酸化膜及び前記サイドウォールを覆うように第2の絶縁膜を形成する工程(d)とを備えていることを特徴とするエレクトレット構造の形成方法。 A step (a) of patterning a first silicon oxide film on the first insulating film;
Forming a second silicon oxide film so as to cover the first silicon oxide film;
(C) forming a sidewall made of the second silicon oxide film on the side surface of the first silicon oxide film by performing dry etching on the entire surface of the second silicon oxide film;
And a step (d) of forming a second insulating film so as to cover the first silicon oxide film and the side wall.
前記シリコン酸化膜における所定の領域を覆うマスクパターンを形成する工程(b)と、
前記工程(b)の後に、前記マスクパターンを用いたウェットエッチングにより、前記シリコン酸化膜の上部を選択的に除去する工程(c)と、
前記工程(c)の後に、前記マスクパターンを用いたドライエッチングにより、前記シリコン酸化膜をパターンニングする工程(d)と、
前記工程(d)の後に、パターンニングされた前記シリコン酸化膜を覆うように第2の絶縁膜を形成する工程(e)とを備えていることを特徴とするエレクトレット構造の形成方法。 Forming a silicon oxide film on the first insulating film (a);
A step (b) of forming a mask pattern covering a predetermined region in the silicon oxide film;
A step (c) of selectively removing the upper portion of the silicon oxide film by wet etching using the mask pattern after the step (b);
After the step (c), a step (d) of patterning the silicon oxide film by dry etching using the mask pattern;
And (e) forming a second insulating film so as to cover the patterned silicon oxide film after the step (d).
前記第1の絶縁膜及び前記第2の絶縁膜はシリコン窒化膜であることを特徴とするエレクトレット構造の形成方法。 In the formation method of the electret structure of Claim 6 or 7,
The method of forming an electret structure, wherein the first insulating film and the second insulating film are silicon nitride films.
前記シリコン酸化膜を覆うように第2の絶縁膜を形成する工程(b)と、
前記第2の絶縁膜を覆うように第3の絶縁膜を形成する工程(c)と、
前記第3の絶縁膜の全面に対してドライエッチングを行なうことにより、前記第2の絶縁膜の側面に前記第3の絶縁膜からなるサイドウォールを形成する工程(d)とを備えていることを特徴とするエレクトレット構造の形成方法。 A step (a) of patterning a silicon oxide film on the first insulating film;
A step (b) of forming a second insulating film so as to cover the silicon oxide film;
A step (c) of forming a third insulating film so as to cover the second insulating film;
And (d) forming a sidewall made of the third insulating film on a side surface of the second insulating film by performing dry etching on the entire surface of the third insulating film. A method of forming an electret structure characterized by the above.
前記第1の絶縁膜、前記第2の絶縁膜及び前記第3の絶縁膜はシリコン窒化膜であることを特徴とするエレクトレット構造の形成方法。 The method of forming an electret structure according to claim 9,
The method of forming an electret structure, wherein the first insulating film, the second insulating film, and the third insulating film are silicon nitride films.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005060577A JP2006245398A (en) | 2005-03-04 | 2005-03-04 | Electret structure and its forming method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005060577A JP2006245398A (en) | 2005-03-04 | 2005-03-04 | Electret structure and its forming method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006245398A true JP2006245398A (en) | 2006-09-14 |
Family
ID=37051468
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005060577A Pending JP2006245398A (en) | 2005-03-04 | 2005-03-04 | Electret structure and its forming method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006245398A (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009055736A (en) * | 2007-08-28 | 2009-03-12 | Sanyo Electric Co Ltd | Electrostatic actuator |
JP2009164539A (en) * | 2008-01-10 | 2009-07-23 | Nippon Hoso Kyokai <Nhk> | Electret structure, its forming method and electret type capacitance sensor |
WO2010047076A1 (en) * | 2008-10-23 | 2010-04-29 | パナソニック株式会社 | Electret electrode, actuator using the electret electrode, oscillation generator, oscillation generation device, and communication device using the oscillation generation device |
JP2010273241A (en) * | 2009-05-25 | 2010-12-02 | Audio Technica Corp | Condenser headphone unit |
JP2011050212A (en) * | 2009-08-28 | 2011-03-10 | Asahi Glass Co Ltd | Electrostatic induction-type power generation element and method of manufacturing the same |
JP5081833B2 (en) * | 2006-10-30 | 2012-11-28 | 三洋電機株式会社 | Electrostatic operation device |
JP2013232982A (en) * | 2013-07-25 | 2013-11-14 | Asahi Glass Co Ltd | Electrostatic induction-type power generation element, and manufacturing method of the same |
-
2005
- 2005-03-04 JP JP2005060577A patent/JP2006245398A/en active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5081833B2 (en) * | 2006-10-30 | 2012-11-28 | 三洋電機株式会社 | Electrostatic operation device |
JP5081832B2 (en) * | 2006-10-30 | 2012-11-28 | 三洋電機株式会社 | Electrostatic operation device |
JP2009055736A (en) * | 2007-08-28 | 2009-03-12 | Sanyo Electric Co Ltd | Electrostatic actuator |
JP2009164539A (en) * | 2008-01-10 | 2009-07-23 | Nippon Hoso Kyokai <Nhk> | Electret structure, its forming method and electret type capacitance sensor |
WO2010047076A1 (en) * | 2008-10-23 | 2010-04-29 | パナソニック株式会社 | Electret electrode, actuator using the electret electrode, oscillation generator, oscillation generation device, and communication device using the oscillation generation device |
US8288917B2 (en) | 2008-10-23 | 2012-10-16 | Panasonic Corporation | Silicon oxide electret electrode with laminate insulating film surrounding short conductive film |
CN102197449B (en) * | 2008-10-23 | 2013-03-20 | 松下电器产业株式会社 | Electret electrode, actuator using the electret electrode, oscillation generator, oscillation generation device, and communication device using the oscillation generation device |
JP5411871B2 (en) * | 2008-10-23 | 2014-02-12 | パナソニック株式会社 | Electret electrode, actuator using the same, vibration power generator, vibration power generation device, and communication device equipped with the vibration power generation device |
JP2010273241A (en) * | 2009-05-25 | 2010-12-02 | Audio Technica Corp | Condenser headphone unit |
JP2011050212A (en) * | 2009-08-28 | 2011-03-10 | Asahi Glass Co Ltd | Electrostatic induction-type power generation element and method of manufacturing the same |
JP2013232982A (en) * | 2013-07-25 | 2013-11-14 | Asahi Glass Co Ltd | Electrostatic induction-type power generation element, and manufacturing method of the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4181580B2 (en) | Electret and electret condenser | |
JP4137158B2 (en) | Electret condenser microphone | |
JP2006245398A (en) | Electret structure and its forming method | |
US6738484B2 (en) | Pressure responsive device and method of manufacturing semiconductor substrate for use in pressure responsive device | |
US9693149B2 (en) | Microphone and method for manufacturing the same | |
US20150146906A1 (en) | Microphone | |
KR101903420B1 (en) | Microphone and method of fabricating thereof | |
JP2007267272A (en) | Condenser microphone | |
TW202005419A (en) | MEMS microphone | |
JP4419563B2 (en) | Electret condenser | |
US20180070181A1 (en) | Microphone and manufacturing method thereof | |
JP2006050385A (en) | Heat-resistant electret condenser microphone | |
JP4244885B2 (en) | Electret condenser | |
WO2006025211A1 (en) | Electret capacitor microphone | |
JP4419551B2 (en) | Electret condenser and manufacturing method thereof | |
JP2009260573A (en) | Microphone unit and its manufacturing method | |
JP2008021787A (en) | Electret, manufacturing method thereof, and acoustic-sensitive device having capacitor equipped with electret | |
KR100409273B1 (en) | A chip microphone | |
JP4775427B2 (en) | Condenser microphone | |
JP2008167277A (en) | Acoustic transducer | |
WO2012039074A1 (en) | Sensor | |
CN108217577B (en) | MEMS device, preparation method and electronic device | |
KR100409272B1 (en) | A chip microphone |