JP2006238367A - Demodulation timing generation circuit and demodulator - Google Patents
Demodulation timing generation circuit and demodulator Download PDFInfo
- Publication number
- JP2006238367A JP2006238367A JP2005053834A JP2005053834A JP2006238367A JP 2006238367 A JP2006238367 A JP 2006238367A JP 2005053834 A JP2005053834 A JP 2005053834A JP 2005053834 A JP2005053834 A JP 2005053834A JP 2006238367 A JP2006238367 A JP 2006238367A
- Authority
- JP
- Japan
- Prior art keywords
- correlation
- unit
- timing
- generation circuit
- cross
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
この発明は、無線通信システムの受信機等に適用される復調タイミング生成回路及び復調装置に関し、特に、例えば直交周波数分割多重(OFDM:Orthogonal Frequency Division Multiplexing)変調方式で変調され、この変調パケット信号の先頭にプリアンブル信号を含むバースト信号が付加された無線信号を受信する無線通信システム等に適用される復調タイミング生成回路及び復調装置に関するものである。 The present invention relates to a demodulation timing generation circuit and a demodulation device applied to a receiver or the like of a wireless communication system, and in particular, is modulated by, for example, an orthogonal frequency division multiplexing (OFDM) modulation scheme, The present invention relates to a demodulation timing generation circuit and a demodulation device applied to a wireless communication system or the like that receives a wireless signal to which a burst signal including a preamble signal is added at the beginning.
OFDM変調方式は、一次変調(QPSK、16ASAM等)を行った送信信号シンボルを、2のn乗個まとめて逆フーリエ変換することで、周波数軸上にそれぞれ直交する2のn乗本のサブキャリアを構成する変調方式である。 In the OFDM modulation scheme, 2 n subcarriers orthogonal to each other on the frequency axis are obtained by performing inverse Fourier transform on 2 n power signal symbols that have undergone primary modulation (QPSK, 16ASAM, etc.). Is a modulation scheme.
このようなOFDM変調方式を採用した無線通信システムでは、送信側では、送信データをシリアル・パラレル変換し、逆高速離散フーリエ変換(IFFT)を行うことで直交する多数のサブキャリアの一括変調を行う。 In a wireless communication system employing such an OFDM modulation scheme, the transmission side performs serial / parallel conversion of transmission data and performs inverse high-speed discrete Fourier transform (IFFT) to collectively modulate a large number of orthogonal subcarriers. .
送信側では、このようにIFFT処理されたフレーム構造を有する変調信号の先頭にプリアンブル信号と呼ばれる同期用トレーニング信号をバースト信号に付加して送信している。そして、受信側では、このプリアンブル信号を用いて自動利得制御(AGC:Automatic Gain Control)、周波数オフセット補正、FFT(Fast Fourier Transform:高速フーリエ変換)タイミング生成、基準信号生成などが行われる。 On the transmission side, a synchronization training signal called a preamble signal is added to the burst signal at the head of the modulated signal having the frame structure subjected to IFFT processing in this way, and transmitted. On the receiving side, automatic gain control (AGC), frequency offset correction, FFT (Fast Fourier Transform) timing generation, reference signal generation, and the like are performed using the preamble signal.
また、生成されたFFTタイミングに基づいてプリアンブル自身やデータ部のFFT演算が行われる。 In addition, based on the generated FFT timing, the FFT calculation of the preamble itself and the data part is performed.
OFDM変調方式を採用した無線通信システムの受信装置では、このFFTタイミングを最適化することが重要である。FFTタイミングのずれにより、シンボル間干渉(ISI)につながり、受信性能の劣化が生じるためである。 It is important to optimize the FFT timing in a receiving apparatus of a wireless communication system employing the OFDM modulation method. This is because a shift in FFT timing leads to intersymbol interference (ISI), resulting in degradation of reception performance.
このFFTタイミングは、上述した送信データの先頭に付加されたプリアンブルと呼ばれるバースト信号(トレーニング信号)を利用して設定される。 This FFT timing is set using a burst signal (training signal) called a preamble added to the head of the transmission data described above.
従来例として、例えば、IEEE802.11a規格によるプリアンブルの16サンプル10回繰り返し部に対して、相互相関演算を行い、相関パルスの消失を基準としてシンボルタイミング同期位置を求めるものがある(例えば、非特許文献1参照)。 As a conventional example, there is, for example, a method of performing a cross-correlation operation on a preamble of 16 samples of a preamble according to the IEEE 802.11a standard and obtaining a symbol timing synchronization position on the basis of the disappearance of the correlation pulse (for example, non-patent Reference 1).
また、同様にIEEE802.11a規格によるプリアンブルの16サンプル10回繰り返し部に対して、相互相関演算からフレーム検出を行い、自己相関の消失からプリアンブル最後尾を検出し、確認のためにプリアンブル最後尾の相互相関演算結果を平均化して消失時期からシンボルタイミング同期位置を求めるものがある(例えば、非特許文献2参照)。 Similarly, frame detection is performed from the cross-correlation calculation for the 16-sample 10-times repeater of the preamble according to the IEEE 802.11a standard, the tail end of the preamble is detected from the loss of autocorrelation, and the end of the preamble is checked for confirmation. There is a technique that obtains a symbol timing synchronization position from the disappearance time by averaging the cross-correlation calculation results (for example, see Non-Patent Document 2).
さらに、IEEE802.11a規格、BRAN規格、Wireless1394規格に対して、プリアンブルの前半部である16サンプル繰り返し部分に自己相関を行い、大まかなシンボル同期位置を見つけて後半部である64サンプル繰り返し部分に対して同期ウインドウを生成し、ウインドウ内で64サンプル相互相関演算を行い、シンボル同期位置を求めるものがある(例えば、特許文献1参照)。 Furthermore, with respect to the IEEE802.11a standard, the BRAN standard, and the Wireless 1394 standard, autocorrelation is performed on the 16-sample repetitive part that is the first half of the preamble, and a rough symbol synchronization position is found and the 64-sample repetitive part that is the second half is detected. In some cases, a synchronization window is generated, and a 64-sample cross-correlation calculation is performed within the window to obtain a symbol synchronization position (see, for example, Patent Document 1).
上述した各従来例として挙げられている、図16に示すIEEE802.11aシステムフォーマットを元にこの発明が解決するための課題をについて説明する。なお、図16において、上部の数字は、20MHz換算におけるサンプル数である。 Problems to be solved by the present invention will be described based on the IEEE802.11a system format shown in FIG. In FIG. 16, the upper number is the number of samples in terms of 20 MHz.
IEEE802.11aシステムでは、図16に示すように、フレーム検出、AGC調整、タイミング同期、周波数同期のための16サンプル10回繰り返しのプリアンブル前半部(図16中Bで表示)と、タイミング同期及び周波数同期の精密調整、伝送路推定のためのプリアンブル後半部(図16中Cで表示)と、データ部とから構成される。 In the IEEE802.11a system, as shown in FIG. 16, the first half of the preamble (represented by B in FIG. 16) of 16 samples for frame detection, AGC adjustment, timing synchronization, and frequency synchronization, and the timing synchronization and frequency The latter half of the preamble (indicated by C in FIG. 16) for precise synchronization adjustment and transmission path estimation, and the data part.
自己相関演算は、信号自身の繰り返しパターンを利用して、受信信号のみから相関を求めるものである。式(1)に、自己相関の表現を一例示す。 In the autocorrelation calculation, the correlation is obtained only from the received signal by using the repetition pattern of the signal itself. Expression (1) shows an example of autocorrelation expression.
ここで、r(k)は、時刻Tk=kT(T:サンプリング周期、k=0、1、2、・・・)にサンプリングされた複素受信信号であり、これに対して16サンプル分の自己相関を取った値をA(k)と表記している。 Here, r (k) is a complex received signal sampled at time T k = kT (T: sampling period, k = 0, 1, 2,...), And for this, 16 samples worth A value obtained by autocorrelation is expressed as A (k).
図17に、802.11aフォーマットに対して、16サンプルの自己相関演算を行った場合に、雑音が全く無い場合の期待値を示す。図17において、自己相関演算部としては、入力信号を16段遅延させる遅延回路S101、入力複素時間信号を16段遅延させたものと複素乗算を行う複素乗算回路S102、16段の移動平均を算出する移動平均回路S103とからなり、移動平均値、すなわちA(k)を算出する。 FIG. 17 shows an expected value when there is no noise when 16-sample autocorrelation calculation is performed on the 802.11a format. In FIG. 17, as an autocorrelation calculation unit, a delay circuit S101 that delays an input signal by 16 stages, a complex delay circuit S102 that performs complex multiplication with an input complex time signal delayed by 16 stages, and a moving average of 16 stages are calculated. And a moving average value, that is, A (k) is calculated.
自己相関演算値A(k)をモニターすると、16サンプルが溜まり始めてから(図17中t1から)、相関が立ち始めて、移動平均算出部S103からの出力全てで相関が得られる所(図17中t2)で相関が最大となり、プリアンブル前半部終了(図17中t3)まで一定の相関を示す。一般的に、自己相関は反射やフェーディングに強く、回路構成上も小規模に実現できるという利点がある反面、プリアンブル以外の周期性を持ったデータや雑音でも相関を示してしまうという特性上の欠点がある。図17のA(k)の特性からも明らかなように、例えば、A(k)の傾きの変化を検出することで、おおよそのプリアンブルの位置(=FFTタイミング)は、特定できるものの、1サンプルレベルでの高精度なタイミング同期には、単独では不向きである。特に、低C/Nの場合には、タイミング誤差が大きくなる。 When the autocorrelation calculation value A (k) is monitored, after 16 samples start to accumulate (from t1 in FIG. 17), the correlation starts to be established, and the correlation is obtained with all the outputs from the moving average calculation unit S103 (in FIG. 17). The correlation becomes maximum at t2) and shows a constant correlation until the end of the first half of the preamble (t3 in FIG. 17). In general, autocorrelation is resistant to reflection and fading and has the advantage of being able to be realized on a small scale in terms of circuit configuration, but on the characteristic that it also shows correlation with data and noise with periodicity other than preamble. There are drawbacks. As is clear from the characteristic of A (k) in FIG. 17, for example, the approximate preamble position (= FFT timing) can be specified by detecting a change in the slope of A (k). It is not suitable for high-precision timing synchronization at the level. In particular, in the case of low C / N, the timing error becomes large.
一方、相互相関演算は、あらかじめ既知の信号自身のデータ列を受信側に保持して、受信信号と期待値との相関を取るものである。式(2)に、相互相関の表現を一例示す。 On the other hand, the cross-correlation calculation is to obtain a correlation between a received signal and an expected value by holding a data string of a known signal in advance on the receiving side. Expression (2) shows an example of cross-correlation expression.
ここで、r(k)は、時間tk=kT(T:サンプリング周期、k=0、1、2、・・・)の時にサンプリングされた複素時間信号である。また、R(i)は、既知のプリアンブルBの時間データであり、16サンプル分の相互相関を取った値をB(k)と表記している。
Here, r (k) is a complex time signal sampled at time t k = kT (T: sampling period, k = 0, 1, 2,...). R (i) is time data of a known preamble B, and a value obtained by
図18に、802.11aフォーマットに対して、プリアンブルBとの相互相関演算を行った場合で、雑音が全く無い場合の期待値を示す。図18において、相互相関演算部としては、相互相関演算回路S201〜S216、セレクタS217からなる。相互相関演算回路S201〜S216は、16サンプルの入力信号と既知の16サンプルデータとの相互相関を行う。また、セレクタS217は、前段からの入力の1つを選択して出力するものであり、S201からS216の出力B(n)を1サンプル単位で、n=0、1、2、・・・と切り替えていき、セレクタS217の出力の振幅を相互相関演算値として出力する。ここで、相互相関演算部は、並列処理の記載を行っているが、S201のみを用いて、入力信号速度の16倍の処理速度でシリアル処理を行っても良い。
FIG. 18 shows an expected value when there is no noise in the case where the cross-correlation calculation with the preamble B is performed on the 802.11a format. In FIG. 18, the cross-correlation calculation unit includes cross-correlation calculation circuits S201 to S216 and a selector S217. The cross-correlation operation circuits S201 to S216 perform cross-correlation between 16-sample input signals and known 16-sample data. The selector S217 selects and outputs one of the inputs from the previous stage, and outputs B (n) from S201 to S216 in units of n, where n = 0, 1, 2,. The amplitude of the output of the selector S217 is output as a cross-correlation calculation value. Here, although the cross-correlation calculation unit describes parallel processing, serial processing may be performed at a
この場合、相互相関は、雑音や無関係なデータに対して、ほとんど相関を検出せず、一方で、図18のt1〜t10の位置でのみ鋭い相関が発生するため、低C/N(キャリア信号/雑音)のガウス雑音伝送路でも高精度名タイミング同期が実現できるという利点がある。しかし、大きな受信周波数のずれや、反射やフェーディングなどで受信波形が変化すると、図18のt1〜t10の位置の各ピークが小さくなり、同期特性が劣化する欠点がある。 In this case, the cross-correlation hardly detects any correlation with noise or irrelevant data. On the other hand, a sharp correlation occurs only at the positions t1 to t10 in FIG. / Noise), there is an advantage that highly accurate name timing synchronization can be realized. However, when the reception waveform changes due to a large shift in reception frequency, reflection or fading, each peak at the positions t1 to t10 in FIG.
上述したように、自己相関や相互相関は、伝送路での反射やS/Nなどの影響を受けるため、FFTタイミングの生成に各々単独で用いる場合には、正確なタイミングを検出することが困難であるという課題があった。 As described above, since autocorrelation and cross-correlation are affected by reflection on the transmission line, S / N, and the like, it is difficult to detect an accurate timing when used alone for generating the FFT timing. There was a problem of being.
この発明は上述した点に鑑みてなされたもので、様々な受信状況下にあっても、受信データを復調するためのタイミングを高精度で正確に生成できる復調タイミング生成回路及びそれを用いた復調装置を提供することを目的とする。 The present invention has been made in view of the above points, and a demodulation timing generation circuit capable of generating a timing for demodulating received data with high accuracy and accuracy even under various reception conditions, and a demodulation using the same An object is to provide an apparatus.
上記目的を達成するため、この発明に係る復調タイミング生成回路は、入力される時間信号に対して自己相関演算を行う自己相関演算部と、入力される時間信号に対して相互相関演算を行う相互相関演算部と、前記自己相関演算部及び前記相互相関演算部からの自己相関演算結果及び相互相関演算結果を用いてタイミング同期位置の検出を行い、高速フーリエ変換タイミングパルスを出力する同期位置判定部とを備えたものである。 To achieve the above object, a demodulation timing generation circuit according to the present invention includes an autocorrelation calculation unit that performs an autocorrelation operation on an input time signal, and a cross correlation operation that performs a crosscorrelation operation on the input time signal. A correlation calculation unit, and a synchronization position determination unit that detects a timing synchronization position using the autocorrelation calculation result and the cross-correlation calculation result from the autocorrelation calculation unit and the cross-correlation calculation unit, and outputs a fast Fourier transform timing pulse It is equipped with.
この発明によれば、同期用タイミング位置を決定する際に、自己相関演算と相互相関演算を併用して相関情報を使用することにより、様々な受信状況下にあっても、受信データを復調するためのタイミングを高精度で正確に生成できる。 According to the present invention, when the synchronization timing position is determined, the correlation data is used in combination with the autocorrelation calculation and the cross-correlation calculation, thereby demodulating the received data even under various reception conditions. Therefore, it is possible to generate the timing for accurately and accurately.
以下、この発明の実施の形態について図面を参照して説明する。
実施の形態1.
図1は、この発明に係る復調タイミング生成回路及び復調装置の基本構成を示すブロック図であり、無線通信用マルチキャリア伝送方式を採用し、同期用タイミング位置を決定する際に、受信信号内の特定部分に対して、自己相関演算及び相互相関演算を併用した回路から得られる相関情報を使用するものである。
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 is a block diagram showing a basic configuration of a demodulation timing generation circuit and a demodulation device according to the present invention. When a wireless communication multicarrier transmission system is adopted and a synchronization timing position is determined, Correlation information obtained from a circuit using both autocorrelation calculation and cross-correlation calculation is used for a specific portion.
図1に示すように、この発明に係る復調タイミング生成回路は、自己相関演算部S1と、相互相関演算部S2と、同期位置判定部S3とを備えてなり、復調装置は、上記構成の復調タイミング生成回路と、FFT(Fast Fourier Transform:高速フーリエ変換)部S4とを備えて構成される。 As shown in FIG. 1, the demodulation timing generation circuit according to the present invention includes an autocorrelation calculation unit S1, a cross-correlation calculation unit S2, and a synchronization position determination unit S3. A timing generation circuit and an FFT (Fast Fourier Transform) unit S4 are provided.
ここで、自己相関演算部S1は、受信信号に対して常に自己相関演算を行うもので、図2に示すように、遅延回路S106と、複素乗算回路S102、移動平均回路S107から構成される。 Here, the autocorrelation calculation unit S1 always performs autocorrelation calculation on the received signal, and includes a delay circuit S106, a complex multiplication circuit S102, and a moving average circuit S107 as shown in FIG.
図2に示すこの発明における自己相関演算部S1は、受信信号をIEEE802.11aとした場合プリアンブル“B”に対して、16×N(N=1〜9)サンプル前後のデータ間に強い自己相関特性を持ち、これに対して複素乗算を行い、16段×M(M=0〜9)の移動平均したもの(図は、M=9の場合)の、振幅やPOWERを取ったものを自己相関関数とする。 The autocorrelation calculating unit S1 in the present invention shown in FIG. 2 has a strong autocorrelation between data before and after 16 × N (N = 1 to 9) samples with respect to the preamble “B” when the received signal is IEEE802.11a. It has a characteristic, it performs complex multiplication on this, and 16-stage x M (M = 0 to 9) moving average (in the case of M = 9 in the figure), the amplitude and POWER are taken self Let it be a correlation function.
式(3)に、図2の場合の自己相関の表現を示す。 Expression (3) shows the expression of autocorrelation in the case of FIG.
また、相互相関演算部S2は、時間信号の段階において、常に相互相関演算を行うもので、図3に示すように、図18のようなフォーマットの基本単位(IEEE802.11aの場合16サンプル)を既知パターンとして相互相関演算を行う相互相関演算回路S201〜S216及びセレクタS217と、結果を移動平均する移動平均回路S219から構成される。 Further, the cross-correlation calculation unit S2 always performs cross-correlation calculation at the time signal stage. As shown in FIG. 3, a basic unit having a format as shown in FIG. 18 (16 samples in the case of IEEE 802.11a) is used. It comprises cross-correlation operation circuits S201 to S216 and a selector S217 that perform cross-correlation calculation as a known pattern, and a moving average circuit S219 that averages the results.
図3に示すこの発明における相互相関演算部S2は、フォーマットをIEEE802.11aとした場合には、相互相関演算結果を16段遅延×L(L=0〜9)の移動平均を行ったもの(図は、L=9の場合)の、振幅やPOWERを取ったものを相互相関関数とする。 The cross-correlation calculation unit S2 in the present invention shown in FIG. 3 performs a moving average of 16-stage delay × L (L = 0 to 9) on the cross-correlation calculation result when the format is IEEE802.11a ( In the figure, when L = 9), the amplitude and POWER are taken as the cross-correlation function.
式(4)に、図3の場合の相互相関の表現を示す。 Expression (4) shows the expression of cross-correlation in the case of FIG.
さらに、同期位置判定部S3は、自己相関演算結果及び相互相関演算結果を用いて、タイミング同期位置検出を行い、FFT部S4に対して、FFTタイミングパルスを提供する。FFT部S4は、入力時間信号を同期位置判定部S3からのFFTタイミングパルスを持ってFFT演算を行い、時間信号から周波数信号へ変換することを行う。 Furthermore, the synchronization position determination unit S3 performs timing synchronization position detection using the autocorrelation calculation result and the cross-correlation calculation result, and provides an FFT timing pulse to the FFT unit S4. The FFT unit S4 performs an FFT operation on the input time signal with the FFT timing pulse from the synchronization position determination unit S3, and converts the time signal into a frequency signal.
ここで、同期位置判定部S3の一例を図4に示す。図4に示すように、同期位置判定部S3は、相関関数演算部S5と、最大値検出部S6とを備えている。 An example of the synchronization position determination unit S3 is shown in FIG. As shown in FIG. 4, the synchronization position determination unit S3 includes a correlation function calculation unit S5 and a maximum value detection unit S6.
相関関数演算部S5は、自己相関関数と相互相関関数の両方を用いて演算、例えば、自己相関関数値と相互相関関数値の乗算等を行う。 The correlation function calculation unit S5 performs calculation using both the autocorrelation function and the cross correlation function, for example, multiplication of the autocorrelation function value and the cross correlation function value.
最大値検出部S6は、相関関数演算部S5からの相関関数の値と所定値との比較に基づいて最大となるFFTタイミング同期位置を検出してFFTタイミングパルスを出力するもので、入力される相関値が、内部で保持される値よりも上回っていた場合に、FFTタイミングパルスを出力し、内部に保持する値を入力値で上書きすることを行う。フレーム終了時または開始時に、内部の保持値は、外部から与えられたり、または内部に設定された相関初期値にリセットされることにより、環境に応じてフレームごとにFFTタイミング位置を検出することが可能になる。 The maximum value detector S6 detects the maximum FFT timing synchronization position based on a comparison between the correlation function value from the correlation function calculator S5 and a predetermined value, and outputs an FFT timing pulse. When the correlation value exceeds the value held inside, an FFT timing pulse is output, and the value held inside is overwritten with the input value. At the end or start of a frame, the internal hold value is given from the outside or reset to the correlation initial value set inside, so that the FFT timing position can be detected for each frame according to the environment. It becomes possible.
図5を用いて同期位置判定部S3の動作を説明する。図5では、初期値a0が最初に内部保持データにセットされている。フレームが入力されると、相関関数演算部S5から、図5の相関演算値が入力される。最大値検出部S6は、時刻t1にて、入力される相関演算値が初期値a0より大きくなるため、内部保持データをa0からa1に更新するとともにFFTタイミングパルスを出力する。さらに、時刻t2において、入力される相関演算値が内部保持値a1より大きくなるため、内部保持データをa1からa2に更新するとともにFFTタイミングパルスを出力する。フレーム終了(時刻t3)、または開始とともに内部保持値を初期化することにより、次のフレームのFFTタイミング同期の準備を行う。なお、フレーム終了は、例えば、キャリアセンスが落ちるタイミングとして検出すれば良い。 The operation of the synchronization position determination unit S3 will be described with reference to FIG. In FIG. 5, the initial value a 0 is first set in the internally held data. When a frame is input, the correlation calculation value of FIG. 5 is input from the correlation function calculation unit S5. Maximum value detecting section S6, at time t1, since the correlation calculation value input is greater than the initial value a 0, and outputs the FFT timing pulses internal holding data and updates from a 0 to a 1. Further, at time t2, the correlation operation value to be inputted to become larger than the internal holding value a 1, and outputs the FFT timing pulses internal holding data and updates from a 1 to a 2. By initializing the internal hold value at the end of frame (time t3) or at the start, preparation for FFT timing synchronization of the next frame is performed. Note that the end of the frame may be detected, for example, as the timing when the carrier sense falls.
従って、実施の形態1によれば、無線通信用マルチキャリア伝送方式を採用し、同期用タイミング位置を決定する際に、自己相関演算と相互相関演算を併用して相関情報を使用することにより、従来、自己相関のみによって行っていたタイミング同期回路に比べて、高速で高精度にFFTタイミングパルスを生成することが可能である。また、相互相関演算のみによって行っていたタイミング同期回路に比べて、フェーディング環境下や周波数同期の悪い環境下で、高精度にFFTタイミングパルスを生成することが可能である。 Therefore, according to the first embodiment, when adopting the multi-carrier transmission system for wireless communication and determining the synchronization timing position, by using the correlation information together with the autocorrelation calculation and the cross-correlation calculation, Compared with a timing synchronization circuit that has been conventionally performed only by autocorrelation, it is possible to generate FFT timing pulses at high speed and with high accuracy. In addition, it is possible to generate FFT timing pulses with higher accuracy in a fading environment or an environment with poor frequency synchronization than in a timing synchronization circuit that has been performed only by cross-correlation calculation.
実施の形態2.
図6は、この発明の実施の形態2に係る同期位置判定部S3を示すブロック図である。図6に示す実施の形態2に係る同期位置判定部S3においては、図4に示す実施の形態1と同様に、自己相関関数と相互相関関数から相関関数を作成する相関関数演算部S5を備えると共に、図4に示す実施の形態1の最大値検出部S6の代わりに、フィッティング回路部S7を備えている。
FIG. 6 is a block diagram showing a synchronization position determination unit S3 according to
フィッティング回路部S7は、相関情報の現在情報だけでなく、未来及び過去の情報を用いて相関情報の形状の期待値に最も沿った形で、FFTタイミングパルスを生成する。本実施の形態2の適用例として、例えば、期待される相関関数の概形が、期待されるタイミング同期位置近辺で、左右対称の凸関数形状をしており、そのTOPを求める場合には、例えば、2次関数による最小2乗FITTING等回路を使用する。 The fitting circuit unit S7 generates the FFT timing pulse in a form that most closely matches the expected value of the shape of the correlation information using not only the current information of the correlation information but also the future and past information. As an application example of the second embodiment, for example, when an approximate shape of an expected correlation function has a left-right symmetrical convex function shape in the vicinity of an expected timing synchronization position, and when its TOP is obtained, For example, a least square FITTING circuit such as a quadratic function is used.
式(5)は、TOP近傍での相関関数を適当な変数a0、a1を用いて示した2次関数であり、C(k)、ε(k)が誤差、k0が求めたい同期位置である。 Equation (5) is a quadratic function indicating the correlation function in the vicinity of TOP using appropriate variables a 0 and a 1 , C (k) and ε (k) are errors, and k 0 is the synchronization to be obtained. Position.
求めたい同期位置は、 The synchronization position you want to find is
の式を満たすように、k0を求める。 K 0 is determined so as to satisfy the following equation.
また、図7のように、相関関数の外形が台形状であり、16周期でパルス上の形が得られることが事前に分かっており、最後の最大値を見つける場合には、相関関数をC(k)とすると、例えば、新たに、D(k)を式(7)のように設けて In addition, as shown in FIG. 7, it is known in advance that the external shape of the correlation function is trapezoidal, and the shape on the pulse can be obtained in 16 cycles. When finding the final maximum value, the correlation function is expressed as C If (k), for example, D (k) is newly provided as shown in Equation (7).
b0=b1=b2=1、b3=−0.5、b4=−1と置いて、このD(k)が最大となるような位置をFFTタイミング同期位置とすることにより、単純な最大値検出部では求められない形状であっても適切なFFTタイミング同期位置を求めることが可能になる。 By setting b0 = b1 = b2 = 1, b3 = −0.5, b4 = −1 and setting the position where D (k) is maximum as the FFT timing synchronization position, simple maximum value detection It is possible to obtain an appropriate FFT timing synchronization position even if the shape cannot be obtained by the part.
従って、実施の形態2によれば、入力信号の一部がAGC処理中等により信頼性の低い場合であっても、高精度にFFTタイミングパルスを生成することが可能である。 Therefore, according to the second embodiment, it is possible to generate the FFT timing pulse with high accuracy even when a part of the input signal is low in reliability due to AGC processing or the like.
実施の形態3.
本実施の形態3に係る例を示す。図8に、一般的なマルチパス環境における到来波の遅延時間とレベルの関係を示す。この図8は、6つのマルチパス(P0〜P5)を示している。この場合には、図3のような相互相関演算部S2で得られたパルス的な1つの相関値が、到来するマルチパスの本数だけ分裂を起こす。
The example which concerns on this
図8のように、到来する先行波P0に比べて、遅延波P1が大きい場合には、単純な最大値検出部S6では、遅延波P1に併せてタイミング同期を行ってしまう。OFDMでは、マルチパス環境の干渉を受けないようにガードインターバルをFFT前にコピーして設けるが、これは、遅延波に対する劣化を吸収するためであり、上記ケースでは、先行波P0がシンボル間干渉ISIとなってしまう。 As shown in FIG. 8, when the delayed wave P1 is larger than the incoming preceding wave P0, the simple maximum value detection unit S6 performs timing synchronization together with the delayed wave P1. In OFDM, a guard interval is copied and provided before FFT so as not to be subjected to interference in a multipath environment. This is to absorb deterioration due to a delayed wave. In the above case, the preceding wave P0 is intersymbol interference. It becomes ISI.
そこで、実施の形態3では、この問題を解決するものである。
図9は、この発明の実施の形態3に係る同期位置判定部S3を示すブロック図である。図9に示す実施の形態3に係る同期位置判定部S3においては、図4に示す実施の形態1の構成に対し、遅延プロファイル検査部S8をさらに備えている。
Therefore, the third embodiment solves this problem.
FIG. 9 is a block diagram showing a synchronization position determination unit S3 according to
図9において、遅延プロファイル検査部S8では、実施の形態1及び2から得られる最大値検出パルス(ここでは仮のFFTタイミング同期位置パルス)を入力として、図8のような遅延プロファイルを求めて、最大値を示す遅延波P1の前に到来している先行波P0を検出して、同期位置として出力する。 In FIG. 9, the delay profile inspection unit S8 receives the maximum value detection pulse (in this case, a temporary FFT timing synchronization position pulse) obtained from the first and second embodiments and obtains a delay profile as shown in FIG. A preceding wave P0 arriving before the delayed wave P1 indicating the maximum value is detected and output as a synchronization position.
最大値と先行波との関係(例えば、先行波として認定されるのは、最大値の1/2以上かつ、4サンプル前まで等)を与えるために、遅延プロファイル定数を外部から与えたり、内部の初期値を使用することが可能である。 In order to give the relationship between the maximum value and the preceding wave (for example, it is recognized that the leading wave is 1/2 or more of the maximum value and up to 4 samples before), the delay profile constant is given from the outside, the internal The initial value of can be used.
従って、実施の形態3によれば、マルチパス環境下、特に先行波よりも強い遅延波が到来する環境下においても、特性劣化を生じさせずに、高精度にFFTタイミングパルスを生成することが可能である。 Therefore, according to the third embodiment, it is possible to generate an FFT timing pulse with high accuracy without causing characteristic degradation even in an environment where a delayed wave stronger than the preceding wave arrives in a multipath environment. Is possible.
実施の形態4.
図10は、この発明の実施の形態4に係る復調タイミング生成回路及び復調装置を示すブロック図である。図10に示す実施の形態4において、タイミング同期部S13は、実施の形態1ないし3の復調タイミング生成回路に対応し、このタイミング同期部S13に入力される時間信号に対して振幅制御する自動利得制御手段がさらに備えられている。
10 is a block diagram showing a demodulation timing generation circuit and a demodulation device according to
ここで、自動利得制御手段としては、増幅器(AMP)S9、増幅器S9からのアナログ時間信号をアナログデジタル変換したデジタル時間信号をFFT部S4に出力するA/D変換部S10、A/D変換部S10からのデジタル時間信号を振幅調整して振幅補正済デジタル時間信号をタイミング同期部S13に出力する振幅調整部S11、A/D変換部S10からのデジタル時間信号を入力してタイミング同期部S13からAGCストップ信号が出力するまでの間、AMP制御情報を増幅器S9に出力するAGC(Automatic Gain Control:自動利得制御)部S12を備えている。 Here, as the automatic gain control means, an amplifier (AMP) S9, an A / D conversion unit S10 for outputting a digital time signal obtained by analog-digital conversion of an analog time signal from the amplifier S9 to the FFT unit S4, an A / D conversion unit The amplitude adjustment unit S11 that adjusts the amplitude of the digital time signal from S10 and outputs the amplitude-corrected digital time signal to the timing synchronization unit S13, the digital time signal from the A / D conversion unit S10, and the timing synchronization unit S13 Until the AGC stop signal is output, an AGC (Automatic Gain Control) unit S12 that outputs AMP control information to the amplifier S9 is provided.
一般的に、無線LANのように複数のユーザからのフレームを受信する場合、フレームの先頭部分で適正な受信レベルになるようにAGC処理を行う。AGC処理は、振幅制御であるため、QAM等の振幅に情報を乗せる場合には、不都合であるため、AGC処理をプリアンブル部で行い、データ部以降ではAGC制御を止める動作を行う。図10に示す構成では、タイミング同期部S13によりフレーム検出が行われて、AGCストップ信号が出力される構成となっている。 Generally, when receiving frames from a plurality of users as in a wireless LAN, AGC processing is performed so that an appropriate reception level is obtained at the beginning of the frame. Since the AGC process is amplitude control, it is inconvenient when information is put on the amplitude of QAM or the like. Therefore, the AGC process is performed in the preamble part, and the AGC control is stopped after the data part. In the configuration shown in FIG. 10, the frame is detected by the timing synchronization unit S13 and an AGC stop signal is output.
AMPS9は、受信信号を増幅・減少させる。A/D変換部S10は、アナログ信号をデジタル信号に変換する。そして、振幅調整部S11は、入力信号を振幅調整することを行う。例えば、入力信号の位相のみを出力する構成や、ある一定期間の振幅平均値を求めて、その値で除算した値を出力する等を行う。
The
AGC部S12は、入力されたA/D後の信号に対し、例えば移動平均を行い、期待値との大小を判定して、その情報をA/D変換前のAMPS9に通知することにより、所望のレベルを作り出すことを行う。
The AGC unit S12 performs, for example, a moving average on the input signal after A / D, determines the magnitude of the expected value, and notifies the information to the
タイミング同期部S13は、実施の形態1〜3で示した内容のものであり、プリアンブル情報等からフレーム検出を行って、AGC動作を止める働きもする。 The timing synchronization unit S13 has the contents described in the first to third embodiments, and also functions to stop the AGC operation by detecting a frame from preamble information or the like.
AGC処理を行っている間は、振幅に信頼度が無く、初期の段階では雑音レベルにAMPが調整されているため、つまり、入力信号を増大させていることから、フレームの前半では振幅が非常に大きな値を示すこととなる。そのため、入力信号をそのままの形で使用すると、振幅が大きいことにより不適切に相関値を強める場合や、入力信号がA/Dで飽和しているケースでは誤った相関値を求める可能性が生じる。そこで、入力信号をそのまま使用せずに振幅調整を行う回路を、タイミング同期部S13の前段に設けることを行う。 During the AGC process, the amplitude is not reliable, and the AMP is adjusted to the noise level in the initial stage, that is, the input signal is increased, so the amplitude is very high in the first half of the frame. Shows a large value. Therefore, if the input signal is used as it is, there is a possibility that an incorrect correlation value may be obtained when the correlation value is inappropriately increased due to the large amplitude or when the input signal is saturated at A / D. . Therefore, a circuit for adjusting the amplitude without using the input signal as it is is provided in the previous stage of the timing synchronization unit S13.
従って、実施の形態4によれば、AGC制御等により、信号の一部に信頼度が低い場合においても、高精度にFFTタイミングパルスを生成することが可能である。 Therefore, according to the fourth embodiment, it is possible to generate the FFT timing pulse with high accuracy even when the reliability of a part of the signal is low by AGC control or the like.
実施の形態5.
図11は、この発明の実施の形態5を説明するもので、低S/N時のFFTタイミング検出確率を示す図である。上述した各実施の形態においては、自己相関及び相互相関を用いるため、相互相関値のパターンを反映して、期待値の前後パターンを誤って検出してしまう可能性がある。コンピュータシミュレーションにて、1bitの相互相関演算回路として構成したところ、AWGN環境下S/N=0dBの場合において、図11に示すように、本来の期待値位置より16サンプル前にFFTタイミングが得られる確率をFFTタイミング検出確率0、期待値どおりをFFTタイミング検出確率1、期待値より16サンプル後をFFTタイミング検出確率2とした場合に、検出確率1が99%、検出確率0と検出確率2を加算した結果が1%得られた。
FIG. 11 explains the fifth embodiment of the present invention and is a diagram showing the FFT timing detection probability at the time of low S / N. In each of the above-described embodiments, since autocorrelation and cross-correlation are used, there is a possibility that the pattern before and after the expected value is erroneously detected reflecting the pattern of the cross-correlation value. When a 1-bit cross-correlation operation circuit is configured by computer simulation, FFT timing is obtained 16 samples before the original expected value position as shown in FIG. 11 in the case of S / N = 0 dB in the AWGN environment. If the probability is FFT timing detection probability 0, the expected value is FFT
図12は、上述した点に鑑み、低S/N時にも高精度にFFTタイミングパルスを生成する、この発明の実施の形態5に係る復調タイミング生成回路及び復調装置の構成を示すブロック図である。図12において、S13は、図10に示す実施の形態4と同様なタイミング同期部であり、実施の形態1ないし3の復調タイミング生成回路に対応し、このタイミング同期部S13から出力される高速フーリエ変換タイミングパルスを仮タイミングパルスとして、時間信号に対してさらに自己相関演算または相互相関演算の一方または両方を行うことにより高速フーリエ変換タイミングパルスを生成する精密タイミング同期部S14をさらに備え、精密タイミング同期部S14からのFFTタイミングパルスがFFT部S4に供給される。
FIG. 12 is a block diagram showing a configuration of a demodulation timing generation circuit and a demodulation device according to
図12に示すように、上記のように、S/Nが非常に低い場合には、誤検出の可能性があることから、タイミング同期部S13で得られる演算結果をFFT仮タイミングパルスとして、精密タイミング同期部S14でフレームの別の特徴箇所を用いてさらに確認作業を行う。例えば、IEEE802.11aシステムフォーマットの場合には、後続のCパターン位置と予想される位置を仮判定し、その前後16サンプル位置を含めた3箇所にのみCパターンと相互相関マッチング判定を行う等が考えられる。 As shown in FIG. 12, when the S / N is very low as described above, there is a possibility of erroneous detection. Therefore, the calculation result obtained by the timing synchronization unit S13 is precisely used as an FFT temporary timing pulse. In the timing synchronization unit S14, further confirmation work is performed using another characteristic portion of the frame. For example, in the case of the IEEE802.11a system format, a subsequent C pattern position and a predicted position are provisionally determined, and a C pattern and a cross-correlation matching determination are performed only at three positions including 16 sample positions before and after that position. Conceivable.
従って、実施の形態5によれば、低S/N時に高精度にFFTタイミングパルスを生成することが可能である。また、パターンを利用することにより、演算回路の削減につながり、小規模で高精度なタイミング同期回路を構成することが可能である。 Therefore, according to the fifth embodiment, it is possible to generate an FFT timing pulse with high accuracy at low S / N. In addition, by using the pattern, it is possible to reduce the number of arithmetic circuits and to configure a small-scale and highly accurate timing synchronization circuit.
実施の形態6.
次に、本実施の形態6では、上述した実施の形態1〜5に係る復調タイミング生成回路を含む復調装置が異なるフレームフォーマットを持つ複数のシステムにて運用される場合を示す。例えば、IEEE802.11aと類似する、図13に示す如くシステムAフォーマットを持つ架空のシステムAを併せて復調する場合を考える。
Next, the sixth embodiment shows a case where the demodulation device including the demodulation timing generation circuit according to the first to fifth embodiments described above is operated in a plurality of systems having different frame formats. For example, consider a case where a fictitious system A having a system A format as shown in FIG. 13 similar to IEEE802.11a is demodulated together.
図14は、この発明の実施の形態6に係る復調タイミング生成回路の主要部の構成を示す図である。図14に示す実施の形態6において、実施の形態1〜実施の形態5との違いは、例えば図4,図6、図9に示す如く相関関数演算部S5として、異なるフレームフォーマットのシステムに応じた相関関数演算部S15、S16を備えると共に、それらの相関関数演算結果に基づいてフレームフォーマットに適合するシステムを判定し、判定結果と相関関数の演算結果を出力するシステム判定部S17をさらに備え、判定されたシステムに応じたタイミング同期位置を検出して復調処理を行うものである。
FIG. 14 is a diagram showing a configuration of a main part of a demodulation timing generation circuit according to
図15は、異なる2つのシステムAとシステムBが存在し、それぞれ相関情報を求めた結果、システムBのフレームを受信した様子を示している。システムA相関関数演算部S15は、システムAのフレームを受信したと仮定して相関関数Aを求める。これは、第1〜実施の形態5に記載のものである。また、システムB相関関数演算部S16は、システムBのフレームを受信したと仮定して相関関数Bを求める。同様に、第1〜実施の形態5に記載のものである。
FIG. 15 shows a state in which there are two different systems A and B, and the frames of system B are received as a result of obtaining correlation information. The system A correlation function calculation unit S15 obtains the correlation function A on the assumption that the frame of the system A is received. This is the one described in the first to fifth embodiments. Further, the system B correlation function calculation unit S16 obtains the correlation function B on the assumption that the system B frame is received. Similarly, it is a thing of 1st-
システム判定回路S17は、両方の相関情報をモニターしながらどちらのシステムのフレームを受信したかを判定する。本実施の形態6の一例として、IEEE802.11aシステム(図1)と架空のシステムA(図13)の場合を示す。 The system determination circuit S17 determines which system's frame is received while monitoring both pieces of correlation information. As an example of the sixth embodiment, a case of an IEEE 802.11a system (FIG. 1) and a fictitious system A (FIG. 13) is shown.
自己相関関数演算部S18は、IEEE802.11aシステムの16サンプル遅延させる。本ケースの場合は、共通の相関関数演算部を使用することが可能な例である。送信側の基準発振器を規定値として受信側がそれより20ppm(速い)偏差があるとして具体的な影響を調べてみる(以下、パラメータとして次の値を用いることとする)。 The autocorrelation function calculation unit S18 delays 16 samples of the IEEE802.11a system. This case is an example in which a common correlation function calculation unit can be used. Let's examine the specific effect on the assumption that the reference oscillator on the transmission side has a deviation of 20 ppm (faster) on the receiving side (hereinafter, the following values are used as parameters).
・搬送波周波数=5.2GHz(=fc)
・サンプリング周波数=20MHz(=fS)
搬送波周波数に20ppm(=ρ他)の偏差がある場合、16サンプルあたりの位相回転量Δω802は、
・ Carrier frequency = 5.2 GHz (= f c )
・ Sampling frequency = 20 MHz (= f S )
When there is a deviation of 20 ppm (= ρ etc.) in the carrier frequency, the phase rotation amount Δω 802 per 16 samples is
となる。架空のシステムA(図16)の場合の得られる位相回転量ΔωAは、 It becomes. The phase rotation amount Δω A obtained in the case of the fictitious system A (FIG. 16) is
となる。位相回転量は、自己相関で得られるx軸成分をX、y軸成分をYとすると、 It becomes. As for the amount of phase rotation, if the x-axis component obtained by autocorrelation is X and the y-axis component is Y,
から求めるため、位相回転量が、0°以上±90°以内である条件は、X≧0であり、±90°以上±180°以下である条件は、X<0である。つまり、相関値のX軸成分の符号のみにより、この場合には、システムの判定が可能である。 Therefore, the condition that the phase rotation amount is 0 ° or more and ± 90 ° or less is X ≧ 0, and the condition that the phase rotation amount is ± 90 ° or more and ± 180 ° or less is X <0. That is, in this case, the system can be determined only by the sign of the X-axis component of the correlation value.
本ケースでは、システム判定回路S19は、単純な相関信号のX軸の符号判定である。(X軸成分が正の場合には、IEEE802.11aシステム、負の場合には、システムAである。) In this case, the system determination circuit S19 is a simple X-axis code determination of the correlation signal. (If the X-axis component is positive, it is the IEEE 802.11a system, and if it is negative, it is the system A.)
従って、実施の形態6によれば、複数のシステムに対してそれぞれに応じた受信機を作ることなく受信することが可能な復調装置を構成することが可能である。 Therefore, according to the sixth embodiment, it is possible to configure a demodulation device that can receive a plurality of systems without making a receiver corresponding to each of the plurality of systems.
S1 自己相関演算部、S2 相互相関演算部、S3 同期位置判定部、S4 FFT部、S5 相関関数演算部、S6 最大値検出部、S7 フィッティング回路部、S8 遅延プロファイル検査部、S11 振幅調整部、S13 タイミング同期部、S14 精密タイミング同期部、S15,S16 相関関数演算部、S17 システム判定部。 S1 autocorrelation calculation unit, S2 cross-correlation calculation unit, S3 synchronization position determination unit, S4 FFT unit, S5 correlation function calculation unit, S6 maximum value detection unit, S7 fitting circuit unit, S8 delay profile inspection unit, S11 amplitude adjustment unit, S13 Timing synchronization unit, S14 Precision timing synchronization unit, S15, S16 Correlation function calculation unit, S17 System determination unit.
Claims (8)
入力される時間信号に対して相互相関演算を行う相互相関演算部と、
前記自己相関演算部及び前記相互相関演算部からの自己相関演算結果及び相互相関演算結果を用いてタイミング同期位置の検出を行い、高速フーリエ変換タイミングパルスを出力する同期位置判定部と
を備えた復調タイミング生成回路。 An autocorrelation calculation unit that performs autocorrelation calculation on an input time signal;
A cross-correlation calculation unit that performs a cross-correlation calculation on an input time signal;
A demodulation unit comprising: a synchronization position determination unit that detects a timing synchronization position using the autocorrelation calculation result and the crosscorrelation calculation result from the autocorrelation calculation unit and the crosscorrelation calculation unit, and outputs a fast Fourier transform timing pulse; Timing generation circuit.
前記同期位置判定部は、前記自己相関演算部及び前記相互相関演算部からの自己相関演算結果と相互相関演算結果とを乗算して相関関数を得る相関関数演算部と、前記相関関数演算部からの相関関数の値と所定値との比較に基づいて最大となる高速フーリエ変換タイミング同期位置を検出して高速フーリエ変換タイミングパルスを出力する最大値検出部とを備えたことを特徴とする復調タイミング生成回路。 The demodulation timing generation circuit according to claim 1,
The synchronization position determination unit includes a correlation function calculation unit that obtains a correlation function by multiplying the autocorrelation calculation result from the autocorrelation calculation unit and the cross-correlation calculation unit by the cross-correlation calculation result, and the correlation function calculation unit. And a maximum value detector for detecting a fast Fourier transform timing synchronization position that is maximized based on a comparison between a correlation function value and a predetermined value, and outputting a fast Fourier transform timing pulse. Generation circuit.
前記同期位置判定部は、前記自己相関演算部及び前記相互相関演算部からの自己相関演算結果と相互相関演算結果とを乗算して相関関数を得る相関関数演算部と、前記相関関数演算部からの相関関数に対して2次関数による最小2乗フィッティング回路部を用いて高速フーリエ変換タイミング同期位置を検出して高速フーリエ変換タイミングパルスを出力するフィッティング回路部とを備えたことを特徴とする復調タイミング生成回路。 The demodulation timing generation circuit according to claim 1,
The synchronization position determination unit includes a correlation function calculation unit that obtains a correlation function by multiplying the autocorrelation calculation result from the autocorrelation calculation unit and the cross-correlation calculation unit by the cross-correlation calculation result, and the correlation function calculation unit. And a fitting circuit unit that detects a fast Fourier transform timing synchronization position using a least square fitting circuit unit based on a quadratic function and outputs a fast Fourier transform timing pulse. Timing generation circuit.
前記同期位置判定部は、前記最大値検出部からの出力に基づいて遅延プロファイルを求めて、最大値を示す遅延波の前に到来する先行波を検出することで高速フーリエ変換タイミング同期位置を検出して高速フーリエ変換タイミングパルスとして出力する遅延プロファイル検査回路をさらに備えたことを特徴とする復調タイミング生成回路。 The demodulation timing generation circuit according to claim 2,
The synchronization position determination unit obtains a delay profile based on the output from the maximum value detection unit and detects a fast Fourier transform timing synchronization position by detecting a preceding wave that arrives before the delay wave indicating the maximum value. And a delay profile check circuit that outputs the result as a fast Fourier transform timing pulse.
入力される時間信号に対して振幅補正制御する自動利得制御手段をさらに備えた
ことを特徴とする復調タイミング生成回路。 In the demodulation timing generation circuit according to any one of claims 1 to 4,
A demodulation timing generation circuit, further comprising automatic gain control means for performing amplitude correction control on an input time signal.
前記相関関数演算部は、異なるフレームフォーマットに対応して複数備えられ、
複数の相関関数演算部からの相関関数の演算結果に基づいてフレームフォーマットに適合するシステムを判定し、判定結果と相関関数の演算結果を出力するシステム判定部をさらに備え、
判定されたシステムに応じたタイミング同期位置を検出する
ことを特徴とする復調タイミング生成回路。 The demodulation timing generation circuit according to any one of claims 2 to 4,
A plurality of the correlation function calculation units are provided corresponding to different frame formats,
A system determination unit that determines a system that conforms to the frame format based on the correlation function calculation results from a plurality of correlation function calculation units, and further outputs a determination result and a correlation function calculation result,
A demodulation timing generation circuit, characterized by detecting a timing synchronization position corresponding to the determined system.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005053834A JP4523454B2 (en) | 2005-02-28 | 2005-02-28 | Demodulation timing generation circuit and demodulator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005053834A JP4523454B2 (en) | 2005-02-28 | 2005-02-28 | Demodulation timing generation circuit and demodulator |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006238367A true JP2006238367A (en) | 2006-09-07 |
JP4523454B2 JP4523454B2 (en) | 2010-08-11 |
Family
ID=37045483
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005053834A Active JP4523454B2 (en) | 2005-02-28 | 2005-02-28 | Demodulation timing generation circuit and demodulator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4523454B2 (en) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007019985A (en) * | 2005-07-08 | 2007-01-25 | Mitsubishi Electric Corp | Receiver |
JP2009225080A (en) * | 2008-03-17 | 2009-10-01 | Hitachi Kokusai Electric Inc | Timing synchronizing circuit and ofdm receiver |
JP2010520694A (en) * | 2007-03-05 | 2010-06-10 | ウエイブサット インク | Channel profiler and input signal profiling method |
JP2010130246A (en) * | 2008-11-26 | 2010-06-10 | Kyushu Institute Of Technology | Frame synchronization acquisition circuit |
JP2013521730A (en) * | 2010-03-29 | 2013-06-10 | 株式会社村田製作所 | Method and apparatus for integer frequency offset estimation in a wireless communication system |
JP2013521729A (en) * | 2010-03-29 | 2013-06-10 | 株式会社村田製作所 | Method and apparatus for accurate time synchronization in a wireless communication system |
EP2704347A2 (en) | 2012-08-27 | 2014-03-05 | Sony Mobile Communications, Inc. | Communication system, communication device, and reception device |
JP2018157561A (en) * | 2017-03-15 | 2018-10-04 | 普誠科技股▲ふん▼有限公司 | Signal transmitter-receiver and method for detecting synchronization point in signal |
JP2021010197A (en) * | 2016-03-18 | 2021-01-28 | 富士通株式会社 | Generation device for transmission sequence, synchronizer of training sequence, estimation device of channel spacing, method and system |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001148679A (en) * | 1999-11-19 | 2001-05-29 | Sony Corp | Radio communication equipment, radio communication system and method therefor |
JP2001313623A (en) * | 2000-02-22 | 2001-11-09 | Sharp Corp | Radio communication transmitter and radio communication receiver |
JP2002118542A (en) * | 2000-10-06 | 2002-04-19 | Sony Corp | Communication equipment and communication method |
JP2002204214A (en) * | 2000-12-28 | 2002-07-19 | Fujitsu General Ltd | Method and device for timing detection of ofdm receiving device |
JP2003069546A (en) * | 2001-06-15 | 2003-03-07 | Sony Corp | Demodulation timing generation circuit and demodulator |
JP2006033074A (en) * | 2004-07-12 | 2006-02-02 | Sharp Corp | Ofdm demodulator |
-
2005
- 2005-02-28 JP JP2005053834A patent/JP4523454B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001148679A (en) * | 1999-11-19 | 2001-05-29 | Sony Corp | Radio communication equipment, radio communication system and method therefor |
JP2001313623A (en) * | 2000-02-22 | 2001-11-09 | Sharp Corp | Radio communication transmitter and radio communication receiver |
JP2002118542A (en) * | 2000-10-06 | 2002-04-19 | Sony Corp | Communication equipment and communication method |
JP2002204214A (en) * | 2000-12-28 | 2002-07-19 | Fujitsu General Ltd | Method and device for timing detection of ofdm receiving device |
JP2003069546A (en) * | 2001-06-15 | 2003-03-07 | Sony Corp | Demodulation timing generation circuit and demodulator |
JP2006033074A (en) * | 2004-07-12 | 2006-02-02 | Sharp Corp | Ofdm demodulator |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007019985A (en) * | 2005-07-08 | 2007-01-25 | Mitsubishi Electric Corp | Receiver |
JP4659540B2 (en) * | 2005-07-08 | 2011-03-30 | 三菱電機株式会社 | Receiver |
JP2010520694A (en) * | 2007-03-05 | 2010-06-10 | ウエイブサット インク | Channel profiler and input signal profiling method |
JP2009225080A (en) * | 2008-03-17 | 2009-10-01 | Hitachi Kokusai Electric Inc | Timing synchronizing circuit and ofdm receiver |
JP2010130246A (en) * | 2008-11-26 | 2010-06-10 | Kyushu Institute Of Technology | Frame synchronization acquisition circuit |
JP2013521729A (en) * | 2010-03-29 | 2013-06-10 | 株式会社村田製作所 | Method and apparatus for accurate time synchronization in a wireless communication system |
JP2013521730A (en) * | 2010-03-29 | 2013-06-10 | 株式会社村田製作所 | Method and apparatus for integer frequency offset estimation in a wireless communication system |
EP2704347A2 (en) | 2012-08-27 | 2014-03-05 | Sony Mobile Communications, Inc. | Communication system, communication device, and reception device |
US9118363B2 (en) | 2012-08-27 | 2015-08-25 | Sony Corporation | Timing synchronization system for MIMO-OFDM |
JP2021010197A (en) * | 2016-03-18 | 2021-01-28 | 富士通株式会社 | Generation device for transmission sequence, synchronizer of training sequence, estimation device of channel spacing, method and system |
JP7060061B2 (en) | 2016-03-18 | 2022-04-26 | 富士通株式会社 | Transmission sequence generator, training sequence synchronizer, channel interval estimater, method and system |
JP2018157561A (en) * | 2017-03-15 | 2018-10-04 | 普誠科技股▲ふん▼有限公司 | Signal transmitter-receiver and method for detecting synchronization point in signal |
CN108631818A (en) * | 2017-03-15 | 2018-10-09 | 普诚科技股份有限公司 | Signal receiving and transmitting device and synchronization point detection method |
CN108631818B (en) * | 2017-03-15 | 2021-03-26 | 普诚科技股份有限公司 | Signal receiving and transmitting device and synchronization point detection method |
Also Published As
Publication number | Publication date |
---|---|
JP4523454B2 (en) | 2010-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4523454B2 (en) | Demodulation timing generation circuit and demodulator | |
JP4263119B2 (en) | Method and apparatus for initial frequency synchronization in OFDM system | |
KR100770924B1 (en) | Apparatus and method for compensating frequency offset in a wireless communication system | |
US7006587B1 (en) | Preamble aided synchronization | |
US6798738B1 (en) | FFT window position recovery apparatus and method for OFDM system receiver | |
JP2005303691A (en) | Device and method for detecting synchronization | |
JP2005184057A (en) | Digital signal demodulator | |
KR19980065512A (en) | Fine FFT Window Position Restoration System for OFDM System Receiver | |
US20070030797A1 (en) | Method of receiving of OFDM signal having repetitive preamble signal | |
US7616723B2 (en) | Method for symbol timing synchronization and apparatus thereof | |
WO2010075533A1 (en) | Methods and systems for timing acquisition robust to channel fading | |
US8000415B2 (en) | Method and device for detecting a synchronization signal in a communication system | |
JP5606411B2 (en) | Wireless signal synchronization processor | |
JP4755077B2 (en) | Transmission mode, guard length detection circuit and method | |
JPWO2006085487A1 (en) | Digital broadcast receiver and synchronization detection method | |
JP3639195B2 (en) | OFDM packet communication receiver | |
JP5055239B2 (en) | OFDM demodulator | |
US20080043862A1 (en) | Receiving Apparatus and Receiving Method | |
JP3795885B2 (en) | Reception device and reception control method | |
JP2002232389A (en) | Ofdm receiver | |
JP5021517B2 (en) | OFDM receiving apparatus and OFDM relay apparatus | |
JP2006203291A (en) | Receiver | |
JP2002118542A (en) | Communication equipment and communication method | |
JP2008211365A (en) | Demodulator and frame synchronizing method | |
JP5237665B2 (en) | Synchronization establishment method, orthogonal frequency division multiplex modulation method, communication apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100316 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100525 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100527 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4523454 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |