JP2006236793A - Anode panel and field emission type display device - Google Patents

Anode panel and field emission type display device Download PDF

Info

Publication number
JP2006236793A
JP2006236793A JP2005050063A JP2005050063A JP2006236793A JP 2006236793 A JP2006236793 A JP 2006236793A JP 2005050063 A JP2005050063 A JP 2005050063A JP 2005050063 A JP2005050063 A JP 2005050063A JP 2006236793 A JP2006236793 A JP 2006236793A
Authority
JP
Japan
Prior art keywords
phosphor layer
anode
panel
phosphor
cathode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005050063A
Other languages
Japanese (ja)
Inventor
Kazuhisa Ishii
一久 石井
Yoshitomo Suzuki
恵友 鈴木
Kazutaka Kono
和隆 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sonac KK
Original Assignee
Sonac KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sonac KK filed Critical Sonac KK
Priority to JP2005050063A priority Critical patent/JP2006236793A/en
Publication of JP2006236793A publication Critical patent/JP2006236793A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To improve luminescent efficiency by restaining the static charging of a phosphor, and suppress the generation of abnormal discharge. <P>SOLUTION: A conductive layer 10 is provided at a part where an opening is formed by patterning a phosphor layer 9 of an anode panel 2, electric charge accumulated on the surface of the phosphor layer 9 by the collision of electrons from a cathode panel 3 is made to flow into an anode electrode 8 through the conductive layer 10, whereby, the static charging of the phosphor layer 9 is restrained to suppress such a phenomenon that the electrons from the cathode panel 3 cannot reach the phosphor layer by the repulsion of electric charge, and at the same time, abnormal discharge against an emitter 6 of the cathode panel caused by the electric charge accumulated at the phosphor layer 9 is suppressed. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、真空中で電界をかけることでカソードパネルから電子を放出させ、アノードパネルに塗布した蛍光体に衝突させて発光させるＦＥＤ（Field Emission Display）などのような電界放出型表示装置およびアノードパネルに関する。   The present invention relates to a field emission display device such as an FED (Field Emission Display) that emits electrons from a cathode panel by applying an electric field in a vacuum and collides with a phosphor coated on the anode panel, and an anode. Regarding panels.

ＦＥＤは、消費電力が小さく、高精細な表示が可能なＦＰＤ(Ｆlat Ｐanel Ｄisplay)として注目されている(例えば、特許文献１参照)。   The FED is attracting attention as an FPD (Flat Panel Display) that consumes less power and enables high-definition display (see, for example, Patent Document 1).

図４は、従来のＦＥＤの構成の一例を示す概略構成図である。   FIG. 4 is a schematic configuration diagram illustrating an example of a configuration of a conventional FED.

ＦＥＤ１’は、アノードパネル２’と、このアノードパネル２’に対向するカソードパネル３と、これらを真空状態で収納支持する図示しない枠体とを備えている。   The FED 1 ′ includes an anode panel 2 ′, a cathode panel 3 facing the anode panel 2 ′, and a frame (not shown) that stores and supports them in a vacuum state.

カソードパネル３は、例えば、ガラスからなる絶縁性の基板４と、この基板４上に形成されたカソード電極５と、このカソード電極５上に形成された炭素膜などからなるエミッタ６とを備えている。   The cathode panel 3 includes, for example, an insulating substrate 4 made of glass, a cathode electrode 5 formed on the substrate 4, and an emitter 6 made of a carbon film or the like formed on the cathode electrode 5. Yes.

一方、アノードパネル２’は、透明基板７と、この基板７上に形成された透明なアノード電極８と、このアノード電極８上に形成された蛍光体層９’とを備えている。   On the other hand, the anode panel 2 ′ includes a transparent substrate 7, a transparent anode electrode 8 formed on the substrate 7, and a phosphor layer 9 ′ formed on the anode electrode 8.

かかるＦＥＤ１’においては、カソード電極５とアノード電極８との間に、電圧を印加することにより、矢符Ａで示すようにエミッタ６から電子が放出されてアノード電極８に引き付けられ、蛍光体層９’に衝突し、矢符Ｂに示すように発光するものである。
特開平９−３２０４９７号公報 In the FED 1 ′, when a voltage is applied between the cathode electrode 5 and the anode electrode 8, electrons are emitted from the emitter 6 and attracted to the anode electrode 8 as indicated by an arrow A, and the phosphor layer It collides with 9 'and emits light as shown by the arrow B.
JP-A-9-320497

かかるＦＥＤでは、加速電圧を、例えば、１５ｋＶ程度以下とする結果、エミッタから放出された電子の挙動が蛍光体表面の帯電状態の影響を受け易い。すなわち、アノードパネルの蛍光体は、絶縁性が高く、過剰な電子の衝突によって帯電し、後から放出された電子が蛍光体表面の電荷との反発により、蛍光体に到達できず、発光効率が低下する。また、蓄積した電荷が逃げ場を失ってエミッタとの間で異常放電を生じてエミッタを損傷してＦＥＤの寿命が短くなるといった難点がある。   In such an FED, the acceleration voltage is set to, for example, about 15 kV or less, so that the behavior of electrons emitted from the emitter is easily affected by the charged state of the phosphor surface. That is, the phosphor of the anode panel is highly insulating and is charged by collision of excessive electrons, and the electrons emitted later cannot reach the phosphor due to repulsion with the charge on the phosphor surface, and the luminous efficiency is high. descend. In addition, the accumulated charge loses the escape field, and abnormal discharge is generated between the emitter and the emitter, resulting in a short life of the FED.

本発明は、このような実情に鑑みてなされたものであって、蛍光体の帯電を抑制して発光効率を向上させるとともに、異常放電の発生を低減することを目的とする。   The present invention has been made in view of such circumstances, and an object of the present invention is to suppress the charging of a phosphor to improve luminous efficiency and reduce the occurrence of abnormal discharge.

本発明では、上述の目的を達成するために、次のように構成している。   The present invention is configured as follows in order to achieve the above-described object.

すなわち、本発明のアノードパネルは、透光性基板に、アノード電極および蛍光体層が形成されてなるアノードパネルであって、前記蛍光体層は、前記アノード電極が露出するように、パターニングされている。   That is, the anode panel of the present invention is an anode panel in which an anode electrode and a phosphor layer are formed on a translucent substrate, and the phosphor layer is patterned so that the anode electrode is exposed. Yes.

ここで、パターニングは、所望のパターン、例えば、格子状のパターンや多数の開口がドット状に散在するパターンなど任意であり、アノード電極が露出する開口の平面形状も、矩形状、円形状、楕円形状、多角形状など任意であるが、蛍光体の表面に蓄積した電荷が円滑に逃げれるように、均等で規則的なパターンであるのが好ましい。   Here, the patterning is arbitrary such as a desired pattern, for example, a lattice pattern or a pattern in which a large number of openings are scattered in a dot shape, and the planar shape of the opening from which the anode electrode is exposed is rectangular, circular, or elliptical. Although the shape and polygonal shape are arbitrary, it is preferable that the pattern is uniform and regular so that the electric charge accumulated on the surface of the phosphor can escape smoothly.

本発明によると、蛍光体に電子が衝突することによって蓄積した電荷が、パターニングによって開口したアノード電極に逃げて帯電を抑制することが可能となり、これによって、蛍光体層に到来する電子が、電荷の反発によって蛍光体層に到達できないという現象を低減することができるとともに、蓄積した電荷によって、カソードパネルの電子放出部との間で異常放電が生じて電子放出部を損傷するのを低減することができる。   According to the present invention, the charge accumulated due to the collision of the electrons with the phosphor can escape to the anode electrode opened by patterning to suppress the charge, whereby the electrons arriving at the phosphor layer are charged. The phenomenon that the phosphor layer cannot be reached due to the repulsion of the battery can be reduced, and the accumulated charge can reduce the occurrence of abnormal discharge with the electron emission part of the cathode panel and damage the electron emission part. Can do.

本発明の好ましい実施態様においては、前記蛍光体層がパターニングされてアノード電極が露出する部分に、導電層が設けられている。   In a preferred embodiment of the present invention, a conductive layer is provided in a portion where the phosphor layer is patterned and the anode electrode is exposed.

この導電層は、金属、導電性金属化合物および導電性カーボンの少なくともいずれか一つを含むのが好ましい。   The conductive layer preferably contains at least one of a metal, a conductive metal compound, and conductive carbon.

この実施態様によると、蛍光体に蓄積した電荷が、導電層を介してアノード電極に流れることになり、蛍光体の帯電を一層効果的に抑制することができる。   According to this embodiment, the charge accumulated in the phosphor flows through the conductive layer to the anode electrode, and charging of the phosphor can be more effectively suppressed.

本発明の電界放出型表示装置は、本発明に係るアノードパネルと、該アノードパネルに対向配置されたカソードパネルとを備え、前記カソードパネルは、基板上に、カソード電極および電子放出部が形成されてなるものである。   A field emission display device of the present invention includes an anode panel according to the present invention and a cathode panel disposed opposite to the anode panel, and the cathode panel has a cathode electrode and an electron emission portion formed on a substrate. It will be.

本発明によると、アノードパネルの蛍光体の帯電が抑制されるので、カソードパネルの電子放出部から放出されてアノードパネルの蛍光体層に到来する電子が、電荷の反発によって蛍光体層に到達できないという現象を低減して発光効率を高めることができるとともに、蛍光体層に蓄積した電荷によって、カソードパネルの電子放出部との間で異常放電が生じて電子放出部を損傷するのを低減して当該表示装置の長寿命化を図ることができる。   According to the present invention, since charging of the phosphor of the anode panel is suppressed, electrons that are emitted from the electron emission portion of the cathode panel and arrive at the phosphor layer of the anode panel cannot reach the phosphor layer due to repulsion of charges. This can reduce the phenomenon and increase the luminous efficiency, and reduce the damage of the electron emission part caused by abnormal discharge with the electron emission part of the cathode panel due to the charge accumulated in the phosphor layer. The lifetime of the display device can be extended.

本発明の好ましい実施態様においては、前記電子放出部が、炭素膜からなるものである。   In a preferred embodiment of the present invention, the electron emission portion is made of a carbon film.

ここで、炭素膜の材料としては、カーボンナノチューブ、カーボンナノファイバー、ダイヤモンドライクカーボン、アモルファスダイヤモンド、結晶性ダイヤモンド、グラファィト、フラーレン等を挙げることができる。   Here, examples of the material for the carbon film include carbon nanotubes, carbon nanofibers, diamond-like carbon, amorphous diamond, crystalline diamond, graphite, fullerene, and the like.

この実施態様によると、電子放出部に炭素系材料を用いるので、比較的低い電界で電子を放出させることができる。   According to this embodiment, since the carbon-based material is used for the electron emission portion, electrons can be emitted with a relatively low electric field.

本発明によれば、アノードパネルの蛍光体に蓄積した電荷を、効果的にアノード電極に逃がして蛍光体の帯電を抑制できるので、蛍光体層に到来する電子が、電荷の反発によって蛍光体層に到達できないという現象を低減して発光効率を高めることができるとともに、蛍光体層に蓄積した電荷によって、カソードパネルのエミッタとの間で異常放電が生じてエミッタを損傷するのを低減して当該表示装置の長寿命化を図ることができる。   According to the present invention, since the charge accumulated in the phosphor of the anode panel can be effectively released to the anode electrode and the charging of the phosphor can be suppressed, the electrons arriving at the phosphor layer are repelled by the charge repulsion. In addition to reducing the phenomenon that the light source cannot reach the light source, the luminous efficiency can be increased, and the charge accumulated in the phosphor layer can reduce the occurrence of abnormal discharge between the cathode panel emitter and damage the emitter. The lifetime of the display device can be extended.

以下、図面によって本発明の実施の形態について詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

（実施の形態１）
図１は、本発明の一つの実施の形態に係る電界放出型表示装置としてのＦＥＤ（Field Emission Display）の概略構成図である。 (Embodiment 1)
FIG. 1 is a schematic configuration diagram of an FED (Field Emission Display) as a field emission display device according to an embodiment of the present invention.

この実施の形態のＦＥＤ１は、図１に示すように、本発明に係るアノードパネル２と、このアノードパネル２に対向配置されたカソードパネル３と、これらを真空状態で収納支持する図示しない枠体とを備えている。   As shown in FIG. 1, an FED 1 according to this embodiment includes an anode panel 2 according to the present invention, a cathode panel 3 disposed opposite to the anode panel 2, and a frame (not shown) that stores and supports them in a vacuum state. And.

アノードパネル２とカソードパネル３との対向ギャップは、例えば、１００μｍ〜２０００μｍ程度であり、真空度は、例えば、１０−５〜１０−７ｔｏｒｒである。 The facing gap between the anode panel 2 and the cathode panel 3 is, for example, about 100 μm to 2000 μm, and the degree of vacuum is, for example, 10 −5 to 10 −7 torr.

カソードパネル３は、例えば、ガラスからなる絶縁性の基板４と、この基板４上に形成された、例えば、Ａｇ、ＩＴＯ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｉなどからなるカソード電極５と、このカソード電極上に形成された電子放出部（エミッタ）６とを備えている。このエミッタ６は、例えば、カーボンナノチューブ、カーボンナノファイバー、ダイヤモンドライクカーボン、アモルファスダイヤモンド、結晶性ダイヤモンド、グラファィト、フラーレン等の炭素系材料からなる。   The cathode panel 3 includes an insulating substrate 4 made of, for example, glass, a cathode electrode 5 made of, for example, Ag, ITO, Al, Cu, Cr, Ni formed on the substrate 4, and the cathode electrode. It has an electron emission portion (emitter) 6 formed thereon. The emitter 6 is made of, for example, a carbon-based material such as carbon nanotube, carbon nanofiber, diamond-like carbon, amorphous diamond, crystalline diamond, graphite, fullerene.

本発明に係るアノードパネル２は、例えば、ガラスからなる透光性の基板７と、この基板７上に形成されたＩＴＯ (スズ含有酸化インジウム)などからなるアノード電極８と、このアノード電極８上に形成された蛍光体層９を備えている。   The anode panel 2 according to the present invention includes, for example, a light-transmitting substrate 7 made of glass, an anode electrode 8 made of ITO (tin-containing indium oxide) or the like formed on the substrate 7, and the anode electrode 8 The phosphor layer 9 is provided.

この実施の形態のアノードパネル２は、カソードパネル３のエミッタ６から放出された電子の衝突による蛍光体層９の帯電を抑制して発光効率を向上させるととともに、異常放電の発生を低減するために、次のように構成している。   The anode panel 2 of this embodiment suppresses charging of the phosphor layer 9 due to collision of electrons emitted from the emitter 6 of the cathode panel 3 to improve luminous efficiency and reduce occurrence of abnormal discharge. In addition, the configuration is as follows.

すなわち、この実施の形態では、絶縁性の高い蛍光体層９は、所望のパターンでパターニングされており、このパターニングによって蛍光体層９が存在しない部分には、導電層１０が設けられており、蛍光体層９に蓄積する電荷を、導電層１０を介してアノード電極８に流すようにしている。   That is, in this embodiment, the highly insulating phosphor layer 9 is patterned in a desired pattern, and the conductive layer 10 is provided in a portion where the phosphor layer 9 does not exist by this patterning, Electric charges accumulated in the phosphor layer 9 are caused to flow to the anode electrode 8 through the conductive layer 10.

蛍光体層９および導電層１０の膜厚は、数十ｎｍ〜数十μｍであり、例えば、１μｍ〜３０μｍである。   The film thicknesses of the phosphor layer 9 and the conductive layer 10 are several tens of nm to several tens of μm, for example, 1 μm to 30 μm.

導電層１０の材料としては、導電性があれば特に限定されないが、例えば、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ａｌなどの金属、酸化スズ、アンチモン含有酸化スズ（ＡＴＯ）、酸化亜鉛、酸化アンチモン、スズ含有酸化インジウム（ＩＴＯ）などの導電性金属化合物、カーボンブラック、カーボンナノチューブ、カーボンナノファイバーなどの導電性カーボンを用いることができる。   The material of the conductive layer 10 is not particularly limited as long as it has conductivity. For example, metals such as Ag, Au, Cu, Ni, and Al, tin oxide, antimony-containing tin oxide (ATO), zinc oxide, antimony oxide, Conductive carbon compounds such as conductive metal compounds such as tin-containing indium oxide (ITO), carbon black, carbon nanotubes, and carbon nanofibers can be used.

蛍光体層９の材料は、電子により励起される蛍光体であれば特に限定されず、例えば、緑色蛍光体としては、ＺｎＳ：Ｃｕ，Ａｕ，Ａｌを、青色蛍光体としては、ＺｎＳ：Ａｇを、赤色蛍光体としては、Ｙ２Ｏ２Ｓ：Ｅｕ（ユーロピウム付活酸硫化イットリウム）をそれぞれ用いることができる。 The material of the phosphor layer 9 is not particularly limited as long as it is a phosphor excited by electrons. For example, ZnS: Cu, Au, Al is used as a green phosphor, and ZnS: Ag is used as a blue phosphor. As the red phosphor, Y 2 O 2 S: Eu (europium-activated yttrium oxysulfide) can be used.

導電層１０は、蛍光体層９に蓄積した電荷をアノード電極８へ流すための電路を形成するものであり、その抵抗は、蛍光体層９よりも低く、アノード電極８以上であるのが好ましい。   The conductive layer 10 forms an electric path for allowing the electric charge accumulated in the phosphor layer 9 to flow to the anode electrode 8, and its resistance is lower than that of the phosphor layer 9 and is preferably not less than the anode electrode 8. .

この実施の形態では、図２の平面図に示すように、蛍光体層９と導電層１０とが、規則的に交互に組み合わされた、いわゆる、市松模様のパターンが構成されている。   In this embodiment, as shown in the plan view of FIG. 2, a so-called checkered pattern in which the phosphor layers 9 and the conductive layers 10 are regularly and alternately combined is configured.

蛍光体層９の面積と導電層１０の面積との和に対する蛍光体層９の面積の比率は、例えば、３０％〜９０％であるのが好ましく、より好ましくは５０％〜７５％である。   The ratio of the area of the phosphor layer 9 to the sum of the area of the phosphor layer 9 and the area of the conductive layer 10 is, for example, preferably 30% to 90%, more preferably 50% to 75%.

蛍光体層９の占める面積の比率が、大き過ぎると、蛍光体層９の帯電を抑制する効果が十分に得られず、逆に、小さ過ぎると、蛍光体層９の面積が小さいために、発光が十分に得られない。   If the ratio of the area occupied by the phosphor layer 9 is too large, the effect of suppressing charging of the phosphor layer 9 cannot be sufficiently obtained. Conversely, if the ratio is too small, the area of the phosphor layer 9 is small. Not enough luminescence is obtained.

図２に示す市松模様の各矩形の一辺の長さは、例えば、１０μｍ〜３００μｍである。   The length of one side of each checkered rectangle shown in FIG. 2 is, for example, 10 μm to 300 μm.

このようにパターニングされて導電層１０が埋め込まれた蛍光体層９は、例えば、従来と同様に、アノード電極８上に導電層１０を全面に形成し、フォトリソグラフィー技術を用いて、パターニングしてアノード電極８が露出する開口を形成し、この開口にスクリーン印刷等によって蛍光体層９を埋め込むことによって形成することができる。   The phosphor layer 9 thus patterned and embedded with the conductive layer 10 is formed by, for example, forming the conductive layer 10 on the entire surface of the anode electrode 8 and patterning it using a photolithography technique, as in the conventional case. It can be formed by forming an opening through which the anode electrode 8 is exposed and embedding the phosphor layer 9 in this opening by screen printing or the like.

この実施の形態では、蛍光体層９は、パターニングされて導電層１０が設けられているので、カソード電極５とアノード電極８との間に、例えば、１０Ｖ〜１００００Ｖの駆動電圧を印加して図１の矢符Ａで示すように、カソードパネル３のエミッタ６から放出された電子が蛍光体層９に衝突して矢符Ｂで示すように発光し、この蛍光体層９の表面に蓄積した電荷は、導電層１０を介してアノード電極８に流れることになる。   In this embodiment, since the phosphor layer 9 is patterned and the conductive layer 10 is provided, a driving voltage of, for example, 10 V to 10,000 V is applied between the cathode electrode 5 and the anode electrode 8. As indicated by an arrow A in FIG. 1, electrons emitted from the emitter 6 of the cathode panel 3 collide with the phosphor layer 9 to emit light as indicated by an arrow B, and accumulated on the surface of the phosphor layer 9. The charge flows to the anode electrode 8 through the conductive layer 10.

これによって、蛍光体層９の帯電が抑制され、蛍光体層９に到来する電子が、電荷の反発によって蛍光体層９に到達できないという現象を低減して発光効率を高めることができるとともに、蛍光体層９の表面に蓄積した電荷によって、カソードパネル３のエミッタ６との間で異常放電が生じてエミッタ６を損傷するのを低減して長寿命化を図ることができる。   As a result, the charging of the phosphor layer 9 is suppressed, and the phenomenon that electrons arriving at the phosphor layer 9 cannot reach the phosphor layer 9 due to the repulsion of charges can be reduced, and the luminous efficiency can be increased. It is possible to reduce the occurrence of abnormal discharge between the emitter 6 of the cathode panel 3 due to the charge accumulated on the surface of the body layer 9 and damage the emitter 6, thereby extending the life.

なお、蛍光体層をパターニングしてない図４と同様のＦＥＤを作製し、実施の形態のＦＥＤと発光状態を比較した。作製したＦＥＤは、蛍光体層がパターニングされておらず、したがって、導電層は設けられていない。その他は、実施の形態のＦＥＤと同じ構成である。   Note that an FED similar to that of FIG. 4 in which the phosphor layer was not patterned was manufactured, and the light emission state was compared with the FED of the embodiment. In the manufactured FED, the phosphor layer is not patterned, and therefore no conductive layer is provided. The other configuration is the same as that of the FED of the embodiment.

実施の形態のＦＥＤでは、全面に均一に発光が観測されたのに対して、蛍光体層をパターニングしていないＦＥＤでは、電極の引き出し部分に近い周辺部に強い発光が観測された。蛍光体層をパターニングしていないＦＥＤでは、蛍光体層の表面に蓄積した電荷が、蛍光体層の周辺から電極の引き出し部に放電して強く発光したものと考えられる。   In the FED of the embodiment, light emission was observed uniformly over the entire surface, whereas in the FED in which the phosphor layer was not patterned, strong light emission was observed in the peripheral portion near the electrode lead-out portion. In the FED in which the phosphor layer is not patterned, it is considered that the charges accumulated on the surface of the phosphor layer are discharged strongly from the periphery of the phosphor layer to the lead portion of the electrode.

（実施の形態２）
図３は、本発明の他の実施の形態のＦＥＤの概略構成図であり、図１の実施の形態に対応する部分には、同一の参照符号を付す。 (Embodiment 2)
FIG. 3 is a schematic configuration diagram of an FED according to another embodiment of the present invention, and parts corresponding to those in the embodiment of FIG. 1 are denoted by the same reference numerals.

この実施の形態のＦＥＤ１ａのアノードパネル２ａでは、蛍光体層９は、パターニングされているが、上述の実施の形態と異なり、蛍光体層９が存在しない部分には、導電層１０が形成されておらず、アノード電極８が露出している。その他の構成は、上述の実施の形態と同様である。   In the anode panel 2a of the FED 1a of this embodiment, the phosphor layer 9 is patterned, but unlike the above-described embodiment, a conductive layer 10 is formed in a portion where the phosphor layer 9 does not exist. The anode electrode 8 is exposed. Other configurations are the same as those of the above-described embodiment.

この実施の形態では、蛍光体層９の表面に蓄積した電荷は、パターニングによって開口された部分から距離的に近いアノード電極８に放電し、蛍光体層９の帯電が抑制され、発光効率を高めることができるとともに、エミッタ６への異常放電を低減して長寿命化を図ることができる。   In this embodiment, the charge accumulated on the surface of the phosphor layer 9 is discharged to the anode electrode 8 that is close to the distance from the portion opened by patterning, so that the charging of the phosphor layer 9 is suppressed and the luminous efficiency is increased. In addition, the abnormal discharge to the emitter 6 can be reduced and the life can be extended.

（その他の実施の形態）
上述のアノード電極８およびカソード電極６は、スライプ状などの所望のパターンに形成してもよく、また、カソードパネル３には、絶縁層およびゲート電極を設けてもよいのは勿論である。 (Other embodiments)
The anode electrode 8 and the cathode electrode 6 described above may be formed in a desired pattern such as a stripe shape, and of course, the cathode panel 3 may be provided with an insulating layer and a gate electrode.

本発明は、ＦＰＤなどのアノードパネルとして有用である。   The present invention is useful as an anode panel for an FPD or the like.

本発明に係るＦＥＤの概略構成図である。It is a schematic block diagram of FED which concerns on this invention. 図１の蛍光体層および導電層の平面図である。It is a top view of the fluorescent substance layer and conductive layer of FIG. 本発明の他の実施の形態のＦＥＤの概略構成図である。It is a schematic block diagram of FED of other embodiment of this invention. 従来例の概略構成図である。It is a schematic block diagram of a prior art example.

符号の説明Explanation of symbols

１，１ａ，１’ ＦＥＤ
２，２ａ，２’ アノードパネル
３ カソードパネル
７ 基板
８ アノード電極
９，９’ 蛍光体層
１０ 導電層 1,1a, 1 'FED
2, 2a, 2 'Anode panel 3 Cathode panel 7 Substrate 8 Anode electrode 9, 9' Phosphor layer 10 Conductive layer

Claims (5)

透光性基板に、アノード電極および蛍光体層が形成されてなるアノードパネルであって、
前記蛍光体層は、前記アノード電極が露出するように、パターニングされていることを特徴とするアノードパネル。 An anode panel in which an anode electrode and a phosphor layer are formed on a translucent substrate,
The anode panel, wherein the phosphor layer is patterned so that the anode electrode is exposed. 前記蛍光体層がパターニングされてアノード電極が露出する部分に、導電層が設けられている請求項１に記載のアノードパネル。   The anode panel according to claim 1, wherein a conductive layer is provided in a portion where the phosphor layer is patterned and the anode electrode is exposed. 前記導電層は、金属、導電性金属化合物および導電性カーボンの少なくともいずれか一つを含む請求項２に記載のアノードパネル。   The anode panel according to claim 2, wherein the conductive layer includes at least one of a metal, a conductive metal compound, and conductive carbon. 前記請求項１ないし３のいずれか１項に記載のアノードパネルと、該アノードパネルに対向配置されたカソードパネルとを備え、前記カソードパネルは、基板上に、カソード電極および電子放出部が形成されてなることを特徴とする電界放出型表示装置。   The anode panel according to any one of claims 1 to 3, and a cathode panel disposed opposite to the anode panel, wherein the cathode panel has a cathode electrode and an electron emission portion formed on a substrate. A field emission display device. 前記電子放出部が、炭素膜からなる請求項４に記載の電界電子放出型表示装置。   The field electron emission display device according to claim 4, wherein the electron emission portion is made of a carbon film.
JP2005050063A 2005-02-25 2005-02-25 Anode panel and field emission type display device Pending JP2006236793A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005050063A JP2006236793A (en) 2005-02-25 2005-02-25 Anode panel and field emission type display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005050063A JP2006236793A (en) 2005-02-25 2005-02-25 Anode panel and field emission type display device

Publications (1)

Publication Number Publication Date
JP2006236793A true JP2006236793A (en) 2006-09-07

Family

ID=37044206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005050063A Pending JP2006236793A (en) 2005-02-25 2005-02-25 Anode panel and field emission type display device

Country Status (1)

Country Link
JP (1) JP2006236793A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008123994A (en) * 2006-11-15 2008-05-29 Samsung Sdi Co Ltd Light-emitting device, and display device using this light-emitting device as light source

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11224616A (en) * 1998-02-06 1999-08-17 Toshiba Corp Color cathode-ray tube
JPH11329308A (en) * 1998-04-02 1999-11-30 Samsung Display Devices Co Ltd Plate display and manufacture thereof
JP2004158232A (en) * 2002-11-05 2004-06-03 Sony Corp Cold cathode field electron emission display device
JP2004235114A (en) * 2003-02-03 2004-08-19 Dainippon Printing Co Ltd Front panel of field emission type display

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11224616A (en) * 1998-02-06 1999-08-17 Toshiba Corp Color cathode-ray tube
JPH11329308A (en) * 1998-04-02 1999-11-30 Samsung Display Devices Co Ltd Plate display and manufacture thereof
JP2004158232A (en) * 2002-11-05 2004-06-03 Sony Corp Cold cathode field electron emission display device
JP2004235114A (en) * 2003-02-03 2004-08-19 Dainippon Printing Co Ltd Front panel of field emission type display

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008123994A (en) * 2006-11-15 2008-05-29 Samsung Sdi Co Ltd Light-emitting device, and display device using this light-emitting device as light source

Similar Documents

Publication Publication Date Title
TW511108B (en) Carbon nanotube field emission display technology
WO2003100813A1 (en) Cold cathode electric field electron emission display device
JP2007242613A (en) Electroluminescent element using nano-rod
EP1434470B1 (en) Inorganic electroluminescent device
JP2006156377A (en) Field emission device driven by bipolar pulse power supply
JP2010045039A (en) Field emission device driven by two pole pulse power supply
US20070111628A1 (en) Method for manufacturing electron-emitting device and method for manufacturing display having electron-emitting device
JP2006156388A (en) Electric field emission display device in image forming apparatus
JP4750576B2 (en) Field emission light source
KR100879473B1 (en) Electron emission device, light emission device therewith and method for manufacturing thereof
JP2006236793A (en) Anode panel and field emission type display device
JP2005166631A (en) Flat display element and its manufacturing method
US20080278062A1 (en) Method of fabricating electron emission source, electron emission device, and electron emission display device including the electron emission device
JP2007294406A (en) Electron emitting display element
KR20070105489A (en) Electron emission device and method of manufacturing the same
US7687982B2 (en) Electron emission device, electron emission display device including the electron emission device, and method of driving the electron emission device
KR20060114865A (en) Electron emitting element, and method of manufacturing the same
US20090134766A1 (en) Electron emission source, electron emission device, electron emission type backlight unit and electron emission display device
WO2007011117A1 (en) Field emission device
US7994696B2 (en) Electron emission device, electron emission type backlight unit including the electron emission device, and method of manufacturing the electron emission device
KR20090131169A (en) Electron emission device, electron emission type backlight unit, and method of fabricating electron emission device
JP4414418B2 (en) Electron emission device and electron emission display device using the same
JP5222529B2 (en) LIGHT EMITTING ELEMENT SUBSTRATE, ITS MANUFACTURING METHOD, AND LIGHT EMITTING ELEMENT
KR20070079248A (en) Electron emission device
JP2012185942A (en) Field-emission light-emitting apparatus, and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080128

A977 Report on retrieval

Effective date: 20100930

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101012

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110222