JP2006222862A - パケット読み出し回路およびレート制御回路 - Google Patents

パケット読み出し回路およびレート制御回路 Download PDF

Info

Publication number
JP2006222862A
JP2006222862A JP2005036209A JP2005036209A JP2006222862A JP 2006222862 A JP2006222862 A JP 2006222862A JP 2005036209 A JP2005036209 A JP 2005036209A JP 2005036209 A JP2005036209 A JP 2005036209A JP 2006222862 A JP2006222862 A JP 2006222862A
Authority
JP
Japan
Prior art keywords
packet
address
rate
value
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005036209A
Other languages
English (en)
Inventor
Hideo Tatsuno
秀雄 龍野
Kazuaki Obana
和昭 尾花
Akira Toyoshima
鑑 豊島
Satoshi Ota
聡 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2005036209A priority Critical patent/JP2006222862A/ja
Publication of JP2006222862A publication Critical patent/JP2006222862A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

【課題】 割算回路を必要としないセル送出制御回路（パケット読み出し回路）を実現する。
【解決手段】 パケット加速度またはパケット加速比は、所定パケット長Ｌの動作周期のクロックで動作するアドレス発生回路により１ずつ増加するアドレス（ＡＮ）で指定され、アドレス毎にパケットの送出有無を１（送出有り）または０（送出無し）で指定するパケット送出間隔時間テーブルから読み出されたアドレス（ＡＮ）の増加とともに１の間隔が徐々に短くなるパケット送出有無信号が「１」である場合には、レジスタの値Ｇから所定パケット長Ｌを減じ、Ｇの値が初期値Ａ以下の場合には、送信バッファより一つのパケットを読み出し、そのパケット長Ｌ１をＧに加える手段または並列処理で一つのパケットが終了するまでパケットを読み出す毎に並列処理バイト数をＧに加える。
【選択図】 図９

Description

本発明はＩＰコネクションレス網に用いる可変長パケットの転送方法に関する。本発明は、送受信装置間で送信側のノード、中継ノード、受信側のノードを介しパケットを転送する網輻輳回避技術を用いたパケット転送方法における送信装置での送信バッファからのパケット読み出し回路に関する。
図１に従来例の構成図を示す。この例は、特許文献１に開示されている。図１において、１は送信側のノード、２は中継ノード、３は受信側のノード、４は送信側の端末装置、５は送信側のＵＰＣ（Ｕｓａｇｅ Ｐａｒａｍｅｔｅｒ Ｃｏｎｔｒｏｌ）等のインタフェース回路、６は送信側のレート制御回路、７はルーチング回路、８は出力バッファ、９は輻輳予測回路、１０は輻輳予測信号挿入回路、１１は受信側のＵＰＣ等のインタフェース回路、１２は受信側の端末装置、１３は受信側のレート制御回路、１４は加入者線（アクセス回線）、１５は中継伝送路である。
送信側のレート制御回路６の構成を図２に示す。図２において、２０はＦＲＭセル折り返し回路、２１はＢＲＭセル受信回路、２２はセル送出制御回路、２３はＦＲＭセル送出回路、２４は送信バッファ、２５はセル組み立て回路、２６は受信バッファ、２７はセル分解回路である。次に、送信側の端末装置４の構成を図３に示す。図３において、各回路は図２と同じである。次に、受信側のレート制御回路１３の構成を図４に示す。図４において、各回路は図２と同様である。次に受信側の端末装置１２の構成を図５に示す。図５において、各回路は図２と同じである。
図１は送信側のレート制御回路または送信側の端末装置より受信側のレート制御回路または受信側の端末装置にデータセルを送る片方向通信の場合を示しており、逆方向通信は省略されている。送信側のノード、中継ノード、受信側のノードは経路識別番号（ＶＣＩ）により経路設定する。
図６は、セルフォーマットの一例を示す図である。セルヘッダにはＶＰＩ，ＶＣＩ，ＣＬＰ，ＰＴＩ（Ｐａｙｌｏａｄ Ｔｙｐｅ Ｉｄｅｎｔｉｆｉｅｒ），ＨＥＣの各フィールドが設けられている。ＲＭセルは、セルヘッダのＰＴＩフィールドにおいて１１０のセルで定義されている。ちなみに、ＰＴＩフィールドが０００のセルはユーザ情報セルで、輻輳なしのＡＴＭレイヤユーザ間表示＝０のセルであり、００１のセルはユーザ情報セルで、輻輳なしのＡＴＭレイヤユーザ間表示＝１のセルであり、０１０のセルはユーザ情報セルで、輻輳有りのＡＴＭレイヤユーザ間表示＝０のセルであり、０１１のセルはユーザ情報セルで、輻輳有りのＡＴＭレイヤユーザ間表示＝１のセルである。尚、フォワードＲＭセル（ＦＲＭセル）とバックワードＲＭセル（ＢＲＭセル）の区別は、セルペイロードで行われる。また輻輳表示ビット（ＣＩビット）は、ＲＭセルのペイロードに書き込まれる。データセルはユーザ情報セルである。
送信側のレート制御回路６は、送信端末側から受信したパケットをセル組み立て回路２５においてセルに組み立て、送信バッファ２４に送る。送信バッファ２４に蓄積されたセルはセル送出制御回路２２の制御により読み出される。
送信バッファ２４の出力セルレートはそのセル間隔がＬ／ＡＰＲ，（ＡＣＲ：現在のセルレート、Ｌ：セル長（４２４ｂｉｔ））になるように制御される。セル送出制御回路２２は一定周期ΔＴで制御信号をＦＲＭセル送出回路２３に送り、ＦＲＭセル送出回路２３よりセルレート増加有無信号Ｕを含むＦＲＭセルを送出させる。セル送出制御回路２２が送信バッファ２４より読み出すセルレートＡＣＲ（ｂｉｔ／ｓｅｃ）は、ＢＲＭセル受信回路２１が輻輳予測信号を含まない（ＣＩ＝０）ＢＲＭセルを受信した場合は、次式で示されるように増加される。
ＡＣＲ＝ＡＣＲ＋ΔＶ
ＡＣＲ＝Ｍｉｎ（ＡＣＲ，ＰＣＲ） …（１）
ＡＣＲ：現在のセルレート（ｂｉｔ／ｓｅｃ）
ΔＶ：最大セルレート増加量（ｂｉｔ／ｓｅｃ）
ＰＣＲ：ピークセルレート（ｂｉｔ／ｓｅｃ）
Ｍｉｎ（Ａ，Ｂ）：ＡとＢの内小さい方をとる
セル送出制御回路２２の制御に従って、セルレート増加が式（１）のように行われるので、送信バッファ２４から送出されるデータセルのセルレートＹは次式に示される。
Ｙ＝α＊Ｔ …（２）
α＝ΔＶ／ΔＴ …（３）
Ｙ：送出セルレート（ｂｉｔ／ｓｅｃ）
ΔＶ：最大セルレート増加量（ｂｉｔ／ｓｅｃ）
ΔＴ：一定時間（ＦＲＭセルの周期）
α：セル加速度（ｂｉｔ／ｓｅｃ2）
Ｔ：入力を経過時間とし、出力をセルレートとする仮想ルックアップテーブル上の経過時間（ｓｅｃ）
セルレート増加中のセルレートを式（２）、（３）のように表わすことができるので、送信側のレート制御回路６からの送出セルはセル加速度（単位時間当たりのセルレート増加率）制限に従っている。また、送信側の端末装置４のセル送出制御回路２２も送信側のレート制御回路６と同様に動作するので、送出セルはセル加速度制限に従っている。従って、全ての送信側のレート制御回路６および送信側の端末装置４のセル加速度の上限αが等しくなるので、送信側のノード１、中継ノード２の輻輳予測回路９は輻輳予測が可能となる。
また、現在のセルレートＡＣＲは、ＢＲＭセル受信回路２１が輻輳予測信号を含む（ＣＩ＝１）ＢＲＭセルを受信した場合、ピークレートにある場合は、ピークレートを維持するが、ピークレートでない場合は、一定時間内のランダム時間セル送出を停止し、再度最低レートからセル送出開始する。
セル送出制御回路２２は送信側のレート制御回路６または送信側の端末装置４からのデータセル送出開始時には、現在のセルレートＡＣＲをＩＣＲ（初レート）に設定する。またＩＣＲはＭＣＲ（最小セルレート）にする。ＭＣＲ，ＰＣＲは送信側のレート制御回路６または送信側の端末装置４によって異なってもよいが、ΔＶ、ΔＴは全ての送信側のレート制御回路６または送信側の端末装置４で同一にする必要がある。以上述べた送信側のレート制御回路６または送信側の端末装置４の動作フローを図７に示す。
セル送出制御回路２２を含む送信側のレート制御回路６または送信側の端末装置４の動作を図７のフローを用いて説明する。まず、現在のセルレートＡＣＲをＭＣＲに設定し、セルレート増加有無信号Ｕを１（増加有り）とする（３０）。次に、送信バッファ２４に送出すべきデータセルが有るか調べ（３１）、もし無ければＡＣＲ＝ＡＣＲーΔＶ’（ΔＶ’：所定値）、ＡＣＲ＝Ｍａｘ（ＡＣＲ，ＭＣＲ），（Ｍａｘ：大きい方をとる）とし（３３）、３４に遷移する。
一方、送出すべきデータセルが有る場合には（３１）、Ｌ／ＡＣＲのセル間隔でデータセルを送出し（３２）、一定周期ΔＴでセルレート増加有無信号Ｕを含むＦＲＭセルを送出する（３４）。途中でＣＩ＝０（輻輳予測無し）のＢＲＭセルを受信したら（３５）、ＡＣＲ＝ＰＣＲであるか判断し（３６）、ＡＣＲ＝ＰＣＲである場合には、Ｕ＝０とし（３７）、３１に遷移する。一方、ＡＣＲ＝ＰＣＲでない場合には、ＡＣＲをＡＣＲ＋ΔＶに変更し、さらにＡＣＲとＰＣＲの内小さい方をＡＣＲとし（３８）、Ｕ＝１とし（３９）、３１に遷移する。
また、ＣＩ＝１（輻輳予測有り）のＢＲＭセルを受信したら（４０）、ＡＣＲ＝ＰＣＲであるか判断し（４１）、ＡＣＲ＝ＰＣＲである場合には、ＡＣＲ＝ＡＣＲとし（４２）、Ｕ＝０とし（４３）、３１に遷移する。ＡＣＲ＝ＰＣＲでない場合には、セル送出を停止し（４４）、一定時間以下のランダム時間待ち（４５）、ＡＣＲ＝ＭＣＲとし（４６）、３１に遷移する。
図７では、ＣＩ＝１のＢＲＭセルを受信した場合には、ＰＣＲでなければ、ランダム時間セル送出を停止する例を示したが、現在レートを維持するように構成してもよい。
送信側の端末装置４の送信バッファ２４より読み出されたデータセルとＦＲＭセル送出回路２３より送出されたＦＲＭセルは加入者線（アクセス回線）１４を介して送信側のノード１のインタフェース回路５に送られる。インタフェース回路５に到着したセルは順方向のルーチング回路７に送られる。
一方、送信側のレート制御回路６の送信バッファ２４より読み出されたデータセルとＦＲＭセル送出回路２３より送出されたＦＲＭセルは送信側のノード１の順方向のルーチング回路７に送られる。
ルーチング回路７に到着したセルは順方向の出力バッファ８に振り分けられる。
送信側のノード１では、順方向の出力バッファ出力のセルレートより、輻輳予測回路９により出力伝送路の輻輳予測を次式により行う。
ＶΣ＋Ｎ＊α＊ｔ／Ｊ＞Ｖｍａｘ …（４）
α＝ΔＶ／ΔＴ
α：加速度（ｂｉｔ／ｓｅｃ2）
ＶΣ：現在の順方向の出力バッファの使用率と読み出しレートの積または出力バッファ出力の合計セルレート（ｂｉｔ／ｓｅｃ）
Ｎ：Ｊ＊ΔＴ時間内に順方向の出力バッファ出力を流れるセルレート増加有り信号（Ｕ＝１）を含むＦＲＭセルの数
Ｖｍａｘ：出力伝送路の許容セルレート
ΔＶ：送信端末装置または送信レート制御回路の最大セルレート増加量（ｂｉｔ／ｓｅｃ）
ΔＴ：一定時間（ＦＲＭセルの周期）
Ｊ：定数
ｔ：輻輳予測時間（送信端末装置と最遠端受信端末装置との往復遅延時間）（ｓｅｃ）
式（４）を満たす時輻輳予測回路９は輻輳予測有り（輻輳の前兆有り）と判断する。
出力バッファ８からのセル読み出しは伝送路速度で、出力バッファの蓄積セルがなくなるまで連続して行う。
輻輳予測回路９は輻輳予測有りと判断した場合には、輻輳予測信号挿入回路１０において順方向出力バッファ出力を流れるＦＲＭセルのペイロードのＣＩビットを１に設定する。
図８に送信側のノード１の輻輳回避動作を示す。まず、輻輳予測回路９において、順方向の出力バッファ出力の現在の合計セルレートＶΣを測定する（５０）。この測定は観測時間をウィンド幅とするスライディングウィンドウにより行うことができる。
次に、Ｊ＊ΔＴ時間内に順方向の出力バッファ出力を流れるセルレート増加有り信号（Ｕ＝１）を含むＦＲＭセルの数Ｎを測定する（５１）。次にＶΣ＋Ｎ＊α＊ｔ／Ｊ＞Ｖｍａｘ、α＝ΔＶ／ΔＴにより輻輳の前兆の有無を判断する（５２）。輻輳の前兆有りと判断すると（５３）、輻輳予測信号挿入回路１０において一定時間順方向出力バッファ出力を流れるＦＲＭセルに輻輳予測信号を挿入する（５４）。もし輻輳の前兆無しと判断すれば（５５）なにもしない。
送信側のノード１の順方向の出力バッファ８より送出されたセルは中継伝送路１５を介して中継ノード２の順方向のルーチング回路７に到達する。ルーチング回路７に到着したセルは順方向の出力バッファ８に振り分けられる。輻輳予測回路９は順方向の出力バッファ出力のセルレートより輻輳予測を行う。中継ノード２の輻輳予測回路９および輻輳予測信号挿入回路１０の動作は送信側のノード１の動作（図８）と同じなので説明を省略する。
中継ノード２の順方向の出力バッファ８より送出されたセルは受信側のノード３の順方向のルーチング回路７に到達する。ルーチング回路７に到着したセルは順方向の出力バッファ８に振り分けられる。輻輳予測回路９は順方向の出力バッファ出力のセルレートより輻輳予測を行う。受信側のノード３の輻輳予測回路９および輻輳予測信号挿入回路１０の動作は送信側のノード１の動作（図８）と同じなので説明を省略する。
出力バッファ８から送出されたセルは受信側のレート制御回路１３または受信側のインタフェース回路１１に到達する。
受信側のインタフェース回路１１に到着したセルは受信側の端末装置１２に送られる。受信側のレート制御回路１３または受信側の端末装置１２に到達したセルの内、ＦＲＭセルはＦＲＭセル折り返し回路２０でＢＲＭセルに変換後折り返される。一方、受信側のレート制御回路１３の場合、データセルはパケットに変換後受信端末側に送られる。
特開２００３−０４６５４４号公報
従来例のセル送出制御回路（パケット読み出し回路）は、図７に示されているように、ソフトウエアで実現されていた。これを可変長のパケットに適用することも可能であるが、ソフトウエアで実現するため、Ｌ／ＡＰＲ（Ｌ：可変パケット長、ＡＰＲ：現在のパケット速度）のパケット送出間隔を算出するのに、割算回路を必要とする。このため、レート制御する高速のパケット読み出し回路は実現できない欠点がある。
本発明の目的は、上記欠点を解決し、送信装置のパケット読み出し回路を、割算回路を不要とするハードウエアで実現することにある。
本発明の第一の観点はパケット読み出し回路（その１）であって、本発明の特徴とするところは、パケット加速度またはパケット加速比は、所定パケット長Ｌの動作周期のクロックで動作するアドレス発生回路により１ずつ増加するアドレス（ＡＮ）で指定され、アドレス毎にパケットの送出有無を１（送出有り）または０（送出無し）で指定するパケット送出間隔時間テーブルから読み出されたアドレス（ＡＮ）の増加とともに１の間隔が徐々に短くなるパケット送出有無信号が「１」である場合には、レジスタの値Ｇから所定パケット長Ｌを減じる手段と、Ｇの値が初期値Ａ以下の場合には、送信バッファより一つのパケットを読み出し、そのパケット長Ｌ１をＧに加える手段または並列処理で一つのパケットが終了するまでパケットを読み出す毎に並列処理バイト数をＧに加える手段とを備えたところにある（請求項１）。
あるいは、本発明のパケット読み出し回路（その２）は、所定パケット長Ｌの動作周期のクロックで動作するアドレス発生回路により１ずつ減少するアドレス（ＡＮ）で指定され、アドレス毎にパケットの送出有無を１（送出有り）または０（送出無し）で指定するパケット送出間隔時間テーブルから読み出されたアドレス（ＡＮ）の減少とともに１の間隔が徐々に長くなるパケット送出有無信号が「１」である場合には、レジスタの値Ｇから所定パケット長Ｌを減じる手段と、Ｇの値が初期値Ａ以下の場合には、送信バッファより一つのパケットを読み出し、そのパケット長Ｌ１をＧに加える手段または並列処理で一つのパケットが終了するまでパケットを読み出す毎に並列処理バイト数をＧに加える手段とを備えたことを特徴とする（請求項２）。
あるいは、本発明のパケット読み出し回路（その３）は、一定パケットレートは、所定パケット長Ｌの動作周期のクロックで動作するアドレス発生回路が、下限アドレス（ＡＮｄｗ）からそれより所定値上の上限アドレス（ＡＮｕｐ）まで１アドレス毎アドレスを増加し、上限アドレス（ＡＮｕｐ）に到達した場合には、下限アドレス（ＡＮｄｗ）にジャンプして戻り、再度アドレス値を増加するアドレスで指定され、アドレス毎にパケットの送出有無を１（送出有り）または０（送出無し）で指定するパケット送出間隔時間テーブルから読み出されたアドレス（ＡＮ）の増加とともに１の間隔が徐々に短くなるパケット送出有無信号が「１」である場合には、レジスタの値Ｇから所定パケット長Ｌを減じる手段と、Ｇの値が初期値Ａ以下の場合には、送信バッファより一つのパケットを読み出し、そのパケット長Ｌ１をＧに加える手段または並列処理で一つのパケットが終了するまでパケットを読み出す毎に並列処理バイト数をＧに加える手段とを備えたことを特徴とする（請求項３）。
本発明のパケット読み出し回路の（その１）〜（その３）では、Ｇの値が所定値（Ａ−２Ｌ程度、Ａ：初期値）以下になった場合には、Ｇの値を初期値Ａとするとともに、アドレス発生回路の現在アドレスＡＮを所定値分減少する手段を備えることができる（請求項４）。
あるいは、本発明のパケット読み出し回路（その４）は、パケット加速度またはパケット加速比は、所定パケット長Ｌの動作周期のクロックで動作するアドレス発生回路により１ずつ増加するアドレス（ＡＮ）で指定され、アドレス毎にパケットの送出有無を１（送出有り）または０（送出無し）で指定するパケット送出間隔時間テーブルから読み出されたアドレス（ＡＮ）の増加とともに１の間隔が徐々に短くなるパケット送出有無信号が「１」である場合には、レジスタの値Ｇに所定パケット長Ｌを加える手段と、Ｇの値が初期値Ａより大きい場合には、送信バッファより一つのパケットを読み出し、そのパケット長Ｌ１をＧの値から減算する手段または並列処理で一つのパケットが終了するまでパケットを読み出す毎に並列処理バイト数をＧから減算する手段とを備えたことを特徴とする（請求項５）。
あるいは、本発明のパケット読み出し回路（その５）は、所定パケット長Ｌの動作周期のクロックで動作するアドレス発生回路により１ずつ減少するアドレス（ＡＮ）で指定され、アドレス毎にパケットの送出有無を１（送出有り）または０（送出無し）で指定するパケット送出間隔時間テーブルから読み出されたアドレス（ＡＮ）の減少とともに１の間隔が徐々に長くなるパケット送出有無信号が「１」である場合には、レジスタの値Ｇに所定パケット長Ｌを加える手段と、Ｇの値が初期値Ａより大きい場合には、送信バッファより一つのパケットを読み出し、そのパケット長Ｌ１をＧの値から減算する手段または並列処理で一つのパケットが終了するまでパケットを読み出す毎に並列処理バイト数をＧから減算する手段とを備えたことを特徴とする（請求項６）。
あるいは、本発明のパケット読み出し回路（その６）は、一定パケットレートは、所定パケット長の動作周期のクロックで動作するアドレス発生回路が、下限アドレス（ＡＮｄｗ）からそれより所定値上の上限アドレス（ＡＮｕｐ）まで１アドレス毎アドレスを増加し、上限アドレス（ＡＮｕｐ）に到達した場合には、下限アドレス（ＡＮｄｗ）にジャンプして戻り、再度アドレス値を増加するアドレスで指定され、アドレス毎にパケットの送出有無を１（送出有り）または０（送出無し）で指定するパケット送出間隔時間テーブルから読み出されたアドレス（ＡＮ）の増加とともに１の間隔が徐々に短くなるパケット送出有無信号が「１」である場合には、レジスタの値Ｇに所定パケット長Ｌを加える手段と、Ｇの値が初期値Ａより大きい場合には、送信バッファより一つのパケットを読み出し、そのパケット長Ｌ１をＧの値から減算する手段または並列処理で一つのパケットが終了するまでパケットを読み出す毎に並列処理バイト数をＧから減算する手段とを備えたことを特徴とする（請求項７）。
本発明のパケット読み出し回路の（その５）〜（その７）では、Ｇの値が所定値（Ａ＋２Ｌ程度）を越した場合には、Ｇの値を初期値Ａとするとともに、アドレス発生回路の現在アドレスＡＮを所定値分減少する手段を備えることができる（請求項８）。
以上において、例えば、所定パケット長は最小パケット長である（請求項９）。
本発明の第二の観点は、本発明のパケット読み出し回路の（その１）または（その３）または（その４）または（その６）を含むレート制御回路であって、最低レートからピークパケットレートまでパケット加速度またはパケット加速比で現在のパケットレートを増加させるとともに、一定周期でフォワードリソース管理パケットを送出し、前記フォワードリソース管理パケットが受信側で折り返したバックワードリソース管理パケットを受信し、当該バックワードリソース管理パケットに輻輳予測信号が書き込まれている場合には、現在のパケットレートを一定パケットレートに保ち、当該バックワードリソース管理パケットに輻輳予測信号が書き込まれていない場合には、現在のパケットレートをパケット加速度またはパケット加速比で増加する手段を備えたことを特徴とする（請求項１０）。
あるいは、本発明の第二の観点は、本発明のパケット読み出し回路の（その１）ないし（その３）または（その４）ないし（その６）のいずれかを含むレート制御回路であって、最低レートからピークパケットレートまでパケット加速度またはパケット加速比で現在のパケットレートを増加させるとともに、一定周期でフォワードリソース管理パケットを送出し、前記フォワードリソース管理パケットが受信側で折り返したバックワードリソース管理パケットを受信し、当該バックワードリソース管理パケットに輻輳予測信号が書き込まれている場合には、現在のパケットレートを一定パケットレートに保ち、当該バックワードリソース管理パケットにレート低減信号が書き込まれている場合には、現在のパケットレートを徐々に低減し、当該バックワードリソース管理パケットに輻輳予測信号が書き込まれていない場合には、現在のパケットレートをパケット加速度またはパケット加速比で増加する手段を備えたことを特徴とする（請求項１１）。
あるいは、本発明の第二の観点は、本発明の第二の観点は、本発明のパケット読み出し回路の（その１）または（その３）または（その５）または（その７）を含むレート制御回路であって、最低レートからピークパケットレートまでパケット加速度またはパケット加速比で現在のパケットレートを増加させるとともに、Ｎｒｍ＊Ｌ／ＡＰＲ（Ｎｒｍ：所定値、Ｌ：所定パケット長、ＡＰＲ：現在のパケットレート）の周期でフォワードリソース管理パケットを送出し、前記フォワードリソース管理パケットが受信側で折り返したバックワードリソース管理パケットを受信し、当該バックワードリソース管理パケットに輻輳予測信号が書き込まれている場合には、現在のパケットレートを一定パケットレートに保ち、当該バックワードリソース管理パケットに輻輳予測信号が書き込まれていない場合には、現在のパケットレートをパケット加速度またはパケット加速比で増加する手段を備えたことを特徴とする（請求項１２）。
また、送信バッファのパケット蓄積量が所定値を越す場合には、送信バッファのパケットまたは送信バッファへの入力パケットを廃棄する手段を備えることができる（請求項１３）。
また、パケット廃棄が所定時間以上続く場合には、レート低減信号を送信端末に送出する手段を備えることができる（請求項１４）。
また、パケット廃棄が所定時間以上続く場合には、パケット送出停止信号を送信端末に送出する手段を備えることができる（請求項１５）。
すなわち、本発明は、例えば、送信側のレート制御回路である送信装置のパケット読み出し回路が、所定パケット長の動作周期のクロックで動作するアドレス発生回路により１ずつ増加するアドレス（ＡＮ）で指定され、アドレス毎にパケットの送出有無を１（送出有り）または０（送出無し）で指定するパケット送出間隔時間テーブルから読み出されたアドレス（ＡＮ）の増加とともに１の間隔が徐々に短くなるパケット送出有無信号が「１」である場合には、レジスタの値Ｇに所定パケット長Ｌを加える手段と、Ｇの値が初期値Ａより大きい場合には、送信バッファより一つのパケットを読み出し、そのパケット長Ｌ１をＧの値から減算する手段によりパケット加速度またはパケット加速比を実現する。
従って、本発明は、送信装置のパケット読み出し回路を割算回路を必要としないハードウエアで実現できる。このため、高速領域に適用できる利点がある。また、網内でパケット加速度またはパケット加速比を用いるシェーピング回路にも適用できる利点がある。
また、所定パケット長を最小パケット長にすることにより、最小パケット長のパケットでも連続して送信バッファより読み出されることを防ぐことができる利点がある。
本発明によれば、送信装置のパケット読み出し回路を割算回路を必要としないハードウエアで実現できる。このため、高速領域に適用できる利点がある。また、網内でパケット加速度またはパケット加速比を用いるシェーピング回路にも適用できる利点がある。
また、所定パケット長を最小パケット長にすることにより、最小パケット長のパケットでも連続して送信バッファより読み出されることを防ぐことができる利点がある。
（第一実施例）
本発明の第一実施例を用いる網全体構成を図９を用いて説明する。第一実施例はＩＰ ｏｖｅｒ ＡＴＭ網における例である。図９において、７０は送信側のノード、７１は中継ノード、７２は受信側のノード、７３は送信側のレート制御回路Ａ（またはサーバ、またはハブ）、７４は送信側のレート制御回路Ｂ（またはＯＮＵ、またはゲートウェイ）、７５は送信側のＵＰＣ回路、７６はＶＰクロスコネクト回路、７７は出力バッファ、７８は輻輳予測回路、７９は輻輳予測信号挿入回路、８０は受信側のＵＰＣ回路、８１は受信側のレート制御回路Ｂ、８２は受信側のレート制御回路Ａ、８３は加入者線（アクセス回線）、８４は伝送路である。
次に、送信側のレート制御回路Ｂ（７４）の構成を図１０に示す。図１０において、９０は、ＶＰＦＲＭセル折り返し回路、９１はＶＰＢＲＭセル受信回路、９２はセル送出制御回路、９３はＶＰＦＲＭセル送出回路、９４は送信バッファ、９５はセル組み立て回路、９６は受信バッファ、９７はセル分解回路、９８は輻輳予測信号挿入回路である。
次に、送信側のレート制御回路Ａ（７３）の構成を図１１に示す。図１１において、１００はＦＲＭパケット折り返し回路、１０１はＢＲＭパケット受信回路、１０２はパケット送出制御回路、１０３はＦＲＭパケット送出回路、１０４は送信バッファ、１０５は受信バッファ、１０６はポーズ信号である。
受信側のレート制御回路Ａ（８２）の構成は、図１１と同じである。受信側のレート制御回路Ｂ（８１）の構成は、図１０と同じである。
送信側のレート制御回路Ｂ（７４）と受信側のレート制御回路Ｂ（８１）は、ＶＰ（バーチャルパス）によって双方向に接続されているものとする。ＶＰＦＲＭセル、ＶＰＢＲＭセルは、特定ＶＣ（バーチャルチャネル）のＦＲＭセルおよびＢＲＭセルである。
送信側のレート制御回路Ｂ（７４）の動作を図１０を用いて説明する。送信側のレート制御回路Ｂ（７４）は、送信側のレート制御回路Ａ（７３）よりパケットを受信した場合は、同じ宛先アドレスのパケット毎に分け、同じ対地のパケットをセル組み立て回路９５でセルに組み立て、送信バッファ９４に送出する。ここでパケット振り分け回路は図では省略されている。送信バッファ９４に蓄積セルがある場合には、セル送出制御回路９２がＶＰＦＲＭセル送出回路９３にＮｒｍ＊Ｌ／ＡＣＲ（Ｎｒｍ：３２程度の所定値、Ｌ：セル長、ＡＣＲ：現在の上限セルレート）の周期でセル送出指示信号を送る。
現在の上限セルレートは、最低セルレート（ＭＣＲ）から最高セルレート（ＰＣＲ）までセル加速比またはセル加速度で増加する。ＶＰＦＲＭセルには、現在のセルレートＡＣＲまたは現在のセルレートに対応するメモリアドレスＡＮを挿入して送出する。ＶＰＢＲＭセル受信回路９１は、ＶＰＦＲＭセルが受信側で折り返された輻輳予測有無信号（有り（ＣＩ＝１），無し（ＣＩ＝０））およびＡＣＲを含むＶＰＢＲＭセルを受信する。セル送出制御回路９２は、ＶＰＢＲＭセル受信回路９１より、ＡＣＲを含む輻輳予測無し信号を受信した場合には、現在の上限セルレートを増加する。
一方、輻輳予測有り信号を受信した場合には、現在の上限セルレートを維持する。ＶＰＦＲＭセル折り返し回路９０は、受信側のレート制御回路Ｂ（８１）より送出されたＶＰＦＲＭセルをＶＰＢＲＭセルに変換後折り返す。セル送出制御回路９２は送信バッファ９４より現在の上限セルレートでセルを読み出す。
セル分解回路９７は受信したセルをパケットに組み立て、輻輳予測信号挿入回路９８に送出する。輻輳予測信号挿入回路９８では、ＢＲＭパケットにＶＰＢＲＭセル受信回路９１で受信したＢＲＭセルに含まれる輻輳予測信号（ＣＩ＝１（輻輳予測有り）、ＣＩ＝０（輻輳予測無し））を挿入する。また、輻輳予測信号挿入回路９８では、送信バッファ９４の蓄積セル量が所定値を越す場合に、ＢＲＭパケットに輻輳予測有り信号を挿入する。
次に、送信側のレート制御回路Ａ（７３）の動作を図１１を用いて説明する。送信側のレート制御回路Ａ（７３）は、送信端末よりパケットを受信し、送信バッファ１０４にパケットがある場合には、パケット送出制御回路１０２の制御により、パケット加速度またはパケット加速比で送信バッファ１０４よりパケットを送出する。
また、一定周期でＦＲＭパケット送出回路１０３よりＦＲＭパケットを送出する。ＢＲＭパケット受信回路１０１が輻輳予測無信号（ＣＩ＝０）を受信した場合には、送信バッファ１０４より読み出すパケットレートを増加させ、輻輳予測有り信号（ＣＩ＝１）を受信した場合には、送信バッファ１０４より読み出すパケットレートを現在レートに維持する。
送信バッファの１０４の蓄積パケット量が所定値を越す場合には、送信端末からのパケット送出を停止するように、ポーズフレーム信号１０６を送信端末に送出する。
次に、パケット送出制御回路１０２の構成を図１２を用いて説明する。図１２において、送信バッファ１０４は、入力パケット１１０を一時蓄積し、蓄積パケットが有る場合には、パケット蓄積信号１１１を出力し、パケット読み出し信号１２３に応じて蓄積したパケットを出力パケット１２４として送出する。送信バッファ１０４は送出すべきパケットが無くなったときにエンプティー信号１１２をアドレス発生回路１１４と加減算回路１２２に送出する。
アドレス発生回路１１４は、パケットクロック（所定パケット長（例えば最小パケット長）の長さのパケットの動作周期で動作するクロック）１１３に同期して、出力するアドレス値をパケット周期で１ずつ増加させる回路であり、パケット蓄積信号１１１が与えられると、初期値１から順次増加する読み出しアドレス１１５をパケット送出間隔時間テーブル１１６に与える。
アドレス発生回路１１４は、一定周期でＦＲＭパケット送出指示信号１２０を出力する。アドレス発生回路１１４は、輻輳予測無し信号（ＣＩ＝０）１１８を受信した場合には、読み出しアドレスＡＮ（１１５）を増加させるモードを維持する。また、読み出しアドレスＡＮ（１１５）により読み出されたパケット送出有無信号（１１７）が「１」を示す場合には、加減算回路１２２において、レジスタＧの値から所定パケット長Ｌを減じる。
加減算回路１２２は、レジスタＧの値が所定値以下である場合には、送信バッファ１０４に読み出し信号１２３を与えるとともに、読み出されたパケットのパケット長Ｌ１をレジスタＧの値に加算する。加減算回路１２２は、エンプティー信号１１２を受信した場合には、読み出し信号１２３を与えない。これにより、レジスタＧの値が所定値以下になる場合には、Ｇの値を初期値に戻すとともに、その旨の信号１２１をアドレス発生回路１１４に与える。
アドレス発生回路１１４は、その旨の信号１２１を受信すると、読み出しアドレスＡＮ（１１５）を所定値下げる。
アドレス発生回路１１４は、輻輳予測有り信号（ＣＩ＝１）１１９を受信した場合は、読み出しアドレスＡＮをパケットレート一定モードに対応するアドレスにする。
パケット送出間隔時間テーブル１１６には、各アドレス対応にパケット送出有無を示すビット情報が書き込まれており、読み出しアドレスＡＮ（１１５）に対応するビット情報をパケット送出有無信号１１７として出力する。なお、パケット送出有を示すビット情報の間隔は、送信バッファ１０４より読み出されるパケットが最小パケットの場合には、パケット送出間隔にほぼ対応しており、それが徐々に短くなるようにパケット送出有無を示す各ビット情報が配列される。最大パケット長のパケットが送信バッファ１０４より送出された場合には、複数のパケット送出有無信号１１７が送出されるまで、次のパケットは読み出されない。
各ビット情報の配列構成例を図１３、図１４、図１５に示す。パケット送出間隔時間テーブル１１６を変更するだけで、パケット送出制御回路１０２はパケット加速度にもパケット加速比にも対応できる。また、パケット加速比から所定境界レート（ＡＰＲｂ）でパケット加速度に切り替わる場合にも対応できる。これらのテーブルの作成方法は後で示す。
パケットレート一定モードは、現在の読み出しアドレスを上限アドレスとし、そのアドレスから一定数減少したアドレスを下限アドレスとし、下限アドレスから上限アドレスまで１アドレス毎インクリメントし、上限アドレスから下限アドレスにジャンプして戻ることをくり返すことにより実現する。この方法は送出レートがわずか波を打つが平均レートは一定である。しかしこの場合、前記上限アドレスのレートから平均レートが下がる。
これを補正するためには、現在の読み出しアドレスに一定数加算したアドレスを上限アドレスとし、そのアドレスから一定数減少したアドレスを下限アドレスとし、下限アドレスから上限アドレスまで１アドレス毎インクリメントし、上限アドレスから下限アドレスにジャンプして戻ることをくり返すことにより実現すればよい。
または、現在の読み出しアドレスに一定数加算したアドレスまで１アドレス毎インクリメントし、そのアドレスを上限アドレスとし、そのアドレスから一定数減少したアドレスを下限アドレスとし、下限アドレスから上限アドレスまで１アドレス毎インクリメントし、上限アドレスから下限アドレスに１アドレス毎デクリメントして戻ることをくり返すことにより実現すればよい。
次に、パケット送出間隔時間テーブル１１６（パケット加速比）の作成方法について説明する。
例えば、伝送速度Ｖ（ｂｉｔ／ｓｅｃ）の出力伝送路に対して、パケット送出開始からの経過時間ｔ（ｓｅｃ）、加速比係数β（１／ｓｅｃ）、初速度Ａ（ｂｉｔ／ｓｅｃ）としたときに、パケット速度が関数Ａ＊ｅｘｐ（β＊ｔ）（ｂｉｔ／ｓｅｃ）に従って増加するものとする。１パケット時間（所定パケット長のパケットの動作時間）をＴ０、現在のパケット送出間隔をＰｉ（整数）、その送出開始時における経過時間ｔｉ（＝（Ｐ１＋Ｐ２＋Ｐ３＋…＋Ｐｉ−１）＊Ｔ０）、アドレス番号ＡＮ＝Ｐ１＋Ｐ２＋Ｐ３＋…＋Ｐｉ−１、パケット送出間隔誤差をＥｉ（｜Ｅｉ｜＜１）、とすると、次のパケット間隔Ｐｉ＋１（整数）は、
Ｖ／（Ａ＊ｅｘｐ（β＊（ｔｉ＋Ｐｉ＊Ｔ０）））＋Ｅｉ
の小数点以下を切り捨て、または切り上げすることにより与えられる。また、そのときのパケット送出間隔誤差Ｅｉ＋１は、
（Ｖ／（Ａ＊ｅｘｐ（β＊（ｔｉ＋Ｐｉ＊Ｔ０）））＋Ｅｉ）−Ｐｉ＋１
によって与えられる。
このようにして、次々にパケット送出間隔を求めることにより、図１３に示すパケット送出間隔時間テーブル１１６（パケット加速比）を作成することができる。なお、パケット送出間隔の算出に当たって、その前のパケット送出間隔誤差を加味して誤差補正を行うことにより、特に高速パケット速度領域において、平均パケット速度を時間経過とともに滑らかに上昇させることができる。
次に、パケット送出間隔時間テーブル１１６（パケット加速度）の作成方法について説明する。
例えば、伝送速度Ｖ（ｂｉｔ／ｓｅｃ）の伝送路に対して、パケット送出開始からの経過時間ｔ（ｓｅｃ）、加速度α（ｂｉｔ／ｓｅｃ２）、初速度Ａ（ｂｉｔ／ｓｅｃ）としたときに、パケット速度が関数α＊ｔ（ｂｉｔ／ｓｅｃ）に従って増加するものとする。１パケット時間（所定パケット長のパケットの動作時間）をＴ０、現在のパケット送出間隔をＰｉ（整数）、その送出開始時における経過時間ｔｉ、ｔｏ＝Ａ／α、Ｐ０＝ｔ０／Ｔ０，（ｔｉ＝（Ｐ０＋Ｐ１＋Ｐ２＋Ｐ３＋…＋Ｐｉ−１）＊Ｔ０）、アドレス番号ＡＮ＝Ｐ０＋Ｐ１＋Ｐ２＋Ｐ３＋…＋Ｐｉ−１、パケット送出間隔誤差をＥｉ（｜Ｅｉ｜＜１）、とすると、次のパケット間隔Ｐｉ＋１（整数）は、
Ｖ／（α＊（ｔ＋Ｐｉ＊Ｔ０）＋Ｅｉ
の小数点以下を切り捨て、または切り上げすることにより与えられる。また、そのときのパケット送出間隔誤差Ｅｉ＋１は、
（Ｖ／（α＊（ｔ＋Ｐｉ＊Ｔ０））＋Ｅｉ）−Ｐｉ＋１
によって与えられる。
このようにして、次々にパケット送出間隔を求めることにより、図１４に示すパケット送出間隔時間テーブル１１６（パケット加速度）を作成することができる。なお、パケット送出間隔の算出に当たって、その前のパケット送出間隔誤差を加味して誤差補正を行うことにより、特に高速パケット速度領域において、平均パケット速度を時間経過とともに滑らかに上昇させることができる。
次に、パケット加速比から仮想境界レート（ＡＰＲｂ）でパケット加速度に切り替わるパケット送出間隔時間テーブル１１６の作成方法を次に示す。
例えば、伝送レートＶ（ｂｉｔ／ｓｅｃ）の伝送路に対して、パケット送出開始からの経過時間ｔ（ｓｅｃ）、定数（初レート）Ａ（ｂｉｔ／ｓｅｃ）、加速比係数β（１／ｓｅｃ）、加速度α（ｂｉｔ／ｓｅｃ2）としたときに、パケットレートが指数関数Ａ＊ｅｘｐ（β＊ｔ）（ｂｉｔ／ｓｅｃ）に従って境界レートＡＰＲｂ（アドレスＡＮｂ）まで増加し、それ以上は加速度α＊ｔで増加するものとする。
１パケット時間（所定パケット長のパケットの動作時間）をＴ０、現在のパケット送出間隔をＰｉ（整数）、その送出開始からの経過時間ｔｉ（＝ＡＮ＊Ｔ０）、ＡＮ＝Ｐ１＋Ｐ２＋Ｐ３＋…＋Ｐｉ、パケット送出間隔誤差をＥｉ（｜Ｅｉ｜＜１）、とすると、レートＡＰＲｂ（境界レート）＝Ａ＊ｅｘｐ（β＊Ａｎｂ＊Ｔ０）までは、次のパケット間隔Ｐｉ＋１（整数）は、
Ｖ／（Ａ＊ｅｘｐ（β＊（ＡＮ＊Ｔ０）））＋Ｅｉ
の小数点以下を切り捨て、または切り上げすることにより与えられる。また、そのときのパケット送出間隔誤差Ｅｉ＋１は、
Ｅｉ＋１＝（Ｖ／（Ａ＊ｅｘｐ（β＊（ＡＮ＊Ｔ０）））＋Ｅｉ）−Ｐｉ＋１
によって与えられる。アドレスＡＮｂ（境界アドレス）以上は、ＡＮ＝ＡＮｂ＋ＡＮｃ−［ｔ０／Ｔ０］，ＡＮｃ＝［ｔ０／Ｔ０］＋Ｐ０＋Ｐ１＋…＋Ｐｉとして次ぎのパケット間隔Ｐｉ＋１は、
Ｖ／（α＊ＡＮｃ＊Ｔ０）＋Ｅｉ
の小数点以下を切り捨て、または切り上げすることにより与えられる。また、そのときのパケット送出間隔誤差Ｅｉ＋１は、
Ｅｉ＋１＝（Ｖ／（α＊ＡＮｃ＊Ｔ０）＋Ｅｉ）−Ｐｉ＋１
によって与えられる。但し、ｔ０＝ＡＰＲｂ／α、であり，［ｘ］はｘの小数点以下を切り捨て、または切り上げすることを示す。
このようにして、次々にパケット送出間隔を求めることにより、図１５に示すパケット送出間隔時間テーブル１１６を作成することができる。なお、パケット送出間隔の算出に当たって、その前のパケット送出間隔誤差を加味して誤差補正を行うことにより、特に高速パケットレート領域において、平均パケットレートを時間経過とともに滑らかに上昇させることができる。
次に、パケット送出制御回路１０２を含む送信側のレート制御回路Ａ（７３）の動作の１例を図１２を参照しながら図１６、図１７、図１８のフローを用いて説明する（請求項１、３、４、９、１０）。この例は、パケット送出間隔時間テーブル１１６から読み出されたパケット送出有無信号１１７が「１」である場合に、レジスタＧの値から所定パケット長Ｌを減少する場合の例である。
まず、アドレス発生回路１１４の発生アドレスＡＮを０とし、ｍｏｄｅ＝１（パケットレート増加モード１）に設定し、パケットレート増加モード２（レート一定モード）の上限アドレスＡＮｕｐをΔＮ（所定整数値）とし、パケットレート増加モード２（レート一定モード）の下限アドレスＡＮｄｗを１とし、カウンタＴの値を０とし、レジスタＧの値を初期値Ａにする（２００）。
次に、Ｔ＝Ｔ＋１とし（２０１）、読み出しアドレスＡＮ（１１５）をＡＮ＝ＡＮ＋１により１増加し（２０２）、ＡＮ＞ＡＮｐｐｒ＋ΔＮ（ＡＮｐｐｒ：ピークパケットレートに対応するアドレス）か判断し（２０３）、ＡＮ＞ＡＮｐｐｒ＋ΔＮであればＡＮ＝ＡＮｐｐｒとする（２０４）。ＡＮ＞ＡＮｐｐｒ＋ΔＮでなければ２０５に遷移する。次にｍｏｄｅ＝１か判断し（２０５）、モード１でない、すなわちモード２ならば、ＡＮ＞ＡＮｕｐか判断し（２０６）、ＡＮ＞ＡＮｕｐならばＡＮ＝ＡＮｄｗとし（２０７）、２０８に遷移する。
次に、パケット送出間隔時間テーブル１１６の読み出しアドレスＡＮ（１１５）に対応するパケット送出有無信号（１１７）を読み出す（２０８）。
次に、パケット送出有無信号（１１７）が「１」であるか判断し（２０９）、「１」であることを示す場合には、レジスタＧの値をＧ＝Ｇ−Ｌ（Ｌ：所定パケット長（例えば最小パケット長））により減少する（２１０）。
次に、Ｇ＜Ｇ０（Ｇ０：所定値）か判断し（２１１）、Ｇ＜Ｇ０の場合には、ＡＮ＝ＡＮ−ΔＮ’（ΔＮ’：所定値）とし（２１２）、ＡＮと１の内大きい方をＡＮとし（２１３）、Ｇ＝Ａとし（２１４）、２２０に遷移する。
パケット送出有無信号（１１７）が「１」で無い場合は（２０９）、Ｔ≧Ｔ００（Ｔ００：所定値（ＦＲＭパケットの周期））か判断し（２１５）、Ｔ≧Ｔ００の場合は、ＦＲＭパケットを送出し（２１６）、Ｔ＝０とし（２１７）、２２０に遷移する。
次に、ＣＩ＝０（輻輳予測無し）のＢＲＭパケットを受信したか判断し（２２０）、受信した場合は、ｍｏｄｅ＝１とし（２２１）、２０１に遷移する。
次に、ＣＩ＝１（輻輳予測有り）のＢＲＭパケットを受信した場合は（２２２）、ｍｏｄｅ＝２か判断し（２２３）、ｍｏｄｅ＝２の場合は、２０１に遷移する。一方、ｍｏｄｅ＝２でない場合は、ｍｏｄｅ＝２とし（２２４）、ＡＮｕｐ＝ＡＮ＋ΔＮ、ＡＮｄｗ＝ＡＮとし（２２５）、２０１に遷移する。
次に、図１８を用いて加減算回路１２２の動作を説明する。まず、Ｇ＜Ａ（Ａ：初期値）か判断し（２３０）、Ｇ＜Ａである場合は、送信バッファ１０４に送出すべきパケットがあるか判断し（２３１）、ある場合には、バッファより一つのパケットを読み出す（２３２）。次にそのパケットに含まれるパケット長Ｌ１を読み出し（２３３）、Ｇ＝Ｇ＋Ｌ１とし（２３４）、インターフレームギャップ時間待ち（２３５）、２３０に遷移する。
尚、パラメータＧは図１６のＧと連係している。また２３３、２３４では、パケット長を読み取る例を示したが、バイトクロックで一つのパケットの読み出しが終わるまで、パケットを読み出す毎にレジスタＧの値に１バイト加算してもよい。Ｇの値は負の値もとる。
次に、パケット送出制御回路１０２を含む送信側のレート制御回路Ａ（７３）の動作の他の例を図１２を参照しながら図１９、図２０、図２１のフローを用いて説明する（請求項５、７、８、９、１０）。パケット送出間隔時間テーブル１１６から読み出されたパケット送出有無信号１１７が「１」である場合に、レジスタＧの値に所定パケット長Ｌを加算する場合の例である。
まず、アドレス発生回路１１４の発生アドレスＡＮを０とし、ｍｏｄｅ＝１（パケットレート増加モード１）に設定し、パケットレート増加モード２（レート一定モード）の上限アドレスＡＮｕｐをΔＮ（所定整数値）とし、パケットレート増加モード２（レート一定モード）の下限アドレスＡＮｄｗを１とし、カウンタＴの値を０とし、レジスタＧの値を初期値Ａにする（２００）。
次に、Ｔ＝Ｔ＋１とし（２０１）、読み出しアドレスＡＮ（１１５）をＡＮ＝ＡＮ＋１により１増加し（２０２）、ＡＮ＞ＡＮｐｐｒ＋ΔＮ（ＡＮｐｐｒ：ピークパケットレートに対応するアドレス）か判断し（２０３）、ＡＮ＞ＡＮｐｐｒ＋ΔＮであればＡＮ＝ＡＮｐｐｒとする（２０４）。ＡＮ＞ＡＮｐｐｒ＋ΔＮでなければ２０５に遷移する。次にｍｏｄｅ＝１か判断し（２０５）、モード１でない、すなわちモード２ならば、ＡＮ＞ＡＮｕｐか判断し（２０６）、ＡＮ＞ＡＮｕｐならばＡＮ＝ＡＮｄｗとし（２０７）、２０８に遷移する。
次に、パケット送出間隔時間テーブル１１６の読み出しアドレスＡＮ（１１５）に対応するパケット送出有無信号（１１７）を読み出す（２０８）。
次に、パケット送出有無信号（１１７）が「１」であるか判断し（２０９）、「１」であることを示す場合には、レジスタＧの値をＧ＝Ｇ＋Ｌ（Ｌ：所定パケット長（例えば最小パケット長））により増加する（２４０）。
次に、Ｇ＞Ｇ０（Ｇ０：所定値）か判断し（２４１）、Ｇ＞Ｇ０の場合には、ＡＮ＝ＡＮ−ΔＮ’（ΔＮ’：所定値）とし（２１２）、ＡＮと１の内大きい方をＡＮとし（２１３）、Ｇ＝Ａとし（２１４）、２２０に遷移する。
パケット送出有無信号（１１７）が「１」で無い場合は（２０９）、Ｔ≧Ｔ００（Ｔ００：所定値（ＦＲＭパケットの周期））か判断し（２１５）、Ｔ≧Ｔ００の場合は、ＦＲＭパケットを送出し（２１６）、Ｔ＝０とし（２１７）、２２０に遷移する。
次に、ＣＩ＝０（輻輳予測無し）のＢＲＭパケットを受信したか判断し（２２０）、受信した場合は、ｍｏｄｅ＝１とし（２２１）、２０１に遷移する。
次に、ＣＩ＝１（輻輳予測有り）のＢＲＭパケットを受信した場合は（２２２）、ｍｏｄｅ＝２か判断し（２２３）、ｍｏｄｅ＝２の場合は、２０１に遷移する。一方、ｍｏｄｅ＝２でない場合は、ｍｏｄｅ＝２とし（２２４）、ＡＮｕｐ＝ＡＮ＋ΔＮ、ＡＮｄｗ＝ＡＮとし（２２５）、２０１に遷移する。
次に、図２１を用いて加減算回路１２２の動作を説明する。まず、Ｇ＞Ａ（Ａ：初期値）か判断し（２５０）、Ｇ＞Ａである場合は、送信バッファ１０４に送出すべきパケットがあるか判断し（２５１）、ある場合には、バッファより一つのパケットを読み出す（２５２）。
次に、そのパケットに含まれるパケット長Ｌ１を読み出し（２５３）、Ｇ＝Ｇ−Ｌ１とし（２５４）、インターフレームギャップ時間待ち（２５５）、２５０に遷移する。
尚、パラメータＧは図１９のＧと連係している。また２５３、２５４では、パケット長を読み取る例を示したが、バイトクロックで一つのパケットの読み出しが終わるまで、パケットを読み出す毎にレジスタＧの値から１バイト減算してもよい。Ｇの値は負の値もとる。
図１６、図１９の２１５、２１６では一定周期でＦＲＭパケットを送出する例を示したが、２０９のパケット送出有無信号が１である場合にＮ＝Ｎ＋１とし、ＮがＮ０（所定値）になる毎にＦＲＭパケットを送出してもよい（請求項１２）。
送信側のレート制御回路Ｂ（７４）から送出されたセルは、アクセス回線８３を介して、順方向のＶＰクロスコネクト回路７６に送られる。順方向のＶＰクロスコネクト回路７６に到達したセルは、順方向の出力バッファ７７に振り分けられる。輻輳予測回路７８において、順方向の出力バッファ出力のセル転送速度から出力伝送路（インタフェース回路）の輻輳予測を次式により行う。
ＭΣ＊Ｎｒｍ＊Ｌ／ΔＴ＞Ｖｍａｘ …（６）
Ｖｍａｘ：出力伝送路またはリソースの許容セルレート（ｂｉｔ／ｓｅｃ）
ＭΣ：ノードの順方向出力バッファ出力を流れるΔＴ時間内のＶＰＦＲＭセル数Ｍの合計
Ｎｒｍ：所定値（例えば３２）
Ｌ：セル長（ｂｉｔ）
ΔＴ：所定時間（測定時間）（ｓｅｃ）
式（６）を満たす場合に、輻輳予測回路７８は輻輳の前兆有りと判断し、輻輳予測信号挿入回路７９において、逆方向入力のＶＰＢＲＭセルに輻輳予測信号を挿入する（ＣＩビットを１に設定する）。
順方向の出力バッファ７７から送出されたセルは、中継ノード７１の順方向のＶＰクロスコネクト回路７６に到達する。順方向のＶＰクロスコネクト回路７６に到達したセルは、順方向の出力バッファ７７に振り分けられる。中継ノード７１の輻輳予測回路７８において、順方向の出力バッファ出力のセル転送速度から出力伝送路（インタフェース回路）の輻輳予測を行う。輻輳予測動作は、送信側のノードの動作（式（６））と同じなので説明を省略する。
順方向の出力バッファ７７から送出されたセルは、受信側のノード７２の順方向のＶＰクロスコネクト回路７６に到達する。順方向のＶＰクロスコネクト回路７６に到達したセルは、順方向の出力バッファ７７、受信側のＵＰＣ回路８０を介して、受信側のレート制御回路Ｂ（８１）に到達する。
受信側のレート制御回路Ｂ（８１）に到達したセルの内、ＶＰＦＲＭセルは、ＶＰＦＲＭセル折り返し回路９０でＶＰＢＲＭセルに変換後折り返される。データセルはパケットに変換後受信側のレート制御回路Ａ（８２）に送られる。
第一実施例では、送信側のレート制御回路Ａの送信バッファのパケット蓄積量が所定値を越す場合には、送信端末にポーズフレーム信号を送出する例を示したが、送信バッファのパケット蓄積量が所定値を越す場合には、送信バッファのパケットまたは送信バッファへの入力パケットを廃棄してもよい（請求項１３）。
また、そのパケット廃棄が所定時間以上続く場合には、レート低減信号を送信端末に送出してもよい（請求項１４）。
または、そのパケット廃棄が所定時間以上続く場合には、パケット送出停止信号を送信端末に送出してもよい（請求項１５）。
（第二実施例）
本発明の第二実施例を用いる網全体構成を図２２を用いて説明する。第一実施例はＩＰ ｏｖｅｒ ＡＴＭ網における例である。図２２において、１５０は送信側のレート制御回路Ａ（またはサーバ、またはハブ）、１５１は送信側のレート制御回路Ｂ（またはＯＮＵ、またはゲートウェイ）、１５２は受信側のレート制御回路Ｂ、１５３は受信側のレート制御回路Ａであり、他の回路は第一実施例の図９と同じである。
次に、送信側のレート制御回路Ｂ（１５１）の構成を図２３に示す。図２３において、１６０はレート低減信号送出および輻輳予測信号挿入回路であり、他の回路は、図１０と同じである。
次に、送信側のレート制御回路Ａ（１５０）の構成を図２４に示す。図２４において、１６１はレート低減信号およびＢＲＭパケット受信回路であり、他の回路は、図１１と同じである。
受信側のレート制御回路Ａ（１５３）の構成は、図２４と同じである。受信側のレート制御回路Ｂ（１５２）の構成は、図２３と同じである。
送信側のレート制御回路Ｂ（１５１）と受信側のレート制御回路Ｂ（１５２）は、ＶＰ（バーチャルパス）によって双方向に接続されているものとする。ＶＰＦＲＭセル、ＶＰＢＲＭセルは、特定ＶＣ（バーチャルチャネル）のＦＲＭセルおよびＢＲＭセルである。
送信側のレート制御回路Ｂ（１５１）の動作を図２３を用いて説明する。図２３において、レート低減信号送出および輻輳予測信号挿入回路１６０を除いて、他の回路の動作は図１０と同じなので説明を省略する。
レート低減信号送出および輻輳予測信号挿入回路１６０では、セル分解回路９７で組み立てられたＢＲＭパケットにＶＰＢＲＭセル受信回路９１で受信したＢＲＭセルに含まれる輻輳予測信号（ＣＩ＝１（輻輳予測有り）、ＣＩ＝０（輻輳予測無し））を挿入する。また、レート低減信号送出および輻輳信号挿入回路１６０では、送信バッファ９４の蓄積セル量が所定値を越す場合に、ＢＲＭパケットにレート低減信号を挿入するか、レート低減信号を含むパケットを送出する。
次に、送信側のレート制御回路Ａ（１５０）の動作を図２４を用いて説明する。送信側のレート制御回路Ａ（１５０）は、送信端末よりパケットを受信し、送信バッファ１０４にパケットがある場合には、パケット送出制御回路１０２の制御により、パケット加速度またはパケット加速比で送信バッファ１０４よりパケットを送出する。
また、一定周期でＦＲＭパケット送出回路１０３よりＦＲＭパケットを送出する。レート低減信号およびＢＲＭパケット受信回路１６１が輻輳予測無信号（ＣＩ＝０）を受信した場合には、送信バッファ１０４より読み出すパケットレートを増加させ、輻輳予測有り信号（ＣＩ＝１）を受信した場合には、送信バッファ１０４より読み出すパケットレートを現在レートに維持する。
また、レート低減信号を受信した場合には、逆加速度または逆加速比で送信バッファ１０４より読み出すパケット速度を低減する。逆加速度、逆加速比は、パケット送出間隔時間テーブルの読み出しアドレスを一ずつデクリメントすることにより実現できる。
送信バッファの１０４の蓄積パケット量が所定値を越す場合には、送信端末からのパケット送出を停止するように、ポーズフレーム信号１０６を送信端末に送出する。
次に、パケット送出制御回路１０２の構成を図２５を用いて説明する。図２５において、レート低減信号１７２とレート低減信号に対応する動作を行うアドレス発生回路１７１以外の回路は、図１２と同じであるので説明を省略する。
アドレス発生回路１７１は、レート低減信号１７２に受信した場合は、一定時間読み出しアドレス１１５をパケットクロック１１３が到来する毎に１ずつ低減する。
次に、パケット送出制御回路１０２を含む送信側のレート制御回路Ａ（１５０）の動作の１例を図２５を参照しながら図２６、図２７、図２８のフローを用いて説明する（請求項５、６、７、８、９、１１）。この例は、パケット送出間隔時間テーブル１１６から読み出されたパケット送出有無信号１１７が「１」である場合に、レジスタＧの値に所定パケット長Ｌを加算する場合の例である。
まず、アドレス発生回路１７１の発生アドレスＡＮを０とし、ｍｏｄｅ＝１（パケットレート増加モード１）に設定し、パケットレート増加モード２（レート一定モード）の上限アドレスＡＮｕｐをΔＮ（所定整数値）とし、パケットレート増加モード２（レート一定モード）の下限アドレスＡＮｄｗを１とし、カウンタＴの値を０とし、カウンタＴ３の値を０とし、時間の経過とともに値が減少するＴｉｍｅｒの値を０とし、レジスタＧの値を初期値Ａにする（３００）。
次に、Ｔ３＝Ｔ３＋１とし（２０１）、Ｔ３＞Ｔ３０（Ｔ３０：所定値）か判断しＴ３＞Ｔ３０の場合には、送信バッファ１０４のパケット蓄積量は所定値を越したか判断し（３０３）、越した場合には、ポーズ信号を送信端末に送出し（３０４）、Ｔ３＝０とする（３０５）。一方、Ｔ３＞Ｔ３０でない場合は、３０６に遷移する。
次に、ｍｏｄｅ＝３か判断し（３０６）、ｍｏｄｅ＝３の場合は、Ｔ＝Ｔ＋１とし（３０９）、ＡＮ＝ＡＮ−１とし、ＡＮと１の内大きい方をＡＮとし（３１０）、３１１に遷移する。一方、ｍｏｄｅ＝３でない場合には、Ｔ＝Ｔ＋１とし（３０７）、ＡＮ＝ＡＮ＋１とし（３０８）、３１１に遷移する。
次に、ＡＮ＞ＡＮｐｐｒ＋ΔＮ（ＡＮｐｐｒ：ピークパケットレートに対応するアドレス）か判断し（３１１）、ＡＮ＞ＡＮｐｐｒ＋ΔＮであればＡＮ＝ＡＮｐｐｒとする（３１２）。ＡＮ＞ＡＮｐｐｒ＋ΔＮでなければ３１３に遷移する。
次に、ｍｏｄｅ＝２か判断し（３１３）、ｍｏｄｅ＝２ならば、ＡＮ＞ＡＮｕｐか判断し（３１４）、ＡＮ＞ＡＮｕｐならばＡＮ＝ＡＮｄｗとし（３１５）、３１６に遷移する。
次に、パケット送出間隔時間テーブル１１６の読み出しアドレスＡＮ（１１５）に対応するパケット送出有無信号（１１７）を読み出す（３１６）。
次に、パケット送出有無信号（１１７）が「１」であるか判断し（３１７）、「１」であることを示す場合には、レジスタＧの値をＧ＝Ｇ＋Ｌ（Ｌ：所定パケット長（例えば最小パケット長））により増加する（３１８）。
次に、Ｇ＞Ｇ０（Ｇ０：所定値）か判断し（３１９）、Ｇ＞Ｇ０の場合には、ＡＮ＝ＡＮ−ΔＮ’（ΔＮ’：所定値）とし、ＡＮと１の内大きい方をＡＮとし（３２０）、Ｇ＝Ａとし（３２１）、３２５に遷移する。
パケット送出有無信号（１１７）が「１」で無い場合は（３１７）、Ｔ≧Ｔ００（Ｔ００：所定値（ＦＲＭパケットの周期））か判断し（３２２）、Ｔ≧Ｔ００の場合は、ＦＲＭパケットを送出し（３２３）、Ｔ＝０とし（３２４）、３２５に遷移する。
次に、ＣＩ＝０（輻輳予測無し）のＢＲＭパケットを受信したか判断し（３２５）、受信した場合は、Ｔｉｍｅｒ＞０か判断し（３２６）、Ｔｉｍｅｒ＞０の場合には、３０１に遷移し、Ｔｉｍｅｒ＞０でない場合には、ｍｏｄｅ＝１とし（３２７）、３０１に遷移する。
次に、ＣＩ＝１（輻輳予測有り）のＢＲＭパケットを受信した場合は（３２８）、Ｔｉｍｅｒ＞０か判断し（３２９）、Ｔｉｍｅｒ＞０の場合には、３０１に遷移し、Ｔｉｍｅｒ＞０でない場合には、ｍｏｄｅ＝２か判断し（３３０）、ｍｏｄｅ＝２の場合は、３０１に遷移する。一方、ｍｏｄｅ＝２でない場合は、ｍｏｄｅ＝２とし（３３１）、ＡＮｕｐ＝ＡＮ＋ΔＮ、ＡＮｄｗ＝ＡＮとし（３３２）、３０１に遷移する。
次に、レート低減信号を受信したか判断し（３３３）、受信した場合には、ｍｏｄｅ＝３とし（３３４）、Ｔｉｍｅｒ＝Ｔ０（所定値）とし（３３５）、３０１に遷移する。
次に、図２８を用いて加減算回路１２２の動作を説明する。まず、Ｇ＞Ａ（Ａ：初期値）か判断し（３４０）、Ｇ＞Ａである場合は、送信バッファ１０４に送出すべきパケットがあるか判断し（３４１）、ある場合には、バッファより一つのパケットを読み出す（３４２）。
次に、そのパケットに含まれるパケット長Ｌ１を読み出し（３４３）、Ｇ＝Ｇ−Ｌ１とし（３４４）、インターフレームギャップ時間待ち（３４５）、３４０に遷移する。
尚、パラメータＧは図２６のＧと連係している。また３４３、３４４では、パケット長を読み取る例を示したが、バイトクロックで一つのパケットの読み出しが終わるまで、パケットを読み出す毎にレジスタＧの値から１バイト減算してもよい。Ｇの値は負の値もとる。
図２６、図２７、図２８は、パケット送出間隔時間テーブル１１６から読み出されたパケット送出有無信号１１７が「１」である場合に、レジスタＧの値に所定パケット長Ｌを加算する場合の例であるが、パケット送出間隔時間テーブル１１６から読み出されたパケット送出有無信号１１７が「１」である場合に、レジスタＧの値から所定パケット長Ｌを減算するように構成することもできる（請求項２）。
本発明によれば、送信装置のパケット読み出し回路を割算回路を必要としないハードウエアで実現できる。このため、高速領域に適用できるパケット読み出し回路を実現することができる。また、網内でパケット加速度またはパケット加速比を用いるシェーピング回路にも適用できる。
また、所定パケット長を最小パケット長にすることにより、最小パケット長のパケットでも連続して送信バッファより読み出されることを防ぐことができる。
従来例の構成図。 従来例の送信側のレート制御回路の構成図。 従来例の送信側の端末装置の構成図。 従来例の受信側のレート制御回路の構成図。 従来例の受信側の端末装置の構成図。 セルフォーマットの一例を示す図。 従来例の送信側のレート制御回路または送信側の端末装置の動作フローを示す図。 従来例の送信側のノードの輻輳回避動作を示すフロー図。 本発明の第一実施例を用いる網の全体構成図。 第一実施例の送信側のレート制御回路Ｂの構成図。 第一実施例の送信側のレート制御回路Ａの構成図。 第一実施例のパケット送出制御回路の構成図。 第一実施例の各ビット情報の配列構成例を示す図（パケット送出間隔時間テーブル（パケット加速比））。 第一実施例の各ビット情報の配列構成例を示す図（パケット送出間隔時間テーブル（パケット加速度））。 第一実施例の各ビット情報の配列構成例を示す図。 第一実施例のパケット送出制御回路を含む送信側のレート制御回路Ａの動作の１例を示すフロー図。 第一実施例のパケット送出制御回路を含む送信側のレート制御回路Ａの動作の１例を示すフロー図。 第一実施例のパケット送出制御回路を含む送信側のレート制御回路Ａの動作の１例を示すフロー図。 第一実施例のパケット送出制御回路を含む送信側のレート制御回路Ａの動作の他の例を示すフロー図。 第一実施例のパケット送出制御回路を含む送信側のレート制御回路Ａの動作の他の例を示すフロー図。 第一実施例のパケット送出制御回路を含む送信側のレート制御回路Ａの動作の他の例を示すフロー図。 本発明の第二実施例を用いる網の全体構成図。 第二実施例の送信側のレート制御回路Ｂの構成図。 第二実施例の送信側のレート制御回路Ａの構成図。 第二実施例のパケット送出制御回路の構成図。 第二実施例のパケット送出制御回路を含む送信側のレート制御回路Ａの動作の１例を示すフロー図。 第二実施例のパケット送出制御回路を含む送信側のレート制御回路Ａの動作の１例を示すフロー図。 第二実施例のパケット送出制御回路を含む送信側のレート制御回路Ａの動作の１例を示すフロー図。
符号の説明
１ 送信側のノード
２ 中継ノード
３ 受信側のノード
４ 送信側の端末装置
５ 送信側のＵＰＣ等のインタフェース回路
６ 送信側のレート制御回路
７ ルーチング回路
８ 出力バッファ
９ 輻輳予測回路
１０ 輻輳予測信号挿入回路
１１ 受信側のＵＰＣ等のインタフェース回路
１２ 受信側の端末装置
１３ 受信側のレート制御回路
１４ 加入者線（アクセス回線）
１５ 中継伝送路
２０ ＦＲＭセル折り返し回路
２１ ＢＲＭセル受信回路
２２ セル送出制御回路
２３ ＦＲＭセル送出回路
２４ 送信バッファ
２５ セル組み立て回路
２６ 受信バッファ
２７ セル分解回路
７０ 送信側のノード
７１ 中継ノード
７２ 受信側のノード
７３ 送信側のレート制御回路Ａ（またはサーバ、またはハブ）
７４ 送信側のレート制御回路Ｂ（またはＯＮＵ、またはゲートウェイ）
７５ 送信側のＵＰＣ回路
７６ ＶＰクロスコネクト回路
７７ 出力バッファ
７８ 輻輳予測回路
７９ 輻輳予測信号挿入回路
８０ 受信側のＵＰＣ回路
８１ 受信側のレート制御回路Ｂ
８２ 受信側のレート制御回路Ａ
８３ 加入者線（アクセス回線）
８４ 伝送路
９０ ＶＰＦＲＭセル折り返し回路
９１ ＶＰＢＲＭセル受信回路
９２ セル送出制御回路
９３ ＶＰＦＲＭセル送出回路
９４ 送信バッファ
９５ セル組み立て回路
９６ 受信バッファ
９７ セル分解回路
９８ 輻輳予測信号挿入回路
１００ ＦＲＭパケット折り返し回路
１０１ ＢＲＭパケット受信回路
１０２ パケット送出制御回路
１０３ ＦＲＭパケット送出回路
１０４ 送信バッファ
１０５ 受信バッファ
１０６ ポーズフレーム信号
１１０ 入力パケット
１１１ パケット蓄積信号
１１２ エンプティー信号
１１３ パケットクロック
１１４ アドレス発生回路
１１５ 読み出しアドレス
１１６ パケット送出間隔時間テーブル
１１７ パケット送出有無信号
１１８ 輻輳予測無し信号（ＣＩ＝０）
１１９ 輻輳予測有り信号（ＣＩ＝１）
１２０ ＦＲＭパケット送出指示信号
１２１ 信号
１２２ 加減算回路
１２３ 読み出し信号
１２４ 出力パケット
１５０ 送信側のレート制御回路Ａ（またはサーバ、またはハブ）
１５１ 送信側のレート制御回路Ｂ（またはＯＮＵ、またはゲートウェイ）
１５２ 受信側のレート制御回路Ｂ
１５３ 受信側のレート制御回路Ａ
１６０ レート低減信号送出および輻輳予測信号挿入回路
１６１ レート低減信号およびＢＲＭパケット受信回路
１７１ アドレス発生回路
１７２ レート低減信号

Claims (15)

  1. パケット加速度またはパケット加速比は、所定パケット長Ｌの動作周期のクロックで動作するアドレス発生回路により１ずつ増加するアドレス（ＡＮ）で指定され、
    アドレス毎にパケットの送出有無を１（送出有り）または０（送出無し）で指定するパケット送出間隔時間テーブルから読み出されたアドレス（ＡＮ）の増加とともに１の間隔が徐々に短くなるパケット送出有無信号が「１」である場合には、レジスタの値Ｇから所定パケット長Ｌを減じる手段と、
    Ｇの値が初期値Ａ以下の場合には、送信バッファより一つのパケットを読み出し、そのパケット長Ｌ１をＧに加える手段または並列処理で一つのパケットが終了するまでパケットを読み出す毎に並列処理バイト数をＧに加える手段と
    を備えたことを特徴とするパケット読み出し回路。
  2. 所定パケット長Ｌの動作周期のクロックで動作するアドレス発生回路により１ずつ減少するアドレス（ＡＮ）で指定され、
    アドレス毎にパケットの送出有無を１（送出有り）または０（送出無し）で指定するパケット送出間隔時間テーブルから読み出されたアドレス（ＡＮ）の減少とともに１の間隔が徐々に長くなるパケット送出有無信号が「１」である場合には、レジスタの値Ｇから所定パケット長Ｌを減じる手段と、
    Ｇの値が初期値Ａ以下の場合には、送信バッファより一つのパケットを読み出し、そのパケット長Ｌ１をＧに加える手段または並列処理で一つのパケットが終了するまでパケットを読み出す毎に並列処理バイト数をＧに加える手段と
    を備えたことを特徴とするパケット読み出し回路。
  3. 一定パケットレートは、所定パケット長Ｌの動作周期のクロックで動作するアドレス発生回路が、下限アドレス（ＡＮｄｗ）からそれより所定値上の上限アドレス（ＡＮｕｐ）まで１アドレス毎アドレスを増加し、上限アドレス（ＡＮｕｐ）に到達した場合には、下限アドレス（ＡＮｄｗ）にジャンプして戻り、再度アドレス値を増加するアドレスで指定され、
    アドレス毎にパケットの送出有無を１（送出有り）または０（送出無し）で指定するパケット送出間隔時間テーブルから読み出されたアドレス（ＡＮ）の増加とともに１の間隔が徐々に短くなるパケット送出有無信号が「１」である場合には、レジスタの値Ｇから所定パケット長Ｌを減じる手段と、
    Ｇの値が初期値Ａ以下の場合には、送信バッファより一つのパケットを読み出し、そのパケット長Ｌ１をＧに加える手段または並列処理で一つのパケットが終了するまでパケットを読み出す毎に並列処理バイト数をＧに加える手段と
    を備えたことを特徴とするパケット読み出し回路。
  4. Ｇの値が所定値（Ａ−２Ｌ程度、Ａ：初期値）以下になった場合には、Ｇの値を初期値Ａとするとともに、アドレス発生回路の現在アドレスＡＮを所定値分減少する手段を備えた請求項１ないし３のいずれかに記載のパケット読み出し回路。
  5. パケット加速度またはパケット加速比は、所定パケット長Ｌの動作周期のクロックで動作するアドレス発生回路により１ずつ増加するアドレス（ＡＮ）で指定され、
    アドレス毎にパケットの送出有無を１（送出有り）または０（送出無し）で指定するパケット送出間隔時間テーブルから読み出されたアドレス（ＡＮ）の増加とともに１の間隔が徐々に短くなるパケット送出有無信号が「１」である場合には、レジスタの値Ｇに所定パケット長Ｌを加える手段と、
    Ｇの値が初期値Ａより大きい場合には、送信バッファより一つのパケットを読み出し、そのパケット長Ｌ１をＧの値から減算する手段または並列処理で一つのパケットが終了するまでパケットを読み出す毎に並列処理バイト数をＧから減算する手段と
    を備えたことを特徴とするパケット読み出し回路。
  6. 所定パケット長Ｌの動作周期のクロックで動作するアドレス発生回路により１ずつ減少するアドレス（ＡＮ）で指定され、
    アドレス毎にパケットの送出有無を１（送出有り）または０（送出無し）で指定するパケット送出間隔時間テーブルから読み出されたアドレス（ＡＮ）の減少とともに１の間隔が徐々に長くなるパケット送出有無信号が「１」である場合には、レジスタの値Ｇに所定パケット長Ｌを加える手段と、
    Ｇの値が初期値Ａより大きい場合には、送信バッファより一つのパケットを読み出し、そのパケット長Ｌ１をＧの値から減算する手段または並列処理で一つのパケットが終了するまでパケットを読み出す毎に並列処理バイト数をＧから減算する手段と
    を備えたことを特徴とするパケット読み出し回路。
  7. 一定パケットレートは、所定パケット長の動作周期のクロックで動作するアドレス発生回路が、下限アドレス（ＡＮｄｗ）からそれより所定値上の上限アドレス（ＡＮｕｐ）まで１アドレス毎アドレスを増加し、上限アドレス（ＡＮｕｐ）に到達した場合には、下限アドレス（ＡＮｄｗ）にジャンプして戻り、再度アドレス値を増加するアドレスで指定され、
    アドレス毎にパケットの送出有無を１（送出有り）または０（送出無し）で指定するパケット送出間隔時間テーブルから読み出されたアドレス（ＡＮ）の増加とともに１の間隔が徐々に短くなるパケット送出有無信号が「１」である場合には、レジスタの値Ｇに所定パケット長Ｌを加える手段と、
    Ｇの値が初期値Ａより大きい場合には、送信バッファより一つのパケットを読み出し、そのパケット長Ｌ１をＧの値から減算する手段または並列処理で一つのパケットが終了するまでパケットを読み出す毎に並列処理バイト数をＧから減算する手段と
    を備えたことを特徴とするパケット読み出し回路。
  8. Ｇの値が所定値（Ａ＋２Ｌ程度）を越した場合には、Ｇの値を初期値Ａとするとともに、アドレス発生回路の現在アドレスＡＮを所定値分減少する手段を備えた請求項５ないし７のいずれかに記載のパケット読み出し回路。
  9. 所定パケット長は最小パケット長である請求項１ないし８のいずれかに記載のパケット読み出し回路。
  10. 請求項１または３または５または７に記載のパケット読み出し回路を含むレート制御回路であって、
    最低レートからピークパケットレートまでパケット加速度またはパケット加速比で現在のパケットレートを増加させるとともに、一定周期でフォワードリソース管理パケットを送出し、
    前記フォワードリソース管理パケットが受信側で折り返したバックワードリソース管理パケットを受信し、
    当該バックワードリソース管理パケットに輻輳予測信号が書き込まれている場合には、現在のパケットレートを一定パケットレートに保ち、
    当該バックワードリソース管理パケットに輻輳予測信号が書き込まれていない場合には、現在のパケットレートをパケット加速度またはパケット加速比で増加する手段を備えた
    ことを特徴とするレート制御回路。
  11. 請求項１ないし３または５ないし７のいずれかに記載のパケット読み出し回路を含むレート制御回路であって、
    最低レートからピークパケットレートまでパケット加速度またはパケット加速比で現在のパケットレートを増加させるとともに、一定周期でフォワードリソース管理パケットを送出し、
    前記フォワードリソース管理パケットが受信側で折り返したバックワードリソース管理パケットを受信し、
    当該バックワードリソース管理パケットに輻輳予測信号が書き込まれている場合には、現在のパケットレートを一定パケットレートに保ち、
    当該バックワードリソース管理パケットにレート低減信号が書き込まれている場合には、現在のパケットレートを徐々に低減し、
    当該バックワードリソース管理パケットに輻輳予測信号が書き込まれていない場合には、現在のパケットレートをパケット加速度またはパケット加速比で増加する手段を備えた
    ことを特徴とするレート制御回路。
  12. 請求項１または３または５または７に記載のパケット読み出し回路を含むレート制御回路であって、
    最低レートからピークパケットレートまでパケット加速度またはパケット加速比で現在のパケットレートを増加させるとともに、Ｎｒｍ＊Ｌ／ＡＰＲ（Ｎｒｍ：所定値、Ｌ：所定パケット長、ＡＰＲ：現在のパケットレート）の周期でフォワードリソース管理パケットを送出し、
    前記フォワードリソース管理パケットが受信側で折り返したバックワードリソース管理パケットを受信し、
    当該バックワードリソース管理パケットに輻輳予測信号が書き込まれている場合には、現在のパケットレートを一定パケットレートに保ち、
    当該バックワードリソース管理パケットに輻輳予測信号が書き込まれていない場合には、現在のパケットレートをパケット加速度またはパケット加速比で増加する手段を備えた
    ことを特徴とするレート制御回路。
  13. 送信バッファのパケット蓄積量が所定値を越す場合には、送信バッファのパケットまたは送信バッファへの入力パケットを廃棄する手段を備えた請求項１０または１２記載のレート制御回路。
  14. パケット廃棄が所定時間以上続く場合には、レート低減信号を送信端末に送出する手段を備えた請求項１３記載のレート制御回路。
  15. パケット廃棄が所定時間以上続く場合には、パケット送出停止信号を送信端末に送出する手段を備えた請求項１３記載のレート制御回路。
JP2005036209A 2005-02-14 2005-02-14 パケット読み出し回路およびレート制御回路 Pending JP2006222862A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005036209A JP2006222862A (ja) 2005-02-14 2005-02-14 パケット読み出し回路およびレート制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005036209A JP2006222862A (ja) 2005-02-14 2005-02-14 パケット読み出し回路およびレート制御回路

Publications (1)

Publication Number Publication Date
JP2006222862A true JP2006222862A (ja) 2006-08-24

Family

ID=36984849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005036209A Pending JP2006222862A (ja) 2005-02-14 2005-02-14 パケット読み出し回路およびレート制御回路

Country Status (1)

Country Link
JP (1) JP2006222862A (ja)

Similar Documents

Publication Publication Date Title
Charny et al. Congestion control with explicit rate indication
US6226265B1 (en) Packet flow monitor and control system
JP3686493B2 (ja) Ａｔｍ交換機におけるフィードバック制御方法および装置
US5936939A (en) Digital network including early packet discard mechanism with adjustable threshold
US6633585B1 (en) Enhanced flow control in ATM edge switches
US7054269B1 (en) Congestion control and traffic management system for packet-based networks
KR19980069978A (ko) 명시적 속도 셀 마킹을 사용한 비동기 전송 모드 네트워크의적체 제어 시스템
EP0788288A2 (en) Flow control in a cell switched communication system
CA2238795A1 (en) Er information acceleration in abr traffic
US6167050A (en) User traffic control apparatus for asynchronous transfer mode networks
US5872789A (en) Method for reducing jitter of ATM cells
JP2006222862A (ja) パケット読み出し回路およびレート制御回路
US6466541B1 (en) Cell pacing on a network link employing a rate-based flow control protocol with underlying credit-based flow control mechanisms
JP3973044B2 (ja) Ａｔｍ交換機におけるフィードバック制御方法および装置
JP2006203767A (ja) パケット転送方法
JP2007049534A (ja) シェーピング回路およびレート制御回路
JP2005311682A (ja) パケット読み出し回路
JP2006033790A (ja) パケット転送方法
JP2007081610A (ja) パケット転送方法および送信装置
JP2005260477A (ja) パケット転送方法
JP2006229586A (ja) Ｕｐｃ回路
JP2006005748A (ja) パケット転送方法
JP2006108900A (ja) セル転送方法およびレート制御回路
JP2004015325A (ja) セル転送方法および送信装置
JP2005124053A (ja) セル転送方法および送信装置