JP2006212083A - Calendar information forming device - Google Patents

Calendar information forming device Download PDF

Info

Publication number
JP2006212083A
JP2006212083A JP2005025370A JP2005025370A JP2006212083A JP 2006212083 A JP2006212083 A JP 2006212083A JP 2005025370 A JP2005025370 A JP 2005025370A JP 2005025370 A JP2005025370 A JP 2005025370A JP 2006212083 A JP2006212083 A JP 2006212083A
Authority
JP
Japan
Prior art keywords
time clock
real
circuit
calendar information
clock circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005025370A
Other languages
Japanese (ja)
Inventor
Hidehiko Tsurumaru
秀彦 鶴丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taito Corp
Original Assignee
Taito Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taito Corp filed Critical Taito Corp
Priority to JP2005025370A priority Critical patent/JP2006212083A/en
Publication of JP2006212083A publication Critical patent/JP2006212083A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electric Clocks (AREA)
  • Coin-Freed Apparatuses For Hiring Articles (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To enable the formation of calendar information by which events can be distinguished at the same second by a circuit for which a real time clock circuit of a type which outputs dates, hours, minutes and even seconds. <P>SOLUTION: This calendar information forming device is equipped with the real time clock circuit of the type which outputs dates, hors, minutes and even seconds, and a CPU circuit which reads the output of the rear time clock circuit. The CPU circuit forms the calendar information for which variable incremented information has been added to second information which has been read from the real time clock circuit when the second information which has been read from the real time clock circuit is the same second. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、カレンダー情報生成装置に関するものである。   The present invention relates to a calendar information generating apparatus.

近時のゲーム機はネットワークに接続され、ゲーム機の使用状況をネットワークを介して外部から知ることができるようになっている。このようなネットワークに接続されたゲーム機では、売上データにカレンダー情報を含めて記録し、カレンダー情報に基づく売上データの管理が可能となるようにしている。
特開2001−314641号公報
Recent game machines are connected to a network, and the usage status of the game machine can be known from the outside through the network. A game machine connected to such a network records sales data including calendar information so that sales data can be managed based on the calendar information.
Japanese Patent Laid-Open No. 2001-314641

上述したゲーム機では、売上データに含めて記録するカレンダー情報を得る手段として、一般的にリアルタイムクロック回路と呼ばれている回路が用いられる。リアルタイムクロック回路には、日付および時分秒まで出力するタイプと、日付および時分秒に加えて1/100秒まで出力するタイプとが存在する。両者はコスト面で100倍程度の差があり、コストダウンを図るためには前者の日付および時分秒まで出力するタイプが使用される。
しかしながら、日付および時分秒まで出力するタイプのリアルタイムクロック回路を用いた回路で、1/100秒までは必要が無いが、同一秒でのイベントを区別して記録したい場合がある。例えば、ゲーム機に同時期に投入されたコインの種別を、順序を判別して記録したい場合などである。
本発明は、上記の問題点に鑑みてなされたもので、日付および時分秒まで出力するタイプのリアルタイムクロック回路を用いた回路で、同一秒でのイベントを区別可能なカレンダー情報を生成することを最も主要な目的とする。
In the above-described game machine, a circuit generally called a real-time clock circuit is used as means for obtaining calendar information to be recorded in sales data. There are types of real-time clock circuits that output up to date and hour / minute / second, and types that output up to 1/100 second in addition to date and hour / minute / second. There is a difference of about 100 times in terms of cost, and in order to reduce the cost, a type that outputs up to the former date and hour / minute / second is used.
However, a circuit using a real-time clock circuit that outputs up to date and hour, minute, and second is not necessary until 1/100 second, but there are cases where it is desired to record events in the same second separately. For example, there is a case where the types of coins inserted into the game machine at the same time are desired to be recorded in order.
The present invention has been made in view of the above problems, and is a circuit using a real-time clock circuit that outputs up to date and hour, minute, second, and generates calendar information that can distinguish events in the same second. Is the primary purpose.

この目的を達成するために、請求項1の発明によるカレンダー情報生成装置は、日付および時分秒まで出力するタイプのリアルタイムクロック回路と、リアルタイムクロック回路の出力を読み込むCPU回路とを具備し、CPU回路は、リアルタイムクロック回路から読み込んだ秒情報が同一秒の場合に、リアルタイムクロック回路から読み込んだ秒情報に、変数をインクリメントした情報を付加したカレンダー情報を生成することを特徴とする。
請求項2の発明によるカレンダー情報生成装置は、日付および時分秒まで出力するタイプのリアルタイムクロック回路と、リアルタイムクロック回路の出力を読み込むCPU回路とを具備し、CPU回路は、リアルタイムクロック回路から読み込んだ秒情報が同一秒の場合に、リアルタイムクロック回路から読み込んだ秒情報に、CPU回路に内蔵されているプログラムカウンタの値を付加したカレンダー情報を生成することを特徴とする。
請求項3の発明によるカレンダー情報生成装置は、請求項2において、プログラムカウンタの値は、全出力のうちの任意の桁数ビット値であることを特徴とする。
In order to achieve this object, a calendar information generating device according to the invention of claim 1 comprises a real-time clock circuit of a type outputting up to date and hour, minute, second, and a CPU circuit for reading out the output of the real-time clock circuit. The circuit is characterized in that when the second information read from the real-time clock circuit is the same second, calendar information is generated by adding information obtained by incrementing a variable to the second information read from the real-time clock circuit.
According to a second aspect of the present invention, there is provided a calendar information generating apparatus comprising a real-time clock circuit of a type outputting up to date and hour, minute and second, and a CPU circuit for reading the output of the real-time clock circuit, and the CPU circuit reads from the real-time clock circuit. When the second information is the same second, calendar information is generated by adding the value of the program counter built in the CPU circuit to the second information read from the real-time clock circuit.
According to a third aspect of the present invention, the calendar information generating device according to the second aspect is characterized in that the value of the program counter is an arbitrary number of bits of all outputs.

以上のように、本発明のカレンダー情報生成装置によれば、日付および時分秒まで出力するタイプのリアルタイムクロック回路を用いた回路で、同一秒でのイベントを区別可能なカレンダー情報を生成することが可能となる。   As described above, according to the calendar information generating apparatus of the present invention, it is possible to generate calendar information that can distinguish events in the same second with a circuit using a real-time clock circuit that outputs up to date and hour, minute, second. Is possible.

以下、本発明の実施の形態を図面に基づいて説明する。実施の形態は、本発明をゲーム機のインカム集計ボックスに適用した場合を例にしている。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the embodiment, the present invention is applied to an income counting box of a game machine.

図1は、本発明によるカレンダー情報生成装置の一実施形態を示すブロック結線図である。インカム集計ボックス1は、入力ポートを介して図外のコイン投入検知装置に接続され、コインが投入された時に、CPU回路2にコインが投入されたことが知らされる。CPU回路2には、リアルタイムクロック回路3、データ蓄積用FlashROM4、およびプムグラム用FlashROM5が接続されている。   FIG. 1 is a block connection diagram showing an embodiment of a calendar information generating apparatus according to the present invention. The income totaling box 1 is connected to a coin insertion detection device (not shown) via an input port, and when the coin is inserted, the CPU circuit 2 is informed that the coin has been inserted. The CPU circuit 2 is connected to a real time clock circuit 3, a data storage flash ROM 4, and a program flash ROM 5.

リアルタイムクロック回路3は、日付および時分秒まで出力するタイプのリアルタイムクロック回路である。データ蓄積用FlashROM4およびプムグラム用FlashROM5は、それぞれCPU回路2のデータ蓄積用およびプムグラム用の記憶領域として使用される。   The real-time clock circuit 3 is a type of real-time clock circuit that outputs up to date and hour, minute, second. The data storage flash ROM 4 and the program flash ROM 5 are used as storage areas for data storage and program of the CPU circuit 2, respectively.

CPU回路2は図2に示すプログラムを実行する。プログラムがスタートすると、ステップS1でリアルタイムクロックの読込要求が有ったか否かを判断する。リアルタイムクロックの読込要求が無かったと判断したときは、ステップS3に移行する。リアルタイムクロックの読込要求が有ったと判断したときは、ステップS2に移行してリアルタイムクロックデータを読み込んで内部時計データ(変数T1)を更新してからステップS3に移行する。   The CPU circuit 2 executes the program shown in FIG. When the program starts, it is determined in step S1 whether or not a real-time clock read request has been received. When it is determined that there is no real-time clock read request, the process proceeds to step S3. If it is determined that there is a real-time clock read request, the process proceeds to step S2, the real-time clock data is read to update the internal clock data (variable T1), and then the process proceeds to step S3.

ステップS3では、インカム記録の要求が有ったか否かを判断する。インカム記録の要求が無かったと判断したときは、プログラムを終了する。インカム記録の要求が有ったと判断したときは、ステップS4に移行する。   In step S3, it is determined whether or not there is a request for income recording. When it is determined that there is no request for income recording, the program is terminated. If it is determined that there is a request for income recording, the process proceeds to step S4.

ステップS4では、該当ポート番号の前回記録時間(変数T2)と内部時計データ(変数T1)を比較して、内部時計データ(変数T1)の方が1秒以上新しいか否かを判断する。内部時計データ(変数T1)の方が1秒以上新しくないと判断したときは、ステップS5で同一秒区別番号(変数A)をインクリメントしてからステップS7に移行する。内部時計データ(変数T1)の方が1秒以上新しいと判断したときは、ステップS6で同一秒区別番号(変数A)をクリアしてからステップS7に移行する。   In step S4, the previous recording time (variable T2) of the corresponding port number is compared with the internal clock data (variable T1) to determine whether the internal clock data (variable T1) is newer than 1 second. If it is determined that the internal clock data (variable T1) is not newer than one second, the same second distinction number (variable A) is incremented in step S5, and the process proceeds to step S7. When it is determined that the internal clock data (variable T1) is newer than 1 second, the same second distinction number (variable A) is cleared in step S6, and the process proceeds to step S7.

ステップS7では、内部時計データ(変数T1)と同一秒区別番号(変数A)を、データ蓄積用FlashROM4に記録してステップS8に移行する。データ蓄積用FlashROM4には、図3に例示すようにして記録される。ステップS8では、内部時計データ(変数T1)を前回記録時間(変数T2)に代入してからプログラムを終了する。   In step S7, the internal clock data (variable T1) and the same second distinction number (variable A) are recorded in the data storage FlashROM 4, and the process proceeds to step S8. The data storage FlashROM 4 is recorded as shown in FIG. In step S8, the internal clock data (variable T1) is substituted for the previous recording time (variable T2), and then the program is terminated.

図4は、CPU回路2が実行する別のプログラム例を示すフローチャートである。図4においてプログラムがスタートすると、ステップS11でリアルタイムクロックの読込要求が有ったか否かを判断する。リアルタイムクロックの読込要求が無かったと判断したときは、ステップS13に移行する。リアルタイムクロックの読込要求が有ったと判断したときは、ステップS12に移行してリアルタイムクロックデータを読み込んで内部時計データ(変数T1)を更新してからステップS13に移行する。   FIG. 4 is a flowchart showing another program example executed by the CPU circuit 2. When the program starts in FIG. 4, it is determined in step S11 whether or not a real-time clock read request has been received. When it is determined that there is no real-time clock read request, the process proceeds to step S13. If it is determined that there is a real-time clock read request, the process proceeds to step S12, the real-time clock data is read to update the internal clock data (variable T1), and then the process proceeds to step S13.

ステップS13では、インカム記録の要求が有ったか否かを判断する。インカム記録の要求が無かったと判断したときは、プログラムを終了する。インカム記録の要求が有ったと判断したときは、ステップS14に移行する。   In step S13, it is determined whether or not there is a request for income recording. When it is determined that there is no request for income recording, the program is terminated. If it is determined that there is a request for income recording, the process proceeds to step S14.

ステップS14では、該当ポート番号の前回記録時間(変数T2)と内部時計データ(変数T1)を比較して、内部時計データ(変数T1)の方が1秒以上新しいか否かを判断する。内部時計データ(変数T1)の方が1秒以上新しくないと判断したときは、ステップS15でプログラムカウンタ2aの値を同一秒区別番号(変数A)に代入してからステップS17に移行する。内部時計データ(変数T1)の方が1秒以上新しいと判断したときは、ステップS16で同一秒区別番号(変数A)をクリアしてからステップS17に移行する。なお、プログラムカウンタ2aは、CPU回路2にレジスタの一種として内蔵されているプログラムカウンタである。   In step S14, the previous recording time (variable T2) of the corresponding port number is compared with the internal clock data (variable T1) to determine whether the internal clock data (variable T1) is newer than 1 second. If it is determined that the internal clock data (variable T1) is not newer than 1 second, the value of the program counter 2a is substituted for the same second distinction number (variable A) in step S15, and the process proceeds to step S17. If it is determined that the internal clock data (variable T1) is newer than 1 second, the same second distinction number (variable A) is cleared in step S16, and the process proceeds to step S17. The program counter 2a is a program counter built in the CPU circuit 2 as a kind of register.

ステップS17では、内部時計データ(変数T1)と同一秒区別番号(変数A)を、データ蓄積用FlashROM4に記録してステップS18に移行する。データ蓄積用FlashROM4には、図5に例示すようにして記録される。ステップS18では、内部時計データ(変数T1)を前回記録時間(変数T2)に代入してからプログラムを終了する。   In step S17, the internal clock data (variable T1) and the same second distinction number (variable A) are recorded in the data storage FlashROM 4, and the process proceeds to step S18. The data storage FlashROM 4 is recorded as shown in FIG. In step S18, the internal clock data (variable T1) is substituted for the previous recording time (variable T2), and then the program ends.

なお、図5では、プログラムカウンタ2aの全出力ビットを利用する場合を例示しているが、上位の数ビット、中位の数ビット、または下位の数ビットなどのように、任意の桁数ビットを利用するようにしても良い。   FIG. 5 illustrates the case where all the output bits of the program counter 2a are used, but an arbitrary number of bits such as upper several bits, middle several bits, lower several bits, etc. May be used.

以上、本発明を実施の形態により説明したが、本発明の技術的思想によれば、種々の変形が可能である。例えば、上述した実施形態においては、本発明をゲーム機のインカム集計ボックスに適用した場合を例にして説明したが、計測装置や観測装置などに適用することが可能である。   As mentioned above, although this invention was demonstrated by embodiment, according to the technical idea of this invention, a various deformation | transformation is possible. For example, in the embodiment described above, the case where the present invention is applied to an income counting box of a game machine has been described as an example. However, the present invention can be applied to a measuring device, an observation device, or the like.

本発明は、アーケードゲーム機のインカム集計ボックスに最適な技術を提示している。   The present invention presents a technique that is most suitable for an income summary box of an arcade game machine.

カレンダー情報生成装置を示すブロック結線図である。(実施例1、実施例2)It is a block connection diagram showing a calendar information generating device. (Example 1, Example 2) カレンダー情報生成装置の実施方法を示すフローチャートである。(実施例1)It is a flowchart which shows the implementation method of a calendar information generation apparatus. Example 1 カレンダー情報生成装置の実施方法を示す概念図である。(実施例1)It is a conceptual diagram which shows the implementation method of a calendar information generation apparatus. Example 1 カレンダー情報生成装置の実施方法を示すフローチャートである。(実施例2)It is a flowchart which shows the implementation method of a calendar information generation apparatus. (Example 2) カレンダー情報生成装置の実施方法を示す概念図である。(実施例2)It is a conceptual diagram which shows the implementation method of a calendar information generation apparatus. (Example 2)

符号の説明Explanation of symbols

1 インカム集計ボックス
2 CPU回路
2a プログラムカウンタ
3 リアルタイムクロック回路
4 データ蓄積用FlashROM
5 プムグラム用FlashROM
DESCRIPTION OF SYMBOLS 1 Income totaling box 2 CPU circuit 2a Program counter 3 Real time clock circuit 4 FlashROM for data storage
5 Flash ROM for Pumgram

Claims (3)

日付および時分秒まで出力するタイプのリアルタイムクロック回路と、
該リアルタイムクロック回路の出力を読み込むCPU回路とを具備し、
該CPU回路は、前記リアルタイムクロック回路から読み込んだ秒情報が同一秒の場合に、
前記リアルタイムクロック回路から読み込んだ秒情報に、変数をインクリメントした情報を付加したカレンダー情報を生成することを特徴とするカレンダー情報生成装置。
Real-time clock circuit that outputs up to date and hour, minute, second, and
A CPU circuit for reading the output of the real-time clock circuit,
The CPU circuit, when the second information read from the real-time clock circuit is the same second,
A calendar information generating apparatus for generating calendar information by adding information obtained by incrementing a variable to second information read from the real-time clock circuit.
日付および時分秒まで出力するタイプのリアルタイムクロック回路と、
該リアルタイムクロック回路の出力を読み込むCPU回路とを具備し、
該CPU回路は、前記リアルタイムクロック回路から読み込んだ秒情報が同一秒の場合に、
前記リアルタイムクロック回路から読み込んだ秒情報に、前記CPU回路に内蔵されているプログラムカウンタの値を付加したカレンダー情報を生成することを特徴とするカレンダー情報生成装置。
Real-time clock circuit that outputs up to date and hour, minute, second, and
A CPU circuit for reading the output of the real-time clock circuit,
The CPU circuit, when the second information read from the real-time clock circuit is the same second,
A calendar information generating apparatus for generating calendar information by adding a value of a program counter built in the CPU circuit to second information read from the real-time clock circuit.
前記プログラムカウンタの値は、全出力のうちの任意の桁数ビット値であることを特徴とする請求項2に記載のカレンダー情報生成装置。
3. The calendar information generating apparatus according to claim 2, wherein the value of the program counter is an arbitrary number of bits of all outputs.
JP2005025370A 2005-02-01 2005-02-01 Calendar information forming device Pending JP2006212083A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005025370A JP2006212083A (en) 2005-02-01 2005-02-01 Calendar information forming device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005025370A JP2006212083A (en) 2005-02-01 2005-02-01 Calendar information forming device

Publications (1)

Publication Number Publication Date
JP2006212083A true JP2006212083A (en) 2006-08-17

Family

ID=36975789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005025370A Pending JP2006212083A (en) 2005-02-01 2005-02-01 Calendar information forming device

Country Status (1)

Country Link
JP (1) JP2006212083A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014042613A (en) * 2012-08-24 2014-03-13 Kyoraku Sangyo Co Ltd Game machine

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014042613A (en) * 2012-08-24 2014-03-13 Kyoraku Sangyo Co Ltd Game machine

Similar Documents

Publication Publication Date Title
CN106611061B (en) Database write-in method and system based on block chain network
CN110460471A (en) A kind of super node polling method, device and storage medium
JP2006212083A (en) Calendar information forming device
US6321173B1 (en) System and method for efficient verification of functional equivalence between design models
TW446569B (en) Game machine, method to start the game machine, and method to execute the game programs of the game machine
JP4316644B2 (en) Logic simulation device
JP2007198754A (en) Program and method for scan chain extraction and testing system
EP1096369A2 (en) A counter readout control apparatus and control method therefor
US20070262785A1 (en) Semiconductor apparatus and test execution method for semiconductor apparatus
JP4691346B2 (en) Semiconductor device for gaming machine control, and inspection apparatus and inspection method therefor
JP2000200222A (en) Mimic article preventing device
CN109801047A (en) The prompting message generation method and device of finance and money management product
CN114443375A (en) Test method and device, electronic device and computer readable storage medium
CN110245337A (en) It is a kind of to generate the method and device for finding out section in judgement document through trying
JP2002073168A (en) Device and method for managing state transition diagram, state transition diagram display device and program recording medium
US20060282250A1 (en) Logic simulation method and system
JP4361664B2 (en) Communication record output device
JP5935310B2 (en) Control program, control method, and control apparatus
JP3027958B2 (en) Circuit device and recording medium recording program
JP2007272865A (en) Electronic content management system, method, and medium
JPH11353426A (en) Information backup method for ic card and same ic card
JP2006079678A (en) Memory test circuit and memory test method
JP2785708B2 (en) Logic simulation method
JP2002181857A (en) Signal processing device
JPH05347004A (en) Recording medium having id information and checking method for this medium

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20060609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070116

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070605