JP2006209624A - Dual information processing system - Google Patents

Dual information processing system Download PDF

Info

Publication number
JP2006209624A
JP2006209624A JP2005023341A JP2005023341A JP2006209624A JP 2006209624 A JP2006209624 A JP 2006209624A JP 2005023341 A JP2005023341 A JP 2005023341A JP 2005023341 A JP2005023341 A JP 2005023341A JP 2006209624 A JP2006209624 A JP 2006209624A
Authority
JP
Japan
Prior art keywords
switching
information processing
signal
processing
switching signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005023341A
Other languages
Japanese (ja)
Other versions
JP4193140B2 (en
Inventor
Atsushi Terayama
篤 寺山
Yukio Maniwa
幸雄 馬庭
Kimihide Aoyama
公英 青山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2005023341A priority Critical patent/JP4193140B2/en
Publication of JP2006209624A publication Critical patent/JP2006209624A/en
Application granted granted Critical
Publication of JP4193140B2 publication Critical patent/JP4193140B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Safety Devices In Control Systems (AREA)
  • Hardware Redundancy (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a dual information processing system capable of instantaneously switching an information processor that is to be an active side. <P>SOLUTION: The information processor 101 comprises a master device 102 and a slave device 103 which execute the same processing. The slave device 103 includes a signal output means 104 outputting a switching signal instructing switching of an active-side device toward the master device 102. The master device 102 includes an interruption processing execution means 106 executing, with detection of the switching signal outputted by the signal output means 104 as a trigger, processing for switching a counter information processor 105 to the active-side device by interruption processing. The slave device 103 includes a signal generation means 107 generating the switching signal based on a plurality of signals, and the signal output means 104 outputs the switching signal generated by the signal generation means 107 toward the master device 102. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、２系統の情報処理装置を備え、稼動側となる情報処理装置を切り替え可能とした二重化情報処理システムに関する。   The present invention relates to a duplex information processing system that includes two systems of information processing devices and is capable of switching information processing devices on the operating side.

プラントに配置されたフィールド機器を管理、制御するプラント制御システムが知られている。また、このようなプラントでは、プラントの安全を図るための安全システムが導入される。安全システムは、フィールド機器に異常が認められた場合に、警報を通知するとともに必要な措置を実行するシステムであり、プラント制御システムの一部として、あるいは、プラント制御システムとは独立して設けられる。   There is known a plant control system that manages and controls field devices arranged in a plant. Moreover, in such a plant, a safety system for safety of the plant is introduced. The safety system is a system that notifies an alarm and executes necessary measures when an abnormality is recognized in a field device, and is provided as a part of the plant control system or independently of the plant control system. .

特開２０００−３４７７０６号公報JP 2000-347706 A

安全システムには、その意図する機能から極めて高度の信頼性を要求される。このため、２系統のモジュールを用意し、稼動側となるモジュールを切り替え可能とした二重化システムが構築される場合がある。この場合、稼動中のモジュールに以上が発生した場合、待機側のモジュールを速やかに稼動状態に切り替えることが望まれる。   Safety systems are required to have extremely high reliability due to their intended functions. For this reason, there is a case where a duplex system is constructed in which two systems of modules are prepared and the operating module can be switched. In this case, when the above occurs in the operating module, it is desired to quickly switch the standby module to the operating state.

本発明の目的は、稼動側となる情報処理装置を即時に切り替えることができる二重化情報処理システムを提供することにある。   An object of the present invention is to provide a duplex information processing system that can immediately switch an information processing device on the operating side.

本発明の二重化情報処理システムは、２系統の情報処理装置を備え、稼動側となる情報処理装置を切り替え可能とした二重化情報処理システムにおいて、前記情報処理装置は、同一処理を実行するマスター装置およびスレーブ装置を備え、前記スレーブ装置は、稼動側装置の切り替えを指示する切り替え信号を前記マスター装置に向けて出力する信号出力手段を具備し、前記マスター装置は、前記信号出力手段により出力された前記切り替え信号の検出をトリガとして、相手方の情報処理装置と稼動側装置を切り替えるための処理を、割り込み処理により実行する割り込み処理実行手段を具備することを特徴とする。
この二重化情報処理システムによれば、マスター装置は、信号出力手段により出力された切り替え信号の検出をトリガとして、相手方の情報処理装置と稼動側装置を切り替えるための処理を、割り込み処理により実行するので、稼動側となる情報処理装置を即時に切り替えることができる。 The duplexed information processing system of the present invention includes two systems of information processing devices, and in the duplexed information processing system in which the information processing device on the operating side can be switched, the information processing device includes a master device that executes the same processing, and Comprising a slave device, the slave device comprising a signal output means for outputting a switching signal for instructing switching of the operation side device to the master device, wherein the master device is output by the signal output means An interrupt processing execution means is provided for executing processing for switching between the information processing apparatus of the counterparty and the operating side apparatus by the interrupt processing with the detection of the switching signal as a trigger.
According to this duplex information processing system, the master device executes processing for switching between the partner information processing device and the operation side device by interrupt processing, triggered by detection of the switching signal output by the signal output means. The information processing apparatus on the operating side can be switched immediately.

前記スレーブ装置は、複数の信号に基づいて前記切り替え信号を生成する信号生成手段を具備し、前記信号出力手段は、前記信号生成手段により生成された前記切り替え信号を前記マスター装置に向けて出力してもよい。
この場合には、信号生成手段は複数の信号に基づいて、要約信号としての切り替え信号を生成するので、要約信号のみをマスター装置に向けて出力すればよい。 The slave device includes signal generation means for generating the switching signal based on a plurality of signals, and the signal output means outputs the switching signal generated by the signal generation means to the master device. May be.
In this case, since the signal generation unit generates a switching signal as a summary signal based on a plurality of signals, only the summary signal needs to be output to the master device.

前記割り込み処理実行手段は、エッジ検出により前記切り替え信号を検出してもよい。   The interrupt processing execution means may detect the switching signal by edge detection.

前記マスター装置および前記スレーブ装置は、互いに絶縁されて実装されてもよい。   The master device and the slave device may be mounted insulated from each other.

本発明によれば、マスター装置は、信号出力手段により出力された切り替え信号の検出をトリガとして、相手方の情報処理装置と稼動側装置を切り替えるための処理を、割り込み処理により実行するので、稼動側となる情報処理装置を即時に切り替えることができる。   According to the present invention, the master device executes the process for switching between the partner information processing device and the operating device by using the detection of the switching signal output by the signal output means as a trigger. The information processing apparatus to be switched can be switched immediately.

図１は本発明の二重化情報処理システムの構成を機能的に示すブロック図である。   FIG. 1 is a block diagram functionally showing the configuration of the duplex information processing system of the present invention.

図１において、情報処理装置１０１は、同一処理を実行するマスター装置１０２およびスレーブ装置１０３を備える。スレーブ装置１０３は、稼動側装置の切り替えを指示する切り替え信号をマスター装置１０２に向けて出力する信号出力手段１０４を具備する。   In FIG. 1, the information processing apparatus 101 includes a master device 102 and a slave device 103 that execute the same processing. The slave device 103 includes signal output means 104 that outputs a switching signal for instructing switching of the operation side device to the master device 102.

マスター装置１０２は、信号出力手段１０４により出力された切り替え信号の検出をトリガとして、相手方の情報処理装置１０５と稼動側装置を切り替えるための処理を、割り込み処理により実行する割り込み処理実行手段１０６を具備する。   The master device 102 includes interrupt processing execution means 106 that executes processing for switching between the other information processing device 105 and the active device by interrupt processing, triggered by detection of the switching signal output by the signal output means 104. To do.

スレーブ装置１０３は、複数の信号に基づいて切り替え信号を生成する信号生成手段１０７を具備し、信号出力手段１０４は、信号生成手段１０７により生成された切り替え信号をマスター装置１０２に向けて出力する。   The slave device 103 includes a signal generation unit 107 that generates a switching signal based on a plurality of signals, and the signal output unit 104 outputs the switching signal generated by the signal generation unit 107 to the master device 102.

以下、図２〜図４を参照して、本発明による二重化情報処理システムの一実施形態について説明する。   Hereinafter, an embodiment of a duplex information processing system according to the present invention will be described with reference to FIGS.

図２は本実施形態の二重化情報処理システムが適用される安全システムの構成を示すブロック図である。この安全システムはプラント制御システムの一部として構成されている。   FIG. 2 is a block diagram showing the configuration of a safety system to which the duplex information processing system of this embodiment is applied. This safety system is configured as part of the plant control system.

図２に示すように、プラント制御システムは、プラント各部に配置された電磁弁やセンサ等のフィールド機器を統合的に管理、制御するコントローラ２と、コントローラ２およびフィールド機器の間に介装される入出力装置３，３，・・・と、を備える。入出力装置３，３，・・・は、ネットワーク４を介してコントローラ２に接続されている。   As shown in FIG. 2, the plant control system is interposed between a controller 2 that integrally manages and controls field devices such as electromagnetic valves and sensors arranged in each part of the plant, and between the controller 2 and the field devices. Input / output devices 3, 3,. The input / output devices 3, 3,... Are connected to the controller 2 via the network 4.

図２に示すように、入出力装置３にはフィールド機器１とコントローラ２との間のインターフェース処理を実行する入出力モジュール３１，３２等が実装される。   As shown in FIG. 2, input / output modules 31 and 32 for executing an interface process between the field device 1 and the controller 2 are mounted on the input / output device 3.

本実施形態では、入出力モジュール３１，３２は同一構成であり、２つのモジュールにより二重化装置を構成している。通常時には入出力モジュール３１が稼動側、入出力モジュール３２が待機側となる。しかし、入出力モジュール３１を使用した動作に異常が発生した場合、入出力モジュール３２が稼動側に切り替えられる。   In this embodiment, the input / output modules 31 and 32 have the same configuration, and a duplexer is configured by two modules. In normal times, the input / output module 31 is on the active side and the input / output module 32 is on the standby side. However, when an abnormality occurs in the operation using the input / output module 31, the input / output module 32 is switched to the operating side.

図３は二重化装置の構成を示すブロック図である。   FIG. 3 is a block diagram showing the configuration of the duplexer.

図３に示す二重化装置は、入力部５を経由したフィールド機器１側からの情報を受け取り、コントローラ２側である上位システムで使用可能なデータに変換する装置である。入力部５からは同一の情報が入出力モジュール３１および入出力モジュール３２に入力される。しかし、稼動側のモジュールのみが、上位システムに向けて変換後のデータを出力し、待機側のモジュールはデータを出力しない。   The duplexing device shown in FIG. 3 is a device that receives information from the field device 1 side via the input unit 5 and converts it into data that can be used by the host system on the controller 2 side. The same information is input to the input / output module 31 and the input / output module 32 from the input unit 5. However, only the operating module outputs the converted data to the host system, and the standby module does not output the data.

図３に示すように、入出力モジュール３１は上記データの変換のための同一処理を実行するマスターＣＰＵ１０と、スレーブＣＰＵ２０とを備える。マスターＣＰＵ１０およびスレーブＣＰＵ２０は、非同期通信（ＵＡＲＴ）を用いたＣＰＵ間通信を実行し、互いの処理を同期化する。また、処理により生成されたデータを交換し合い、自らのデータと、他のＣＰＵから受け取ったデータとを照合し、データが不一致の場合には異常と判断することで、処理の信頼性を向上させている。   As shown in FIG. 3, the input / output module 31 includes a master CPU 10 that executes the same processing for data conversion and a slave CPU 20. The master CPU 10 and the slave CPU 20 execute inter-CPU communication using asynchronous communication (UART), and synchronize their processes. In addition, by exchanging the data generated by the process, comparing the data of itself with the data received from other CPUs, if the data does not match, it is judged as abnormal, thereby improving the reliability of the process I am letting.

入出力モジュール３２は上記データの変換のための同一処理を実行するマスターＣＰＵ１０Ａと、スレーブＣＰＵ２０Ａとを備える。マスターＣＰＵ１０ＡおよびスレーブＣＰＵ２０Ａは、非同期通信（ＵＡＲＴ）を用いたＣＰＵ間通信を実行し、互いの処理を同期化する。また、処理により生成されたデータを交換し合い、自らのデータと、他のＣＰＵから受け取ったデータとを照合し、データが不一致の場合には異常と判断することで、処理の信頼性を向上させている。   The input / output module 32 includes a master CPU 10A that executes the same processing for data conversion and a slave CPU 20A. The master CPU 10A and the slave CPU 20A execute inter-CPU communication using asynchronous communication (UART), and synchronize their processes. In addition, by exchanging the data generated by the processing, comparing the data with the data received from other CPUs, if the data does not match, it is judged as abnormal, improving the reliability of the processing I am letting.

図３に示すように、入出力モジュール３１のマスターＣＰＵ１０と、入出力モジュール３２のマスターＣＰＵ１０Ａとは、互いに通信し合い、二重化制御信号をやり取りする。二重化制御信号は、入出力モジュール３１および入出力モジュール３２のうちのどちらが稼動側となっているかを定義する信号である。二重化制御信号をマスターＣＰＵ１０およびマスターＣＰＵ１０Ａ間でやり取りすることで、稼動側のモジュールについての同一認識を、入出力モジュール３１，３２間で共有している。また、二重化制御信号をマスターＣＰＵ１０およびマスターＣＰＵ１０Ａ間で送受信することにより、稼動側のモジュールの切り替えを実行することができる。   As shown in FIG. 3, the master CPU 10 of the input / output module 31 and the master CPU 10A of the input / output module 32 communicate with each other and exchange duplex control signals. The duplex control signal is a signal that defines which of the input / output module 31 and the input / output module 32 is on the operating side. By exchanging a duplex control signal between the master CPU 10 and the master CPU 10A, the same recognition of the module on the operating side is shared between the input / output modules 31 and 32. Further, by switching the duplex control signal between the master CPU 10 and the master CPU 10A, it is possible to switch the operating side module.

図４は入出力モジュール３１における処理を示すブロック図である。   FIG. 4 is a block diagram showing processing in the input / output module 31.

図４に示すように、入出力モジュール３１は、上位システム側（コントローラ２側）と、フィールド機器１側との絶縁境界Ｌにまたがって構成されている。上位システム側にはマスターＣＰＵ１０が設けられたマスター装置が、フィールド機器１側にはスレーブＣＰＵ２０が設けられたスレーブ装置が、それぞれ実装される。   As shown in FIG. 4, the input / output module 31 is configured across the insulation boundary L between the host system side (controller 2 side) and the field device 1 side. A master device provided with a master CPU 10 is mounted on the host system side, and a slave device provided with a slave CPU 20 is mounted on the field device 1 side.

マスターＣＰＵ１０は、後述する切り替え信号をエッジ検出するエッジ検出部１１と、上記データの変換のための処理や、上記データ照合のための処理を実行する処理部１２と、スレーブＣＰＵ２０との間で通信を実行する通信部１４と、を備える。   The master CPU 10 communicates between an edge detection unit 11 that detects an edge of a switching signal, which will be described later, a processing unit 12 that executes the data conversion process and the data collation process, and the slave CPU 20. The communication part 14 which performs is provided.

また、マスターＣＰＵ１０が実装された上位システム側のマスター装置には、上位システム側の診断情報が入力される診断部１５と、切り替え信号のＯＲ信号を出力するＯＲ判定部１６とが設けられている。   In addition, the master device on the host system side on which the master CPU 10 is mounted is provided with a diagnosis unit 15 to which diagnosis information on the host system side is input and an OR determination unit 16 that outputs an OR signal of a switching signal. .

スレーブＣＰＵ２０は、フィールド機器１側の診断情報が入力される診断部２５と、上記データの変換のための処理や、上記データ照合のための処理を実行する処理部２２と、マスターＣＰＵ１０との間で通信を実行する通信部２４と、を備える。   The slave CPU 20 is connected between the diagnostic unit 25 to which diagnostic information on the field device 1 side is input, the processing unit 22 for executing the processing for data conversion and the processing for data collation, and the master CPU 10. And a communication unit 24 for executing communication.

次に、入出力モジュール３１の動作について説明する。   Next, the operation of the input / output module 31 will be described.

マスターＣＰＵ１０の処理部１２およびスレーブＣＰＵ２０の処理部２２では、それぞれ、入力部５からの情報を受けて、その情報を上位システムで使用可能なデータに変換する処理を実行する。入出力モジュール３１が稼動側の場合、処理部１２において作成されたデータは、上位通信によって上位システムに向けて出力される。   Each of the processing unit 12 of the master CPU 10 and the processing unit 22 of the slave CPU 20 receives information from the input unit 5 and executes processing for converting the information into data usable in the host system. When the input / output module 31 is on the operating side, the data created in the processing unit 12 is output to the host system through host communication.

また、通信部１４および通信部２４によるＣＰＵ間通信を介して、それぞれの処理により生成されたデータを交換し、処理部１２および処理部２４において両者のデータを照合する。処理部１２または処理部２４の照合で両者のデータが一致しない場合には処理の異常と判定し、ＣＰＵ間通信により異常であることの認識を共有化する。また、処理部１２は、上位通信を介して処理の異常を上位システムに通知する。また、処理部１２は入出力モジュール３２との間で二重化制御信号をやり取りすることで、入出力モジュール３２を稼動側に設定する。   In addition, the data generated by the respective processes are exchanged via communication between the CPUs by the communication unit 14 and the communication unit 24, and both data are collated in the processing unit 12 and the processing unit 24. When the data of the processing unit 12 or the processing unit 24 does not match, it is determined that the processing is abnormal, and the recognition of the abnormality is shared by inter-CPU communication. Further, the processing unit 12 notifies the host system of processing abnormality via host communication. Further, the processing unit 12 sets the input / output module 32 to the operating side by exchanging a duplex control signal with the input / output module 32.

さらに、マスターＣＰＵ１０およびスレーブＣＰＵ２０は、通信部１４および通信部２４によるＣＰＵ間通信を介して、同期をとるための同期化信号をやり取りする。同期化信号は、所定の処理フェーズごとに実行され、両ＣＰＵ間で同一処理フレーズを同時に実行するようにしている。同期化信号のやり取りと、対応する処理フェーズの実行とが交互に繰り返される。上記データの交換や、異常の認識の共有化のためのＣＰＵ間通信は、この処理フェーズにおける処理の一部として実行される。したがって、同期化信号のやり取りと、ＣＰＵ間における各種データのやり取りとが、ＣＰＵ間通信を用いて所定の周期で交互に実行されることになる。   Furthermore, the master CPU 10 and the slave CPU 20 exchange synchronization signals for synchronization via inter-CPU communication by the communication unit 14 and the communication unit 24. The synchronization signal is executed for each predetermined processing phase, and the same processing phrase is executed simultaneously between both CPUs. The exchange of the synchronization signal and the execution of the corresponding processing phase are alternately repeated. The inter-CPU communication for exchanging data and sharing the recognition of abnormality is executed as part of the processing in this processing phase. Therefore, the exchange of synchronization signals and the exchange of various data between CPUs are alternately executed at a predetermined cycle using inter-CPU communication.

診断部１５には上位システム側の診断情報が入力される。診断情報は稼動するモジュールの切り替えの必要性を判断するための各種情報である。診断情報には、マスターＣＰＵ１０の周辺回路の診断情報が含まれる。診断部１５は、入力された診断情報に基づき、モジュールの切り替えの必要性の有無を示す信号である切り替え信号を生成する。切り替え信号はＯＲ判定部１６に与えられる。   Diagnostic information on the higher system side is input to the diagnosis unit 15. The diagnosis information is various information for determining the necessity of switching the operating module. The diagnostic information includes diagnostic information on peripheral circuits of the master CPU 10. Based on the input diagnostic information, the diagnosis unit 15 generates a switching signal that is a signal indicating the necessity of switching modules. The switching signal is given to the OR determination unit 16.

診断部２５にはフィールド機器１側の複数の診断情報が入力される。診断部１５に入力される診断情報と同様、この診断情報は稼動するモジュールの切り替えの必要性を判断するための各種情報である。診断情報には、スレーブＣＰＵ２０の周辺回路の診断情報が含まれる。診断部２５は、入力された診断情報に基づき、モジュールの切り替えの必要性の有無を示す信号である切り替え信号を生成する。切り替え信号はスレーブＣＰＵ２０のポートから出力され、フォトカプラ２７を介して信号線２８により上位システム側に出力される。この切り替え信号はＯＲ判定部１６に与えられる。   The diagnosis unit 25 receives a plurality of pieces of diagnosis information on the field device 1 side. Similar to the diagnostic information input to the diagnostic unit 15, this diagnostic information is various information for determining the necessity of switching the operating module. The diagnostic information includes diagnostic information of peripheral circuits of the slave CPU 20. The diagnosis unit 25 generates a switching signal that is a signal indicating the necessity of switching modules based on the input diagnostic information. The switching signal is output from the port of the slave CPU 20 and is output to the higher system side through the photocoupler 27 through the signal line 28. This switching signal is given to the OR determination unit 16.

診断部１５および診断部２５から出力された切り替え信号は、ＯＲ判定部１６によりＯＲ信号に変換され、マスターＣＰＵ１０のエッジ検出部１１に与えられる。ＯＲ判定部１６では、診断部１５または診断部２５から出力された切り替え信号のうちのいずれかが切り替えの必要性を示す場合に、切り替えの必要性を示す切り替え信号を出力する。すなわち、出力信号がオンとなる。   The switching signals output from the diagnosis unit 15 and the diagnosis unit 25 are converted into an OR signal by the OR determination unit 16 and given to the edge detection unit 11 of the master CPU 10. The OR determination unit 16 outputs a switching signal indicating the necessity of switching when any of the switching signals output from the diagnosis unit 15 or the diagnosis unit 25 indicates the necessity of switching. That is, the output signal is turned on.

エッジ検出部１１では、ＯＲ判定部１６の出力信号がオンする立ち上がりをエッジ検出により検出する。エッジ検出部１１で信号の立ち上がりが検出されると、マスターＣＰＵ１０は割り込み処理に移行する。   The edge detection unit 11 detects the rising edge at which the output signal of the OR determination unit 16 is turned on by edge detection. When the edge detection unit 11 detects the rising edge of the signal, the master CPU 10 shifts to interrupt processing.

割り込み処理では、二重化制御信号をスレーブＣＰＵ２０との間でやり取りすることで、モジュールの切り替えを即時に実行する。   In the interrupt processing, module switching is immediately executed by exchanging a duplex control signal with the slave CPU 20.

このように、本実施形態では、信号線２８を設けることで、切り替え信号をスレーブＣＰＵ２０からマスターＣＰＵ１０に伝達している。そのため、スレーブＣＰＵ２０においてモジュールの切り替えが必要と判断した場合、すなわち、診断部２５から切り替え信号が出力された場合に、切り替え信号の立ち上がりをマスターＣＰＵ１０のエッジ検出部１１で即時に検出することができる。そして、エッジ検出部１１における信号の立ち上がりの検出をトリガとして、割り込み処理に移行し、割り込み処理においてモジュールの切り替え処理を実行する。このため、フィールド機器１側でモジュール切り替えが必要な異常を検出した場合に、ＣＰＵ間通信を用いるまでもなく、即時にモジュールの切り替えを実行することができる。   As described above, in the present embodiment, the switching signal is transmitted from the slave CPU 20 to the master CPU 10 by providing the signal line 28. Therefore, when the slave CPU 20 determines that the module needs to be switched, that is, when a switching signal is output from the diagnosis unit 25, the edge detection unit 11 of the master CPU 10 can immediately detect the rising edge of the switching signal. . Then, using the detection of the rising edge of the signal in the edge detection unit 11 as a trigger, the process proceeds to interrupt processing, and module switching processing is executed in the interrupt processing. For this reason, when an abnormality that requires module switching is detected on the field device 1 side, it is possible to immediately switch modules without using inter-CPU communication.

なお、診断部２５において生成された切り替え信号を含む情報は処理部２２に与えられ、必要な情報に加工される。加工された情報は、ＣＰＵ間通信を介してマスターＣＰＵ１０に転送され、上位システムに通知される。したがって、モジュールの即時切り替えが実行された後、上位システムには異常の原因等を知らせる、より詳細な情報が提供される。   Information including the switching signal generated in the diagnosis unit 25 is given to the processing unit 22 and processed into necessary information. The processed information is transferred to the master CPU 10 via inter-CPU communication and notified to the host system. Therefore, after the module is immediately switched, more detailed information for notifying the cause of the abnormality or the like is provided to the host system.

以上のように、本実施形態ではスレーブＣＰＵ２０側でモジュール切り替えが必要となる異常等を検出した場合であっても、マスターＣＰＵ１０側で異常を検出した場合と同様、遅延なく即時にモジュールの切り替えを実行できる。また、エッジ検出はマスターＣＰＵ１０に備わった機能として実現できるため、回路を追加する必要はない。   As described above, in this embodiment, even when an abnormality or the like that requires module switching is detected on the slave CPU 20 side, the module is immediately switched without delay as in the case of detecting an abnormality on the master CPU 10 side. Can be executed. Further, since edge detection can be realized as a function provided in the master CPU 10, it is not necessary to add a circuit.

また、ＣＰＵ間が絶縁されている場合でも、スレーブＣＰＵ２０とマスターＣＰＵ１０とを接続する信号線２８は切り替え信号を伝達できれば足りるので、実装上の困難はない。例えば、仮に、上位システム側（マスターＣＰＵ１０側）で診断情報を取得し、上位システムの側で切り替え信号を生成する場合には、診断情報を転送するための信号線が必要となる。しかし、通常、診断情報は多数の情報からなり、これらのすべての情報を転送するための信号線を、絶縁境界Ｌを越えて伝達することは、実装上、困難であり、コストアップにもなる。これに対し、本実施形態では多数の診断情報を診断部２５で受けるとともに、診断部２５においてモジュールの切り替えの必要性を判断して、マスターＣＰＵ１０にとって実質的に必要な切り替え信号に要約し、これを出力している。切り替え信号は、例えば２値の信号でもよいため、信号線２８を設けることは容易である。   Even when the CPUs are insulated from each other, it is sufficient that the signal line 28 connecting the slave CPU 20 and the master CPU 10 can transmit the switching signal, so there is no difficulty in mounting. For example, if diagnostic information is acquired on the higher system side (master CPU 10 side) and a switching signal is generated on the higher system side, a signal line for transferring diagnostic information is required. However, the diagnostic information usually consists of a large number of pieces of information, and it is difficult to implement and increase the cost to transmit the signal line for transferring all of the information beyond the insulation boundary L. . On the other hand, in the present embodiment, the diagnosis unit 25 receives a lot of diagnosis information, and the diagnosis unit 25 determines the necessity for switching modules, and summarizes it into a switching signal substantially necessary for the master CPU 10. Is output. Since the switching signal may be, for example, a binary signal, it is easy to provide the signal line 28.

なお、上記実施形態では、１つのマスターＣＰＵと１つのスレーブＣＰＵを用いた例を示したが、１つのマスターＣＰＵに対し、２つ以上のスレーブＣＰＵを用いることもできる。この場合には、マスターＣＰＵと各スレーブＣＰＵとの関係を、上記実施形態と同様に構成すればよい。   In the above embodiment, an example in which one master CPU and one slave CPU are used has been described. However, two or more slave CPUs can be used for one master CPU. In this case, the relationship between the master CPU and each slave CPU may be configured similarly to the above embodiment.

本発明の適用範囲は上記実施形態に限定されることはない。本発明は、安全システムのみならず、各種情報を取り扱う情報処理システムに対し、広く適用することができる。   The scope of application of the present invention is not limited to the above embodiment. The present invention can be widely applied not only to a safety system but also to an information processing system that handles various types of information.

本発明の二重化情報処理システムの構成を機能的に示すブロック図。The block diagram which shows the structure of the duplex information processing system of this invention functionally. 本実施形態の二重化情報処理システムが適用される安全システムの構成を示すブロック図。The block diagram which shows the structure of the safety system to which the duplex information processing system of this embodiment is applied. 二重化装置の構成を示すブロック図。The block diagram which shows the structure of a duplication apparatus. 入出力モジュールにおける処理を示すブロック図。The block diagram which shows the process in an input / output module.

符号の説明Explanation of symbols

１０１ 情報処理装置
１０２ マスター装置
１０３ スレーブ装置
１０４ 信号出力手段
１０５ 情報処理装置
１０６ 割り込み処理実行手段
１０７ 信号生成手段
DESCRIPTION OF SYMBOLS 101 Information processing apparatus 102 Master apparatus 103 Slave apparatus 104 Signal output means 105 Information processing apparatus 106 Interrupt process execution means 107 Signal generation means

Claims (4)

２系統の情報処理装置を備え、稼動側となる情報処理装置を切り替え可能とした二重化情報処理システムにおいて、
前記情報処理装置は、同一処理を実行するマスター装置およびスレーブ装置を備え、
前記スレーブ装置は、稼動側装置の切り替えを指示する切り替え信号を前記マスター装置に向けて出力する信号出力手段を具備し、
前記マスター装置は、前記信号出力手段により出力された前記切り替え信号の検出をトリガとして、相手方の情報処理装置と稼動側装置を切り替えるための処理を、割り込み処理により実行する割り込み処理実行手段を具備することを特徴とする二重化情報処理システム。 In a duplex information processing system that includes two systems of information processing devices and is capable of switching between information processing devices on the active side,
The information processing apparatus includes a master device and a slave device that execute the same processing,
The slave device comprises a signal output means for outputting a switching signal for instructing switching of the operation side device to the master device,
The master device includes interrupt processing execution means for executing processing for switching between the other information processing apparatus and the operating side apparatus by interrupt processing, triggered by detection of the switching signal output by the signal output means. A dual information processing system characterized by this. 前記スレーブ装置は、複数の信号に基づいて前記切り替え信号を生成する信号生成手段を具備し、
前記信号出力手段は、前記信号生成手段により生成された前記切り替え信号を前記マスター装置に向けて出力することを特徴とする請求項１に記載の二重化情報処理システム。 The slave device comprises signal generation means for generating the switching signal based on a plurality of signals,
The duplex information processing system according to claim 1, wherein the signal output unit outputs the switching signal generated by the signal generation unit toward the master device. 前記割り込み処理実行手段は、エッジ検出により前記切り替え信号を検出することを特徴とする請求項１または２に記載の二重化情報処理システム。 The duplex information processing system according to claim 1, wherein the interrupt processing execution unit detects the switching signal by edge detection. 前記マスター装置および前記スレーブ装置は、互いに絶縁されて実装されることを特徴とする請求項１〜３のいずれか１項に記載の二重化情報処理システム
The duplex information processing system according to any one of claims 1 to 3, wherein the master device and the slave device are mounted insulated from each other.
JP2005023341A 2005-01-31 2005-01-31 Redundant information processing system Active JP4193140B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005023341A JP4193140B2 (en) 2005-01-31 2005-01-31 Redundant information processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005023341A JP4193140B2 (en) 2005-01-31 2005-01-31 Redundant information processing system

Publications (2)

Publication Number Publication Date
JP2006209624A true JP2006209624A (en) 2006-08-10
JP4193140B2 JP4193140B2 (en) 2008-12-10

Family

ID=36966388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005023341A Active JP4193140B2 (en) 2005-01-31 2005-01-31 Redundant information processing system

Country Status (1)

Country Link
JP (1) JP4193140B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008158728A (en) * 2006-12-22 2008-07-10 Yokogawa Electric Corp Duplex communication device
JP2012128695A (en) * 2010-12-15 2012-07-05 Fuji Electric Co Ltd Input/output duplexing apparatus
JP2013200669A (en) * 2012-03-23 2013-10-03 Yokogawa Electric Corp Process control system
CN105573112A (en) * 2015-12-09 2016-05-11 中车大连机车研究所有限公司 Diesel locomotive excitation controller dual-unit hot redundancy automatic switching system

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008158728A (en) * 2006-12-22 2008-07-10 Yokogawa Electric Corp Duplex communication device
JP2012128695A (en) * 2010-12-15 2012-07-05 Fuji Electric Co Ltd Input/output duplexing apparatus
JP2013200669A (en) * 2012-03-23 2013-10-03 Yokogawa Electric Corp Process control system
US9261868B2 (en) 2012-03-23 2016-02-16 Yokogawa Electric Corporation Process control system
CN105573112A (en) * 2015-12-09 2016-05-11 中车大连机车研究所有限公司 Diesel locomotive excitation controller dual-unit hot redundancy automatic switching system

Also Published As

Publication number Publication date
JP4193140B2 (en) 2008-12-10

Similar Documents

Publication Publication Date Title
JP5494255B2 (en) Safety control system
US9170569B2 (en) Method for electing an active master device from two redundant master devices
JP2006209523A (en) Information processor and information processing method
JP2006201881A (en) Information processing device and system bus control method
JP3965699B2 (en) Information processing apparatus and information processing method
JP4193140B2 (en) Redundant information processing system
JP2000181501A (en) Duplex controller
JP5706347B2 (en) Redundant control system
JP4755050B2 (en) Data processing apparatus, mode management apparatus, and mode management method
JP2007058708A (en) Multiplex system
CN109542834B (en) Method for determining connection error of NC chip and NC chip
TWI434159B (en) Dual system control device
US10209699B2 (en) Machine control panel
JP2006172050A (en) Duplexing system of hot standby type
JP2006178786A (en) Multi-node system, node device, inter-node cross-bus switch and failure processing method
JP6214346B2 (en) Dual system controller
JP6906369B2 (en) Computer systems, their control methods, and programs
JP7371260B2 (en) Electronic equipment and connection inspection method
CN106547719A (en) A kind of system communication and control process synchronous method
JP4788469B2 (en) Redundant CPU system
JP2006276957A (en) Safety system
KR101526686B1 (en) LIN System and using method of the same
JP2011243127A (en) Dual-processor controller
JP2018057214A (en) Battery device and control method for the same
JP2013239034A (en) System switching control device and duplex system

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070329

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071018

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080407

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080828

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080910

R150 Certificate of patent or registration of utility model

Ref document number: 4193140

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131003

Year of fee payment: 5