JP2006201814A - In-plane-switching liquid crystal display device - Google Patents

In-plane-switching liquid crystal display device Download PDF

Info

Publication number
JP2006201814A
JP2006201814A JP2006118839A JP2006118839A JP2006201814A JP 2006201814 A JP2006201814 A JP 2006201814A JP 2006118839 A JP2006118839 A JP 2006118839A JP 2006118839 A JP2006118839 A JP 2006118839A JP 2006201814 A JP2006201814 A JP 2006201814A
Authority
JP
Japan
Prior art keywords
liquid crystal
electrode
counter electrode
display device
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006118839A
Other languages
Japanese (ja)
Other versions
JP4082433B2 (en
JP2006201814A5 (en
Inventor
Yasunori Niwano
泰則 庭野
Yuichi Masutani
雄一 升谷
Takeshi Nakajima
健 中嶋
Yuuzou Oodoi
雄三 大土井
Kazuhiro Kobayashi
和弘 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2006118839A priority Critical patent/JP4082433B2/en
Publication of JP2006201814A publication Critical patent/JP2006201814A/en
Publication of JP2006201814A5 publication Critical patent/JP2006201814A5/ja
Application granted granted Critical
Publication of JP4082433B2 publication Critical patent/JP4082433B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an in-plane-switching liquid crystal display device which has a large opening part 50 and is high-quality by improving shielding effect for a leakage electric field from a signal line 3 and reducing the light-shielding area. <P>SOLUTION: The in-plane-switching liquid crystal display device is provided with a TFT array substrate 20, comprising a scanning line, the signal line 3, a pixel formed by intersection of the scanning line and the signal line 3, a thin-film transistor disposed on the pixel, a drive electrode 5 connected to the thin-film transistor, a counter electrode 6, disposed opposite to the drive electrode and common wiring which connects the counter electrode 6 to a counter electrode of another pixel; a counter substrate 30 disposed so as to face the TFT array substrate; and a liquid crystal 11, which is enclosed between the TFT array substrate 20 and the counter substrate 30 and is driven by an electric field parallel to the substrate surface which is generated by the drive electrode 5 and the counter electrode 6, wherein on the TFT array substrate 20, the drive electrode 5 and the counter electrode 6 are formed on a layer, close to the liquid crystal 11 different from the layer on which the signal line 3 is formed. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

この発明は、アレイ基板に対して平行な電界を発生して液晶を駆動する面内スイッチング型(In Plain Switching型:以後、IPS型と略す)液晶表示装置に係わり、更に詳し
くは信号線からの漏れ電界の影響を軽減し、遮光領域を減らすことにより開口率を高めた高輝度な液晶表示装置の構造に関する。
The present invention relates to an in-plane switching type (hereinafter referred to as IPS type) liquid crystal display device that drives a liquid crystal by generating a parallel electric field with respect to an array substrate, and more specifically from a signal line. The present invention relates to a structure of a high-brightness liquid crystal display device in which an aperture ratio is increased by reducing the influence of a leakage electric field and reducing a light shielding region.

アクティブマトリックス型の液晶表示装置において、液晶に印加する電界の方向をアレイ基板に対して平行な方向とする面内スイッチング方式(すなわちIPS方式)が主に広視野角を得る手法として用いられている(例えば、特開平 8-254712号公報参照)。この
方式を採用すると、視角方向を変化させた際のコントラストの変化や階調レベルの反転がほとんど無くなることが明らかにされている(例えば、M.Oh-e,他,AsiaDisplay,95,pp.57
7-580参照)。
In an active matrix liquid crystal display device, an in-plane switching method (that is, an IPS method) in which the direction of an electric field applied to the liquid crystal is parallel to the array substrate is mainly used as a method for obtaining a wide viewing angle. (For example, see JP-A-8-254712). When this method is adopted, it has been clarified that there is almost no change in contrast and inversion of gradation level when the viewing angle direction is changed (for example, M. Oh-e, et al., AsiaDisplay, 95, pp. 57
7-580).

図18は、従来のIPS型液晶表示装置の一画素の構造を模式的に示したものであり、図18(a)はその平面図、図18(b)は図18(a)のA−A′での断面図である。図19は、IPS型液晶表示装置の画素電極を構成する一画素の等価回路であり、図20はIPS型液晶表示装置の回路を説明する回路構成図である。図18において、1はガラス基板、2は走査線、3は信号線、4は薄膜トランジスタ(TFT)、5は駆動電極、6は対向電極、7は保持容量形成用電極、8は共通配線、9はゲート絶縁膜、10は保護膜、11は液晶、12はブラックマトリックス(BM)、14はコンタクトホール、15はソース電極、16はドレイン電極である。また、20はアレイ基板(ガラス基板1、信号線3、駆動電極5、対向電極6等で構成されている)、30はアレイ基板20に対向して配置された対向基板、40は信号線3と対向電極6の間の隙間であるスリット、50は開口部である。図19、図20において図18と同一符号は図18と同一あるいは相当のものを表す。   FIG. 18 schematically shows the structure of one pixel of a conventional IPS liquid crystal display device. FIG. 18 (a) is a plan view thereof, and FIG. 18 (b) is a cross-sectional view of FIG. It is sectional drawing in A '. FIG. 19 is an equivalent circuit of one pixel constituting the pixel electrode of the IPS liquid crystal display device, and FIG. 20 is a circuit configuration diagram illustrating a circuit of the IPS liquid crystal display device. In FIG. 18, 1 is a glass substrate, 2 is a scanning line, 3 is a signal line, 4 is a thin film transistor (TFT), 5 is a drive electrode, 6 is a counter electrode, 7 is a storage capacitor forming electrode, 8 is a common wiring, 9 Are a gate insulating film, 10 is a protective film, 11 is a liquid crystal, 12 is a black matrix (BM), 14 is a contact hole, 15 is a source electrode, and 16 is a drain electrode. Reference numeral 20 denotes an array substrate (comprised of a glass substrate 1, a signal line 3, a drive electrode 5, a counter electrode 6 and the like), 30 denotes a counter substrate disposed facing the array substrate 20, and 40 denotes a signal line 3. A slit 50, which is a gap between the counter electrode 6 and the counter electrode 6, is an opening. 19 and 20, the same reference numerals as those in FIG. 18 denote the same or equivalent elements as those in FIG. 18.

図18、図19、図20に基づいて従来のIPS型液晶表示装置の概略の構成と動作について説明する。図20において、走査線駆動回路と接続された走査線2と信号線駆動回路と接続された信号線3がほぼ直角に交差することにより、走査線2と信号線3とにより囲まれる複数の格子状の画素ができる。この格子状の画素を形成する走査線と信号線との各交点に薄膜トランジスタ(TFT Thin-Film-Transistor)が設けられている。
The schematic configuration and operation of a conventional IPS liquid crystal display device will be described with reference to FIGS. In FIG. 20, the scanning line 2 connected to the scanning line driving circuit and the signal line 3 connected to the signal line driving circuit intersect at almost right angles, so that a plurality of grids surrounded by the scanning line 2 and the signal line 3 are obtained. Shaped pixels. A thin film transistor (TFT Thin-Film-Transistor) is provided at each intersection of the scanning line and the signal line forming the lattice-like pixel.

この状態を等価回路で示したのが図19である。薄膜トランジスタ(TFT)4は、ゲート電極、ソース電極15、ドレイン電極16の3つの電極を持つ半導体素子で、ゲート電極は走査線駆動回路から伸びる走査線2と接続され、ソース電極15は信号線駆動回路と接続された信号線3と接続される。残るドレイン電極16は駆動電極5と接続され、対向電極6との間に生じる電界により液晶を駆動する。13は駆動電極5、対向電極6の間で電荷を保持する保持容量である。次に図18(a)と図18(b)に基づいて一画素の構造について説明する。走査線2と信号線3とが交差して形成される画素には、液晶層を駆動する駆動電極5および対向電極6と、薄膜トランジスタ(TFT)4が設けられる。薄膜トランジスタ(TFT)4には3つ電極があり、図20に示した走査線駆動回路と接続された走査線2は、前記薄膜トランジスタ(TFT)4のゲート電極と接続され、走査線駆動回路が出力する走査信号を薄膜トランジスタ(TFT)4のゲート電極に印加する。   FIG. 19 shows this state by an equivalent circuit. The thin film transistor (TFT) 4 is a semiconductor element having three electrodes, a gate electrode, a source electrode 15, and a drain electrode 16. The gate electrode is connected to the scanning line 2 extending from the scanning line driving circuit, and the source electrode 15 is driven by a signal line. Connected to the signal line 3 connected to the circuit. The remaining drain electrode 16 is connected to the drive electrode 5 and drives the liquid crystal by an electric field generated between the counter electrode 6. Reference numeral 13 denotes a storage capacitor that holds electric charges between the drive electrode 5 and the counter electrode 6. Next, the structure of one pixel will be described with reference to FIGS. 18 (a) and 18 (b). A pixel formed by intersecting the scanning line 2 and the signal line 3 is provided with a driving electrode 5 and a counter electrode 6 for driving the liquid crystal layer, and a thin film transistor (TFT) 4. The thin film transistor (TFT) 4 has three electrodes, and the scanning line 2 connected to the scanning line driving circuit shown in FIG. 20 is connected to the gate electrode of the thin film transistor (TFT) 4 and the scanning line driving circuit outputs it. A scanning signal to be applied is applied to the gate electrode of the thin film transistor (TFT) 4.

信号線駆動回路と接続された信号線3は、前記薄膜トランジスタ4(TFT)のソース電極15と接続されて、信号線駆動回路が出力する映像信号を伝達する。前記薄膜トランジスタ(TFT)4のドレイン電極16は、図18(a)に表示されるように、コンタクトホール14を介して駆動電極5と接続されている。同じ画素において、駆動電極5と向かいあって噛み合わさるように設けられているのが対向電極6である。この対向電極6は共通配線8と接続されている。共通配線8はTFTアレイ基板20上の各画素に設けられた対向電極6をそれぞれ接続している。   The signal line 3 connected to the signal line driving circuit is connected to the source electrode 15 of the thin film transistor 4 (TFT) and transmits a video signal output from the signal line driving circuit. The drain electrode 16 of the thin film transistor (TFT) 4 is connected to the drive electrode 5 through the contact hole 14 as shown in FIG. In the same pixel, the counter electrode 6 is provided so as to face and mesh with the drive electrode 5. The counter electrode 6 is connected to the common wiring 8. The common wiring 8 connects the counter electrode 6 provided in each pixel on the TFT array substrate 20.

次に図18(b)に基づいて画素断面の構造を説明する。1はガラス基板であり、このガラス基板1上に駆動電極5と対向電極6がそれぞれ形成されている、なお、図18(b)においては図示しないが、駆動電極5、対向電極6と同じ層に走査線2、共通配線8も形成されている。次にゲート絶縁膜9を積層し、このゲート絶縁膜9の上に信号線3が形成されている。図18(b)には図示されないが、信号線3と同じ層に保持容量形成用電極7も形成されている。この信号線3の上にさらに保護膜10が積層され、TFTアレイ基板20が形成される。このTFTアレイ基板20と対向基板30が重ね合わされ、TFTアレイ基板20と対向基板30の間に液晶11が封入されてIPS型液晶表示装置が製造される。   Next, the structure of the pixel cross section will be described with reference to FIG. Reference numeral 1 denotes a glass substrate, on which a drive electrode 5 and a counter electrode 6 are formed. The same layer as the drive electrode 5 and the counter electrode 6 is not shown in FIG. 18B. The scanning line 2 and the common wiring 8 are also formed. Next, the gate insulating film 9 is laminated, and the signal line 3 is formed on the gate insulating film 9. Although not shown in FIG. 18B, the storage capacitor forming electrode 7 is also formed in the same layer as the signal line 3. A protective film 10 is further laminated on the signal line 3 to form a TFT array substrate 20. The TFT array substrate 20 and the counter substrate 30 are overlapped, and the liquid crystal 11 is sealed between the TFT array substrate 20 and the counter substrate 30 to manufacture an IPS liquid crystal display device.

IPS型液晶表示装置は、TFTアレイ基板20に設けられた駆動電極5と対向電極6の間において、TFTアレイ基板20の表面に沿って電界を発生し液晶を駆動する方式であるので、対向基板30は電極を備えない無電極基板である。対向基板30は遮光膜であるブラックマトリックス(BM)12を設け、図示はしないが、図18(b)においてTFTアレイ基板の下側に設けられているバックライトを光源として、図18(a)のスリット40より漏れる漏れ光を遮光するようにしている。   Since the IPS type liquid crystal display device is a method of generating an electric field along the surface of the TFT array substrate 20 between the drive electrode 5 and the counter electrode 6 provided on the TFT array substrate 20 and driving the liquid crystal, Reference numeral 30 denotes an electrodeless substrate having no electrode. The counter substrate 30 is provided with a black matrix (BM) 12 that is a light shielding film. Although not shown, the backlight provided on the lower side of the TFT array substrate in FIG. The light leaking from the slit 40 is shielded.

50が示す破線で囲まれた領域は、一画素あたりの開口部を表すものであり、バックライトを光源とする光が透過する窓の役割を果たしている。しかし、前記バックライトからの光は駆動電極5、対向電極6、ブラックマトリクス12等により遮られ、その結果液晶ディスプレイの画質に大きく影響する。従って、開口部50の面積に占める前記駆動電極5、対向電極6、ブラックマトリクス12等の面積の割合を減少させることが課題になっている。   A region surrounded by a broken line 50 indicates an opening per pixel, and plays a role of a window through which light having a backlight as a light source is transmitted. However, the light from the backlight is blocked by the drive electrode 5, the counter electrode 6, the black matrix 12, and the like, and as a result, the image quality of the liquid crystal display is greatly affected. Therefore, it is a problem to reduce the ratio of the area of the drive electrode 5, the counter electrode 6, the black matrix 12, and the like occupying the area of the opening 50.

以上、図18、図19、図20について従来のIPS型液晶表示装置の画素の構成について説明した。次にIPS型液晶表示装置の動作について説明する。各画素に設けられてゲート電極を走査線2に、ソース電極15を信号線3に、ドレイン電極16を駆動電極5に接続された薄膜トランジスタ(TFT)4は半導体スイッチング素子であり、各画素の液晶の駆動を制御するものである。この薄膜トランジスタ(TFT)4のゲート電極に走査線駆動回路から走査線2を介して走査信号が印加されるとその行の薄膜トランジスタ(TFT)4がすべてオンに切り換えられる。   The configuration of the pixel of the conventional IPS liquid crystal display device has been described with reference to FIGS. Next, the operation of the IPS liquid crystal display device will be described. A thin film transistor (TFT) 4 provided in each pixel and having a gate electrode connected to the scanning line 2, a source electrode 15 connected to the signal line 3, and a drain electrode 16 connected to the drive electrode 5 is a semiconductor switching element. Is controlled. When a scanning signal is applied to the gate electrode of the thin film transistor (TFT) 4 from the scanning line driving circuit via the scanning line 2, all the thin film transistors (TFT) 4 in the row are switched on.

ゲート電極がオンに切り換えられると信号線駆動回路から伝達される映像信号がソース電極15を経由してドレイン電極16に流れ、ドレイン電極16と接続された駆動電極5に書き込まれる。駆動電極5に書き込まれた電荷は対向電極6との間で保持され、再びゲート電極がオンになり新たな映像信号電荷が書き込まれるまで現状の電荷を保持する。つまり、駆動電極5と対向電極6は、ゲート電極がオンになっている間に電荷が書き込まれ、ゲート電極がオフになると書き込まれた電荷はそのまま蓄えられるという点で、一種のコンデンサの役割を果たしている。このコンデンサの蓄電力を高めるのが図19に示す保持容量13で、この保持容量13は、ゲート絶縁膜9を介して保持容量形成用電極7と共通配線8が上下に積層されて形成される。   When the gate electrode is switched on, the video signal transmitted from the signal line drive circuit flows to the drain electrode 16 via the source electrode 15 and is written to the drive electrode 5 connected to the drain electrode 16. The charge written to the drive electrode 5 is held between the counter electrode 6 and the current charge is held until the gate electrode is turned on again and a new video signal charge is written. In other words, the drive electrode 5 and the counter electrode 6 function as a kind of capacitor in that charges are written while the gate electrode is turned on, and the written charges are stored as they are when the gate electrode is turned off. Plays. The storage capacitor 13 shown in FIG. 19 increases the storage power of the capacitor. The storage capacitor 13 is formed by stacking the storage capacitor forming electrode 7 and the common wiring 8 with the gate insulating film 9 interposed therebetween. .

ところで、図18に示した従来のIPS型液晶表示装置において、一画素の側端部に設けられている信号線3と、この信号線3と平行して形成されている対向電極6との間には、信号線3と対向電極6の電位差により電界が発生する。図21は、信号線3よりも下層に駆動電極5および対向電極6が形成されているTFTアレイ基板を有する、従来のIPS型液晶表示装置の信号線3と対向電極6の間に発生する電界が駆動電極5と対向電極6の間に発生する電界に及ぼす影響を示す図であり、駆動電極5と対向電極6の間に発生する電位の変化をシミュレートして得たものである。なお、図21は、相対透過率50%の中間調に白ウインドウを表示したとき、ウインドウ部上部または下部における電位を計算したものである。   By the way, in the conventional IPS type liquid crystal display device shown in FIG. 18, between the signal line 3 provided at the side edge of one pixel and the counter electrode 6 formed in parallel with the signal line 3. An electric field is generated due to the potential difference between the signal line 3 and the counter electrode 6. FIG. 21 shows an electric field generated between a signal line 3 and a counter electrode 6 of a conventional IPS liquid crystal display device having a TFT array substrate in which a drive electrode 5 and a counter electrode 6 are formed below the signal line 3. FIG. 6 is a diagram showing the influence of the electric field on the electric field generated between the drive electrode 5 and the counter electrode 6, and is obtained by simulating the change in potential generated between the drive electrode 5 and the counter electrode 6. FIG. 21 shows the calculation of the potential at the upper or lower portion of the window when a white window is displayed in a halftone with a relative transmittance of 50%.

駆動電極5は2つの対向電極6の間に形成され、この駆動電極5を中心に電位分布が対称となるのが、液晶を正確に駆動する上で望ましい。図21を見ると、開口部50の信号線3に近い領域の電位分布は、信号線3と対向電極6の間に発生した電界からの漏れ電界の影響を強く受けており、その電位分布は非対称となっているのが分かる。この電界はガラス基板1の表面に沿って発生するものであり、クロストークのような問題を引き起こす。例えば、図22に示すような黒表示の中に白ウインドウを表示した場合に、ウインドウ部上下の輝度が他の黒表示部に対し変化する「縦方向クロストーク」と呼ばれる表示上の問題が発生する。   The drive electrode 5 is formed between the two counter electrodes 6 and it is desirable for the liquid crystal to be driven accurately that the potential distribution is symmetrical about the drive electrode 5. Referring to FIG. 21, the potential distribution in the region near the signal line 3 of the opening 50 is strongly influenced by the leakage electric field from the electric field generated between the signal line 3 and the counter electrode 6, and the potential distribution is You can see that it is asymmetric. This electric field is generated along the surface of the glass substrate 1 and causes problems such as crosstalk. For example, when a white window is displayed in a black display as shown in FIG. 22, a display problem called “vertical crosstalk” occurs in which the luminance at the top and bottom of the window changes with respect to the other black display. To do.

以下、ノーマリーブラックモード(電圧を印加しない状態で黒表示となるモード)の場合の例を図19を用いて説明する。図22に示したようなウインドウパターンを表示した場合、画面中のウインドウ部とその上下の部分の画素の信号線3には、対向電極6に対して黒表示部分の選択期間中には対向電極6と同じ電圧が加わっており、白表示部分の選択期間中には白表示に必要な電圧が加わっている。   Hereinafter, an example of a normally black mode (a mode in which black is displayed when no voltage is applied) will be described with reference to FIG. When the window pattern as shown in FIG. 22 is displayed, the signal line 3 of the pixel in the window portion and the upper and lower portions of the window in the screen is opposed to the opposite electrode 6 during the selection period of the black display portion. 6 is applied, and a voltage necessary for white display is applied during the selection period of the white display portion.

液晶11には電極間の電位差の絶対値を時間平均した値の電圧が実効的に加わると考えられる。従って、例えば、黒表示の選択期間と白表示の選択期間が等しい場合、これらの画素には、信号線3と対向電極6の間に、中間調表示と等しい実効電位が加わることになる。このとき、信号線3と対向電極6の間に発生するガラス基板1に水平な方向の電界によって信号線3と対向電極6の間のスリット40の上にある液晶は透過モードとなる。さらに、信号線3と対向電極6の電位差により発生する電界が、駆動電極5と対向電極6間の電界にも影響を及ぼし、黒表示部の液晶を透過モードに変える。その結果クロストークが発生する。   It is considered that a voltage having a value obtained by averaging the absolute value of the potential difference between the electrodes is effectively applied to the liquid crystal 11. Therefore, for example, when the black display selection period and the white display selection period are the same, an effective potential equal to that in the halftone display is applied between these signal lines 3 and the counter electrode 6. At this time, the liquid crystal on the slit 40 between the signal line 3 and the counter electrode 6 becomes a transmission mode by an electric field in a direction horizontal to the glass substrate 1 generated between the signal line 3 and the counter electrode 6. Furthermore, the electric field generated by the potential difference between the signal line 3 and the counter electrode 6 also affects the electric field between the drive electrode 5 and the counter electrode 6, and changes the liquid crystal in the black display portion to the transmission mode. As a result, crosstalk occurs.

このような縦方向クロストークの発生を防ぐためには、信号線3と対向電極6の間のスリット40を透過する漏れ光を、対向基板30に形成したブラックマトリックス12(以下、BMと略す)で遮光すると共に、駆動電極5と対向電極6を開口部50側端部の対向電極6および信号線3から離して、信号線3と対向電極6間に発生した電界が駆動電極5と対向電極6の間の電界に干渉するのを防ぐ必要がある。しかし、駆動電極5と対向電極6を信号線3から離し、信号線3に隣接した対向電極6の幅を太くすると、開口部50の開口率、すなわち図19(a)において破線で囲まれた開口部50の面積に対して、駆動電極5と対向電極6等の面積を開口部50の面積から差し引いた面積の占める割合、が小さくなり画質を悪化させる。従って、高画質な液晶表示装置を開発するためには、信号線3と信号線3に隣接した対向電極6の間に発生する電界を、開口率を下げずに遮蔽することが課題となっていた。   In order to prevent the occurrence of such vertical crosstalk, leakage light transmitted through the slit 40 between the signal line 3 and the counter electrode 6 is transmitted by a black matrix 12 (hereinafter abbreviated as BM) formed on the counter substrate 30. While shielding the light, the drive electrode 5 and the counter electrode 6 are separated from the counter electrode 6 and the signal line 3 at the end on the opening 50 side, and an electric field generated between the signal line 3 and the counter electrode 6 is generated. It is necessary to prevent interference with the electric field between them. However, when the drive electrode 5 and the counter electrode 6 are separated from the signal line 3 and the width of the counter electrode 6 adjacent to the signal line 3 is increased, the aperture ratio of the opening 50, that is, surrounded by a broken line in FIG. The ratio of the area obtained by subtracting the area of the drive electrode 5 and the counter electrode 6 from the area of the opening 50 to the area of the opening 50 is reduced, and the image quality is deteriorated. Therefore, in order to develop a high-quality liquid crystal display device, it is a problem to shield the electric field generated between the signal line 3 and the counter electrode 6 adjacent to the signal line 3 without reducing the aperture ratio. It was.

また、図18(b)より明らかなように、アレイ基板20の上層膜である保護膜10の表面は段差を有しており、対向基板30との間の距離(ギャップ)は一定ではない。従って、輝度むらが発生しやすく、画質を悪化させる原因となっていた。さらに、段差部を有しているため製造時にアレイ基板のクラック等による不良が発生するだけでなく、アレイ基板上の配線が段差部において断線する恐れもあり、製品の歩留まり率、信頼性を改善する上で問題があった。   Further, as apparent from FIG. 18B, the surface of the protective film 10 which is the upper layer film of the array substrate 20 has a step, and the distance (gap) from the counter substrate 30 is not constant. Therefore, uneven brightness tends to occur, causing deterioration in image quality. Furthermore, because it has a stepped part, not only defects due to cracks in the array substrate occur during manufacturing, but also the wiring on the array substrate may break at the stepped part, improving the product yield rate and reliability There was a problem in doing.

また、バックライトを光源とする光がスリット40より漏れ光として透過して画質を悪化させる。この漏れ光を遮光するため、対向基板30にブラックマトリックス12が設けられている。しかし、TFTアレイ基板20と対向基板30を重ね合わせる際、誤差が生じることがあり、この誤差を考慮してブラックマトリックス12は若干余裕を持って大きく形成されていた。しかし、ブラックマトリックス12を大きくして遮光効果を高めると、開口率は低下するという問題があった。   In addition, light having a backlight as a light source is transmitted as leakage light from the slit 40, and the image quality is deteriorated. A black matrix 12 is provided on the counter substrate 30 in order to shield this leakage light. However, an error may occur when the TFT array substrate 20 and the counter substrate 30 are overlapped, and the black matrix 12 is formed large with a slight margin in consideration of this error. However, when the black matrix 12 is enlarged to enhance the light shielding effect, there is a problem that the aperture ratio decreases.

本発明は以上のような問題点を解消するためになされたもので、ガラス基板に対して平行な方向の電界を用いるIPS型液晶表示装置において、信号線からの漏れ電界に対する遮蔽効果を高め、遮光領域を減らすことにより開口部の広い(即ち、開口率の高い)、高品質な液晶表示装置を提供することを第1の目的とするものである。また、アレイ基板のクラック、配線の断線等の不良の発生を抑制することで歩留り率を改善して生産コストを下げ、かつ高品質の液晶表示装置を提供することを第2の目的とするものである。   The present invention was made to solve the above problems, and in an IPS liquid crystal display device using an electric field in a direction parallel to a glass substrate, the shielding effect against a leakage electric field from a signal line is enhanced. A first object is to provide a high-quality liquid crystal display device having a wide opening (that is, having a high aperture ratio) by reducing the light shielding area. A second object of the present invention is to provide a high-quality liquid crystal display device that improves the yield rate by suppressing the occurrence of defects such as cracks in the array substrate and disconnection of wiring, thereby reducing the production cost. It is.

この発明にかかるIPS型液晶表示装置は、走査信号を伝達する走査線、映像信号を伝達する信号線、前記走査線と前記信号線が交差してなる格子状の画素、前記画素に設けられて前記走査線および前記信号線と接続され、走査信号に基づいて、映像信号のスイッチングを行う薄膜トランジスタ、この薄膜トランジスタと接続された駆動電極、この駆動電極に対向して配された対向電極、この対向電極と他の画素の対向電極とを相互に接続する共通配線を備えたTFTアレイ基板と、このTFTアレイ基板に対向するように設けられた対向基板と、前記TFTアレイ基板と前記対向基板との間に封入され、前記駆動電極および対向電極が基板面に平行な電界を発生させて駆動する液晶とを備え、前記TFTアレイ基板は、前記駆動電極および対向電極を前記信号線の形成される層とは異なる前記液晶に近い層に形成されたものである。   The IPS type liquid crystal display device according to the present invention is provided in a scanning line for transmitting a scanning signal, a signal line for transmitting a video signal, a lattice pixel in which the scanning line and the signal line intersect, and the pixel. A thin film transistor that is connected to the scanning line and the signal line and performs switching of a video signal based on the scanning signal, a driving electrode connected to the thin film transistor, a counter electrode disposed opposite to the driving electrode, and the counter electrode TFT array substrate having a common wiring for mutually connecting the counter electrode of the other pixel and the other pixel, a counter substrate provided to face the TFT array substrate, and between the TFT array substrate and the counter substrate And the driving electrode and the counter electrode are driven by generating an electric field parallel to the substrate surface, and the TFT array substrate includes the driving electrode and The layer formed countercurrent electrode of the signal line and is formed in a layer closer to a different liquid crystal.

また、この発明にかかるIPS型液晶表示装置は、薄膜トランジスタと接続され、TFTアレイ基板面に平行な電界を発生させて液晶層を駆動する駆動電極と、共通配線と接続された対向電極とを備えたものであって、少なくとも前記対向電極は、前記信号線の形成されている層とは別の、より液晶に近い層に形成されたTFTアレイ基板を備えたものである。   The IPS liquid crystal display device according to the present invention includes a drive electrode that is connected to the thin film transistor and generates an electric field parallel to the surface of the TFT array substrate to drive the liquid crystal layer, and a counter electrode connected to the common wiring. Further, at least the counter electrode includes a TFT array substrate formed in a layer closer to the liquid crystal different from the layer in which the signal line is formed.

また、この発明にかかるIPS型液晶表示装置は、信号線の一部または全部を覆うように形成した対向電極を有するTFTアレイ基板を備えたものである。   The IPS liquid crystal display device according to the present invention includes a TFT array substrate having a counter electrode formed so as to cover part or all of the signal lines.

また、この発明にかかるIPS型液晶表示装置は、少なくとも対向電極を走査線とは異なる層に設け、前記走査線の一部または全部を覆うように形成した対向電極を有するTFTアレイ基板を備えたものである。   The IPS liquid crystal display device according to the present invention further includes a TFT array substrate having at least a counter electrode provided in a layer different from the scan line and having the counter electrode formed so as to cover a part or all of the scan line. Is.

また、この発明にかかるIPS型液晶表示装置は、共通配線と走査線とを同じ層に設け、かつ信号線を前記共通配線および走査線よりも対向基板に近い層に設けたTFTアレイ基板を備えたものである。   The IPS-type liquid crystal display device according to the present invention includes a TFT array substrate in which common lines and scanning lines are provided in the same layer, and signal lines are provided in a layer closer to the counter substrate than the common lines and scanning lines. It is a thing.

また、この発明にかかるIPS型液晶表示装置は、保護膜の表面をほぼ平坦状に形成したTFTアレイ基板を有するものである。   The IPS liquid crystal display device according to the present invention has a TFT array substrate in which the surface of the protective film is formed in a substantially flat shape.

また、この発明にかかるIPS型液晶表示装置は、信号線および対向電極と重ね合わさるように形成された遮光手段を備えたものである。   In addition, the IPS liquid crystal display device according to the present invention includes light shielding means formed so as to overlap the signal line and the counter electrode.

また、この発明にかかるIPS型液晶表示装置は、走査信号に基づいて映像信号のスイッチングを行う薄膜トランジスタと、この薄膜トランジスタと接続され、薄膜トランジスタのスイッチがオンの時に書き込まれた電荷を、前記薄膜トランジスタのスイッチがオフの間蓄電する駆動電極と、前記駆動電極の蓄電力を補強する保持容量増加電極とを、層を異にして重畳するように形成したTFTアレイ基板を備えたものである。   The IPS liquid crystal display device according to the present invention includes a thin film transistor that switches a video signal based on a scanning signal, and a charge that is connected to the thin film transistor and is written when the thin film transistor is turned on. A TFT array substrate is provided, in which a drive electrode that stores electricity while is off and a storage capacity increasing electrode that reinforces the power stored in the drive electrode are formed so as to overlap each other in different layers.

この発明にかかる面内スイッチング型液晶表示装置によれば、駆動電極および対向電極を信号線とは異なる液晶に近い層に形成したので、駆動電極および対向電極は液晶に近い層に形成され、より効率的に液晶を駆動できる。従って駆動電極および対向電極間の間隔を広げることが可能になり、開口率が改善された。   According to the in-plane switching type liquid crystal display device according to the present invention, since the drive electrode and the counter electrode are formed in a layer close to the liquid crystal different from the signal line, the drive electrode and the counter electrode are formed in a layer close to the liquid crystal. The liquid crystal can be driven efficiently. Accordingly, it is possible to widen the distance between the drive electrode and the counter electrode, and the aperture ratio is improved.

また、この発明にかかる面内スイッチング型液晶表示装置によれば、駆動電極と対向電極のうち、少なくとも対向電極は信号線の形成されている層とは異なる液晶に近い層に形成したので、信号線と対向電極の電位差より発生する電界の及ぼす影響も抑制できる。   Further, according to the in-plane switching type liquid crystal display device of the present invention, at least the counter electrode is formed in a layer close to the liquid crystal different from the layer in which the signal line is formed, among the drive electrode and the counter electrode. The influence of the electric field generated by the potential difference between the line and the counter electrode can also be suppressed.

また、この発明にかかる面内スイッチング型液晶表示装置によれば、対向電極を信号線の一部または全部を覆うように形成したので、信号線と対向電極の電位差より発生する電界が、開口部の駆動電極と対向電極の間に発生する電界に影響し、画質を悪化させる表示上の問題が発生するのを抑制できる。従って、高画質な液晶表示が可能となるとともに、バックライトを光源とする信号線と対向電極の間からの漏れ光も確実に遮光できるので、ブラックマトリックスをなくすことができ、開口率が改善される。   According to the in-plane switching type liquid crystal display device of the present invention, since the counter electrode is formed so as to cover part or all of the signal line, the electric field generated by the potential difference between the signal line and the counter electrode is It is possible to suppress the occurrence of display problems that affect the electric field generated between the drive electrode and the counter electrode and deteriorate the image quality. Therefore, liquid crystal display with high image quality is possible, and leakage light between the signal line using the backlight as the light source and the counter electrode can be surely shielded, so that the black matrix can be eliminated and the aperture ratio is improved. The

また、この発明にかかる面内スイッチング型液晶表示装置によれば、少なくとも対向電極を走査線とは異なる層に設け、前記走査線の一部または全部を覆うように形成したので、この対向電極を用いて他の画素の対向電極と接続することができるようになり、開口部の面積を減少させずに対向電極の幅を太くできる。従って対向電極の抵抗を下げ、配線の負荷を軽減することができる。また、共通配線に断線が生じても走査線上の対向電極から電位が供給されるので、表示上の不良の発生を抑制して信頼性を高めることができる。   According to the in-plane switching type liquid crystal display device of the present invention, at least the counter electrode is provided in a layer different from the scanning line and is formed so as to cover a part or all of the scanning line. It can be used to connect to the counter electrode of another pixel, and the width of the counter electrode can be increased without reducing the area of the opening. Therefore, the resistance of the counter electrode can be lowered and the load on the wiring can be reduced. In addition, since the potential is supplied from the counter electrode on the scanning line even if the common wiring is disconnected, the occurrence of defects on the display can be suppressed and the reliability can be improved.

また、この発明にかかる面内スイッチング型液晶表示装置によれば、共通配線と走査線を同じ層に設け、かつ信号線を前記共通配線および走査線よりも対向基板に近い層に設けたので、段差部において発生する不良を抑制できる。   Further, according to the in-plane switching type liquid crystal display device according to the present invention, the common wiring and the scanning line are provided in the same layer, and the signal line is provided in a layer closer to the counter substrate than the common wiring and the scanning line. Defects that occur in the stepped portion can be suppressed.

また、この発明にかかる面内スイッチング型液晶表示装置によれば、TFTアレイ基板と液晶とが接する表面がほぼ平坦形状に形成された保護膜を備えたので、表示画面全体にわたってアレイ基板の表面と対向基板との間のギャップを精度よく均一に構成することや、液晶の配向に必要なラビング処理が均一にかかり配向乱れを少なくすることが可能となり、画面全体にわたって輝度むらの少ない液晶表示装置を実現することが出来る。また、保護膜の段差部におけるクラック等による不良発生率も小さくなり歩留まりが改善されるという効果がある。   Further, according to the in-plane switching type liquid crystal display device according to the present invention, since the surface in contact with the TFT array substrate and the liquid crystal is provided with the protective film formed in a substantially flat shape, the surface of the array substrate over the entire display screen is provided. The gap between the opposing substrate and the liquid crystal display device can be configured with high accuracy and uniformity, and the rubbing treatment required for the alignment of the liquid crystal can be uniformly applied to reduce the alignment disturbance. Can be realized. In addition, the defect occurrence rate due to cracks or the like in the step portion of the protective film is reduced, and the yield is improved.

また、この発明にかかる面内スイッチング型液晶表示装置によれば、信号線および対向電極と重ね合わさるように形成された遮光手段を有するTFTアレイ基板を設けたので、スリットを透過する漏れ光を遮光することが可能になり、対向基板に設けられていたブラックマトリックスは不要になった。また、遮光手段のサイズを決める際、TFTアレイ基板と対向基板を重ね合わせる際の重ね合わせ誤差を考慮せずに済むようになったので、遮光手段のサイズを必要最小限の大きさにすることができ、開口率を改善できた。   According to the in-plane switching type liquid crystal display device of the present invention, since the TFT array substrate having the light shielding means formed so as to overlap the signal line and the counter electrode is provided, the light leaking through the slit is shielded. This makes it possible to eliminate the black matrix provided on the counter substrate. Also, when determining the size of the light shielding means, it is not necessary to consider the overlay error when overlaying the TFT array substrate and the counter substrate, so the size of the light shielding means should be minimized. And the aperture ratio was improved.

また、この発明にかかる面内スイッチング型液晶表示装置によれば、薄膜トランジスタと、駆動電極と、保持容量増加増加電極とを層を異にして重畳するように形成したTFTアレイ基板を有するので、保持容量を形成するための電極の面積を小さくすることが可能となり、その分画素の開口部を広くすることができ、高輝度な液晶表示装置を実現できるという効果がある。   In addition, according to the in-plane switching type liquid crystal display device of the present invention, since the TFT array substrate is formed so that the thin film transistor, the drive electrode, and the storage capacity increasing electrode are overlapped with different layers, The area of the electrode for forming the capacitor can be reduced, and the opening of the pixel can be widened accordingly, and a liquid crystal display device with high luminance can be realized.

実施の形態1.
以下、本発明の一実施の形態を図面に基づいて説明する。尚、図において従来と同一符号は従来のものと同一あるいは相当のものを表す。図1はこの発明の実施の形態1によるIPS型液晶表示装置の一画素の構造を模式的に示す断面図であり、図2はその平面図である。なお、図1は図2に示すA−Aにおける断面図を示したものである。図において、1はガラス基板、2は走査線、3は信号線、4は薄膜トランジスタ(TFT)、5は駆動電極、6は対向電極、7は保持容量形成用電極、8は共通配線、9はゲート絶縁膜、10は保護膜、11は液晶、12はブラックマトリックス(BM)、14はコンタクトホール、15はトランジスタのソース電極、16はトランジスタのドレイン電極である。また、20はアレイ基板(ガラス基板1、信号線3、駆動電極5、対向電極6等で構成されている)、30はアレイ基板20に対向して配置された表示画面となる対向基板、40は信号線3と対向電極6の間の隙間であるスリット、50は画素の開口部である。なお、図3は、図2に示すIPS型液晶表示装置において用いられる薄膜トランジスタ4(TFT)として、薄膜トランジスタ4(TFT)の一種であるチャネル保護膜型薄膜トランジスタ21を設けた場合のIPS型液晶表示装置の一画素の構造を模式的に示す図であり、図3(a)は平面図、図3(b)は断面図である。
Embodiment 1 FIG.
Hereinafter, an embodiment of the present invention will be described with reference to the drawings. In the figure, the same reference numerals as in the prior art represent the same or equivalent ones as in the prior art. 1 is a cross-sectional view schematically showing the structure of one pixel of an IPS liquid crystal display device according to Embodiment 1 of the present invention, and FIG. 2 is a plan view thereof. 1 shows a cross-sectional view taken along the line AA shown in FIG. In the figure, 1 is a glass substrate, 2 is a scanning line, 3 is a signal line, 4 is a thin film transistor (TFT), 5 is a drive electrode, 6 is a counter electrode, 7 is a storage capacitor forming electrode, 8 is a common wiring, A gate insulating film, 10 is a protective film, 11 is a liquid crystal, 12 is a black matrix (BM), 14 is a contact hole, 15 is a source electrode of the transistor, and 16 is a drain electrode of the transistor. Reference numeral 20 denotes an array substrate (consisting of a glass substrate 1, a signal line 3, a drive electrode 5, a counter electrode 6, etc.), 30 denotes a counter substrate serving as a display screen disposed facing the array substrate 20, and 40 Is a slit which is a gap between the signal line 3 and the counter electrode 6, and 50 is an opening of the pixel. 3 shows an IPS liquid crystal display device in which a channel protective film type thin film transistor 21 which is a kind of thin film transistor 4 (TFT) is provided as the thin film transistor 4 (TFT) used in the IPS liquid crystal display device shown in FIG. FIG. 3A is a plan view, and FIG. 3B is a cross-sectional view.

次に、図1、図2に基づいて、IPS型液晶表示装置の画素の構造について説明する。図において、1はガラス基板であり、このガラス基板1上に走査線2が形成されている。この走査線2を覆うようにゲート絶縁膜9が積層され、このゲート絶縁膜9上に信号線3が設けられている。この信号線3の上に保護膜10が積層され、保護膜10の上に駆動電極5、対向電極6が設けられている。TFTアレイ基板20は以上説明したような構造となっている。前記TFTアレイ基板20と対面するように設けられている基板30は、前記TFTアレイ基板20との間に液晶11を挟持する対向基板である。本発明にかかるIPS型液晶表示装置は、前記TFTアレイ基板の表面に沿って電界を発生させ、この電界の方向を制御することにより液晶11を駆動する。   Next, the structure of the pixel of the IPS liquid crystal display device will be described with reference to FIGS. In the figure, reference numeral 1 denotes a glass substrate, and a scanning line 2 is formed on the glass substrate 1. A gate insulating film 9 is laminated so as to cover the scanning line 2, and the signal line 3 is provided on the gate insulating film 9. A protective film 10 is laminated on the signal line 3, and a drive electrode 5 and a counter electrode 6 are provided on the protective film 10. The TFT array substrate 20 has a structure as described above. The substrate 30 provided so as to face the TFT array substrate 20 is a counter substrate that holds the liquid crystal 11 between the TFT array substrate 20 and the substrate 30. The IPS liquid crystal display device according to the present invention generates an electric field along the surface of the TFT array substrate, and drives the liquid crystal 11 by controlling the direction of the electric field.

図2は、図1に示したIPS型液晶表示装置を平面図で示すものである。図2において、2は走査線、3は信号線であり、この走査線2、信号線3により囲まれた領域が一つの画素となる。4は、走査線2と信号線3の交点に設けられた薄膜トランジスタ(TFT)であり、薄膜トランジスタ4の有する3つの電極のうちゲート電極は走査線2と、ソース電極15は信号線3と接続されている。薄膜トランジスタ4の有する3つの電極のうち、ドレイン電極16は保護膜10(図示せず)を介した上の層にコンタクトホール14により駆動電極5と接続されている。この駆動電極5と噛み合わさるように対向して設けられているのが対向電極6であって、対向電極6は共通配線8と同じ層に形成されて相互に接続されている。図示しないが共通配線8は隣接する他の画素の対向電極6を接続している。なお、駆動電極5と対向電極6、共通配線8は、信号線3より上の層に同時に形成されている。   FIG. 2 is a plan view of the IPS liquid crystal display device shown in FIG. In FIG. 2, 2 is a scanning line, 3 is a signal line, and a region surrounded by the scanning line 2 and the signal line 3 is one pixel. Reference numeral 4 denotes a thin film transistor (TFT) provided at the intersection of the scanning line 2 and the signal line 3. Of the three electrodes of the thin film transistor 4, the gate electrode is connected to the scanning line 2 and the source electrode 15 is connected to the signal line 3. ing. Of the three electrodes of the thin film transistor 4, the drain electrode 16 is connected to the drive electrode 5 through the contact hole 14 in the upper layer through the protective film 10 (not shown). The counter electrode 6 is provided so as to be engaged with the drive electrode 5, and the counter electrode 6 is formed in the same layer as the common wiring 8 and connected to each other. Although not shown, the common wiring 8 connects the counter electrode 6 of another adjacent pixel. The drive electrode 5, the counter electrode 6, and the common wiring 8 are simultaneously formed in a layer above the signal line 3.

7は駆動電極5の電位を保持するための保持容量であって、対向電極6とドレイン電極16を上下に積層して形成したものである。40は信号線3と対向電極6との間のスリットであって、図1に示す対向基板30に設けられたブラックマトリックス12は、バックライトを光源として前記スリット40を透過する漏れ光を遮光するものである。50は開口部であり、開口部の面積が大きくなれば高画質な液晶ディスプレイを得ることができる。なお、IPS型液晶表示装置は、TFTアレイ基板20上に設けられた駆動電極5と対向電極6の間で、薄膜トランジスタ4のドレイン電極16と接続された駆動電極5に書き込まれる電荷を保持し、ガラス基板1表面に沿って電界を発生させて液晶11を駆動するので、対向基板30は電極を備えない無電極基板である。以下、実施の形態1にかかるIPS型液晶表示装置の画素を構成するTFTアレイ基板のプロセスフローの一例について説明する。   Reference numeral 7 denotes a storage capacitor for holding the potential of the drive electrode 5, which is formed by laminating the counter electrode 6 and the drain electrode 16 vertically. Reference numeral 40 denotes a slit between the signal line 3 and the counter electrode 6, and the black matrix 12 provided on the counter substrate 30 shown in FIG. 1 blocks light leaking through the slit 40 using a backlight as a light source. Is. Reference numeral 50 denotes an opening. If the area of the opening is increased, a high-quality liquid crystal display can be obtained. Note that the IPS liquid crystal display device holds the charge written to the drive electrode 5 connected to the drain electrode 16 of the thin film transistor 4 between the drive electrode 5 provided on the TFT array substrate 20 and the counter electrode 6. Since the liquid crystal 11 is driven by generating an electric field along the surface of the glass substrate 1, the counter substrate 30 is an electrodeless substrate without electrodes. Hereinafter, an example of the process flow of the TFT array substrate constituting the pixel of the IPS liquid crystal display device according to the first embodiment will be described.

図4、図5、図6はTFTアレイ基板のプロセスフローを示す図である。なお、図4〜図6の左側の図はTFTアレイ基板を、右側の図は走査線2を走査線駆動回路に実装する端子部を示す図である。図4において、工程1は、ガラス基板1の上に走査線2をCr、Al、Mo、Ta、Cu、Al−Cu、Al−Si−Cu、Ti、W等の単体あるいはこれらの合金、あるいはITO(Indium Tin Oxide インジウム錫酸化物)等の透明材料、
あるいはこれらを積層した構造で、膜厚を50nmから800nm程度の厚さで形成するものである。この走査線2は薄膜トランジスタ4のゲート電極としても機能する。走査線2を形成する際のエッチング方法として、図4では断面が台形状になるテーパーエッチングを例に示したが、断面が長方形となるようなエッチング方法を用いてもよい。
4, 5, and 6 are diagrams showing a process flow of the TFT array substrate. 4 to 6 are diagrams showing the TFT array substrate, and the diagram on the right side is a diagram showing a terminal portion for mounting the scanning line 2 on the scanning line driving circuit. In FIG. 4, in step 1, the scanning line 2 is formed on a glass substrate 1 as a simple substance such as Cr, Al, Mo, Ta, Cu, Al—Cu, Al—Si—Cu, Ti, W, or an alloy thereof, or Transparent materials such as ITO (Indium Tin Oxide)
Alternatively, a structure in which these layers are stacked is formed with a thickness of about 50 nm to 800 nm. This scanning line 2 also functions as a gate electrode of the thin film transistor 4. As an etching method when forming the scanning line 2, taper etching having a trapezoidal cross section is shown in FIG. 4 as an example, but an etching method having a rectangular cross section may be used.

工程2は、走査線2を覆うようにゲート絶縁膜9、アモルファスシリコン、リンなどの不純物をドープしたアモルファスシリコンを連続堆積した後、アモルファスシリコンをパターニングし薄膜トランジスタ4をチャネルエッチ型で形成するものである。ゲート絶縁膜9は窒化シリコン、酸化シリコン等の透明絶縁膜またはゲート電極材料(即ち、走査線2の材料)の酸化膜、またはそれらの積層膜を用い、厚さは200nm〜600nm程度とするのが
適当である。また、前記リンなどの不純物をドープしたアモルファスシリコンの代わりの材料としてリンなどの不純物をドープしたマイクロクリスタルシリコン等を用いてもよい。
In step 2, the gate insulating film 9, amorphous silicon, and amorphous silicon doped with impurities such as phosphorus are continuously deposited so as to cover the scanning line 2, and then the amorphous silicon is patterned to form the thin film transistor 4 in a channel etch type. is there. The gate insulating film 9 is made of a transparent insulating film such as silicon nitride or silicon oxide, an oxide film of a gate electrode material (that is, a material of the scanning line 2), or a laminated film thereof, and the thickness is about 200 nm to 600 nm. Is appropriate. Further, microcrystalline silicon doped with impurities such as phosphorus may be used instead of amorphous silicon doped with impurities such as phosphorus.

工程3は、信号線3を薄膜トランジスタ4のソース電極15・ドレイン電極16と同時に形成するものである。信号線3はソース電極15としても機能する。この信号線3は、Cr、Al、Mo、Ta、Cu、Al-Cu、Al-Si-Cu、Ti、W単体、あるいはこれらを主成分とする合金
、あるいはITO等の透明材料、あるいはこれらを積層した構造で形成する。工程4は、保護膜10を窒化シリコン、酸化シリコン等の透明絶縁膜により形成し、さらに駆動電極5とドレイン電極16を電気的に接続するため薄膜トランジスタ4のドレイン電極16上の一部の保護膜を取り除いて、コンタクトホール14を形成するものである。このとき同時に走査線2の端子部からゲート絶縁膜9と保護膜10及び信号線3の端子部から保護膜10を取り除き、外部回路と走査線2及び信号線3を電気的に接続出来るようにする。
In step 3, the signal line 3 is formed simultaneously with the source electrode 15 and the drain electrode 16 of the thin film transistor 4. The signal line 3 also functions as the source electrode 15. This signal line 3 is made of Cr, Al, Mo, Ta, Cu, Al—Cu, Al—Si—Cu, Ti, W alone, an alloy containing these as a main component, a transparent material such as ITO, or the like. It is formed with a laminated structure. In step 4, the protective film 10 is formed of a transparent insulating film such as silicon nitride or silicon oxide, and a part of the protective film on the drain electrode 16 of the thin film transistor 4 is used to electrically connect the drive electrode 5 and the drain electrode 16. Is removed to form a contact hole 14. At the same time, the gate insulating film 9 and the protective film 10 are removed from the terminal portion of the scanning line 2 and the protective film 10 is removed from the terminal portion of the signal line 3 so that the external circuit can be electrically connected to the scanning line 2 and the signal line 3. To do.

工程5は、基板面に対し水平方向に電界を形成するための電極として、駆動電極5と対向電極6を、Cr、Al、Mo、Ta、Cu、Al-Cu、Al-Si-Cu、Ti、W単体、あるいはこれらの合金
、あるいはITO等の透明材料、あるいはこれらを積層した構造、あるいはこれらを含む積層構造で形成するものである。駆動電極5はコンタクトホール14を介してドレイン電極16と接続する。対向電極6は共通配線8に接続されている。対向電極6はドレイン電極16と保護膜10を介して重ね、駆動電極の電位を保持するための蓄積容量7を形成する。以上の5工程により、信号線3よりも上層(即ち、対向基板30側)に駆動電極5と対向電極6を有し、基板面に対し水平方向の電界を印加できるTFTアレイ基板20を5回の写真製版工程でチャネルエッチ型薄膜トランジスタを用い製作することができる。
In step 5, the drive electrode 5 and the counter electrode 6 are made of Cr, Al, Mo, Ta, Cu, Al—Cu, Al—Si—Cu, Ti as electrodes for forming an electric field in the horizontal direction with respect to the substrate surface. , W alone, an alloy thereof, a transparent material such as ITO, a structure in which these are laminated, or a laminated structure including these. The drive electrode 5 is connected to the drain electrode 16 through the contact hole 14. The counter electrode 6 is connected to the common wiring 8. The counter electrode 6 overlaps with the drain electrode 16 through the protective film 10 to form a storage capacitor 7 for holding the potential of the drive electrode. Through the above five steps, the TFT array substrate 20 having the driving electrode 5 and the counter electrode 6 above the signal line 3 (that is, on the counter substrate 30 side) and applying a horizontal electric field to the substrate surface is performed five times. In this photolithography process, a channel etch type thin film transistor can be used.

以上説明したTFTアレイ基板のプロセスフローにおいては、端子は走査線2と同一層の金属を用いて形成していたが、ITOを用いて端子を形成してもよい。 ITOは走査線または信号線3または共通配線8と同一層に形成すればよい。また、信号配線をストレートエッチングしたがテーパーエッチングすることが望ましい。また、信号線をCrの上にAlを積層した構造で形成した場合、Alをパターニングした後、 CrをパターニングするとCrにオーバーエッチングがはいるので庇構造となり断切れの原因となる。これを防ぐためにCrのパターニング後に再度Alのエッチングを行いCr端面よりAlを後退させれば庇構造となるのを防ぐことが出来る。このAlのエッチングはテーパーエッチングを用いてもよい。この手法は信号線をCr、Al、Mo、Ta、Cu、Al-Cu、Al-Si-Cu、Ti、W
単体、あるいはこれらを主成分とする合金、あるいはITO等の透明材料から異なる2種以上の金属の積層構造で形成した場合に適応できる。
In the process flow of the TFT array substrate described above, the terminals are formed using the same metal layer as the scanning lines 2, but the terminals may be formed using ITO. ITO may be formed in the same layer as the scanning line or signal line 3 or common wiring 8. Further, although the signal wiring is straight etched, it is desirable to perform taper etching. In addition, when the signal line is formed with a structure in which Al is laminated on Cr, if Al is patterned and then Cr is patterned, overetching will be applied to Cr, resulting in a wrinkle structure, which may cause breakage. In order to prevent this, if the Al is etched again after the Cr patterning and the Al is receded from the end face of the Cr, it is possible to prevent the formation of the eaves structure. For the etching of Al, taper etching may be used. This method uses signal lines such as Cr, Al, Mo, Ta, Cu, Al-Cu, Al-Si-Cu, Ti, W
The present invention can be applied to a case where a single layer, an alloy containing these as a main component, or a laminated structure of two or more different metals from a transparent material such as ITO.

図4において、駆動電極5と対向電極6は同層に形成されているが、図5に示すように、駆動電極5を信号線3と同時に形成し、ついで窒化シリコン等を用い保護膜10を形成後に対向電極6を形成してもよい。この場合駆動電極5と対向電極6は別層にて形成される。また、図4に示すTFTアレイ基板に用いられている薄膜トランジスタ4(TFT)のかわりに、薄膜トランジスタ4の一種であるチャネル保護膜型トランジスタ21を用いてもよい。図6はチャネル保護膜型トランジスタ21を用いて形成したTFTアレイ基板のプロセスフローを示す図である。   In FIG. 4, the drive electrode 5 and the counter electrode 6 are formed in the same layer. However, as shown in FIG. 5, the drive electrode 5 is formed simultaneously with the signal line 3, and then the protective film 10 is formed using silicon nitride or the like. The counter electrode 6 may be formed after the formation. In this case, the drive electrode 5 and the counter electrode 6 are formed in separate layers. Further, instead of the thin film transistor 4 (TFT) used in the TFT array substrate shown in FIG. 4, a channel protective film type transistor 21 which is a kind of the thin film transistor 4 may be used. FIG. 6 is a diagram showing a process flow of the TFT array substrate formed using the channel protective film type transistor 21.

図6に示すTFTアレイ基板は図3に示すIPS型液晶表示装置の画素を構成するものであり、図5に示すTFTアレイ基板よりも一層分層が多く形成されている。これは、走査線2を形成した後、走査線2を覆うようにゲート絶縁膜9、アモルファスシリコン、チャネル保護膜を連続堆積した後、チャネル保護膜21形成し、前記チャネル保護膜21をマスクとしてアモルファスシリコンにP等の不純物をイオン注入しn層を形成しチャネル保護膜型トランジスタを形成する(図6工程2)工程の違いによる。   The TFT array substrate shown in FIG. 6 constitutes the pixel of the IPS type liquid crystal display device shown in FIG. 3, and has more layers than the TFT array substrate shown in FIG. This is because, after the scanning line 2 is formed, a gate insulating film 9, amorphous silicon, and a channel protective film are continuously deposited so as to cover the scanning line 2, and then a channel protective film 21 is formed, and the channel protective film 21 is used as a mask. Impurities such as P are ion-implanted into amorphous silicon to form an n layer to form a channel protective film transistor (step 2 in FIG. 6).

実施の形態1にかかるIPS型液晶表示装置のTFTアレイ基板20の特徴的な構造は、アレイ基板20上において駆動電極5と対向電極6が信号線3よりも上層(即ち、対向基板30側)に配置されていることである。この配置にすることによりコンタクトホール14の形成及び信号線3の端子部から保護膜10を除去する工程と走査線2の端子部から絶縁膜9及び保護膜10を除去する工程を一度に実施することが出来る。よってマスク枚数が一枚減り製造コストを低減することが出来る。   The characteristic structure of the TFT array substrate 20 of the IPS-type liquid crystal display device according to the first embodiment is that the drive electrode 5 and the counter electrode 6 are above the signal line 3 on the array substrate 20 (that is, on the counter substrate 30 side). It is arranged in. With this arrangement, the formation of the contact hole 14 and the step of removing the protective film 10 from the terminal portion of the signal line 3 and the step of removing the insulating film 9 and the protective film 10 from the terminal portion of the scanning line 2 are performed at once. I can do it. Therefore, the number of masks can be reduced by one and the manufacturing cost can be reduced.

また、駆動電極5と対向電極6を信号線3と層を異にして対向基板30側の層に形成したことで、実施の形態5において後述する説明より推測できるように、図2に示す開口部50の端部に信号線3と隣接して設けられた対向電極6と前記信号線3との電位差により発生する電界の影響を軽減できることがわかった。従って開口部50側端部の対向電極を信号線3に近づけることができ、開口部50の面積を大きくできる。   Further, since the drive electrode 5 and the counter electrode 6 are formed in a layer on the counter substrate 30 side with the signal line 3 being different from the layer, the opening shown in FIG. 2 can be estimated as will be described later in Embodiment 5. It has been found that the influence of the electric field generated by the potential difference between the counter electrode 6 provided adjacent to the signal line 3 at the end of the part 50 and the signal line 3 can be reduced. Therefore, the counter electrode at the end of the opening 50 can be brought close to the signal line 3, and the area of the opening 50 can be increased.

また、図1において、駆動電極5と対向電極6は、TFTアレイ基板20と対向基板30に挟持される液晶と直接接しているため、液晶を効率的に駆動することができ、駆動電極5および対向電極6間の間隔を広くすることができる。従って、さらに、開口率が改善されるという効果が得られる。   In FIG. 1, since the drive electrode 5 and the counter electrode 6 are in direct contact with the liquid crystal sandwiched between the TFT array substrate 20 and the counter substrate 30, the liquid crystal can be driven efficiently. The interval between the counter electrodes 6 can be widened. Therefore, the effect that the aperture ratio is further improved can be obtained.

実施の形態2.
図7は、本発明の実施の形態2にかかる液晶表示装置の画素電極の構造を模式的に示したもので、図7(a)はその平面図、図7(b)は図7(a)のA−Aでの断面図、図8はアレイ基板のプロセスフローを示す図である。図において、1はガラス基板、2は走査線、3は信号線、4は薄膜トランジスタ(TFT)、5は駆動電極、6は対向電極、7は保持容量形成用電極、8は共通配線、9はゲート絶縁膜、10は保護膜、11は液晶、12はブラックマトリックス、14はコンタクトホール、15はトランジスタのソース電極、16はトランジスタのドレイン電極、 18はスルーホールである。また、20はアレイ基板(ガラス基板1、信号線3、駆動電極5、対向電極6等で構成されている)、30はアレイ基板20に対向して配置された表示画面となる対向基板、40は信号線3と対向電極6間の隙間であるスリット、50は画素の開口部である。
Embodiment 2. FIG.
FIG. 7 schematically shows the structure of the pixel electrode of the liquid crystal display device according to Embodiment 2 of the present invention. FIG. 7A is a plan view thereof, and FIG. 7B is FIG. ) Is a cross-sectional view taken along the line AA, and FIG. 8 is a diagram showing a process flow of the array substrate. In the figure, 1 is a glass substrate, 2 is a scanning line, 3 is a signal line, 4 is a thin film transistor (TFT), 5 is a drive electrode, 6 is a counter electrode, 7 is a storage capacitor forming electrode, 8 is a common wiring, A gate insulating film, 10 is a protective film, 11 is a liquid crystal, 12 is a black matrix, 14 is a contact hole, 15 is a source electrode of the transistor, 16 is a drain electrode of the transistor, and 18 is a through hole. Reference numeral 20 denotes an array substrate (consisting of a glass substrate 1, a signal line 3, a drive electrode 5, a counter electrode 6, etc.), 30 denotes a counter substrate serving as a display screen disposed facing the array substrate 20, and 40 Is a slit which is a gap between the signal line 3 and the counter electrode 6, and 50 is an opening of the pixel.

実施の形態1においては、共通配線8を対向電極6と同じ層に形成していたが、実施の形態2では、図8に示すように走査線2と同じ層、つまりガラス基板1の上に共通配線8を形成したものである。ソース電極15は信号線3と接続され、この信号線3はゲート絶縁膜9を介して前記走査線2および共通配線8上に積層して形成され、さらに保護膜10を介して駆動電極5、対向電極6が形成されている。なお、駆動電極5はコンタクトホール14を介してドレイン電極16と、対向電極6はスルーホール18を介して共通配線8と接続されている。薄膜トランジスタ(TFT)4については、チャネル保護膜型薄膜トランジスタを用いてもよい。   In the first embodiment, the common wiring 8 is formed in the same layer as the counter electrode 6. However, in the second embodiment, as shown in FIG. 8, the common wiring 8 is formed on the same layer as the scanning line 2, that is, on the glass substrate 1. A common wiring 8 is formed. The source electrode 15 is connected to the signal line 3, the signal line 3 is formed on the scanning line 2 and the common wiring 8 through the gate insulating film 9, and further the drive electrode 5 through the protective film 10. A counter electrode 6 is formed. The drive electrode 5 is connected to the drain electrode 16 through the contact hole 14, and the counter electrode 6 is connected to the common wiring 8 through the through hole 18. As for the thin film transistor (TFT) 4, a channel protective film type thin film transistor may be used.

実施の形態2にかかるIPS型液晶表示装置は、実施の形態1と同様、駆動電極5と対向電極6は信号線3と異なる液晶に近い層に形成されるので、液晶をより効率的に駆動できるので、駆動電極5、対向電極6間の間隔を広くするなど開口率を改善できる。さらに、共通配線8と走査線2とを同じ層に形成したので、共通配線8は走査線2とともに平坦なガラス基板1上に形成されることになり、共通配線8が段差部で断線する問題が発生するのを抑制でき、不良率の発生を軽減できる。従って製品の信頼性も向上する。また、実施の形態1では共通配線8の抵抗を下げるため対向電極6を薄膜化出来なかったが、実施の形態2では対向電極6の薄膜化が可能となる。対向電極6の薄膜化により電極間隔のばらつきが小さくなり画面全体にわたって輝度むらの少ない液晶表示装置を実現することが出来る。   In the IPS liquid crystal display device according to the second embodiment, the drive electrode 5 and the counter electrode 6 are formed in a layer close to the liquid crystal different from the signal line 3 as in the first embodiment, so that the liquid crystal is driven more efficiently. Therefore, the aperture ratio can be improved by increasing the distance between the drive electrode 5 and the counter electrode 6. Further, since the common wiring 8 and the scanning line 2 are formed in the same layer, the common wiring 8 is formed on the flat glass substrate 1 together with the scanning line 2, and the common wiring 8 is disconnected at the step portion. Can be suppressed, and the occurrence of defect rate can be reduced. Therefore, the reliability of the product is also improved. In the first embodiment, the counter electrode 6 cannot be thinned because the resistance of the common wiring 8 is lowered. However, in the second embodiment, the counter electrode 6 can be thinned. By reducing the thickness of the counter electrode 6, variations in electrode spacing are reduced, and a liquid crystal display device with less luminance unevenness over the entire screen can be realized.

実施の形態3.
図9は、本発明の実施の形態3にかかる液晶表示装置の一画素の構造を模式的に示したもので、図9(a)はその平面図、図9(b)は図9(a)のA−A′での断面図、図10はアレイ基板のプロセスフローである。図において、1はガラス基板、2は走査線、3は信号線、4は薄膜トランジスタ(TFT)、5は駆動電極、6は対向電極、7は保持容量形成用電極、8は共通配線、9はゲート絶縁膜、10は保護膜、11は液晶、12はブラックマトリックス、14はコンタクトホール、15はトランジスタのソース電極、16はトランジスタのドレイン電極である。また、20はアレイ基板(ガラス基板1、信号線3、駆動電極5、対向電極6等で構成されている)、30はアレイ基板20に対向して配置された表示画面となる対向基板、40は信号線3と対向電極6の間り隙間であるスリット、50は画素の開口部である。
Embodiment 3 FIG.
FIG. 9 schematically shows the structure of one pixel of the liquid crystal display device according to Embodiment 3 of the present invention. FIG. 9A is a plan view thereof, and FIG. 9B is FIG. ) Is a cross-sectional view taken along the line AA ′, and FIG. 10 is a process flow of the array substrate. In the figure, 1 is a glass substrate, 2 is a scanning line, 3 is a signal line, 4 is a thin film transistor (TFT), 5 is a drive electrode, 6 is a counter electrode, 7 is a storage capacitor forming electrode, 8 is a common wiring, A gate insulating film, 10 is a protective film, 11 is a liquid crystal, 12 is a black matrix, 14 is a contact hole, 15 is a source electrode of the transistor, and 16 is a drain electrode of the transistor. Reference numeral 20 denotes an array substrate (consisting of a glass substrate 1, a signal line 3, a drive electrode 5, a counter electrode 6, etc.), 30 denotes a counter substrate serving as a display screen disposed facing the array substrate 20, and 40 Is a slit that is a gap between the signal line 3 and the counter electrode 6, and 50 is an opening of the pixel.

TFTアレイ基板20を形成する際、保護膜10は窒化シリコン、酸化シリコン等の透明絶縁膜で形成され、保護膜10の表面は段差を有していた。しかし、実施の形態3では保護膜10を、形成される層の表面を平坦化する機能を有したアクリル−メラミン系またはアクリル−エポキシ系などの材料を用いて形成することによって、図9(b)、図10に示すように保護膜10の表面の段差を無くし、平坦化したものである。   When the TFT array substrate 20 was formed, the protective film 10 was formed of a transparent insulating film such as silicon nitride or silicon oxide, and the surface of the protective film 10 had a step. However, in Embodiment 3, the protective film 10 is formed using a material such as an acrylic-melamine system or an acrylic-epoxy system having a function of flattening the surface of the layer to be formed, so that FIG. 10), as shown in FIG. 10, the surface level difference of the protective film 10 is eliminated and the surface is flattened.

実施の形態3にかかるIPS型液晶表示装置は、保護膜10の表面を平坦化することにより、表示画面全体にわたってアレイ基板の表面と対向基板30との間の距離(ギャップ)を精度よく均一に構成することが可能となり、画面全体にわたって輝度むらの少ない液晶表示装置を製作することが出来る。また、保護膜10の段差部におけるクラック等による不良発生率も小さくなり歩留まりが改善される。また、平坦化により液晶の配向に必要なラビング処理が均一にかかり配向乱れが少ない高品位の液晶表示装置を実現することが出来る。   In the IPS-type liquid crystal display device according to the third embodiment, the surface of the protective film 10 is flattened so that the distance (gap) between the surface of the array substrate and the counter substrate 30 is accurately and uniformly over the entire display screen. This makes it possible to manufacture a liquid crystal display device with less luminance unevenness over the entire screen. In addition, the defect occurrence rate due to cracks or the like in the step portion of the protective film 10 is reduced, and the yield is improved. In addition, a high-quality liquid crystal display device can be realized with uniform rubbing treatment necessary for liquid crystal alignment and less alignment disorder.

また、実施の形態1と同様に、駆動電極5と対向電極6を信号線3の形成されている層よりも液晶に近い層に設けたので、効率的に液晶を駆動でき、駆動電極5、対向電極6間の間隔を広げることができるので、開口率も改善されるという効果もある。   Similarly to the first embodiment, since the drive electrode 5 and the counter electrode 6 are provided in a layer closer to the liquid crystal than the layer in which the signal line 3 is formed, the liquid crystal can be driven efficiently. Since the interval between the counter electrodes 6 can be widened, there is an effect that the aperture ratio is also improved.

実施の形態4.
図11は、本発明の実施の形態4にかかるIPS型液晶表示装置の一画素の構造を模式的に示したもので、図11(a)はその平面図、図11(b)は図11(a)のA−A′での断面図である。図において、1はガラス基板、2は走査線、3は信号線、4は薄膜トランジスタ(TFT)、5は駆動電極、6は対向電極、7は保持容量形成用電極、8は共通配線、9はゲート絶縁膜、10は保護膜、11は液晶、14はコンタクトホール、15は薄膜トランジスタ(TFT)4のソース電極、16は薄膜トランジスタ(TFT)のドレイン電極である。また、20はアレイ基板(ガラス基板1、信号線3、駆動電極5、対向電極6等で構成されている)、30はアレイ基板20に対向して配置された表示画面となる対向基板、60はガラス基板1に設けられた遮光膜である。
Embodiment 4 FIG.
FIG. 11 schematically shows the structure of one pixel of the IPS liquid crystal display device according to the fourth exemplary embodiment of the present invention. FIG. 11 (a) is a plan view thereof, and FIG. 11 (b) is FIG. It is sectional drawing in AA 'of (a). In the figure, 1 is a glass substrate, 2 is a scanning line, 3 is a signal line, 4 is a thin film transistor (TFT), 5 is a drive electrode, 6 is a counter electrode, 7 is a storage capacitor forming electrode, 8 is a common wiring, A gate insulating film, 10 is a protective film, 11 is a liquid crystal, 14 is a contact hole, 15 is a source electrode of the thin film transistor (TFT) 4, and 16 is a drain electrode of the thin film transistor (TFT). Reference numeral 20 denotes an array substrate (consisting of a glass substrate 1, a signal line 3, a drive electrode 5, a counter electrode 6 and the like), 30 denotes a counter substrate serving as a display screen disposed facing the array substrate 20, 60 Is a light-shielding film provided on the glass substrate 1.

実施の形態4は、実施の形態1から実施の形態3の液晶表示装置の画素構造において、信号線3と対向電極6の間のスリット40(図18(a)参照)からの漏れ光を遮光する遮光膜60をガラス基板1の上に形成したことを特徴とするものである。以下、図11(a)、図11(b)に基づいて実施の形態4にかかる液晶表示装置の構造を説明する。   In the pixel structure of the liquid crystal display device according to the first to third embodiments, the fourth embodiment blocks light leaked from the slit 40 (see FIG. 18A) between the signal line 3 and the counter electrode 6. The light shielding film 60 to be formed is formed on the glass substrate 1. The structure of the liquid crystal display device according to the fourth embodiment will be described below with reference to FIGS. 11 (a) and 11 (b).

図11(b)において、ガラス基板1上に遮光膜60を形成する。図11(b)に図示しないが走査線2も遮光膜60と同じ層に形成されている。前記走査線2は薄膜トランジスタ(TFT)4のゲート電極としても機能する。この走査線2、遮光膜60上にゲート絶縁膜9を積層する。このゲート絶縁膜9上に信号線3を、遮光膜60と重なる位置に形成する。また、薄膜トランジスタ(TFT)4もゲート絶縁膜9上に形成される。前記薄膜トランジスタ(TFT)4はチャネルエッチ型TFT、チャネル保護膜型TFTのどちらを用いてもよい。薄膜トランジスタ(TFT)4のソース電極15、ドレイン電極16も信号線3と同じ層に形成して、さらに保護膜10を積層する。続いて保護膜10にコンタクトホール14を形成し、保護膜10上に設けられた駆動電極5と、ゲート絶縁膜9上に設けられた薄膜トランジスタ(TFT)4のドレイン電極とをコンタクトホール14を介して接続する。   In FIG. 11B, a light shielding film 60 is formed on the glass substrate 1. Although not shown in FIG. 11B, the scanning line 2 is also formed in the same layer as the light shielding film 60. The scanning line 2 also functions as a gate electrode of a thin film transistor (TFT) 4. A gate insulating film 9 is laminated on the scanning line 2 and the light shielding film 60. The signal line 3 is formed on the gate insulating film 9 at a position overlapping the light shielding film 60. A thin film transistor (TFT) 4 is also formed on the gate insulating film 9. The thin film transistor (TFT) 4 may be either a channel etch type TFT or a channel protective film type TFT. The source electrode 15 and the drain electrode 16 of the thin film transistor (TFT) 4 are also formed in the same layer as the signal line 3, and the protective film 10 is further laminated. Subsequently, a contact hole 14 is formed in the protective film 10, and the drive electrode 5 provided on the protective film 10 and the drain electrode of the thin film transistor (TFT) 4 provided on the gate insulating film 9 are connected via the contact hole 14. Connect.

駆動電極5と同様に保護膜10上に対向電極6も形成される。対向電極6は遮光膜60と重なるような位置において、ドレイン電極16と保護膜10を介して重ねて設けられて、駆動電極5の電位を保持する蓄積容量7を形成する。また、対向電極6は同じ層に設けられた共通配線8と接続される。図11(a)の画素の両端部に破線が示されている。この破線は図11(b)に示すガラス基板1上に設けられた遮光膜60の図11(a)における位置を示している。この破線が示すように両端の対向電極6は遮光膜60に重なるように形成されることにより、信号線3と対向電極6の間のスリット40(図18(a)参照)を覆っていることが分かる。   Similar to the drive electrode 5, the counter electrode 6 is also formed on the protective film 10. The counter electrode 6 is provided so as to overlap with the light shielding film 60 through the drain electrode 16 and the protective film 10 to form a storage capacitor 7 that holds the potential of the drive electrode 5. The counter electrode 6 is connected to a common wiring 8 provided on the same layer. Broken lines are shown at both ends of the pixel in FIG. This broken line indicates the position of the light shielding film 60 provided on the glass substrate 1 shown in FIG. 11B in FIG. As shown by the broken line, the opposing electrodes 6 at both ends are formed so as to overlap the light shielding film 60, thereby covering the slit 40 (see FIG. 18A) between the signal line 3 and the opposing electrode 6. I understand.

実施の形態4では、駆動電極5と対向電極6を保護膜10上に形成したが、駆動電極5と信号線3とをゲート絶縁膜9上に同時に形成し、窒化シリコン等を用い保護膜を形成した後、対向電極6を形成してもよい。この場合駆動電極5と対向電極6は別層にて形成される。実施の形態4においては、遮光膜60をガラス基板1上に形成したことにより信号線3と対向電極6との間のスリット40(図示せず)からの光漏れが生じないので、対向基板30のブラックマトリックス(BM)12の幅が細くできたり、BM12で信号線3方向の遮光を行わなくてもよくなる。従って、ブラックマトリックス12を省くことができ、開口部を大きく取ることができるようになった。   In the fourth embodiment, the drive electrode 5 and the counter electrode 6 are formed on the protective film 10, but the drive electrode 5 and the signal line 3 are simultaneously formed on the gate insulating film 9, and a protective film is formed using silicon nitride or the like. After the formation, the counter electrode 6 may be formed. In this case, the drive electrode 5 and the counter electrode 6 are formed in separate layers. In the fourth embodiment, since the light shielding film 60 is formed on the glass substrate 1, light leakage from the slit 40 (not shown) between the signal line 3 and the counter electrode 6 does not occur. Thus, the width of the black matrix (BM) 12 can be narrowed, or the light shielding in the direction of the signal line 3 does not have to be performed by the BM 12. Therefore, the black matrix 12 can be omitted, and a large opening can be obtained.

また、液晶表示装置はTFTアレイ基板とカラーフィルタ付きの対向基板とを重ねて組み合わせ、これらの基板間に液晶11を封入し、駆動回路を接続して製造される。しかし、TFTアレイ基板と対向基板とを重ね合わせる工程で重ね合わせ誤差が生じることがあり、ブラックマトリックスはTFTアレイ基板20のスリット40からの漏れ光を確実に遮光できるように、前記重ね合わせ誤差を考慮して遮光領域を大きく取らねばならなかった(図18(a)参照)。そこで、遮光膜60をTFTアレイ基板20に設けることで、スリット等漏れ光の透過部を確実に遮光することができ、TFTアレイ基板と対向基板との重ね合わせ誤差を考慮する必要がなくなった。従って、ブラックマトリックス12を必要最小限のサイズにまとめることができ、開口部を大きくすることができる。   The liquid crystal display device is manufactured by stacking and combining a TFT array substrate and a counter substrate with a color filter, enclosing the liquid crystal 11 between these substrates, and connecting a drive circuit. However, an overlay error may occur in the process of superimposing the TFT array substrate and the counter substrate, and the black matrix reduces the overlay error so that light leaked from the slit 40 of the TFT array substrate 20 can be reliably blocked. In consideration of this, it was necessary to take a large light-shielding area (see FIG. 18A). Therefore, by providing the light-shielding film 60 on the TFT array substrate 20, it is possible to reliably shield light transmission portions such as slits, and there is no need to consider the overlay error between the TFT array substrate and the counter substrate. Therefore, the black matrix 12 can be gathered to the minimum necessary size, and the opening can be enlarged.

また、実施の形態4にかかるIPS型液晶表示装置は、実施の形態1にかかるIPS型液晶表示装置と同様、駆動電極5と対向電極6を液晶に近い層に設けたので、効率的に液晶を駆動でき、電極間の間隔を広げたりすることができるので、開口率を改善できるという効果がある。   Further, in the IPS liquid crystal display device according to the fourth embodiment, similarly to the IPS liquid crystal display device according to the first embodiment, the drive electrode 5 and the counter electrode 6 are provided in a layer close to the liquid crystal. Can be driven and the interval between the electrodes can be widened, so that the aperture ratio can be improved.

実施の形態5.
図12は、実施の形態5にかかるIPS型液晶表示装置の一画素の構造を模式的に示したもので、図12(a)はその平面図、図12(b)は図12(a)のA−A′での断面図である。図において、1はガラス基板、2は走査線、3は信号線、4は薄膜トランジスタ(TFT)、5は駆動電極、6は対向電極、7は保持容量形成用電極、8は共通配線、9はゲート絶縁膜、10は保護膜、11は液晶、12はブラックマトリックス、14はコンタクトホール、15はトランジスタのソース電極、16はトランジスタのドレイン電極である。また、20はアレイ基板(ガラス基板1、信号線3、駆動電極5、対向電極6等で構成されている)、30はアレイ基板20に対向して配置された表示画面となる対向基板である。
Embodiment 5 FIG.
FIG. 12 schematically shows the structure of one pixel of the IPS liquid crystal display device according to the fifth embodiment. FIG. 12 (a) is a plan view thereof, and FIG. 12 (b) is a diagram of FIG. 12 (a). It is sectional drawing in AA '. In the figure, 1 is a glass substrate, 2 is a scanning line, 3 is a signal line, 4 is a thin film transistor (TFT), 5 is a drive electrode, 6 is a counter electrode, 7 is a storage capacitor forming electrode, 8 is a common wiring, A gate insulating film, 10 is a protective film, 11 is a liquid crystal, 12 is a black matrix, 14 is a contact hole, 15 is a source electrode of the transistor, and 16 is a drain electrode of the transistor. Reference numeral 20 denotes an array substrate (comprised of a glass substrate 1, a signal line 3, a drive electrode 5, a counter electrode 6 and the like), and 30 denotes a counter substrate serving as a display screen disposed facing the array substrate 20. .

実施の形態5は、実施の形態1と同様に駆動電極5および対向電極6を信号線3よりも上層に形成し、さらに信号線3を覆うように対向電極6を形成することにより、信号線3からの漏れ電界の影響を受けにくくすると共に信号線3と対向電極6の間のスリット40(図18(a)参照)からの漏れ光が生じないように構成したことを特徴とするものである。また、図13は、信号線3を覆うように形成した駆動電極5と、この駆動電極5と同じ層に形成された対向電極6との間に発生する電位の変化をシミュレートした結果を示す図である。なお、図13は、相対透過率50%の中間調に白ウインドウを表示したとき、ウインドウ部上部または下部における電位を計算したものである。   In the fifth embodiment, similarly to the first embodiment, the drive electrode 5 and the counter electrode 6 are formed in an upper layer than the signal line 3, and the counter electrode 6 is formed so as to cover the signal line 3. 3 is configured to be less affected by the leakage electric field from 3 and to prevent leakage light from the slit 40 between the signal line 3 and the counter electrode 6 (see FIG. 18A). is there. FIG. 13 shows a result of simulating a change in potential generated between the drive electrode 5 formed so as to cover the signal line 3 and the counter electrode 6 formed in the same layer as the drive electrode 5. FIG. FIG. 13 shows the calculated potential at the upper or lower portion of the window when a white window is displayed in a halftone with a relative transmittance of 50%.

信号線3よりも下層に駆動電極5と対向電極6を有する従来のIPS型液晶表示装置のTFTアレイ基板における電位分布を示す図21と図13とを比較すると、図13では、信号線3と対向電極6との電位差より発生する電界が、信号線3を覆うように上部に配置されている対向電極6により遮蔽されているので、開口部50の信号線3に近い領域と信号線3より離れた領域の電位分布はほぼ対称であることがわかる。   FIG. 21 showing the potential distribution in the TFT array substrate of the conventional IPS type liquid crystal display device having the drive electrode 5 and the counter electrode 6 below the signal line 3 is compared with FIG. Since the electric field generated by the potential difference with the counter electrode 6 is shielded by the counter electrode 6 disposed at the upper part so as to cover the signal line 3, the region near the signal line 3 in the opening 50 and the signal line 3 It can be seen that the potential distribution in the remote region is almost symmetrical.

このように、実施の形態5にかかるIPS型液晶表示装置のTFTアレイ基板20は、駆動電極5および対向電極6を信号線3よりも上層に設け、かつ信号線3を覆うように対向電極6を形成したことにより、信号線3と対向電極6との間に発生する電界の、駆動電極5と対向電極6との間に発生する電界に対する影響を大幅に軽減できるので、開口部50端部の対向電極6を信号線3にさらに近づけることができ、開口部50の総面積を広くすることが可能になる。   As described above, in the TFT array substrate 20 of the IPS liquid crystal display device according to the fifth embodiment, the driving electrode 5 and the counter electrode 6 are provided in an upper layer than the signal line 3 and the counter electrode 6 is covered so as to cover the signal line 3. Since the influence of the electric field generated between the signal line 3 and the counter electrode 6 on the electric field generated between the drive electrode 5 and the counter electrode 6 can be greatly reduced, the end of the opening 50 can be reduced. The counter electrode 6 can be made closer to the signal line 3 and the total area of the opening 50 can be increased.

また、対向電極6は信号線3を覆うように形成されているので、漏れ光の遮光も確実にでき、ブラックマトリックス12をなくすことも可能になる。従って、開口部50の面積を広げることができるので、高輝度な液晶表示装置を提供することが可能になり、また、ブラックマトリックス12を設ける工程も削減できるので生産性が改善され、かつ低コストで液晶表示装置が製造できるようになった。さらに、実施の形態1と同様、駆動電極5と対向電極6は液晶に近い層に形成されるので、液晶を効率的に駆動でき、電極間の間隔を広げることができ、開口率も改善される。   Further, since the counter electrode 6 is formed so as to cover the signal line 3, the leakage light can be reliably shielded and the black matrix 12 can be eliminated. Therefore, since the area of the opening 50 can be increased, a high-brightness liquid crystal display device can be provided, and the process of providing the black matrix 12 can be reduced, so that productivity is improved and cost is reduced. Liquid crystal display devices can now be manufactured. Further, as in the first embodiment, since the drive electrode 5 and the counter electrode 6 are formed in a layer close to the liquid crystal, the liquid crystal can be driven efficiently, the distance between the electrodes can be increased, and the aperture ratio is also improved. The

実施の形態6.
図14は、実施の形態6にかかるIPS型液晶表示装置の一画素の構造を模式的に示したもので、図14(a)はその平面図、図14(b)は図14(a)のA−Aでの断面図である。なお、図14に示す実施の形態6にかかるIPS型液晶表示装置の画素の構成は、基本的には図12に示す実施の形態5にかかるIPS型液晶表示装置の画素の構成と同様であるので説明は省略する。実施の形態5では、信号線3を完全に覆う構造の対向電極6を設けた場合を示したが、図14に示す実施の形態6にかかるIPS型液晶表示装置の画素の対向電極6のように、信号線3の一部を覆う構造の対向電極6を用いてもよい。
Embodiment 6 FIG.
FIG. 14 schematically shows the structure of one pixel of the IPS liquid crystal display device according to the sixth embodiment. FIG. 14 (a) is a plan view, and FIG. 14 (b) is FIG. 14 (a). It is sectional drawing in AA. The pixel configuration of the IPS liquid crystal display device according to the sixth embodiment shown in FIG. 14 is basically the same as the pixel configuration of the IPS liquid crystal display device according to the fifth embodiment shown in FIG. Therefore, explanation is omitted. Although the case where the counter electrode 6 having a structure that completely covers the signal line 3 is provided in the fifth embodiment, the counter electrode 6 of the pixel of the IPS liquid crystal display device according to the sixth embodiment shown in FIG. Alternatively, the counter electrode 6 having a structure covering a part of the signal line 3 may be used.

実施の形態6によれば、対向電極6を信号線3の一部を覆うように形成しているので、信号線3と対向電極6との電位差により発生する電界が駆動電極5と対向電極6の間の電界に及ぼす影響を軽減することができるとともに、信号線3と対向電極6との間のスリット40を透過する漏れ光の遮光も行うことができるので、ブラックマトリックス12の幅を細くしたり、ブラックマトリックス12をなくすことも可能になり、開口部の広い高輝度な液晶表示装置を実現できる。また、ブラックマトリックス12をなくすことで、ブラックマトリックス12を設ける工程を減らすことができるので生産性も向上する。また、信号線3と対向電極6の重なる面積が小さくなるので信号線3と対向電極6の間の短絡欠陥の発生を少なくすることがわかる。さらに、信号線3と対向電極6の重なる面積が小さくなるので、信号線3と対向電極6との間の容量を小さくでき、配線の負荷が減少し駆動が容易となる。   According to the sixth embodiment, since the counter electrode 6 is formed so as to cover a part of the signal line 3, the electric field generated by the potential difference between the signal line 3 and the counter electrode 6 is generated by the drive electrode 5 and the counter electrode 6. Since the influence on the electric field between the signal line 3 and the counter electrode 6 can be reduced and the leakage light transmitted through the slit 40 can be blocked, the width of the black matrix 12 is reduced. Alternatively, the black matrix 12 can be eliminated, and a high-brightness liquid crystal display device with a wide opening can be realized. Further, by eliminating the black matrix 12, the process of providing the black matrix 12 can be reduced, so that the productivity is improved. It can also be seen that the area where the signal line 3 and the counter electrode 6 overlap is reduced, so that the occurrence of short-circuit defects between the signal line 3 and the counter electrode 6 is reduced. Furthermore, since the area where the signal line 3 and the counter electrode 6 overlap is reduced, the capacitance between the signal line 3 and the counter electrode 6 can be reduced, the wiring load is reduced, and driving is facilitated.

実施の形態7.
図15は、実施の形態7にかかるIPS型液晶表示装置の一画素の構造を模式的に示したもので、図12(a)はその平面図、図12(b)は図12(a)のA−A′での断面図である。なお、図15に示す実施の形態7にかかるIPS型液晶表示装置の画素の構成は、図14に示す実施の形態5にかかるIPS型液晶表示装置の画素の構成と同様であるので、説明は省略する。実施の形態7は、図14に示すように例えば実施の形態6による液晶表示装置の画素構造において、走査線2の上まで対向電極6を拡大して形成し、前記対向電極6を用いて、この画素と隣接する他の画素の対向電極6を接続したことを特徴とするものである。
Embodiment 7 FIG.
FIG. 15 schematically shows the structure of one pixel of the IPS liquid crystal display device according to the seventh embodiment. FIG. 12 (a) is a plan view, and FIG. 12 (b) is FIG. 12 (a). It is sectional drawing in AA '. The configuration of the pixel of the IPS liquid crystal display device according to the seventh embodiment shown in FIG. 15 is the same as the configuration of the pixel of the IPS liquid crystal display device according to the fifth embodiment shown in FIG. Omitted. In the pixel structure of the liquid crystal display device according to the sixth embodiment, for example, as shown in FIG. 14, the seventh embodiment is formed by enlarging the counter electrode 6 over the scanning line 2, and using the counter electrode 6, The counter electrode 6 of another pixel adjacent to this pixel is connected.

このような構造を用いることにより対向電極6の幅を太くなり、対向電極6の抵抗が下がり負荷が低減されるので駆動が容易となる。また、共通配線8に断線が生じても走査線2上の対向電極6から電位が供給されるので、表示上の不良とならない。従って製品の信頼性が高められる。なお、実施の形態7による対向電極6の構造は、実施の形態7のみならず他の実施の形態にも適用することは可能であり、同様の効果を奏することはいうまでもない。   By using such a structure, the width of the counter electrode 6 is increased, the resistance of the counter electrode 6 is reduced, and the load is reduced, so that driving is facilitated. Further, even if the common wiring 8 is disconnected, the potential is supplied from the counter electrode 6 on the scanning line 2, so that there is no display defect. Therefore, the reliability of the product is improved. Note that the structure of the counter electrode 6 according to the seventh embodiment can be applied not only to the seventh embodiment but also to other embodiments, and it goes without saying that the same effect can be obtained.

実施の形態8.
図16は、本発明の実施の形態8にかかる液晶表示装置の一画素中の保持容量部の断面構造を模式的に示したものである。図において、17はガラス基板1の上に形成された保持容量増加のための電極、16は薄膜トランジスタ(TFT)のドレイン電極であり、図に示すように実施の形態8にかかる液晶表示装置の保持容量部は、保持容量増加のための電極17がゲート絶縁膜9を介して薄膜トランジスタ(TFT)のドレイン電極16とは別層(例えば、走査線2の層)に重ねて積層して形成されている。このように、保持容量部の電極を積層構造とすることにより、保持容量を形成するための電極の面積を小さくすることが可能となるので、その結果画素の開口部50(図示せず)を広くすることができる。
Embodiment 8 FIG.
FIG. 16 schematically shows a cross-sectional structure of the storage capacitor portion in one pixel of the liquid crystal display device according to the eighth embodiment of the present invention. In the figure, 17 is an electrode for increasing the storage capacity formed on the glass substrate 1, and 16 is a drain electrode of a thin film transistor (TFT). As shown in the figure, the liquid crystal display device according to the eighth embodiment is held. The capacitor portion is formed by laminating the electrode 17 for increasing the storage capacitor on the layer separate from the drain electrode 16 of the thin film transistor (TFT) via the gate insulating film 9 (for example, the layer of the scanning line 2). Yes. As described above, by forming the electrode of the storage capacitor portion in a laminated structure, the area of the electrode for forming the storage capacitor can be reduced, and as a result, the opening 50 (not shown) of the pixel is formed. Can be wide.

実施の形態9.
図17は、実施の形態9にかかるTFTアレイ基板のプロセスフローを示す図である。図17において、1はガラス基板、2は走査線、3は信号線、4は薄膜トランジスタ(TFT)、5は駆動電極、6は対向電極、8は共通配線、9はゲート絶縁膜、10は保護膜、14はコンタクトホール、15はトランジスタのソース電極、16はトランジスタのドレイン電極、19は第二の保護膜である。また、アレイ基板20は、ガラス基板1、信号線3、駆動電極5、対向電極6等で構成されている。
Embodiment 9 FIG.
FIG. 17 is a diagram illustrating a process flow of the TFT array substrate according to the ninth embodiment. In FIG. 17, 1 is a glass substrate, 2 is a scanning line, 3 is a signal line, 4 is a thin film transistor (TFT), 5 is a drive electrode, 6 is a counter electrode, 8 is a common wiring, 9 is a gate insulating film, and 10 is a protective film. 14 is a contact hole, 15 is a source electrode of the transistor, 16 is a drain electrode of the transistor, and 19 is a second protective film. The array substrate 20 includes a glass substrate 1, a signal line 3, a drive electrode 5, a counter electrode 6, and the like.

実施の形態9では、図4から図6に示すTFTアレイ基板に第二の保護膜19を形成したものである。従って、実施の形態9にかかる液晶表示装置の一画素の構造は実施の形態1と同様である。以下、実施の形態9にかかる液晶表示装置の製造方法について説明する。実施の形態9におけるTFTアレイ基板のプロセスフローは、対向電極6の形成工程まで実施の形態1と同様である。実施の形態9では対向電極6の上層に第二の保護膜19を形成するところに特徴がある。   In the ninth embodiment, a second protective film 19 is formed on the TFT array substrate shown in FIGS. Therefore, the structure of one pixel of the liquid crystal display device according to the ninth embodiment is the same as that of the first embodiment. A method for manufacturing the liquid crystal display device according to the ninth embodiment will be described below. The process flow of the TFT array substrate in the ninth embodiment is the same as that in the first embodiment up to the step of forming the counter electrode 6. The ninth embodiment is characterized in that the second protective film 19 is formed on the upper layer of the counter electrode 6.

駆動電極5と対向電極6の間に第二の保護膜19が形成されることにより、異物による上記駆動電極5と対向電極6の短絡を防ぐことができ歩留まりが向上する。また駆動電極5及び対向電極6による段差を平坦にすることが出来るので、液晶の配向に必要なラビング処理が均一にかかり配向乱れが少ない高品位の液晶表示装置を実現することが出来る。   By forming the second protective film 19 between the drive electrode 5 and the counter electrode 6, a short circuit between the drive electrode 5 and the counter electrode 6 due to foreign matter can be prevented, and the yield is improved. Further, since the level difference between the drive electrode 5 and the counter electrode 6 can be flattened, a high-quality liquid crystal display device can be realized in which the rubbing treatment necessary for the alignment of the liquid crystal is uniformly performed and the alignment is not disturbed.

この発明の実施の形態1にかかる面内スイッチング型液晶表示装置の一画素の構造を示す断面図である。It is sectional drawing which shows the structure of one pixel of the in-plane switching type liquid crystal display device concerning Embodiment 1 of this invention. この発明の実施の形態1にかかる面内スイッチング型液晶表示装置の一画素の構造を示す平面図である。It is a top view which shows the structure of one pixel of the in-plane switching type liquid crystal display device concerning Embodiment 1 of this invention. この発明の実施の形態1にかかる面内スイッチング型液晶表示装置の一画素の構造を示す平面図および断面図である。It is the top view and sectional drawing which show the structure of one pixel of the in-plane switching type liquid crystal display device concerning Embodiment 1 of this invention. この発明の実施の形態1にかかる面内スイッチング型液晶表示装置のTFTアレイ基板のプロセスフローを示す図である。It is a figure which shows the process flow of the TFT array substrate of the in-plane switching type liquid crystal display device concerning Embodiment 1 of this invention. この発明の実施の形態1にかかる面内スイッチング型液晶表示装置のTFTアレイ基板のプロセスフローを示す図である。It is a figure which shows the process flow of the TFT array substrate of the in-plane switching type liquid crystal display device concerning Embodiment 1 of this invention. この発明の実施の形態1にかかる面内スイッチング型液晶表示装置のTFTアレイ基板のプロセスフローを示す図である。It is a figure which shows the process flow of the TFT array substrate of the in-plane switching type liquid crystal display device concerning Embodiment 1 of this invention. この発明の実施の形態2にかかる面内スイッチング型液晶表示装置の一画素の構造を示す平面図および断面図である。It is the top view and sectional drawing which show the structure of one pixel of the in-plane switching type liquid crystal display device concerning Embodiment 2 of this invention. この発明の実施の形態2にかかる面内スイッチング型液晶表示装置のTFTアレイ基板のプロセスフローを示す図である。It is a figure which shows the process flow of the TFT array substrate of the in-plane switching type liquid crystal display device concerning Embodiment 2 of this invention. この発明の実施の形態3にかかる面内スイッチング型液晶表示装置の一画素の構造を示す平面図および断面図である。It is the top view and sectional drawing which show the structure of one pixel of the in-plane switching type liquid crystal display device concerning Embodiment 3 of this invention. この発明の実施の形態3にかかる面内スイッチング型液晶表示装置のTFTアレイ基板のプロセスフローを示す断面図である。It is sectional drawing which shows the process flow of the TFT array substrate of the in-plane switching type liquid crystal display device concerning Embodiment 3 of this invention. この発明の実施の形態4にかかる面内スイッチング型液晶表示装置の一画素の構造を示す平面図および断面図である。It is the top view and sectional drawing which show the structure of one pixel of the in-plane switching type liquid crystal display device concerning Embodiment 4 of this invention. この発明の実施の形態5にかかる面内スイッチング型液晶表示装置の一画素の構造を示す平面図および断面図である。It is the top view and sectional drawing which show the structure of one pixel of the in-plane switching type liquid crystal display device concerning Embodiment 5 of this invention. 駆動電極および対向電極が信号線より上層にあるときの電位分布を示す図である。It is a figure which shows electric potential distribution when a drive electrode and a counter electrode exist in a layer above a signal line. この発明の実施の形態6にかかる面内スイッチング型液晶表示装置の一画素の構造を示す平面図および断面図である。It is the top view and sectional drawing which show the structure of one pixel of the in-plane switching type liquid crystal display device concerning Embodiment 6 of this invention. この発明の実施の形態7にかかる面内スイッチング型液晶表示装置の一画素の構造を示す平面図および断面図である。It is the top view and sectional drawing which show the structure of one pixel of the in-plane switching type liquid crystal display device concerning Embodiment 7 of this invention. この発明の実施の形態8にかかる面内スイッチング型液晶表示装置の一画素の構造を示す断面図である。It is sectional drawing which shows the structure of one pixel of the in-plane switching type liquid crystal display device concerning Embodiment 8 of this invention. この発明の実施の形態9にかかる面内スイッチング型液晶表示装置のTFTアレイ基板のプロセスフローを示す図である。It is a figure which shows the process flow of the TFT array substrate of the in-plane switching type liquid crystal display device concerning Embodiment 9 of this invention. 従来の面内スイッチング型液晶表示装置の一画素の構造を示す平面図および断面図である。It is the top view and sectional drawing which show the structure of one pixel of the conventional in-plane switching type liquid crystal display device. 従来の面内スイッチング型液晶表示装置の一画素の等価回路を示す図である。It is a figure which shows the equivalent circuit of 1 pixel of the conventional in-plane switching type liquid crystal display device. 従来の面内スイッチング型液晶表示装置の構成を示す構成図である。It is a block diagram which shows the structure of the conventional in-plane switching type liquid crystal display device. 駆動電極および対向電極が信号線より下層にあるときの電位分布を示す図である。It is a figure which shows potential distribution when a drive electrode and a counter electrode are in a lower layer from a signal line. クロストークを示す図である。It is a figure which shows crosstalk.

符号の説明Explanation of symbols

1 ガラス基板 2 走査線 3 信号線
4 薄膜トランジスタ(TFT) 5 駆動電極 6 対向電極
7 保持容量形成用電極 8 共通配線 9 ゲート絶縁膜
10 保護膜 11 液晶 12 ブラックマトリックス(BM)
13 保持容量 14 コンタクトホール
15 ソース電極 16 ドレイン電極
17保持容量増加のための電極 18 スルーホール
19 第二の保護膜 20 アレイ基板 21 チャネル保護膜 30 対向基板 40 スリット 50 開口部 60 遮光膜
DESCRIPTION OF SYMBOLS 1 Glass substrate 2 Scan line 3 Signal line 4 Thin-film transistor (TFT) 5 Drive electrode 6 Counter electrode 7 Electrode for retention capacity formation 8 Common wiring 9 Gate insulating film 10 Protective film 11 Liquid crystal 12 Black matrix (BM)
13 Holding Capacitance 14 Contact Hole 15 Source Electrode 16 Drain Electrode
17 Electrode for increasing retention capacity 18 Through hole 19 Second protective film 20 Array substrate 21 Channel protective film 30 Counter substrate 40 Slit 50 Opening 60 Light shielding film

Claims (8)

走査信号を伝達する走査線、映像信号を伝達する信号線、前記走査線と前記信号線が交差してなる格子状の画素、前記画素に設けられて前記走査線および前記信号線と接続され、走査信号に基づいて映像信号のスイッチングを行う薄膜トランジスタ、この薄膜トランジスタと接続された駆動電極、この駆動電極と対向するように配置された対向電極、この対向電極と他の画素の対向電極とを相互に接続する共通配線を備えたTFTアレイ基板と、このTFTアレイ基板に対向するように設けられた対向基板と、前記TFTアレイ基板と前記対向基板との間に封入され、前記駆動電極および対向電極が基板面に平行な電界を発生させて駆動する液晶とを備えた面内スイッチング型液晶表示装置において、前記TFTアレイ基板は、前記駆動電極および対向電極を前記信号線の形成される層とは異なる前記液晶に近い層に形成されたことを特徴とする面内スイッチング型液晶表示装置。 A scanning line for transmitting a scanning signal, a signal line for transmitting a video signal, a grid-like pixel formed by intersecting the scanning line and the signal line, provided in the pixel and connected to the scanning line and the signal line; A thin film transistor that performs switching of a video signal based on a scanning signal, a drive electrode connected to the thin film transistor, a counter electrode disposed to face the drive electrode, and the counter electrode and a counter electrode of another pixel are mutually connected A TFT array substrate having a common wiring to be connected, a counter substrate provided so as to face the TFT array substrate, and sealed between the TFT array substrate and the counter substrate, and the drive electrode and the counter electrode are In an in-plane switching liquid crystal display device including a liquid crystal that is driven by generating an electric field parallel to the substrate surface, the TFT array substrate includes the driving electrode. Plane switching type liquid crystal display device characterized in that it is formed in a layer closer to the different liquid crystal and a counter electrode layer formed of the signal lines and. TFTアレイ基板は、TFTアレイ基板面に平行な電界を発生させて液晶を駆動する駆動電極と対向電極とを備えたものであって、少なくとも前記対向電極は、前記信号線の形成されている層とは異なる液晶に近い層に形成されていることを特徴とする請求項1に記載の面内スイッチング型液晶表示装置。 The TFT array substrate is provided with a drive electrode that generates an electric field parallel to the surface of the TFT array substrate to drive the liquid crystal and a counter electrode, and at least the counter electrode is a layer in which the signal line is formed. The in-plane switching type liquid crystal display device according to claim 1, wherein the in-plane switching type liquid crystal display device is formed in a layer close to a liquid crystal different from the above. TFTアレイ基板は、信号線の一部または全部を覆うように形成した対向電極を有することを特徴とする請求項2に記載の面内スイッチング型液晶表示装置。 3. The in-plane switching type liquid crystal display device according to claim 2, wherein the TFT array substrate has a counter electrode formed so as to cover part or all of the signal lines. TFTアレイ基板は、少なくとも対向電極を走査線とは異なる層に設け、前記走査線の一部または全部を覆うように形成した対向電極を有することを特徴とする請求項3に記載の面内スイッチング型液晶表示装置。 4. The in-plane switching according to claim 3, wherein the TFT array substrate has at least a counter electrode provided in a layer different from the scanning line and has a counter electrode formed so as to cover a part or all of the scanning line. Type liquid crystal display device. TFTアレイ基板は、共通配線と走査線とを同じ層に設け、かつ信号線を前記共通配線および走査線よりも対向基板に近い層に設けたことを特徴とする請求項1に記載の面内スイッチング型液晶表示装置。 2. The in-plane TFT according to claim 1, wherein the TFT array substrate is provided with a common wiring and a scanning line in the same layer, and a signal line is provided in a layer closer to the counter substrate than the common wiring and the scanning line. Switching type liquid crystal display device. TFTアレイ基板は、このTFTアレイ基板と液晶とが接する表面がほぼ平坦形状に形成された保護膜を備えたことを特徴とする請求項1に記載の面内スイッチング型液晶表示装置。 2. The in-plane switching type liquid crystal display device according to claim 1, wherein the TFT array substrate is provided with a protective film having a substantially flat shape on a surface where the TFT array substrate and the liquid crystal are in contact with each other. TFTアレイ基板は、信号線および対向電極と重ね合わさるように形成された遮光手段を有することを特徴とする請求項1に記載の面内スイッチング型液晶表示装置。 2. The in-plane switching type liquid crystal display device according to claim 1, wherein the TFT array substrate has light shielding means formed so as to overlap the signal line and the counter electrode. TFTアレイ基板は、走査信号に基づいて映像信号のスイッチングを行う薄膜トランジスタと、この薄膜トランジスタのスイッチがオンの時に書き込まれた電荷を前記薄膜トランジスタのスイッチがオフの間蓄電する駆動電極と、前記駆動電極の蓄電力を補強する保持容量増加電極とを、層を異にして重畳するように形成したことを特徴とする請求項1に記載の面内スイッチング型液晶表示装置。
The TFT array substrate includes a thin film transistor that performs switching of a video signal based on a scanning signal, a drive electrode that stores a charge written when the thin film transistor is turned on while the thin film transistor is turned off, and a drive electrode 2. The in-plane switching type liquid crystal display device according to claim 1, wherein the storage capacitor increasing electrode for reinforcing the stored power is formed so as to overlap with different layers.
JP2006118839A 2006-04-24 2006-04-24 In-plane switching type liquid crystal display device Expired - Lifetime JP4082433B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006118839A JP4082433B2 (en) 2006-04-24 2006-04-24 In-plane switching type liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006118839A JP4082433B2 (en) 2006-04-24 2006-04-24 In-plane switching type liquid crystal display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP28383497A Division JP4130490B2 (en) 1997-10-16 1997-10-16 Liquid crystal display

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007330074A Division JP2008170987A (en) 2007-12-21 2007-12-21 In-plane switching type liquid crystal display device

Publications (3)

Publication Number Publication Date
JP2006201814A true JP2006201814A (en) 2006-08-03
JP2006201814A5 JP2006201814A5 (en) 2007-05-31
JP4082433B2 JP4082433B2 (en) 2008-04-30

Family

ID=36959782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006118839A Expired - Lifetime JP4082433B2 (en) 2006-04-24 2006-04-24 In-plane switching type liquid crystal display device

Country Status (1)

Country Link
JP (1) JP4082433B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011053720A (en) * 2010-12-14 2011-03-17 Toshiba Mobile Display Co Ltd Liquid crystal display device
US8421977B2 (en) 2008-02-14 2013-04-16 Japan Display Central Inc. Liquid crystal display device with pixel electrode having trapezoidal shape
JP2014170240A (en) * 2014-05-05 2014-09-18 Semiconductor Energy Lab Co Ltd Liquid crystal display device
US9400409B2 (en) 2011-11-07 2016-07-26 Japan Display Inc. Liquid crystal display

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8421977B2 (en) 2008-02-14 2013-04-16 Japan Display Central Inc. Liquid crystal display device with pixel electrode having trapezoidal shape
US8497969B2 (en) 2008-02-14 2013-07-30 Japan Display Central Inc. Liquid crystal display device having particular electrodes
US8867007B2 (en) 2008-02-14 2014-10-21 Japan Display Inc. Liquid crystal display device having a strip-shaped electrode
JP2011053720A (en) * 2010-12-14 2011-03-17 Toshiba Mobile Display Co Ltd Liquid crystal display device
US9400409B2 (en) 2011-11-07 2016-07-26 Japan Display Inc. Liquid crystal display
JP2014170240A (en) * 2014-05-05 2014-09-18 Semiconductor Energy Lab Co Ltd Liquid crystal display device

Also Published As

Publication number Publication date
JP4082433B2 (en) 2008-04-30

Similar Documents

Publication Publication Date Title
JP4130490B2 (en) Liquid crystal display
US20210181591A1 (en) Liquid crystal display device
JP4175482B2 (en) Liquid crystal display element and manufacturing method thereof
JP4946135B2 (en) Liquid crystal display element
US7663711B2 (en) Liquid crystal display and methods of fabricating and repairing the same
KR101211087B1 (en) Thin film transistor substrate and display device having the same
JP5918280B2 (en) LCD display
JP2006343612A (en) Liquid crystal display device
JP2004302448A (en) Liquid crystal display device and method for manufacturing the same
KR100876403B1 (en) Transverse electric field liquid crystal display device and manufacturing method thereof
KR101622655B1 (en) Liquid crystal display device and method of fabricating the same
JP2003107523A (en) Liquid crystal display device
JP2007310351A (en) Array substrate for liquid crystal display and method of manufacturing the same
KR101109978B1 (en) High aperture ratio liquid crystal display device
KR101274703B1 (en) The Substrate of Thin Film Transistors Array and Method for Manufacturing the Same
JP2002116712A (en) Display device and its manufacturing method
JP4082433B2 (en) In-plane switching type liquid crystal display device
KR20110044108A (en) In-plane switching mode liquid crystal display device
JP2006201814A5 (en)
US20080308811A1 (en) Display device
JP2008170987A (en) In-plane switching type liquid crystal display device
JP2950737B2 (en) Active matrix substrate and manufacturing method thereof
KR20080051366A (en) In-plane switching mode liquid crystal display device and the method for fabricating thereof
KR20060038148A (en) Liquid crystal display device and method for manufacturing thereof
JPH1152421A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070404

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20070404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070406

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20070719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070731

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071023

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110222

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140222

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term