JP2006187001A - 拡張ｖｓｂデコーダ向けのハーフ・レート／クォータ・レート・フラグ・ストリーム生成方法 - Google Patents

Abstract

【課題】拡張残留側波帯（ｅＶＳＢ）データ・ストリームにおけるハーフ・レート及びクォータ・レート・バイトにマーク付けを施すために利用されるフラグ・ストリームを生成するためのシステム及び方法を提供する。
【解決手段】フラグ・ゼネレータには、バッファ、カウンタ、及び、インタリーバが含まれている。バッファは、マップ・デコーダからマップ・データを受信する。マップ・データによって、ある特定のｅＶＳＢデータ・フレームに存在するハーフ・レート及びクォータ・レート・パケット数が示される。マップ・データには、ｅＶＳＢデータ・フレームにおいて、ハーフ・レート及びクォータ・レート・パケットが多重化される方法を指示するマルチプレクサ・オプションも含まれている。フラグ・ゼネレータは、マップ・データを利用して、ハーフ・レート・データ及びクォータ・レート・データを正確に分離するため、ｅＶＳＢデータ・フレームのバイトにマーク付けを施すフラグ・ストリームを生成する。
【選択図】図３

Description

本発明は、一般に、ディジタル・ビデオ・システムに関するものであり、とりわけ、拡張ＶＳＢデータの処理に関するものである。

８レベル残留側波帯（８−ＶＳＢ）は、米国及び他の採用国において、顧客にディジタル・テレビジョン（ＤＴＶ）の地上波伝送を行うため、新型テレビジョン・システム委員会（ＡＴＳＣ）によって採用された標準的な無線周波数（ＲＦ）変調フォーマットである。米国では、８−ＶＳＢを利用して、６ＭＨｚチャネルによって、１９．３９Ｍｂｐｓまでのデータ転送速度で、エムペグ（改訂版２）トランスポート・ストリーム（ＭＰＥＧ−２−ＴＳ）が配信される。

環境によっては、従来の８−ＶＳＢフォーマットの受信が難しい場合もあり得る。これらの問題に対処するため、拡張ＶＳＢ（ｅＶＳＢまたはＥ８−ＶＳＢ）フォーマットが開発された。ｅＶＳＢシステムによって、放送業者は、一部のサービスに対して、データ転送速度と、より低い搬送波雑音しきい値に関し、トレードオフを行えるようにするオプション・モードの操作が可能になる。ｅＶＳＢ信号には、雑音余裕度及びマルチパス性能を向上させる追加前進型誤信号訂正（ＦＥＣ）コーディング・レイヤが含まれている。一般に、ｅＶＳＢモードで伝送されるサービスは、より弱い信号条件下で、または、より大きいチャネル障害下において受信される可能性がある。ｅＶＳＢの適用例には、「フォール・バック」・オーディオ配信、室内アンテナを備えた小型ＤＴＶ受像機を対象とした番組サービス、手持ち式及び歩行者受信器に対するファイル・ベース情報の非リアルタイム伝送、及び、デスクトップ及びラップトップ・コンピュータのような装置に対する頑強な（ロバストな）データ放送が含まれている。

図１には、ｅＶＳＢデコーダを含む従来のトランスポート・ストリーム・デコーディング・システムが例示されている。データ・フィールド内における拡張データ・セグメントの配置を知らせるデータ（「マップ・データ」）が、一般に、データ・フィールド同期セグメントの期間に伝送される。ＶＳＢフィ−ルドで伝送されるハーフ・レート及びクォータ・レートの１６４バイト・パケットから構成される、拡張データのペイロードが、ＶＳＢマップ・データによって指定される。また、当該拡張データのペイロードは、１６のＶＳＢフレームからなるグループについて一定である。図１の場合、マップ・デコーダ１０５が、ｅＶＳＢパケットを含むトランスポート・ストリーム１０２を受信する。マップ・デコーダ１０５は、ハーフ・レート及びクォータ・レートのバイトが、ポストプロセッサ１１５に対してどのようにインタリーブされるかに関する情報を提供する。トランスポート・ストリーム１０２は、ｅＶＳＢデコーダ１１０に対して入力として供給される。ｅＶＳＢデコーダ１１０は、ｅＶＳＢデータから主データ（８−ＶＳＢデータ）を分離する。主データは、出力として送り出される。ｅＶＳＢデータは、ポストプロセッサ１１５に供給される。

図１に例示のデコーディング技法に関する問題の１つは、ポストプロセッサ１１５が、マップ・データだけに基づくのでは、ハーフ・レート及びクォータ・レート・ストリームを正確に復号することはできないという点である。マップ・データによって、ハーフ・レート及びクォータ・レート・バイトがどのようにインタリーブ（交互配置）されるかに関する情報が得られるが、この情報では、ポストプロセッサ１１５が拡張ストリームを圧縮するのには不十分である。ストリームに２つ以上の拡張ストリームが含まれる場合、ｅＶＳＢストリームの各バイト毎に特定情報が存在すべきである。この情報は、ポストプロセッサ１１５における拡張ストリームと同期したデエキスパンダ（圧縮器）が拡張ストリームを圧縮するのに利用可能でなければならず、さもなければ、拡張ストリームの適正な復号は行われない。ポストプロセッサ１１５には、出力として、ハーフ・レート及びクォータ・レート・ストリームが含まれているが、当該技術者には明らかなように、これらの出力が例示されているのは、ポストプロセッサ１１５の機能が、拡張ストリームを復号し、ハーフ・レート及びクォータ・レート・ストリームを復号することだからである。これは、一般に、既知のＨＱストリームを利用してストリームを伸張するプリプロセッサ（ｅＶＳＢエンコーダ・ブロックの一部である）の逆プロセスである。このＨＱストリームは、エンコーダ（または送信器）のあるポイントでドロップを生じ、データと共に受信器に伝送されなくなる。従って、受信器／デコーダは、エンコーダによって提供されるＭＡＰ情報を用いて、ストリームを復号するそれ自体の機構を備えるべきである。

本発明の目的は、フラグ・ストリームを生成して、ハーフ・レート及びクォータ・レートの内容の復号を助けるシステム及び方法を提供することにある。

実施形態の１つとして、フラグ・ストリームを生成するためのシステムが挙げられる。システムは、ｅＶＳＢデータ・フレームからのハーフ・レート及びクォータ・レート・ストリームの少なくとも一方を解析する。システムには、バッファ、カウンタ、及び、インタリーバが含まれている。バッファは、マップ・デコーダからマップ・データを受信するように構成されており、マップ・データには、ｅＶＳＢデータ・フレーム内におけるマルチプレクサ・オプション・ビット、いくつかのハーフ・レート・パケット、及び、いくつかのクォータ・レート・パケットが示されている。カウンタは、バッファに操作可能に結合され、複数のサイクルにわたってバッファの出力を保持するように構成されている。インタリーバは、カウンタに操作可能に結合され、マルチプレクサ・オプション・ビットに応答してカウンタ出力をインタリーブすることによってフラグ・ストリームを生成するように構成されている。

もう１つの形態では、フラグ・ストリームを生成するための方法が得られる。この方法では、バッファにおいて、マップ・デコーダからマップ・データを受信するが、マップ・データには、ｅＶＳＢデータ・フレーム内におけるマルチプレクサ・オプション・ビット、いくつかのハーフ・レート・パケット、及び、いくつかのクォータ・レート・パケットが示されている。この方法では、複数のサイクルにわたってバッファの出力をカウントし、マルチプレクサ・オプション・ビットに応答してカウンタ出力をインタリーブし、フラグ・ストリームを生成する。

本発明のさらなる特徴、その特性、及び、さまざまな利点については、添付の図面及び下記の詳細な説明からより明らかになるであろう。

添付の図面には、本発明のいくつかの実施形態が例示されており、詳細な説明と共に、本発明の原理を明らかにする働きをする。

次に、本発明のいくつかの実施形態が示された添付の図に関連して、本発明のより詳細な説明を行うことにする。本発明は、多種多様な形態で実施することが可能であり、本明細書に記載の実施形態に限定されるものと解釈すべきではない。むしろ、これらの実施形態は、本開示があらゆる点で完全であるように、また、本開示によって、本発明が当該技術者に対して十分に伝えられるように提示されている。

本発明によれば、ｅＶＳＢストリーム内のハーフ・レート及びクォータ・レート・バイトのマーク付けに利用されるハーフ・レート／クォータ・レート・フラグ・ストリームが生成される。各ｅＶＳＢフレームは、１６４バイトのペイロード・データから構成されており、バイトのいくつかは、ハーフ・レート・ストリームに関連し、また、いくつかは、クォータ・レート・ストリームに関連している。マップ・データによって、データ・フレームの構成に関する情報が得られる。下記の説明を理解しやすくするため、ハーフ・レート・パケットの数は、Ｈｎと表示され、クォータ・レート・パケットの数は、Ｑｍと表示される。オプション・ビットによって、ｅＶＳＢフレーム内におけるハーフ・レート・パケット及びクォータ・レート・パケットの多重化配列が指定される。

当該技術者には明らかなように、ｅＶＳＢシステムによれば、送信器（またはエンコーダ）は、主８−ＶＳＢデータ及び対応するハーフ・レート及びクォータ・レート・ストリームのデータ転送速度を動的に調整することが可能になる。従って、マップ・データは、データ転送速度またはバイト多重化の変化を反映するため、デコーディング中に変化する可能性がある。

マップ・データが得られると、本発明の実施形態の１つでは、ハーフ・レート及びクォータ・レート成分となるように、ｅＶＳＢフレームのバイトを分離するかまたはフラグをつけるために利用可能なデータ・ストリームが生成される。下記の説明を理解しやすくするため、論理値「１」を用いてハーフ・レート・バイトが表示され、論理値「０」を用いてクォータ・レート・バイトが表示される。もちろん、当該技術者には明らかなように、これらの信号表現は、逆にしたり、あるいは変更することが可能である。

処理される各ｅＶＳＢフレーム毎に、Ｈｎ個のハーフ・レート・フラグ及びＱｍ個のクォータ・レート・フラグが生成される。これらのフラグは、オプション・ビットの設定を利用して多重化される。オプション・ビットの論理値が「１」の場合、Ｈｎ及びＱｎバイトがＨＱＨＱとして多重化される。オプション・ビットの論理値が「０」の場合、Ｈｎ及びＱｍバイトがＨＨＨ．．．ＱＱＱとして多重化される。

多重化が済むと、Ｈｎ＋Ｑｍビットがマルチプレクサから読み取られるまで、１８４回にわたって、マルチプレクサからの各ビットがインタリーバに書き込まれる。各ビットが１８４回にわたって書き込まれるのは、プロセッサが１８４バイトのＭＰＥＧ−２パケットを要求するからである。これは、デ・インタリーバ（ポストプロセッサのコンポーネントである）の要件である。１８４バイト・パケットは、４バイト・ヘッダのない拡張ＭＰＥＧ−２パケットである。

インタリーバ出力は、ポストプロセッサに入力として供給されるｅＶＳＢストリームのバイトにマーク付けするために利用可能な、フラグ・ストリームである。ポストプロセッサによって、フラグ・ストリームの最初のビットとｅＶＳＢストリームの最初のバイトが関連づけられる。次に、フラグ・ストリームの第２のビットが、ｅＶＳＢストリームの第２のバイトと関連づけられる。以下同様に繰り返される。

図２は、本発明の実施形態の１つによるフラグ・ゼネレータを含むデコーディング・システムを例示したブロック図である。例示の実施形態には、マップ・デコーダ２０５、ｅＶＳＢデコーダ２１０、ポストプロセッサ２１５、及び、フラグ・ゼネレータ２２０が含まれている。マップ・デコーダ２０５は、入力として、標準準拠ＭＰＥＧ−２トランスポート・ストリーム１０２を受信する。マップ・デコーダ２０５は、マップ・データ及びｅＶＳＢ主データ（ｅＶＳＢメインデータ）を出力する。マップ・データは、入力として、フラグ・ゼネレータ２２０に供給される。ｅＶＳＢ主データは、入力としてｅＶＳＢデコーダ２１０に供給される。ｅＶＳＢデコーダ２１０は、従来のプログラム識別子（ＰＩＤ）または当該技術者にとって既知の他の技法を用いて、主ストリーム（メイン・ストリーム）からｅＶＳＢストリームを分離する。

フラグ・ゼネレータ２２０は、マップ・データを受信して、出力するフラグ・ストリームを生成する。フラグ・ストリームは、ｅＶＳＢデータ・ストリームの多重化バイトに対応するビット・シーケンスである。すなわち、マップ・データには、各ｅＶＳＢフレームにおけるハーフ・レート及びクォータ・レート・パケットの数と、それらのパケットの多重化方法が示されている。実施形態の１つでは、フラグ・ストリームの論理値（例えば、「１」及び「０」）は、ｅＶＳＢストリームのバイトと１対１の対応をする。ポストプロセッサ２１５によって、フラグ・ストリームの最初のビットとｅＶＳＢストリームの最初のバイトが関連づけられる。次に、フラグ・ストリームの第２のビットが、ｅＶＳＢストリームの第２のバイトと関連づけられ、以下同様に繰り返される。ポストプロセッサ２１５は、フラグ・ストリーム・ビットの論理値に基づいて、対応するバイトが、ハーフ・レート・ストリームを備えた出力として送り出されるべきか、クォータ・レート・ストリームを備えた出力として送り出されるべきかを判定することができる。

図３は、フラグ・ゼネレータをさらに詳細に例示したブロック図である。フラグ・ゼネレータ２２０には、バッファ３０５、カウンタ３１０、及び、インタリーバ３１５が含まれている。処理される各ｅＶＳＢフレーム毎に、Ｈｎ個のハーフ・レート・フラグとＱｍ個のクォータ・レート・フラグが生成される。バッファ３０５は、Ｑｍ＋Ｈｎの長さの可変長バッファに相当する。オプション・ビットの論理値が「１」の場合、Ｈｎ及びＱｎバイトが方程式１〜３に示すように多重化される。

ｎ＞ｍの場合：Ｈ１ Ｑ１ Ｈ２ Ｑ２ Ｈ３ Ｑ３．．．Ｈｍ Ｑｍ Ｈｍ＋１．．．Ｈｎ （１）

ｍ＞ｎの場合：Ｈ１ Ｑ１ Ｈ２ Ｑ２ Ｈ３ Ｑ３．．．Ｈｎ Ｑｎ Ｑｎ＋１．．．Ｑｍ （２）

ｍ＝ｎの場合：Ｈ１ Ｑ１ Ｈ２ Ｑ２ Ｈ３ Ｑ３．．．ＨｎＱｍ （３）

オプション・ビットの論理値が「０」の場合、Ｈｎ及びＱｍは、方程式４に示すように多重化される。

Ｈ１ Ｈ２ Ｈ３．．．Ｈｎ Ｑ１ Ｑ２ Ｑ３．．．Ｑｍ （４）

バッファ３０５による多重化の実施が済むと、バッファ３０５からＨｎ＋Ｑｍビットが読み取られるまで、カウンタ３１０によって、１８４回にわたって、バッファ３０５からインタリーバ３１５への各ビットの書き込みが行われる。

インタリーバ３１５は、遅延度が１／６の従来のクロス・インタリーバに相当する。インタリーバの各バッファは、ｎ^＊Ｍのメモリを備えている。インタリーバ３１５の最初のバッファは、遅延が（１−１）^＊４＝０であり、従って、同じ入力データをすぐに出力する。第２のバッファは、遅延が（２−１）^＊４＝４である。従って、第２のバッファは、サイクル５から、有効出力を生じ始め、インタリーバ３１５の最後のバッファまで、遅延は増していく。全てのバッファに関連した全遅延は、Ｂ^＊（Ｂ−１）^＊４／２＝４１４０ビットになる．

フラグ・ストリーム出力を生じさせるため、インタリーバ３１５は、ハーフ・レート・フラグの各ビットを２倍に伸張し、クォータ・レート・フラグの各ビットを４倍に伸張する。これは、ハーフ・レート及びクォータ・レート・ストリームに存在する追加ＦＥＣコーディングに対応するように行われる。マップ・データによって、ｅＶＳＢフレームに存在するクォータ・レート及びハーフ・レート・パケット数に関する情報が得られるが、ストリーム・タイプのそれぞれによって、１６４バイト・フレームのうちどれだけのバイトが用いられるかについては直接指定されない。この情報は、フラグ・ゼネレータ２２０によって導き出される。

インタリーバ３１５の出力は、フラグ・ストリームであり、このフラグ・ストリームによって、ポストプロセッサ２１５に入力として供給されるｅＶＳＢストリームのバイトにマーク付けが行われる。ポストプロセッサ２１５は、フラグ・ストリームの最初のビットとｅＶＳＢストリームの最初のバイトを関連づけることによって、ハーフ・レート及びクォータ・レート出力ストリームを生成する。次に、フラグ・ストリームの第２のビットが、ｅＶＳＢストリームの第２のバイトと関連づけられ、以下同様に繰り返される。

当該技術者には明らかなように、フラグ・ストリーム及びｅＶＳＢデータ・ストリームは、ポストプロセッサ２１５の入力において同期させられる。すなわち、フラグ・ストリームのビットは、ｅＶＳＢデータ・ストリームの特定バイトと対応するので、正確なストリーム分離を確実にするために到着時間の同期をとる必要がある。

当該技術者には明らかなように、フラグ・ゼネレータ２２０の以上の機能は、さまざまなやり方で実施可能であり、実施される機能は、さまざまな機能ブロックに配置することが可能である。例えば、図４は、本発明のもう１つの実施形態によるフラグ・ゼネレータを含むデコーディング・システムを例示したブロック図である。図４において、マップ・デコーダ４０５には、フラグ・ゼネレータ２２０の上述の機能が含まれている。すなわち、マップ・デコーダ４０５は、フラグ・ストリーム生成を実施し、フラグ・ストリーム及びｅＶＳＢデータ・ストリームをｅＶＳＢデコーダ４１０に供給する。この構成にとっての利点の１つは、データ及びフラグ・ストリームの同期をとるのがより容易になるという点である。

拡張ＶＳＢデコーダのためにハーフ・レート及びクォータ・レート・フラグ・ストリームを生成する実施形態（例証を意図したものであって、限定するものではない）について解説してきたが、以上の教示に鑑みて、当該技術者であれば、修正及び変更を加えることが可能であるという点に留意されたい。従って、言うまでもなく、開示の本発明の特定の実施形態において加えられる変更は、付属の請求項及び同等物によって規定される本発明の範囲及び精神に含まれる。

ｅＶＳＢデコーダを含む従来のトランスポート・ストリーム・デコーディング・システムを例示した図である。 本発明の実施形態の１つによるフラグ・ゼネレータを含むデコーディング・システムを例示したブロック図である。 フラグ・ゼネレータのさらなる詳細を例示したブロック図である。 本発明のもう１つの実施形態によるフラグ・ゼネレータを含むデコーディング・システムを例示したブロック図である。

符合の説明

２０５ マップ・デコーダ
２１０ ｅＶＳＢデコーダ
２１５ ポストプロセッサ
２２０ フラグ・ゼネレータ
３０５ バッファ
３１０ カウンタ
３１５ インタリーバ
４０５ マップ・デコーダ
４１０ ｅＶＳＢデコーダ

Claims (16)

1. ｅＶＳＢデータ・フレームからのハーフ・レート及びクォータ・レート・ストリームの少なくとも一方を解析するためのフラグ・ストリームを生成するシステムであって、
   ｅＶＳＢデータ・フレーム内におけるマルチプレクサ・オプション・ビット、いくつかのハーフ・レート・パケット、及び、いくつかのクォータ・レート・パケットを示すマップ・データをマップ・デコーダから受信するように構成されたバッファと、
   前記バッファに操作可能に結合されて、複数サイクルにわたって、前記バッファの出力を保持するように構成されたカウンタと、
   前記カウンタに操作可能に結合され、前記マルチプレクサ・オプション・ビットに応答して、前記カウンタ出力をインタリーブすることによって、フラグ・ストリームを生成するように構成されたインタリーバと、を備えるシステム。
2. 前記インタリーバが、各ハーフ・レート・バイト・マーカを２バイトに伸張し、各クォータ・レート・バイト・マーカを４バイトに伸張するように構成されている、請求項１に記載のシステム。
3. 前記インタリーバが、遅延度が１／６のクロス・インタリーバを備える、請求項１に記載のシステム。
4. 前記複数サイクルに１８４サイクルが含まれる、請求項１に記載のシステム。
5. 前記インタリーバは、前記マルチプレクサ・オプション・ビットが第１の状態のとき、Ｈ１ Ｑ１ Ｈ２ Ｑ２ Ｈ３ Ｑ３．．．Ｈｍ Ｑｍ Ｈｍ＋１．．．Ｈｎ、Ｈ１ Ｑ１ Ｈ２ Ｑ２ Ｈ３ Ｑ３．．．Ｈｎ Ｑｎ Ｑｎ＋１．．．Ｑｍ、及び、Ｈ１ Ｑ１ Ｈ２ Ｑ２ Ｈ３ Ｑ３．．．ＨｎＱｍから構成されるグループから選択されるパターンで、前記フラグ・ストリームをインタリーブするように指示される、請求項１に記載のシステム。
6. 前記インタリーバは、前記マルチプレクサ・オプション・ビットの第２の状態のとき、Ｈ１ Ｈ２ Ｈ３．．．Ｈｎ Ｑ１ Ｑ２ Ｑ３．．．Ｑｍのパターンで、前記フラグ・ストリームをインタリーブするように指示される、請求項１に記載のシステム。
7. トランスポート・ストリームを受信して、前記トランスポート・ストリームを複数のｅＶＳＢデータ・フレームと複数の主データ・フレームとに解析するように構成されたｅＶＳＢデコーダを備える、請求項１に記載のシステム。
8. 前記ｅＶＳＢデコーダ及び前記フラグ・ゼネレータに操作可能に結合され、前記複数のｅＶＳＢデータ・フレームのバイトのマーカとして、前記フラグ・ストリームのビットを利用して、ハーフ・レート・ストリーム及びクォータ・レート・ストリームを生成するように構成されたポストプロセッサを備える、請求項７に記載のシステム。
9. ｅＶＳＢデータ・フレームからのハーフ・レート及びクォータ・レート・ストリームの少なくとも一方を解析するためのフラグ・ストリームを生成する方法であって、
   ｅＶＳＢデータ・フレーム内におけるマルチプレクサ・オプション・ビット、いくつかのハーフ・レート・パケット、及び、いくつかのクォータ・レート・パケットを示すマップ・データをマップ・デコーダから受信するステップと、
   複数サイクルにわたって、前記バッファの出力をカウントするステップと、
   前記マルチプレクサ・オプション・ビットに応答して、前記カウンタ出力をインタリーブし、前記フラグ・ストリームを生成するステップと、を備えるフラグ・ストリーム生成方法。
10. 各ハーフ・レート・バイト・マーカを２バイトに伸張し、各クォータ・レート・バイト・マーカを４バイトに伸張するステップを含む、請求項９に記載のフラグ・ストリーム生成方法。
11. 前記複数のサイクルに１８４サイクルが含まれる、請求項９に記載のフラグ・ストリーム生成方法。
12. 前記インタリーブが、遅延度が１／６のクロス・インタリーバによって実施される、請求項９に記載のフラグ・ストリーム生成方法。
13. 前記フラグ・ストリームが、マルチプレクサ・オプション・ビットの第１の状態のとき、Ｈ１ Ｑ１ Ｈ２ Ｑ２ Ｈ３ Ｑ３．．．Ｈｍ Ｑｍ Ｈｍ＋１．．．Ｈｎ、Ｈ１ Ｑ１ Ｈ２ Ｑ２ Ｈ３ Ｑ３．．．Ｈｎ Ｑｎ Ｑｎ＋１．．．Ｑｍ、及び、Ｈ１ Ｑ１ Ｈ２ Ｑ２ Ｈ３ Ｑ３．．．ＨｎＱｍから構成されるグループから選択されるパターンでインタリーブされる、請求項９に記載のフラグ・ストリーム生成方法。
14. 前記フラグ・ストリームが、前記マルチプレクサ・オプション・ビットの第２の状態のとき、Ｈ１ Ｈ２ Ｈ３．．．Ｈｎ Ｑ１ Ｑ２ Ｑ３．．．Ｑｍのパターンで、インタリーブされる、請求項９に記載のフラグ・ストリーム生成方法。
15. ｅＶＳＢデコーダにおいて、トランスポート・ストリームを受信し、前記トランスポート・ストリームを複数のｅＶＳＢデータ・フレームと複数の主データ・フレームとに解析するステップを含む、請求項９に記載のフラグ・ストリーム生成方法。
16. 前記複数のｅＶＳＢデータ・フレームのバイトのマーカとして、前記フラグ・ストリームのビットを利用して、ハーフ・レート・ストリーム及びクォータ・レート・ストリームを生成するステップを含む、請求項９に記載のフラグ・ストリーム生成方法。

Images