JP2006174254A - Fading simulator, frequency selective fading simulator and information output program - Google Patents

Fading simulator, frequency selective fading simulator and information output program Download PDF

Info

Publication number
JP2006174254A
JP2006174254A JP2004366109A JP2004366109A JP2006174254A JP 2006174254 A JP2006174254 A JP 2006174254A JP 2004366109 A JP2004366109 A JP 2004366109A JP 2004366109 A JP2004366109 A JP 2004366109A JP 2006174254 A JP2006174254 A JP 2006174254A
Authority
JP
Japan
Prior art keywords
complex
complex signals
fading
complex signal
generating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004366109A
Other languages
Japanese (ja)
Inventor
Yoshio Wada
善生 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung R&D Institute Japan Co Ltd
Original Assignee
Samsung Yokohama Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Yokohama Research Institute filed Critical Samsung Yokohama Research Institute
Priority to JP2004366109A priority Critical patent/JP2006174254A/en
Publication of JP2006174254A publication Critical patent/JP2006174254A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Monitoring And Testing Of Transmission In General (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To generate, by using a small-scale circuit, a plurality of complex signals with no mutual relation for constituting a fading simulator channel. <P>SOLUTION: In a fading simulator, a readout address generating circuits 3121 to 312M retrieves a waveform from each of waveform storage tables 3111 to 311M at a given rate to obtain sinusoidal waves of quadrature frequencies f1 to fM. The switch circuit 3130 selects alternatively the sinusoidal wave to perform frequency hopping, thus obtaining a complex signal 11 (Q1). The other complex signal generating circuits 312 to 31N obtain equally complex signals I2 to IN (Q2 to QN). N pieces of an incoming constituent wave are simulated by using the complex signals (I1, Q1) to (IN to QN). An adding circuit 32 multiplexes the complex signals (I1, Q1) to (IN to QN) to obtain complex signals 3I, 3Q generated by modeling a frequency unselective multipath fading environment. Thus, a freedom degree of selecting the N pieces of the incoming constituent wave is substantially improved. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

この発明は、移動局のマルチパスフェージング環境をベースバンド帯において模擬する技術に関し、特に到来素波や代表周波数の個数設定の自由度を向上し小規模の回路構成により多様なモデルによる模擬を可能とする技術に関する。   The present invention relates to a technology for simulating a multi-path fading environment of a mobile station in a baseband band, and in particular, improves the degree of freedom of setting the number of incoming elementary waves and representative frequencies and enables simulation with various models with a small circuit configuration. It relates to the technology.

マルチパスフェージングを模擬するシミュレータは無線周波数帯で動作する形態が一般的であるが、ベースバンド信号処理部を直接的に評価したい等の要請から、特許文献1に記載されるように等価複素ベースバンド帯で動作する形態をとるシミュレータが提案されている。   A simulator that simulates multipath fading generally operates in a radio frequency band. However, as described in Patent Document 1, an equivalent complex base is used to directly evaluate a baseband signal processing unit. A simulator that takes the form of operating in a band has been proposed.

同文献に記載されるシミュレータは、伝搬遅延時間差のないN個の素波が移動局に到来する際、各到来素波が移動局のドップラシフトを受けることによりフェージングが発生する原理に基づいて伝搬環境をモデル化してシミュレートを行う。   The simulator described in the same document propagates based on the principle that fading occurs when N elementary waves with no propagation delay time difference arrive at the mobile station and each incoming elementary wave undergoes Doppler shift of the mobile station. Model and simulate the environment.

同文献中の図1の符号を引用してかかるシミュレータを簡単に説明すると、入力複素信号1a,1bをサンプラ2によりサンプリングする。Iチャネル成分(COS成分)およびQチャネル成分(SIN成分)のフェージング複素振幅発生部4a,4bはそれぞれN個の系列から構成され、各系列において複素振幅がテーブル411,421から読み出される。読み出された複素振幅は加算器5a,5bにより加算され、これによりフェージング複素振幅のIチャネル成分6aおよびQチャネル成分6bが生成される。Nは到来素波の数である。   The simulator will be briefly described with reference to the reference numeral of FIG. 1 in the same document. The input complex signals 1 a and 1 b are sampled by the sampler 2. The fading complex amplitude generators 4a and 4b for the I channel component (COS component) and the Q channel component (SIN component) are each composed of N sequences, and complex amplitudes are read from the tables 411 and 421 in each sequence. The read complex amplitudes are added by the adders 5a and 5b, whereby the I channel component 6a and the Q channel component 6b of the fading complex amplitude are generated. N is the number of incoming waves.

サンプリングされた入力複素信号3a,3bとフェージング複素振幅のIチャネル成分6a・Qチャネル成分6bとを複素乗算器7により複素乗算することにより、上記のモデルに基づく、非周波数選択性等価ベースバンドにおけるフェージングシミュレート出力8a,8bが生成される。   In the non-frequency-selective equivalent baseband based on the above model, the sampled input complex signals 3a and 3b and the I channel component 6a and Q channel component 6b of the fading complex amplitude are complex multiplied by the complex multiplier 7. Fading simulation outputs 8a and 8b are generated.

同文献中の図3に記載されるように、上記のフェージング複素振幅発生部4に相当する非周波数選択性等価ベースバンドフェージングシミュレータ141〜14MをM系列並列し、各シミュレータ141〜14Mの入力段に遅延回路121〜12Mを配置することにより、M個の代表周波数をもって周波数選択性フェージングをシミュレートする形態も可能となる。
特開平6−140950号公報
As shown in FIG. 3 in the same document, non-frequency selective equivalent baseband fading simulators 141 to 14M corresponding to the fading complex amplitude generator 4 are paralleled in M series, and the input stages of the simulators 141 to 14M are parallel to each other. Further, by arranging the delay circuits 121 to 12M, it is possible to simulate frequency selective fading with M representative frequencies.
JP-A-6-140950

特許文献1の図1,3の符号を引用して説明すると、同文献に記載される従来の技術によれば、フェージング複素信号発生部4あるいは非周波数選択性等価ベースバンドシミュレータ141〜14Mには到来素波の個数Nと同数の互いに相関しないチャネルを必要する。このとき、フェージング複素信号4a,4bにて初期位相をずらした複素信号を発生することにより複数のチャネルを確保する形態をとるが、かかる形態ではチャネル数を確保するにも限界があるためモデル構築の自由度が阻害される問題があった。   Referring to FIGS. 1 and 3 of Patent Document 1, according to the conventional technique described in the same document, the fading complex signal generator 4 or the non-frequency selective equivalent baseband simulators 141 to 14M include The same number of uncorrelated channels as the number N of incoming elementary waves is required. At this time, it takes a form of securing a plurality of channels by generating complex signals with initial phases shifted in fading complex signals 4a and 4b. However, in this form, there is a limit to securing the number of channels, so that a model is constructed. There was a problem that the degree of freedom was hindered.

この発明は、このような事情に鑑み、フェージングシミュレータのチャネルを構成するための互いに相関しない複素信号を小規模な回路で多数生成することを可能する技術を提供することを課題とする。   In view of such circumstances, it is an object of the present invention to provide a technique capable of generating a large number of complex signals that are not correlated with each other to form a channel of a fading simulator with a small circuit.

上記の課題を解決するために請求項1記載の発明は、次の手段を備えたことを特徴とするフェージングシミュレータを提供する。
(1)ドップラシフトを受けた素波を模擬した波形であって、互いに直交する周波数の複数の複素信号を生成する複素信号発生手段。
(2)(1)の複素信号発生手段により生成される複数の複素信号を所定時間単位で互いに入れ替えて、直交性を有し且つスペクトルの偏りがない複数の複素信号を生成する複素信号処理手段。
(3)(2)の複素信号処理手段により生成された複素信号を重畳し、非周波数選択性のマルチパスフェージング環境を模擬した複素信号を生成する重畳手段。
In order to solve the above-mentioned problems, the invention described in claim 1 provides a fading simulator comprising the following means.
(1) Complex signal generating means for generating a plurality of complex signals having a waveform simulating an elementary wave subjected to Doppler shift and having orthogonal frequencies.
(2) Complex signal processing means for generating a plurality of complex signals having orthogonality and having no spectral bias by exchanging a plurality of complex signals generated by the complex signal generating means of (1) with a predetermined time unit. .
(3) A superimposing unit that superimposes the complex signal generated by the complex signal processing unit of (2) to generate a complex signal that simulates a non-frequency selective multipath fading environment.

また請求項2記載の発明は、次の手段を備えたことを特徴とするフェージングシミュレータを提供する。
(1)ドップラシフトを受けた素波を模擬した波形であって、互いに直交する周波数の複数の複素信号を生成する複素信号発生手段。
(2)(1)の複素信号発生手段により生成された複数の複素信号を所定時間単位で互いに入れ替えて、直交性を有し且つスペクトルの偏りがない複数の複素信号を生成する複素信号処理手段。
(3)(2)の複素信号処理手段により生成された複数の複素信号に直交符号を乗算する乗算手段。
(4)(3)の乗算手段により生成された複数の複素信号を重畳し、非周波数選択性のマルチパスフェージング環境を模擬した複素信号を生成する重畳手段。
The invention according to claim 2 provides a fading simulator comprising the following means.
(1) Complex signal generating means for generating a plurality of complex signals having a waveform simulating an elementary wave subjected to Doppler shift and having orthogonal frequencies.
(2) Complex signal processing means for generating a plurality of complex signals having orthogonality and having no spectral bias by exchanging a plurality of complex signals generated by the complex signal generating means of (1) with a predetermined time unit. .
(3) Multiplication means for multiplying a plurality of complex signals generated by the complex signal processing means of (2) by orthogonal codes.
(4) A superimposing unit that superimposes a plurality of complex signals generated by the multiplying unit of (3) and generates a complex signal that simulates a non-frequency selective multipath fading environment.

また請求項3記載の発明は、次の手段を備えたことを特徴とする周波数選択性フェージングシミュレータを提供する。
(1)模擬する周波数帯から選択される複数の代表周波数が割り当てられた請求項1または2記載の複数のフェージングシミュレータ。
(2)複数のフェージングシミュレータの模擬出力を重畳し、周波数選択性のマルチパスフェージング環境を模擬した複素信号を生成する重畳手段。
According to a third aspect of the present invention, there is provided a frequency selective fading simulator comprising the following means.
(1) A plurality of fading simulators according to claim 1 or 2, wherein a plurality of representative frequencies selected from frequency bands to be simulated are assigned.
(2) Superimposing means for superimposing simulated outputs of a plurality of fading simulators to generate a complex signal simulating a frequency selective multipath fading environment.

また請求項4記載の発明は、次のステップを情報処理端末に実行させることを特徴とする情報出力プログラムを提供する。
(1)ドップラシフトを受けた素波を模擬した波形であって、互いに直交する周波数の複数の複素信号を生成するステップ。
(2)(1)のステップで生成された複数の複素信号を所定時間単位で互いに入れ替えて、直交性を有し且つスペクトルの偏りがない複数の複素信号を生成するステップ。
(3)(2)のステップにより生成された複素信号を重畳し、非周波数選択性のマルチパスフェージング環境を模擬した複素信号を生成するステップ。
According to a fourth aspect of the present invention, there is provided an information output program that causes an information processing terminal to execute the next step.
(1) A step of generating a plurality of complex signals having a waveform simulating an elementary wave subjected to Doppler shift and having frequencies orthogonal to each other.
(2) A step of generating a plurality of complex signals having orthogonality and having no spectrum bias by exchanging the plurality of complex signals generated in the step of (1) with each other in a predetermined time unit.
(3) A step of superimposing the complex signal generated by the step of (2) to generate a complex signal simulating a non-frequency selective multipath fading environment.

また請求項5記載の発明は、次のステップを情報処理端末に実行させることを特徴とする情報出力プログラムを提供する。
(1)ドップラシフトを受けた素波を模擬した波形であって、互いに直交する周波数の複数の複素信号を生成するステップ。
(2)(1)のステップで生成された複数の複素信号を所定時間単位で互いに入れ替えて、直交性を有し且つスペクトルの偏りがない複数の複素信号を生成するステップ。
(3)(2)のステップにより生成された複数の複素信号に直交符号を乗算するステップ。
(4)(3)のステップにより生成された複数の複素信号を重畳し、非周波数選択性のマルチパスフェージング環境を模擬した複素信号を生成するステップ。
The invention according to claim 5 provides an information output program which causes an information processing terminal to execute the next step.
(1) A step of generating a plurality of complex signals having a waveform simulating an elementary wave subjected to Doppler shift and having frequencies orthogonal to each other.
(2) A step of generating a plurality of complex signals having orthogonality and having no spectrum bias by exchanging the plurality of complex signals generated in the step of (1) with each other in a predetermined time unit.
(3) A step of multiplying the plurality of complex signals generated by the step (2) by orthogonal codes.
(4) A step of superimposing a plurality of complex signals generated in the step of (3) to generate a complex signal simulating a non-frequency selective multipath fading environment.

この発明によれば、ドップラシフトを受けた素波を模擬した波形の複数の複素信号を互いに直交する周波数をもって発生させ、かかる複素信号を時分割的に互いに入れ替えることにより、互いに直交性を有し且つスペクトルの偏りがない複数の複素信号を得ることとしている。したがって複素信号数の上限は、直交する周波数の設定数に依存することになり、この設定数は高い自由度をもって選択可能であるから複素信号数の設定にあたっての自由度の向上が実現し、回路規模を大型化することなく多数の到来素波を設定した模擬が可能となる。   According to the present invention, a plurality of complex signals having a waveform simulating an elementary wave subjected to Doppler shift are generated at frequencies orthogonal to each other, and the complex signals are mutually orthogonally exchanged in a time division manner. In addition, a plurality of complex signals having no spectrum bias are obtained. Therefore, the upper limit of the number of complex signals depends on the set number of orthogonal frequencies, and since this set number can be selected with a high degree of freedom, an improvement in the degree of freedom in setting the number of complex signals is realized, and the circuit It is possible to simulate a large number of incoming elementary waves without increasing the scale.

またこの発明によれば、生成した複数の複素信号に直交符号を乗算することによりさらに多数の直交した複素信号を取得することが可能となり、複素信号の個数設定における自由度がさらに向上する利点がある。   Further, according to the present invention, it is possible to acquire a larger number of orthogonal complex signals by multiplying a plurality of generated complex signals by orthogonal codes, and there is an advantage that the degree of freedom in setting the number of complex signals is further improved. is there.

以下、図面を用いてこの発明の実施形態を説明する。
図1は、この発明の一実施形態に係るフェージングシミュレータを示すブロック図である。同図に示すように入力端子1は、入力複素データ1I,1Qが入力される端子である。サンプリング回路2は、入力複素データ1I,1Qをサンプリングしてサンプリングデータ2I,2Qを生成出力する回路である。フェージング複素信号発生回路3は、フェージング環境を模擬したフェージング複素信号3I,3Qを発生する回路である。複素乗算回路4(4−1,4−2)は、サンプリングデータ2I,2Qとフェージング複素信号3I,3Qとを複素乗算してシミュレータ出力4I,4Qを生成出力する回路である。出力端子5は、上記のシミュレータ出力4I,4Qを外部に出力する端子である。
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 is a block diagram showing a fading simulator according to an embodiment of the present invention. As shown in the figure, the input terminal 1 is a terminal to which input complex data 1I and 1Q are input. The sampling circuit 2 is a circuit that samples input complex data 1I and 1Q and generates and outputs sampling data 2I and 2Q. The fading complex signal generation circuit 3 is a circuit that generates fading complex signals 3I and 3Q that simulate a fading environment. The complex multiplication circuit 4 (4-1, 4-2) is a circuit that generates and outputs simulator outputs 4I and 4Q by complex multiplication of the sampling data 2I and 2Q and the fading complex signals 3I and 3Q. The output terminal 5 is a terminal for outputting the simulator outputs 4I and 4Q to the outside.

図1を用いてこのフェージングシミュレータの動作を説明する。入力複素データ1I,1Qはそれぞれ入力複素信号の実部成分および虚部成分である。この明細書において複素信号に係る符号に対し、実部成分に係る符号にはIを付すと共に、虚部成分に係る符号にはQを付すことより両者を区別する。サンプリング回路2は、入力複素データ1I,1Qをサンプリングしてサンプリングデータ2I,2Qを生成する。そしてフェージング複素信号発生回路3において、このサンプリングデータ2I,2Qとフェージング複素信号3I,3Qとを基に式(1)(2)により複素乗算することで、シミュレータ出力4I,4Qを生成する。   The operation of this fading simulator will be described with reference to FIG. The input complex data 1I and 1Q are a real component and an imaginary component of the input complex signal, respectively. In this specification, the code relating to the complex signal is distinguished by attaching I to the code relating to the real part component and attaching Q to the code relating to the imaginary part component. The sampling circuit 2 samples the input complex data 1I and 1Q to generate sampling data 2I and 2Q. Then, the fading complex signal generation circuit 3 generates simulator outputs 4I and 4Q by performing complex multiplication according to equations (1) and (2) based on the sampling data 2I and 2Q and the fading complex signals 3I and 3Q.

4I=2I×3I−2Q×3Q …(1)
4Q=2I×3I+2Q×3Q …(2)
4I = 2I × 3I−2Q × 3Q (1)
4Q = 2I × 3I + 2Q × 3Q (2)

フェージング複素信号3I,3Qは、非周波数選択性のマルチパスフェージング環境をモデル化した信号であり、フェージング複素信号発生回路3により生成される。   The fading complex signals 3I and 3Q are signals that model a non-frequency selective multipath fading environment, and are generated by the fading complex signal generation circuit 3.

ここでフェージング複素信号発生回路3は、複素信号の実部成分および虚部成分をそれぞれ発生する実部成分発生部および虚部成分発生部とから構成される。実部成分発生部および虚部成分発生部は、同様の回路構成により構築可能であるので、ここでは実部成分発生部を例にとって詳細を説明する。   Here, the fading complex signal generation circuit 3 includes a real part component generation unit and an imaginary part component generation unit that generate a real part component and an imaginary part component of the complex signal, respectively. Since the real part component generation unit and the imaginary part component generation unit can be constructed with the same circuit configuration, the real part component generation unit will be described in detail here as an example.

図2は、実部成分発生部の一具体例を示すブロック図である。同図における複素信号はすべて実部成分に係る信号である。同図に示すように実部成分発生部3−1は、模擬する移動局への到来素波を模擬した複素信号を発生するN個の複素信号発生回路311,312…31Nと、各複素信号を加算しフェージング複素信号3Iとして出力する加算回路32とから構成される。   FIG. 2 is a block diagram showing a specific example of the real part component generation unit. The complex signals in the figure are all signals related to the real part component. As shown in the figure, the real part generation unit 3-1 includes N complex signal generation circuits 311, 312,... 31N that generate complex signals simulating the incoming elementary wave to the mobile station to be simulated, and each complex signal. Are added together and output as a fading complex signal 3I.

複素信号発生回路311は、M個の波形格納テーブル3111,3112…311MやM個の読出アドレス発生回路3121,3122…312M、スイッチ回路3130から構成される。この発明の実施形態の説明においてMはN≦Mなる整数である。波形格納テーブル3111,3112…311Mは、それぞれ1周期分の波形(複素振幅)を格納したテーブルである。読出アドレス発生回路3121,3122…312Mは、各波形格納テーブル3111,3112…311Mに対し読出アドレスを発生出力する回路である。   The complex signal generation circuit 311 includes M waveform storage tables 3111, 3112... 311 M, M read address generation circuits 3121, 3122, 312 M, and a switch circuit 3130. In the description of the embodiment of the present invention, M is an integer satisfying N ≦ M. The waveform storage tables 3111, 3112,... 311M are tables each storing a waveform (complex amplitude) for one period. The read address generation circuits 3121, 3122,... 312M are circuits that generate and output read addresses to the waveform storage tables 3111, 3112,.

スイッチ回路3130は、各波形格納テーブル3111,3112…311Mからの読出データのうちいずれか1つを選択し、複素信号発生回路311の発生出力として加算回路32に出力するものである。他の複素信号発生回路312〜31Nも同様の構成となっている。   The switch circuit 3130 selects any one of the read data from the respective waveform storage tables 3111, 3112... 311M and outputs the selected data to the adder circuit 32 as a generation output of the complex signal generation circuit 311. The other complex signal generation circuits 312 to 31N have the same configuration.

次に、図2を用いて実部成分発生回路を例にとって複素信号発生部の動作を説明する。同図に示すように実部成分発生部3−1は、N個の複素信号発生回路311,312…31Nと加算回路32とから構成されている。まず複素信号発生回路311を例にとって説明すると、読出アドレス発生回路3121,3122…312Mは、図示しない制御装置から与えられる読出速度指示に従って、各波形格納テーブル3111,3112…311Mから波形を所定の速度で読み出す。このことにより各波形格納テーブル3111,3112…311Mから直交周波数f1,f2…fMの正弦波が読み出される。図3は、直交周波数f1,f2…fMを示すグラフである。同図に示すように直交周波数f1,f2…fMは、代表周波数fを中心周波数として離間周波数Δfをもって離間して分布している。   Next, the operation of the complex signal generator will be described with reference to FIG. As shown in the figure, the real component generation unit 3-1 includes N complex signal generation circuits 311, 312,... 31N and an addition circuit 32. First, the complex signal generation circuit 311 will be described as an example. The read address generation circuits 3121, 3122... 312M transfer waveforms from the waveform storage tables 3111, 3112. Read with. As a result, sine waves of orthogonal frequencies f1, f2... FM are read from the respective waveform storage tables 3111, 3112. FIG. 3 is a graph showing the orthogonal frequencies f1, f2,... FM. As shown in the figure, the orthogonal frequencies f1, f2,..., FM are distributed with a separation frequency Δf apart from the representative frequency f as a center frequency.

スイッチ回路3130には、周波数ホッピングを行うための出力パターンに従って図示しない制御装置から選択指示が与えられ、この選択指示に基づいて波形格納テーブル3111,3112…311Mから読み出された直交周波数f1,f2…fMの正弦波の中のいずれか1つを選択し、当該複素信号発生回路311が発生する複素信号I1として加算回路32に出力する。他の複素信号発生回路312〜31Nも同様の処理を実行し、直交周波数f1,f2…fMの正弦波のいずれかを当該複素信号発生回路が発生する複素信号I2…INとして加算回路32に出力する。   The switch circuit 3130 is given a selection instruction from a control device (not shown) according to an output pattern for performing frequency hopping, and the orthogonal frequencies f1, f2 read from the waveform storage tables 3111, 3112... 311M based on this selection instruction. ... Select one of the sine waves of fM and output it to the adder circuit 32 as the complex signal I1 generated by the complex signal generation circuit 311. The other complex signal generation circuits 312 to 31N execute the same processing, and output any one of the sine waves of the orthogonal frequencies f1, f2,... FM to the addition circuit 32 as the complex signal I2 ... IN generated by the complex signal generation circuit. To do.

このとき制御装置は、各複素信号発生回路311,312…31Nの出力として同じ周波数のものが重複しない出力パターンを生成し、この出力パターンに従って各スイッチ回路3130,3230…3N30に選択指示を与える。さらに設定時間単位で新たな出力パターンに基づいて選択指示を変更する。このことにより複素信号I1,I2…INは、それぞれ直交周波数f1,f2…fMの範囲で周波数ホッピングを行う。したがって複素信号I1,I2…INは、任意の時刻において周波数f1,f2…fMのいずれかであるから常に互いに直交しており、しかも平均化すれば基本周波数fに収束するものである。   At this time, the control device generates an output pattern in which the same frequency is not duplicated as the output of each complex signal generation circuit 311, 312,... 31N, and gives a selection instruction to each switch circuit 3130, 3230. Further, the selection instruction is changed based on a new output pattern in a set time unit. Accordingly, the complex signals I1, I2,... IN perform frequency hopping in the range of orthogonal frequencies f1, f2,. Therefore, the complex signals I1, I2... IN are always orthogonal to each other because they are any of the frequencies f1, f2... FM at an arbitrary time, and converge to the fundamental frequency f when averaged.

かかる複素信号I1,I2…INを用いてN個の到来素波を模擬することが可能であり、さらに複素信号I1,I2…INを加算回路32で加算することにより、非周波数選択性のマルチパスフェージング環境をモデル化したフェージング複素信号3Iを生成することが可能となる。虚部成分発生部3−2も、同様にして複素信号発生回路311,312…31Nにより複素信号Q1,Q2…QNを発生し、加算回路32により複素信号Q1,Q2…QNを加算することによりフェージング複素信号3Qを発生する。このようにして得られたフェージング複素信号3I,3Qは加算回路4に出力され、上記のようにシミュレータ出力4I,4Qを求めるために用いられる。   It is possible to simulate N incoming elementary waves using such complex signals I1, I2... IN, and by adding the complex signals I1, I2. It is possible to generate a fading complex signal 3I that models a path fading environment. Similarly, the imaginary component generation unit 3-2 generates complex signals Q1, Q2,... QN by the complex signal generation circuits 311, 312,... 31N, and adds the complex signals Q1, Q2,. A fading complex signal 3Q is generated. The fading complex signals 3I and 3Q obtained in this way are output to the adder circuit 4 and used to obtain the simulator outputs 4I and 4Q as described above.

上記のようにこの実施形態によれば、M個の直交周波数f1,f2…fMを周波数ホッピングすることによりN個の相関性のない複素信号を生成する形態をとるので、到来素波の個数Nの選択自由度が大幅に向上する利点がある。   As described above, according to this embodiment, N orthogonal complex signals are generated by frequency hopping M orthogonal frequencies f1, f2,... FM. There is an advantage that the degree of freedom of selection is greatly improved.

次にこの発明の他の実施形態を説明する。図4は、フェージング複素信号発生回路の他の具体例を示すブロック図である。フェージング複素信号発生回路3は、図4に示すユニットをIチャネル成分用およびQチャネル成分用に一対備えた構成によっても実現できる。図2と同様の部分には同一の符号を付して説明を省略する。図4において、各複素信号発生回路311,312…31Nが出力する複素信号I1,I2…INは、加算回路32(図2参照)の代わりにベクトル演算回路33に入力される。   Next, another embodiment of the present invention will be described. FIG. 4 is a block diagram showing another specific example of the fading complex signal generation circuit. The fading complex signal generation circuit 3 can also be realized by a configuration including a pair of units shown in FIG. 4 for the I channel component and the Q channel component. The same parts as those in FIG. 4, complex signals I1, I2,... IN output from the complex signal generation circuits 311, 312,... 31N are input to the vector operation circuit 33 instead of the adder circuit 32 (see FIG. 2).

ベクトル演算回路33は、複素信号I1,I2…INに対し、直交符号を用いたベクトル演算を施すことによりさらに多数の複素信号を生成する形態をとる。直交符号としてはたとえばウォルシュ符号を使用することができる。すなわち(3)(4)式により定まるH2pの「0」の項を「−1」に置換することにより求まる行列式による演算を用いる形態をとることができる。   The vector operation circuit 33 takes a form in which a larger number of complex signals are generated by performing a vector operation using orthogonal codes on the complex signals I1, I2,. As the orthogonal code, for example, a Walsh code can be used. That is, it is possible to use a form of determinant calculation obtained by substituting “−1” for the “0” term of H2p determined by equations (3) and (4).

Figure 2006174254
Figure 2006174254

複素信号I1,I2…INを入力ベクトルとし、2p=Nとした行列式HNを用いてベクトル演算を行うことにより、複素信号FI1,FI2…FINが得られる。得られた複素信号FI1,FI2…FINは、それぞれ非周波数選択性のマルチパスフェージング環境をモデル化したフェージング複素信号3Iとして使用することができる。すなわちこの実施形態に係るフェージング複素信号発生回路3によれば、フェージング複素信号3I,3QをN個生成することが可能となる。   Complex signals I 1, I 2,... IN are used as input vectors, and vector operations are performed using a determinant HN with 2p = N, whereby complex signals FI 1, FI 2,. The obtained complex signals FI1, FI2,... FIN can be used as fading complex signals 3I each modeling a non-frequency selective multipath fading environment. That is, according to the fading complex signal generation circuit 3 according to this embodiment, N fading complex signals 3I and 3Q can be generated.

図5は、この発明の他の実施形態に係るフェージングシミュレータを示すブロック図である。同図において図1と同様の部分については、図1と同じ符号を付して説明を省略する。図2に示すように遅延部6は、サンプリングデータ2I,2Qを遅延させる回路であり、それぞれ所定の遅延時間が設定されたM個の遅延回路61〜6Mからなる。各遅延回路61〜6Mは、それぞれ遅延データ(61I,61Q),(62I,62Q)…(6MI,6MQ)を生成出力する。   FIG. 5 is a block diagram showing a fading simulator according to another embodiment of the present invention. In the figure, the same parts as those in FIG. 1 are denoted by the same reference numerals as those in FIG. As shown in FIG. 2, the delay unit 6 is a circuit that delays the sampling data 2I and 2Q, and includes M delay circuits 61 to 6M each having a predetermined delay time. Each of the delay circuits 61 to 6M generates and outputs delay data (61I, 61Q), (62I, 62Q)... (6MI, 6MQ), respectively.

フェージングシミュレータ部7は、代表周波数Fに係るフェージング環境をそれぞれ模擬するM個のフェージングシミュレータ部71〜7Lから構成される。Lは代表周波数の個数である。各フェージングシミュレータ部71〜7Lは、図1に示すフェージング複素信号発生回路3および複素乗算回路4と同様の回路構成部を有し、フェージング複素信号3I,3Q(図1参照)を発生して遅延データ(61I,61Q),(62I,62Q)…(6LI,6LQ)と複素乗算することにより、出力(71I,71Q),(72I,72Q)…(7LI,7LQ)を生成する。加算回路8(8−1,8−2)は、出力71I,72I…7LIを加算してシミュレータ出力8Iを生成すると共に、出力71Q,72Q…7LQを加算し、全周波数帯におけるシミュレータ出力8I,8Qとして加算結果を出力する回路である。   The fading simulator unit 7 includes M fading simulator units 71 to 7L that respectively simulate the fading environment related to the representative frequency F. L is the number of representative frequencies. Each of fading simulator units 71 to 7L has the same circuit configuration unit as fading complex signal generation circuit 3 and complex multiplication circuit 4 shown in FIG. 1, and generates fading complex signals 3I and 3Q (see FIG. 1) and delays them. The outputs (71I, 71Q), (72I, 72Q),... (7LI, 7LQ) are generated by complex multiplication with the data (61I, 61Q), (62I, 62Q)... (6LI, 6LQ). The adder circuit 8 (8-1, 8-2) adds the outputs 71I, 72I... 7LI to generate the simulator output 8I, and adds the outputs 71Q, 72Q. This is a circuit for outputting the addition result as 8Q.

図6は、代表周波数の選定例を示すグラフである。同図に示すように、直交周波数F1,F2…FLを代表周波数に選定し、各フェージングシミュレータ部71〜7Lに割り当てる形態をとることができる。さらに各フェージングシミュレータ部71〜7Lにおいて、フェージングシミュレータ部7kで例示すると、代表周波数Fkの±ΔF/2の範囲に代表周波数Fkを中心周波数とするM個の直交周波数fk1,fk2…fkMを設定しておけばよい。   FIG. 6 is a graph showing an example of selecting a representative frequency. As shown in the figure, the orthogonal frequencies F1, F2,... FL can be selected as representative frequencies and assigned to the respective fading simulator units 71 to 7L. Further, in each fading simulator unit 71 to 7L, when exemplified by the fading simulator unit 7k, M orthogonal frequencies fk1, fk2,... FkM having the representative frequency Fk as the center frequency are set in a range of ± ΔF / 2 of the representative frequency Fk. Just keep it.

この実施形態によれば、代表周波数F1〜FLのそれぞれについて、図1に示す非周波数選択性のマルチパスフェージング環境のシミュレータと同様の手法でシミュレーションを実行し、その結果を重畳することにより周波数F1〜FLにわたる周波数帯域における周波数選択性のマルチパスフェージングシミュレートを行うことが可能となる。また図4に示すフェージング複素信号発生回路を用いて図6のフェージングシミュレータを構成する形態をとるこも勿論可能である。   According to this embodiment, for each of the representative frequencies F1 to FL, simulation is executed by the same method as the simulator of the non-frequency selective multipath fading environment shown in FIG. It becomes possible to perform multipath fading simulation of frequency selectivity in a frequency band ranging from ~ FL. Further, it is of course possible to employ the form in which the fading simulator of FIG. 6 is configured using the fading complex signal generation circuit shown in FIG.

以上、この発明の実施形態を詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。たとえば図1に示すフェージング複素信号発生回路3や複素乗算回路4、あるいは図5に示す遅延部6やフェージングシミュレータ部7、加算回路8などはハードウエアによるロジック回路により構成する形態が処理速度の点で好適であるが、かかるロジック回路はFPGA(Field Programmable Gate Alley)を用いて構築する形態をとることもできる。さらにDSP(Digital Signal Processor)などCPU型の演算回路により構築する形態もとり得る。   The embodiment of the present invention has been described in detail above, but the specific configuration is not limited to this embodiment, and includes a design and the like within a range not departing from the gist of the present invention. For example, the fading complex signal generation circuit 3 and complex multiplication circuit 4 shown in FIG. 1, or the delay unit 6, fading simulator unit 7, addition circuit 8 and the like shown in FIG. However, such a logic circuit can also be configured using an FPGA (Field Programmable Gate Array). Further, a configuration in which a CPU type arithmetic circuit such as a DSP (Digital Signal Processor) is used may be employed.

ここでCPU型の演算回路に与えるプログラムは、コンピュータ読み取り可能な記録媒体に記録して頒布することができ、機能の一部を実現する形態で頒布するものであっても良い。たとえばシステムにすでに記録されているプログラムとの組み合わせで所定の機能を実現できるもの、いわゆる差分プログラムの形式で提供される形態をとることも可能である。また上記のコンピュータ読み取り可能な記録媒体には、可搬型の磁気ディスクや光磁気ディスク等の記憶媒体等以外にも、ハードディスク等の記憶装置その他不揮発性の記憶装置を含む。さらにインターネットその他のネットワーク等、任意の伝送媒体を介して他のコンピュータシステムから提供される形態でも良い。この場合、「コンピュータ読み取り可能な記録媒体」には、ネットワーク上のホストやクライアントとなるコンピュータシステム内部の揮発性メモリのように、伝送媒体において一定時間プログラムを保持しているものも含む。   Here, the program to be given to the CPU type arithmetic circuit can be recorded and distributed on a computer-readable recording medium, and may be distributed in a form that realizes a part of the functions. For example, it is possible to take a form provided in the form of a so-called differential program, which can realize a predetermined function in combination with a program already recorded in the system. The computer-readable recording medium includes a storage device such as a hard disk and other nonvolatile storage devices in addition to a storage medium such as a portable magnetic disk and a magneto-optical disk. Furthermore, the form provided from another computer system via arbitrary transmission media, such as the internet and other networks, may be sufficient. In this case, the “computer-readable recording medium” includes a medium that holds a program for a certain period of time in a transmission medium such as a volatile memory inside a computer system serving as a host or client on a network.

また、FPGAに所定の回路情報を組み込んで上記のロジック回路を構築する形態にあって、かかる回路情報の頒布等について上記のプログラムと同様の形態をとることもこの発明に含まれるものとする。   Further, in the form of building the above-described logic circuit by incorporating predetermined circuit information into the FPGA, it is also included in the present invention that the circuit information is distributed in the same form as the above-described program.

この発明の一実施形態に係るフェージングシミュレータを示すブロック図である。It is a block diagram which shows the fading simulator which concerns on one Embodiment of this invention. フェージング複素信号発生回路の一具体例を示すブロック図である。It is a block diagram which shows one specific example of a fading complex signal generation circuit. 直交周波数f1,f2…fMを示すグラフである。It is a graph which shows orthogonal frequency f1, f2, ... fM. フェージング複素信号発生回路の他の具体例を示すブロック図である。It is a block diagram which shows the other specific example of a fading complex signal generation circuit. この発明の他の実施形態に係るフェージングシミュレータを示すブロック図である。It is a block diagram which shows the fading simulator which concerns on other embodiment of this invention. 代表周波数の選定例を示すグラフである。It is a graph which shows the example of selection of a representative frequency.

符号の説明Explanation of symbols

1:入力端子 1I,1Q:入力複素データ 2:サンプリング回路 2I,2Q:サンプリングデータ 3:フェージング複素信号発生回路 3−1:実部成分発生部 3−2:虚部成分発生部 311,312…31N:複素信号発生回路 3111〜311M,3211〜321M,3N11〜3N1M:波形格納テーブル 3121〜312M,3221〜322M,3N21〜3N2M:読出アドレス発生回路 3130〜3N30…スイッチ回路 32:加算回路 33:ベクトル演算回路 3I,3Q:フェージング複素信号 4(4−1,4−2):複素乗算回路 4I,4Q:シミュレート出力 5:出力端子 6:遅延部 61〜6L:遅延回路 (61I,61Q),(62I,62Q)…(6LI,6LQ):遅延データ 7,71〜7L:フェージングシミュレータ部 8,8−1,8−2:加算回路 8I,8Q…シミュレータ出力   1: Input terminal 1I, 1Q: Input complex data 2: Sampling circuit 2I, 2Q: Sampling data 3: Fading complex signal generation circuit 3-1: Real component generation unit 3-2: Imaginary component generation unit 311, 312. 31N: Complex signal generation circuit 3111 to 311M, 3211 to 321M, 3N11 to 3N1M: Waveform storage table 3121 to 312M, 3221 to 322M, 3N21 to 3N2M: Read address generation circuit 3130 to 3N30 ... Switch circuit 32: Addition circuit 33: Vector Arithmetic circuit 3I, 3Q: Fading complex signal 4 (4-1, 4-2): Complex multiplier circuit 4I, 4Q: Simulated output 5: Output terminal 6: Delay unit 61-6L: Delay circuit (61I, 61Q), (62I, 62Q) (6LI, 6LQ): Delay data 7, 7 1 to 7L: Fading simulator section 8, 8-1, 8-2: Addition circuit 8I, 8Q ... Simulator output

Claims (5)

ドップラシフトを受けた素波を模擬した波形であって、互いに直交する周波数の複数の複素信号を生成する複素信号発生手段と、
前記複数の複素信号を所定時間単位で互いに入れ替えて、直交性を有し且つスペクトルの偏りがない複数の複素信号を生成する複素信号処理手段と、
該複素信号処理手段により生成された複素信号を重畳し、非周波数選択性のマルチパスフェージング環境を模擬した複素信号を生成する重畳手段と
を備えたことを特徴とするフェージングシミュレータ。
A complex signal generating means for generating a plurality of complex signals having frequencies orthogonal to each other, simulating an elementary wave subjected to Doppler shift;
Complex signal processing means for generating a plurality of complex signals having orthogonality and having no spectral bias by exchanging the plurality of complex signals with each other in a predetermined time unit;
A fading simulator comprising: a superimposing unit that superimposes the complex signal generated by the complex signal processing unit and generates a complex signal simulating a non-frequency selective multipath fading environment.
ドップラシフトを受けた素波を模擬した波形であって、互いに直交する周波数の複数の複素信号を生成する複素信号発生手段と、
前記複数の複素信号を所定時間単位で互いに入れ替えて、直交性を有し且つスペクトルの偏りがない複数の複素信号を生成する複素信号処理手段と、
該複素信号処理手段により生成された複数の複素信号に直交符号を乗算する乗算手段と、
該乗算手段により生成された複数の複素信号を重畳し、非周波数選択性のマルチパスフェージング環境を模擬した複素信号を生成する重畳手段と
を備えたことを特徴とするフェージングシミュレータ。
A complex signal generating means for generating a plurality of complex signals having frequencies orthogonal to each other, simulating an elementary wave subjected to Doppler shift;
Complex signal processing means for generating a plurality of complex signals having orthogonality and having no spectral bias by exchanging the plurality of complex signals with each other in a predetermined time unit;
Multiplying means for multiplying a plurality of complex signals generated by the complex signal processing means by orthogonal codes;
A fading simulator comprising: a superimposing unit that superimposes a plurality of complex signals generated by the multiplication unit and generates a complex signal simulating a non-frequency selective multipath fading environment.
模擬する周波数帯から選択される複数の代表周波数が割り当てられた請求項1または2記載の複数のフェージングシミュレータと、
該複数のフェージングシミュレータの模擬出力を重畳し、周波数選択性のマルチパスフェージング環境を模擬した複素信号を生成する重畳手段と
を備えたことを特徴とする周波数選択性フェージングシミュレータ。
A plurality of fading simulators according to claim 1 or 2, wherein a plurality of representative frequencies selected from frequency bands to be simulated are assigned,
A frequency selective fading simulator comprising: a superimposing unit that superimposes simulated outputs of the plurality of fading simulators and generates a complex signal simulating a frequency selective multipath fading environment.
ドップラシフトを受けた素波を模擬した波形であって、互いに直交する周波数の複数の複素信号を生成するステップと、
該ステップにより生成された複数の複素信号を所定時間単位で互いに入れ替えて、直交性を有し且つスペクトルの偏りがない複数の複素信号を生成するステップと、
該ステップにより生成された複数の複素信号を重畳し、非周波数選択性のマルチパスフェージング環境を模擬した複素信号を生成するステップと
を情報処理端末に実行させることを特徴とする情報出力プログラム。
A waveform simulating an elementary wave subjected to Doppler shift, and generating a plurality of complex signals having frequencies orthogonal to each other;
Replacing a plurality of complex signals generated by the step with each other in a predetermined time unit to generate a plurality of complex signals having orthogonality and having no spectral bias; and
An information output program which causes an information processing terminal to execute a step of superimposing a plurality of complex signals generated by the step and generating a complex signal simulating a non-frequency selective multipath fading environment.
ドップラシフトを受けた素波を模擬した波形であって、互いに直交する周波数の複数の複素信号を生成するステップと、
該ステップにより生成された複数の複素信号を所定時間単位で互いに入れ替えて、直交性を有し且つスペクトルの偏りがない複数の複素信号を生成するステップと、
該ステップにより生成された複数の複素信号に直交符号を乗算するステップと、
該ステップにより生成された複数の複素信号を重畳し、非周波数選択性のマルチパスフェージング環境を模擬した複素信号を生成するステップと
を情報処理端末に実行させることを特徴とする情報出力プログラム。
A waveform simulating an elementary wave subjected to Doppler shift, and generating a plurality of complex signals having frequencies orthogonal to each other;
Replacing a plurality of complex signals generated by the step with each other in a predetermined time unit to generate a plurality of complex signals having orthogonality and having no spectral bias; and
Multiplying a plurality of complex signals generated by the step by orthogonal codes;
An information output program which causes an information processing terminal to execute a step of superimposing a plurality of complex signals generated by the step and generating a complex signal simulating a non-frequency selective multipath fading environment.
JP2004366109A 2004-12-17 2004-12-17 Fading simulator, frequency selective fading simulator and information output program Pending JP2006174254A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004366109A JP2006174254A (en) 2004-12-17 2004-12-17 Fading simulator, frequency selective fading simulator and information output program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004366109A JP2006174254A (en) 2004-12-17 2004-12-17 Fading simulator, frequency selective fading simulator and information output program

Publications (1)

Publication Number Publication Date
JP2006174254A true JP2006174254A (en) 2006-06-29

Family

ID=36674502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004366109A Pending JP2006174254A (en) 2004-12-17 2004-12-17 Fading simulator, frequency selective fading simulator and information output program

Country Status (1)

Country Link
JP (1) JP2006174254A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100902842B1 (en) 2007-12-11 2009-06-16 한국전자통신연구원 Fading channel modeling equipment of communication system and channel modeling method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100902842B1 (en) 2007-12-11 2009-06-16 한국전자통신연구원 Fading channel modeling equipment of communication system and channel modeling method thereof

Similar Documents

Publication Publication Date Title
Patel et al. Comparative analysis of statistical models for the simulation of Rayleigh faded cellular channels
Fard et al. An FPGA-based simulator for high path count Rayleigh and Rician fading
JP2004519905A (en) Execution method of channel simulation and channel simulator
Jinpeng et al. An Innovative FPGA Implementations of the Secure frequency hopping communication system based on the improved ZUC algorithm
Fard et al. A single FPGA filter-based multipath fading emulator
Alimohammad et al. Modeling and hardware implementation aspects of fading channel simulators
Alimohammad et al. Accurate multiple-input multiple-output fading channel simulator using a compact and high-throughput reconfigurable architecture
CN107484197B (en) Wireless fading channel simulation device and method of any Doppler power spectrum
JP2006174254A (en) Fading simulator, frequency selective fading simulator and information output program
Castillo et al. A reconfigurable hardware architecture for the simulation of Rayleigh fading channels under arbitrary scattering conditions
Alimohammad et al. An improved SOS-based fading channel emulator
Karabacak et al. RF circuit implementation of a real-time frequency spread emulator
Alimohammad et al. An accurate and compact Rayleigh and Rician fading channel simulator
Alimohammad et al. Compact implementation of a sum-of-sinusoids Rayleigh fading channel simulator
Sharma et al. Configuration of ONE simulator using eclipse
Doshi et al. Wireless network testing and evaluation using real-time emulation
JP2002290274A (en) Output device for pseudo random number sequence, transmitter, receiver, communication system, filter, output method for the pseudo random number sequence, transmission method, reception method, filter method, program, and information recording medium
JP2002325011A (en) Fading simulator for array antenna
Gan et al. Multiple Rayleigh fading channels modeling based on sum‐of‐sinusoids model
Fan et al. A high-fidelity wideband signal software simulator for GNSS antenna arrays accelerated by GPU
Rao et al. VLSI architecture for Rayleigh and Rician fading generators
Taotao et al. Design And Implementation of an Efficient Wireless Channel Simulator
JPH0758940B2 (en) Multipath fading simulator
Sangeetha et al. BER Performance Analysis of Short Reference Differential Chaos Shift Keying Scheme Using Various Maps Over Different Channel Conditions
Choi et al. Wireless network mobility emulation over wired testbeds: a review

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091104