JP2006173148A - Self-supported group iii nitride semiconductor substrate and its manufacturing method - Google Patents
Self-supported group iii nitride semiconductor substrate and its manufacturing method Download PDFInfo
- Publication number
- JP2006173148A JP2006173148A JP2004359211A JP2004359211A JP2006173148A JP 2006173148 A JP2006173148 A JP 2006173148A JP 2004359211 A JP2004359211 A JP 2004359211A JP 2004359211 A JP2004359211 A JP 2004359211A JP 2006173148 A JP2006173148 A JP 2006173148A
- Authority
- JP
- Japan
- Prior art keywords
- gan layer
- layer
- gan
- substrate
- group iii
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、III族窒化物半導体自立基板およびその製造方法に関する。 The present invention relates to a group III nitride semiconductor free-standing substrate and a method for manufacturing the same.
半導体デバイスを作製するにあたっては、基板材料として、成長させるエピタキシャル層と同じ物質のバルク結晶を用いることが望ましい。窒化ガリウム(GaN)系結晶のバルク結晶作製の試みは多くの研究機関で行なわれている。しかしながら、GaNのような結晶では、窒素の解離圧が高いことにより、ガリウム砒素(GaAs)のように融液から大きなバルク結晶を得ることが難しく、工業的に利用できる大きさのGaN系バルク結晶の作製は非常に困難である。 In manufacturing a semiconductor device, it is desirable to use a bulk crystal of the same material as the epitaxial layer to be grown as a substrate material. Attempts to make bulk crystals of gallium nitride (GaN) crystals have been made by many research institutions. However, crystals such as GaN have a high nitrogen dissociation pressure, making it difficult to obtain large bulk crystals from the melt like gallium arsenide (GaAs). Is very difficult to fabricate.
このため、GaN半導体基板の作製には、HVPE(hydride vapor phase epitaxy)を用いて気相で作製する手法が主に用いられている。すなわち、サファイア(Al2O3)基板上にMOCVD装置を用いてGaN薄膜(膜厚:約2μm)を形成し、このGaN薄膜上にHVPE装置を用いてGaN層(膜厚:約400μm)を成長させ、あるいはサファイア基板上に直接GaNのHVPE成長を行うことで、GaN厚膜−サファイア基板からなる構造体(以下、適宜サファイア/GaN構造体と呼ぶ)を得る。最後に、サファイア/GaN構造体からGaN層を分離することで半導体デバイス作製用のGaN半導体基板を得る。 For this reason, a method of producing a GaN semiconductor substrate in a vapor phase using HVPE (hydride vapor phase epitaxy) is mainly used. That is, a GaN thin film (film thickness: about 2 μm) is formed on a sapphire (Al 2 O 3 ) substrate using a MOCVD apparatus, and a GaN layer (film thickness: about 400 μm) is formed on the GaN thin film using an HVPE apparatus. By growing or performing HVPE growth of GaN directly on the sapphire substrate, a structure composed of a GaN thick film-sapphire substrate (hereinafter referred to as a sapphire / GaN structure as appropriate) is obtained. Finally, a GaN semiconductor substrate for manufacturing a semiconductor device is obtained by separating the GaN layer from the sapphire / GaN structure.
特許文献1には、サファイア/GaN構造体からGaN層を分離する方法として、サファイア基板上にGaN層を成長させ、その後レーザー光を照射してサファイア基板からGaN層を剥離する方法が開示されている。しかし、サファイア/GaN構造体には熱膨張係数差に起因する熱歪みが加わっているため、この方法では剥離の最中に転位などの欠陥が生じやすく、またGaN層が破損することが多い。
一方、特許文献2には、サファイアに代わる基板材料としてGaAsを用いてGaN層を成長させ、その後エッチングによりGaAsを除去する方法が開示されている。この方法によれば、破損を抑制しつつGaN層を得ることができる。しかし、GaAsは分解温度が低いのでGaN層成長中にGaAsが分解されてGaN層の中にAsが不純物として混入し、GaN半導体基板の品質を悪化させる場合がある。また、毒性の強いAsを取り扱うため安全性の面で好ましくない。
On the other hand,
また、特許文献3には、サファイア基板上に結晶欠陥または空隙を含むAlGaN層またはInGaN層からなるリフトオフ層を成長させ、リフトオフ層上にGaN層を成長させ、結晶欠陥または空隙を含むリフトオフ層によって、サファイア基板からGaN層を剥離する方法が開示されている。 In Patent Document 3, a lift-off layer made of an AlGaN layer or an InGaN layer containing crystal defects or voids is grown on a sapphire substrate, a GaN layer is grown on the lift-off layer, and a lift-off layer containing crystal defects or voids is used. A method for peeling a GaN layer from a sapphire substrate is disclosed.
しかし、AlGaN層またはInGaN層からなるリフトオフ層に多数の微細な空隙または結晶欠陥を安定して形成するためには、1)キャリアガスの水素(H2)と窒素(N2)との割合、2)アンモニア(NH3)と塩化ガリウム(GaCl)の割合(V/III比)、3)アルミニウム(Al)またはインジウム(In)の供給量、4)成長温度の各条件を精緻にコントロールする必要がある。そのため、制御安定性の面でさらなる改善の余地があった。また、微細な空隙または結晶欠陥を有するリフトオフ層上に形成されるGaN層の結晶性を向上させることは困難である。そのため、GaN基板の品質の面でも課題を有していた。 However, in order to stably form a large number of fine voids or crystal defects in a lift-off layer composed of an AlGaN layer or an InGaN layer, 1) a ratio of hydrogen (H 2 ) and nitrogen (N 2 ) of carrier gas, 2) The ratio of ammonia (NH 3 ) to gallium chloride (GaCl) (V / III ratio), 3) the supply amount of aluminum (Al) or indium (In), and 4) the growth temperature must be precisely controlled. There is. Therefore, there is room for further improvement in terms of control stability. In addition, it is difficult to improve the crystallinity of the GaN layer formed on the lift-off layer having fine voids or crystal defects. Therefore, there is a problem in terms of the quality of the GaN substrate.
上述のように、従来は、フリースタンディング(自立)GaN基板は、サファイアなどの下地基板の上にGaN単結晶を成長させ、その後下地基板を除去して作製されてきた。しかし、いずれの方法によっても、GaN基板に与えるダメージを抑制しつつ、下地基板を除去することが困難であった。 As described above, conventionally, a free-standing (self-supporting) GaN substrate has been produced by growing a GaN single crystal on a base substrate such as sapphire and then removing the base substrate. However, it is difficult to remove the underlying substrate by any method while suppressing damage to the GaN substrate.
本発明は上記事情に鑑みてなされたものであり、その目的とするところは、損傷の少ない高品質のIII族窒化物半導体自立基板を安定的に提供することにある。 The present invention has been made in view of the above circumstances, and a purpose thereof is to stably provide a high-quality group III nitride semiconductor free-standing substrate with little damage.
本発明によれば、下地基板の上部に、n型不純物を含有するIII族窒化物半導体からなる第一の層と、第一の層の上部に設けられ、第一の層よりもn型不純物の含有量の低いIII族窒化物半導体からなる第二の層と、を含むIII族窒化物半導体膜を形成する工程と、下地基板およびIII族窒化物半導体膜を冷却する工程と、第一の層の内部または第一の層と第二の層との界面付近において下地基板を含む構造体を分離除去してIII族窒化物半導体膜の少なくとも一部を含む自立基板を得る工程と、を含むIII族窒化物半導体自立基板の製造方法が提供される。 According to the present invention, a first layer made of a group III nitride semiconductor containing an n-type impurity is provided on an upper portion of a base substrate, and an n-type impurity is provided on the upper portion of the first layer. A step of forming a group III nitride semiconductor film comprising: a second layer made of a group III nitride semiconductor having a low content of: a step of cooling the base substrate and the group III nitride semiconductor film; Separating and removing the structure including the base substrate within the layer or in the vicinity of the interface between the first layer and the second layer to obtain a free-standing substrate including at least a part of the group III nitride semiconductor film. A method of manufacturing a group III nitride semiconductor free-standing substrate is provided.
この方法によれば、温度の降下により、n型不純物を高濃度に含有する第一の層の内部または第一の層と第二の層との界面付近において、外力を加えることなくクラックが生じる。このため、下地基板からIII族窒化物半導体膜を剥離することが容易となるので、損傷の少ない高品質のIII族窒化物半導体自立基板が安定的に得られる。 According to this method, a crack is generated without applying external force in the first layer containing a high concentration of n-type impurities or in the vicinity of the interface between the first layer and the second layer due to a temperature drop. . For this reason, it becomes easy to peel the group III nitride semiconductor film from the base substrate, so that a high-quality group III nitride semiconductor free-standing substrate with little damage can be stably obtained.
また、本発明によれば、n型不純物を含有するIII族窒化物半導体からなる第一の層と、第一の層の一方の側に設けられた、III族窒化物半導体からなる第二の層と、を備え、第一の層は、第二の層よりもn型不純物の含有量が高く、第一の層は、凹凸表面を有するIII族窒化物半導体自立基板が提供される。 According to the present invention, the first layer made of a group III nitride semiconductor containing an n-type impurity and the second layer made of a group III nitride semiconductor provided on one side of the first layer are provided. And the first layer has a higher n-type impurity content than the second layer, and the first layer provides a group III nitride semiconductor free-standing substrate having an uneven surface.
この構成を備えるIII族窒化物半導体自立基板は、上記の製造方法により製造可能である。このため、損傷の少ない高品質のIII族窒化物半導体自立基板として安定的に得られる。また、凹凸表面を有し、高濃度のn型不純物を含有する第一の層を備えるため、電極などとのコンタクト性に優れる。そのため、このような構成からなるIII族窒化物半導体自立基板は、半導体レーザ素子などの半導体装置の基板として用いることができる。 A group III nitride semiconductor self-supporting substrate having this configuration can be manufactured by the above-described manufacturing method. Therefore, it can be stably obtained as a high-quality group III nitride semiconductor free-standing substrate with little damage. In addition, since the first layer having an uneven surface and containing a high concentration of n-type impurities is provided, the contact property with an electrode or the like is excellent. Therefore, the group III nitride semiconductor free-standing substrate having such a configuration can be used as a substrate of a semiconductor device such as a semiconductor laser element.
なお、本発明において、下地基板とは、III族窒化物膜の結晶成長の下地となる基板を意味するものとする。また、本発明において、構造体とは、1以上の層構造を含む立体構造体を意味するものとする。また、本発明において、層とは、全面に均一に設けられている膜構造に限定されないものとする。 In the present invention, the base substrate means a substrate serving as a base for crystal growth of a group III nitride film. In the present invention, the structure means a three-dimensional structure including one or more layer structures. In the present invention, the layer is not limited to a film structure that is uniformly provided on the entire surface.
本願発明によれば、特定の構成からなる構造体を冷却することにより、下地基板を剥離除去できるので、損傷の少ない高品質のIII族窒化物半導体自立基板を提供することができる。 According to the present invention, since the base substrate can be peeled and removed by cooling a structure having a specific configuration, a high-quality group III nitride semiconductor free-standing substrate with little damage can be provided.
本発明においては、III族窒化物半導体膜を冷却する上記の工程において、以下の理由により外力を加えることなしに下地基板を分離除去することができる。すなわち、下地基板の上部に形成されており、n型不純物を含有するIII族窒化物半導体からなる第一の層と、第一の層の上部に設けられ、第一の層よりもn型不純物の含有量の低いIII族窒化物半導体からなる第二の層と、を含むIII族窒化物半導体膜を冷却すると、第一の層の内部または第一の層と第二の層との界面付近にクラックが生じる。このため、特に外力を加えることなくIII族窒化物半導体膜を分離して下地基板を除去することができる。 In the present invention, in the above-described step of cooling the group III nitride semiconductor film, the base substrate can be separated and removed without applying external force for the following reason. That is, a first layer formed of a group III nitride semiconductor containing an n-type impurity and formed on an upper portion of the base substrate, and an n-type impurity provided on the upper portion of the first layer. And cooling the III-nitride semiconductor film including the second layer made of a III-nitride semiconductor with a low content of the inside of the first layer or in the vicinity of the interface between the first layer and the second layer Cracks occur. Therefore, the base substrate can be removed by separating the group III nitride semiconductor film without applying any external force.
上記のIII族窒化物半導体膜は、第一の層の下部に、第一の層よりもn型不純物の含有量の低い第三のIII族窒化物層をさらに含む構成とすることができる。この構成によれば、冷却により、n型不純物の含有量の低い第二のIII族窒化物層および第三のIII族窒化物層に挟まれている、n型不純物の含有量の高い第一の層の内部または第一の層と第二の層との界面付近において、クラックを生じやすい。このため、第一の層の内部または第一の層と第二の層との界面付近において、外力を加えることなしに下地基板を除去できる。 The group III nitride semiconductor film may further include a third group III nitride layer having a lower n-type impurity content than the first layer below the first layer. According to this configuration, the first n-type impurity-rich first sandwiched between the second group III-nitride layer and the third group-III nitride layer having a low n-type impurity content by cooling. Cracks are likely to occur inside the layer or in the vicinity of the interface between the first layer and the second layer. For this reason, the base substrate can be removed without applying an external force inside the first layer or in the vicinity of the interface between the first layer and the second layer.
また、上記のn型不純物はSiが好ましい。この構成によれば、冷却により外力を加えることなしに第一の層の内部または第一の層と第二の層との界面付近において、下地基板を除去しやすくなる。 The n-type impurity is preferably Si. According to this configuration, the base substrate can be easily removed inside the first layer or in the vicinity of the interface between the first layer and the second layer without applying external force by cooling.
なお、本発明において、アンドープGaN層とは、GaN成膜時に意図的にSiなどの不純物をドープしていないGaN層を意味し、意図せずに混入した少量の不純物を含んでいても良い。 In the present invention, the undoped GaN layer means a GaN layer that is not intentionally doped with impurities such as Si during GaN film formation, and may contain a small amount of impurities mixed unintentionally.
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In all the drawings, the same reference numerals are given to the same components, and the description will be omitted as appropriate.
<実施形態1>
図1は、実施形態1に係るGaN基板の製造方法を示す工程断面図である。
<
FIG. 1 is a process cross-sectional view illustrating the method for manufacturing a GaN substrate according to the first embodiment.
まず、本実施形態においてGaN層の成長に用いる気相成長装置について説明する。図2は、実施形態1および2に係るGaN基板の製造に用いる気相成長装置の構造を示す断面図である。 First, a vapor phase growth apparatus used for growing a GaN layer in this embodiment will be described. FIG. 2 is a cross-sectional view showing the structure of the vapor phase growth apparatus used for manufacturing the GaN substrate according to the first and second embodiments.
この成膜工程での使用に特に適する気相成長装置は、図2で示すようなハイドライド気相成長(HVPE)装置である。なお、実施形態1に係るGaN基板は、MOCVD装置などによっても成膜可能であるが、以下、図2を用いて、HVPE装置の場合を代表例として説明する。 A vapor deposition apparatus particularly suitable for use in this film forming process is a hydride vapor deposition (HVPE) apparatus as shown in FIG. The GaN substrate according to the first embodiment can be formed by an MOCVD apparatus or the like. Hereinafter, the case of an HVPE apparatus will be described as a representative example with reference to FIG.
HVPE装置120は、反応管121と、反応管121内に設けられている基板ホルダ123を備える。また、HVPE装置120は、III族原料ガスを反応管121内に供給するIII族原料ガス供給部139と、窒素原料ガスを反応管121内に供給する窒素原料ガス供給部137と、ドーピングガスを反応管121内に供給するガス供給管125とを備える。さらに、HVPE装置120は、ガス排出管135と、ヒータ129、130とを備える。
The
基板ホルダ123は、反応管121の下流側に回転軸132により回転自在に設けられている。ガス排出管135は、反応管121のうち基板ホルダ123の下流側に設けられている。
The
III族原料ガス供給部139は、ガス供給管126とソースボート128とGa原料127と反応管121のうち遮蔽板136の下の層とを含む。
The group III source
窒素原料ガス供給部137は、ガス供給管124と反応管121のうち遮蔽板136の上の層(ガス供給管125およびその内部は除く)とを含む。
The nitrogen source
ガス供給管125は、反応管121内へのジクロロシラン(SiH2Cl2)ガス(ドーピングガス)の供給を行う。
The
III族原料ガス供給部139は、GaClを生成し、これを基板ホルダ123上のウエハ133表面に供給する。III族原料ガス供給部139は、ガス供給管126およびGa原料127を収容するソースボート128を含んでいる。
The group III source
ガス供給管126の供給口は、III族原料ガス供給部139内の上流側に配置されている。このため、供給されたHClガスは、III族原料ガス供給部139内でソースボート128中のGa原料127と接触するようになっている。
The supply port of the
これにより、ガス供給管126から供給されるハロゲン含有ガスは、ソースボート128中のGa原料127の表面または揮発したGaと接触し、Gaを塩化してGa塩化物を含むIII族原料ガスを生成する。なお、このIII族原料ガス供給部139の周囲にはヒータ129が配置され、III族原料ガス供給部139内は、たとえば800〜900℃程度の温度に維持される。
Thereby, the halogen-containing gas supplied from the
反応管121の上流側は、遮蔽板136により2つの層に区画されている。図中の遮蔽板136の上側に位置する窒素原料ガス供給部137中を、ガス供給管124から供給されたアンモニアが通過し、熱により分解が促進される。なお、この窒素原料ガス供給部137の周囲にはヒータ129が配置され、窒素原料ガス供給部137内は、たとえば800〜900℃程度の温度に維持される。
The upstream side of the
図中の右側に位置する成長領域122には、ウエハ133を保持する基板ホルダ123が配置され、この成長領域122内でGaNの成長が行われる。この成長領域122の周囲にはヒータ130が配置され、成長領域122内は、たとえば1000〜1200℃程度の温度に維持される。
In the
なお、基板ホルダ123は1個であってもよいし、2個以上であってもよい。また、このHVPE装置は、横型であってもよいが、縦型であってもよい。
The number of
以下、本実施形態に係るGaN自立基板の製造方法の工程について、詳細に説明する。 Hereinafter, the process of the manufacturing method of the GaN free-standing substrate according to the present embodiment will be described in detail.
図3は、実施形態1および2に係るGaN基板の製造方法におけるGaN層の成長温度プロファイルを示すグラフである。まず、図1(a)に示すように、有機溶剤とリン酸と硫酸の混合液を用いて表面洗浄した(0001)面から0.2°傾斜した上面を有する、厚さ430μmの2インチサファイア基板101(サファイア基板)を用意する。 FIG. 3 is a graph showing a growth temperature profile of the GaN layer in the GaN substrate manufacturing method according to the first and second embodiments. First, as shown in FIG. 1A, a 2-inch sapphire having a thickness of 430 μm and having an upper surface inclined by 0.2 ° from the (0001) plane that has been surface-cleaned with a mixed solution of an organic solvent, phosphoric acid, and sulfuric acid. A substrate 101 (sapphire substrate) is prepared.
次に、サファイア基板101を、図2に示すように、HVPE装置120の反応管121内の基板ホルダ123にセットする。このサファイア基板101を図中ウェハ133として表示する。
Next, the
そして、ガス供給管125、126よりN2ガスをパージガスとして供給して反応管121内をパージする。反応管121内に供給したパージガスは、ガス排出管135より排出される。反応管121内を十分パージした後、ガス供給管125、126から導入するガスを、H2ガス(キャリアガス)に切替えて、ヒータ129およびヒータ130により反応管121を昇温する。
Then, the inside of the
成長領域122の温度が500℃に到達した時点で、ガス供給管125よりキャリアガスにNH3ガスを加えて供給する。引続き、図3に示すように、Ga原料127の温度が850℃、成長領域122の温度が1040℃になるまで昇温を続ける。それぞれの温度が安定してから、ガス供給管126よりキャリアガスにHClガスを加えて供給し、Ga原料127と反応させ、塩化ガリウム(GaCl)を生成し成長領域122に輸送する。
When the temperature of the
成長領域122では、NH3ガスとGaClガスとが反応して、サファイア基板101上に低不純物濃度GaN層103が成長する。
In the
低不純物濃度GaN層103の厚さが所定の膜厚となった時点で、ガス供給管126からSiH2Cl2ガス(ドーピングガス)の供給を行う。成長領域122では、NH3ガスとGaClガスとSiH2Cl2ガスとが反応して、低不純物濃度GaN層103上に高濃度SiドーピングGaN層105が成長する。
When the thickness of the low impurity
高濃度SiドーピングGaN層105の厚さが所定の膜厚となった時点で、ガス供給管126からSiH2Cl2ガスの供給を停止する。その後、成長領域122では、NH3ガスとGaClガスとが反応して、高濃度SiドーピングGaN層105上に低不純物濃度GaN層107が成長する。
When the thickness of the high-concentration Si-doped
低不純物濃度GaN層107の厚さが所定の膜厚となった時点で、ガス供給管126からのHClガスの供給を停止し、ヒータ129、130の電源を遮断して、反応管121を降温する。
When the thickness of the low impurity
そして、成長領域122の温度が500℃前後に低下するまで、ガス供給管124からNH3ガスの供給を続け、200℃前後まで低下後、ガス供給管124からのNH3ガスの供給をN2ガスなどのパージガスに切替える。
Then, the NH 3 gas is continuously supplied from the
この降温中に、高濃度SiドーピングGaN層105の内部または隣接する低不純物濃度GaN層107との界面付近において、外力を加えることなくサファイア基板101を剥離することができる。
During this temperature decrease, the
すなわち、HVPE−GaN厚膜109は、高濃度SiドーピングGaN層105内の剥離箇所111において分離する。この上下の分離は外力を付加することなく生じる。剥離した高濃度SiドーピングGaN層105の一部および低不純物濃度GaN層107からなるGaN自立基板の凹凸表面を研磨することで、最終的に平坦化したGaN自立基板を作製することができる。
That is, the HVPE-GaN
なお、上述のGaN厚膜のうち、低不純物濃度GaN層103の厚さは、50μm以上100μm以下とする。また、低不純物濃度GaN層103の不純物濃度は、1×1018cm-3未満とする。また、低不純物濃度GaN層103の成長速度は、一定の速度とする。そのため、成長時間を制御することで、低不純物濃度GaN層103の膜厚も精度よく制御できる。なお、低不純物濃度GaN層103を設けることなく、サファイア基板101上に直接高濃度SiドーピングGaN層105を形成してもよい。
Of the GaN thick films described above, the thickness of the low impurity
高濃度SiドーピングGaN層105の厚さは、例えば100μm以上500μm以下とする。また、高濃度SiドーピングGaN層105の不純物濃度は、1×1018cm-3以上であり、特に好ましくは2×1018cm-3以上であり、最も好ましくは4×1018cm-3以上である。高濃度SiドーピングGaN層105の不純物濃度が、これらの値以上であれば、高濃度SiドーピングGaN層105内部または高濃度SiドーピングGaN層105と低不純物濃度GaN層107との界面付近で、冷却過程において特に外力を加えなくても全面剥離が生じやすい。また、この不純物濃度は、上限は特に設けないが、特に好ましくは1×1020cm-3以下である。高濃度SiドーピングGaN層105の成長速度は、一定の速度とする。そのため、成長時間を制御することで、高濃度SiドーピングGaN層105の膜厚も精度よく制御できる。
The thickness of the high-concentration Si-doped
低不純物濃度GaN層107の厚さは、300μm以上とする。また、低不純物濃度GaN層107の不純物濃度は、1×1018cm-3未満とする。なお、低不純物濃度GaN層107の成長速度は、一定の速度とする。そのため、成長時間を制御することで、低不純物濃度GaN層107の膜厚も精度よく制御できる。また、HClガスおよびNH3ガスの供給量および分圧は、上記と同様である。
The thickness of the low impurity
なお、HVPE−GaN厚膜109全体の厚さは、600μm以上900μm以下とする。
Note that the total thickness of the HVPE-GaN
また、上記のHVPE装置によるGaN層成長後の降温速度については、図3に示すように、約8分間で1040℃から500℃まで降温する。そして、約10分間で500℃から200℃まで降温する。このとき、HVPE−GaN厚膜は、800℃〜室温(25℃)の範囲の温度で、高濃度SiドーピングGaN層105の内部または隣接する低不純物濃度GaN層107との界面付近においてクラックが生じやすい。
As for the temperature drop rate after the growth of the GaN layer by the HVPE apparatus, the temperature is lowered from 1040 ° C. to 500 ° C. in about 8 minutes as shown in FIG. Then, the temperature is lowered from 500 ° C. to 200 ° C. in about 10 minutes. At this time, the HVPE-GaN thick film is cracked in the high concentration Si-doped
以上説明したように、本実施形態では、HVPE装置によるGaN層の成長後の冷却過程で、高濃度SiドーピングGaN層105の内部または隣接する低不純物濃度GaN層107との界面付近にクラックを発生させ、サファイア基板101からGaN層を剥離させる方式を採用している。このように温度の降下により外力を加えることなくサファイア基板101を剥離除去するため、損傷の少ない高品質のGaN自立基板を安定的に得ることができる。また、本実施形態の方法によれば、2インチを超える大口径の自立GaN基板についても、上記と同様、損傷の少ない高品質を実現することができる。
As described above, in this embodiment, cracks are generated in the high concentration Si-doped
<実施形態2>
図4は、実施形態2に係るサファイア基板−GaN厚膜からなる構造体の構成を模式的に示す断面図である。なお、実施形態2に係るGaN基板の製造方法は、基本的には、実施形態1と同様の方法であるが、FIELO法ではなく、ELO法により、アンドープGaN層の間に、Si高濃度ドープGaN層を形成する点で異なっている。
<
FIG. 4 is a cross-sectional view schematically showing a configuration of a structure including a sapphire substrate-GaN thick film according to the second embodiment. The manufacturing method of the GaN substrate according to the second embodiment is basically the same as that of the first embodiment, but the Si high concentration doping is performed between the undoped GaN layers by the ELO method instead of the FIELO method. The difference is that a GaN layer is formed.
上記の構造体は、サファイア基板141(下地基板)と、GaN厚膜と、を備える。このGaN厚膜は、サファイア基板141の上部に設けられており、n型不純物としてSi元素を含有するSiドープGaN層145(第一の層)を含む。また、このGaN厚膜は、SiドープGaN層145の上部に設けられている、SiドープGaN層145よりもSi元素の含有量の低いアンドープGaN層147(第二の層)を含む。そして、本実施形態に係るGaN自立基板は、この構造体を冷却し、SiドープGaN層145の内部またはSiドープGaN層145とアンドープGaN層147との界面付近にクラック146を形成することにより、サファイア基板141と分離して得られる。
The structure includes a sapphire substrate 141 (underlying substrate) and a GaN thick film. This GaN thick film is provided on the
この構造体を冷却すると、GaN厚膜の成膜後の温度の降下の過程で、n型不純物を高濃度に含有するSiドープGaN層145またはSiドープGaN層145とアンドープGaN層147との界面付近に外力を加えることなくクラック146が生じて、サファイア基板141が剥離除去される。
When this structure is cooled, the Si-doped
このため、サファイア基板141およびGaN厚膜の冷却という単純な方法により、GaN基板の破損を抑制しつつ、サファイア基板141からELO法により形成された結晶欠陥の少ない高品質なGaN自立基板を安定的に得ることができる。
For this reason, a simple method of cooling the
以下、本実施形態に係るGaN自立基板の製造方法の工程について、詳細に説明する。 Hereinafter, the process of the manufacturing method of the GaN free-standing substrate according to the present embodiment will be described in detail.
図5は、実施形態2に係るGaN基板の製造方法を示す工程断面図である。まず、図5(a)に示すように、有機溶剤とリン酸と硫酸の混合液を用いて表面洗浄した(0001)面から0.2°傾斜した、厚さ430μmの2インチサファイア基板141(サファイア基板)を用意する。
FIG. 5 is a process cross-sectional view illustrating the method for manufacturing the GaN substrate according to the second embodiment. First, as shown in FIG. 5A, a 2-
次いで、MOCVD成長装置の反応管内の基板サセプタ上にサファイア基板141をセットする。そして、サファイア基板141上に、1.5μm以上2μm以下程度の膜厚を有するアンドープGaN層142を、MOCVD法により形成する。
Next, the
次いで、MOCVD成長装置から取り出したサファイア基板141上のアンドープGaN層142表面に、電子ビーム(EB)蒸着法を用いて2μmの厚さのSiO2膜を形成する。そして、リソグラフィ技術を用いて開口部の巾が3μm、SiO2膜の巾が7μmとなるようストライプ状のSiO2マスク144を形成する。さらに、SiO2マスク144を形成したアンドープGaN層142表面を有機洗剤および硝酸の混合液、またはリン酸および硫酸の混合液を用いて洗浄する。
Next, an SiO 2 film having a thickness of 2 μm is formed on the surface of the
アンドープGaN層142、SiO2マスク144を形成したサファイア基板141を、図2に示すHVPE装置の反応管121内の基板ホルダ123にセットする。このサファイア基板141を図中ではウェハ133と表示する。
The
そして、ガス供給管125、126よりN2ガスをパージガスとして供給して反応管121内をパージする。反応管121内に供給したパージガスは、ガス排出管135より排出される。反応管121内を十分パージした後、ガス供給管125、126から導入するガスを、N2ガスからH2ガス(キャリアガス)に切替えて、ヒータ129およびヒータ130により反応管121を昇温する。
Then, the inside of the
成長領域122の温度が500℃前後に到達した時点で、ガス供給管125よりキャリアガスにNH3ガスを加えて供給する。引続き、図3に示すように、Ga原料127の温度が850℃、成長領域122の温度が1040℃になるまで昇温を続ける。それぞれの温度が安定してから、ガス供給管126よりキャリアガスにHClガスを加えて供給し、Ga原料127と反応させ、塩化ガリウム(GaCl)を生成し成長領域122に輸送する。
When the temperature of the
成長領域122では、NH3ガスとGaClガスとが反応して、アンドープGaN層142およびSiO2マスク144上にアンドープGaN層143が成長する。このとき、本実施形態では、アンドープGaN層143がファセット状に成長するFIELO法ではなく、ファセットが形成されないELO法によりアンドープGaN層143を成長させる。具体的には、FIELO法の場合とは、V/III比を変えたり、成膜温度を変えたりすることにより、ELO法を行う。
In the
アンドープGaN層143の厚さが、図5(b)に示すように、所定の膜厚となった時点で、ガス供給管125からSiH2Cl2ガス(ドーピングガス)の供給を行う。成長領域122では、NH3ガスとGaClガスとSiH2Cl2ガスとが反応して、図5(c)に示すように、アンドープGaN層143上にSiドープGaN層145が成長する。
When the thickness of the
この際、SiH2Cl2は低い温度でも分解してSiに変化する。このため、SiH2Cl2ガスは、HVPE気相成長装置の上流で分解してSiのパーティクルとして落下して導入管内壁に付着しやすい。そこで、以下の実験例では、SiH2Cl2ガス(3000ppm)にHClガスを加えて用いている。こうすることにより、SiH2Cl2の分解が抑制され、サファイア基板上まで到達しやすくなる。 At this time, SiH 2 Cl 2 decomposes and changes to Si even at a low temperature. For this reason, SiH 2 Cl 2 gas is easily decomposed upstream of the HVPE vapor phase growth apparatus, falls as Si particles, and easily adheres to the inner wall of the introduction pipe. Therefore, in the following experimental examples, HCl gas is added to SiH 2 Cl 2 gas (3000 ppm). By doing so, decomposition of SiH 2 Cl 2 is suppressed and it is easy to reach the sapphire substrate.
SiドープGaN層145の厚さが所定の膜厚となった時点で、ガス供給管125からSiH2Cl2ガスの供給を停止する。その後、成長領域122では、NH3ガスとGaClガスとが反応して、図5(c)に示すように、SiドープGaN層145上にアンドープGaN層147が成長する。
When the thickness of the Si-doped
アンドープGaN層147の厚さが、所定の膜厚となった時点で、ガス供給管126からのHClガスの供給を停止し、ヒータ129、130の電源を遮断して、反応管121を降温する。
When the thickness of the
そして、成長領域122の温度が500℃前後に低下するまで、ガス供給管124からNH3ガスの供給を続け、200℃前後まで低下後、ガス供給管124からのNH3ガスの供給をN2ガスなどのパージガスに切替える。
Then, the NH 3 gas is continuously supplied from the
図6は、実施形態2に係るGaN基板の製造方法を示す工程断面図である。 FIG. 6 is a process cross-sectional view illustrating the method for manufacturing the GaN substrate according to the second embodiment.
この降温中に、図6(d)に示すように、SiドーピングGaN層145の内部または隣接するアンドープGaN層147との界面付近においてクラック146が発生する。
During this temperature decrease, as shown in FIG. 6D, a
そして、HVPE−GaN厚膜は、図6(e)に示すように、クラック146により上下のSiドープGaN層145a、145bに分離できる。この上下の分離は冷却により外力を加えることなく生じる。
The HVPE-GaN thick film can be separated into upper and lower Si-doped
その結果、図6(f)に示すように、サファイア基板141から剥離した、SiドープGaN層145aおよびアンドープGaN層147からなるGaN基板が得られる。なお、このGaN基板の剥離された側の表面を研磨することでSiドープGaN層145aを除去し、最終的に平坦化したアンドープGaN層147からなるGaN自立基板を作製することができる。
As a result, as shown in FIG. 6F, a GaN substrate composed of the Si-doped
上記のGaN層厚において、アンドープGaN層143の厚さは、50μm以上100μm以下とする。なお、アンドープGaN層143には、Siはドープしないが、微量にSiが意図せず含まれる場合はある。また、アンドープGaN層143の成長速度は、一定の速度とする。そのため、成長時間を制御することで、アンドープGaN層143の膜厚も精度よく制御できる。なお、アンドープGaN層143を設けることなく、サファイア基板141上に直接SiドープGaN層145を形成してもよい。
In the above GaN layer thickness, the
また、SiドープGaN層145の厚さは、例えば100μm以上500μm以下とする。また、SiドープGaN層145の不純物濃度は、例えば1×1018cm-3以上であり、特に好ましくは2×1018cm-3以上であり、最も好ましくは4×1018cm-3以上である。この不純物濃度の値がこれらの値以上であれば、冷却過程において、特に外力を加えることなく全面剥離が生じやすい。また、不純物濃度の上限については、特に限定されないが、例えば1×1020cm-3以下の濃度で充分な効果が得られる。なお、SiドープGaN層145の成長速度は、一定の速度とする。そのため、成長時間を制御することで、SiドープGaN層145の膜厚も精度よく制御できる。
The thickness of the Si-doped
不純物濃度の値がこれらの値以上であれば、冷却過程において、特に外力を加えることなく全面剥離が生じやすい理由は、以下の通りであると想定される。すなわち、GaN層中にSiをドープした場合、Siドープ量を増加するに伴って、サファイア/GaN構造体を成膜装置から取出した際の降温過程において、SiドープGaN層の全体にわたって欠陥が発生しやすくなる。その結果、冷却過程において、SiドープGaN層の全体にわたって生じた欠陥により、特に外力を加えることなく全面剥離が生じやすくなると想定される。 If the value of the impurity concentration is equal to or higher than these values, the reason why the entire surface is likely to be peeled off without applying an external force in the cooling process is assumed as follows. That is, when the GaN layer is doped with Si, as the Si doping amount is increased, defects are generated throughout the Si-doped GaN layer during the cooling process when the sapphire / GaN structure is taken out from the film forming apparatus. It becomes easy to do. As a result, it is assumed that in the cooling process, the entire surface of the Si-doped GaN layer is likely to be peeled off without applying any external force due to defects generated throughout the Si-doped GaN layer.
アンドープGaN層147の厚さは、300μm以上とする。アンドープGaN層147の不純物濃度は、1×1018cm-3未満とする。また、アンドープGaN層147の成長速度は、一定の速度とする。そのため、成長時間を制御することで、アンドープGaN層147の膜厚も精度よく制御できる。このとき、HClガスおよびNH3ガスの供給量および分圧は、特に変更は不要である。
The
なお、アンドープGaN層143とSiドープGaN層145とアンドープGaN層147とからなるHVPE−GaN厚膜全体の厚さは、例えば500μm以上の膜厚とする。SiドープGaN層145はGaN厚膜の中心部に対してサファイア基板141の側に設けられている。
The total thickness of the HVPE-GaN thick film including the
<実施形態3>
図7は、実施形態3に係るサファイア基板−GaN厚膜からなる構造体の構成を模式的に示す断面図である。なお、実施形態3に係るGaN自立基板の製造方法は、基本的には、実施形態2と同様の方法であるが、SiO2マスク713上に直接SiドープGaN層714を設ける点で異なっている。
<Embodiment 3>
FIG. 7 is a cross-sectional view schematically showing a configuration of a structure including the sapphire substrate-GaN thick film according to the third embodiment. The manufacturing method of the GaN free-standing substrate according to the third embodiment is basically the same as that of the second embodiment, but differs in that the Si-doped
上記の構造体は、サファイア基板711(下地基板)と、GaN厚膜と、を備える。このGaN厚膜は、サファイア基板711の上部に設けられており、n型不純物としてSi元素を含有するSiドープGaN層714(第一の層)を含む。また、このGaN厚膜は、SiドープGaN層714の上部に設けられている、SiドープGaN層714よりもSi元素の含有量の低いアンドープGaN層715(第二の層)を含む。そして、本実施形態に係るGaN自立基板は、この構造体を冷却し、SiドープGaN層714の内部またはSiドープGaN層714とアンドープGaN層715との界面付近にクラックを形成することにより、サファイア基板711と分離して得られる。
The structure includes a sapphire substrate 711 (underlying substrate) and a GaN thick film. This GaN thick film is provided on the
この構造体を冷却すると、GaN厚膜の成膜後の温度の降下の過程で、n型不純物を高濃度に含有するSiドープGaN層714またはSiドープGaN層714とアンドープGaN層715との界面付近に外力を加えることなくクラックが生じて、サファイア基板711が剥離除去される。
When this structure is cooled, the Si-doped
このため、サファイア基板711およびGaN厚膜の冷却という単純な方法により、GaN基板の破損を抑制しつつ、サファイア基板711からFIELO法により形成された結晶欠陥の少ない高品質なGaN自立基板を安定的に剥離できる。
For this reason, a simple method of cooling the
以下、本実施形態に係るGaN自立基板の製造方法の工程について、詳細に説明する。 Hereinafter, the process of the manufacturing method of the GaN free-standing substrate according to the present embodiment will be described in detail.
図8は、実施形態3に係るGaN自立基板の製造方法を示す工程断面図である。まず、図8(a)に示すように、有機溶剤とリン酸と硫酸との混合液を用いて表面洗浄した(0001)面から0.2°傾斜した、厚さ430μmの2インチサファイア基板711(サファイア基板)を用意する。
FIG. 8 is a process cross-sectional view illustrating the method for manufacturing the GaN free-standing substrate according to the third embodiment. First, as shown in FIG. 8A, a 2-
次いで、MOCVD成長装置の反応管内の基板サセプタ上にサファイア基板711をセットする。そして、サファイア基板711上に、1.5μm以上2μm以下程度の膜厚を有するアンドープGaN層712を、MOCVD法により形成する。
Next, a
次いで、MOCVD成長装置から取り出したサファイア基板711上のアンドープGaN層712表面に、電子ビーム(EB)蒸着法を用いて2μmの厚さのSiO2膜を形成する。そして、リソグラフィ技術を用いて開口部の巾が3μm、SiO2膜の巾が7μmとなるようストライプ状のSiO2マスク713を形成した。さらに、SiO2マスク713を形成したアンドープGaN層712表面を有機洗剤および硝酸の混合液、またはリン酸および硫酸の混合液を用いて洗浄する。
Next, an SiO 2 film having a thickness of 2 μm is formed on the surface of the
アンドープGaN層712、SiO2マスク713を形成したサファイア基板711を、図2に示すHVPE装置の反応管121内の基板ホルダ123にセットする。このサファイア基板711を図中ではウェハ133と表示する。
The
そして、ガス供給管125、126よりN2ガスをパージガスとして供給して反応管121内をパージする。反応管121内に供給したパージガスは、ガス排出管135より排出される。反応管121内を十分パージした後、ガス供給管125、126から導入するガスを、H2ガス(キャリアガス)に切替えて、ヒータ129およびヒータ130により反応管121を昇温する。
Then, the inside of the
成長領域122の温度が500℃前後に到達した時点で、ガス供給管125よりキャリアガスにNH3ガスを加えて供給する。引続き、図3に示すように、Ga原料127の温度が850℃、成長領域122の温度が1040℃になるまで昇温を続ける。それぞれの温度が安定してから、ガス供給管126よりキャリアガスにHClガスを加えて供給し、Ga原料127と反応させ、塩化ガリウム(GaCl)を生成し成長領域122に輸送する。また、このとき、ガス供給管125からSiH2Cl2ガス(ドーピングガス)の供給を行う。
When the temperature of the
成長領域122では、NH3ガスとGaClガスとSiH2Cl2ガスとが反応して、アンドープGaN層712およびSiO2マスク713上にSiドープGaN層714が成長する。このとき、本実施形態では、SiドープGaN層714がファセット状に成長するFIELO法によりSiドープGaN層714を成長させる。
In the
この際、SiH2Cl2は低い温度でも分解してSiに変化する。このため、SiH2Cl2ガスは、HVPE気相成長装置の上流で分解してSiのパーティクルとして落下して導入管内壁に付着しやすい。そこで、以下の実験例では、SiH2Cl2ガス(3000ppm)にHClガスを加えて用いている。こうすることにより、SiH2Cl2の分解が抑制され、サファイア基板上まで到達しやすくなる。 At this time, SiH 2 Cl 2 decomposes and changes to Si even at a low temperature. For this reason, SiH 2 Cl 2 gas is easily decomposed upstream of the HVPE vapor phase growth apparatus, falls as Si particles, and easily adheres to the inner wall of the introduction pipe. Therefore, in the following experimental examples, HCl gas is added to SiH 2 Cl 2 gas (3000 ppm). By doing so, decomposition of SiH 2 Cl 2 is suppressed and it is easy to reach the sapphire substrate.
SiドープGaN層714の厚さが所定の膜厚となった時点で、ガス供給管125からSiH2Cl2ガスの供給を停止する。その後、成長領域122では、NH3ガスとGaClガスとが反応して、図8(c)に示すように、SiドープGaN層714上にアンドープGaN層715が成長する。
When the thickness of the Si-doped
アンドープGaN層715の厚さが、所定の膜厚となった時点で、ガス供給管126からのHClガスの供給を停止し、ヒータ129、130の電源を遮断して、反応管121を降温する。
When the thickness of the
そして、成長領域122の温度が500℃前後に低下するまで、ガス供給管124からNH3ガスの供給を続け、200℃前後まで低下後、ガス供給管124からのNH3ガスの供給をN2ガスなどのパージガスに切替える。
Then, the NH 3 gas is continuously supplied from the
この降温中に、SiドープGaN層714の内部または隣接するアンドープGaN層715との界面付近においてクラックが発生する。
During this temperature decrease, a crack is generated in the Si-doped
そして、HVPE−GaN厚膜は、図8(d)に示すように、クラックにより上下のSiドープGaN層714a、714bに分離できる。この上下の分離は冷却により外力を加えることなく生じる。
Then, as shown in FIG. 8D, the HVPE-GaN thick film can be separated into upper and lower Si-doped
その結果、サファイア基板711から剥離した、SiドープGaN層714aおよびアンドープGaN層715からなるGaN自立基板が得られる。なお、このGaN自立基板の剥離された側の表面を研磨することでSiドープGaN層714aを除去し、最終的に平坦化したアンドープGaN層715からなるGaN自立基板を作製することができる。
As a result, a GaN free-standing substrate composed of the Si-doped
上記のGaN厚膜においてSiドープGaN層714の厚さは、例えば100μm以上500μm以下とする。また、SiドープGaN層714の不純物濃度は、例えば2×1018cm-3以上であり、特に好ましくは4×1018cm-3以上である。この不純物濃度の値がこれらの値以上であれば、冷却過程において、特に外力を加えることなく全面剥離が生じやすい。また、この不純物濃度は、特に限定を設けないが、特に好ましくは1×1020cm-3以下である。なお、SiドープGaN層714の成長速度は、一定の速度とする。そのため、成長時間を制御することで、SiドープGaN層714の膜厚も精度よく制御できる。
In the GaN thick film, the thickness of the Si-doped
アンドープGaN層715の厚さdは、300μm以上とする。アンドープGaN層715の不純物濃度は、1×1018cm-3未満とする。また、アンドープGaN層715の成長速度は、一定の速度とする。そのため、成長時間を制御することで、アンドープGaN層715の膜厚も精度よく制御できる。このとき、HClガスおよびNH3ガスの供給量および分圧は、特に変更は不要である。
The
なお、SiドープGaN層714とアンドープGaN層715とからなるHVPE−GaN厚膜全体の厚さDは、例えば500μm以上の膜厚とする。SiドープGaN層714はGaN厚膜の中心部に対してサファイア基板711の側に設けられている。
Note that the total thickness D of the HVPE-GaN thick film including the Si-doped
本実施形態に係るGaN自立基板の製造方法によれば、実施形態1の場合と同様に、本実施形態では、以下の作用効果が得られる。すなわち、HVPE装置によるGaN層の成長後の冷却過程で、SiドープGaN層714の内部または隣接するアンドープGaN層715との界面付近にクラックを発生させ、サファイア基板711からGaN層を剥離させる方式を採用している。このように温度の降下により外力を加えることなくサファイア基板711を剥離除去するため、損傷の少ない高品質のGaN自立基板を安定的に得ることができる。
According to the method for manufacturing a GaN free-standing substrate according to the present embodiment, as in the case of the first embodiment, the following effects are obtained in the present embodiment. That is, in the cooling process after the growth of the GaN layer by the HVPE apparatus, a crack is generated in the Si-doped
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。 As mentioned above, although embodiment of this invention was described with reference to drawings, these are the illustrations of this invention, Various structures other than the above are also employable.
上記の実施形態では、SiO2マスクの方向をサファイア基板などの下地基板の(1−100)方向に形成したが、(11−20)方向に形成しても同様な効果が得られる。 In the above embodiment, the direction of the SiO 2 mask is formed in the (1-100) direction of the base substrate such as a sapphire substrate, but the same effect can be obtained even if it is formed in the (11-20) direction.
さらに、上記の実施形態では、サファイア基板は430μmの厚さを用いたが、成長するGaN層の厚さと関係で、冷却過程において、高濃度Siドープ層に最も応力がかかるように、サファイア基板の厚さを適宜設定することができる。 Furthermore, in the above embodiment, the sapphire substrate has a thickness of 430 μm. However, the sapphire substrate has a thickness of 430 μm so that the stress is applied to the high-concentration Si-doped layer most during the cooling process. The thickness can be set as appropriate.
さらに、上記の実施形態では、下地基板にサファイア基板を用いたが、他にもSiCやシリコン基板などの異種材料基板を好適に用いることができる。 Furthermore, in the above-described embodiment, the sapphire substrate is used as the base substrate. However, a different material substrate such as SiC or a silicon substrate can be suitably used.
また、上記の実施形態では、冷却により外力を付加することなしにクラックが形成され下地基板が全面剥離する態様について説明したが、必ずしも冷却過程で全面剥離しなくてもよい。この場合においても、剥離のために付与する外力を最小限にすることができ、損傷の少ない高品質のGaN自立基板を安定的に得ることができる。 Further, in the above-described embodiment, a mode has been described in which cracks are formed without applying an external force by cooling, and the entire surface of the base substrate is peeled off. However, the entire surface may not be peeled off during the cooling process. Even in this case, the external force applied for peeling can be minimized, and a high-quality GaN free-standing substrate with little damage can be stably obtained.
また、上記の実施形態では、特定の膜厚の半導体膜を、特定の製造条件で形成したが、特に限定する趣旨ではない。すなわち、上記の膜厚および製造条件は単なる例示に過ぎず、形成する半導体膜の構造または組成に応じて適宜変更が可能である。 In the above embodiment, the semiconductor film having a specific thickness is formed under specific manufacturing conditions. However, the present invention is not particularly limited. That is, the above-described film thickness and manufacturing conditions are merely examples, and can be appropriately changed according to the structure or composition of the semiconductor film to be formed.
また、上記のSiO2マスク144近傍のアンドープGaN層143は、実際にはある程度Si拡散して、微量の不純物を含むと考えられる。しかし、アンドープGaN層143およびアンドープGaN層147のSi元素濃度が、1×1018cm-3未満であれば、SiドープGaN層145とのSi元素濃度の濃度差を充分に大きく確保することが可能である。このため、冷却により、SiドープGaN層145内部または隣接するアンドープGaN層147との界面付近に、クラック146が外力を加えることなく発生し、GaN厚膜が上下に全面剥離しやすくなる。
In addition, the
また、上記実施形態では、ドーピング原料ガスとして、SiH2Cl2ガスを用いたが、Si元素およびハロゲン元素を含む化合物を含有するガスであってもよい。この中でも、Si元素およびCl元素を含む化合物を含有するガスを用いることが好ましい。 In the above embodiment, as a doping material gas, although using SiH 2 Cl 2 gas may be a gas containing a compound containing Si element and a halogen element. Among these, it is preferable to use a gas containing a compound containing Si element and Cl element.
また、上記実施形態では、ドーピング原料ガスとして、SiH2Cl2ガスを用いたが、SiHxCl4-X(x=1、2、3)またこれらの混合物でもよく、またSiドーピングを行う窒化物系III−V族化合物半導体が、InxGa1-xN(0≦x≦1)、AlxGa1-xN(0≦x≦1)またはAlxInyGa1-x-yN(0≦x+y≦1)のいずれの窒化物系III−V族化合物半導体でもよく、それらが層状構造になったものでもよい。 In the above embodiment, SiH 2 Cl 2 gas is used as a doping source gas. However, SiH x Cl 4−x (x = 1, 2, 3) or a mixture thereof may be used, and nitridation for performing Si doping may be performed. The group III-V compound semiconductor is In x Ga 1-x N (0 ≦ x ≦ 1), Al x Ga 1-x N (0 ≦ x ≦ 1), or Al x In y Ga 1-xy N ( Any nitride-based III-V group compound semiconductor of 0 ≦ x + y ≦ 1) or a layered structure thereof may be used.
また、上記実験例では、サファイア基板−GaN厚膜からなる構造体を作製し、この構造体を冷却する過程で高濃度SiドープGaN層中にクラックを発生させ、下地基板を剥離除去することにより、サファイア基板を除去してGaN基板を得る方法について説明したが、このような方法に限定する趣旨ではない。 Further, in the above experimental example, a structure composed of a sapphire substrate-GaN thick film is produced, and cracks are generated in the high-concentration Si-doped GaN layer in the process of cooling the structure, and the base substrate is peeled and removed. The method for obtaining the GaN substrate by removing the sapphire substrate has been described, but the present invention is not limited to such a method.
サファイア基板−GaN厚膜からなる構造体上に半導体レーザや、発光ダイオード等の発光素子、さらには電界効果トランジスタ等の電子デバイスを作製した後に、これらを冷却する過程で高濃度SiドープGaN層中に下地基板を除去することにより、サファイア基板を除去して電子デバイスを得る方法も本発明の範囲に含まれる。 In the process of cooling a semiconductor laser, a light emitting element such as a light emitting diode, and an electronic device such as a field effect transistor on a structure composed of a sapphire substrate-GaN thick film, in the process of cooling them, a high concentration Si doped GaN layer The method of removing the sapphire substrate to obtain an electronic device by removing the base substrate is also included in the scope of the present invention.
サファイア基板上にGaN厚膜を成長させ、冷却によりGaN厚膜中にクラックを生じさせ、サファイア基板を剥離除去することにより、下記の実験例におけるGaN自立基板を作製して、剥離具合を評価した。 A GaN thick film was grown on a sapphire substrate, a crack was generated in the GaN thick film by cooling, and the sapphire substrate was peeled and removed to produce a GaN free-standing substrate in the following experimental example, and the degree of peeling was evaluated. .
以下、まずは実験サンプルの作製方法および評価方法について説明した後、各々の実験例について詳しく説明する。 Hereinafter, first, a method for producing and evaluating an experimental sample will be described, and then each experimental example will be described in detail.
<実験例1〜3のサンプル作製方法>
実験例1〜3に用いるサンプルを作製するための、サファイア基板上へのGaN厚膜の成長は、実施形態2で説明した方法を用いて行った。具体的な成長条件を以下に説明する。
<Sample preparation method of Experimental Examples 1-3>
The growth of a GaN thick film on a sapphire substrate for producing samples used in Experimental Examples 1 to 3 was performed using the method described in the second embodiment. Specific growth conditions will be described below.
サファイア基板としては、SiO2ストライプマスク付きサファイア/GaN構造体(厚さ430μm)を用いた。そして、図2に示したようなHVPE気相成長装置を用いて、以下のGaN厚膜の成長を行った。 As the sapphire substrate, a sapphire / GaN structure with a SiO 2 stripe mask (thickness: 430 μm) was used. Then, using the HVPE vapor phase growth apparatus as shown in FIG. 2, the following GaN thick film was grown.
図3に示すような温度プロファイルにより、気相成長装置内を室温から1040℃まで上昇させ、サファイア基板上にアンドープGaN層を形成した。さらに、同じ温度で高濃度SiドープGaN層を形成した。そして、同じ温度でアンドープGaN層を形成した。この際、成長時間を所定の時間とすることで、それぞれの膜厚を制御した。 With the temperature profile shown in FIG. 3, the inside of the vapor phase growth apparatus was raised from room temperature to 1040 ° C., and an undoped GaN layer was formed on the sapphire substrate. Furthermore, a high-concentration Si-doped GaN layer was formed at the same temperature. Then, an undoped GaN layer was formed at the same temperature. At this time, each film thickness was controlled by setting the growth time to a predetermined time.
具体的には、Ga上HClガスの流量を80cc/min、分圧0.01〜0.015atmとし、NH3ガスの流量を1200cc/min、分圧0.15atmとし、H2ガスの流量を6800cc/min以下として、HVPE法によるGaN層の成長を行った。 Specifically, the flow rate of HCl gas on Ga is 80 cc / min, the partial pressure is 0.01 to 0.015 atm, the flow rate of NH 3 gas is 1200 cc / min, the partial pressure is 0.15 atm, and the flow rate of H 2 gas is The GaN layer was grown by the HVPE method at 6800 cc / min or less.
また、高濃度SiドープGaN層の成長の際には、HClガスをキャリアガスとして、SiH2Cl2ガス(3000ppm)を、流量2〜4cc/min、分圧7.5×10-7〜4×10-6atmとしてHVPE法によりGaN層にSiをドープした。なお、その結果、高不純物濃度層(Siドープ層)の不純物濃度を2〜3×1018cm-3程度あるいはそれ以上に制御できた。一方、低不純物濃度層(アンドープ層)の不純物濃度を0.5〜1×1018cm-3あるいはそれ以下、実際には1×1016cm-3以上1×1017cm-3以下程度に制御できた。
In the growth of the high-concentration Si-doped GaN layer, HCl gas is used as a carrier gas, SiH 2 Cl 2 gas (3000 ppm) is supplied at a flow rate of 2 to 4 cc / min, and a partial pressure of 7.5 × 10 −7 to 4 Si was doped into the GaN layer by HVPE method as × 10 −6 atm. As a result, the impurity concentration of the high impurity concentration layer (Si doped layer) could be controlled to about 2 to 3 × 10 18 cm −3 or more. On the other hand, the impurity concentration of the low impurity concentration layer (undoped layer) is set to 0.5 to 1 × 10 18 cm −3 or less, and in practice, about 1 × 10 16
この際、HVPE法によるGaN層の成長速度を100μm/h以下として、GaN層厚(全厚さ)が650〜850μmとなるまで気相成長を続けた。GaN層厚が500μm未満では剥離が生じにくいためである。 At this time, the growth rate of the GaN layer by the HVPE method was set to 100 μm / h or less, and the vapor phase growth was continued until the GaN layer thickness (total thickness) became 650 to 850 μm. This is because peeling is less likely to occur when the GaN layer thickness is less than 500 μm.
上記の成膜によりサファイア基板上にGaN厚膜を形成した後、図3の温度プロファイルに示すように、気相成長装置内を1040℃から冷却し、高濃度SiドープGaN層の内部または界面でクラックを生じさせた。冷却により生じたクラックを用いて下地基板を剥離除去した。 After the GaN thick film is formed on the sapphire substrate by the above film formation, the inside of the vapor phase growth apparatus is cooled from 1040 ° C. as shown in the temperature profile of FIG. Cracks were generated. The base substrate was peeled and removed using cracks generated by cooling.
そして、上側の剥離されたGaN層の様子を観察し、サファイア基板上に残った下側のGaN層の様子を観察し、下側のGaN層の厚みを測定して、剥離具合を評価した。 Then, the state of the upper peeled GaN layer was observed, the state of the lower GaN layer remaining on the sapphire substrate was observed, the thickness of the lower GaN layer was measured, and the degree of peeling was evaluated.
<実験例1の評価結果>
図9は、実験例1の評価結果を説明するために示す残存GaN層の膜厚測定結果を示すグラフおよびGaN厚膜の断面図である。
<Evaluation result of Experimental Example 1>
FIG. 9 is a graph showing the film thickness measurement result of the remaining GaN layer and a cross-sectional view of the GaN thick film for explaining the evaluation result of Experimental Example 1.
図9(b)は、GaN厚膜のそれぞれのGaN層の厚みを模式的に示す断面図である。 FIG. 9B is a cross-sectional view schematically showing the thickness of each GaN layer of the GaN thick film.
実験例1では、SiO2ストライプマスク付きサファイア/GaN構造体上に、HVPE装置により、アンドープGaN層51μm、Siドープn+GaN層255μm、アンドープGaN層358μmを順に形成した。成長GaN厚膜全体の厚さは、664μmとした。 In Experimental Example 1, an undoped GaN layer 51 μm, a Si-doped n + GaN layer 255 μm, and an undoped GaN layer 358 μm were formed in this order on the sapphire / GaN structure with a SiO 2 stripe mask using an HVPE apparatus. The total thickness of the grown GaN film was 664 μm.
そして得られたサファイア/GaN構造体を冷却したところ、GaN層にクラックが生じ、サファイア基板が全面にわたって剥離除去された。 When the obtained sapphire / GaN structure was cooled, a crack was generated in the GaN layer, and the sapphire substrate was peeled and removed over the entire surface.
図9(a)は、クラックにより分離されたサファイア基板側の残存GaN層(HVPE−GaN層)の厚さの測定結果を示すグラフである。図9(a)の横軸は、GaN基板の中心からの距離(mm)を表し、縦軸は、GaN層厚(μm)を表す。 FIG. 9A is a graph showing the measurement results of the thickness of the remaining GaN layer (HVPE-GaN layer) on the sapphire substrate side separated by cracks. The horizontal axis of FIG. 9A represents the distance (mm) from the center of the GaN substrate, and the vertical axis represents the GaN layer thickness (μm).
図9(a)に示すように、サファイア基板側に残存するGaN厚さの計算による平均値は、約133μmであり、高濃度SiドープGaN層中にクラックが形成されることにより、サファイア基板が剥離除去されていた。 As shown in FIG. 9A, the average value by calculation of the GaN thickness remaining on the sapphire substrate side is about 133 μm, and cracks are formed in the high-concentration Si-doped GaN layer. It was peeled off.
<実験例2の評価結果>
図10は、実験例2の評価結果を説明するために示す残存GaN層の膜厚測定結果を示すグラフおよびGaN厚膜の断面図である。
<Evaluation result of Experimental Example 2>
FIG. 10 is a graph showing the film thickness measurement result of the remaining GaN layer and a cross-sectional view of the GaN thick film for explaining the evaluation result of Experimental Example 2.
図10(b)は、GaN厚膜のそれぞれのGaN層の厚みを模式的に示す断面図である。 FIG. 10B is a cross-sectional view schematically showing the thickness of each GaN layer of the GaN thick film.
実験例2では、SiO2ストライプマスク付きサファイア/GaN構造体上に、HVPE装置により、アンドープGaN層52μm、Siドープn+GaN層157μm、アンドープGaN層471μmを順に形成した。 In Experimental Example 2, an undoped GaN layer 52 μm, a Si-doped n + GaN layer 157 μm, and an undoped GaN layer 471 μm were sequentially formed on a sapphire / GaN structure with a SiO 2 stripe mask by an HVPE apparatus.
そして、得られたサファイア/GaN構造体を冷却したところ、GaN層にクラックが生じ、サファイア基板が全面にわたって剥離除去された。 Then, when the obtained sapphire / GaN structure was cooled, a crack was generated in the GaN layer, and the sapphire substrate was peeled and removed over the entire surface.
図10(a)は、クラックが生じた箇所により分離されたサファイア基板側の残存GaN層(HVPE−GaN層)の厚さの測定結果を示すグラフである。なお、図10(a)の横軸は、GaN基板の中心からの距離(mm)を表し、縦軸は、GaN層厚(μm)を表す。 FIG. 10A is a graph showing the measurement result of the thickness of the remaining GaN layer (HVPE-GaN layer) on the sapphire substrate side separated by the cracked portion. In FIG. 10A, the horizontal axis represents the distance (mm) from the center of the GaN substrate, and the vertical axis represents the GaN layer thickness (μm).
また、図10(a)に示すように、サファイア基板側に残存するGaN厚さの計算による平均値は、約133μmであり、高濃度SiドープGaN層中にクラックが形成されることにより、サファイア基板が剥離除去されていた。 Further, as shown in FIG. 10A, the average value of the GaN thickness remaining on the sapphire substrate side is about 133 μm, and cracks are formed in the high-concentration Si-doped GaN layer. The substrate was peeled off.
<実験例3の評価結果>
図11は、実験例3の評価結果を説明するために示す残存GaN層の膜厚測定結果を示すグラフおよびGaN厚膜の断面図である。
<Evaluation result of Experimental Example 3>
FIG. 11 is a graph showing the film thickness measurement result of the remaining GaN layer and a cross-sectional view of the GaN thick film for explaining the evaluation result of Experimental Example 3.
図11(b)は、GaN厚膜のそれぞれのGaN層の厚みを模式的に示す断面図である。 FIG.11 (b) is sectional drawing which shows typically the thickness of each GaN layer of a GaN thick film.
実験例3では、SiO2ストライプマスク付きサファイア/GaN構造体上に、HVPE法により、アンドープGaN層52μm、Siドープn+GaN層156μm、アンドープGaN層626μmを順に形成した。
In Experimental Example 3, an undoped GaN layer 52 μm, a Si-doped n + GaN layer 156 μm, and an
そして、得られたサファイア/GaN構造体を冷却したところ、GaN層にクラックが生じ、サファイア基板が全面にわたって剥離除去された。 Then, when the obtained sapphire / GaN structure was cooled, a crack was generated in the GaN layer, and the sapphire substrate was peeled and removed over the entire surface.
図11(a)は、クラックが生じた箇所において分離されたサファイア基板側の残存GaN層(HVPE−GaN層)の厚さの測定結果を示すグラフである。なお、図11(a)の横軸は、GaN基板の中心からの距離(mm)を表し、縦軸は、GaN層厚(μm)を表す。 FIG. 11A is a graph showing the measurement results of the thickness of the remaining GaN layer (HVPE-GaN layer) on the sapphire substrate side separated at the location where the crack occurred. In FIG. 11A, the horizontal axis represents the distance (mm) from the center of the GaN substrate, and the vertical axis represents the GaN layer thickness (μm).
また、図11(a)に示すように、サファイア基板側に残存するGaN厚さの計算による平均値は、約218μmであり、高濃度SiドープGaN層とその上のアンドープGaN層との界面を超えて、界面近傍のアンドープGaN層側に形成されていた。なお、クラックが生じた箇所のうち一部は、高濃度SiドープGaN層とその上のアンドープGaN層との界面を超え、界面近傍の高濃度SiドープGaN層中に形成されていた。 Moreover, as shown in FIG. 11A, the average value of the GaN thickness remaining on the sapphire substrate side is about 218 μm, and the interface between the high-concentration Si-doped GaN layer and the undoped GaN layer thereon is It was formed on the undoped GaN layer side near the interface. A part of the cracked portion was formed in the high-concentration Si-doped GaN layer near the interface beyond the interface between the high-concentration Si-doped GaN layer and the undoped GaN layer thereon.
<実験例4のサンプル作製方法>
実験例4に用いるサンプルを作製するための、サファイア基板上へのGaN厚膜の成長は、実施形態3で説明した方法を用いて行った。具体的な成長条件を以下に説明する。
<Sample Preparation Method for Experimental Example 4>
The growth of the GaN thick film on the sapphire substrate for producing the sample used in Experimental Example 4 was performed using the method described in the third embodiment. Specific growth conditions will be described below.
サファイア基板としては、SiO2ストライプマスク付きサファイア/GaN構造体(厚さ430μm)を用いた。そして、図2に示したようなHVPE気相成長装置を用いて、気相成長装置内を室温から1040℃まで上昇させ、SiO2ストライプマスク付きサファイア/GaN構造体上に、直接高濃度SiドープGaN層を形成した。そして、同じ温度でアンドープGaN層を形成した。この際、成長時間を所定の時間とすることで、それぞれの膜厚を制御した。 As the sapphire substrate, a sapphire / GaN structure with a SiO 2 stripe mask (thickness: 430 μm) was used. Then, using the HVPE vapor phase growth apparatus as shown in FIG. 2, the inside of the vapor phase growth apparatus is raised from room temperature to 1040 ° C., and directly on the sapphire / GaN structure with the SiO 2 stripe mask, high-concentration Si doping A GaN layer was formed. Then, an undoped GaN layer was formed at the same temperature. At this time, each film thickness was controlled by setting the growth time to a predetermined time.
具体的には、Ga上HClガスの流量を80cc/min、分圧0.01〜0.015atmとし、NH3ガスの流量を1200cc/min、分圧0.15atmとし、H2ガスの流量を6800cc/min以下として、HVPE法によるGaN層の成長を行った。 Specifically, the flow rate of HCl gas on Ga is 80 cc / min, the partial pressure is 0.01 to 0.015 atm, the flow rate of NH 3 gas is 1200 cc / min, the partial pressure is 0.15 atm, and the flow rate of H 2 gas is The GaN layer was grown by the HVPE method at 6800 cc / min or less.
また、高濃度SiドープGaN層の成長の際には、HClガスをキャリアガスとして、SiH2Cl2ガス(3000ppm)を、流量2〜4cc/min、分圧7.5×10-7〜4×10-6atmとしてHVPE法によりGaN層にSiをドープした。なお、その結果、高不純物濃度層(Siドープ層)の不純物濃度を2〜3×1018cm-3程度あるいはそれ以上に制御できた。一方、低不純物濃度層(アンドープ層)の不純物濃度を0.5〜1×1018cm-3あるいはそれ以下、実際には1×1016cm-3以上1×1017cm-3以下程度に制御できた。
In the growth of the high-concentration Si-doped GaN layer, HCl gas is used as a carrier gas, SiH 2 Cl 2 gas (3000 ppm) is supplied at a flow rate of 2 to 4 cc / min, and a partial pressure of 7.5 × 10 −7 to 4 Si was doped into the GaN layer by HVPE method as × 10 −6 atm. As a result, the impurity concentration of the high impurity concentration layer (Si doped layer) could be controlled to about 2 to 3 × 10 18 cm −3 or more. On the other hand, the impurity concentration of the low impurity concentration layer (undoped layer) is set to 0.5 to 1 × 10 18 cm −3 or less, and in practice, about 1 × 10 16
この際、HVPE法によるGaN層の成長速度を100μm/h以下として、GaN層厚(全厚さD)が600〜1500μmとなるまで気相成長を続けた。GaN層厚(全厚さD)が500μm未満では剥離が生じにくいためである。 At this time, the growth rate of the GaN layer by the HVPE method was set to 100 μm / h or less, and the vapor phase growth was continued until the GaN layer thickness (total thickness D) became 600 to 1500 μm. This is because peeling is less likely to occur when the GaN layer thickness (total thickness D) is less than 500 μm.
上記の成膜によりサファイア基板上にGaN厚膜を形成した後、気相成長装置内を1040℃から冷却し、高濃度SiドープGaN層の内部または界面付近でクラックを生じさせた。冷却により生じたクラックを用いて下地基板を剥離除去した。 After the GaN thick film was formed on the sapphire substrate by the above film formation, the inside of the vapor phase growth apparatus was cooled from 1040 ° C., and cracks were generated inside or near the interface of the high-concentration Si-doped GaN layer. The base substrate was peeled and removed using cracks generated by cooling.
サンプルのバリエーションとしては、上記の実験サンプルの作製方法により、SiドープGaN層714の膜厚を350μmとし、SiドープGaN層714上に形成されるアンドープGaN層715の膜厚dを可変として、様々なGa厚膜の全体膜厚D(SiドープGaN層714の膜厚350μm+アンドープGaN層715の膜厚d)からなるサンプルを作製した。
As variations of the sample, various film thicknesses of the Si-doped
そして、上側の剥離されたGaN層の様子を観察し、サファイア基板上に残った下側のGaN層の様子を観察し、下側のGaN層の厚みを測定して、剥離具合を評価した。 Then, the state of the upper peeled GaN layer was observed, the state of the lower GaN layer remaining on the sapphire substrate was observed, the thickness of the lower GaN layer was measured, and the degree of peeling was evaluated.
<実験例4の評価結果>
図12は、実験例4によりサファイア/GaN構造体からサファイア基板711を剥離除去した結果を示すグラフである。横軸は、Ga厚膜の全体膜厚D(mm)を示す。縦軸は、サファイア/GaN構造体からサファイア基板を剥離除去した後にサファイア基板711上に残るGaN層の残膜厚(mm)を示す。
<Evaluation result of Experimental Example 4>
FIG. 12 is a graph showing a result of removing the
上記の実験例の結果からわかるように、Ga厚膜の全体膜厚D(mm)が増加するのにしたがって、残膜厚(mm)も増加する傾向があることがわかる。また、剥離が生じる層は、SiドープGaN層714の内部またはSiドープGaN層714とアンドープGaN層715との界面付近であることがわかる。
As can be seen from the results of the above experimental examples, it can be seen that as the overall film thickness D (mm) of the Ga thick film increases, the remaining film thickness (mm) also tends to increase. It can also be seen that the layer where peeling occurs is inside the Si-doped
また、図示しないが、このように、SiドープGaN層714とアンドープGaN層715との界面付近で剥離したサンプルの剥離面は、いずれも剥離表面における割れの発生が抑制されていた。また、HVPE装置からサンプルを取り出した際の冷却過程において、特に外力を加えることなく、全面にわたってサファイア基板711を剥離除去することができた。
Moreover, although not shown in the drawing, the occurrence of cracks on the peeled surface of each sample peeled near the interface between the Si-doped
すなわち、本実験例によれば、サファイア基板711上に、高濃度SiドープGaN層714、アンドープGaN層715、を順に含むGaN厚膜を成長させ、得られたサファイア/GaN構造体を冷却すると、高濃度SiドープGaN層714内部、または高濃度SiドープGaN層714とその上のアンドープGaN層715との界面付近において、クラックが発生する。その結果、特に大きな外力を加えることなく、クラックが生じた箇所でサファイア基板を剥離除去することができる。このため、高品質なGaN自立基板を安定的に得ることができる。
That is, according to this experimental example, when a GaN thick film including a high-concentration Si-doped
以上、本発明を実験例に基づいて説明した。この実験例はあくまで例示であり、種々の変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。 The present invention has been described based on experimental examples. This experimental example is merely an example, and it will be understood by those skilled in the art that various modifications are possible and that such modifications are within the scope of the present invention.
例えば、上記の実験例では、SiドープGaN層714の膜厚を350μmとしたが、本発明に用いるサファイア/GaN構造体のSiドープGaN層714の膜厚は、この値に限定されない。
For example, in the above experimental example, the thickness of the Si-doped
また、上記の実験例では、GaN厚膜の全体膜厚を0.6mm〜1.5mmの範囲としてサンプルの評価を行ったが、本発明に用いるサファイア/GaN構造体のGaN厚膜の全体膜厚は、この範囲に限定されない。すなわち、サファイア/GaN構造体のGaN厚膜の全体膜厚は、特に上限はなく、1.5mmを超えてもよい。 In the above experimental example, the sample was evaluated by setting the total film thickness of the GaN thick film in the range of 0.6 mm to 1.5 mm. However, the entire film of the GaN thick film of the sapphire / GaN structure used in the present invention was used. The thickness is not limited to this range. That is, the total thickness of the GaN thick film of the sapphire / GaN structure is not particularly limited and may exceed 1.5 mm.
101 サファイア基板
103 低不純物濃度GaN層
105 高濃度SiドーピングGaN層
107 低不純物濃度GaN層
109 HVPE−GaN厚膜
111 剥離箇所
113 剥離方向
120 HVPE装置
121 反応管
122 成長領域
123 基板ホルダ
124 ガス供給管
125 ガス供給管
126 ガス供給管
127 Ga原料
128 ソースボート
129 ヒータ
130 ヒータ
132 回転軸
133 ウエハ
135 ガス排出管
136 遮蔽板
137 窒素原料ガス供給部
139 III族原料ガス供給部
141 サファイア基板
142 アンドープGaN層
143 アンドープGaN層
144 SiO2マスク
145 SiドープGaN層
146 クラック
147 アンドープGaN層
711 サファイア基板
712 アンドープGaN層
713 SiO2マスク
714 SiドープGaN層
715 アンドープGaN層
d アンドープGaN層の膜厚
D GaN厚膜の全体膜厚
101
Claims (7)
前記下地基板および前記III族窒化物半導体膜を冷却する工程と、
前記第一の層の内部または前記第一の層と前記第二の層との界面付近において前記下地基板を含む構造体を分離除去して前記III族窒化物半導体膜の少なくとも一部を含む自立基板を得る工程と、
を含むことを特徴とするIII族窒化物半導体自立基板の製造方法。 A first layer made of a group III nitride semiconductor containing an n-type impurity on an upper portion of the base substrate, and an upper portion of the first layer, the content of the n-type impurity being higher than that of the first layer; Forming a group III nitride semiconductor film comprising: a second layer comprising a low group III nitride semiconductor;
Cooling the base substrate and the group III nitride semiconductor film;
A self-supporting structure including at least a part of the group III nitride semiconductor film by separating and removing the structure including the base substrate in the first layer or in the vicinity of the interface between the first layer and the second layer. Obtaining a substrate;
A method for producing a group III nitride semiconductor free-standing substrate, comprising:
III族窒化物半導体膜を冷却する前記工程において外力を加えることなしに前記下地基板を含む構造体を分離除去することを特徴とするIII族窒化物半導体自立基板の製造方法。 In the manufacturing method of the group III nitride semiconductor free-standing substrate according to claim 1,
A method of manufacturing a group III nitride semiconductor self-supporting substrate, wherein the structure including the base substrate is separated and removed without applying an external force in the step of cooling the group III nitride semiconductor film.
前記n型不純物がSiであることを特徴とするIII族窒化物半導体自立基板の製造方法。 In the manufacturing method of the group III nitride semiconductor self-supporting substrate according to claim 1 or 2,
The method of manufacturing a group III nitride semiconductor free-standing substrate, wherein the n-type impurity is Si.
前記III族窒化物半導体膜を形成する工程は、
ハイドライド気相成長法により前記III族窒化物半導体膜を形成する工程を含む
ことを特徴とするIII族窒化物半導体自立基板の製造方法。 In the manufacturing method of the group III nitride semiconductor free-standing substrate according to any one of claims 1 to 3,
The step of forming the group III nitride semiconductor film includes:
A method for producing a group III nitride semiconductor free-standing substrate, comprising a step of forming the group III nitride semiconductor film by a hydride vapor phase growth method.
前記第一の層の一方の側に設けられた、III族窒化物半導体からなる第二の層と、
を備え、
前記第一の層は、前記第二の層よりも前記n型不純物の含有量が高く、
前記第一の層は、凹凸表面を有する
ことを特徴とするIII族窒化物半導体自立基板。 a first layer made of a group III nitride semiconductor containing an n-type impurity;
A second layer made of a group III nitride semiconductor provided on one side of the first layer;
With
The first layer has a higher content of the n-type impurity than the second layer,
The group III nitride semiconductor free-standing substrate, wherein the first layer has an uneven surface.
前記n型不純物がSiであることを特徴とするIII族窒化物半導体自立基板。 In the group III nitride semiconductor free-standing substrate according to claim 6,
A group III nitride semiconductor free-standing substrate, wherein the n-type impurity is Si.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004359211A JP4612403B2 (en) | 2004-12-10 | 2004-12-10 | Method for manufacturing group III nitride semiconductor free-standing substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004359211A JP4612403B2 (en) | 2004-12-10 | 2004-12-10 | Method for manufacturing group III nitride semiconductor free-standing substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006173148A true JP2006173148A (en) | 2006-06-29 |
JP4612403B2 JP4612403B2 (en) | 2011-01-12 |
Family
ID=36673595
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004359211A Active JP4612403B2 (en) | 2004-12-10 | 2004-12-10 | Method for manufacturing group III nitride semiconductor free-standing substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4612403B2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012012292A (en) * | 2010-05-31 | 2012-01-19 | Mitsubishi Chemicals Corp | Manufacturing method for group iii nitride crystal, and group iii nitride crystal and group iii nitride crystal substrate obtained by the same |
JP2012224486A (en) * | 2011-04-15 | 2012-11-15 | Mitsubishi Chemicals Corp | Method for producing group 13 nitride crystal |
WO2013003420A3 (en) * | 2011-06-27 | 2013-05-10 | Saint-Gobain Ceramics & Plastics, Inc. | A semiconductor substrate and method of manufacturing |
KR101270428B1 (en) * | 2011-06-20 | 2013-06-03 | 삼성코닝정밀소재 주식회사 | GaN SUBSTRATE AND MANUFACTURE METHOD THE SAME |
JP2014521212A (en) * | 2011-06-28 | 2014-08-25 | サン‐ゴバン、クリストー、エ、デテクトゥール | Semiconductor substrate and method of forming the same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH111399A (en) * | 1996-12-05 | 1999-01-06 | Lg Electron Inc | Production of gallium nitride semiconductor single crystal substrate and gallium nitride diode produced by using the substrate |
JP2003055097A (en) * | 2001-08-07 | 2003-02-26 | Nichia Chem Ind Ltd | Unit substrate comprising nitride semiconductor and method of producing the same |
JP2003069156A (en) * | 2001-08-29 | 2003-03-07 | Sharp Corp | Nitride compound semiconductor laminate, light-emitting device, optical pickup system, and manufacturing method of nitride compound semiconductor laminate |
JP2004115371A (en) * | 2003-12-19 | 2004-04-15 | Sony Corp | Group iii-v nitride-based compound layer and substrate using the same |
JP2006143581A (en) * | 2004-11-23 | 2006-06-08 | Samsung Corning Co Ltd | Single crystalline gallium nitride thick film and its production method |
-
2004
- 2004-12-10 JP JP2004359211A patent/JP4612403B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH111399A (en) * | 1996-12-05 | 1999-01-06 | Lg Electron Inc | Production of gallium nitride semiconductor single crystal substrate and gallium nitride diode produced by using the substrate |
JP2003055097A (en) * | 2001-08-07 | 2003-02-26 | Nichia Chem Ind Ltd | Unit substrate comprising nitride semiconductor and method of producing the same |
JP2003069156A (en) * | 2001-08-29 | 2003-03-07 | Sharp Corp | Nitride compound semiconductor laminate, light-emitting device, optical pickup system, and manufacturing method of nitride compound semiconductor laminate |
JP2004115371A (en) * | 2003-12-19 | 2004-04-15 | Sony Corp | Group iii-v nitride-based compound layer and substrate using the same |
JP2006143581A (en) * | 2004-11-23 | 2006-06-08 | Samsung Corning Co Ltd | Single crystalline gallium nitride thick film and its production method |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012012292A (en) * | 2010-05-31 | 2012-01-19 | Mitsubishi Chemicals Corp | Manufacturing method for group iii nitride crystal, and group iii nitride crystal and group iii nitride crystal substrate obtained by the same |
JP2012224486A (en) * | 2011-04-15 | 2012-11-15 | Mitsubishi Chemicals Corp | Method for producing group 13 nitride crystal |
KR101270428B1 (en) * | 2011-06-20 | 2013-06-03 | 삼성코닝정밀소재 주식회사 | GaN SUBSTRATE AND MANUFACTURE METHOD THE SAME |
WO2013003420A3 (en) * | 2011-06-27 | 2013-05-10 | Saint-Gobain Ceramics & Plastics, Inc. | A semiconductor substrate and method of manufacturing |
CN103748661A (en) * | 2011-06-27 | 2014-04-23 | 圣戈班晶体及检测公司 | A semiconductor substrate and method of manufacturing |
JP2014520748A (en) * | 2011-06-27 | 2014-08-25 | サン‐ゴバン、クリストー、エ、デテクトゥール | Semiconductor substrate and manufacturing method |
US9209018B2 (en) | 2011-06-27 | 2015-12-08 | Saint-Gobain Cristaux Et Detecteurs | Semiconductor substrate and method of manufacturing |
JP2014521212A (en) * | 2011-06-28 | 2014-08-25 | サン‐ゴバン、クリストー、エ、デテクトゥール | Semiconductor substrate and method of forming the same |
Also Published As
Publication number | Publication date |
---|---|
JP4612403B2 (en) | 2011-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4537484B2 (en) | Growth method using nanostructure adaptive layer and HVPE for producing high quality compound semiconductor material | |
TWI445054B (en) | Growth of reduced dislocation density non-polar gallium nitride by hydride vapor phase epitaxy | |
JP4462251B2 (en) | III-V nitride semiconductor substrate and III-V nitride light emitting device | |
US7981713B2 (en) | Group III-V nitride-based semiconductor substrate, group III-V nitride-based device and method of fabricating the same | |
US11574809B2 (en) | Nitride semiconductor template and nitride semiconductor device | |
EP2684988A1 (en) | Base, substrate with gallium nitride crystal layer, and process for producing same | |
JP5509680B2 (en) | Group III nitride crystal and method for producing the same | |
US20070215901A1 (en) | Group III-V nitride-based semiconductor substrate and method of fabricating the same | |
WO2010113423A1 (en) | Method for growing crystals of nitride semiconductor, and process for manufacture of semiconductor device | |
JP2022036135A (en) | PRODUCTION METHOD OF GaN CRYSTAL | |
JP2007204359A (en) | Process for producing free-standing iii-n layer, and free-standing iii-n substrate | |
US10043662B2 (en) | Method of forming semiconductor substrate | |
JP5446945B2 (en) | Nitride semiconductor single crystal and method for manufacturing nitride semiconductor substrate | |
JP4612403B2 (en) | Method for manufacturing group III nitride semiconductor free-standing substrate | |
JP2014088272A (en) | Nitride semiconductor crystal of group 13 metal in periodic table | |
JP2005203418A (en) | Nitride compound semiconductor substrate and its manufacturing method | |
JP2007266157A (en) | Method for manufacturing semiconductor single crystal substrate, and semiconductor device | |
WO2013141099A1 (en) | Self-supporting gallium nitride crystal substrate and method for manufacturing same | |
JP4665837B2 (en) | Manufacturing method of nitride semiconductor substrate | |
JP6089821B2 (en) | Periodic table group 13 metal nitride semiconductor crystals | |
JP2009120484A (en) | Group iii-v nitride semiconductor device and its production method | |
JP2014177375A (en) | Nitride semiconductor crystal of group 13 metal in periodic table | |
JP2010024063A (en) | Crystal substrate, method for forming thin film, and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071005 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100330 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100518 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100615 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100721 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100927 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101012 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101015 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4612403 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |