JP2006165912A - Signal processor and image pickup device using the same - Google Patents
Signal processor and image pickup device using the same Download PDFInfo
- Publication number
- JP2006165912A JP2006165912A JP2004353308A JP2004353308A JP2006165912A JP 2006165912 A JP2006165912 A JP 2006165912A JP 2004353308 A JP2004353308 A JP 2004353308A JP 2004353308 A JP2004353308 A JP 2004353308A JP 2006165912 A JP2006165912 A JP 2006165912A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- analog
- signal
- output
- signal processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
Description
本発明は、アナログ入力信号の信号レベルを調節し、デジタル出力信号に変換する信号処理装置に関する。 The present invention relates to a signal processing apparatus that adjusts a signal level of an analog input signal and converts the analog input signal into a digital output signal.
オーディオ信号などの信号処理を行う信号処理装置は、入力されるアナログ信号を増幅する増幅部と、増幅部により増幅されたアナログ信号をデジタル信号に変換するアナログデジタル変換器(以下、A/D変換器という)を含んでおり、A/D変換器によりデジタル信号に変換された信号をさまざまな信号処理を行うデジタル信号処理部(Digital Signal Processor、以下DSPという)に出力する。 A signal processing device that performs signal processing of an audio signal or the like includes an amplification unit that amplifies an input analog signal, and an analog-to-digital converter (hereinafter referred to as A / D conversion) that converts the analog signal amplified by the amplification unit into a digital signal. The signal converted into a digital signal by the A / D converter is output to a digital signal processor (Digital Signal Processor, hereinafter referred to as DSP) that performs various signal processing.
ここで、オーディオのように、広いダイナミックレンジを有する信号を扱う場合には、入力アナログ信号を増幅する増幅器の利得を、入力アナログ信号の振幅に応じて変化させる手法がとられている。
たとえば特許文献1には、A/D変換器に入力されるアナログ信号の信号レベル、すなわち振幅を検出回路によって検出し、検出された信号レベルが所定の信号レベルに達したときに、そのアナログ信号を増幅する増幅器の利得を低下させることにより、A/D変換器に入力されるアナログ信号の信号レベルが所定の値以上とならないように制御する技術が開示されている。
Here, when a signal having a wide dynamic range, such as audio, is handled, a technique is employed in which the gain of an amplifier that amplifies the input analog signal is changed in accordance with the amplitude of the input analog signal.
For example, Patent Document 1 discloses that when a signal level of an analog signal input to an A / D converter, that is, an amplitude is detected by a detection circuit and the detected signal level reaches a predetermined signal level, the analog signal is detected. A technique for controlling the signal level of an analog signal input to an A / D converter so as not to exceed a predetermined value by reducing the gain of an amplifier that amplifies the signal is disclosed.
特許文献1の図1あるいは図6に記載の技術によれば、信号処理装置に入力されるアナログ入力信号、あるいは増幅器による増幅後のアナログ信号の信号レベルを検出している。ここで、アナログ信号の信号レベルを検出するためには、検出回路をアナログ回路で構成する必要がある。したがって、検出回路を構成する抵抗などの素子特性がばらついた場合には、検出される信号レベルがばらつくことになるため、増幅器の利得制御の精度が悪化する場合がある。 According to the technique described in FIG. 1 or FIG. 6 of Patent Document 1, the signal level of an analog input signal input to a signal processing device or an analog signal amplified by an amplifier is detected. Here, in order to detect the signal level of the analog signal, it is necessary to configure the detection circuit with an analog circuit. Therefore, when the element characteristics such as the resistance constituting the detection circuit vary, the detected signal level varies, and the accuracy of gain control of the amplifier may deteriorate.
本発明はこうした課題に鑑みてなされたものであり、その目的は、正確な利得制御が可能な信号処理装置の提供にある。 The present invention has been made in view of these problems, and an object thereof is to provide a signal processing apparatus capable of accurate gain control.
上記課題を解決するために、本発明のある態様の信号処理装置は、アナログ入力信号を増幅する可変利得増幅器と、可変利得増幅器により増幅されたアナログ入力信号をデジタル出力信号にアナログデジタル変換するアナログデジタル変換器と、アナログデジタル変換器から出力されるデジタル出力信号にもとづき、アナログ入力信号の信号レベルを検出し、可変利得増幅器の利得を制御する利得制御部と、を備える。 In order to solve the above-described problems, a signal processing apparatus according to an aspect of the present invention includes a variable gain amplifier that amplifies an analog input signal, and an analog that converts the analog input signal amplified by the variable gain amplifier into a digital output signal. A digital converter; and a gain control unit that detects a signal level of the analog input signal based on a digital output signal output from the analog-digital converter and controls a gain of the variable gain amplifier.
この態様によると、利得制御部において、デジタル変換された後のデジタル出力信号に対して信号レベルの検出を行う。そのため、アナログ信号の信号レベル検出を行う場合に比べて、回路素子特性などのばらつきが生じても、可変利得増幅器の利得を正確に制御することができる。 According to this aspect, the gain control unit detects the signal level of the digital output signal after digital conversion. Therefore, the gain of the variable gain amplifier can be accurately controlled even when variations in circuit element characteristics occur as compared with the case of detecting the signal level of an analog signal.
アナログデジタル変換器は、ΔΣ変調器とデジタルフィルタを含むΔΣ変調型のアナログデジタル変換器であってもよい。 The analog-digital converter may be a ΔΣ modulation type analog-digital converter including a ΔΣ modulator and a digital filter.
アナログデジタル変換器は、ΔΣ変調器の後段に多段接続された複数のデジタルフィルタを含み、利得制御部は、ΔΣ変調器または多段接続された複数のデジタルフィルタのいずれかから出力されるデジタル信号にもとづき、可変利得増幅器の利得を制御してもよい。 The analog-to-digital converter includes a plurality of digital filters connected in multiple stages after the ΔΣ modulator, and the gain control unit converts the digital signal output from either the ΔΣ modulator or the plurality of digital filters connected in multiple stages. On the basis, the gain of the variable gain amplifier may be controlled.
利得制御部は、アナログ入力信号が信号処理装置に入力されてからアナログ入力信号の信号レベルを検出するまでの遅延時間がアナログ入力信号のサンプリング周期時間以下となるように、ΔΣ変調器または多段接続された複数のデジタルフィルタのいずれかから出力されるデジタル信号にもとづき、可変利得増幅器の利得を制御してもよい。 The gain control unit is connected to a ΔΣ modulator or multiple stages so that the delay time from when the analog input signal is input to the signal processing device until the signal level of the analog input signal is detected is less than the sampling cycle time of the analog input signal. The gain of the variable gain amplifier may be controlled based on a digital signal output from any of the plurality of digital filters.
この態様によれば、ΔΣ変調器およびデジタルフィルタにより生ずる遅延によって可変利得増幅器の利得制御のタイミングが遅れないように、多段接続される複数のデジタルフィルタの途中から出力されるデジタル信号の信号レベルを検出することによって、信号処理装置の応答性を高めることができる。 According to this aspect, the signal level of the digital signal output from the middle of the multiple digital filters connected in multiple stages is set so that the gain control timing of the variable gain amplifier is not delayed by the delay caused by the ΔΣ modulator and the digital filter. By detecting, the responsiveness of the signal processing device can be improved.
信号処理装置に入力されるアナログ入力信号は、オーディオ信号であってもよい。 The analog input signal input to the signal processing device may be an audio signal.
本発明の別の態様もまた、信号処理装置である。この装置は、複数チャンネルのアナログオーディオ信号をアナログデジタル変換する信号処理装置であって、各チャンネルごとに入力されたアナログオーディオ信号を増幅する複数の可変利得増幅器と、複数の可変利得増幅器により増幅されたアナログオーディオ信号をアナログデジタル変換する複数のアナログデジタル変換器と、複数のアナログデジタル変換器から出力される複数のデジタル信号にもとづき、複数の可変利得増幅器の利得を制御する利得制御部と、を備える。利得制御部は、複数のデジタル信号のいずれかの信号レベルが所定のしきい値に達したとき、複数の可変利得増幅器の利得をともに低下させる。 Another embodiment of the present invention is also a signal processing device. This apparatus is a signal processing apparatus for analog-to-digital conversion of analog audio signals of a plurality of channels, and is amplified by a plurality of variable gain amplifiers that amplify the analog audio signals input for each channel and a plurality of variable gain amplifiers. A plurality of analog-digital converters for analog-digital conversion of the analog audio signals, and a gain control unit for controlling the gains of the plurality of variable gain amplifiers based on the plurality of digital signals output from the plurality of analog-digital converters. Prepare. The gain control unit reduces both the gains of the plurality of variable gain amplifiers when any one of the plurality of digital signals reaches a predetermined threshold value.
この態様によると、複数のチャンネルに入力されたオーディオ信号のうち、もっとも信号レベルの高いオーディオ信号にもとづいて可変利得増幅器の利得制御が行いつつ、すべてのチャンネルの利得をそろえることができる。 According to this aspect, the gains of all the channels can be adjusted while performing the gain control of the variable gain amplifier based on the audio signal having the highest signal level among the audio signals input to the plurality of channels.
本発明のさらに別の態様は、撮像装置である。この装置は、撮像部と、マイクと、マイクから出力されるオーディオ信号をアナログデジタル変換して出力する上記信号処理装置と、撮像部から出力される画像データおよび信号処理装置から出力されるオーディオ信号を処理するデジタル信号処理部と、を備える。 Yet another embodiment of the present invention is an imaging apparatus. The apparatus includes an imaging unit, a microphone, the signal processing device that performs analog-digital conversion on an audio signal output from the microphone, and image data output from the imaging unit and an audio signal output from the signal processing device. And a digital signal processing unit.
音声信号を録音できるデジタルスチルカメラやデジタルビデオカメラなどの撮像装置に上述の信号処理装置を搭載することにより、入力される音声信号のレベル信号に応じた利得制御を正確に行い、信号処理を行うことができる。 By mounting the above-mentioned signal processing device on an imaging device such as a digital still camera or digital video camera that can record audio signals, gain control is accurately performed according to the level signal of the input audio signal, and signal processing is performed. be able to.
なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。 Note that any combination of the above-described constituent elements and the constituent elements and expressions of the present invention replaced with each other among methods, apparatuses, systems, etc. are also effective as an aspect of the present invention.
本発明に係る信号処理装置によれば、入力されるアナログ入力信号の信号レベルに応じて正確な利得制御を行うことができる。 According to the signal processing device of the present invention, accurate gain control can be performed according to the signal level of the input analog input signal.
(第1の実施形態)
図1は、本発明の第1の実施形態に係る撮像装置2000の構成を示すブロック図である。撮像装置2000は、マイク200、オーディオ信号処理装置100、DSP300、撮像部310を含む。
(First embodiment)
FIG. 1 is a block diagram showing a configuration of an
撮像部310は、レンズ、CCD(Charge Coupled Device)などを含み、映像データを電気信号に変換し、アナログデジタル変換してDSP300に出力する。
The
マイク200にはオーディオ信号AUDが入力され、アナログの電気信号であるオーディオ信号SIG10に変換される。マイク200により電気信号に変換されたオーディオ信号SIG10は、オーディオ信号処理装置100へと出力される。
The
オーディオ信号処理装置100は、アナログのオーディオ信号SIG10をデジタル変換し、DSP300に対しデジタル出力信号SIG20を出力する。
The audio
DSP300は、撮像部310から出力される画像データを記録し、オーディオ信号処理装置100から出力されるデジタル出力信号SIG20を録音するために、フォーマット変換や圧縮などさまざまな信号処理を行い、あるいは図示しないメモリに対してデータの書き込み処理を行う。
The DSP 300 records image data output from the
図2は、図1のオーディオ信号処理装置100および周辺回路を含む録音装置1000のブロック図である。録音装置1000は、マイク200、オーディオ信号処理装置100、DSP300を含む。
FIG. 2 is a block diagram of the
オーディオ信号処理装置100は、入出力端子としてアナログ入力端子102、デジタル出力端子104を備え、アナログ入力端子102に入力されるアナログのオーディオ信号SIG10をデジタル変換し、デジタル出力端子104からデジタル出力信号SIG20を出力する。
The audio
本実施の形態に係るオーディオ信号処理装置100は、可変利得増幅器10、A/D変換器12、利得制御部14、プリアンプ16、インターフェース部18を含む。
アナログ入力端子102から入力されるアナログのオーディオ信号SIG10は、プリアンプ16によって増幅され、後段の可変利得増幅器10へと出力される。
The audio
An analog audio signal SIG10 input from the
可変利得増幅器10は、プリアンプ16により増幅されたオーディオ信号SIG12をさらに増幅し、あるいは減衰させて、後段のA/D変換器12へと出力する。この可変利得増幅器10は、マイク200から入力されるオーディオ信号の信号レベルに応じて利得が制御される。
The
A/D変換器12は、可変利得増幅器10から出力されたアナログのオーディオ信号SIG14をアナログデジタル変換し、デジタルのオーディオ信号SIG16を出力する。たとえば、A/D変換器12は16ビット、サンプリング周波数fsは48kHzでアナログデジタル変換を行う。
A/D変換器12から出力されるオーディオ信号SIG16は、利得制御部14およびインターフェース部18に入力される。
The A /
The
インターフェース部18は、A/D変換器12から出力されるデジタルのオーディオ信号SIG16の信号形式などの変換を行い、デジタル出力信号SIG20としてDSP300へと出力する。
The
利得制御部14は、A/D変換器12から出力されるアナログデジタル変換されたデジタルのオーディオ信号SIG16にもとづき、A/D変換器12に入力されるアナログのオーディオ信号SIG14の信号レベルを検出し、可変利得増幅器10の利得を制御する。この利得制御部14は、デジタル回路として構成されている。利得制御部14は、オーディオ信号SIG16にもとづいて利得制御信号SIG22を生成し、可変利得増幅器10へ出力する。すなわち、利得制御部14は、可変利得増幅器10から出力されるアナログデジタル変換前のオーディオ信号SIG14の信号レベルを検出するのと同等の機能を、A/D変換器12の出力であるデジタルのオーディオ信号SIG16を検出することにより行っている。
The
利得制御部14は、オーディオ信号SIG14の信号レベルの検出を、オーディオ信号SIG16にもとづいて毎サンプリングごとに行う。利得制御部14は、デジタルのオーディオ信号SIG16が、所定の値を超えると可変利得増幅器10の利得を下げる。たとえば、利得制御部14は、オーディオ信号SIG16がフルスケールの1/2のレベルに達したとき、可変利得増幅器10の利得を0.5dB低下させる。以下、オーディオ信号SIG16が所定のレベルに達したときに可変利得増幅器10の利得を低下させる動作をアタック動作という。
The
また、利得制御部14は、アタック動作により可変利得増幅器10の利得を低下させるタイミングを制御する。本実施の形態において、利得制御部14は、サンプリング周波数fsの逆数で与えられるサンプリング周期時間Ts=1/fs程度の時間内に可変利得増幅器10の利得を0.5dB低下させる。
Further, the
利得制御部14によるアタック動作が連続すると、可変利得増幅器10の利得が低下し続ける。そこで、利得制御部14は、可変利得増幅器10の利得をサンプリング周期時間Tsよりも十分に長い時間スケールで、徐々に上昇させていくリカバリー動作を行う。
たとえば、利得制御部14は、サンプリング周期時間Ts=1/fsの1000倍程度の時間で可変利得増幅器10を0.5dB増加させる。このように、利得制御部14によって可変利得増幅器10の利得を緩やかに上昇させることによって、アタック動作により利得が低く設定された後に、オーディオ信号AUDの音量が小さくなった場合に、適切な利得に戻すことができる。
When the attack operation by the
For example, the
以上のように構成された録音装置1000の動作について説明する。
図3は、利得制御部14における利得制御の様子を示すタイムチャートである。図3において、1段目にはマイク200から出力されるオーディオ信号SIG10の信号レベルが示されている。図3の2段目には可変利得増幅器10から出力されるオーディオ信号SIG14の信号レベルが示されている。図3の3段目には、可変利得増幅器10の利得αが示されている。
The operation of the
FIG. 3 is a time chart showing how the
時刻T0〜T1において、マイク200に入力されるオーディオ信号AUDの音量が増加し、オーディオ信号SIG10の信号レベルが徐々に上昇している。この時刻T0〜T1においては、可変利得増幅器10の利得はα1に設定されている。したがって、オーディオ信号SIG14の信号レベルは、オーディオ信号SIG10にともない上昇する。
時刻T1に、オーディオ信号SIG14の信号レベルがしきい値SIGmaxに達すると、利得制御部14は、利得制御信号SIG22により可変利得増幅器10の利得を0.5dB下げ、α2に設定する。
At times T0 to T1, the volume of the audio signal AUD input to the
When the signal level of the audio signal SIG14 reaches the threshold value SIGmax at time T1, the
時刻T1に可変利得増幅器10の利得が下げられた結果、オーディオ信号SIG14の信号レベルは低下する。時刻T1以降、しばらくの間、オーディオ信号SIG10の信号レベルは上昇を続けるため、このオーディオ信号SIG10の信号レベルの上昇にともない、オーディオ信号SIG14の信号レベルも上昇し、その後ほぼ一定値をとる。
As a result of the gain of the
このように、利得制御部14においてA/D変換器12の出力であるデジタルのオーディオ信号SIG16を監視し、オーディオ信号SIG14が所定の信号レベルSIGmaxに達すると、可変利得増幅器10の利得を低下させることにより、オーディオ信号SIG14、すなわちA/D変換器12の入力信号が一定値以上となるのを防止することができる。可変利得増幅器10から出力されるアナログデジタル変換前のアナログのオーディオ信号SIG14の信号レベルが一定値以上となるのを防止することにより、A/D変換器12に所定の信号レベル以上の信号が入力されなくなるため、A/D変換器12に要求されるダイナミックレンジを狭めることができる。
In this way, the
図4は、図2のA/D変換器12の構成を示すブロック図である。A/D変換器12は、ΔΣ変調型のAD変換器であって、ΔΣ変調器20とデジタルフィルタ22を含む。
ΔΣ変調器20は、入力されるアナログのオーディオ信号SIG14を64倍でオーバーサンプリングしてデジタル変換したパルス信号を出力する。
デジタルフィルタ22は高周波成分を除去するためのデシメーションフィルタであって、64倍でオーバーサンプリングされた信号をダウンサンプリングし、オーディオ信号帯域を透過させる。このデジタルフィルタ22は、6つのデジタルフィルタ22a〜22fが直列に多段接続されており、1段ごとに1/2倍にダウンサンプリングされて出力される。
FIG. 4 is a block diagram showing a configuration of the A /
The
The
以上のように構成されるA/D変換器12では、ΔΣ変調器20およびデジタルフィルタ22において遅延が発生する。ΔΣ変調器20における遅延時間をτ1、デジタルフィルタ22a〜22fにおける遅延時間をそれぞれτ2a〜τ2fとすると、最終段のデジタルフィルタ22fから出力されるオーディオ信号SIG16は、オーディオ信号SIG14に対して遅延時間τ=τ1+τ2a+τ2b+τ2c+τ2d+τ2e+τ2f遅れることになる。
In the A /
この遅延時間τは、ΔΣ変調器20に入力されたオーディオ信号SIG14が、アナログデジタル変換されてオーディオ信号SIG16aとして出力されるまでに要する時間である。この遅延時間τが長いと、利得制御部14によりオーディオ信号SIG16aの信号レベルを検出して可変利得増幅器10の利得を設定するまでに要する時間が長くなるため、正確な利得設定が困難となる。
The delay time τ is a time required for the audio signal SIG14 input to the
そこで、図4に示すように、本実施の形態に係るオーディオ信号処理装置100においては、多段接続されるデジタルフィルタ22a〜22fのうち、中段のデジタルフィルタ22dから出力されるオーディオ信号SIG16bを利得制御部14へと出力し、オーディオ信号SIG16bの信号レベルを検出して利得制御を行っている。
多段接続されるデジタルフィルタ22のうち、何段目から出力されるオーディオ信号を利得制御部14へ出力するかは、ΔΣ変調器20および各デジタルフィルタ22a〜22fの遅延時間と、利得制御部14に要求される応答速度にもとづいて決めればよい。
たとえば、遅延時間τ=τ1+Στ2が、サンプリング周期時間Ts以下となるように設定しても良い。
Therefore, as shown in FIG. 4, in audio
Of the
For example, the delay time τ = τ1 + Στ2 may be set to be equal to or less than the sampling cycle time Ts.
このように、デジタルフィルタが複数、多段接続される場合には、利得制御部14は、途中のデジタルフィルタの出力信号を監視することにより遅延時間を短くし、オーディオ信号の信号レベルが急激に変動した場合にも、可変利得増幅器10の利得制御を追従させることができる。
As described above, when a plurality of digital filters are connected in multiple stages, the
以上のように、本実施の形態に係るオーディオ信号処理装置100によれば、可変利得増幅器10の利得を制御する利得制御部14をA/D変換器12の後段に配置し、デジタル変換されたオーディオ信号SIG16にもとづいて、可変利得増幅器10から出力されるオーディオ信号SIG14の信号レベルの検出を行う。そのため、利得制御部14における信号処理をデジタル化することができ、デジタル回路として構成することができる。その結果、利得制御部14をアナログ回路で構成した場合に比べて、回路を構成するトランジスタや抵抗などの特性がばらついた場合にも、信号レベルの検出に影響をおよぼさないため、マイク200に入力されるオーディオ信号AUDの音量に応じて、可変利得増幅器10の利得を適切に設定することができる。
As described above, according to the audio
また、利得制御部14をデジタル回路にて構成することにより、可変利得増幅器10の利得制御のパラメータの設定およびその変更が容易となる。たとえば一回のアタック動作による可変利得増幅器10の利得の低下量、アタック動作およびリカバリー動作に要する時間などをデジタル回路では自由に変更することができる。
Further, by configuring the
また、増幅および減衰を行う可変利得増幅器10をアナログ回路で構成するため、高性能なA/D変換器を必要としないため、回路規模および消費電流を抑えることができる。
In addition, since the
(第2の実施形態)
図5は、第2の実施形態に係る2チャンネルのオーディオ信号処理装置110および周辺回路を含む録音装置1010の構成を示すブロック図である。図5において図2と同一の構成要素には同一の符号を付し、重複した説明を省略する。
録音装置1010は、ステレオ入力に対応しており、2つのマイク200R、200Lから出力されるオーディオ信号SIG10R、SIG10Lをアナログデジタル変換し、DSP300へと出力する。
録音装置1010は、2つのマイク200R、200L、オーディオ信号処理装置110、DSP300を含む。
(Second Embodiment)
FIG. 5 is a block diagram showing a configuration of a
The
The
オーディオ信号処理装置110は、RチャンネルとLチャンネルごとに、オーディオ入力信号を増幅する可変利得増幅器10、A/D変換器12を備える。各チャンネルは添え字R、Lによって区別される。
利得制御部14は、各チャネルのA/D変換器12R、12Lから出力されるオーディオ信号SIG16R、SIG16Lにもとづいて、A/D変換器12R、12Lに入力されるオーディオ信号SIG14R、SIG14Lの信号レベルを検出する。その結果、オーディオ信号SIG14R、SIG14Lのいずれかがしきい値SIGmaxに達すると、利得制御信号SIG22により可変利得増幅器10R、10Lの利得を0.5dB低下させる。すなわち、本実施の形態に係るオーディオ信号処理装置110において、チャンネルごとに設けられた可変利得増幅器10R、10Lの利得αは同時に制御される。
The audio
Based on the audio signals SIG16R and SIG16L output from the A /
本実施の形態に係るオーディオ信号処理装置110によれば、ステレオなどの複数のチャンネルを有するオーディオ信号処理装置においても、第1の実施の形態と同様に、利得制御部14をデジタル回路で構成することができる。その結果、利得制御部14をアナログ回路で構成した場合に比べて、回路を構成するトランジスタや抵抗などの特性がばらついた場合にも、正確な振幅検出を行うことができるため、マイク200に入力されるオーディオ信号AUDの音量に応じて、可変利得増幅器10R、10Lの利得を適切に設定することができる。
さらに、利得制御部14をデジタル回路にて構成することにより、可変利得増幅器10R、10Lの利得制御のパラメータの設定およびその変更が容易となる。
According to the audio
Furthermore, by configuring the
上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。 Those skilled in the art will understand that the above-described embodiment is an exemplification, and that various modifications can be made to combinations of the respective constituent elements and processing processes, and such modifications are also within the scope of the present invention. is there.
本実施の形態において、A/D変換器12はΔΣ変調型のA/D変換器の場合について説明したが、これには限定されず、ステップフラッシュ型、2ステップフラッシュ型などのA/D変換器を用いても良い。ステップフラッシュ型などのA/D変換器では、遅延はほとんど発生しないため、A/D変換器12から出力されるオーディオ信号SIG16を利得制御部14に入力することができる。
In the present embodiment, the case where the A /
本実施の形態において、信号処理装置に入力される信号がオーディオ信号である場合について説明したが、これには限定されず、本発明は、アナログ信号をアナログデジタル変換して出力する信号処理装置に広く適用することができる。 In the present embodiment, the case where the signal input to the signal processing device is an audio signal has been described. However, the present invention is not limited to this, and the present invention provides a signal processing device that converts an analog signal into an analog signal and outputs the signal. Can be widely applied.
本実施の形態において、オーディオ信号処理装置100は、すべて一体集積化されていてもよく、あるいはアナログ信号処理を行うブロックとデジタル信号処理を行うブロックが分けて集積化されてもよい。どの部分を集積化するかは、コストや占有面積などによって決めればよい。
In the present embodiment, all of the audio
10 可変利得増幅器、 12 A/D変換器、 14 利得制御部、 16 プリアンプ、 18 インターフェース部、 20 ΔΣ変調器、 22 デジタルフィルタ、 100 オーディオ信号処理装置、 110 オーディオ信号処理装置、 102 アナログ入力端子、 104 デジタル出力端子、 200 マイク、 300 DSP、 310 撮像部、 1000 録音装置、 1010 録音装置。 10 variable gain amplifiers, 12 A / D converters, 14 gain control units, 16 preamplifiers, 18 interface units, 20 ΔΣ modulators, 22 digital filters, 100 audio signal processing devices, 110 audio signal processing devices, 102 analog input terminals, 104 digital output terminal, 200 microphone, 300 DSP, 310 imaging unit, 1000 recording device, 1010 recording device.
Claims (7)
前記可変利得増幅器により増幅されたアナログ入力信号をデジタル出力信号にアナログデジタル変換するアナログデジタル変換器と、
前記アナログデジタル変換器から出力される前記デジタル出力信号にもとづき、前記アナログ入力信号の信号レベルを検出し、前記可変利得増幅器の利得を制御する利得制御部と、
を備えることを特徴とする信号処理装置。 A variable gain amplifier for amplifying an analog input signal;
An analog-to-digital converter for analog-to-digital conversion of an analog input signal amplified by the variable gain amplifier into a digital output signal;
Based on the digital output signal output from the analog-digital converter, a signal level of the analog input signal is detected, and a gain control unit that controls the gain of the variable gain amplifier;
A signal processing apparatus comprising:
前記利得制御部は、前記ΔΣ変調器または前記多段接続された複数のデジタルフィルタのいずれかから出力されるデジタル信号にもとづき、前記可変利得増幅器の利得を制御することを特徴とする請求項2に記載の信号処理装置。 The analog-to-digital converter includes a plurality of digital filters connected in multiple stages after the ΔΣ modulator,
3. The gain control unit according to claim 2, wherein the gain control unit controls the gain of the variable gain amplifier based on a digital signal output from either the ΔΣ modulator or the plurality of digital filters connected in multiple stages. The signal processing apparatus as described.
各チャンネルごとに入力されたアナログオーディオ信号を増幅する複数の可変利得増幅器と、
前記複数の可変利得増幅器により増幅されたアナログオーディオ信号をアナログデジタル変換する複数のアナログデジタル変換器と、
前記複数のアナログデジタル変換器から出力される複数のデジタル信号にもとづき、前記複数の可変利得増幅器の利得を制御する利得制御部と、を備え、
前記利得制御部は、前記複数のデジタル信号のいずれかの信号レベルが所定のしきい値に達したとき、前記複数の可変利得増幅器の利得をともに低下させることを特徴とする信号処理装置。 A signal processing apparatus for analog-digital conversion of analog audio signals of a plurality of channels,
A plurality of variable gain amplifiers for amplifying analog audio signals input for each channel;
A plurality of analog-to-digital converters for analog-to-digital conversion of analog audio signals amplified by the plurality of variable gain amplifiers;
A gain control unit for controlling the gains of the plurality of variable gain amplifiers based on a plurality of digital signals output from the plurality of analog-digital converters;
The signal processing apparatus, wherein the gain control unit reduces the gains of the plurality of variable gain amplifiers together when a signal level of any of the plurality of digital signals reaches a predetermined threshold value.
マイクと、
前記マイクから出力されるオーディオ信号をアナログデジタル変換して出力する請求項5に記載の信号処理装置と、
前記撮像部から出力される画像データおよび前記信号処理装置から出力されるオーディオ信号を処理するデジタル信号処理部と、
を備えることを特徴とする撮像装置。 An imaging unit;
With a microphone,
The signal processing apparatus according to claim 5, wherein the audio signal output from the microphone is analog-digital converted and output;
A digital signal processing unit that processes image data output from the imaging unit and an audio signal output from the signal processing device;
An imaging apparatus comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004353308A JP2006165912A (en) | 2004-12-06 | 2004-12-06 | Signal processor and image pickup device using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004353308A JP2006165912A (en) | 2004-12-06 | 2004-12-06 | Signal processor and image pickup device using the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006165912A true JP2006165912A (en) | 2006-06-22 |
Family
ID=36667438
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004353308A Pending JP2006165912A (en) | 2004-12-06 | 2004-12-06 | Signal processor and image pickup device using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006165912A (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008114511A1 (en) * | 2007-03-19 | 2008-09-25 | Panasonic Corporation | Agc circuit |
JP2009077524A (en) * | 2007-09-20 | 2009-04-09 | Renesas Technology Corp | Vcm driver and pwm amplifier |
JP2009177232A (en) * | 2008-01-21 | 2009-08-06 | Canon Inc | Information processing apparatus |
JP2011080836A (en) * | 2009-10-06 | 2011-04-21 | Seiko Epson Corp | Frequency measurement method, frequency measurement device and apparatus equipped with frequency measurement device |
JP4851469B2 (en) * | 2004-12-30 | 2012-01-11 | ソニー エリクソン モバイル コミュニケーションズ, エービー | Method and apparatus for multi-channel signal limitation |
JP2017188733A (en) * | 2016-04-01 | 2017-10-12 | ローム株式会社 | Signal processing circuit, coulomb counter circuit, and electronic equipment |
WO2020241102A1 (en) * | 2019-05-29 | 2020-12-03 | ソニーセミコンダクタソリューションズ株式会社 | Analog-digital conversion device, control method for analog-digital conversion device, and audio device |
-
2004
- 2004-12-06 JP JP2004353308A patent/JP2006165912A/en active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4851469B2 (en) * | 2004-12-30 | 2012-01-11 | ソニー エリクソン モバイル コミュニケーションズ, エービー | Method and apparatus for multi-channel signal limitation |
WO2008114511A1 (en) * | 2007-03-19 | 2008-09-25 | Panasonic Corporation | Agc circuit |
US7795967B2 (en) | 2007-03-19 | 2010-09-14 | Panasonic Corporation | AGC circuit |
JP2009077524A (en) * | 2007-09-20 | 2009-04-09 | Renesas Technology Corp | Vcm driver and pwm amplifier |
JP2009177232A (en) * | 2008-01-21 | 2009-08-06 | Canon Inc | Information processing apparatus |
JP2011080836A (en) * | 2009-10-06 | 2011-04-21 | Seiko Epson Corp | Frequency measurement method, frequency measurement device and apparatus equipped with frequency measurement device |
JP2017188733A (en) * | 2016-04-01 | 2017-10-12 | ローム株式会社 | Signal processing circuit, coulomb counter circuit, and electronic equipment |
WO2020241102A1 (en) * | 2019-05-29 | 2020-12-03 | ソニーセミコンダクタソリューションズ株式会社 | Analog-digital conversion device, control method for analog-digital conversion device, and audio device |
JPWO2020241102A1 (en) * | 2019-05-29 | 2020-12-03 | ||
JP7525484B2 (en) | 2019-05-29 | 2024-07-30 | ソニーセミコンダクタソリューションズ株式会社 | Analog-digital conversion device, control method for analog-digital conversion device, and audio device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9071214B2 (en) | Audio signal controller | |
US9083288B2 (en) | High level capable audio amplification circuit | |
US9525940B1 (en) | Multi-path analog front end and analog-to-digital converter for a signal processing system | |
JP4750408B2 (en) | Directivity-controllable speaker system using multiple microphones and method thereof | |
US7365664B2 (en) | ADC with dynamic range extension | |
EP1970901B1 (en) | Signal processing apparatus and signal processing method | |
US20130129117A1 (en) | Audio amplification circuit | |
US7218258B2 (en) | Method and system for mixed analog-digital automatic gain control | |
JP4532676B2 (en) | Pixel signal gain amplification circuit | |
EA014210B1 (en) | Automatic gain control circuit, system including such circuit and method for automatic gain control | |
US20140037112A1 (en) | Digital condenser microphone having preamplifier with variable input impedance and method of controlling variable input impedance of preamplifier | |
JP6085678B2 (en) | MEMS microphone and method for driving MEMS microphone | |
JP2006165912A (en) | Signal processor and image pickup device using the same | |
KR20060127776A (en) | Recording device and adjustment method of recording device | |
TW200924546A (en) | Method for analog-to-digital conversion in a microphone circuit, microphone circuit, and auxiliary circuit | |
US10396740B2 (en) | Microphone driving device and digital microphone including the same | |
JP4277400B2 (en) | Audio signal recording device | |
US20110153046A1 (en) | Signal processing device and signal processing method | |
JP6439947B6 (en) | Circuit and method of operating a circuit | |
JP2002320142A5 (en) | Solid-state imaging device and driving method thereof | |
JPH0522787A (en) | Sound collector | |
JP5814006B2 (en) | Audio signal processing circuit and audio apparatus using the same | |
JP6887315B2 (en) | Speech processing device and its control method, program and storage medium | |
JP5470574B2 (en) | Peak level detector | |
JP2009273045A (en) | Signal processor |