JP2006165414A - Relay substrate - Google Patents

Relay substrate Download PDF

Info

Publication number
JP2006165414A
JP2006165414A JP2004357606A JP2004357606A JP2006165414A JP 2006165414 A JP2006165414 A JP 2006165414A JP 2004357606 A JP2004357606 A JP 2004357606A JP 2004357606 A JP2004357606 A JP 2004357606A JP 2006165414 A JP2006165414 A JP 2006165414A
Authority
JP
Japan
Prior art keywords
substrate
capacitance
relay board
spiral contact
relay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004357606A
Other languages
Japanese (ja)
Other versions
JP4271133B2 (en
Inventor
Akira Watanabe
亮 渡辺
Makoto Yoshida
信 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2004357606A priority Critical patent/JP4271133B2/en
Publication of JP2006165414A publication Critical patent/JP2006165414A/en
Application granted granted Critical
Publication of JP4271133B2 publication Critical patent/JP4271133B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a relay substrate that is superior in high-frequency characteristics and suitable for miniaturization. <P>SOLUTION: Upper lands 25A are arranged so that a side face 25a of one upper land 25A faces a side face 25a of another upper land 25 on a substrate 21, and an facing area S and a distance d between both the side faces 25a, 25a are set at a predetermined size, thereby forming an electrostatic capacity Ca between both the side face 25a, 25a. In this way, since a composite electrostatic capacity C, formed by this electrostatic capacity Ca and an electrostatic capacity C1 of an adjacent connection means 22, can be adjusted, the characteristic impedance of a relay substrate 20 decided by an inductance L of each of a spiral contacts 30 can be made to match characteristic impedances of a signal source side and a load side, and high-frequency characteristics can be improved. Also, since impedance matching can be attained, without requiring another member, such as coil and capacitor, the relay substrate 20 can be miniaturized. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、半導体などの電子部品と基板とを接続する中継基板、あるいは基板どうしを接続する中継基板に係わり、特に高周波特性に優れるとともに小型化に適した中継基板に関する。   The present invention relates to a relay substrate that connects an electronic component such as a semiconductor and a substrate, or a relay substrate that connects substrates, and more particularly to a relay substrate that has excellent high frequency characteristics and is suitable for miniaturization.

本発明に関連する先行技術としては、例えば以下の特許文献1に記載された電子コネクタなどが存在している。   As a prior art related to the present invention, for example, an electronic connector described in Patent Document 1 below exists.

特許文献1に記載された電子コネクタ1では、中心側に設けられた信号用の端子をその外周に設けられたグランド用の端子で取り囲む構成としたものであり、その結果、グランド用の端子が信号用の端子を電磁遮蔽することができるため、信号用の端子に重畳しやすいノイズを遮断することが可能となるというものである。
特開2004−241304
In the electronic connector 1 described in Patent Document 1, a signal terminal provided on the center side is surrounded by a ground terminal provided on the outer periphery thereof, and as a result, the ground terminal is provided. Since the signal terminal can be electromagnetically shielded, it is possible to block noise that is easily superimposed on the signal terminal.
JP 2004-241304 A

しかし、上記実施の形態に記載された電子コネクタは、電磁シールドとして機能、すなわち外部で発生した高周波ノイズが信号ラインに重畳しないように防御したり、あるいは信号ライン上を伝送する高周波信号がノイズとして外部に放出させないようにしたりすることができるものの、インピーダンスマッチングによる高周波特性までをも考慮した構成ではない。   However, the electronic connector described in the above embodiment functions as an electromagnetic shield, that is, prevents high-frequency noise generated outside from being superimposed on the signal line, or a high-frequency signal transmitted on the signal line as noise. Although it can be prevented from being emitted to the outside, it is not a configuration that takes into account even high-frequency characteristics due to impedance matching.

すなわち、CPUなど半導体の動作周波数は今後益々高速化されて行くが、このとき信号源の出力インピーダンス、伝送線路(ケーブルや配線パターンなど)のインピーダンスおよび負荷のインピーダンスとの間の整合が不十分であると、信号源と伝送線路との接続点、および伝送線路と負荷との接続点で反射が生じ、信号が単発の場合には進行波と反射波との合成によって信号の振幅レベルが一時的に2倍に達したり、また連続波の場合には進行波と反射波とが伝送線路上のすべての点で干渉し、前記伝送線路上の各点で振幅が異なる定在波を作り出したりするという問題が発生するが、上記電子コネクタではこのような反射などの高周波特性について何ら対応できる構成ではなかった。   In other words, the operating frequency of semiconductors such as CPUs will be further increased in the future, but at this time, the matching between the output impedance of the signal source, the impedance of the transmission line (cable, wiring pattern, etc.) and the impedance of the load is insufficient. If so, reflection occurs at the connection point between the signal source and the transmission line and the connection point between the transmission line and the load. When the signal is a single shot, the amplitude level of the signal is temporarily set by combining the traveling wave and the reflected wave. In the case of a continuous wave, the traveling wave and the reflected wave interfere at every point on the transmission line, and a standing wave with a different amplitude is created at each point on the transmission line. However, the electronic connector is not configured to cope with high frequency characteristics such as reflection.

通常、このような反射の問題については、所定の規定値(例えば50[Ω])を設定し、各インピーダンスが前記規定値となるようにすることで対応している。   Usually, such a problem of reflection is dealt with by setting a predetermined specified value (for example, 50 [Ω]) so that each impedance becomes the specified value.

ところで、前記伝送線路は分布定数回路であり、その特性インピーダンスZの大きさは信号源の出力インピーダンスや負荷のインピーダンスとは異なり、前記分布定数回路の形と寸法とによって決まるものであり、線路の単位長さ(1m)当たりの自己インダクタンスをL、静電容量をCとすると、以下の数1となる。 By the way, the transmission line is a distributed constant circuit, and the characteristic impedance Z 0 is different from the output impedance of the signal source and the impedance of the load, and is determined by the shape and size of the distributed constant circuit. When the self-inductance per unit length (1 m) is L and the capacitance is C, the following formula 1 is obtained.

Figure 2006165414
Figure 2006165414

しかし、基板上の配線パターン(伝送線路)の形や寸法は基板ごとに異なるため、前記配線パターン(伝送線路)の特性インピーダンスZを基板ごとに前記規定値に設定することは煩雑であるという問題がある。 However, since the shape and dimensions of the wiring pattern (transmission line) on the board differ from board to board, it is complicated to set the characteristic impedance Z 0 of the wiring pattern (transmission line) to the specified value for each board. There's a problem.

また基板上にコイル(L)とコンデンサ(C)を設けることにより、前記伝送線路の特性インピーダンスZを前記規定値に設定することも考えられるが、単にコイルやコンデンサを別部材として設けることは、部品点数の増大によるコストの高騰、あるいは配置スペースの確保による基板小型化の困難性などの問題を招くおそれがある。 Further, by providing the capacitor (C) and coil (L) on a substrate, wherein it is considered that the characteristic impedance Z 0 of the transmission line is set to the specified value, simply providing the coils and capacitors as a separate member There is a risk that the cost may increase due to an increase in the number of parts, or that it may be difficult to reduce the size of the board due to the arrangement space.

本発明は上記従来の課題を解決するためのものであり、基板上の伝送線路についてインピーダンス整合を図ることにより高周波特性に優れた中継基板を提供することを目的としている。   The present invention has been made to solve the above-described conventional problems, and an object of the present invention is to provide a relay substrate having excellent high-frequency characteristics by matching impedances of transmission lines on the substrate.

また本発明は、別部材を設けることなくインピーダンス整合を図ることができるとともに小型化に適した中継基板を提供することを目的としている。   It is another object of the present invention to provide a relay board that can achieve impedance matching without providing a separate member and is suitable for miniaturization.

本発明は、基板と、前記基板上に配置された複数のランド部と、外周側に設けられた支持部から内周側の中心方向に螺旋状に延びる接触片を有するとともに前記支持部が前記ランド部に固定されたスパイラル接触子と、を備えた中継基板であって、
前記スパイラル接触子が信号用とグランド用とに分けられており、前記信号用のスパイラル接触子を固定する前記ランド部の側面と前記グランド用のスパイラル接触子を固定するランド部の側面との間に、静電容量を形成する第1の対向部が設けられていることを特徴とするものである。
The present invention includes a substrate, a plurality of land portions arranged on the substrate, and a contact piece that spirally extends in a central direction on the inner peripheral side from a support portion provided on the outer peripheral side. A relay board having a spiral contact fixed to the land part,
The spiral contact is divided into a signal and a ground, and between a side surface of the land portion for fixing the spiral contact for signal and a side surface of the land portion for fixing the spiral contact for ground. Further, a first facing portion for forming a capacitance is provided.

また前記信号用のスパイラル接触子を支える支持部の側面と、前記グランド用のスパイラル接触子を支える支持部の側面との間に、静電容量を形成する第2の対向部が設けられているものとすることができる。   Further, a second facing portion that forms a capacitance is provided between a side surface of the support portion that supports the spiral contact for signal and a side surface of the support portion that supports the spiral contact for ground. Can be.

さらには、前記第1の対向部および/または第2の対向部を形成する側面には凹凸部が形成されており、互いに対向する一方の側面に形成された凹部には、他方の側面に形成された凸部が対向するように配置されているものとすることも可能である。   Further, a concavo-convex portion is formed on a side surface forming the first opposing portion and / or the second opposing portion, and a concave portion formed on one side surface facing each other is formed on the other side surface. It is also possible to arrange so that the projected portions are opposed to each other.

例えば、前記基板にスルーホールが形成されており、前記ランド部が前記スルーホールの周縁部に形成されているものである。
さらには、前記スパイラル接触子が前記基板の表裏両面に設けられているものである。
For example, a through hole is formed in the substrate, and the land portion is formed in a peripheral portion of the through hole.
Furthermore, the spiral contactor is provided on both front and back surfaces of the substrate.

前記基板の表面側に設けられたランド部と前記基板の裏側に設けられたランド部とが、前記スルーホールの内面に設けられた導通部を介して導通接続されている構成とすることができる。   The land portion provided on the front surface side of the substrate and the land portion provided on the back side of the substrate may be conductively connected via a conductive portion provided on the inner surface of the through hole. .

上記において、前記スパイラル接触子が有するインダクタンス成分と第1の対向部および/第2の対向部が有する静電容量とによって形成される特性インピーダンスと、信号源側のインピーダンスおよび負荷側のインピーダンスとの間で整合が図られているものが好ましい。   In the above, the characteristic impedance formed by the inductance component of the spiral contactor and the capacitance of the first facing portion and / or the second facing portion, and the impedance on the signal source side and the impedance on the load side Those in which matching is achieved are preferable.

本発明の中継基板では、第1の対向部および/または第2の対向部に形成される静電容量Cと前記スパイラル接触子が元から有するL成分とにより形成される特性インピーダンスを、この中継基板に接続される信号源および負荷のインピーダンスに整合させる構成としたことから、反射の問題を解消し、高周波特性に優れた中継基板とすることができる。   In the relay board of the present invention, the characteristic impedance formed by the electrostatic capacitance C formed in the first facing portion and / or the second facing portion and the L component originally included in the spiral contactor is connected to the relay substrate. Since the configuration matches the impedance of the signal source connected to the substrate and the load, the problem of reflection can be solved and a relay substrate excellent in high frequency characteristics can be obtained.

しかもインピーダンスマッチングを図るための専用のコイルやコンデンサを必要としないため、中継基板を小型化することができるとともに部品点数の増加およびコストの高騰を抑制することができる。   In addition, since a dedicated coil or capacitor for impedance matching is not required, the relay board can be reduced in size, and an increase in the number of components and an increase in cost can be suppressed.

図1は本発明の中継基板を用いた実施の形態として、半導体デバイスの検査システムの一部を構成する接続装置を示す斜視図、図2は図1に示す接続装置の2−2線における断面図、図3は本発明の実施の形態としての中継基板を部分的に示す斜視図、図4は図3の中継基板から基板のみを取り除いた状態を示す接続手段の分解斜視図、図5は接続手段を拡大して示す中継基板の部分断面図、図6は中継基板を接続したときの等価回路図である。また図7は対向面積を調整する第1の実施例を示す接続手段の平面図、図8Aは対向面積を調整する第2の実施例を示す接続手段の平面図、図8Bはその側面図、図9は対向面積を調整する第3の実施例を示す接続手段の平面図である。   FIG. 1 is a perspective view showing a connection device constituting a part of a semiconductor device inspection system as an embodiment using a relay board of the present invention, and FIG. 2 is a cross-sectional view taken along line 2-2 of the connection device shown in FIG. FIG. 3, FIG. 3 is a perspective view partially showing a relay board as an embodiment of the present invention, FIG. 4 is an exploded perspective view of connection means showing a state where only the board is removed from the relay board of FIG. 3, and FIG. FIG. 6 is an equivalent circuit diagram when the relay board is connected. FIG. 7 is a plan view of the connecting means showing the first embodiment for adjusting the facing area, FIG. 8A is a plan view of the connecting means showing the second embodiment for adjusting the facing area, FIG. 8B is a side view thereof, FIG. 9 is a plan view of the connecting means showing a third embodiment for adjusting the facing area.

図1および図2に示す接続装置10は、基台11と、この基台11の一方の縁部に設けられたひんじ部13を介して回動自在に支持された蓋体12とを有している。前記基台11および蓋体12は絶縁性の樹脂材料などで形成されており、前記基台11の中心部には図示Z2方向に凹となる装填領域11Aが形成されている。そして、前記装填領域11A内に半導体デバイスなどの電子部品1が装着される中継基板20が設けられている。前記蓋体12の内側には、加圧部12aが設けられている。前記蓋体12の内側と前記加圧部12aとの間にはコイルスプリング(図示せず)などが設けられており、後述するように装填領域11A内に装着された電子部品1の表面をZ2方向に加圧することが可能とされている。なお、基台11の他方の縁部には被ロック部14が形成され、これに対応する蓋体12にはロック部15が形成されている。   A connecting device 10 shown in FIGS. 1 and 2 includes a base 11 and a lid 12 that is rotatably supported via a hinge 13 provided at one edge of the base 11. is doing. The base 11 and the lid body 12 are formed of an insulating resin material or the like, and a loading region 11A that is concave in the Z2 direction is formed at the center of the base 11. A relay substrate 20 on which the electronic component 1 such as a semiconductor device is mounted is provided in the loading area 11A. A pressure unit 12 a is provided inside the lid body 12. A coil spring (not shown) or the like is provided between the inside of the lid 12 and the pressurizing portion 12a, and the surface of the electronic component 1 mounted in the loading region 11A is Z2 as will be described later. It is possible to pressurize in the direction. A locked portion 14 is formed on the other edge of the base 11, and a lock portion 15 is formed on the corresponding lid 12.

この接続装置10は、例えば接続面1Aに多数の外部接続電極1aが配置された電子部品1などを検査の対象とするものである。   The connection device 10 is for inspecting, for example, the electronic component 1 in which a large number of external connection electrodes 1a are arranged on the connection surface 1A.

前記外部接続電極1aは、例えば前記接続面1Aの外側に縦横方向に沿って2列に配置されたもの、あるいは前記接続面1Aの全面にマトリックス状(格子状または碁盤の目状ともいう)に配置されたものなどであり、例えばピン状電極(PGA;Pin Grid Array)、薄板状に形成された平面状電極(LGA;Land Grid Array)、あるいは球状電極(BGA;Ball Grid Array)などである。なお、図2に示す電子部品1の外部接続電極1aは平面状電極(LGA)である。   The external connection electrodes 1a are, for example, arranged outside the connection surface 1A in two rows along the vertical and horizontal directions, or in the form of a matrix (also referred to as a grid or grid) on the entire connection surface 1A. For example, a pin-shaped electrode (PGA), a planar electrode formed in a thin plate shape (LGA), a spherical electrode (BGA), or the like. . The external connection electrode 1a of the electronic component 1 shown in FIG. 2 is a planar electrode (LGA).

図2に示すように、前記装填領域11Aには中継基板20が設けられている。中継基板20には、複数の接続手段22が前記電子部品1の外部接続電極1aに対向して配置されている。なお、図2では各接続手段22をハッチングで示している。   As shown in FIG. 2, a relay board 20 is provided in the loading area 11A. A plurality of connecting means 22 are disposed on the relay substrate 20 so as to face the external connection electrodes 1 a of the electronic component 1. In FIG. 2, each connecting means 22 is indicated by hatching.

図3には前記複数の接続手段22のうち、3組の接続手段22A,22B,22Cが図示されている。なお、一つの接続手段22は、後述のように上ランド部25A、下ランド部25B、導通部25Cおよび前記上下のランド部25A,25Bにそれぞれ固定されるスパイラル接触子30で構成されている。   FIG. 3 shows three sets of connecting means 22A, 22B, and 22C among the plurality of connecting means 22. One connecting means 22 includes an upper land portion 25A, a lower land portion 25B, a conductive portion 25C, and spiral contacts 30 fixed to the upper and lower land portions 25A and 25B, as will be described later.

前記中継基板20を形成する基板21は、例えばガラスエポキシなどのような可撓性の低い硬質な材料で形成された基板であってもよいし、ポリイミドなどのフレキシブル性の高い基板であってもよいが、いずれにしても高い絶縁性を有する樹脂材料などで形成されている。   The substrate 21 forming the relay substrate 20 may be a substrate formed of a hard material with low flexibility such as glass epoxy, or may be a highly flexible substrate such as polyimide. In any case, it is formed of a resin material having high insulating properties.

図2および図5に示すように、前記基板21には複数のスルーホール23が前記電子部品1の接続面1Aに設けられた複数の外部接続電極1aに対応して設けられている。このスルーホール23の上下の縁部周辺には、図3および図4に示すような四角い枠状の上ランド部25Aと下ランド部25Bがそれぞれ設けられている。   2 and 5, the substrate 21 is provided with a plurality of through holes 23 corresponding to the plurality of external connection electrodes 1a provided on the connection surface 1A of the electronic component 1. Around the upper and lower edges of the through-hole 23, a square frame-shaped upper land portion 25A and lower land portion 25B as shown in FIGS. 3 and 4 are provided.

前記上ランド部25Aと下ランド部25Bとの間には、筒状の導通部25Cが前記スルーホール23の内壁に沿うように形成されている。前記上ランド部25A、下ランド部25Bおよび前記導通部25Cは銅メッキなどで形成されており、上ランド部25Aと下ランド部25Bとが前記導通部25Cを介して導通接続されている。   A cylindrical conductive portion 25C is formed along the inner wall of the through hole 23 between the upper land portion 25A and the lower land portion 25B. The upper land portion 25A, the lower land portion 25B, and the conductive portion 25C are formed by copper plating or the like, and the upper land portion 25A and the lower land portion 25B are conductively connected via the conductive portion 25C.

一方、前記上ランド部25Aの上面(Z1側の面)、および下ランド部25Bの下面(Z2側の面)には、スパイラル接触子30がそれぞれ固定されている。個々のスパイラル接触子30は外周側に設けられた支持部31と、その内部に設けられた接触片32とを有する構造であり、前記支持部31が上ランド部25Aの上面および下ランド部25Bの下面に導電性接着剤24などを介して固着されている。前記接触片32は前記支持部31と一体で形成されており、外周側の巻き始端32aから内周中心側の巻き終端32bに向かって螺旋状または渦巻き状に延びている。前記接触片32は前記巻き始端32a側において前記支持部31に対し片持ち状態で支持されており、前記導通部25Cの内側にいて図示Z1およびZ2方向に弾性変形できるようになっている。なお、前記スパイラル接触子30の接触片32は図3および図5に示すような平面型であってもよいが、図2および図5に示すようにあらかじめ凸状に成形されたものが好ましい。特に下ランド部25B側の前記スパイラル接触子30は、図示Z2方向に突出するようにフォーミングされていることが必須である。   On the other hand, spiral contacts 30 are respectively fixed to the upper surface (Z1 side surface) of the upper land portion 25A and the lower surface (Z2 side surface) of the lower land portion 25B. Each spiral contact 30 has a structure having a support portion 31 provided on the outer peripheral side and a contact piece 32 provided therein, and the support portion 31 includes the upper surface of the upper land portion 25A and the lower land portion 25B. Is fixed to the lower surface of the substrate via a conductive adhesive 24 or the like. The contact piece 32 is formed integrally with the support portion 31 and extends spirally or spirally from the winding start end 32a on the outer peripheral side toward the winding end 32b on the inner peripheral center side. The contact piece 32 is supported in a cantilevered manner with respect to the support portion 31 on the winding start end 32a side, and is elastically deformable in the Z1 and Z2 directions in the figure inside the conducting portion 25C. The contact piece 32 of the spiral contactor 30 may be a flat type as shown in FIGS. 3 and 5, but is preferably formed in a convex shape in advance as shown in FIGS. In particular, it is essential that the spiral contactor 30 on the lower land portion 25B side is formed so as to protrude in the Z2 direction shown in the drawing.

前記接続装置10は母基板(マザーボード)50の上に設けられている。前記母基板50の表面には、前記複数のスルーホール23に対応して形成された導電性の接続パッド51が複数設けられている。下ランド部25B側に設けられた個々のスパイラル接触子30は、内周中心側の巻き終端32bが前記各接続パッド51上に載置されている。そして、前記中継基板20は、前記スパイラル接触子30が有する弾性力によって母基板50上に支持される。   The connection device 10 is provided on a mother board (mother board) 50. A plurality of conductive connection pads 51 formed corresponding to the plurality of through holes 23 are provided on the surface of the mother board 50. Each spiral contact 30 provided on the lower land portion 25 </ b> B side has a winding terminal end 32 b on the inner peripheral center side placed on each connection pad 51. The relay board 20 is supported on the mother board 50 by the elastic force of the spiral contact 30.

図2に示すように、前記電子部品1が装填領域11A内の中継基板20に載置され、前記蓋体12が閉じられて前記被ロック部14とロック部15との間のロックが完了すると、電子部品1の外部接続電極1aが中継基板20の上部側に設けられた各スパイラル接触子30を図示Z2方向に弾圧するため、各外部接続電極1aと各スパイラル接触子30とが導通接続させられる。   As shown in FIG. 2, when the electronic component 1 is placed on the relay substrate 20 in the loading area 11 </ b> A, the lid body 12 is closed, and the locking between the locked portion 14 and the locking portion 15 is completed. The external connection electrode 1a of the electronic component 1 presses each spiral contact 30 provided on the upper side of the relay substrate 20 in the Z2 direction in the figure, so that each external connection electrode 1a and each spiral contact 30 are electrically connected. It is done.

同時に、中継基板20全体が図示Z2方向に加圧されるため、中継基板20の下部側に設けられた各スパイラル接触子30が母基板50の各接続パッド51を弾圧するため、この間の導通が確保される。すなわち、電子部品1の各外部接続電極1aと母基板50の各接続パッド51との間が電気的に接続される。   At the same time, since the whole relay board 20 is pressurized in the Z2 direction in the drawing, each spiral contact 30 provided on the lower side of the relay board 20 elastically presses each connection pad 51 of the mother board 50. Secured. That is, the external connection electrodes 1a of the electronic component 1 and the connection pads 51 of the mother board 50 are electrically connected.

なお、前記下ランド部25B側は前記スパイラル接触子30の代わりに、例えば銅などで形成され、且つ図示Z2方向に凸状に突出する凸型パッドであってもよい。この場合、凸型パッドの下端と接続パッド51とは導電性接着剤などで固定することにより、この間の導通を確保することが可能である。   The lower land portion 25B side may be a convex pad that is formed of, for example, copper instead of the spiral contact 30 and protrudes in the Z2 direction shown in the figure. In this case, the lower end of the convex pad and the connection pad 51 can be secured with a conductive adhesive or the like to ensure electrical conduction therebetween.

前記接続パッド51には配線パターンの一端が接続されており、前記配線パターンの他端は、母基板50の表面または裏面などを介して引き出されており、母基板50上に設けられた外部回路40(図6参照)などに接続されている。   One end of a wiring pattern is connected to the connection pad 51, and the other end of the wiring pattern is drawn through the front surface or the back surface of the mother board 50, and an external circuit provided on the mother board 50. 40 (see FIG. 6).

次に、中継基板20の構成についてさらに説明する。
図3に示すように、前記中継基板20では、隣接する上ランド部25Aの両側面25a,25aどうしが互いに平行な状態で向き合う第1の対向部27となっている。そして、一方の上ランド部25Aの側面25aと他方の上ランド部25Bの側面25aとが、所定の距離dを置いて互いに対向配置されている。
Next, the configuration of the relay board 20 will be further described.
As shown in FIG. 3, in the relay board 20, both side surfaces 25a, 25a of the adjacent upper land portions 25A are first opposing portions 27 facing each other in a parallel state. The side surface 25a of one upper land portion 25A and the side surface 25a of the other upper land portion 25B are arranged to face each other with a predetermined distance d.

ここで、例えば隣接し合う一方の接続手段22Aと他方の接続手段22Bにおいて、前記第1の対向部27(対向し合う側面25a間)に形成される静電容量をCa、前記側面25a以外の部分、すなわち隣接し合う導通部25C間に形成される主静電容量をC1とすると、前記一方の接続手段22Aと他方の接続手段22Bとの間に形成される総合静電容量Cは前記静電容量Caと主静電容量C1との合成容量(C=Ca+C1)となる。前記第1の対向部27を形成する側面25a間の対向面積Sは、隣接し合う導通部25C間の対向面積に比較して小さいため、前記静電容量Caと前記導通部25C間の主静電容量C1とはC1>>Caの関係にある。なお、上記の関係はその他の接続手段間、例えば接続手段22Bと接続手段22Cとの間でも同様である。   Here, for example, in one adjacent connecting means 22A and the other connecting means 22B, the capacitance formed in the first facing portion 27 (between the facing side faces 25a) is Ca, other than the side face 25a. If the main capacitance formed between the adjacent conductive portions 25C is C1, the total capacitance C formed between the one connection means 22A and the other connection means 22B is the static capacitance. It is a combined capacity (C = Ca + C1) of the capacitance Ca and the main capacitance C1. Since the facing area S between the side surfaces 25a forming the first facing portion 27 is smaller than the facing area between the adjacent conducting portions 25C, the main static between the electrostatic capacitance Ca and the conducting portion 25C. The capacitance C1 has a relationship of C1 >> Ca. The above relationship is the same between other connection means, for example, between the connection means 22B and the connection means 22C.

一方、前記スパイラル接触子30の接触片32は渦巻き状に形成されているため、所定のインダクタンス成分(L成分)を有している。   On the other hand, since the contact piece 32 of the spiral contact 30 is formed in a spiral shape, it has a predetermined inductance component (L component).

ここで、図3に示す3つの接続手段22A,22B,22Cのうち、中央に位置する接続手段22Bを信号用とし、その両側に位置する接続手段22A,22Cをグランド(接地)用として信号源および負荷に接続して整理すると、図6に示すような等価回路を得ることができる。   Here, of the three connecting means 22A, 22B, and 22C shown in FIG. 3, the connecting means 22B located in the center is used for signals, and the connecting means 22A and 22C located on both sides thereof are used for ground (grounding). When arranged by connecting to a load, an equivalent circuit as shown in FIG. 6 can be obtained.

図6において、Vsは信号源、Zsは信号源Vsのインピーダンス、Zは負荷のインピーダンスである。図6に示すように、中継基板20は負荷に相当する電子部品1と、信号源Vsを有する外部回路40とを接続する伝送線路に相当し、その特性インピーダンスZは上記数1となる。そして、図6に示す等価回路では、前記各インピーダンスZs,Z,Zとの間に以下の数2に示す関係(インピーダンスマッチング)が成り立つように保たれている。 In FIG. 6, Vs is the signal source, Zs is the impedance of the signal source Vs, the Z L is the impedance of the load. As shown in FIG. 6, the relay substrate 20 corresponds to a transmission line that connects the electronic component 1 corresponding to a load and an external circuit 40 having a signal source Vs, and the characteristic impedance Z 0 is expressed by the above equation ( 1). Then, in the equivalent circuit shown in FIG. 6, each impedance Zs, is kept such that the following relation shown in Equation 2 (impedance matching) holds between the Z 0, Z L.

Figure 2006165414
上記数2を変形すると、設計上の総合静電容量Cは以下の数3で表すことができる。
Figure 2006165414
When the above formula 2 is modified, the designed total capacitance C can be expressed by the following formula 3.

Figure 2006165414
Figure 2006165414

また前記側面25a間の距離をd、高さ寸法をh、側面25aの長さ寸法をW、真空の誘電率をε、空気の比誘電率をεrとすると、前記第1の対向部27の静電容量Caは、以下の数4となる。 Further, when the distance between the side surfaces 25a is d, the height dimension is h, the length dimension of the side surface 25a is W, the vacuum dielectric constant is ε 0 , and the relative dielectric constant of air is εr, the first facing portion 27 The electrostatic capacitance Ca is given by the following formula 4.

Figure 2006165414
Figure 2006165414

ここで、上記のように総合静電容量Cを構成する静電容量Caと前記導通部25C間の主静電容量C1とはC1>>Caの関係にある。そして、設計上の総合静電容量Cは、そのほとんどが前記導通部25C間の主静電容量C1で形成されており、前記静電容量Caは前記静電容量C1では不足する分を補う微調整用の静電容量として存在している。   Here, as described above, the capacitance Ca constituting the total capacitance C and the main capacitance C1 between the conductive portions 25C are in a relationship of C1 >> Ca. And most of the designed total capacitance C is formed by the main capacitance C1 between the conducting portions 25C, and the capacitance Ca is a small amount that compensates for the shortage of the capacitance C1. It exists as a capacitance for adjustment.

すなわち、前記第1の対向部27を形成する側面25a間の対向面積Sを形成する高さ寸法hと側面25aの長さ寸法W(S=h・W)を適切な寸法に設定することにより、前記静電容量Caを微調整することができ、実際の接続手段22間に形成される合成容量(Ca+C1)を、上記設計上の総合静電容量Cに近づけること(C≒Ca+C1)が可能となる。   That is, by setting the height dimension h forming the facing area S between the side faces 25a forming the first facing portion 27 and the length dimension W (S = h · W) of the side faces 25a to appropriate dimensions. The capacitance Ca can be finely adjusted, and the combined capacitance (Ca + C1) formed between the actual connection means 22 can be brought close to the designed total capacitance C (C≈Ca + C1). It becomes.

このため、前記伝送線路(中継基板20)の特性インピーダンスZを規定通りの値に設定すること、つまり伝送線路(中継基板20)の特性インピーダンスZを信号源VsのインピーダンスZsと負荷のインピーダンスZに近似させることができる(Z≒Zs=Z)ため、前記信号源Vsと伝送線路との接続点a−a(図6参照)および伝送線路と負荷との接続点b−b(図6参照)との間での反射の発生を抑制することが可能となる。 Therefore, the characteristic impedance Z 0 of the transmission line (relay substrate 20) is set to a prescribed value, that is, the characteristic impedance Z 0 of the transmission line (relay substrate 20) is set to the impedance Zs of the signal source Vs and the impedance of the load. Since it can be approximated to Z L (Z 0 ≈Zs = Z L ), the connection point aa (see FIG. 6) between the signal source Vs and the transmission line and the connection point bb between the transmission line and the load. It is possible to suppress the occurrence of reflection with respect to (see FIG. 6).

よって、前記中継基板20を介して電子部品1と母基板50側の外部回路40とを接続し、前記電子部品1を例えば数百MHz以上の高い動作周波数で駆動したときに、伝送線路側に相当する中継基板20の特性インピーダンスZを信号源Vs側に相当する母基板50の外部回路40のインピーダンスZsと、負荷側に相当する電子部品1のインピーダンスZに一致ないしは、近づけてインピーダンス整合を図ることにより、前記母基板50の外部回路40と前記中継基板20との接続点、および前記中継基板20と前記電子部品1との接続点で発生しやすい信号反射の問題を解消することができる。すなわち、高周波特性に優れた中継基板20とすることができる。 Therefore, when the electronic component 1 and the external circuit 40 on the mother board 50 side are connected via the relay substrate 20 and the electronic component 1 is driven at a high operating frequency of, for example, several hundred MHz or more, the transmission line side the impedance Zs of the external circuit 40 of the mother substrate 50, which corresponds to the characteristic impedance Z 0 of the relay substrate 20 to a signal source Vs side corresponding, matching or, closer to impedance match the impedance Z L of the electronic component 1 that corresponds to the load side As a result, the problem of signal reflection that easily occurs at the connection point between the external circuit 40 of the mother board 50 and the relay board 20 and the connection point between the relay board 20 and the electronic component 1 can be solved. it can. That is, the relay substrate 20 having excellent high frequency characteristics can be obtained.

ところで上記数4からも明らかなように、両側面25a,25a間の対向面積Sまたは距離dを変更することにより、前記微調整用の静電容量Caの値を調整することが可能である。   As can be seen from Equation 4, the value of the fine adjustment capacitance Ca can be adjusted by changing the facing area S or the distance d between the side surfaces 25a and 25a.

したがって、設計上の総合静電容量Cを大きな値に設定したい場合には第1の対向部27を形成する両側面25a,25a間の距離dを短くしたり、前記両側面25a,25a間の対向面積Sを増大させたりして前記微調整用の静電容量Caの値が大きくなるようにすることで調整することができる。   Accordingly, when it is desired to set the designed total capacitance C to a large value, the distance d between both side surfaces 25a and 25a forming the first facing portion 27 is shortened, or between the both side surfaces 25a and 25a. It can be adjusted by increasing the facing area S so that the value of the fine adjustment capacitance Ca is increased.

ただし、前記距離dを極端に短くすると信号用の接続手段22Bとグランド用の接続手段22A,22Cとの間が短絡しやすくなるため、距離dを短くする方法だけでは前記微調整用の静電容量Caを大きくすることについておのずと限界がある。   However, if the distance d is extremely shortened, the signal connection means 22B and the ground connection means 22A and 22C are likely to be short-circuited. There is a natural limit to increasing the capacitance Ca.

そこで、図7に示す第1の実施例では、第1の対向部27を形成する両側面25a,25aに凹凸部を形成した構成としている。すなわち、前記一方の側面25aと他方の側面25aが前記距離dを介して平行に対向し合う関係を維持しつつ、一方の側面25aの凹部に他方の側面25aの凸部が対向する形状としている。これにより、前記両側面25a,25a間に形成される実質的な対向面積Sを増大させることができ、前記微調整用の静電容量Caを大きくすることを可能となっている。   Therefore, in the first embodiment shown in FIG. 7, the concave and convex portions are formed on both side surfaces 25 a and 25 a forming the first facing portion 27. That is, the one side surface 25a and the other side surface 25a are in a shape in which the convex portion of the other side surface 25a is opposed to the concave portion of the one side surface 25a while maintaining a relationship in which the one side surface 25a opposes in parallel through the distance d. . Thereby, the substantial facing area S formed between the both side surfaces 25a, 25a can be increased, and the fine adjustment capacitance Ca can be increased.

あるいは図8に第2の実施例として示すように、前記スパイラル接触子30の支持部31を四角い枠状に形成し、一方の支持部31の側面31aと他方の支持部31の側面31aとが対向する部分に第2の対向部37を形成することにより、一方の接続手段22Bと他方の接続手段22Cとの間の高さ寸法hを増すことにより実質的な対向面積Sを増大させて前記微調整用の静電容量Caを大きくしたものであってもよい。   Alternatively, as shown in FIG. 8 as a second embodiment, the support portion 31 of the spiral contact 30 is formed in a square frame shape, and a side surface 31a of one support portion 31 and a side surface 31a of the other support portion 31 are formed. By forming the second facing portion 37 in the facing portion, the substantial facing area S is increased by increasing the height dimension h between the one connecting means 22B and the other connecting means 22C. The capacitance Ca for fine adjustment may be increased.

また前記微調整用の静電容量Caを小さな値に設定したい場合には、例えばグランド用の2つの接続手段22A,22Cのうち一方のみにしたり、あるいは両側面25a,25a間の距離dを離したりすることにより対応可能である。ただし、各接続手段22A,22B,22C等は外部接続電極1aに対応する位置に配置する必要があることから、両側面25a,25a間の距離dを離す距離にも限界がある。   When it is desired to set the capacitance Ca for fine adjustment to a small value, for example, only one of the two connection means 22A and 22C for ground is used, or the distance d between both side surfaces 25a and 25a is increased. It is possible to cope with it. However, since the connecting means 22A, 22B, 22C and the like need to be arranged at positions corresponding to the external connection electrodes 1a, there is a limit to the distance separating the distance d between the side surfaces 25a, 25a.

そこで、例えば図9に第3の実施例として示すように、前記上ランド部25Aの一辺を円形状の側面25b,25bに形成すると、実質的な対向面積Sを減少させることができ、前記第1の対向部27や第2の対向部37間の前記微調整用の静電容量Caを小さくすることが可能となる。   Therefore, for example, as shown in FIG. 9 as a third embodiment, when one side of the upper land portion 25A is formed on the circular side surfaces 25b, 25b, the substantial facing area S can be reduced, and the first The fine adjustment capacitance Ca between the first facing portion 27 and the second facing portion 37 can be reduced.

以上のように、本願発明では電子部品1の外部接続電極1aに対し弾性的に接触するスパイラル接触子の側面、あるいは前記スパイラル接触子が固定される支持部31の側面に形成される静電容量Caを微調整用として使用することにより、この微調整用の静電容量Caを含む接続手段22間に形成される総合静電容量Cと前記スパイラル接触子が元来から有するL成分とにより形成される特性インピーダンスZを前記信号源Vsおよび負荷のインピーダンスZsおよびZにマッチング(整合)させることができるようになるため、反射の問題を解消し高周波特性に優れた中継基板20とすることが可能となる。 As described above, in the present invention, the capacitance formed on the side surface of the spiral contactor elastically contacting the external connection electrode 1a of the electronic component 1 or the side surface of the support portion 31 to which the spiral contactor is fixed. By using Ca for fine adjustment, it is formed by the total capacitance C formed between the connecting means 22 including this fine adjustment capacitance Ca and the L component that the spiral contact originally has. to become a characteristic impedance Z 0, which is be able to match (matched) to the signal source Vs and load impedances Zs and Z L, be a relay substrate 20 having excellent high-frequency characteristics to solve reflection problems Is possible.

しかも、本願発明では電子部品1の外部接続電極1aと接続するための接続手段22A,22B,22Cを利用することにより、インピーダンスマッチングを図るための専用のコイルやコンデンサを不要とすることができるため、中継基板20に前記コイルやコンデンサを搭載するための専用のスペースを確保する必要がない。よって、中継基板20を小型化することができるとともに、部品点数の増加およびコストの高騰を抑制することができる。   Moreover, in the present invention, the use of the connection means 22A, 22B, and 22C for connecting to the external connection electrode 1a of the electronic component 1 makes it possible to eliminate the need for a dedicated coil or capacitor for impedance matching. It is not necessary to secure a dedicated space for mounting the coil and the capacitor on the relay board 20. Therefore, the relay board 20 can be reduced in size, and an increase in the number of parts and an increase in cost can be suppressed.

なお、上記実施の形態では、中継基板20が半導体などの電子部品1と外部回路40を有する母基板50とを接続するため部材とした構成で説明したが、本発明の中継基板20はこれに限られるものではなく、基板どうしを直接接続するものであってもよいし、また基板間を間接的に接続するための平面型のコネクタ内に設けられる構成であってもよい。   In the above embodiment, the relay board 20 is described as a member for connecting the electronic component 1 such as a semiconductor and the mother board 50 having the external circuit 40. However, the relay board 20 of the present invention is not limited to this. The present invention is not limited to this, and the boards may be directly connected to each other, or may be provided in a planar connector for indirectly connecting the boards.

また前記第1の対向部と第2の対向部とはいずれか一方のみを有する構成であってもよいし、両者を有する構成であってもよい。   Moreover, the structure which has only any one may be sufficient as a said 1st opposing part and a 2nd opposing part, and the structure which has both may be sufficient.

本発明の中継基板を用いた実施の形態として、半導体デバイスの検査システムの一部を構成する接続装置を示す斜視図、The perspective view which shows the connection apparatus which comprises a part of test | inspection system of a semiconductor device as embodiment using the relay substrate of this invention, 図1に示す接続装置の2−2線における断面図、Sectional drawing in the 2-2 line of the connection apparatus shown in FIG. 本発明の実施の形態としての中継基板を部分的に示す斜視図、The perspective view which shows the relay board | substrate as embodiment of this invention partially, 図3の中継基板から基板のみを取り除いた状態を示す接続手段の分解斜視図、FIG. 4 is an exploded perspective view of connection means showing a state where only the board is removed from the relay board of FIG. 接続手段を拡大して示す中継基板の部分断面図、A partial cross-sectional view of a relay board showing an enlarged connection means, 中継基板を接続したときの等価回路図、Equivalent circuit diagram when connecting the relay board, 対向面積を調整する第1の実施例を示す接続手段の平面図、The top view of the connection means which shows 1st Example which adjusts an opposing area, Aは対向面積を調整する第2の実施例を示す接続手段の平面図、Bはその側面図、A is a plan view of connection means showing a second embodiment for adjusting the facing area, B is a side view thereof, 対向面積を調整する第3の実施例を示す接続手段の平面図、The top view of the connection means which shows the 3rd Example which adjusts an opposing area,

符号の説明Explanation of symbols

1 電子部品
1a 外部接続電極
10 接続装置
11 基台
11A 装填領域
12 蓋体
20 中継基板
22,22A,22B,22C 接続手段
23 スルーホール
25A 上ランド部
25B 下ランド部
25C 導通部
25a,25b 側面
27 第1の対向部
30 スパイラル接触子
31 支持部
32 接触片
37 第2の対向部
40 外部回路
50 母基板(マザーボード)
51 接続パッド
Ca 側面間に形成される静電容量(微調整用の静電容量)
C1 隣接し合う導通部間に形成される静電容量(主静電容量)
C 接続手段間の総静電容量(=Ca+C1)
L スパイラル接触子が有するインダクタンス
伝送経路(中継基板)の特性インピーダンス
Zs 信号源のインピーダンス
負荷のインピーダンス
DESCRIPTION OF SYMBOLS 1 Electronic component 1a External connection electrode 10 Connection apparatus 11 Base 11A Loading area 12 Lid 20 Relay board 22, 22A, 22B, 22C Connection means 23 Through hole 25A Upper land part 25B Lower land part 25C Conductive part 25a, 25b Side surface 27 First facing portion 30 Spiral contact 31 Support portion 32 Contact piece 37 Second facing portion 40 External circuit 50 Mother board (motherboard)
51 Connection pad Ca Capacitance formed between side surfaces (capacitance for fine adjustment)
C1 Capacitance formed between adjacent conductive parts (main capacitance)
C Total capacitance between connecting means (= Ca + C1)
L Inductance Z 0 possessed by spiral contactor Z 0 Characteristic impedance Zs of transmission path (relay substrate) Signal source impedance Z L Load impedance

Claims (7)

基板と、前記基板上に配置された複数のランド部と、外周側に設けられた支持部から内周側の中心方向に螺旋状に延びる接触片を有するとともに前記支持部が前記ランド部に固定されたスパイラル接触子と、を備えた中継基板であって、
前記スパイラル接触子が信号用とグランド用とに分けられており、前記信号用のスパイラル接触子を固定する前記ランド部の側面と前記グランド用のスパイラル接触子を固定するランド部の側面との間に、静電容量を形成する第1の対向部が設けられていることを特徴とする中継基板。
A substrate, a plurality of land portions arranged on the substrate, and a contact piece that spirally extends from a support portion provided on the outer peripheral side toward the center on the inner peripheral side, and the support portion is fixed to the land portion. A relay board provided with a spiral contact,
The spiral contact is divided into a signal and a ground, and between a side surface of the land portion for fixing the spiral contact for signal and a side surface of the land portion for fixing the spiral contact for ground. The relay board is provided with a first facing portion for forming a capacitance.
前記信号用のスパイラル接触子を支える支持部の側面と、前記グランド用のスパイラル接触子を支える支持部の側面との間に、静電容量を形成する第2の対向部が設けられている請求項1記載の中継基板。   A second opposing portion that forms a capacitance is provided between a side surface of the support portion that supports the spiral contact for signal and a side surface of the support portion that supports the spiral contact for ground. Item 8. The relay board according to Item 1. 前記第1の対向部および/または第2の対向部を形成する側面には凹凸部が形成されており、互いに対向する一方の側面に形成された凹部には、他方の側面に形成された凸部が対向するように配置されている請求項1記載の中継基板。   An uneven portion is formed on the side surface forming the first facing portion and / or the second facing portion, and the protrusion formed on the other side surface is formed on the recessed portion formed on one side surface facing each other. The relay board according to claim 1, wherein the relay boards are arranged so as to face each other. 前記基板にスルーホールが形成されており、前記ランド部が前記スルーホールの周縁部に形成されている請求項1ないし3のいずれか記載の中継基板。   The relay substrate according to any one of claims 1 to 3, wherein a through hole is formed in the substrate, and the land portion is formed at a peripheral portion of the through hole. 前記スパイラル接触子が前記基板の表裏両面に設けられている請求項3記載の中継基板。   The relay substrate according to claim 3, wherein the spiral contact is provided on both front and back surfaces of the substrate. 前記基板の表面側に設けられたランド部と前記基板の裏側に設けられたランド部とが、前記スルーホールの内面に設けられた導通部を介して導通接続されている請求項4または5記載の中継基板。   6. The land portion provided on the front surface side of the substrate and the land portion provided on the back side of the substrate are conductively connected via a conductive portion provided on the inner surface of the through hole. Relay board. 前記スパイラル接触子が有するインダクタンス成分と第1の対向部および/第2の対向部が有する静電容量とによって形成される特性インピーダンスと、信号源側のインピーダンスおよび負荷側のインピーダンスとの間で整合が図られている請求項1ないし6のいずれか記載の中継基板。   Matching is made between the characteristic impedance formed by the inductance component of the spiral contact and the capacitance of the first facing portion and / or the second facing portion, and the impedance on the signal source side and the impedance on the load side 7. The relay board according to claim 1, wherein:
JP2004357606A 2004-12-10 2004-12-10 Relay board Expired - Fee Related JP4271133B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004357606A JP4271133B2 (en) 2004-12-10 2004-12-10 Relay board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004357606A JP4271133B2 (en) 2004-12-10 2004-12-10 Relay board

Publications (2)

Publication Number Publication Date
JP2006165414A true JP2006165414A (en) 2006-06-22
JP4271133B2 JP4271133B2 (en) 2009-06-03

Family

ID=36667065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004357606A Expired - Fee Related JP4271133B2 (en) 2004-12-10 2004-12-10 Relay board

Country Status (1)

Country Link
JP (1) JP4271133B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007292604A (en) * 2006-04-25 2007-11-08 Advanced Systems Japan Inc High-frequency socket
JP2017067662A (en) * 2015-09-30 2017-04-06 株式会社ヨコオ Contactor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007292604A (en) * 2006-04-25 2007-11-08 Advanced Systems Japan Inc High-frequency socket
JP2017067662A (en) * 2015-09-30 2017-04-06 株式会社ヨコオ Contactor
WO2017056879A1 (en) * 2015-09-30 2017-04-06 株式会社ヨコオ Contactor
US10317430B2 (en) 2015-09-30 2019-06-11 Yokowo Co., Ltd. Contactor with a plurality of springs and contact point portions urged by the springs
TWI677686B (en) * 2015-09-30 2019-11-21 日商友華股份有限公司 Contactor

Also Published As

Publication number Publication date
JP4271133B2 (en) 2009-06-03

Similar Documents

Publication Publication Date Title
US8007287B1 (en) Connector system having contact overlapping vias
US8102669B2 (en) Chip package structure with shielding cover
US20210098943A1 (en) Connector and socket and header used for the connector
JP7125408B2 (en) Socket for electrical connection
US6617686B2 (en) Semiconductor device and method of isolating circuit regions
US20130083495A1 (en) Tuner module
EP3550670B1 (en) Test socket
US8333597B2 (en) Connector and interposer using connector
US9905918B2 (en) Electronic apparatus and land grid array module
JPWO2006093155A1 (en) Board-to-board connector and circuit board device using board-to-board connector
KR20220083236A (en) Electric connector for radio frequency
JPH09274969A (en) Connector
JP4674527B2 (en) Shield structure
JP4271133B2 (en) Relay board
KR20070037332A (en) Capacitor and electronic apparatus thereof
US8280318B2 (en) Core modem assembly for mobile communication device
JP2011506925A (en) ECO contactor
JP2006165289A (en) Relay substrate
JP4338545B2 (en) Capacitor sheet
JP2000156588A (en) Shield structure of chip part
JP4442603B2 (en) Surface mount type piezoelectric oscillator unit
EP1694061A2 (en) Television receiving tuner with reduced size and thickness
US6362972B1 (en) Contactless interconnection system
US7132748B2 (en) Semiconductor apparatus
JP2003068968A (en) Semiconductor integrated circuit device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090217

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090224

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130306

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140306

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees