JP2006148646A - Non-reciprocal circuit element - Google Patents
Non-reciprocal circuit element Download PDFInfo
- Publication number
- JP2006148646A JP2006148646A JP2004337265A JP2004337265A JP2006148646A JP 2006148646 A JP2006148646 A JP 2006148646A JP 2004337265 A JP2004337265 A JP 2004337265A JP 2004337265 A JP2004337265 A JP 2004337265A JP 2006148646 A JP2006148646 A JP 2006148646A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- yoke
- multilayer substrate
- capacitor
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明はアンテナ共用器等に適用されるアイソレータやサーキュレータからなる非可逆回路素子に関する。 The present invention relates to an irreversible circuit element including an isolator or a circulator applied to an antenna duplexer or the like.
図7は従来の非可逆回路素子の平面図、図8は従来の非可逆回路素子の分解斜視図であり、次に、従来の非可逆回路素子の構成を図7,図8に基づいて説明すると、箱形の第1のヨーク51の上板51aには、複数の孔51bが設けられ、この第1のヨーク51内には、磁石52が配置されると共に、U字状の第2のヨーク53が第1のヨーク51に結合されて、第1,第2のヨーク51,53とで磁気閉回路が形成されている。
FIG. 7 is a plan view of a conventional non-reciprocal circuit element, FIG. 8 is an exploded perspective view of the conventional non-reciprocal circuit element, and the configuration of the conventional non-reciprocal circuit element will be described with reference to FIGS. Then, a plurality of
平板状のフェライト部材54の外周部には、金属薄板からなる第1,第2,第3の中心導体55,56,57が巻き付けられて設けられ、この第1,第2,第3の中心導体55,56,57の一端側には、ポート部55a、56a、57aが設けられると共に、他端側には、第2のヨーク53に接地されるアース部(図示せず)が設けられる。
The first, second, and
積層基板58は、複数枚のセラミックが積層されて構成され、この積層基板58には、中心に設けられた孔58aと、上面に設けられた電極59a、59b、59cと、電極59a、59b、59cと対向した状態で下面に設けられた共通電極(図示せず)を有し、電極59a、59b、59cと共通電極との間に3つのコンデンサが形成されている。
The
この積層基板58は、第2のヨーク53内に配置されると共に、孔58a内には、第1,第2,第3の中心導体55,56,57を取り付けたフェライト部材54が配置されて、ポート部55a、56a、57aのそれぞれが電極59a、59b、59cに接続される。
そして、第1のヨーク51の孔51bからは、電極59a、59b、59cが露出した状態となって、電極59a、59b、59cをトリミングすることによって、整合容量を調整するようになっている。(例えば、特許文献1参照)
The
The
しかし、従来の非可逆回路素子は、コンデンサを形成するために積層基板58を必要として、コンデンサのコストが高くなるばかりか、大型となって、小型化が図れない。
また、中心導体55,56,57は、フェライト部材54に巻き付けられて取り付けられるため、振動等によって位置ズレを生じるばかりか、中心導体55,56,57間の位置のバラツキが生じて、性能の悪くなる。
However, the conventional non-reciprocal circuit device requires the
Further, since the
従来の非可逆回路素子は、コンデンサを形成するために積層基板58を必要として、コンデンサのコストが高くなるばかりか、大型となって、小型化が図れないという問題がある。
また、中心導体55,56,57は、フェライト部材54に巻き付けられて取り付けられるため、振動等によって位置ズレを生じるばかりか、中心導体55,56,57間の位置のバラツキが生じて、性能の悪くなるという問題がある。
The conventional non-reciprocal circuit device requires a laminated
Further, since the
そこで、本発明は小型化でき、安価で、性能の良好な非可逆回路素子を提供することを目的とする。 Therefore, an object of the present invention is to provide a nonreciprocal circuit device that can be reduced in size, is inexpensive, and has good performance.
上記課題を解決するための第1の解決手段として、平板状のフェライト部材と、このフェライト部材上に位置し、誘電体層を介して所定の角度で交叉した状態で互いに絶縁された第1,第2,第3の中心導体を有する多層基板と、前記中心導体上に配置された磁石と、この磁石の上面を覆うように配置された第1のヨークと、前記フェライト部材の下面側を載置する底板、及びこの底板から折り曲げられて上方に延びる側板を有し、前記第1のヨークとで磁気閉回路を構成する第2のヨークと、この第2のヨーク内に配置され、前記中心導体に接続されるチップ型コンデンサとを備え、前記中心導体は、前記チップ型コンデンサに接続されるポート部と、前記第2のヨークに接地されるアース部を有し、前記チップ型コンデンサは、絶縁体と、この絶縁体を挟んで対向して設けられた第1,第2の電極を有し、前記チップ型コンデンサの前記第1の電極が前記底板に接続されて接地されると共に、前記多層基板の下面に引き出された前記中心導体の前記ポート部は、前記第2の電極に接続され、前記多層基板の上面には、前記第2の電極と対向する位置に設けられ、前記第2のヨークに接地された第3の電極が設けられて、前記ポート部側に形成されるコンデンサは、前記第1,第2の電極間と前記第2,第3の電極間の容量で形成された構成とした。 As a first solving means for solving the above-mentioned problems, a flat ferrite member and first and second insulating members located on the ferrite member and insulated from each other at a predetermined angle through a dielectric layer are provided. A multilayer substrate having second and third center conductors, a magnet disposed on the center conductor, a first yoke disposed to cover the upper surface of the magnet, and a lower surface side of the ferrite member are mounted. And a second yoke that forms a magnetic closed circuit with the first yoke, and is disposed in the second yoke, and has a center plate that is bent from the bottom plate and extends upward. A chip-type capacitor connected to a conductor, wherein the center conductor has a port portion connected to the chip-type capacitor and a ground portion grounded to the second yoke, With insulator The first electrode of the chip type capacitor is connected to the bottom plate and grounded, and the lower surface of the multilayer substrate is provided. The port portion of the central conductor drawn out to the second electrode is connected to the second electrode, provided on the upper surface of the multilayer substrate at a position facing the second electrode, and grounded to the second yoke The capacitor formed on the side of the port portion is provided with a capacitance between the first and second electrodes and between the second and third electrodes. .
また、第2の解決手段として、前記コンデンサは、前記第3の電極を削る、或いは切断することによって整合容量を調整するようにした構成とした。
また、第3の解決手段として、前記第3の電極は、容量調整用の突出部が設けられ、前記突出の箇所で、容量を調整するようにした構成とした。
As a second solution, the capacitor has a configuration in which the matching capacitance is adjusted by cutting or cutting the third electrode.
As a third solution, the third electrode is provided with a capacity adjustment protrusion, and the capacity is adjusted at the position of the protrusion.
また、第4の解決手段として、前記突出部は、前記第3の電極を形成するための導電体、又はこの導電体と前記多層基板にスリット部が設けられて形成された構成とした。
また、第5の解決手段として、前記多層基板の上面には、前記第1,第2,第3の中心導体の前記アース部が設けられ、前記第3の電極と前記アース部が前記第2のヨークの前記側板に接続されて接地された構成とした。
As a fourth solution, the projecting portion is formed of a conductor for forming the third electrode or a slit portion provided in the conductor and the multilayer substrate.
As a fifth solution, the ground portion of the first, second, and third central conductors is provided on the upper surface of the multilayer substrate, and the third electrode and the ground portion are the second portion. The yoke is connected to the side plate and grounded.
本発明の非可逆回路素子は、平板状のフェライト部材と、このフェライト部材上に位置し、誘電体層を介して所定の角度で交叉した状態で互いに絶縁された第1,第2,第3の中心導体を有する多層基板と、中心導体上に配置された磁石と、この磁石の上面を覆うように配置された第1のヨークと、フェライト部材の下面側を載置する底板、及びこの底板から折り曲げられて上方に延びる側板を有し、第1のヨークとで磁気閉回路を構成する第2のヨークと、この第2のヨーク内に配置され、中心導体に接続されるチップ型コンデンサとを備え、中心導体は、チップ型コンデンサに接続されるポート部と、第2のヨークに接地されるアース部を有し、チップ型コンデンサは、絶縁体と、この絶縁体を挟んで対向して設けられた第1,第2の電極を有し、チップ型コンデンサの第1の電極が底板に接続されて接地されると共に、多層基板の下面に引き出された中心導体のポート部は、第2の電極に接続され、多層基板の上面には、第2の電極と対向する位置に設けられ、第2のヨークに接地された第3の電極が設けられて、ポート部側に形成されるコンデンサは、第1,第2の電極間と第2,第3の電極間の容量で形成された構成とした。
即ち、チップ型コンデンサが使用されると共に、多層基板の上面には、第2の電極に対向する第3の電極が設けられて、コンデンサは、第1,第2の電極間と第2,第3の電極間の容量で形成されたため、既存のチップ型コンデンサが使用できて、従来に比して、小型で、安価なものが得られると共に、第3の電極によって、容量値の大きなものが提供できる。
また、中心導体が多層基板に積層されて形成されたため、従来に比して、中心導体間の位置ズレが無く、且つ、振動等による位置ズレも無く、性能の良好なものが得られる。
The nonreciprocal circuit device of the present invention includes a flat ferrite member and first, second, and third insulating members located on the ferrite member and insulated from each other at a predetermined angle through a dielectric layer. A multilayer substrate having a central conductor, a magnet disposed on the central conductor, a first yoke disposed to cover the upper surface of the magnet, a bottom plate on which the lower surface side of the ferrite member is placed, and the bottom plate A second yoke that has a side plate that is bent upward and extends upward, and forms a magnetic closed circuit with the first yoke, and a chip-type capacitor that is disposed in the second yoke and is connected to the central conductor; The center conductor has a port portion connected to the chip capacitor and a ground portion grounded to the second yoke, and the chip capacitor is opposed to the insulator across the insulator The first and second electric power provided A first electrode of the chip capacitor is connected to the bottom plate and grounded, and a port portion of the central conductor led to the lower surface of the multilayer substrate is connected to the second electrode, and the upper surface of the multilayer substrate Is provided with a third electrode which is provided at a position facing the second electrode and is grounded to the second yoke, and the capacitor formed on the port side is provided between the first and second electrodes. And a capacitance formed between the second and third electrodes.
That is, a chip-type capacitor is used, and a third electrode facing the second electrode is provided on the upper surface of the multilayer substrate. 3 is formed with a capacitance between the three electrodes, an existing chip-type capacitor can be used, and a smaller and less expensive one than the conventional one can be obtained. The third electrode has a larger capacitance value. Can be provided.
Further, since the central conductor is formed by being laminated on the multilayer substrate, there is no positional deviation between the central conductors and no positional deviation due to vibration or the like as compared with the conventional one, and a product with good performance can be obtained.
また、コンデンサは、第3の電極を削る、或いは切断することによって整合容量を調整するようにしたため、多層基板の上面側から整合容量の調整が容易にできる。 Further, since the matching capacity of the capacitor is adjusted by cutting or cutting the third electrode, the matching capacity can be easily adjusted from the upper surface side of the multilayer substrate.
また、第3の電極は、容量調整用の突出部が設けられ、突出の箇所で、容量を調整するようにしたため、整合容量の調整が一層容易にできる。 Further, since the third electrode is provided with a capacity adjustment protrusion, and the capacity is adjusted at the protrusion, the matching capacity can be adjusted more easily.
また、突出部は、第3の電極を形成するための導電体、又はこの導電体と多層基板にスリット部が設けられて形成されたため、突出部の形成が容易で、種々の形状の突出部の形成が過当となる。 In addition, the protrusion is formed of a conductor for forming the third electrode, or a slit portion provided in the conductor and the multilayer substrate. Therefore, the protrusion can be easily formed, and the protrusion has various shapes. The formation of is excessive.
また、多層基板の上面には、第1,第2,第3の中心導体のアース部が設けられ、第3の電極とアース部が第2のヨークの側板に接続されて接地されたため、接地作業が同一側から容易にできて、生産性の良好なものが得られる。 In addition, the ground surface of the first, second, and third center conductors is provided on the upper surface of the multilayer substrate, and the third electrode and the ground portion are connected to the side plate of the second yoke and are grounded. Work can be easily performed from the same side, and a product with good productivity can be obtained.
本発明の非可逆回路素子の図面を説明すると、図1は本発明の非可逆回路素子の第1実施例に係る要部断面図、図2は本発明の非可逆回路素子の第1実施例に係り、第1のヨークと磁石を取り去った状態を示す平面図、図3は本発明の非可逆回路素子の第1実施例に係る多層基板の下面図、図4は本発明の非可逆回路素子の第2実施例に係る要部の平面図、図5は本発明の非可逆回路素子の第3実施例に係る要部の平面図、図6は本発明の非可逆回路素子の容量調整方法を説明するための説明図である。 Referring to the drawings of the non-reciprocal circuit device of the present invention, FIG. 1 is a cross-sectional view of the main part of the first embodiment of the non-reciprocal circuit device of the present invention, and FIG. 2 is the first embodiment of the non-reciprocal circuit device of the present invention. FIG. 3 is a bottom view of the multilayer substrate according to the first embodiment of the nonreciprocal circuit device of the present invention, and FIG. 4 is a nonreciprocal circuit of the present invention. FIG. 5 is a plan view of the main part according to the third embodiment of the nonreciprocal circuit element of the present invention, and FIG. 6 is a capacitance adjustment of the nonreciprocal circuit element of the present invention. It is explanatory drawing for demonstrating a method.
次に、本発明の非可逆回路素子の第1実施例について、アイソレータに適用した場合の構成を図1〜図3に基づいて説明すると、U字型、或いは箱形の磁性板(鉄板等)からなる第1のヨーク1は、正方形(四角形状)の上板1aと、この上板1aの辺から下方に折り曲げられた側板1bとを有する。
Next, regarding the first embodiment of the non-reciprocal circuit device of the present invention, the configuration when applied to an isolator will be described with reference to FIGS. 1 to 3. A U-shaped or box-shaped magnetic plate (iron plate or the like) The first yoke 1 is made up of a square (rectangular) upper plate 1a and a
長方形状(四角形状)の磁石2は、第1のヨーク1内に位置した状態で、その上面が上板1aの内面に接触した状態で、接着剤等の適宜手段によって第1のヨーク1に取り付けられている。
The rectangular (rectangular)
U字型、或いは箱形の磁性板(鉄板等)からなる第2のヨーク3は、四角形状の底板3aと、この底板3aの辺から上方に折り曲げられた側板3bと、底板3aの外周近傍に設けられ、上方に向かって突出した複数の突出部3cを有する。
そして、この第2のヨーク3は、底板3aが上板1aと対向して配置された状態で、その側板3bが第1のヨーク1の側板1bと結合されて、磁気閉回路が形成される。
The
In the
YIG(Yttrium iron garnet)等からなる平板状のフェライト部材4は、磁石2に対向した状態で第2のヨーク3内で、底板3a上に配置されている。
フレキシブル基板等からなる多層基板5は、複数枚の誘電体層が積層されて構成され、厚み方向に貫通した複数個の孔5aを有する。
A
The
薄い導電板等からなる第1、第2,第3の中心導体6,7,8は、多層基板5の誘電体層を介して所定の角度(120度)で交叉した状態で互いに絶縁されて形成され、第1の中心導体6は、多層基板5の下面に設けられ、また、第2の中心導体7は、多層基板5の積層内に設けられ、更に、第3の中心導体8は、多層基板5の上面に設けられている。
The first, second, and
そして、これ等の第1,第2,第3の中心導体6,7,8は、一端側に設けられたポート部6a、7a、8aと、他端側に設けられたアース部6b、7b、8bを有しており、第2,第3の中心導体7,8のポート部7a、8aは、多層基板5の孔5aに設けられたスルーホール等の接続導体9aを介して多層基板5の下面に引き出されて、第1,第2,第3の中心導体6,7,8のポート部6a、7a、8aが多層基板5の下面に配置された状態となっている。
These first, second, and
また、第1,第2の中心導体6,7のアース部6b、7bは、多層基板5の孔5aに設けられたスルーホール等の接続導体9bを介して多層基板5の上面に引き出されて、第1,第2、第3の中心導体6,7,8のアース部6b、7b、8bが多層基板5の上面に配置された状態となっている。
The
このような構成を有する多層基板5は、第1の中心導体6側を下方にして、フェライト部材4上に載置されて、それぞれのアース部6b、7b、8bが第2のヨーク3の側板3bに半田10付けされて、接地される。
なお、接続導体9a、9bは、この実施例ではスルーホールの形態で説明したが、サイド電極による形態でも良い。
The
The
また、多層基板5の上面には、導電体からなる突出部状の3個の第3の電極12cが設けられ、この第3の電極12cは、半田10によって第2のヨーク3の側板3bに接地されて、後述する第1,第2,第3のコンデンサC1,C2,C3の一部を構成するものである。
Further, on the upper surface of the
3個のチップ型コンデンサCは、絶縁体11に設けられた第1の電極12aと、絶縁体11を挟んで第1の電極12aに対向して設けられた第2の電極12bを有する。
この3個のチップ型コンデンサCのそれぞれは、フェライト部材4の外周に配置した状態で、第1の電極12aが底板3aに設けられた突出部3cの頂部に載置されて、第1の電極12aが突出部3cに半田付によって接地された状態となる。
The three chip capacitors C include a
Each of the three chip-type capacitors C is arranged on the outer periphery of the
そして、この3個のチップ型コンデンサCの第2の電極12bのそれぞれは、第1,第2,第3の中心導体6,7,8のポート部6a、7a、8aに接続されると共に、ポート部6a、7a、8aに接続された第2の電極12bのそれぞれは、多層基板5を介して第3の電極12cに対向して、ポート部6a、7a、8a側のそれぞれには、第1,第2の電極12a、12b間と第2,第3の電極12b、12c間の容量によって形成される整合容量である第1,第2,第3のコンデンサC1,C2,C3を有する。
Each of the
更に、第3の電極12cは、後述するように、削る、或いは切断することによって、第2の電極12bとの間の容量(整合容量)を調整できるようになっている。
また、第1,第2,第3のコンデンサC1,C2,C3の第1の電極12aが突出部3cの頂部に載置、半田付けされた状態で、多層基板5がフェライト部材4の上面に載置された際、第1,第2,第3のコンデンサC1,C2,C3の上面と多層基板5の下面が面一状態になるように、突出部3cの高さが形成されている。
Further, the
In addition, the
チップ型の抵抗器Rは、対向する端面側に設けられた一対の電極13a、13bを有し、この抵抗器Rは、第3のコンデンサC3の近傍に配置された状態で、一方の電極13aが底板3aに設けられた突出部3の頂部に載置されて、第1の電極13aが突出部3cに半田付によって接地された状態となり、また、他方の電極13bが底板3aから絶縁された状態となっている。
そして、第3の中心導体8のポート部8aは、第3のコンデンサC3の第2の電極12bと共に、抵抗器Rの他方の電極13bに半田によって接続されている。
The chip-type resistor R has a pair of
The
このような構成によって、アイソレータからなる本発明の非可逆回路素子が形成されており、本発明の非可逆回路素子は、外部機器のマザー基板上に面実装されて組み込まれるようになっている。 With such a configuration, the nonreciprocal circuit device of the present invention made of an isolator is formed, and the nonreciprocal circuit device of the present invention is surface-mounted on a mother board of an external device and incorporated.
次に、本発明の非可逆回路素子の整合容量の調整方法を図6に基づいて説明すると、先ず、図6に示すように、第2のヨーク3には、第1,第2,第3のコンデンサC1,C2,C3と抵抗器Rが組み込まれると共に、この第2のヨーク3に組み込まれたフェライト部材5上の第1,第2,第3の中心導体6,7,8が第1,第2,第3のコンデンサC1,C2,C3と抵抗器Rに接続された半製品部材Hを用意する。
Next, a method for adjusting the matching capacity of the non-reciprocal circuit device of the present invention will be described with reference to FIG. 6. First, as shown in FIG. Capacitors C1, C2, C3 and resistor R are incorporated, and the first, second, and third
そして、図6に示すように、この半製品部材Hは、治具(図示せず)上に支持された状態で、測定装置15を接続すると共に、上部にレーザ装置等からなる整合容量調整用の調整装置16を配置し、且つ、磁石の代用である疑似磁石(ネオマテク)17を配備する。
Then, as shown in FIG. 6, this semi-finished product H is connected to the measuring
次に、疑似磁石(ネオマテク)17によって第1,第2,第3の中心導体6,7,8に磁気バイアスを作用させた状態で、測定装置15によって整合容量等の電気的な特性の測定を行い、この電気的な特性データを監視しながら調整装置16によって、第3の電極12cを削る、或いは切断することによって、整合容量の調整を行うと、その調整が完了する。
そして、この調整が完了した後、半製品部材Hには、磁石2を取り付けた第1のヨーク1が組み合わされると、本発明の非可逆回路素子が製造されるようになる。
Next, in a state where a magnetic bias is applied to the first, second, and
And after this adjustment is completed, when the 1st yoke 1 which attached the
また、図4は本発明の非可逆回路素子の第2実施例を示し、この第2実施例の構成を説明すると、多層基板5の上面には、第3の電極12cを形成するための幅広の導電体14が設けられ、この導電体14は、ポート部6a、7a、8aに接続された第2の電極12bと対向し、且つ、第2の電極12bよりも広い面積で形成され、この導電体14、又は導電体14と多層基板5に直線状のスリット部14aを設けて、容量調整用の突出部14bからなる第3の電極12cが設けられ、この突出部14bの位置で、コンデンサの整合容量を調整するようにしたものである。
FIG. 4 shows a second embodiment of the non-reciprocal circuit device according to the present invention. The configuration of the second embodiment will be described. A wide width for forming the
その他の構成は、上記の第1実施例と同様の構成を有し、同一部品に同一番号を付し、ここではその説明を省略する。 Other configurations are the same as those in the first embodiment, and the same parts are denoted by the same reference numerals, and the description thereof is omitted here.
また、図5は本発明の非可逆回路素子の第3実施例を示し、この第3実施例の構成を説明すると、多層基板5の上面には、第3の電極12cを形成するための幅広の導電体14が設けられ、この導電体14は、ポート部6a、7a、8aに接続された第2の電極12bと対向し、且つ、第2の電極12bよりも広い面積で形成され、この導電体14、又は導電体14と多層基板5にコ字状のスリット部14aを設けて、容量調整用の突出部14bからなる第3の電極12cが設けられ、この突出部14bの位置で、コンデンサの整合容量を調整するようにしたものである。
FIG. 5 shows a third embodiment of the non-reciprocal circuit device according to the present invention. The configuration of the third embodiment will be described. A wide width for forming the
その他の構成は、上記の第1実施例と同様の構成を有し、同一部品に同一番号を付し、ここではその説明を省略する。 Other configurations are the same as those in the first embodiment, and the same parts are denoted by the same reference numerals, and the description thereof is omitted here.
また、上記実施例は、アイソレータに適用されたもので説明したが、抵抗器Rを無くしたサーキュレータに適用しても良い。 Moreover, although the said Example was demonstrated as what was applied to the isolator, you may apply to the circulator which eliminated the resistor R.
1:第1のヨーク
1a:上板
1b:側板
2:磁石
3:第2のヨーク
3a:底板
3b:側板
3c:突出部
4:フェライト部材
5:多層基板
5a:孔
6:第1の中心導体
6a:ポート部
6b:アース部
7:第2の中心導体
7a:ポート部
7b:アース部
8:第3の中心導体
8a:ポート部
8b:アース部
9a、9b:接続導体
10:半田
C1:第1のコンデンサ
C2:第2のコンデンサ
C3:第3のコンデンサ
C:チップ型コンデンサ
11:絶縁体
12a:第1の電極
12b:第2の電極
12c:第3の電極
R:抵抗器
13a:電極
13b:電極
14:導電体
14a:スリット部
14b:突出部
H:半製品部材
15:測定装置
16:調整装置
17:疑似磁石
1: First yoke 1a:
Claims (5)
The ground portion of the first, second and third center conductors is provided on the upper surface of the multilayer substrate, and the third electrode and the ground portion are connected to the side plate of the second yoke. The nonreciprocal circuit device according to any one of 1 to 4, wherein the nonreciprocal circuit device is grounded.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004337265A JP4063816B2 (en) | 2004-11-22 | 2004-11-22 | Non-reciprocal circuit element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004337265A JP4063816B2 (en) | 2004-11-22 | 2004-11-22 | Non-reciprocal circuit element |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006148646A true JP2006148646A (en) | 2006-06-08 |
JP4063816B2 JP4063816B2 (en) | 2008-03-19 |
Family
ID=36627803
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004337265A Expired - Fee Related JP4063816B2 (en) | 2004-11-22 | 2004-11-22 | Non-reciprocal circuit element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4063816B2 (en) |
-
2004
- 2004-11-22 JP JP2004337265A patent/JP4063816B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4063816B2 (en) | 2008-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060022766A1 (en) | High frequency circuit module having non-reciprocal circuit element | |
JP4063816B2 (en) | Non-reciprocal circuit element | |
JP2006211548A (en) | Nonreciprocal circuit element and transmission/reception module employing this nonreciprocal circuit element | |
JP2003188608A (en) | Nonreciprocal circuit elements | |
JP2005236366A (en) | Nonreciprocal circuit element | |
JP3939622B2 (en) | Non-reciprocal circuit element, isolator, and non-reciprocal circuit element manufacturing method | |
US20050174187A1 (en) | Non-reciprocal circuit device including multilayer board | |
JP2006303596A (en) | Nonreciprocal circuit element | |
JP2006148217A (en) | Non-reciprocal circuit element | |
JP2006148218A (en) | Non-reciprocal circuit element | |
JP2005244586A (en) | Non-reciprocal circuit element | |
JP3717384B2 (en) | Circulator | |
JP2005260498A (en) | Non-reciprocal circuit element | |
JP3660316B2 (en) | Non-reciprocal circuit element | |
JP2002299912A (en) | Non-reciprocal circuit element and manufacturing method of the same | |
JP2006222880A (en) | Irreversible circuit element | |
JP2006222678A (en) | Irreversible circuit element | |
JP2005244585A (en) | Isolator | |
JP2003204208A (en) | Non-reciprocal circuit element | |
JP2006303597A (en) | Nonreciprocal circuit element | |
JP2007129314A (en) | Non-reciprocating circuit element | |
JP2005223728A (en) | Nonreciprocal circuit element | |
JP2006129317A (en) | Non-reciprocal circuit element | |
JP2006094289A (en) | Nonreciprocal circuit element | |
JP2002033606A (en) | Electronic circuit unit provided with circulator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20060925 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
A521 | Written amendment |
Effective date: 20071001 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20071211 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071225 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |