JP2006148646A - Non-reciprocal circuit element - Google Patents

Non-reciprocal circuit element Download PDF

Info

Publication number
JP2006148646A
JP2006148646A JP2004337265A JP2004337265A JP2006148646A JP 2006148646 A JP2006148646 A JP 2006148646A JP 2004337265 A JP2004337265 A JP 2004337265A JP 2004337265 A JP2004337265 A JP 2004337265A JP 2006148646 A JP2006148646 A JP 2006148646A
Authority
JP
Japan
Prior art keywords
electrode
yoke
multilayer substrate
capacitor
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004337265A
Other languages
Japanese (ja)
Other versions
JP4063816B2 (en
Inventor
Hiromi Yokoyama
裕巳 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2004337265A priority Critical patent/JP4063816B2/en
Publication of JP2006148646A publication Critical patent/JP2006148646A/en
Application granted granted Critical
Publication of JP4063816B2 publication Critical patent/JP4063816B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an inexpensive non-reciprocal circuit element which can be miniaturized and has satisfactory performance. <P>SOLUTION: In this non-reciprocal circuit element, a chip type capacitor C is used for capacitors C1, C2 and C3 connected to ports 6a, 7a and 8a of first, second, third center conductors 6, 7 and 8. A third electrode 12c is provided opposite to a second electrode 12b of the chip type capacitor C on the top surface of a multilayer substrate 5. Each capacitors C1, C2 and C3 is formed of capacities between the first and second electrodes 12a and 12b, and between the second and third electrodes 12b and 12c. Thus, the existing chip type capacitor C can be used, and a product smaller and more inexpensive than a conventional product can be obtained and a product having larger capacitance value can be provided by the third electrode 12c. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明はアンテナ共用器等に適用されるアイソレータやサーキュレータからなる非可逆回路素子に関する。   The present invention relates to an irreversible circuit element including an isolator or a circulator applied to an antenna duplexer or the like.

図7は従来の非可逆回路素子の平面図、図8は従来の非可逆回路素子の分解斜視図であり、次に、従来の非可逆回路素子の構成を図7,図8に基づいて説明すると、箱形の第1のヨーク51の上板51aには、複数の孔51bが設けられ、この第1のヨーク51内には、磁石52が配置されると共に、U字状の第2のヨーク53が第1のヨーク51に結合されて、第1,第2のヨーク51,53とで磁気閉回路が形成されている。   FIG. 7 is a plan view of a conventional non-reciprocal circuit element, FIG. 8 is an exploded perspective view of the conventional non-reciprocal circuit element, and the configuration of the conventional non-reciprocal circuit element will be described with reference to FIGS. Then, a plurality of holes 51 b are provided in the upper plate 51 a of the box-shaped first yoke 51, and the magnet 52 is disposed in the first yoke 51 and the U-shaped second The yoke 53 is coupled to the first yoke 51, and the first and second yokes 51 and 53 form a magnetic closed circuit.

平板状のフェライト部材54の外周部には、金属薄板からなる第1,第2,第3の中心導体55,56,57が巻き付けられて設けられ、この第1,第2,第3の中心導体55,56,57の一端側には、ポート部55a、56a、57aが設けられると共に、他端側には、第2のヨーク53に接地されるアース部(図示せず)が設けられる。   The first, second, and third center conductors 55, 56, and 57 made of a thin metal plate are wound around the outer periphery of the flat ferrite member 54, and the first, second, and third centers are provided. Port portions 55a, 56a, 57a are provided on one end side of the conductors 55, 56, 57, and an earth portion (not shown) grounded to the second yoke 53 is provided on the other end side.

積層基板58は、複数枚のセラミックが積層されて構成され、この積層基板58には、中心に設けられた孔58aと、上面に設けられた電極59a、59b、59cと、電極59a、59b、59cと対向した状態で下面に設けられた共通電極(図示せず)を有し、電極59a、59b、59cと共通電極との間に3つのコンデンサが形成されている。   The multilayer substrate 58 is formed by laminating a plurality of ceramics. The multilayer substrate 58 includes a hole 58a provided at the center, electrodes 59a, 59b, 59c provided on the upper surface, electrodes 59a, 59b, A common electrode (not shown) provided on the lower surface in a state of facing the 59c is provided, and three capacitors are formed between the electrodes 59a, 59b, 59c and the common electrode.

この積層基板58は、第2のヨーク53内に配置されると共に、孔58a内には、第1,第2,第3の中心導体55,56,57を取り付けたフェライト部材54が配置されて、ポート部55a、56a、57aのそれぞれが電極59a、59b、59cに接続される。
そして、第1のヨーク51の孔51bからは、電極59a、59b、59cが露出した状態となって、電極59a、59b、59cをトリミングすることによって、整合容量を調整するようになっている。(例えば、特許文献1参照)
The multilayer substrate 58 is disposed in the second yoke 53, and the ferrite member 54 to which the first, second, and third center conductors 55, 56, and 57 are attached is disposed in the hole 58a. The port portions 55a, 56a, and 57a are connected to the electrodes 59a, 59b, and 59c, respectively.
The electrodes 59a, 59b, and 59c are exposed from the hole 51b of the first yoke 51, and the matching capacitance is adjusted by trimming the electrodes 59a, 59b, and 59c. (For example, see Patent Document 1)

しかし、従来の非可逆回路素子は、コンデンサを形成するために積層基板58を必要として、コンデンサのコストが高くなるばかりか、大型となって、小型化が図れない。
また、中心導体55,56,57は、フェライト部材54に巻き付けられて取り付けられるため、振動等によって位置ズレを生じるばかりか、中心導体55,56,57間の位置のバラツキが生じて、性能の悪くなる。
However, the conventional non-reciprocal circuit device requires the multilayer substrate 58 to form a capacitor, which not only increases the cost of the capacitor but also increases the size and cannot be reduced in size.
Further, since the central conductors 55, 56, and 57 are wound around and attached to the ferrite member 54, the center conductors 55, 56, and 57 are not only misaligned due to vibrations, but also the positions of the central conductors 55, 56, and 57 are varied. Deteriorate.

特開平9−289402号公報JP-A-9-289402

従来の非可逆回路素子は、コンデンサを形成するために積層基板58を必要として、コンデンサのコストが高くなるばかりか、大型となって、小型化が図れないという問題がある。
また、中心導体55,56,57は、フェライト部材54に巻き付けられて取り付けられるため、振動等によって位置ズレを生じるばかりか、中心導体55,56,57間の位置のバラツキが生じて、性能の悪くなるという問題がある。
The conventional non-reciprocal circuit device requires a laminated substrate 58 to form a capacitor, which not only increases the cost of the capacitor but also increases the size of the capacitor and cannot be reduced in size.
Further, since the central conductors 55, 56, and 57 are wound around and attached to the ferrite member 54, the center conductors 55, 56, and 57 are not only misaligned due to vibrations, but also the positions of the central conductors 55, 56, and 57 are varied. There is a problem of getting worse.

そこで、本発明は小型化でき、安価で、性能の良好な非可逆回路素子を提供することを目的とする。   Therefore, an object of the present invention is to provide a nonreciprocal circuit device that can be reduced in size, is inexpensive, and has good performance.

上記課題を解決するための第1の解決手段として、平板状のフェライト部材と、このフェライト部材上に位置し、誘電体層を介して所定の角度で交叉した状態で互いに絶縁された第1,第2,第3の中心導体を有する多層基板と、前記中心導体上に配置された磁石と、この磁石の上面を覆うように配置された第1のヨークと、前記フェライト部材の下面側を載置する底板、及びこの底板から折り曲げられて上方に延びる側板を有し、前記第1のヨークとで磁気閉回路を構成する第2のヨークと、この第2のヨーク内に配置され、前記中心導体に接続されるチップ型コンデンサとを備え、前記中心導体は、前記チップ型コンデンサに接続されるポート部と、前記第2のヨークに接地されるアース部を有し、前記チップ型コンデンサは、絶縁体と、この絶縁体を挟んで対向して設けられた第1,第2の電極を有し、前記チップ型コンデンサの前記第1の電極が前記底板に接続されて接地されると共に、前記多層基板の下面に引き出された前記中心導体の前記ポート部は、前記第2の電極に接続され、前記多層基板の上面には、前記第2の電極と対向する位置に設けられ、前記第2のヨークに接地された第3の電極が設けられて、前記ポート部側に形成されるコンデンサは、前記第1,第2の電極間と前記第2,第3の電極間の容量で形成された構成とした。   As a first solving means for solving the above-mentioned problems, a flat ferrite member and first and second insulating members located on the ferrite member and insulated from each other at a predetermined angle through a dielectric layer are provided. A multilayer substrate having second and third center conductors, a magnet disposed on the center conductor, a first yoke disposed to cover the upper surface of the magnet, and a lower surface side of the ferrite member are mounted. And a second yoke that forms a magnetic closed circuit with the first yoke, and is disposed in the second yoke, and has a center plate that is bent from the bottom plate and extends upward. A chip-type capacitor connected to a conductor, wherein the center conductor has a port portion connected to the chip-type capacitor and a ground portion grounded to the second yoke, With insulator The first electrode of the chip type capacitor is connected to the bottom plate and grounded, and the lower surface of the multilayer substrate is provided. The port portion of the central conductor drawn out to the second electrode is connected to the second electrode, provided on the upper surface of the multilayer substrate at a position facing the second electrode, and grounded to the second yoke The capacitor formed on the side of the port portion is provided with a capacitance between the first and second electrodes and between the second and third electrodes. .

また、第2の解決手段として、前記コンデンサは、前記第3の電極を削る、或いは切断することによって整合容量を調整するようにした構成とした。
また、第3の解決手段として、前記第3の電極は、容量調整用の突出部が設けられ、前記突出の箇所で、容量を調整するようにした構成とした。
As a second solution, the capacitor has a configuration in which the matching capacitance is adjusted by cutting or cutting the third electrode.
As a third solution, the third electrode is provided with a capacity adjustment protrusion, and the capacity is adjusted at the position of the protrusion.

また、第4の解決手段として、前記突出部は、前記第3の電極を形成するための導電体、又はこの導電体と前記多層基板にスリット部が設けられて形成された構成とした。
また、第5の解決手段として、前記多層基板の上面には、前記第1,第2,第3の中心導体の前記アース部が設けられ、前記第3の電極と前記アース部が前記第2のヨークの前記側板に接続されて接地された構成とした。
As a fourth solution, the projecting portion is formed of a conductor for forming the third electrode or a slit portion provided in the conductor and the multilayer substrate.
As a fifth solution, the ground portion of the first, second, and third central conductors is provided on the upper surface of the multilayer substrate, and the third electrode and the ground portion are the second portion. The yoke is connected to the side plate and grounded.

本発明の非可逆回路素子は、平板状のフェライト部材と、このフェライト部材上に位置し、誘電体層を介して所定の角度で交叉した状態で互いに絶縁された第1,第2,第3の中心導体を有する多層基板と、中心導体上に配置された磁石と、この磁石の上面を覆うように配置された第1のヨークと、フェライト部材の下面側を載置する底板、及びこの底板から折り曲げられて上方に延びる側板を有し、第1のヨークとで磁気閉回路を構成する第2のヨークと、この第2のヨーク内に配置され、中心導体に接続されるチップ型コンデンサとを備え、中心導体は、チップ型コンデンサに接続されるポート部と、第2のヨークに接地されるアース部を有し、チップ型コンデンサは、絶縁体と、この絶縁体を挟んで対向して設けられた第1,第2の電極を有し、チップ型コンデンサの第1の電極が底板に接続されて接地されると共に、多層基板の下面に引き出された中心導体のポート部は、第2の電極に接続され、多層基板の上面には、第2の電極と対向する位置に設けられ、第2のヨークに接地された第3の電極が設けられて、ポート部側に形成されるコンデンサは、第1,第2の電極間と第2,第3の電極間の容量で形成された構成とした。
即ち、チップ型コンデンサが使用されると共に、多層基板の上面には、第2の電極に対向する第3の電極が設けられて、コンデンサは、第1,第2の電極間と第2,第3の電極間の容量で形成されたため、既存のチップ型コンデンサが使用できて、従来に比して、小型で、安価なものが得られると共に、第3の電極によって、容量値の大きなものが提供できる。
また、中心導体が多層基板に積層されて形成されたため、従来に比して、中心導体間の位置ズレが無く、且つ、振動等による位置ズレも無く、性能の良好なものが得られる。
The nonreciprocal circuit device of the present invention includes a flat ferrite member and first, second, and third insulating members located on the ferrite member and insulated from each other at a predetermined angle through a dielectric layer. A multilayer substrate having a central conductor, a magnet disposed on the central conductor, a first yoke disposed to cover the upper surface of the magnet, a bottom plate on which the lower surface side of the ferrite member is placed, and the bottom plate A second yoke that has a side plate that is bent upward and extends upward, and forms a magnetic closed circuit with the first yoke, and a chip-type capacitor that is disposed in the second yoke and is connected to the central conductor; The center conductor has a port portion connected to the chip capacitor and a ground portion grounded to the second yoke, and the chip capacitor is opposed to the insulator across the insulator The first and second electric power provided A first electrode of the chip capacitor is connected to the bottom plate and grounded, and a port portion of the central conductor led to the lower surface of the multilayer substrate is connected to the second electrode, and the upper surface of the multilayer substrate Is provided with a third electrode which is provided at a position facing the second electrode and is grounded to the second yoke, and the capacitor formed on the port side is provided between the first and second electrodes. And a capacitance formed between the second and third electrodes.
That is, a chip-type capacitor is used, and a third electrode facing the second electrode is provided on the upper surface of the multilayer substrate. 3 is formed with a capacitance between the three electrodes, an existing chip-type capacitor can be used, and a smaller and less expensive one than the conventional one can be obtained. The third electrode has a larger capacitance value. Can be provided.
Further, since the central conductor is formed by being laminated on the multilayer substrate, there is no positional deviation between the central conductors and no positional deviation due to vibration or the like as compared with the conventional one, and a product with good performance can be obtained.

また、コンデンサは、第3の電極を削る、或いは切断することによって整合容量を調整するようにしたため、多層基板の上面側から整合容量の調整が容易にできる。   Further, since the matching capacity of the capacitor is adjusted by cutting or cutting the third electrode, the matching capacity can be easily adjusted from the upper surface side of the multilayer substrate.

また、第3の電極は、容量調整用の突出部が設けられ、突出の箇所で、容量を調整するようにしたため、整合容量の調整が一層容易にできる。   Further, since the third electrode is provided with a capacity adjustment protrusion, and the capacity is adjusted at the protrusion, the matching capacity can be adjusted more easily.

また、突出部は、第3の電極を形成するための導電体、又はこの導電体と多層基板にスリット部が設けられて形成されたため、突出部の形成が容易で、種々の形状の突出部の形成が過当となる。   In addition, the protrusion is formed of a conductor for forming the third electrode, or a slit portion provided in the conductor and the multilayer substrate. Therefore, the protrusion can be easily formed, and the protrusion has various shapes. The formation of is excessive.

また、多層基板の上面には、第1,第2,第3の中心導体のアース部が設けられ、第3の電極とアース部が第2のヨークの側板に接続されて接地されたため、接地作業が同一側から容易にできて、生産性の良好なものが得られる。   In addition, the ground surface of the first, second, and third center conductors is provided on the upper surface of the multilayer substrate, and the third electrode and the ground portion are connected to the side plate of the second yoke and are grounded. Work can be easily performed from the same side, and a product with good productivity can be obtained.

本発明の非可逆回路素子の図面を説明すると、図1は本発明の非可逆回路素子の第1実施例に係る要部断面図、図2は本発明の非可逆回路素子の第1実施例に係り、第1のヨークと磁石を取り去った状態を示す平面図、図3は本発明の非可逆回路素子の第1実施例に係る多層基板の下面図、図4は本発明の非可逆回路素子の第2実施例に係る要部の平面図、図5は本発明の非可逆回路素子の第3実施例に係る要部の平面図、図6は本発明の非可逆回路素子の容量調整方法を説明するための説明図である。   Referring to the drawings of the non-reciprocal circuit device of the present invention, FIG. 1 is a cross-sectional view of the main part of the first embodiment of the non-reciprocal circuit device of the present invention, and FIG. 2 is the first embodiment of the non-reciprocal circuit device of the present invention. FIG. 3 is a bottom view of the multilayer substrate according to the first embodiment of the nonreciprocal circuit device of the present invention, and FIG. 4 is a nonreciprocal circuit of the present invention. FIG. 5 is a plan view of the main part according to the third embodiment of the nonreciprocal circuit element of the present invention, and FIG. 6 is a capacitance adjustment of the nonreciprocal circuit element of the present invention. It is explanatory drawing for demonstrating a method.

次に、本発明の非可逆回路素子の第1実施例について、アイソレータに適用した場合の構成を図1〜図3に基づいて説明すると、U字型、或いは箱形の磁性板(鉄板等)からなる第1のヨーク1は、正方形(四角形状)の上板1aと、この上板1aの辺から下方に折り曲げられた側板1bとを有する。   Next, regarding the first embodiment of the non-reciprocal circuit device of the present invention, the configuration when applied to an isolator will be described with reference to FIGS. 1 to 3. A U-shaped or box-shaped magnetic plate (iron plate or the like) The first yoke 1 is made up of a square (rectangular) upper plate 1a and a side plate 1b bent downward from the side of the upper plate 1a.

長方形状(四角形状)の磁石2は、第1のヨーク1内に位置した状態で、その上面が上板1aの内面に接触した状態で、接着剤等の適宜手段によって第1のヨーク1に取り付けられている。   The rectangular (rectangular) magnet 2 is positioned in the first yoke 1, and the upper surface thereof is in contact with the inner surface of the upper plate 1a. It is attached.

U字型、或いは箱形の磁性板(鉄板等)からなる第2のヨーク3は、四角形状の底板3aと、この底板3aの辺から上方に折り曲げられた側板3bと、底板3aの外周近傍に設けられ、上方に向かって突出した複数の突出部3cを有する。
そして、この第2のヨーク3は、底板3aが上板1aと対向して配置された状態で、その側板3bが第1のヨーク1の側板1bと結合されて、磁気閉回路が形成される。
The second yoke 3 made of a U-shaped or box-shaped magnetic plate (iron plate or the like) includes a rectangular bottom plate 3a, a side plate 3b bent upward from the side of the bottom plate 3a, and the vicinity of the outer periphery of the bottom plate 3a. Provided with a plurality of protruding portions 3c protruding upward.
In the second yoke 3, the side plate 3b is coupled to the side plate 1b of the first yoke 1 in a state where the bottom plate 3a is disposed facing the upper plate 1a, thereby forming a magnetic closed circuit. .

YIG(Yttrium iron garnet)等からなる平板状のフェライト部材4は、磁石2に対向した状態で第2のヨーク3内で、底板3a上に配置されている。
フレキシブル基板等からなる多層基板5は、複数枚の誘電体層が積層されて構成され、厚み方向に貫通した複数個の孔5aを有する。
A flat ferrite member 4 made of YIG (Yttrium iron garnet) or the like is disposed on the bottom plate 3 a in the second yoke 3 in a state of facing the magnet 2.
The multilayer substrate 5 made of a flexible substrate or the like is formed by laminating a plurality of dielectric layers, and has a plurality of holes 5a penetrating in the thickness direction.

薄い導電板等からなる第1、第2,第3の中心導体6,7,8は、多層基板5の誘電体層を介して所定の角度(120度)で交叉した状態で互いに絶縁されて形成され、第1の中心導体6は、多層基板5の下面に設けられ、また、第2の中心導体7は、多層基板5の積層内に設けられ、更に、第3の中心導体8は、多層基板5の上面に設けられている。   The first, second, and third center conductors 6, 7, and 8 made of a thin conductive plate are insulated from each other in a state of crossing at a predetermined angle (120 degrees) through the dielectric layer of the multilayer substrate 5. The first center conductor 6 is formed on the lower surface of the multilayer substrate 5, the second center conductor 7 is provided in the stack of the multilayer substrate 5, and the third center conductor 8 is It is provided on the upper surface of the multilayer substrate 5.

そして、これ等の第1,第2,第3の中心導体6,7,8は、一端側に設けられたポート部6a、7a、8aと、他端側に設けられたアース部6b、7b、8bを有しており、第2,第3の中心導体7,8のポート部7a、8aは、多層基板5の孔5aに設けられたスルーホール等の接続導体9aを介して多層基板5の下面に引き出されて、第1,第2,第3の中心導体6,7,8のポート部6a、7a、8aが多層基板5の下面に配置された状態となっている。   These first, second, and third center conductors 6, 7, and 8 include port portions 6a, 7a, and 8a provided on one end side, and ground portions 6b and 7b provided on the other end side. 8b, and the port portions 7a and 8a of the second and third center conductors 7 and 8 are connected to the multilayer substrate 5 via connection conductors 9a such as through holes provided in the holes 5a of the multilayer substrate 5. The port portions 6 a, 7 a, 8 a of the first, second, and third center conductors 6, 7, 8 are arranged on the lower surface of the multilayer substrate 5.

また、第1,第2の中心導体6,7のアース部6b、7bは、多層基板5の孔5aに設けられたスルーホール等の接続導体9bを介して多層基板5の上面に引き出されて、第1,第2、第3の中心導体6,7,8のアース部6b、7b、8bが多層基板5の上面に配置された状態となっている。   The ground portions 6 b and 7 b of the first and second center conductors 6 and 7 are drawn to the upper surface of the multilayer substrate 5 through connection conductors 9 b such as through holes provided in the holes 5 a of the multilayer substrate 5. The ground portions 6 b, 7 b, 8 b of the first, second, and third center conductors 6, 7, 8 are arranged on the upper surface of the multilayer substrate 5.

このような構成を有する多層基板5は、第1の中心導体6側を下方にして、フェライト部材4上に載置されて、それぞれのアース部6b、7b、8bが第2のヨーク3の側板3bに半田10付けされて、接地される。
なお、接続導体9a、9bは、この実施例ではスルーホールの形態で説明したが、サイド電極による形態でも良い。
The multilayer substrate 5 having such a configuration is placed on the ferrite member 4 with the first central conductor 6 side facing down, and the respective ground portions 6b, 7b, 8b are side plates of the second yoke 3. Solder 10 is attached to 3b and grounded.
The connection conductors 9a and 9b have been described in the form of through holes in this embodiment, but may be formed by side electrodes.

また、多層基板5の上面には、導電体からなる突出部状の3個の第3の電極12cが設けられ、この第3の電極12cは、半田10によって第2のヨーク3の側板3bに接地されて、後述する第1,第2,第3のコンデンサC1,C2,C3の一部を構成するものである。   Further, on the upper surface of the multilayer substrate 5, three protruding third electrodes 12 c made of a conductor are provided, and the third electrodes 12 c are attached to the side plates 3 b of the second yoke 3 by the solder 10. It is grounded and constitutes a part of first, second and third capacitors C1, C2 and C3 which will be described later.

3個のチップ型コンデンサCは、絶縁体11に設けられた第1の電極12aと、絶縁体11を挟んで第1の電極12aに対向して設けられた第2の電極12bを有する。
この3個のチップ型コンデンサCのそれぞれは、フェライト部材4の外周に配置した状態で、第1の電極12aが底板3aに設けられた突出部3cの頂部に載置されて、第1の電極12aが突出部3cに半田付によって接地された状態となる。
The three chip capacitors C include a first electrode 12a provided on the insulator 11, and a second electrode 12b provided opposite to the first electrode 12a with the insulator 11 interposed therebetween.
Each of the three chip-type capacitors C is arranged on the outer periphery of the ferrite member 4, and the first electrode 12a is placed on the top of the protruding portion 3c provided on the bottom plate 3a. 12a is in a state of being grounded to the protruding portion 3c by soldering.

そして、この3個のチップ型コンデンサCの第2の電極12bのそれぞれは、第1,第2,第3の中心導体6,7,8のポート部6a、7a、8aに接続されると共に、ポート部6a、7a、8aに接続された第2の電極12bのそれぞれは、多層基板5を介して第3の電極12cに対向して、ポート部6a、7a、8a側のそれぞれには、第1,第2の電極12a、12b間と第2,第3の電極12b、12c間の容量によって形成される整合容量である第1,第2,第3のコンデンサC1,C2,C3を有する。   Each of the second electrodes 12b of the three chip capacitors C is connected to the port portions 6a, 7a, 8a of the first, second, and third center conductors 6, 7, 8, and Each of the second electrodes 12b connected to the port portions 6a, 7a, 8a is opposed to the third electrode 12c through the multilayer substrate 5, and each of the port portions 6a, 7a, 8a side has a second electrode 12b. The first, second, and third capacitors C1, C2, and C3 are matching capacitors formed by the capacitance between the first and second electrodes 12a and 12b and the second and third electrodes 12b and 12c.

更に、第3の電極12cは、後述するように、削る、或いは切断することによって、第2の電極12bとの間の容量(整合容量)を調整できるようになっている。
また、第1,第2,第3のコンデンサC1,C2,C3の第1の電極12aが突出部3cの頂部に載置、半田付けされた状態で、多層基板5がフェライト部材4の上面に載置された際、第1,第2,第3のコンデンサC1,C2,C3の上面と多層基板5の下面が面一状態になるように、突出部3cの高さが形成されている。
Further, the third electrode 12c can be adjusted in capacity (matching capacity) between the third electrode 12c and the second electrode 12b by cutting or cutting, as will be described later.
In addition, the multilayer substrate 5 is placed on the upper surface of the ferrite member 4 with the first electrodes 12a of the first, second, and third capacitors C1, C2, and C3 placed and soldered on the top of the projecting portion 3c. The height of the protruding portion 3c is formed so that the top surfaces of the first, second, and third capacitors C1, C2, and C3 and the bottom surface of the multilayer substrate 5 are flush with each other.

チップ型の抵抗器Rは、対向する端面側に設けられた一対の電極13a、13bを有し、この抵抗器Rは、第3のコンデンサC3の近傍に配置された状態で、一方の電極13aが底板3aに設けられた突出部3の頂部に載置されて、第1の電極13aが突出部3cに半田付によって接地された状態となり、また、他方の電極13bが底板3aから絶縁された状態となっている。
そして、第3の中心導体8のポート部8aは、第3のコンデンサC3の第2の電極12bと共に、抵抗器Rの他方の電極13bに半田によって接続されている。
The chip-type resistor R has a pair of electrodes 13a and 13b provided on opposite end surfaces, and the resistor R is disposed in the vicinity of the third capacitor C3 and has one electrode 13a. Is placed on the top of the protrusion 3 provided on the bottom plate 3a, the first electrode 13a is grounded to the protrusion 3c by soldering, and the other electrode 13b is insulated from the bottom plate 3a. It is in a state.
The port portion 8a of the third central conductor 8 is connected to the other electrode 13b of the resistor R by solder together with the second electrode 12b of the third capacitor C3.

このような構成によって、アイソレータからなる本発明の非可逆回路素子が形成されており、本発明の非可逆回路素子は、外部機器のマザー基板上に面実装されて組み込まれるようになっている。   With such a configuration, the nonreciprocal circuit device of the present invention made of an isolator is formed, and the nonreciprocal circuit device of the present invention is surface-mounted on a mother board of an external device and incorporated.

次に、本発明の非可逆回路素子の整合容量の調整方法を図6に基づいて説明すると、先ず、図6に示すように、第2のヨーク3には、第1,第2,第3のコンデンサC1,C2,C3と抵抗器Rが組み込まれると共に、この第2のヨーク3に組み込まれたフェライト部材5上の第1,第2,第3の中心導体6,7,8が第1,第2,第3のコンデンサC1,C2,C3と抵抗器Rに接続された半製品部材Hを用意する。   Next, a method for adjusting the matching capacity of the non-reciprocal circuit device of the present invention will be described with reference to FIG. 6. First, as shown in FIG. Capacitors C1, C2, C3 and resistor R are incorporated, and the first, second, and third central conductors 6, 7, and 8 on the ferrite member 5 incorporated in the second yoke 3 are the first ones. , Semi-finished product member H connected to second and third capacitors C1, C2, C3 and resistor R is prepared.

そして、図6に示すように、この半製品部材Hは、治具(図示せず)上に支持された状態で、測定装置15を接続すると共に、上部にレーザ装置等からなる整合容量調整用の調整装置16を配置し、且つ、磁石の代用である疑似磁石(ネオマテク)17を配備する。   Then, as shown in FIG. 6, this semi-finished product H is connected to the measuring device 15 while being supported on a jig (not shown), and is used for adjusting the matching capacity composed of a laser device or the like on the upper part. The adjusting device 16 is arranged, and a pseudo magnet (neotech) 17 which is a substitute for the magnet is provided.

次に、疑似磁石(ネオマテク)17によって第1,第2,第3の中心導体6,7,8に磁気バイアスを作用させた状態で、測定装置15によって整合容量等の電気的な特性の測定を行い、この電気的な特性データを監視しながら調整装置16によって、第3の電極12cを削る、或いは切断することによって、整合容量の調整を行うと、その調整が完了する。
そして、この調整が完了した後、半製品部材Hには、磁石2を取り付けた第1のヨーク1が組み合わされると、本発明の非可逆回路素子が製造されるようになる。
Next, in a state where a magnetic bias is applied to the first, second, and third center conductors 6, 7, and 8 by the pseudo magnet (neomatec) 17, measurement of electrical characteristics such as matching capacitance is performed by the measuring device 15. If the matching capacitor is adjusted by cutting or cutting the third electrode 12c by the adjusting device 16 while monitoring the electrical characteristic data, the adjustment is completed.
And after this adjustment is completed, when the 1st yoke 1 which attached the magnet 2 is combined with the semi-finished product member H, the nonreciprocal circuit element of this invention comes to be manufactured.

また、図4は本発明の非可逆回路素子の第2実施例を示し、この第2実施例の構成を説明すると、多層基板5の上面には、第3の電極12cを形成するための幅広の導電体14が設けられ、この導電体14は、ポート部6a、7a、8aに接続された第2の電極12bと対向し、且つ、第2の電極12bよりも広い面積で形成され、この導電体14、又は導電体14と多層基板5に直線状のスリット部14aを設けて、容量調整用の突出部14bからなる第3の電極12cが設けられ、この突出部14bの位置で、コンデンサの整合容量を調整するようにしたものである。   FIG. 4 shows a second embodiment of the non-reciprocal circuit device according to the present invention. The configuration of the second embodiment will be described. A wide width for forming the third electrode 12 c is formed on the upper surface of the multilayer substrate 5. The conductor 14 is formed so as to face the second electrode 12b connected to the port portions 6a, 7a, 8a and to have a larger area than the second electrode 12b. The conductor 14 or the conductor 14 and the multilayer substrate 5 are provided with a linear slit portion 14a, and a third electrode 12c including a capacitance adjusting projection 14b is provided. At the position of the projection 14b, a capacitor is provided. The matching capacity is adjusted.

その他の構成は、上記の第1実施例と同様の構成を有し、同一部品に同一番号を付し、ここではその説明を省略する。   Other configurations are the same as those in the first embodiment, and the same parts are denoted by the same reference numerals, and the description thereof is omitted here.

また、図5は本発明の非可逆回路素子の第3実施例を示し、この第3実施例の構成を説明すると、多層基板5の上面には、第3の電極12cを形成するための幅広の導電体14が設けられ、この導電体14は、ポート部6a、7a、8aに接続された第2の電極12bと対向し、且つ、第2の電極12bよりも広い面積で形成され、この導電体14、又は導電体14と多層基板5にコ字状のスリット部14aを設けて、容量調整用の突出部14bからなる第3の電極12cが設けられ、この突出部14bの位置で、コンデンサの整合容量を調整するようにしたものである。   FIG. 5 shows a third embodiment of the non-reciprocal circuit device according to the present invention. The configuration of the third embodiment will be described. A wide width for forming the third electrode 12c is formed on the upper surface of the multilayer substrate 5. FIG. The conductor 14 is formed so as to face the second electrode 12b connected to the port portions 6a, 7a, 8a and to have a larger area than the second electrode 12b. The conductor 14 or the conductor 14 and the multilayer substrate 5 are provided with a U-shaped slit portion 14a, and a third electrode 12c including a capacitance adjusting projection 14b is provided. At the position of the projection 14b, The matching capacity of the capacitor is adjusted.

その他の構成は、上記の第1実施例と同様の構成を有し、同一部品に同一番号を付し、ここではその説明を省略する。   Other configurations are the same as those in the first embodiment, and the same parts are denoted by the same reference numerals, and the description thereof is omitted here.

また、上記実施例は、アイソレータに適用されたもので説明したが、抵抗器Rを無くしたサーキュレータに適用しても良い。   Moreover, although the said Example was demonstrated as what was applied to the isolator, you may apply to the circulator which eliminated the resistor R.

本発明の非可逆回路素子の第1実施例に係る要部断面図。The principal part sectional drawing which concerns on 1st Example of the nonreciprocal circuit device of this invention. 本発明の非可逆回路素子の第1実施例に係り、第1のヨークと磁石を取り去った状態を示す平面図。The top view which concerns on 1st Example of the nonreciprocal circuit device of this invention, and shows the state which removed the 1st yoke and the magnet. 本発明の非可逆回路素子の第1実施例に係る多層基板の下面図。The bottom view of the multilayer substrate concerning the 1st example of the nonreciprocal circuit device of the present invention. 本発明の非可逆回路素子の第2実施例に係る要部の平面図。The top view of the principal part which concerns on 2nd Example of the nonreciprocal circuit device of this invention. 本発明の非可逆回路素子の第3実施例に係る要部の平面図。The top view of the principal part which concerns on 3rd Example of the nonreciprocal circuit device of this invention. 本発明の非可逆回路素子の容量調整方法を説明するための説明図。Explanatory drawing for demonstrating the capacity | capacitance adjustment method of the nonreciprocal circuit element of this invention. 従来の非可逆回路素子の平面図。The top view of the conventional nonreciprocal circuit device. 従来の非可逆回路素子の分解斜視図。The disassembled perspective view of the conventional nonreciprocal circuit device.

符号の説明Explanation of symbols

1:第1のヨーク
1a:上板
1b:側板
2:磁石
3:第2のヨーク
3a:底板
3b:側板
3c:突出部
4:フェライト部材
5:多層基板
5a:孔
6:第1の中心導体
6a:ポート部
6b:アース部
7:第2の中心導体
7a:ポート部
7b:アース部
8:第3の中心導体
8a:ポート部
8b:アース部
9a、9b:接続導体
10:半田
C1:第1のコンデンサ
C2:第2のコンデンサ
C3:第3のコンデンサ
C:チップ型コンデンサ
11:絶縁体
12a:第1の電極
12b:第2の電極
12c:第3の電極
R:抵抗器
13a:電極
13b:電極
14:導電体
14a:スリット部
14b:突出部
H:半製品部材
15:測定装置
16:調整装置
17:疑似磁石
1: First yoke 1a: Upper plate 1b: Side plate 2: Magnet 3: Second yoke 3a: Bottom plate 3b: Side plate 3c: Projection part 4: Ferrite member 5: Multilayer substrate 5a: Hole 6: First central conductor 6a: Port portion 6b: Ground portion 7: Second central conductor 7a: Port portion 7b: Ground portion 8: Third central conductor 8a: Port portion 8b: Ground portion 9a, 9b: Connection conductor 10: Solder C1: No. 1 capacitor C2: second capacitor C3: third capacitor C: chip capacitor 11: insulator 12a: first electrode 12b: second electrode 12c: third electrode R: resistor 13a: electrode 13b : Electrode 14: Conductor 14a: Slit part 14b: Protruding part H: Semi-finished product member 15: Measuring device 16: Adjustment device 17: Pseudo magnet

Claims (5)

平板状のフェライト部材と、このフェライト部材上に位置し、誘電体層を介して所定の角度で交叉した状態で互いに絶縁された第1,第2,第3の中心導体を有する多層基板と、前記中心導体上に配置された磁石と、この磁石の上面を覆うように配置された第1のヨークと、前記フェライト部材の下面側を載置する底板、及びこの底板から折り曲げられて上方に延びる側板を有し、前記第1のヨークとで磁気閉回路を構成する第2のヨークと、この第2のヨーク内に配置され、前記中心導体に接続されるチップ型コンデンサとを備え、前記中心導体は、前記チップ型コンデンサに接続されるポート部と、前記第2のヨークに接地されるアース部を有し、前記チップ型コンデンサは、絶縁体と、この絶縁体を挟んで対向して設けられた第1,第2の電極を有し、前記チップ型コンデンサの前記第1の電極が前記底板に接続されて接地されると共に、前記多層基板の下面に引き出された前記中心導体の前記ポート部は、前記第2の電極に接続され、前記多層基板の上面には、前記第2の電極と対向する位置に設けられ、前記第2のヨークに接地された第3の電極が設けられて、前記ポート部側に形成されるコンデンサは、前記第1,第2の電極間と前記第2,第3の電極間の容量で形成されたことを特徴とする非可逆回路素子。 A multi-layer substrate having a flat ferrite member and first, second, and third central conductors located on the ferrite member and insulated from each other at a predetermined angle through a dielectric layer; A magnet disposed on the central conductor, a first yoke disposed so as to cover the upper surface of the magnet, a bottom plate on which the lower surface side of the ferrite member is placed, and bent upward from the bottom plate. A second yoke having a side plate and constituting a magnetic closed circuit with the first yoke; and a chip capacitor disposed in the second yoke and connected to the central conductor; The conductor has a port portion connected to the chip-type capacitor and a ground portion grounded to the second yoke, and the chip-type capacitor is provided to face the insulator with the insulator interposed therebetween. 1st, 1st The first electrode of the chip capacitor is connected to the bottom plate and grounded, and the port portion of the central conductor drawn to the lower surface of the multilayer substrate includes the second electrode Connected to an electrode, provided on the upper surface of the multilayer substrate at a position facing the second electrode, and provided with a third electrode grounded to the second yoke and formed on the port portion side The nonreciprocal circuit device is characterized in that the capacitor is formed by a capacitance between the first and second electrodes and between the second and third electrodes. 前記コンデンサは、前記第3の電極を削る、或いは切断することによって整合容量を調整するようにしたことを特徴とする請求項1記載の非可逆回路素子。 2. The nonreciprocal circuit device according to claim 1, wherein the capacitor is configured to adjust a matching capacitance by cutting or cutting the third electrode. 3. 前記第3の電極は、容量調整用の突出部が設けられ、前記突出の箇所で、容量を調整するようにしたことを特徴とする請求項2記載の非可逆回路素子。 3. The nonreciprocal circuit device according to claim 2, wherein the third electrode is provided with a protruding portion for adjusting a capacitance, and the capacitance is adjusted at the protruding portion. 前記突出部は、前記第3の電極を形成するための導電体、又はこの導電体と前記多層基板にスリット部が設けられて形成されたことを特徴とする請求項3記載の非可逆回路素子。 4. The nonreciprocal circuit device according to claim 3, wherein the protruding portion is formed of a conductor for forming the third electrode, or a slit portion provided in the conductor and the multilayer substrate. . 前記多層基板の上面には、前記第1,第2,第3の中心導体の前記アース部が設けられ、前記第3の電極と前記アース部が前記第2のヨークの前記側板に接続されて接地されたことを特徴とする前記1から4の何れかに非可逆回路素子。
The ground portion of the first, second and third center conductors is provided on the upper surface of the multilayer substrate, and the third electrode and the ground portion are connected to the side plate of the second yoke. The nonreciprocal circuit device according to any one of 1 to 4, wherein the nonreciprocal circuit device is grounded.
JP2004337265A 2004-11-22 2004-11-22 Non-reciprocal circuit element Expired - Fee Related JP4063816B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004337265A JP4063816B2 (en) 2004-11-22 2004-11-22 Non-reciprocal circuit element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004337265A JP4063816B2 (en) 2004-11-22 2004-11-22 Non-reciprocal circuit element

Publications (2)

Publication Number Publication Date
JP2006148646A true JP2006148646A (en) 2006-06-08
JP4063816B2 JP4063816B2 (en) 2008-03-19

Family

ID=36627803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004337265A Expired - Fee Related JP4063816B2 (en) 2004-11-22 2004-11-22 Non-reciprocal circuit element

Country Status (1)

Country Link
JP (1) JP4063816B2 (en)

Also Published As

Publication number Publication date
JP4063816B2 (en) 2008-03-19

Similar Documents

Publication Publication Date Title
US20060022766A1 (en) High frequency circuit module having non-reciprocal circuit element
JP4063816B2 (en) Non-reciprocal circuit element
JP2006211548A (en) Nonreciprocal circuit element and transmission/reception module employing this nonreciprocal circuit element
JP2003188608A (en) Nonreciprocal circuit elements
JP2005236366A (en) Nonreciprocal circuit element
JP3939622B2 (en) Non-reciprocal circuit element, isolator, and non-reciprocal circuit element manufacturing method
US20050174187A1 (en) Non-reciprocal circuit device including multilayer board
JP2006303596A (en) Nonreciprocal circuit element
JP2006148217A (en) Non-reciprocal circuit element
JP2006148218A (en) Non-reciprocal circuit element
JP2005244586A (en) Non-reciprocal circuit element
JP3717384B2 (en) Circulator
JP2005260498A (en) Non-reciprocal circuit element
JP3660316B2 (en) Non-reciprocal circuit element
JP2002299912A (en) Non-reciprocal circuit element and manufacturing method of the same
JP2006222880A (en) Irreversible circuit element
JP2006222678A (en) Irreversible circuit element
JP2005244585A (en) Isolator
JP2003204208A (en) Non-reciprocal circuit element
JP2006303597A (en) Nonreciprocal circuit element
JP2007129314A (en) Non-reciprocating circuit element
JP2005223728A (en) Nonreciprocal circuit element
JP2006129317A (en) Non-reciprocal circuit element
JP2006094289A (en) Nonreciprocal circuit element
JP2002033606A (en) Electronic circuit unit provided with circulator

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20060925

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070904

A521 Written amendment

Effective date: 20071001

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20071211

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071225

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees