JP2006140761A - Ethernet load tester - Google Patents

Ethernet load tester Download PDF

Info

Publication number
JP2006140761A
JP2006140761A JP2004328475A JP2004328475A JP2006140761A JP 2006140761 A JP2006140761 A JP 2006140761A JP 2004328475 A JP2004328475 A JP 2004328475A JP 2004328475 A JP2004328475 A JP 2004328475A JP 2006140761 A JP2006140761 A JP 2006140761A
Authority
JP
Japan
Prior art keywords
frame
time
test
test frame
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004328475A
Other languages
Japanese (ja)
Inventor
Kenji Takahashi
賢司 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2004328475A priority Critical patent/JP2006140761A/en
Publication of JP2006140761A publication Critical patent/JP2006140761A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an ethernet load tester which accurately and easily measures pose response time which is a kind of an IEEE802.3x flow control function mounted on a switch or the like belonging to a layer 2 particularly regarding the ethernet load tester for measuring an inter-frame gap. <P>SOLUTION: The ethernet load tester is provided with a transmission means for repeatedly transmitting a test frame to an object to be measured having a memory, a reception means for receiving the test frame looped back from the memory, and a pose frame transmission means for transmitting a pose frame for determining the time to store the test frame in the memory. An inter-frame gap measurement means for measuring the inter-frame gap enlarged by the pose frame is provided. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、インターフレームギャップ(以下「IFG」ともいう。)を測定するイーサネット(登録商標)負荷試験器に関し、特にレイヤ2に属するスイッチ等に実装されるIEEE802.3xフロー制御機能の一種であるポーズレスポンス時間を正確かつ容易に測定するイーサネット負荷試験器に関する。   The present invention relates to an Ethernet (registered trademark) load tester that measures an inter-frame gap (hereinafter also referred to as “IFG”), and is particularly a kind of IEEE 802.3x flow control function implemented in a switch or the like belonging to layer 2. The present invention relates to an Ethernet load tester that accurately and easily measures pause response time.

一般に、イーサネットを搭載したネットワーク機器 (メディアコンバータ、LANスイッチ、ルータ、伝送装置)の開発、製造時の性能評価や、IPネットワーク構築時のネットワークパフォーマンス検証に有効なスループットの測定、遅延時間の測定には、イーサネット負荷試験器と呼ばれる測定装置が必要とされる。   In general, for the development of network devices (media converters, LAN switches, routers, transmission devices) equipped with Ethernet, performance evaluation at the time of manufacturing, network throughput verification for IP network construction, measurement of throughput, delay time measurement A measurement device called an Ethernet load tester is required.

また、この様なイーサネット負荷試験器の機能の一つにポーズレスポンス時間測定がある。ポーズレスポンス時間測定とは、イーサネット負荷試験器からネットワーク機器に対して設定時間試験フレームを出力しない旨の命令(以下、ポーズフレームともいう。)を出力し、この命令を受けたネットワーク機器が命令どおりに動作するか試験するものである。この様なインターフレームギャップを測定する技術としては特許文献1のようなものがある。   One of the functions of such an Ethernet load tester is pause response time measurement. Pause response time measurement means that the Ethernet load tester outputs a command not to output the set time test frame to the network device (hereinafter also referred to as pause frame), and the network device that receives this command follows the command. It is to test whether it works. As a technique for measuring such an interframe gap, there is a technique as described in Patent Document 1.

特開2004−120504号公報JP 2004-120504 A

以下、イーサネット負荷試験器の接続例である図3を用いて、イーサネット負荷試験器の使用方法について説明する。イーサネット負荷試験器1は、ポーズレスポンスを測定する機器である。被測定対象200は、スイッチ等のネットワーク機器であり、図示しないバッファ(メモリ)を備え、LANケーブルなどの通信回線を介してイーサネット負荷試験器1に接続されている。イーサネット負荷試験器1のポートaは被測定対象200のポートnに接続され、ポートbはポートmに接続されている。   Hereinafter, the usage method of the Ethernet load tester will be described with reference to FIG. 3 which is a connection example of the Ethernet load tester. The Ethernet load tester 1 is a device that measures a pause response. The measurement target 200 is a network device such as a switch, includes a buffer (memory) (not shown), and is connected to the Ethernet load tester 1 via a communication line such as a LAN cable. The port a of the Ethernet load tester 1 is connected to the port n of the measurement target 200, and the port b is connected to the port m.

次に、図3のイーサネット負荷試験器1の構成を図4を用いて詳細に説明する。イーサネット負荷試験器1は、制御部2、送信用CPU/IF3、送信フレーム制御部4、送信フレーム生成部5、送信フレームパターン用メモリ6、物理層デバイス7、受信フレーム終端部8、受信フレーム統計部9、受信用CPU/IF10a、キャプチャメモリ11、キャプチャ制御部12を備える。また、図4は図3のポートa側のブロック図であるが、図3のポートa、b、・・・ごとに図4の構成が存在するので、図4と同様な構成が図3のポートb側にも存在するが、説明を省略する。   Next, the configuration of the Ethernet load tester 1 in FIG. 3 will be described in detail with reference to FIG. The Ethernet load tester 1 includes a control unit 2, a transmission CPU / IF 3, a transmission frame control unit 4, a transmission frame generation unit 5, a transmission frame pattern memory 6, a physical layer device 7, a reception frame termination unit 8, and reception frame statistics. Unit 9, a receiving CPU / IF 10a, a capture memory 11, and a capture control unit 12. 4 is a block diagram on the side of the port a in FIG. 3. Since the configuration of FIG. 4 exists for each of the ports a, b,... In FIG. Although it exists on the port b side, the description is omitted.

制御部2はイーサネット負荷試験器1全体を制御する。送信用CPU/IF3は、制御部2と送信フレーム制御部4のインターフェースであり、制御部2から出力される命令を送信フレーム制御部4に伝送する。送信フレーム制御部4は、制御部2の命令に基づいて送信フレーム生成部5に対して、送信フレームパターン用メモリ6に記憶された試験フレームやポーズフレームのうち送信すべきフレームを選択する。   The control unit 2 controls the entire Ethernet load tester 1. The transmission CPU / IF 3 is an interface between the control unit 2 and the transmission frame control unit 4, and transmits a command output from the control unit 2 to the transmission frame control unit 4. The transmission frame control unit 4 selects a frame to be transmitted from the test frames and pause frames stored in the transmission frame pattern memory 6 with respect to the transmission frame generation unit 5 based on an instruction from the control unit 2.

送信フレーム生成部5は、送信フレームパターン用メモリ6に記憶されている種々のフレームを読み出して、このフレームに所定の情報を付加して物理層デバイス7を介して被測定対象200に送信する。ここで所定の情報には、例えば試験フレームの送信時刻等が含まれる。送信フレームパターン用メモリ6には、試験フレームやポーズフレームなどが記憶されている。   The transmission frame generation unit 5 reads various frames stored in the transmission frame pattern memory 6, adds predetermined information to the frames, and transmits the frames to the measurement target 200 via the physical layer device 7. Here, the predetermined information includes, for example, the transmission time of the test frame. The transmission frame pattern memory 6 stores a test frame, a pause frame, and the like.

物理層デバイス7は試験フレームを物理層レベルで終端する。また、ポートaは図3のポートaに対応しており、このポートaから図3の被測定対象200のポートnに試験フレームが出力される。一方、ポートxも図3のポートaに対応するが、こちらは図3の被測定対象200のポートnから出力された試験フレームが入力されるポートである。また、図3のポートbに対応する図4のポートbから被測定対象200のポートmに試験フレームが出力され、図4の受信用のポートyに被測定対象200のポートmから試験信号が入力されるが、上述の様に構成が同様なので図示を省略する。   The physical layer device 7 terminates the test frame at the physical layer level. The port a corresponds to the port a in FIG. 3, and a test frame is output from the port a to the port n of the measurement target 200 in FIG. On the other hand, the port x also corresponds to the port a in FIG. 3, but this is the port to which the test frame output from the port n of the measurement target 200 in FIG. 3 is input. Further, a test frame is output from the port b of FIG. 4 corresponding to the port b of FIG. 3 to the port m of the measurement target 200, and a test signal is transmitted from the port m of the measurement target 200 to the reception port y of FIG. Although it is input, since the configuration is the same as described above, the illustration is omitted.

受信フレーム終端部8は物理層デバイス7を介して入力された試験フレームの正常・異常(エラーフレーム)を検出する。受信フレーム統計部9は、制御部2でフレームの正常・異常を判別するために、受信フレーム終端部8から入力される試験フレームの正常フレーム数、異常フレーム数(エラーフレーム数)を積算等して、受信用CPU/IF10aに出力する。   The reception frame termination unit 8 detects normality / abnormality (error frame) of the test frame input via the physical layer device 7. The received frame statistics unit 9 adds up the number of normal frames and the number of abnormal frames (number of error frames) of the test frames input from the received frame termination unit 8 so that the control unit 2 can determine whether the frame is normal or abnormal. Output to the receiving CPU / IF 10a.

受信用CPU/IF10aは、受信フレーム統計部9が算出した統計結果を制御部2に通知する。キャプチャメモリ11は受信フレーム終端部8を介して入力された試験フレームをキャプチャして記憶し、キャプチャ制御部12の命令に基づいて試験フレームを受信用CPU/IF10aを介して制御部2に出力する。キャプチャ制御部12はキャプチャメモリ11のキャプチャ動作を制御する。   The reception CPU / IF 10 a notifies the control unit 2 of the statistical result calculated by the reception frame statistical unit 9. The capture memory 11 captures and stores the test frame input via the reception frame termination unit 8, and outputs the test frame to the control unit 2 via the reception CPU / IF 10a based on a command from the capture control unit 12. . The capture control unit 12 controls the capture operation of the capture memory 11.

次に、図3の動作を「試験フレームの送信動作」、「ポーズフレーム送信動作」、「試験フレーム受信動作」に分けて図4を参照して説明する。   Next, the operation of FIG. 3 will be described with reference to FIG. 4 by dividing it into “test frame transmission operation”, “pause frame transmission operation”, and “test frame reception operation”.

まず「試験フレーム送信動作」について説明する。イーサネット負荷試験器1は、ポートaから繰返して試験フレームを出力する。ここで試験フレームは例えば、図5(ア)の様に送信レート100%(すなわちインターフレームギャップ:12バイト、速度100Mbpsの場合960nsに相当)からなる。   First, the “test frame transmission operation” will be described. The Ethernet load tester 1 repeatedly outputs a test frame from the port a. Here, for example, the test frame has a transmission rate of 100% as shown in FIG. 5A (that is, 960 ns when the interframe gap is 12 bytes and the speed is 100 Mbps).

制御部2に接続される図示しない制御端末PCから試験フレームの送信レートを100%とする命令が入力され、この命令が制御部2、送信用CPU/IF3、送信フレーム制御部4を介して送信フレーム生成部5に出力される。送信フレーム生成部5は送信フレームパターン用メモリ6に記憶された試験フレームの中から制御端末PCによって入力された試験フレームを選択して物理層デバイス7のポートaから送信レート100%の試験フレームを出力する。この試験フレームは図5(ア)の様に表わされ、インターフレームギャップの間隔(例えば12バイト)を保ちながら繰返して送信される。   A command for setting the test frame transmission rate to 100% is input from a control terminal PC (not shown) connected to the control unit 2, and this command is transmitted via the control unit 2, the transmission CPU / IF 3, and the transmission frame control unit 4. It is output to the frame generation unit 5. The transmission frame generation unit 5 selects a test frame input by the control terminal PC from the test frames stored in the transmission frame pattern memory 6 and outputs a test frame having a transmission rate of 100% from the port a of the physical layer device 7. Output. This test frame is represented as shown in FIG. 5A, and is repeatedly transmitted while maintaining an interframe gap interval (for example, 12 bytes).

この試験フレームは、図3の被測定対象200のポートnに入力され、内部バッファに蓄積される。そしてある時間経過後に、試験フレームはポートmから出力され、イーサネット負荷試験器1のポートbに入力される。以下、被測定対象200はイーサネット負荷試験器からポーズフレームを受信することにより試験フレームの出力を停止するが、そのポーズ時間の設定を行う「ポーズフレームの送信動作」を図4を参照して説明する。   This test frame is input to the port n of the measurement target 200 in FIG. 3 and stored in the internal buffer. After a certain period of time, the test frame is output from the port m and input to the port b of the Ethernet load tester 1. Hereinafter, the measurement target 200 stops outputting the test frame by receiving the pause frame from the Ethernet load tester. The “pause frame transmission operation” for setting the pause time will be described with reference to FIG. To do.

なお、「ポーズフレーム送信動作」に使用されるポーズフレームには、ポーズタイム(停止時間)を指定できるフィールドが2バイトあり、イーサネット負荷試験器では、このポーズタイムを最小0スロットタイム(ポーズ解除)から最大65535スロットタイム(停止時間、335.5msに相当)の範囲で任意に設定することができる。   The pause frame used for the “pause frame transmission operation” has a 2-byte field for specifying the pause time (stop time). The Ethernet load tester uses this pause time as a minimum of 0 slot time (pause release). To a maximum of 65535 slot times (corresponding to the stop time, 335.5 ms).

ポーズ時間の設定は、図3のポートbからポーズフレームが被測定対象200のポートmに入力されることにより行なわれる。まず、図4の制御部2に対応する図示しない制御部に制御端末PCからポーズフレームの設定時間を例えば335.5msとする命令が入力される。この様子を示したのが図5の(イ)であり、繰り返して送信される試験フレーム間のインターフレームギャップを維持しつつ、ここではパターンcとパターンdの間にポーズフレームを送信する。   The pause time is set by inputting a pause frame from the port b in FIG. First, a command for setting the pause frame setting time to, for example, 335.5 ms is input from the control terminal PC to a control unit (not shown) corresponding to the control unit 2 in FIG. This situation is shown in FIG. 5A, in which a pause frame is transmitted between pattern c and pattern d while maintaining an interframe gap between test frames transmitted repeatedly.

そして、この命令が送信用CPU/IF3、送信フレーム制御部4に対応する図示しないCPU/IF、送信フレーム制御部を介して送信フレーム生成部(図示せず)に出力される。送信フレーム生成部は送信フレームパターン用メモリ(図示せず)に記憶されたポーズフレームの中から制御端末PCによって入力されたポースフレームを選択して物理層デバイスのポートbから設定時間が335.5msのポーズフレームを出力する。この様にしてポーズフレームの送信動作が終了する。   Then, this command is output to a transmission frame generation unit (not shown) via the CPU / IF 3 and the transmission frame control unit (not shown) corresponding to the transmission CPU / IF 3 and the transmission frame control unit 4. The transmission frame generation unit selects the port frame input by the control terminal PC from the pause frames stored in the transmission frame pattern memory (not shown), and the set time from the port b of the physical layer device is 335.5 ms. Output the pause frame. In this way, the pause frame transmission operation ends.

次に、図3の「試験フレームの受信動作」を図4を参照して説明する。被測定対象200のポートmから出力された試験フレームは、上述のポーズフレームを受信すると試験フレームの転送を停止する。被測定対象200はポーズ時間(335.5ms)を経過すると、ポートmからポートb(すなわち、図4ではポートxに対応するポートy)に出力される。以下、このポートbに入力される試験フレームの「受信動作」を図4を参照して説明する。ただし、ポートyに対応する受信系統は図示していないので、ここでは同様の構成から成るポートxを含む受信系統のブロック図(符号7、8、9、10、11、12)に置き換えて説明する。   Next, the “test frame reception operation” of FIG. 3 will be described with reference to FIG. When the test frame output from the port m of the measurement target 200 receives the pause frame described above, the transfer of the test frame is stopped. When the pause time (335.5 ms) elapses, the measurement target 200 is output from the port m to the port b (that is, the port y corresponding to the port x in FIG. 4). Hereinafter, the “reception operation” of the test frame input to the port b will be described with reference to FIG. However, since the reception system corresponding to the port y is not shown in the figure, the block diagram (reference numerals 7, 8, 9, 10, 11, 12) of the reception system including the port x having the same configuration will be described here. To do.

試験フレームは物理層7のポートxを介して受信フレーム終端部8に入力される。この試験フレームは、受信フレーム終端部8で正常・異常(エラーフレーム)が検出され、受信フレーム統計部9に出力され、受信フレーム統計部9で正常フレーム数、異常フレーム数(エラーフレーム数)が積算等される。   The test frame is input to the reception frame termination unit 8 via the port x of the physical layer 7. The test frame is detected as normal / abnormal (error frame) by the reception frame termination unit 8 and is output to the reception frame statistics unit 9. The reception frame statistics unit 9 determines the number of normal frames and the number of abnormal frames (number of error frames). Accumulated.

一方、受信フレーム終端部8から分岐した試験フレームは、キャプチャ制御部12の制御によりキャプチャメモリ11でキャプチャされ、受信用CPU/IF10aを介して制御部2に出力される。   On the other hand, the test frame branched from the reception frame termination unit 8 is captured by the capture memory 11 under the control of the capture control unit 12, and is output to the control unit 2 via the reception CPU / IF 10a.

そして、キャプチャされた情報は、制御部2に接続された図示しない制御端末PCの表示部により表示され、操作者は目視によりインターフレームギャップを確認する。図5(ウ)では、パターン3とパターン4の間のインターフレームギャップが「ポーズフレーム送信動作」により拡大されているので、繰り返して受信される試験フレームのインターフレームギャップ(960ns)にポーズフレームによる設定時間(335.5ms)を加算した値から試験フレームのフレーム長を引いた値(時間)について操作者は制御端末PCの表示部で確認することになる。   The captured information is displayed on a display unit of a control terminal PC (not shown) connected to the control unit 2, and the operator visually confirms the interframe gap. In FIG. 5 (c), the interframe gap between pattern 3 and pattern 4 is expanded by the “pause frame transmission operation”, so the interframe gap (960 ns) of the test frame that is repeatedly received depends on the pause frame. The operator confirms the value (time) obtained by subtracting the frame length of the test frame from the value obtained by adding the set time (335.5 ms) on the display unit of the control terminal PC.

理論上キャプチャメモリ11の容量が大きければ試験フレームを多数キャプチャすることができるので、全ての試験フレームをキャプチャし、試験フレームのΔ(デルタ)時間(第1の試験フレームが到着した時刻から第2の試験フレームが到着するまでの時刻)から、試験フレーム長の時間を差し引いたインターフレームギャップを測定することはできる。   Theoretically, if the capacity of the capture memory 11 is large, a large number of test frames can be captured. Therefore, all test frames are captured, and Δ (delta) time of the test frame (second time from the time when the first test frame arrives) The interframe gap can be measured by subtracting the time of the test frame length from the time until the test frame arrives.

しかし、キャプチャメモリ11は、ハードウェアの制約等で容量が小さい場合がある。したがって、キャプチャメモリ11の容量を超えてしまうことにより、ポーズフレームにより拡大されている所望のインターフレームギャップを測定できない場合がある。   However, the capture memory 11 may have a small capacity due to hardware restrictions. Therefore, when the capacity of the capture memory 11 is exceeded, a desired interframe gap that is enlarged by the pause frame may not be measured.

特に、被測定対象200の性能を高精度に測定し得る送信レート100%(IFG:12バイト)からなる試験フレームを選択し測定した場合には、所定の時間に転送される試験フレームの数が多くなるため、キャプチャメモリ11の容量が足りなくなって測定できなくなる場合が多い。   In particular, when a test frame having a transmission rate of 100% (IFG: 12 bytes) capable of measuring the performance of the measurement target 200 with high accuracy is selected and measured, the number of test frames transferred at a predetermined time is determined. In many cases, the capacity of the capture memory 11 becomes insufficient and measurement cannot be performed.

具体的には、通信速度100M、試験フレーム長64バイト、送信レート100%の試験フレームでは、1秒間に148,809フレームの試験フレームが送信されるが、キャプチャメモリ11でキャプチャし得る試験フレーム数はこれに対して十分小さく、全ての試験フレームをキャプチャしたのではメモリ11の容量が足りなくなる。   Specifically, in a test frame having a communication speed of 100 M, a test frame length of 64 bytes, and a transmission rate of 100%, test frames of 148,809 frames are transmitted per second, but the number of test frames that can be captured by the capture memory 11 Is sufficiently small, and the capacity of the memory 11 becomes insufficient when all the test frames are captured.

また、キャプチャメモリ11でキャプチャされた結果は図示しない制御端末PCの表示部等により確認できるが、この中からポーズフレームによりインターフレームギャップが広がった試験フレームを検索するには目視により行なう必要があり、多数の試験フレームの情報を解析しなければならず作業効率が悪いという問題点がある。   Further, the result captured by the capture memory 11 can be confirmed by a display unit or the like of the control terminal PC (not shown), but it is necessary to visually check a test frame in which the interframe gap is widened by a pause frame. However, there is a problem that work efficiency is poor because information on a large number of test frames must be analyzed.

さらに、ポーズフレームにはポーズタイム(停止時間)を指定できるフィールドが2バイトあるため、ポーズタイム(ポーズフレームにより試験フレームを被測定対象200のバッファに停止させる時間をいう。)を最小値である0ストットタイム(データを送るための時間間隔をいう。)から最大値である65535スロットタイム(時間に換算すると335.5ms)まで任意に設定することが可能であるが、送信レートが10ms以下の場合には、ポーズレスポンス時間を測定することができない場合がある。   Furthermore, since the pause frame has a 2-byte field in which the pause time (stop time) can be specified, the pause time (which means the time during which the test frame is stopped in the buffer of the measurement target 200 by the pause frame) is the minimum value. It can be set arbitrarily from 0 stop time (referred to as the time interval for sending data) to 65535 slot time (335.5 ms in terms of time), which is the maximum value, but the transmission rate is 10 ms or less. In some cases, the pause response time may not be measured.

すなわち、例えば被測定対象200のポートmにおいて10msのポーズレスポンス時間を測定したい場合には、イーサネット負荷試験のポートaの送信フレームには、送信レート100%(IFG:12バイト)の試験フレームを設定し、ポートbの送信フレームにはポーズフレームを設定する必要があるが、ポーズフレームの送信レートが10ms以下とした場合は、ポーズタイムが終了する前に新たなポーズフレームを送信してしまうため、被測定対象200としては、フロー制御が解除できない状態となり、ポーズレスポンス時間を測定することができない。   That is, for example, when it is desired to measure a pause response time of 10 ms at the port m of the measurement target 200, a test frame with a transmission rate of 100% (IFG: 12 bytes) is set in the transmission frame of the port a of the Ethernet load test. However, it is necessary to set a pause frame for the transmission frame of port b, but if the transmission rate of the pause frame is set to 10 ms or less, a new pause frame is transmitted before the pause time ends. As the measurement target 200, the flow control cannot be canceled, and the pause response time cannot be measured.

したがって、10msのポーズレスポンス時間を測定した場合は、図3のポートbから送信する送信レートは10ms以上とする必要があり、ポーズタイムを考慮した測定方法や測定器の設定が必要とされ、操作が煩雑である。   Therefore, when the pause response time of 10 ms is measured, the transmission rate transmitted from the port b in FIG. 3 needs to be 10 ms or more, and it is necessary to set the measurement method and measuring instrument considering the pause time. Is complicated.

本発明は、インターフレームギャップを測定するイーサネット負荷試験器に関し、特にレイヤ2に属するスイッチ等に実装されるIEEE802.3xフロー制御機能の一種であるポーズレスポンス時間を正確かつ容易に測定するイーサネット負荷試験器を提供することを目的とする。   The present invention relates to an Ethernet load tester for measuring an interframe gap, and in particular, an Ethernet load test for accurately and easily measuring a pause response time, which is a kind of IEEE 802.3x flow control function implemented in a switch or the like belonging to layer 2. The purpose is to provide a vessel.

このような課題を達成するために、請求項1記載の発明は、
メモリを備える被測定対象に繰返して試験フレームを送信する送信手段と、
前記メモリからループバックされた前記試験フレームを受信する受信手段と、
前記試験フレームを前記メモリに蓄積する時間を決定するポーズフレームを送信するポーズフレーム送信手段と
を備えるイーサネット負荷試験器において、
前記ポーズフレームにより拡大されたインターフレームギャップを測定するインターフレームギャップ測定手段を備える。
In order to achieve such a problem, the invention described in claim 1
Transmitting means for repeatedly transmitting a test frame to a measurement target including a memory;
Receiving means for receiving the test frame looped back from the memory;
An Ethernet load tester comprising: a pause frame transmitting means for transmitting a pause frame for determining a time for storing the test frame in the memory;
Inter-frame gap measuring means for measuring an inter-frame gap enlarged by the pause frame.

また、請求項2記載の発明は、請求項1記載の発明において、
前記インターフレームギャップ測定手段は、前記受信手段が第1の試験フレームを受信した時刻から第2の試験フレームを受信した時刻までの時間を求め、この時間から前記第1又は第2の試験フレームの伝送時間を引くことにより前記インターフレームギャップを算出する。
The invention according to claim 2 is the invention according to claim 1,
The inter-frame gap measuring means obtains a time from the time when the receiving means receives the first test frame to the time when the second test frame is received, and from this time, the first or second test frame The interframe gap is calculated by subtracting the transmission time.

また、請求項3記載の発明は、請求項1記載の発明において、
前記インターフレームギャップ測定手段は、前記送信手段で第1の試験フレームを送信した時刻から、前記受信手段で前記第1の試験フレームを受信する時刻を求めるカウンタを備え、
前記カウンタがカウントした時間から前記第1又の試験フレームの伝送時間を引くことにより前記インターフレームギャップを算出する。
The invention according to claim 3 is the invention according to claim 1,
The inter-frame gap measuring unit includes a counter for obtaining a time at which the receiving unit receives the first test frame from a time at which the transmitting unit transmits the first test frame.
The interframe gap is calculated by subtracting the transmission time of the first or test frame from the time counted by the counter.

また、請求項4記載の発明は、請求項1記載の発明において、
前記第1及び第2の試験フレームの送信時刻を前記試験フレームに付加し、前記受信手段でこれらの時刻を読み取ってΔ時間を算出し、このΔ時間から記第1の試験フレームの伝送時間を引くことにより前記インターフレームギャップを算出する。
The invention according to claim 4 is the invention according to claim 1,
The transmission times of the first and second test frames are added to the test frame, the reception means reads these times to calculate Δ time, and the transmission time of the first test frame is calculated from the Δ time. The interframe gap is calculated by subtraction.

さらに、請求項5記載の発明は、請求項1から4のいずれかに記載の発明において、
前記送信手段がポーズフレームを送信したときから前記受信手段が前記試験フレームの受信を開始する。
Furthermore, the invention according to claim 5 is the invention according to any one of claims 1 to 4,
The receiving means starts receiving the test frame when the transmitting means transmits a pause frame.

本発明では、次のような効果がある。インターフレームギャップを測定するIFG測定部を設けたので、正確かつ容易にインターフレームギャップを測定することができる。すなわち、IFG測定部のタイマー機能、フレーム識別機能を活用することにより、正確かつ容易にインターフレームギャップを測定することができる。   The present invention has the following effects. Since the IFG measurement unit for measuring the interframe gap is provided, the interframe gap can be measured accurately and easily. That is, the interframe gap can be measured accurately and easily by utilizing the timer function and the frame identification function of the IFG measurement unit.

IFG測定部のタイマー機能を活用して所定の時間を経過してからインターフレームギャップを測定するので、ポーズレスポンスの測定に不要なインターフレームギャップを取得することなく、所望のインターフレームギャップを簡単な操作で正確に測定することができる。さらに、ポーズフレーム送信から受信までの時間が概ね計算できるARPリプライフレームに対するARPリクエストフレームの応答時間や、PINGリプライフレームに対するPINGリクエストフレームの応答時間についても同様に簡単な操作で正確に測定することができる。   Since the interframe gap is measured after a predetermined time has elapsed by utilizing the timer function of the IFG measurement unit, a desired interframe gap can be easily obtained without acquiring an interframe gap that is not required for pause response measurement. It can be measured accurately by operation. Furthermore, the response time of the ARP request frame with respect to the ARP reply frame and the response time of the PING request frame with respect to the PING reply frame that can roughly calculate the time from transmission of the pause frame to reception can be accurately measured with a simple operation. it can.

以下、図面を用いて本発明の実施形態を説明する。本発明のイーサネット負荷試験器の接続例は図3と同様なので説明を省略する。本発明のイーサネット負荷試験器の構成例を図1を参照して説明するが、従来技術のブロック図である図4と同様な構成は同じ番号を付して説明を省略する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. Since the connection example of the Ethernet load tester of the present invention is the same as that shown in FIG. A configuration example of the Ethernet load tester according to the present invention will be described with reference to FIG. 1, and the same configurations as those in FIG.

図1において、イーサネット負荷試験器100は、制御部2、送信用CPU/IF3、送信フレーム制御部4、送信フレーム生成部5、送信フレームパターン用メモリ6、物理層デバイス7、受信フレーム終端部80、受信フレーム統計部9、受信用CPU/IF10を備える。すなわち、従来技術のブロック図である図4の受信フレーム終端部8の替わりに受信フレーム終端部80が設けられ、キャプチャメモリ11、キャプチャ制御部12が不要とされる構成である。   In FIG. 1, an Ethernet load tester 100 includes a control unit 2, a transmission CPU / IF 3, a transmission frame control unit 4, a transmission frame generation unit 5, a transmission frame pattern memory 6, a physical layer device 7, and a reception frame termination unit 80. The reception frame statistics unit 9 and the reception CPU / IF 10 are provided. That is, the reception frame termination unit 80 is provided instead of the reception frame termination unit 8 of FIG. 4 which is a block diagram of the prior art, and the capture memory 11 and the capture control unit 12 are unnecessary.

受信用CPU/IF10は受信フレーム統計部9から入力された信号を制御部2に出力する。受信フレーム終端部80には、IFG測定部81が備えられている。受信フレーム終端部80は物理層デバイス7を介して入力されたフレームの正常・異常(エラーフレーム)を検出する。IFG測定部81はインターフレームギャップを測定するため、タイマー機能の他、試験フレームに含まれる所定の情報を識別する機能(「フレーム識別機能」ともいう。)を有する。   The reception CPU / IF 10 outputs the signal input from the reception frame statistics unit 9 to the control unit 2. The reception frame termination unit 80 includes an IFG measurement unit 81. The reception frame termination unit 80 detects normality / abnormality (error frame) of a frame input via the physical layer device 7. In order to measure the interframe gap, the IFG measurement unit 81 has a function of identifying predetermined information included in the test frame (also referred to as “frame identification function”) in addition to a timer function.

IFG測定部81で測定されたインターフレームギャップは、受信フレーム統計部9、受信用CPU/IF10を介して制御部2に接続された図示しない制御端末PCの表示部に表示され、インターフレームギャップの測定は以下の様に行なわれる。   The interframe gap measured by the IFG measurement unit 81 is displayed on the display unit of the control terminal PC (not shown) connected to the control unit 2 via the reception frame statistics unit 9 and the reception CPU / IF 10, and the interframe gap is measured. The measurement is performed as follows.

次に、図1の動作を説明するが、従来技術で説明した「試験フレーム送信動作」、「ポーズフレーム送信動作」、「受信動作」のうち、「試験フレーム送信動作」及び「ポーズフレーム送信動作」については従来技術と同様なので説明を省略し「受信動作」についてのみ説明する。   Next, the operation of FIG. 1 will be described. Among the “test frame transmission operation”, “pause frame transmission operation”, and “reception operation” described in the prior art, “test frame transmission operation” and “pause frame transmission operation”. "Is the same as the prior art, so the description is omitted, and only the" reception operation "is described.

第1の方法として、IFG測定部81が第1の試験フレームを受信した時刻から第2の試験フレームを受信した時刻までの時間を求め、この時間から第1の試験フレームの伝送時間を引くことにより、インターフレームギャップを算出する。   As a first method, the time from the time when the IFG measurement unit 81 receives the first test frame to the time when the second test frame is received is obtained, and the transmission time of the first test frame is subtracted from this time. To calculate the inter-frame gap.

具体的には、例えば図5(ウ)のパターン3の試験フレームとパターン4の試験フレームを受信した時刻をタイマー機能により求め、これらの試験フレームから算出された時間差Δが335.5ms+960nsであるとする。そして、第1の試験フレームのフレーム長64バイトとした場合、時間に換算して5.76μsである場合には、パターン3とパターン4の間のインターフレームギャップは335.494msであると算出される。   Specifically, for example, the time when the test frame of pattern 3 and the test frame of pattern 4 in FIG. 5C are received is obtained by a timer function, and the time difference Δ calculated from these test frames is 335.5 ms + 960 ns. To do. When the frame length of the first test frame is 64 bytes and the time is 5.76 μs in terms of time, the interframe gap between pattern 3 and pattern 4 is calculated to be 335.494 ms. The

また第2の方法としてはIFG測定部81の機能であるタイマー機能を活用し、制御部2が送信フレーム生成部5に試験フレームを出力した時刻からカウントを開始し、IFG測定部81がこの試験フレームを受信したらカウントを停止し、この間のカウント値(時間)から試験フレームのフレーム長を引いた値(時間)をインターフレームギャップと算出する。   As a second method, the timer function which is the function of the IFG measuring unit 81 is utilized, the control unit 2 starts counting from the time when the test frame is output to the transmission frame generating unit 5, and the IFG measuring unit 81 performs this test. When a frame is received, the count is stopped, and a value (time) obtained by subtracting the frame length of the test frame from the count value (time) during this period is calculated as an interframe gap.

第2の方法としては試験フレームに付加された所定の情報を識別する機能を活用し、「送信動作」において送信フレーム生成部5で第1、第2試験フレームに試験フレームの送信時刻を付加し、IFG測定部81でこれらの試験フレームを受信して、付加情報からΔ時間を求め、このΔ時間から試験フレームのフレーム長を引いた値(時間)をインターフレームギャップと算出する。   As a second method, a function for identifying predetermined information added to the test frame is utilized, and the transmission time of the test frame is added to the first and second test frames by the transmission frame generation unit 5 in the “transmission operation”. The IFG measurement unit 81 receives these test frames, calculates Δ time from the additional information, and calculates a value (time) obtained by subtracting the frame length of the test frame from the Δ time as an inter frame gap.

このように、インターフレームギャップを測定するIFG測定部81を設けたので、正確かつ容易にインターフレームギャップを測定することができる。すなわち、IFG測定部のタイマー機能、フレーム識別機能を活用することにより、正確かつ容易にインターフレームギャップを測定することができる。   Thus, since the IFG measuring unit 81 for measuring the interframe gap is provided, the interframe gap can be measured accurately and easily. That is, the interframe gap can be measured accurately and easily by utilizing the timer function and the frame identification function of the IFG measurement unit.

次に、本発明の第2の実施例を図2を参照して説明する。ただし、従来例のブロック図である図4又は第1の実施例のブロック図である図1と同様な構成は同じ番号を付して説明を省略する。イーサネット負荷試験器110は、制御部2、送信用CPU/IF3、送信フレーム制御部4a、送信フレーム生成部5、送信フレームパターン用メモリ6、物理層デバイス7、受信フレーム終端部80、受信フレーム統計部9、受信用CPU/IF10、キャプチャメモリ11、キャプチャ制御部12aを備える。   Next, a second embodiment of the present invention will be described with reference to FIG. However, the same components as those in FIG. 4 which is a block diagram of the conventional example or FIG. 1 which is a block diagram of the first embodiment are denoted by the same reference numerals and description thereof is omitted. The Ethernet load tester 110 includes a control unit 2, a transmission CPU / IF 3, a transmission frame control unit 4a, a transmission frame generation unit 5, a transmission frame pattern memory 6, a physical layer device 7, a reception frame termination unit 80, and reception frame statistics. Unit 9, a receiving CPU / IF 10, a capture memory 11, and a capture control unit 12a.

送信フレーム制御部4aは、送信フレームパターン用メモリ6に記憶されたポーズフレームを出力する命令を送信フレーム制御部5に出力すると同時に、インサートフレーム情報をキャプチャ制御部12aに出力する。キャプチャ制御部12aはキャプチャメモリ11のキャプチャ動作を制御する他、送信フレーム制御部4aからインサートフレーム情報が入力される。また、キャプチャ制御部12aは送信フレーム制御部4aから入力されるインサートフレーム情報に基づいてIFG測定部82に制御信号を出力する。ここで、IFG測定部82はこの制御信号に基づいて動作する点以外は、IFG測定部81と同様の機能を有する。   The transmission frame control unit 4a outputs a command to output a pause frame stored in the transmission frame pattern memory 6 to the transmission frame control unit 5 and simultaneously outputs insert frame information to the capture control unit 12a. In addition to controlling the capture operation of the capture memory 11, the capture control unit 12a receives insert frame information from the transmission frame control unit 4a. Further, the capture control unit 12a outputs a control signal to the IFG measurement unit 82 based on the insert frame information input from the transmission frame control unit 4a. Here, the IFG measurement unit 82 has the same function as the IFG measurement unit 81 except that it operates based on this control signal.

この様な構成において、例えば上述したキャプチャ機能を用いると、インサートフレーム情報をトリガとしてキャプチャ制御した場合にも同様にインターフレームギャップの測定をすることができる。すなわち、図2において送信フレーム制御部4aよりインサートフレーム情報がキャプチャ制御部12aに出力されると、キャプチャ制御部12aは試験フレームをキャプチャするタイミング信号をキャプチャメモリ11に出力し、キャプチャ動作を開始する。このように、インサートフレームとして送信フレームパターン用メモリ6にポーズフレームを設定しておけば、キャプチャ機能を用いてインターフレームギャップを測定することが可能である。   In such a configuration, for example, when the above-described capture function is used, the inter-frame gap can be similarly measured even when the capture control is performed using the insert frame information as a trigger. That is, when insert frame information is output from the transmission frame control unit 4a to the capture control unit 12a in FIG. 2, the capture control unit 12a outputs a timing signal for capturing a test frame to the capture memory 11, and starts a capture operation. . In this way, if a pause frame is set in the transmission frame pattern memory 6 as an insert frame, it is possible to measure the interframe gap using the capture function.

また、近年広域イーサネット網などのネットワークが構築されバックボーンではネットワークの経路が冗長化されている。この様な事情により、例えばネットワーク機器による障害によりネットワークの経路切り替えが発生した場合には、インターフレームギャップを測定することにより、切り替え時間の測定等に利用することができる。   In recent years, a network such as a wide area Ethernet network has been constructed, and the network path is made redundant in the backbone. Under such circumstances, for example, when a network path switching occurs due to a failure caused by a network device, it can be used for measuring a switching time by measuring an interframe gap.

すなわち、例えば図2においてキャプチャのトリガ条件としてIFG時間を設定した場合、IFG測定部82が設定した時間以上のIFG時間を検出されたら、IFG測定部82は、制御信号をキャプチャ制御部12aに出力するとともに、キャプチャメモリ11にタイミング信号を出力してキャプチャ動作の開始・停止を制御する。   That is, for example, in the case where the IFG time is set as the capture trigger condition in FIG. 2, when an IFG time longer than the time set by the IFG measurement unit 82 is detected, the IFG measurement unit 82 outputs a control signal to the capture control unit 12a. At the same time, a timing signal is output to the capture memory 11 to control the start / stop of the capture operation.

このように、IFG測定部82のタイマー機能を活用して所定の時間を経過してからインターフレームギャップを測定するので、例えば図7(ウ)のパターン1とパターン2の間のインターフレームギャップの様にポーズレスポンスの測定に不要なインターフレームギャップを取得することなく、所望のインターフレームギャップを簡単な操作で正確に測定することができる。   In this way, since the interframe gap is measured after a predetermined time has elapsed by utilizing the timer function of the IFG measurement unit 82, for example, the interframe gap between the patterns 1 and 2 in FIG. In this way, it is possible to accurately measure a desired interframe gap with a simple operation without acquiring an interframe gap that is unnecessary for the measurement of pause response.

さらに、この様な効果から、ポーズフレーム送信から受信までの時間が概ね計算できるARPリプライフレームに対するARPリクエストフレームの応答時間や、PINGリプライフレームに対するPINGリクエストフレームの応答時間についても同様に簡単な操作で正確に測定することができる。   In addition, due to such effects, the response time of the ARP request frame to the ARP reply frame and the response time of the PING request frame to the PING reply frame can be calculated by the same simple operation. It can be measured accurately.

本発明によるイーサネット負荷試験器のブロック図であるFIG. 3 is a block diagram of an Ethernet load tester according to the present invention. 本発明の第2の実施例を示したブロック図である。It is the block diagram which showed the 2nd Example of this invention. イーサネット負荷試験器と被測定対象200の接続図である。2 is a connection diagram of an Ethernet load tester and a measurement target 200. FIG. 従来のイーサネット負荷試験器のブロック図である。It is a block diagram of the conventional Ethernet load tester. 試験フレーム及びポーズフレームの送信タイミング例である。It is an example of the transmission timing of a test frame and a pause frame.

符号の説明Explanation of symbols

2 制御部
3 送信用CPU/IF
5 送信フレーム生成部
6 送信フレームパターン用メモリ
80 受信フレーム終端部
81 IFG測定部
82 IFG測定部
100 イーサネット負荷試験器
110 イーサネット負荷試験器


2 Control unit 3 CPU / IF for transmission
5 Transmission Frame Generation Unit 6 Transmission Frame Pattern Memory 80 Reception Frame Termination Unit 81 IFG Measurement Unit 82 IFG Measurement Unit 100 Ethernet Load Tester 110 Ethernet Load Tester


Claims (5)

メモリを備える被測定対象に繰り返して試験フレームを送信する送信手段と、
前記メモリからループバックされた前記試験フレームを受信する受信手段と、
前記試験フレームを前記メモリに蓄積する時間を決定するポーズフレームを送信するポーズフレーム送信手段と
を備えるイーサネット負荷試験器において、
前記ポーズフレームにより拡大されたインターフレームギャップを測定するインターフレームギャップ測定手段を備えることを特徴とするイーサネット負荷試験器。
Transmitting means for repeatedly transmitting a test frame to a measurement target including a memory;
Receiving means for receiving the test frame looped back from the memory;
An Ethernet load tester comprising: a pause frame transmitting means for transmitting a pause frame for determining a time for storing the test frame in the memory;
An Ethernet load tester comprising an interframe gap measuring means for measuring an interframe gap enlarged by the pause frame.
前記インターフレームギャップ測定手段は、前記受信手段が第1の試験フレームを受信した時刻から第2の試験フレームを受信した時刻までの時間を求め、この時間から前記第1又は第2の試験フレームの伝送時間を引くことにより前記インターフレームギャップを算出することを特徴とする請求項1記載のイーサネット負荷試験器。   The inter-frame gap measuring means obtains a time from the time when the receiving means receives the first test frame to the time when the second test frame is received, and from this time, the first or second test frame The Ethernet load tester according to claim 1, wherein the interframe gap is calculated by subtracting a transmission time. 前記インターフレームギャップ測定手段は、前記送信手段で第1の試験フレームを送信した時刻から、前記受信手段で前記第1の試験フレームを受信する時刻を求めるカウンタを備え、
前記カウンタがカウントした時間から前記第1又の試験フレームの伝送時間を引くことにより前記インターフレームギャップを算出することを特徴とする請求項1記載のイーサネット負荷試験器。
The inter-frame gap measuring unit includes a counter for obtaining a time at which the receiving unit receives the first test frame from a time at which the transmitting unit transmits the first test frame.
2. The Ethernet load tester according to claim 1, wherein the interframe gap is calculated by subtracting the transmission time of the first or second test frame from the time counted by the counter.
前記第1及び第2の試験フレームの送信時刻を前記試験フレームに付加し、前記受信手段でこれらの時刻を読み取ってΔ時間(第1の試験フレームが到着した時刻から第2の試験フレームが到着するまでの時刻)を算出し、このΔ時間から記第1の試験フレームの伝送時間を引くことにより前記インターフレームギャップを算出することを特徴とする請求項1記載のイーサネット負荷試験器。   The transmission times of the first and second test frames are added to the test frame, and these times are read by the receiving means, and Δ time (the second test frame arrives from the time when the first test frame arrives) 2. The Ethernet load tester according to claim 1, wherein the interframe gap is calculated by calculating a time until the first frame is calculated and subtracting a transmission time of the first test frame from the Δ time. 前記送信手段がポーズフレームを送信したときから前記受信手段が前記試験フレームの受信を開始することを特徴とする請求項1から4のいずれかに記載のイーサネット負荷試験器。



5. The Ethernet load tester according to claim 1, wherein the receiving unit starts receiving the test frame when the transmitting unit transmits a pause frame.



JP2004328475A 2004-11-12 2004-11-12 Ethernet load tester Pending JP2006140761A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004328475A JP2006140761A (en) 2004-11-12 2004-11-12 Ethernet load tester

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004328475A JP2006140761A (en) 2004-11-12 2004-11-12 Ethernet load tester

Publications (1)

Publication Number Publication Date
JP2006140761A true JP2006140761A (en) 2006-06-01

Family

ID=36621248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004328475A Pending JP2006140761A (en) 2004-11-12 2004-11-12 Ethernet load tester

Country Status (1)

Country Link
JP (1) JP2006140761A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114573A (en) * 2008-11-05 2010-05-20 Nec Access Technica Ltd Network system, communication control device, communication control method, and program
JP2011151699A (en) * 2010-01-25 2011-08-04 Anritsu Corp Pcs testing apparatus and pcs testing method
JP2013162306A (en) * 2012-02-03 2013-08-19 Nippon Telegraph & Telephone West Corp Determination device, determination method, and computer program
JP2020061611A (en) * 2018-10-05 2020-04-16 Necプラットフォームズ株式会社 Interframe gap control system, interframe gap control method and program

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653912A (en) * 1992-07-31 1994-02-25 Kokusai Electric Co Ltd Serial data receiving monitor device and serial data collection system therefor
JP2002359663A (en) * 2001-03-30 2002-12-13 Matsushita Electric Ind Co Ltd Network equipment test method and network equipment test system
JP2004165886A (en) * 2002-11-12 2004-06-10 Sony Corp Communication device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653912A (en) * 1992-07-31 1994-02-25 Kokusai Electric Co Ltd Serial data receiving monitor device and serial data collection system therefor
JP2002359663A (en) * 2001-03-30 2002-12-13 Matsushita Electric Ind Co Ltd Network equipment test method and network equipment test system
JP2004165886A (en) * 2002-11-12 2004-06-10 Sony Corp Communication device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114573A (en) * 2008-11-05 2010-05-20 Nec Access Technica Ltd Network system, communication control device, communication control method, and program
JP2011151699A (en) * 2010-01-25 2011-08-04 Anritsu Corp Pcs testing apparatus and pcs testing method
JP2013162306A (en) * 2012-02-03 2013-08-19 Nippon Telegraph & Telephone West Corp Determination device, determination method, and computer program
JP2020061611A (en) * 2018-10-05 2020-04-16 Necプラットフォームズ株式会社 Interframe gap control system, interframe gap control method and program

Similar Documents

Publication Publication Date Title
JP4447604B2 (en) Missing packet measuring device and error rate measuring device using the same
TWI528755B (en) A controller for delay measurement, a delay measurement system and a delay measurement method in sdn
EP2903213B1 (en) Throughput test method and apparatus
TWI424713B (en) Loop detection method and network device applying the same
JP2006270961A (en) Packet trace diagnostic system
CN108075935B (en) Method and device for measuring time delay
WO2017161997A1 (en) Packet channel detection method and apparatus
US7924737B2 (en) Signal degrade detecting method, signal restoration detecting method, devices for those methods, and traffic transmission system
CN114584485B (en) Method, apparatus, device and computer readable storage medium for detecting edge network quality
CN102404170A (en) Detection method, device and system of message loss
CN102487338B (en) Method and device for adjusting bidirectional forwarding detection (BFD) sending interval according to network jitter
US8959233B2 (en) Network bottlenecks
JP2006140761A (en) Ethernet load tester
JP4902440B2 (en) Node device and failure detection method
JP6231453B2 (en) Communication control device
JP4487311B2 (en) Network quality evaluation equipment
US8917609B2 (en) Line monitoring apparatus and line monitoring method
JP5322987B2 (en) Failure detection device
US8228813B2 (en) Network quality measurement based on quality measurement packet
JP5742343B2 (en) Transmission apparatus and information acquisition control method
JP5779522B2 (en) Communication device, failure determination method, and program
JP2006202296A (en) Method and apparatus for network-based triggering in instrument system
WO2014000509A1 (en) Transmission monitoring method and device
CN109660420B (en) Communication relay apparatus
JP5374025B2 (en) Differential transmission equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090824

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100420

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100615