JP2006135129A - Semiconductor inspection device and method of manufacturing semiconductor apparatus - Google Patents
Semiconductor inspection device and method of manufacturing semiconductor apparatus Download PDFInfo
- Publication number
- JP2006135129A JP2006135129A JP2004323226A JP2004323226A JP2006135129A JP 2006135129 A JP2006135129 A JP 2006135129A JP 2004323226 A JP2004323226 A JP 2004323226A JP 2004323226 A JP2004323226 A JP 2004323226A JP 2006135129 A JP2006135129 A JP 2006135129A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- semiconductor
- height
- semiconductor device
- standard range
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明は、半導体検査装置及び半導体装置の製造方法に関する。特に本発明は、電気的特性の試験を行うことができ、且つ、形状が規格範囲外であるバンプを有する半導体装置を検出することができる半導体検査装置及び半導体装置の製造方法に関する。 The present invention relates to a semiconductor inspection apparatus and a semiconductor device manufacturing method. In particular, the present invention relates to a semiconductor inspection apparatus and a semiconductor device manufacturing method capable of detecting electrical characteristics and detecting a semiconductor device having a bump whose shape is out of a standard range.
図８（Ａ）は、従来の半導体検査装置の構成を説明する為の概略図である。この半導体検査装置は、シリコンウェハ１００に形成された複数の半導体装置それぞれに接続して検査信号を入力し、その応答信号を受信することにより、半導体装置の電気的特性を検査する装置である。なお、検査信号は、他の装置（例えばテスター）から入力され、応答信号は、この他の装置によって解析される。
FIG. 8A is a schematic diagram for explaining the configuration of a conventional semiconductor inspection apparatus. This semiconductor inspection apparatus is an apparatus for inspecting electrical characteristics of a semiconductor device by connecting to each of a plurality of semiconductor devices formed on the
この半導体検査装置において、シリコンウェハ１００はウェハチャック１１０上に載置される。ウェハチャック１１０の上方では、プローブカード１２２がカードホルダー１２０に保持されている。プローブカード１２２には複数のプローブ針１２２ａが設けられている。プローブ針１２２ａそれぞれは、半導体装置に形成されたバンプ１０８に接続し、半導体装置との間で検査信号及び応答信号の送受信を行う。なお、プローブ針１２２ａとバンプ１０８の接続及び切り離しは、ウェハチャック１１０を上下に動かすことにより行われる。
In this semiconductor inspection apparatus, the
図８（Ｂ）は、プローブ針１２２ａがバンプ１０８に接続している状態を示す拡大図である。ウェハチャック１１０が上昇すると、バンプ１０８がプローブ針１２２ａに接触する。そして、ウェハチャック１１０は更に上昇する。これにより、プローブ針１２２ａはたわみ、バンプ１０８に押圧する。
バンプの高さが規格範囲超である場合、プローブ針は、バンプに押圧する際に必要以上にたわみ、検査を正確に行えなくなる上、破損してしまうことがある。また、プローブカードを交換する必要が出てくるため、半導体検査装置の稼働率が下がり、かつ半導体検査装置のメンテナンス費用が高くなる。 If the height of the bump exceeds the standard range, the probe needle may bend more than necessary when pressed against the bump, and the inspection may not be performed accurately and may be damaged. Further, since it becomes necessary to replace the probe card, the operation rate of the semiconductor inspection apparatus is lowered and the maintenance cost of the semiconductor inspection apparatus is increased.
また、バンプの高さが規格範囲未満である場合や、バンプ間隔が規格範囲未満である場合、電気的特性の検査を行うまでもなく半導体装置は不良となる。しかし、従来は、これらの場合においても、上記した検査信号の入力及び応答信号の解析を行っていた。このため、半導体装置の電気的特性の検査を行う装置において、バンプの形状が規格を満たしているか否かを判断できるようにすることが望まれる。 In addition, when the bump height is less than the standard range or when the bump interval is less than the standard range, the semiconductor device becomes defective without inspecting the electrical characteristics. However, conventionally, even in these cases, the above-described inspection signal input and response signal analysis have been performed. For this reason, it is desirable to be able to determine whether or not the shape of the bump meets the standard in an apparatus for inspecting the electrical characteristics of the semiconductor device.
本発明は上記のような事情を考慮してなされたものであり、その目的は、電気的特性の試験を行うことができ、且つ、形状が規格範囲外であるバンプを有する半導体装置を検出することができる半導体検査装置及び半導体装置の製造方法を提供することにある。 The present invention has been made in view of the above circumstances, and an object of the present invention is to detect a semiconductor device that can perform a test of electrical characteristics and has a bump whose shape is out of a standard range. Another object of the present invention is to provide a semiconductor inspection apparatus and a method for manufacturing the semiconductor apparatus.
上記課題を解決するため、本発明に係る半導体検査装置は、半導体装置に形成されたバンプに接続し、前記半導体装置に検査信号を入力するプローブカードと、
前記バンプの形状を測定し、該形状を示す形状データを取得する形状データ取得部と、
前記形状データと、前記バンプの規格形状を示す規格形状データとを比較し、前記バンプの形状が異常であるか否かを判断する演算部とを具備する。
In order to solve the above problems, a semiconductor inspection apparatus according to the present invention is connected to a bump formed in a semiconductor device, and a probe card for inputting an inspection signal to the semiconductor device;
A shape data acquisition unit for measuring the shape of the bump and acquiring shape data indicating the shape;
Comparing the shape data with the standard shape data indicating the standard shape of the bump, a calculation unit is provided for determining whether or not the shape of the bump is abnormal.
この半導体検査装置によれば、演算部が、バンプの形状が規格範囲内であるか否かを判断するため、バンプの形状が規格範囲外である場合に、プローブカードをバンプに接続させないようにすることができる。従って、検査時にプローブカードのプローブ針が破損することを抑制できる。また、バンプの形状が規格範囲外である半導体装置の検査を行わないようにすることができる。 According to this semiconductor inspection apparatus, since the calculation unit determines whether or not the shape of the bump is within the standard range, the probe card is not connected to the bump when the bump shape is out of the standard range. can do. Therefore, the probe needle of the probe card can be prevented from being damaged during the inspection. Further, it is possible to prevent the inspection of the semiconductor device whose bump shape is out of the standard range.
形状データ取得部は、バンプの上方から該バンプにレーザーを照射し、該レーザーの反射光を受光して解析することにより、バンプまでの距離を測定する距離測定部を具備し、規格形状データは、バンプの高さの規格範囲を示し、演算部は、距離測定部による測定結果を用いて、バンプの高さを算出し、該バンプの高さが規格範囲内であるか否かを判断してもよい。 The shape data acquisition unit includes a distance measurement unit that measures the distance to the bump by irradiating the bump from above the bump and receiving and analyzing the reflected light of the laser. Indicates the standard range of the height of the bump, and the calculation unit calculates the height of the bump using the measurement result of the distance measurement unit, and determines whether or not the height of the bump is within the standard range. May be.
形状データ取得部は、バンプを上方から撮像する撮像部を具備し、規格形状データは、バンプの高さの規格範囲を示し、演算部は、撮像部によるバンプの焦点深度に基づいて、バンプの高さを算出し、該バンプの高さが規格範囲内であるか否かを判断してもよい。 The shape data acquisition unit includes an imaging unit that images the bump from above, the standard shape data indicates a standard range of the height of the bump, and the calculation unit calculates the bump based on the depth of focus of the bump by the imaging unit. The height may be calculated to determine whether or not the bump height is within a standard range.
更に、複数の半導体装置が形成された半導体ウェハを載置して、平面内及び上下に移動するウェハチャックと、ウェハチャックの移動機構を制御することにより、複数の半導体装置それぞれが有するバンプを、複数回に分けてプローブカードに接続させる制御部とを更に具備し、制御部は、バンプの高さが規格範囲超の半導体装置がプローブカードに接続しないように、ウェハチャックの移動を制御してもよい。 Furthermore, by placing a semiconductor wafer on which a plurality of semiconductor devices are formed and controlling a wafer chuck that moves in a plane and up and down, and a movement mechanism of the wafer chuck, bumps that each of the plurality of semiconductor devices has, A control unit that connects to the probe card in multiple steps, and the control unit controls the movement of the wafer chuck so that a semiconductor device having a bump height exceeding the standard range is not connected to the probe card. Also good.
複数の半導体装置が形成された半導体ウェハを載置して、平面内及び上下に移動するウェハチャックと、ウェハチャックの移動機構を制御することにより、複数の半導体装置それぞれが有するバンプを、複数回に分けてプローブカードに接続させる制御部とを更に具備し、制御部は、少なくとも一つのバンプの高さが規格範囲の上に設定された基準値超又は該基準値以上である場合に、バンプの高さが上限値超又は以上である半導体装置を避けつつ、複数の半導体装置をプローブカードに接続し、少なくとも一つのバンプの高さが規格範囲超、且つ基準値以下又は基準値未満である場合に、複数の半導体装置それぞれのバンプにプローブカードを接続させてもよい。
この場合、プローブカードが複数の半導体装置に対して同時に試験信号を入力する構成であっても、高さが基準値超のバンプを有する半導体装置に隣接する半導体装置を検査することができる。従って、半導体装置の歩留まりは低下しない。
A semiconductor wafer on which a plurality of semiconductor devices are formed is placed, and a wafer chuck that moves in a plane and up and down, and a movement mechanism of the wafer chuck are controlled, so that the bumps of each of the plurality of semiconductor devices can be applied multiple times. And a control unit that is connected to the probe card separately, and the control unit has a bump when the height of at least one bump exceeds or exceeds a reference value set above a standard range. A plurality of semiconductor devices are connected to the probe card while avoiding a semiconductor device whose height exceeds or exceeds the upper limit value, and the height of at least one bump is above the standard range and below the reference value or below the reference value In some cases, a probe card may be connected to the bumps of each of the plurality of semiconductor devices.
In this case, even when the probe card is configured to simultaneously input test signals to a plurality of semiconductor devices, it is possible to inspect a semiconductor device adjacent to a semiconductor device having a bump whose height exceeds a reference value. Therefore, the yield of the semiconductor device does not decrease.
形状データ取得部は、バンプを上方から撮像する撮像部であり、規格形状データは、バンプの間隔の規格範囲を示し、演算部は、バンプの間隔が規格範囲内であるか否かを判断してもよい。この場合、プローブカードは、複数の半導体装置に対して同時に検査信号を入力し、演算部は、少なくとも一つのバンプの間隔が規格範囲外である場合に、複数の半導体装置それぞれのバンプにプローブカードを接続させつつ、規格範囲外のバンプを有する不良半導体装置を特定する情報を、該不良半導体装置の検査結果を判断する判断装置に出力し、不良半導体装置の検査を行わないようにさせてもよい。 The shape data acquisition unit is an imaging unit that images the bump from above, the standard shape data indicates the standard range of the bump interval, and the calculation unit determines whether the bump interval is within the standard range. May be. In this case, the probe card inputs inspection signals to a plurality of semiconductor devices at the same time, and when the interval of at least one bump is out of the standard range, the calculation unit probes the probe card to each bump of the plurality of semiconductor devices. The information specifying the defective semiconductor device having the bump outside the standard range is output to the determination device for determining the inspection result of the defective semiconductor device so that the inspection of the defective semiconductor device is not performed. Good.
なお、バンプの形状異常には、バンプの本体の形状異常、及びバンプに異物が付着している場合の双方が含まれる。 It should be noted that the abnormal shape of the bump includes both an abnormal shape of the main body of the bump and a case where foreign matter is attached to the bump.
本発明に係る半導体装置の製造方法は、平面内及び上下方向に移動可能なウェハチャックに、複数の半導体装置が形成された半導体ウェハを載置する工程と、
前記半導体ウェハが前記ウェハチャックに載置された状態で、形状データ取得部及び演算部が、前記複数の半導体装置それぞれに形成されたバンプの高さを測定し、該高さが基準値未満又は以下であるか否かを判断する工程と、
制御部が前記ウェハチャックを制御することにより、前記バンプの高さが前記基準値以上又は超である前記半導体装置を避けつつ、前記複数の半導体装置それぞれが有する前記バンプを、複数回に分けて前記プローブカードに接続させる工程とを具備する。
A method of manufacturing a semiconductor device according to the present invention includes a step of placing a semiconductor wafer on which a plurality of semiconductor devices are formed on a wafer chuck that is movable in a plane and in a vertical direction;
In a state where the semiconductor wafer is placed on the wafer chuck, the shape data acquisition unit and the calculation unit measure the height of the bump formed on each of the plurality of semiconductor devices, and the height is less than a reference value or Determining whether or not:
The control unit controls the wafer chuck to avoid the semiconductor device in which the height of the bump is equal to or higher than the reference value, and to divide the bump of each of the plurality of semiconductor devices into a plurality of times. Connecting to the probe card.
本発明に係る他の半導体装置の製造方法は、平面内及び上下方向に移動可能なウェハチャックに、複数の半導体装置が形成された半導体ウェハを載置する工程と、
前記半導体ウェハが前記ウェハチャックに載置された状態で、形状データ取得部及び演算部が、前記複数の半導体装置それぞれにおけるバンプの間隔を測定し、該間隔が規格範囲内であるか否かを判断する工程と、
制御部が前記ウェハチャックを制御することにより、前記複数の半導体装置それぞれが有する前記バンプを、複数回に分けて前記プローブカードに接続させて該半導体装置の電気的特性を検査する工程とを具備する。
Another method of manufacturing a semiconductor device according to the present invention includes a step of placing a semiconductor wafer on which a plurality of semiconductor devices are formed on a wafer chuck that is movable in a plane and in a vertical direction,
In a state where the semiconductor wafer is placed on the wafer chuck, the shape data acquisition unit and the calculation unit measure the bump interval in each of the plurality of semiconductor devices, and whether or not the interval is within a standard range. A process of judging;
And a step of controlling the wafer chuck to inspect the electrical characteristics of the semiconductor device by connecting the bumps of each of the plurality of semiconductor devices to the probe card in a plurality of times. To do.
以下、図面を参照して本発明の実施形態について説明する。図１は、第１の実施形態に係る半導体検査装置の構成を示す概略図である。この半導体検査装置は、入出力インターフェース１８を介して外部の判断装置５０（例えばテスター）から入力された検査信号を、シリコンウェハに形成された複数の半導体装置それぞれに入力し、さらに、半導体装置それぞれから得られた応答信号を、入出力インターフェース１８を介して、応答信号を解析する外部の判断装置５０（例えばテスター）に出力するものである。この半導体検査装置及び判断装置５０により、半導体装置に対して電気的特性の検査が行われる。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a schematic diagram showing the configuration of the semiconductor inspection apparatus according to the first embodiment. In this semiconductor inspection apparatus, an inspection signal input from an external determination device 50 (for example, a tester) is input to each of a plurality of semiconductor devices formed on a silicon wafer via the input / output interface 18, and each semiconductor device is further input. Is output to an external determination device 50 (for example, a tester) that analyzes the response signal via the input / output interface 18. The semiconductor inspection device and determination device 50 inspects the electrical characteristics of the semiconductor device.
複数のシリコンウェハ１は、キャリア（図示せず）単位で半導体検査装置内に搬入及び搬出される。キャリアに保持されているシリコンウェハ１は、ローダー（図示せず）によってキャリアからウェハチャック１０ａ上まで搬送され、ウェハチャック１０ａ上でバンプ形状を検査される。その後、シリコンウェハ１は、ローダーによってウェハチャック１０ａ上からウェハチャック１０ｂ上に搬送され、ウェハチャック１０ｂ上で電気的特性を検査される。ローダーは演算制御部１６によって制御され、検査が終了すると、ウェハチャック１０ｂ上のシリコンウェハ１をキャリアに戻し、且つ、ウェハチャック１０ａ上に新たなシリコンウェハ１を載置する。
The plurality of silicon wafers 1 are carried into and out of the semiconductor inspection apparatus in units of carriers (not shown). The silicon wafer 1 held on the carrier is transported from the carrier onto the
シリコンウェハ１に形成された半導体装置（図示せず）は、バンプ２を有している。バンプ２には、プローブカード１４のプローブ針１４ａが接続する。これにより、プローブカード１４と半導体装置の間では、検査信号及び応答信号の入出力が行われる。プローブカード１４はカードホルダー１５に保持されている。
A semiconductor device (not shown) formed on the silicon wafer 1 has
半導体装置とプローブ針１４ａの接続すなわち接触は、ウェハチャック１０ｂを移動させることにより行われる。ウェハチャック１０ｂは、図示しない移動機構により上下左右に移動可能であり、かつ回転することができる。ウェハチャック１０ｂの移動機構は演算制御部１６によって制御される。
Connection, that is, contact between the semiconductor device and the
また、ウェハチャック１０ｂには、シリコンウェハ１を加熱するために、ヒーター（図示せず）が内蔵されている。ヒーターは演算制御部１６によって制御され、シリコンウェハ１を、例えば１２５℃まで加熱することができる。
The
ウェハチャック１０ａは、ウェハチャック１０ｂと略同一の構成である。すなわち、ウェハチャック１０ａは、図示しない移動機構により上下左右に移動可能であり、かつ回転することができる。また、ウェハチャック１０ａには、シリコンウェハ１を加熱するために、ヒーター（図示せず）が内蔵されている。
The
ウェハチャック１０ａの上方には、レーザー距離計１２が配置されている。レーザー距離計１２はレーザー照射部とレーザー受光部を有している。レーザー距離計１２は、レーザー照射部から半導体装置のバンプ２にレーザーを照射し、バンプ２の上面によるレーザーの反射光をレーザー受光部で受光する。そして、レーザー距離計１２は、照射したレーザーと受光したレーザーの位相差から、レーザー距離計１２からバンプ２の上面までの距離を算出し、算出結果を演算制御部１６に出力する。なお、ウェハチャック１０ａ及びレーザー距離計１２それぞれの動作は、演算制御部１６によって制御される。
A laser distance meter 12 is disposed above the
演算制御部１６には、記憶部１６ａが接続されている。記憶部１６ａには、作業者が入力部２０を介して入力した情報が記憶される。作業者が入力する情報には、半導体装置のチップサイズ及び座標、半導体装置内におけるバンプ２の座標、バンプの高さの規格範囲が含まれる。また、シリコンウェハ１の周辺部に位置する半導体装置は、不良である確率が高いため、予め検査範囲から除外される。作業者が入力する情報には、予め検査範囲から除外すべき領域を示す検査領域情報も含まれる。
A
演算制御部１６は、ウェハチャック１０ａの平面内での位置、半導体装置のチップサイズ及び座標（記憶部１６ａが記憶）、ならびにバンプ２の座標（記憶部１６ａが記憶）を用いて、レーザー距離計１２が、いずれのバンプ２の上面までの距離を算出したかを算出する。そして、ウェハチャック１０ａの高さ、及びレーザー距離計１２が算出した距離から、バンプ２の高さを算出し、バンプ２の高さが規格範囲に入っているか否かを確認する。そして、バンプ２の高さが規格範囲超である場合、そのバンプ２を有する半導体装置を避けて検査を行うように、ウェハチャック１０ａを制御する。
The
図２は、バンプ２の高さが規格範囲超になる例を説明する為の断面図である。半導体装置は、最上層の層間絶縁膜１ａの上にＡｌ合金パッド１ｃを有している。層間絶縁膜１ａ及びＡｌ合金パッド１ｃの上にはパッシベーション膜１ｂが形成されているが、パッシベーション膜１ｂには、Ａｌ合金パッド１ｃ上に位置する開口部が形成されている。バンプ２はこの開口部上に形成されており、Ａｌ合金パッド１ｃに接続している。
FIG. 2 is a cross-sectional view for explaining an example in which the height of the
バンプ２は、バンプ２本体が形成されるときに、上面に凸部２ａが形成される場合がある。また、バンプ２本体が形成された後に、異物２ｂが上面に付着する場合がある。これらのいずれの場合であっても、レーザー距離計１２及び演算制御部１６は、バンプ２の高さが規格範囲外であると判断する。
When the
図３は、半導体検査装置の第１の動作例を示すフローチャートである。まず、シリコンウェハ１に複数の半導体装置を形成し、さらに半導体装置にバンプを形成する。そして、複数のシリコンウェハ１を、キャリアを用いて半導体検査装置の内部に搬入する。 FIG. 3 is a flowchart showing a first operation example of the semiconductor inspection apparatus. First, a plurality of semiconductor devices are formed on the silicon wafer 1, and bumps are further formed on the semiconductor devices. Then, a plurality of silicon wafers 1 are carried into the semiconductor inspection apparatus using a carrier.
そして、上記したローダーは、ウェハチャック１０ａ上にシリコンウェハ１を載置する。すると、演算制御部１６は、ウェハチャック１０ａを移動させつつレーザー距離計１２を動作させることにより、シリコンウェハ１のうち電気的特性の検査が行われる領域に位置するバンプ２に対してレーザーを照射し、これらバンプ２の高さを、それぞれ測定する（Ｓ４）。なお、レーザーが照射される領域は、バンプ２の全面上及びその周囲である。この場合、バンプ２の位置すなわちレーザーが照射される領域は、記憶部１６ａに記憶されているバンプ２の座標によって特定される。
The loader described above places the silicon wafer 1 on the
すべてのバンプ２の高さが規格範囲内である場合（Ｓ６：Ｎｏ）、演算制御部１６はローダーを制御し、ウェハチャック１０ａ上のシリコンウェハ１を、ウェハチャック１０ｂ上に移動させる。そして、演算制御部１６は、シリコンウェハ１の検査すべき領域内に位置するすべての半導体装置に対して、電気的特性の検査を行う（Ｓ１４）。
When the heights of all the
高さが規格の上限より高いバンプ２が検出された場合（Ｓ６：Ｙｅｓ）、演算制御部１６は、ウェハチャック１０ａの位置から、そのバンプ２の座標を算出し（Ｓ８）、そのバンプ２を有する半導体装置を特定する（Ｓ１０）。次いで、特定した半導体装置を検査しないように、検査すべき領域を変更し（Ｓ１２）、その後、外部の判断装置５０とともに、半導体装置に対して電気的特性の検査を行う（Ｓ１４）。
When the
なお、高さが規格の下限より低いバンプ２が検出された場合（Ｓ６：Ｙｅｓ）は、そのバンプ２を有する半導体装置を特定し（Ｓ８〜Ｓ１０）、その半導体装置が不良品である旨を判断装置５０に出力した上で、そのまま電気的特性の検査を行う（Ｓ１２，Ｓ１４）。なお、判断装置５０は、不良品である半導体装置に対する検査信号の出力を省略し、検査時間の短縮を図る。
When a
図４は、電気的特性の検査を行うべき領域を変更する工程（図３のＳ１２）の第１の詳細例を説明する為の平面図である。プローブカード１４は、複数の半導体装置のバンプそれぞれに同時に接続し、これら半導体装置の検査を同時に行う。演算制御部１６は、シリコンウェハ１を予め複数のエリアに分割し（図中分割線を点線で示す）、それぞれのエリア単位で、プローブカード１４を用いて半導体装置の検査を行う。
FIG. 4 is a plan view for explaining a first detailed example of the step (S12 in FIG. 3) for changing the region to be inspected for electrical characteristics. The
演算制御部１６は、シリコンウェハ１の周辺部に位置するエリア１ｄを、入力部２０から入力された情報に基づいて、予め検査すべき領域から除外している。そして、演算制御部１６は、検査すべきでない半導体装置が含まれるエリア１ｅを、検査すべき領域から除外する。これにより、プローブカード１４のプローブ針１４ａは、高さが規格範囲より高いバンプ２に押圧しなくなるため、検査時に破損しにくくなる。
The
図５の各図は、電気的特性の検査を行うべき領域を変更する工程（図３のＳ１２）の第２の例を説明する為の平面図である。演算制御部１６は、シリコンウェハ１の周辺部に位置するエリア（図示せず）を、入力部２０から入力された情報に基づいて、予め検査すべき領域から除外している。
Each drawing in FIG. 5 is a plan view for explaining a second example of the step (S12 in FIG. 3) for changing the region to be inspected for electrical characteristics. The
そして、演算制御部１６は、以下に説明するように、高さが規格範囲より高いバンプ２を有する半導体装置３ａを避けるように、プローブカード１４を、複数回に分けて検査すべき領域の全体に接触させる。
Then, as will be described below, the
すなわち、長方形の半導体装置３ａ（図中網線で示す）の３辺それぞれに沿うように、プローブカード１４（図中斜線で示す）をシリコンウェハ１に接触させる。これにより、半導体装置３ａの３辺近傍に位置する半導体装置３が検査される（図５（Ａ），（Ｂ），（Ｃ））。
That is, the probe card 14 (shown by hatching in the drawing) is brought into contact with the silicon wafer 1 along each of the three sides of the
次いで、半導体装置３ａの残りの一辺に沿うように、プローブカード１４をシリコンウェハ１に接触させる。これにより、その一辺の近傍に位置する半導体装置３が検査される。このとき、プローブカード１４は、既に検査した半導体装置３にも接触するが、判断装置５０は、検査時間を短縮するために、この半導体装置３の検査を省略する。
Next, the
図６は、半導体検査装置の第２の動作例を示すフローチャートである。本フローチャートに示す動作例は、規格範囲外のバンプ２を有する半導体装置を特定する（Ｓ１０）までは、第１の動作例と同一である。以下、第１の動作例と同一の動作については同一の符号を付し、説明を省略する。
FIG. 6 is a flowchart showing a second operation example of the semiconductor inspection apparatus. The operation example shown in this flowchart is the same as the first operation example until the semiconductor device having the
バンプ２の高さが、規格範囲の上限値を超えている（Ｓ６：Ｙｅｓ）が、プローブカード１４のプローブ針１４ａを破損させるほどは高くない場合、すなわち規格範囲の上限値の上に設定された基準値以下又は基準値未満である場合（Ｓ１１）、演算制御部１６は、そのバンプ２を有する半導体装置が不良品である旨を判断装置５０に出力する（Ｓ１３）。また、バンプの高さが規格範囲の下限値未満である場合（Ｓ１１）も、演算制御部１６は、そのバンプ２を有する半導体装置が不良品である旨を判断装置５０に出力する（Ｓ１３）。
The height of the
そして、演算制御部１６及び外部の判断装置５０は、不良品である半導体装置を試験すべき領域に含めたまま、電気的特性の検査を行う（Ｓ１４）。なお、判断装置５０は、検査時間を短縮するために、不良品である半導体装置の電気的特性の検査を省略する。
Then, the
バンプ２の高さが、上記した基準値以上又は基準値超である場合、不良品である半導体装置を検査しないように、検査すべき領域を変更し（Ｓ１２）、その後、半導体装置に対して電気的特性の検査を行う（Ｓ１４）。検査すべき領域の変更方法は、第１の動作例と同一である。
When the height of the
以上、第１の実施形態に係る半導体検査装置の第１及び第２の動作例によれば、レーザー距離計１２及び演算制御部１６は、半導体装置のバンプ２の高さを測定する。そして、演算制御部１６は高さが規格範囲の上限値超のバンプ２を有する半導体装置の検査を行わないように、検査範囲を変更する。このため、プローブカード１４と半導体装置を接続するときに、プローブカード１４のプローブ針１４ａが破損することを抑制できる。
As described above, according to the first and second operation examples of the semiconductor inspection apparatus according to the first embodiment, the laser distance meter 12 and the
また、バンプ２の高さ測定及び半導体装置の検査を、シリコンウェハ１を半導体検査装置の内部から取り出さずに、且つ人を介在させることなく行えるため、これら測定及び検査を効率よく、且つ精度よく行うことができる。
Further, the height measurement of the
また、バンプ２の高さが規格範囲の下限値以下であることも検出できる。この場合、半導体装置は電気的特性の良否にかかわらず不良品である。判断装置５０は、このことを認識することができるため、不要な電気的特性の検査を行わなくてすむ。
It can also be detected that the height of the
また、第２の動作例によれば、バンプ２の高さが、規格範囲の上限値を超えているが、プローブカード１４のプローブ針１４ａを破損させるほどは高くない場合、そのバンプ２を含むエリアを試験すべき領域に含めたまま、電気的特性の検査を行う。このため、バンプ２が高さ異常である半導体装置に隣接する半導体装置を検査することができる。従って、半導体装置の歩留まりは低下しない。また、外部の判断装置５０（例えばテスター）は、不良品のバンプ２を有する半導体装置を認識することができるため、この半導体装置の電気的特性の検査を省略することができる。
Further, according to the second operation example, when the height of the
図７は、本発明の第２の実施形態に係る半導体検査装置の概略図である。この半導体検査装置は、レーザー距離計１２の代わりに撮像装置１３を有する点、及び演算制御部１６の処理が、第１の実施形態と異なる。以下、第１の実施形態と同一の構成については同一の符号を付し、説明を省略する。
FIG. 7 is a schematic view of a semiconductor inspection apparatus according to the second embodiment of the present invention. This semiconductor inspection device is different from the first embodiment in that it has an
撮像装置１３は、バンプ２を上方から撮像し、撮像した画像を演算制御部１６に出力する。このとき、撮像装置１３は、バンプ２の上面に焦点を合わすが、この焦点深度を示す情報も演算制御部１６に出力する。
The
演算制御部１６は、バンプ２の上面の焦点深度を示す情報、及びウェハチャック１０ａの高さに基づいて、バンプ２の高さを算出する。そして、第１の実施形態と同様に動作することにより、バンプ２の高さが規格範囲の上限値超の半導体装置を検査しないように、シリコンウェハ１の検査すべき領域を変更する。
The
また、入力部２０には、第１の実施形態に示した情報に加えて、バンプ２の間隔の規格範囲を示す情報も入力される。この情報は、他の情報と同様に記憶部１６ａに記憶される。演算制御部１６は、撮像装置が撮像したバンプ２の画像を解析してバンプ２の間隔を算出し、この間隔を、記憶部１６ａに記憶されている情報に照会することにより、バンプ２の間隔が規格範囲外であるか否かを判断する。
In addition to the information shown in the first embodiment, information indicating the standard range of the
本実施形態における半導体検査装置の動作例は、第１の実施形態における第２の動作例（図６）と略同一である。ただし、バンプ２の間隔が規格範囲外である場合も（Ｓ１１：Ｎｏ）、バンプ２の高さが規格範囲の上限値超に設定された基準値以下の場合と同様に、そのバンプ２を有する半導体装置を特定する情報を、外部の判断装置５０（例えばテスター）に出力する（Ｓ１３）。そして、演算制御部１６は、そのバンプ２を含むエリアを、試験すべき領域に含めたままにする。判断装置５０は、不良品のバンプ２を有する半導体装置が不良分であると判断した上で、その電気的特性の検査を省略し、検査のスループットを上げる。
The operation example of the semiconductor inspection apparatus in the present embodiment is substantially the same as the second operation example (FIG. 6) in the first embodiment. However, even when the interval between the
本実施形態においても、第１の実施形態と同一の効果を得ることができる。また、バンプ２の間隔が規格範囲外である場合に、判断装置５０に、そのバンプ２を有する半導体装置の検査を省略させる。従って、半導体装置の検査のスループットを上げることができる。
Also in this embodiment, the same effect as in the first embodiment can be obtained. Further, when the interval between the
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。 Note that the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the spirit of the present invention.
１，１００…シリコンウェハ、１ａ…層間絶縁膜、１ｂ…パッシベーション膜、１ｃ…Ａｌ合金パッド、２，１０８…バンプ、２ａ…凸部、２ｂ…異物、３，３ａ…半導体装置、１０ａ，１０ｂ，１１０…ウェハチャック、１２…レーザー距離計、１３…撮像装置、１４，１２２…プローブカード、１４ａ，１２２ａ…プローブ針、１５，１２０…カードホルダー、１６…演算制御部、１６ａ…記憶部、１８…入出力インターフェース、２０…入力部
DESCRIPTION OF SYMBOLS 1,100 ... Silicon wafer, 1a ... Interlayer insulation film, 1b ... Passivation film, 1c ... Al alloy pad, 2,108 ... Bump, 2a ... Convex part, 2b ... Foreign material, 3, 3a ... Semiconductor device, 10a, 10b, DESCRIPTION OF
Claims (10)
前記バンプの形状を測定し、該形状を示す形状データを取得する形状データ取得部と、
前記形状データと、前記バンプの形状の規格範囲を示す規格形状データとを比較し、前記バンプの形状が異常であるか否かを判断する演算部と、
を具備する半導体検査装置。 A probe card that connects to bumps formed in the semiconductor device and inputs an inspection signal to the semiconductor device;
A shape data acquisition unit for measuring the shape of the bump and acquiring shape data indicating the shape;
Comparing the shape data with standard shape data indicating a standard range of the shape of the bump, and determining whether or not the shape of the bump is abnormal,
A semiconductor inspection apparatus comprising:
前記規格形状データは、前記バンプの高さの規格範囲を示し、
前記演算部は、前記距離測定部による測定結果を用いて、前記バンプの高さを算出し、該バンプの高さが規格範囲内であるか否かを判断する請求項１に記載の半導体検査装置。 The shape data acquisition unit comprises a distance measuring unit that measures the distance to the bump by irradiating the bump from above the bump and receiving and analyzing the reflected light of the laser,
The standard shape data indicates a standard range of the height of the bump,
2. The semiconductor inspection according to claim 1, wherein the calculation unit calculates a height of the bump using a measurement result obtained by the distance measurement unit, and determines whether the height of the bump is within a standard range. apparatus.
前記規格形状データは、前記バンプの高さの規格範囲を示し、
前記演算部は、前記撮像部による前記バンプの焦点深度に基づいて、前記バンプの高さを算出し、該バンプの高さが規格範囲内であるか否かを判断する請求項１に記載の半導体検査装置。 The shape data acquisition unit includes an imaging unit that images the bump from above,
The standard shape data indicates a standard range of the height of the bump,
2. The calculation unit according to claim 1, wherein the calculation unit calculates a height of the bump based on a depth of focus of the bump by the imaging unit, and determines whether the height of the bump is within a standard range. Semiconductor inspection equipment.
前記ウェハチャックの移動機構を制御することにより、前記複数の半導体装置それぞれが有する前記バンプを、複数回に分けて前記プローブカードに接続させる制御部と、
を更に具備し、
前記制御部は、前記バンプの高さが規格範囲超の前記半導体装置が前記プローブカードに接続しないように、前記ウェハチャックの移動を制御する請求項２又は３に記載の半導体検査装置。 A wafer chuck on which a semiconductor wafer on which a plurality of the semiconductor devices are formed is placed and moved in a plane and up and down;
By controlling the movement mechanism of the wafer chuck, the control unit for connecting the bumps of each of the plurality of semiconductor devices to the probe card in a plurality of times,
Further comprising
4. The semiconductor inspection apparatus according to claim 2, wherein the control unit controls the movement of the wafer chuck so that the semiconductor device having a bump height exceeding a standard range is not connected to the probe card. 5.
前記ウェハチャックの移動機構を制御することにより、前記複数の半導体装置それぞれが有する前記バンプを、複数回に分けて前記プローブカードに接続させる制御部と、
を更に具備し、
前記制御部は、
少なくとも一つの前記バンプの高さが前記規格範囲の上に設定された基準値超又は該基準値以上である場合に、前記バンプの高さが前記上限値超又は以上である前記半導体装置を避けつつ、前記複数の半導体装置を前記プローブカードに接続し、
少なくとも一つの前記バンプの高さが前記規格範囲超、且つ前記基準値以下又は前記基準値未満である場合に、前記複数の半導体装置それぞれの前記バンプに前記プローブカードを接続させる請求項２又は３に記載の半導体検査装置。 A wafer chuck on which a semiconductor wafer on which a plurality of the semiconductor devices are formed is placed and moved in a plane and up and down;
By controlling the movement mechanism of the wafer chuck, the control unit for connecting the bumps of each of the plurality of semiconductor devices to the probe card in a plurality of times,
Further comprising
The controller is
When the height of at least one of the bumps exceeds or exceeds the reference value set above the standard range, avoid the semiconductor device in which the height of the bump exceeds or exceeds the upper limit value. While connecting the plurality of semiconductor devices to the probe card,
4. The probe card is connected to each bump of each of the plurality of semiconductor devices when the height of at least one of the bumps exceeds the standard range and is equal to or less than the reference value or less than the reference value. The semiconductor inspection apparatus described in 1.
前記規格形状データは、前記バンプの間隔の規格範囲を示し、
前記演算部は、前記バンプの間隔が規格範囲内であるか否かを判断する請求項１に記載の半導体検査装置。 The shape data acquisition unit is an imaging unit that images the bump from above,
The standard shape data indicates a standard range of the bump interval,
The semiconductor inspection apparatus according to claim 1, wherein the arithmetic unit determines whether or not the interval between the bumps is within a standard range.
前記演算部は、少なくとも一つの前記バンプの間隔が規格範囲外である場合に、前記複数の半導体装置それぞれの前記バンプに前記プローブカードを接続させつつ、規格範囲外の前記バンプを有する不良半導体装置を特定する情報を、該不良半導体装置の検査結果を判断する判断装置に出力し、前記不良半導体装置の検査を行わないようにさせる請求項６に記載の半導体検査装置。 The probe card inputs the inspection signal simultaneously to a plurality of the semiconductor devices,
When the interval between at least one of the bumps is outside the standard range, the arithmetic unit connects the probe card to each bump of each of the plurality of semiconductor devices, and has the defective semiconductor device having the bump outside the standard range. 7. The semiconductor inspection apparatus according to claim 6, wherein information for identifying the defect semiconductor device is output to a determination device that determines an inspection result of the defective semiconductor device so that the inspection of the defective semiconductor device is not performed.
前記半導体ウェハが前記ウェハチャックに載置された状態で、形状データ取得部及び演算部が、前記複数の半導体装置それぞれに形成されたバンプの高さを測定し、該高さが基準値未満又は以下であるか否かを判断する工程と、
制御部が前記ウェハチャックを制御することにより、前記バンプの高さが前記基準値以上又は超である前記半導体装置を避けつつ、前記複数の半導体装置それぞれが有する前記バンプを、複数回に分けて前記プローブカードに接続させる工程と、
を具備する半導体装置の製造方法。 Placing a semiconductor wafer on which a plurality of semiconductor devices are formed on a wafer chuck movable in a plane and in a vertical direction;
In a state where the semiconductor wafer is placed on the wafer chuck, the shape data acquisition unit and the calculation unit measure the height of the bump formed on each of the plurality of semiconductor devices, and the height is less than a reference value or Determining whether or not:
The control unit controls the wafer chuck to avoid the semiconductor device in which the height of the bump is equal to or higher than the reference value, and to divide the bump of each of the plurality of semiconductor devices into a plurality of times. Connecting to the probe card;
A method for manufacturing a semiconductor device comprising:
前記半導体ウェハが前記ウェハチャックに載置された状態で、形状データ取得部及び演算部が、前記複数の半導体装置それぞれにおけるバンプの間隔を測定し、該間隔が規格範囲内であるか否かを判断する工程と、
制御部が前記ウェハチャックを制御することにより、前記複数の半導体装置それぞれが有する前記バンプを、複数回に分けて前記プローブカードに接続させて該半導体装置の電気的特性を検査する工程と、
を具備する半導体装置の製造方法。 Placing a semiconductor wafer on which a plurality of semiconductor devices are formed on a wafer chuck movable in a plane and in a vertical direction;
In a state where the semiconductor wafer is placed on the wafer chuck, the shape data acquisition unit and the calculation unit measure the bump interval in each of the plurality of semiconductor devices, and whether or not the interval is within a standard range. A process of judging;
A step of controlling the wafer chuck to inspect the electrical characteristics of the semiconductor device by connecting the bumps of each of the semiconductor devices to the probe card in a plurality of times; and
A method for manufacturing a semiconductor device comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004323226A JP2006135129A (en) | 2004-11-08 | 2004-11-08 | Semiconductor inspection device and method of manufacturing semiconductor apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004323226A JP2006135129A (en) | 2004-11-08 | 2004-11-08 | Semiconductor inspection device and method of manufacturing semiconductor apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006135129A true JP2006135129A (en) | 2006-05-25 |
Family
ID=36728394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004323226A Withdrawn JP2006135129A (en) | 2004-11-08 | 2004-11-08 | Semiconductor inspection device and method of manufacturing semiconductor apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006135129A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007322180A (en) * | 2006-05-30 | 2007-12-13 | Nidec-Read Corp | Substrate inspection jig |
| CN108474821A (en) * | 2015-12-18 | 2018-08-31 | 特瑞视觉有限公司 | Detecting system |
| TWI838948B (en) | 2015-12-18 | 2024-04-11 | 英商塔拉檢視有限公司 | Automated test system for integrated circuits |
-
2004
- 2004-11-08 JP JP2004323226A patent/JP2006135129A/en not_active Withdrawn
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007322180A (en) * | 2006-05-30 | 2007-12-13 | Nidec-Read Corp | Substrate inspection jig |
| TWI416112B (en) * | 2006-05-30 | 2013-11-21 | Nidec Read Corp | Substrate inspection method and substrate inspection device |
| KR101342174B1 (en) * | 2006-05-30 | 2013-12-16 | 니혼덴산리드가부시키가이샤 | Board inspection tool |
| CN108474821A (en) * | 2015-12-18 | 2018-08-31 | 特瑞视觉有限公司 | Detecting system |
| JP2019505776A (en) * | 2015-12-18 | 2019-02-28 | テラビュー リミテッド | Test system |
| JP2021170040A (en) * | 2015-12-18 | 2021-10-28 | テラビュー リミテッド | Test system |
| US11366158B2 (en) | 2015-12-18 | 2022-06-21 | Teraview Limited | Test system for testing the integrity of an electronic device |
| TWI794151B (en) * | 2015-12-18 | 2023-03-01 | 英商塔拉檢視有限公司 | Automated test system for integrated circuits |
| US11921154B2 (en) | 2015-12-18 | 2024-03-05 | Teraview Limited | Test system |
| TWI838948B (en) | 2015-12-18 | 2024-04-11 | 英商塔拉檢視有限公司 | Automated test system for integrated circuits |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3051279B2 (en) | Bump appearance inspection method and bump appearance inspection device | |
| TW425473B (en) | Method of and apparatus for pattern inspection | |
| KR101071013B1 (en) | Inspection method and program storage medium storing the method | |
| KR20220033510A (en) | Method and system for detecting and classifying defects using X-rays | |
| WO2010032857A1 (en) | Pattern inspection device and method | |
| JP5118872B2 (en) | Defect observation method and apparatus for semiconductor device | |
| US20180209924A1 (en) | Defect Determining Method and X-Ray Inspection Device | |
| KR101654825B1 (en) | Method for Inspecting Compact Parts Formed on Substrate in Defect Inspection | |
| JP2010127748A (en) | Defect review device and defect review method | |
| JP5706501B1 (en) | Probing apparatus and probing method for electronic device | |
| JP2013187510A (en) | Semiconductor inspection device and semiconductor inspection method | |
| JP2010197221A (en) | Method and device for observing defect | |
| JP2007103860A (en) | Method of detecting probe contact trace, and prober | |
| JP2008028103A (en) | Wafer prober | |
| JP2008196974A (en) | Device and method for measuring height of projection object | |
| CN109075092B (en) | Detection apparatus and detection method | |
| JP4156968B2 (en) | Probe apparatus and alignment method | |
| JP2006135129A (en) | Semiconductor inspection device and method of manufacturing semiconductor apparatus | |
| JP4594833B2 (en) | Defect inspection equipment | |
| JP3872894B2 (en) | Bump appearance inspection method and apparatus | |
| JP2008046012A (en) | Defect detector and defect detection method | |
| JP2009128325A (en) | Defect inspection method, and device therefor | |
| JP2006023229A (en) | Probe card quality evaluation method, its apparatus, and probe inspection method | |
| JP2004342676A (en) | Method and device for inspecting semiconductor wafer | |
| JP2008078204A (en) | Testing method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Effective date: 20070404 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |
|
| A621 | Written request for application examination |
Effective date: 20070914 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Effective date: 20080201 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A761 | Written withdrawal of application |
Effective date: 20090612 Free format text: JAPANESE INTERMEDIATE CODE: A761 |