JP2006101403A - Information processing apparatus and program used for the processing apparatus - Google Patents

Information processing apparatus and program used for the processing apparatus Download PDF

Info

Publication number
JP2006101403A
JP2006101403A JP2004287496A JP2004287496A JP2006101403A JP 2006101403 A JP2006101403 A JP 2006101403A JP 2004287496 A JP2004287496 A JP 2004287496A JP 2004287496 A JP2004287496 A JP 2004287496A JP 2006101403 A JP2006101403 A JP 2006101403A
Authority
JP
Japan
Prior art keywords
pixel
information processing
computer
load
pixel interpolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004287496A
Other languages
Japanese (ja)
Other versions
JP4282582B2 (en
Inventor
Kosuke Uchida
耕輔 内田
Noriaki Kitada
典昭 北田
Satoshi Hoshina
聡 保科
Yoshihiro Kikuchi
義浩 菊池
Yuji Kawashima
裕司 川島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004287496A priority Critical patent/JP4282582B2/en
Priority to EP05107386A priority patent/EP1646243B1/en
Priority to DE602005015067T priority patent/DE602005015067D1/en
Priority to US11/210,308 priority patent/US8040951B2/en
Publication of JP2006101403A publication Critical patent/JP2006101403A/en
Application granted granted Critical
Publication of JP4282582B2 publication Critical patent/JP4282582B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an information processing apparatus capable of automatically switching between moving picture playback with preferential image quality and moving picture playback with preferential smoothness. <P>SOLUTION: A video playback application program 201 detects a present load amount of a computer 10. When the computer 10 is not in a high load state, the video playback application program 201 executes pixel interpolation processing for generating a prediction interpolation pixel with accuracy of 1/4 pixel and generates an inter motion compensation frame prediction signal on the basis of an image subjected to the pixel interpolation processing. When the computer 10 reaches the high load state, the video playback application program 201 executes particular decode processing for relieving the load of the computer 10 by revising the contents of the pixel interpolation processing. Thus, it is possible to automatically switch between the moving picture playback with preferential image quality and the moving picture playback by taking precedence of smoothness over the image quality. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明はパーソナルコンピュータのような情報処理装置および同装置で用いられるデコード用のプログラムに関する。   The present invention relates to an information processing apparatus such as a personal computer and a decoding program used in the apparatus.

近年、DVD(Digital Versatile Disc)プレーヤ、TV装置のようなオーディオ・ビデオ(AV)機器と同様のAV機能を備えたパーソナルコンピュータが開発されている。   In recent years, personal computers having the same AV function as audio / video (AV) devices such as DVD (Digital Versatile Disc) players and TV devices have been developed.

このようなパーソナルコンピュータにおいては、圧縮符号化された動画像ストリームをソフトウェアによってデコードするソフトウェアデコーダが用いられている。ソフトウェアデコーダの使用により、専用のハードウェアを設けることなく、圧縮符号化された動画像ストリームをプロセッサ(CPU)によってデコードすることが可能になる。   In such a personal computer, a software decoder that decodes a compression-coded moving image stream by software is used. By using a software decoder, it is possible to decode a compression-coded moving image stream by a processor (CPU) without providing dedicated hardware.

代表的な圧縮符号化技術としては、動き補償フレーム間予測符号化が知られている。動き補償フレーム間予測符号化を行うシステムとしては、小数画素精度の画像を用いて予測画像を生成するシステムが知られている(例えば、特許文献1参照)。このシステムにおいては、画素補間処理に要する処理量を低減するために、Bピクチャをデコードする場合には、Pピクチャをデコードする場合に使用されるフィルタよりもタップ数の少ないフィルタを用いて参照画面の画素補間処理が行われる。
特開2003−169337号公報
As a typical compression coding technique, motion compensation interframe predictive coding is known. As a system that performs motion compensation interframe predictive coding, a system that generates a predicted image using an image with decimal pixel accuracy is known (see, for example, Patent Document 1). In this system, in order to reduce the processing amount required for pixel interpolation processing, when decoding a B picture, a reference screen is used by using a filter having a smaller number of taps than a filter used when decoding a P picture. The pixel interpolation process is performed.
JP 2003-169337 A

しかし、上記システムでは、Bピクチャをデコードする場合には常にタップ数の少ないフィルタが用いられるので、再生画像の画質低下を招くことになる。   However, in the above system, when decoding a B picture, a filter with a small number of taps is always used.

ところで、最近では、次世代の動画像圧縮符号化技術として、H.264/AVC(AVC:Advanced Video Coding)規格が注目されている。H.264/AVC規格は、MPEG2、MPEG4のような従来の圧縮符号化技術よりも高能率の圧縮符号化技術であり、HD(High Definition)のような高精細画像の符号化に使用される。このため、H.264/AVC規格に対応するエンコード処理およびデコード処理の各々においては、MPEG2、MPEG4のような従来の圧縮符号化技術よりも多くの処理量が必要とされる。   Recently, as a next-generation moving image compression coding technology, H.264 has been introduced. The H.264 / AVC (AVC: Advanced Video Coding) standard has attracted attention. H. The H.264 / AVC standard is a compression encoding technique that is more efficient than conventional compression encoding techniques such as MPEG2 and MPEG4, and is used for encoding high-definition images such as HD (High Definition). For this reason, H.C. Each of the encoding process and the decoding process corresponding to the H.264 / AVC standard requires a larger amount of processing than the conventional compression encoding techniques such as MPEG2 and MPEG4.

したがって、H.264/AVC規格で圧縮符号化された動画像ストリームをソフトウェアによってデコードするように設計されたパーソナルコンピュータにおいては、高精細画像の再生が可能になる反面、システムの負荷が増大すると、デコード処理自体に遅れが生じ、これによってスムーズな動画再生を実行できなくなる危険がある。   Therefore, H.H. In a personal computer designed to decode a moving image stream compression-encoded by the H.264 / AVC standard by software, high-definition images can be reproduced. However, when the load on the system increases, the decoding process itself is performed. There is a risk that a delay occurs, which prevents smooth video playback.

本発明は上述の事情を考慮してなされたものであり、画質優先の動画再生と画質よりもスムーズさを優先した動画再生とを自動的に切り替えることが可能な情報処理装置およびプログラムを提供することを目的とする。   The present invention has been made in consideration of the above-described circumstances, and provides an information processing apparatus and program capable of automatically switching between moving image reproduction with priority on image quality and reproduction of moving image with priority on smoothness over image quality. For the purpose.

上述の課題を解決するため、本発明は、圧縮符号化された動画像ストリームをデコードする情報処理装置において、デコードされた画面に対して画素補間処理を施す手段と、前記動画像ストリームに含まれる動きベクトル情報に基づいて、前記画素補間処理された画面からデコード対象画面に対応する動き補償フレーム間予測信号を生成する動き補償手段と、前記デコード対象画面に対応する予測誤差信号に前記デコード対象画面に対応する動き補償フレーム間予測信号を加算して前記デコード対象画面をデコードする手段と、前記情報処理装置の負荷を検出する負荷検出手段と、前記負荷検出手段によって検出された負荷が所定の基準値よりも大きい場合、前記情報処理装置の負荷が軽減されるように前記画素補間処理の内容を変更する補間制御手段とを具備することを特徴とする。   In order to solve the above-described problem, the present invention includes an information processing apparatus for decoding a compression-coded moving image stream, means for performing pixel interpolation processing on the decoded screen, and the moving image stream. Based on motion vector information, motion compensation means for generating a motion compensation inter-frame prediction signal corresponding to the decoding target screen from the pixel-interpolated screen, and a prediction error signal corresponding to the decoding target screen to the decoding target screen Means for adding the motion compensated inter-frame prediction signal corresponding to the above, decoding the screen to be decoded, load detecting means for detecting the load of the information processing device, and the load detected by the load detecting means being a predetermined reference If the value is greater than the value, the content of the pixel interpolation process is changed so that the load on the information processing apparatus is reduced. Characterized by comprising a control means.

本発明によれば、画質優先の動画再生と画質よりもスムーズさを優先した動画再生とを自動的に切り替えることが可能となる。   According to the present invention, it is possible to automatically switch between video playback with priority on image quality and video playback with priority on smoothness over image quality.

以下、図面を参照して、本発明の実施形態を説明する。
まず、図1および図2を参照して、本発明の一実施形態に係る情報処理装置の構成について説明する。この情報処理装置は、例えば、ノートブック型パーソナルコンピュータ10として実現されている。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
First, the configuration of an information processing apparatus according to an embodiment of the present invention will be described with reference to FIG. 1 and FIG. This information processing apparatus is realized as, for example, a notebook personal computer 10.

図1はノートブック型パーソナルコンピュータ10のディスプレイユニットを開いた状態における正面図である。本コンピュータ10は、コンピュータ本体11と、ディスプレイユニット12とから構成されている。ディスプレイユニット12にはLCD(Liquid Crystal Display)17から構成される表示装置が組み込まれており、そのLCD17の表示画面はディスプレイユニット12のほぼ中央に位置されている。   FIG. 1 is a front view of the notebook personal computer 10 with the display unit opened. The computer 10 includes a computer main body 11 and a display unit 12. The display unit 12 incorporates a display device composed of an LCD (Liquid Crystal Display) 17, and the display screen of the LCD 17 is positioned substantially at the center of the display unit 12.

ディスプレイユニット12は、コンピュータ本体11に対して開放位置と閉塞位置との間を回動自在に取り付けられている。コンピュータ本体11は薄い箱形の筐体を有しており、その上面にはキーボード13、本コンピュータ1を電源オン/オフするためのパワーボタン14、入力操作パネル15、およびタッチパッド16などが配置されている。   The display unit 12 is attached to the computer main body 11 so as to be rotatable between an open position and a closed position. The computer main body 11 has a thin box-shaped casing, and a keyboard 13, a power button 14 for turning on / off the computer 1, an input operation panel 15, and a touch pad 16 are arranged on the upper surface. Has been.

入力操作パネル15は、押されたボタンに対応するイベントを入力する入力装置であり、複数の機能をそれぞれ起動するための複数のボタンを備えている。これらボタン群には、TV起動ボタン15A、DVD(Digital Versatile Disc)起動ボタン15Bも含まれている。TV起動ボタン15Aは、デジタルTV放送番組のような放送番組データの再生及び記録を行うためのTV機能を起動するためのボタンである。TV起動ボタン15Aがユーザによって押下された時、TV機能を実行するためのアプリケーションプログラムが自動的に起動される。DVD起動ボタン15Bは、DVDに記録されたビデオコンテンツを再生するためのボタンである。DVD起動ボタン15Bがユーザによって押下された時、ビデオコンテンツを再生するためのアプリケーションプログラムが自動的に起動される。   The input operation panel 15 is an input device that inputs an event corresponding to a pressed button, and includes a plurality of buttons for starting a plurality of functions. These button groups also include a TV start button 15A and a DVD (Digital Versatile Disc) start button 15B. The TV activation button 15A is a button for activating a TV function for reproducing and recording broadcast program data such as a digital TV broadcast program. When the TV activation button 15A is pressed by the user, an application program for executing the TV function is automatically activated. The DVD start button 15B is a button for playing back video content recorded on a DVD. When the DVD activation button 15B is pressed by the user, an application program for reproducing video content is automatically activated.

次に、図2を参照して、本コンピュータ10のシステム構成について説明する。   Next, the system configuration of the computer 10 will be described with reference to FIG.

本コンピュータ10は、図2に示されているように、CPU111、ノースブリッジ112、主メモリ113、グラフィクスコントローラ114、サウスブリッジ119、BIOS−ROM120、ハードディスクドライブ(HDD)121、光ディスクドライブ(ODD)122、デジタルTV放送チューナ123、エンベデッドコントローラ/キーボードコントローラIC(EC/KBC)124、およびネットワークコントローラ125等を備えている。   As shown in FIG. 2, the computer 10 includes a CPU 111, a north bridge 112, a main memory 113, a graphics controller 114, a south bridge 119, a BIOS-ROM 120, a hard disk drive (HDD) 121, and an optical disk drive (ODD) 122. , A digital TV broadcast tuner 123, an embedded controller / keyboard controller IC (EC / KBC) 124, a network controller 125, and the like.

CPU111は本コンピュータ10の動作を制御するために設けられたプロセッサであり、ハードディスクドライブ(HDD)121から主メモリ113にロードされる、オペレーティングシステム(OS)、およびビデオ再生アプリケーションプログラム201のような各種アプリケーションプログラムを実行する。   The CPU 111 is a processor provided to control the operation of the computer 10, and various types such as an operating system (OS) and a video playback application program 201 loaded from the hard disk drive (HDD) 121 to the main memory 113. Run the application program.

ビデオ再生アプリケーションプログラム201は、圧縮符号化された動画像データをデコードおよび再生するためのソフトウェアである。このビデオ再生アプリケーションプログラム201は、H.264/AVC規格に対応するソフトウェアデコーダである。ビデオ再生アプリケーションプログラム201は、H.264/AVC規格で定義された符号化方式で圧縮符号化されている動画像ストリーム(例えば、デジタルTV放送チューナ123によって受信されたデジタルTV放送番組、光ディスクドライブ(ODD)122から読み出されるHD(High Definition)規格のビデオコンテンツ、など)をデコードするための機能を有している。   The video reproduction application program 201 is software for decoding and reproducing the compression-coded moving image data. This video playback application program 201 is an H.264 file. This is a software decoder corresponding to the H.264 / AVC standard. The video playback application program 201 is an H.264 file. A moving image stream (for example, a digital TV broadcast program received by the digital TV broadcast tuner 123, an HD (High) read out from the optical disc drive (ODD) 122) that is compressed and encoded by the encoding method defined in the H.264 / AVC standard. Definition) standard video content, etc.).

このビデオ再生アプリケーションプログラム201は、図3に示すように、負荷検出モジュール211、デコード制御モジュール212、およびデコード実行モジュール213を備えている。   As shown in FIG. 3, the video playback application program 201 includes a load detection module 211, a decode control module 212, and a decode execution module 213.

デコード実行モジュール213は、H.264/AVC規格で定義されたデコード処理を実行するデコーダである。負荷検出モジュール211は、コンピュータ10の負荷を検出するモジュールである。この負荷検出モジュール211は、例えば、オペレーティングシステム(OS)200にコンピュータ10の現在の負荷を問い合わせることによって、コンピュータ10の現在の負荷量を検出する。コンピュータ10の負荷量は、例えば、CPU111の使用率に基づいて決定される。   The decode execution module 213 is an H.264 implementation. It is a decoder that executes a decoding process defined in the H.264 / AVC standard. The load detection module 211 is a module that detects the load of the computer 10. For example, the load detection module 211 detects the current load amount of the computer 10 by inquiring the current load of the computer 10 to the operating system (OS) 200. The load amount of the computer 10 is determined based on the usage rate of the CPU 111, for example.

また、コンピュータ10の負荷量は、CPU111の使用率とメモリ113の使用率との組み合わせによって決定することもできる。通常、ソフトウェアデコーダをスムーズに実行するためには、ある一定サイズ以上のメモリが必要である。システムのメモリ使用率が高くなると、OSのページングにより、ソフトウェアデコーダのデコードパフォーマンスは低下する。よって、CPU111の使用率とメモリ113の使用率との組み合わせによってコンピュータ10の負荷量を検出することにより、コンピュータ10の現在の負荷量がソフトウェアデコーダの実行に支障を来す負荷量(高負荷状態)であるかどうかをより精度よく判別することができる。   Further, the load amount of the computer 10 can be determined by a combination of the usage rate of the CPU 111 and the usage rate of the memory 113. Usually, in order to smoothly execute the software decoder, a memory having a certain size or more is required. As the memory usage rate of the system increases, the decoding performance of the software decoder decreases due to paging of the OS. Therefore, by detecting the load amount of the computer 10 based on the combination of the usage rate of the CPU 111 and the usage rate of the memory 113, the current load amount of the computer 10 interferes with the execution of the software decoder (high load state). ) Can be more accurately determined.

デコード制御モジュール212は、負荷検出モジュール211によって検出されたコンピュータ10の負荷に応じて、デコード実行モジュール213によって実行されるデコード処理の内容を制御する。   The decode control module 212 controls the content of the decoding process executed by the decode execution module 213 according to the load on the computer 10 detected by the load detection module 211.

具体的には、デコード制御モジュール212は、コンピュータ10の負荷量が予め決められた基準値以下である場合には、H.264/AVC規格で定義されたデコード処理がCPU111によって実行されるように、デコード実行モジュール213によって実行すべきデコード処理の内容を制御する。一方、コンピュータ10の負荷量が基準値よりも大きい場合には(高負荷状態)、デコード制御モジュール212は、H.264/AVC規格で定義されたデコード処理の一部が省略または簡略された処理に置換されるように、デコード実行モジュール213によって実行すべきデコード処理の内容を制御する。   Specifically, when the load amount of the computer 10 is equal to or less than a predetermined reference value, the decode control module 212 determines the H.264 standard. The contents of the decoding process to be executed by the decoding execution module 213 are controlled so that the decoding process defined by the H.264 / AVC standard is executed by the CPU 111. On the other hand, when the load amount of the computer 10 is larger than the reference value (high load state), the decode control module 212 determines whether or not The content of the decoding process to be executed by the decoding execution module 213 is controlled so that a part of the decoding process defined in the H.264 / AVC standard is replaced with a process that is omitted or simplified.

ビデオ再生アプリケーションプログラム201によってデコードされた動画像データは、表示ドライバ202を介してグラフィクスコントローラ114のビデオメモリ114Aに順次書き込まれる。これにより、デコードされた動画像データはLCD17に表示される。表示ドライバ202はグラフィクスコントローラ114を制御するためのソフトウェアである。   The moving image data decoded by the video playback application program 201 is sequentially written into the video memory 114A of the graphics controller 114 via the display driver 202. As a result, the decoded moving image data is displayed on the LCD 17. The display driver 202 is software for controlling the graphics controller 114.

また、CPU111は、BIOS−ROM120に格納されたシステムBIOS(Basic Input Output System)も実行する。システムBIOSはハードウェア制御のためのプログラムである。   The CPU 111 also executes a system BIOS (Basic Input Output System) stored in the BIOS-ROM 120. The system BIOS is a program for hardware control.

ノースブリッジ112はCPU111のローカルバスとサウスブリッジ119との間を接続するブリッジデバイスである。ノースブリッジ112には、主メモリ113をアクセス制御するメモリコントローラも内蔵されている。また、ノースブリッジ112は、AGP(Accelerated Graphics Port)バスなどを介してグラフィクスコントローラ114との通信を実行する機能も有している。   The north bridge 112 is a bridge device that connects the local bus of the CPU 111 and the south bridge 119. The north bridge 112 also includes a memory controller that controls access to the main memory 113. The north bridge 112 also has a function of executing communication with the graphics controller 114 via an AGP (Accelerated Graphics Port) bus or the like.

グラフィクスコントローラ114は本コンピュータ10のディスプレイモニタとして使用されるLCD17を制御する表示コントローラである。このグラフィクスコントローラ114はビデオメモリ(VRAM)114Aに書き込まれた画像データからLCD17に送出すべき表示信号を生成する。   The graphics controller 114 is a display controller that controls the LCD 17 used as a display monitor of the computer 10. The graphics controller 114 generates a display signal to be sent to the LCD 17 from the image data written in the video memory (VRAM) 114A.

サウスブリッジ119は、LPC(Low Pin Count)バス上の各デバイス、およびPCI(Peripheral Component Interconnect)バス上の各デバイスを制御する。また、サウスブリッジ119は、HDD121、ODD122を制御するためのIDE(Integrated Drive Electronics)コントローラを内蔵している。さらに、サウスブリッジ119は、デジタルTV放送チューナ123を制御する機能、およびBIOS−ROM120をアクセス制御するための機能も有している。   The south bridge 119 controls each device on an LPC (Low Pin Count) bus and each device on a PCI (Peripheral Component Interconnect) bus. The south bridge 119 incorporates an IDE (Integrated Drive Electronics) controller for controlling the HDD 121 and the ODD 122. Further, the south bridge 119 has a function of controlling the digital TV broadcast tuner 123 and a function of controlling access to the BIOS-ROM 120.

HDD121は、各種ソフトウェア及びデータを格納する記憶装置である。光ディスクドライブ(ODD)123は、ビデオコンテンツが格納されたDVDなどの記憶メディアを駆動するためのドライブユニットである。デジタルTV放送チューナ123は、デジタルTV放送番組のような放送番組データを外部から受信するための受信装置である。   The HDD 121 is a storage device that stores various software and data. The optical disk drive (ODD) 123 is a drive unit for driving a storage medium such as a DVD in which video content is stored. The digital TV broadcast tuner 123 is a receiving device for receiving broadcast program data such as a digital TV broadcast program from the outside.

エンベデッドコントローラ/キーボードコントローラIC(EC/KBC)124は、電力管理のためのエンベデッドコントローラと、キーボード(KB)13およびタッチパッド16を制御するためのキーボードコントローラとが集積された1チップマイクロコンピュータである。このエンベデッドコントローラ/キーボードコントローラIC(EC/KBC)124は、ユーザによるパワーボタン14の操作に応じて本コンピュータ10をパワーオン/パワーオフする機能を有している。さらに、エンベデッドコントローラ/キーボードコントローラIC(EC/KBC)124は、ユーザによるTV起動ボタン15A、DVD起動ボタン15Bの操作に応じて、本コンピュータ10をパワーオンすることもできる。ネットワークコントローラ125は、例えばインターネットなどの外部ネットワークとの通信を実行する通信装置である。   The embedded controller / keyboard controller IC (EC / KBC) 124 is a one-chip microcomputer in which an embedded controller for power management and a keyboard controller for controlling the keyboard (KB) 13 and the touch pad 16 are integrated. . The embedded controller / keyboard controller IC (EC / KBC) 124 has a function of powering on / off the computer 10 in accordance with the operation of the power button 14 by the user. Furthermore, the embedded controller / keyboard controller IC (EC / KBC) 124 can also power on the computer 10 in accordance with the operation of the TV start button 15A and the DVD start button 15B by the user. The network controller 125 is a communication device that executes communication with an external network such as the Internet.

次に、図4を参照して、ビデオ再生アプリケーションプログラム201によって実現されるソフトウェアデコーダの機能構成を説明する。   Next, the functional configuration of the software decoder realized by the video playback application program 201 will be described with reference to FIG.

ビデオ再生アプリケーションプログラム201のデコード実行モジュール213は、H.264/AVC規格に対応しており、図示のように、エントロピー復号部301、逆量子化部302、逆DCT部(DCT:Discrete Cosine Transform)303、加算部304、デブロッキングフィルタ部305、フレームメモリ306、動きベクトル予測部307、補間予測部308、重み付き予測部309、イントラ予測部310、およびモード切替スイッチ部311を含む。H.264の直交変換は整数精度であり、従来のDCTとは異なるが、ここではDCTと称することとする。   The decode execution module 213 of the video playback application program 201 is an H.264 file. As shown in the figure, the entropy decoding unit 301, the inverse quantization unit 302, the inverse DCT unit (DCT: Discrete Cosine Transform) 303, the addition unit 304, the deblocking filter unit 305, the frame memory 306, a motion vector prediction unit 307, an interpolation prediction unit 308, a weighted prediction unit 309, an intra prediction unit 310, and a mode changeover switch unit 311. H. The H.264 orthogonal transform has integer precision and is different from the conventional DCT, but is referred to as DCT here.

各画面(ピクチャ)の符号化は、たとえば16x16画素のマクロブロック単位で実行される。各マクロブロックごとに、フレーム内符号化モード(イントラ符号化モード)および動き補償フレーム間予測符号化モード(インター符号化モード)のいずれか一方が選択される。   Each screen (picture) is encoded in units of macroblocks of 16 × 16 pixels, for example. For each macroblock, either the intraframe coding mode (intra coding mode) or the motion compensated interframe prediction coding mode (inter coding mode) is selected.

動き補償フレーム間予測符号化モードにおいては、既に符号化された画面(ピクチャ)からの動きを推定することによって、符号化対象画面に対応する動き補償フレーム間予測信号が定められた形状単位で生成される。そして、符号化対象画面(ピクチャ)から動き補償フレーム間予測信号を引いた予測誤差信号が、直交変換(DCT)、量子化、およびエントロピー符号化によって、符号化される。また、イントラ符号化モードにおいては、符号化対象画面(ピクチャ)から予測信号が生成され、その予測信号が直交変換(DCT)、量子化、およびエントロピー符号化によって、符号化される。   In motion-compensated interframe predictive coding mode, motion-predicted interframe prediction signals corresponding to the current picture are generated in a defined shape unit by estimating the motion from the already coded picture (picture). Is done. A prediction error signal obtained by subtracting the motion compensation inter-frame prediction signal from the encoding target screen (picture) is encoded by orthogonal transform (DCT), quantization, and entropy encoding. Further, in the intra coding mode, a prediction signal is generated from a coding target screen (picture), and the prediction signal is encoded by orthogonal transform (DCT), quantization, and entropy coding.

H.264/AVC規格に対応するコーデックは、さらに圧縮率を高めるために、
(1)従来のMPEGよりも高い画素精度(1/4画素精度)の動き補償
(2)フレーム内符号化を効率的に行うためのフレーム内予測
(3)ブロック歪みを低減するためのデブロッキングフィルタ
(4)4x4画素単位の整数DCT
(5)任意の位置の複数の画面(ピクチャ)を参照画面として使用可能なマルチリファレンスフレーム
(6)重み付け予測
等の技術を利用する。
H. In order to further increase the compression rate, the codec corresponding to the H.264 / AVC standard
(1) Motion compensation with higher pixel accuracy (1/4 pixel accuracy) than conventional MPEG (2) Intraframe prediction for efficient intraframe coding (3) Deblocking to reduce block distortion Filter (4) 4x4 pixel integer DCT
(5) A technique such as multi-reference frame (6) weighted prediction that can use a plurality of screens (pictures) at arbitrary positions as a reference screen is used.

以下、図4のソフトウェアデコーダの動作を説明する。   Hereinafter, the operation of the software decoder of FIG. 4 will be described.

H.264/AVC規格にしたがって圧縮符号化された動画像ストリームは、まず、エントロピー復号部301に入力される。圧縮符号化された動画像ストリームには、符号化された画像情報の他に、動き補償フレーム間予測符号化(インター予測符号化)で用いられた動きベクトル情報、フレーム内予測符号化(イントラ予測符号化)で用いられたフレーム内予測情報、予測モード(インター予測符号化/イントラ予測符号化)を示すモード情報等が含まれている。   H. A moving image stream compression-encoded according to the H.264 / AVC standard is first input to the entropy decoding unit 301. In addition to encoded image information, motion vector information used in motion-compensated interframe prediction encoding (inter-prediction encoding), intra-frame prediction encoding (intra prediction encoding) Intraframe prediction information used in (encoding), mode information indicating a prediction mode (inter prediction encoding / intra prediction encoding), and the like are included.

デコード処理は、たとえば16x16画素のマクロブロック単位で実行される。エントロピー復号部301は動画像ストリームに対して可変長復号のようなエントロピー復号処理を施して、動画像ストリームから、量子化DCT係数、動きベクトル情報(動きベクトル差分情報)、フレーム内予測情報、およびモード情報を分離する。この場合、例えば、デコード対象画面(ピクチャ)内の各マクロブロックは4x4画素(または8x8画素)のブロック毎にエントロピー復号処理され、各ブロックは4x4(または8x8画素)の量子化DCT係数に変換される。以下では、各ブロックが4x4である場合を想定する。   The decoding process is executed in units of macro blocks of 16 × 16 pixels, for example. The entropy decoding unit 301 performs entropy decoding processing such as variable length decoding on the moving image stream, and from the moving image stream, the quantized DCT coefficient, motion vector information (motion vector difference information), intra-frame prediction information, and Separate mode information. In this case, for example, each macroblock in the decoding target screen (picture) is subjected to entropy decoding processing for each block of 4 × 4 pixels (or 8 × 8 pixels), and each block is converted into 4 × 4 (or 8 × 8 pixels) quantized DCT coefficients. The In the following, it is assumed that each block is 4 × 4.

動きベクトル情報は、動きベクトル予測部307に送られる。フレーム内予測情報は、イントラ予測部310に送られる。モード情報はモード切替スイッチ部311に送られる。   The motion vector information is sent to the motion vector prediction unit 307. The intra-frame prediction information is sent to the intra prediction unit 310. The mode information is sent to the mode changeover switch unit 311.

各デコード対象ブロックの4x4の量子化DCT係数は、逆量子化部302による逆量子化処理により4x4のDCT係数(直交変換係数)に変換される。この4x4のDCT係数は、逆DCT部303による逆整数DCT(逆直交変換)処理によって、周波数情報から、4x4の画素値に変換される。この4x4の画素値は、デコード対象ブロックに対応する予測誤差信号である。この予測誤差信号は加算部304に送られ、そこでデコード対象ブロックに対応する予測信号(動き補償フレーム間予測信号またはフレーム内予測信号)が加算され、これによってデコード対象ブロックに対応する4x4の画素値がデコードされる。   The 4 × 4 quantized DCT coefficients of each decoding target block are converted into 4 × 4 DCT coefficients (orthogonal transform coefficients) by the inverse quantization process by the inverse quantization unit 302. The 4 × 4 DCT coefficients are converted from frequency information into 4 × 4 pixel values by an inverse integer DCT (inverse orthogonal transform) process by the inverse DCT unit 303. This 4 × 4 pixel value is a prediction error signal corresponding to the decoding target block. This prediction error signal is sent to the adding unit 304, where a prediction signal (motion compensation inter-frame prediction signal or intra-frame prediction signal) corresponding to the decoding target block is added, and thereby a 4 × 4 pixel value corresponding to the decoding target block. Is decoded.

イントラ予測モードにおいては、モード切替スイッチ部311によってイントラ予測部310が選択され、これによってイントラ予測部310からのフレーム内予測信号が予測誤差信号に加算される。インター予測モードにおいては、モード切替スイッチ部311によって重み付き予測部309が選択され、これによって、動きベクトル予測部307、補間予測部308、および重み付き予測部309によって得られる動き補償フレーム間予測信号が予測誤差信号に加算される。   In the intra prediction mode, the intra prediction unit 310 is selected by the mode changeover switch unit 311, and thereby the intraframe prediction signal from the intra prediction unit 310 is added to the prediction error signal. In the inter prediction mode, the weighted prediction unit 309 is selected by the mode changeover switch unit 311, and thereby the motion compensation interframe prediction signal obtained by the motion vector prediction unit 307, the interpolation prediction unit 308, and the weighted prediction unit 309. Is added to the prediction error signal.

このように、デコード対象画面に対応する予測誤差信号に予測信号(動き補償フレーム間予測信号またはフレーム内予測信号)を加算してデコード対象画面をデコードする処理が所定のブロック単位で実行される。   As described above, the process of adding the prediction signal (motion-compensated inter-frame prediction signal or intra-frame prediction signal) to the prediction error signal corresponding to the decoding target screen and decoding the decoding target screen is executed in predetermined block units.

デコードされた各画面(ピクチャ)は、デブロッキングフィルタ部305によってデブロッキングフィルタ処理が施された後に、フレームメモリ306に格納される。このデブロッキングフィルタ部305は、例えば4x4画素のブロック単位で、デコードされた各画面に対してブロックノイズを低減するためのデブロッキングフィルタ処理を施す。このデブロッキングフィルタ処理は、ブロック歪みが参照画像に含まれてしまい、これによってブロック歪みが復号画像に伝搬してしまうことを防止する。デブロッキングフィルタ処理のための処理量は膨大であり、ソフトウェアデコーダの全処理量の50パーセントを占める場合もある。デブロッキングフィルタ処理は、ブロック歪みが生じやすい箇所に対してはより強いフィリタリングが施され、ブロック歪みが生じにくい箇所に対しては弱いフィリタリングが施されるように、適応的に実行される。デブロッキングフィルタ処理はループフィルタ処理によって実現されている。   Each decoded screen (picture) is subjected to deblocking filter processing by the deblocking filter unit 305 and then stored in the frame memory 306. The deblocking filter unit 305 performs a deblocking filter process for reducing block noise on each decoded screen, for example, in units of 4 × 4 pixel blocks. This deblocking filter processing prevents block distortion from being included in the reference image, and thereby block distortion propagates to the decoded image. The amount of processing for the deblocking filter processing is enormous and may occupy 50% of the total processing amount of the software decoder. The deblocking filter process is adaptively executed such that a stronger filtering is performed on a portion where block distortion is likely to occur, and a weak filtering is performed on a portion where block distortion is less likely to occur. The deblocking filter process is realized by a loop filter process.

そして、デブロッキングフィルタ処理された各画面は、フレームメモリ306から出力画像フレーム(または出力画像フィールド)として読み出される。また、動き補償フレーム間予測のための参照画像として使用されるべき各画面(参照画面)は、フレームメモリ306内に一定期間保持される。H.264/AVC規格の動き補償フレーム間予測符号化においては、複数の画面を参照画面として使用することができる。このため、フレームメモリ306は、複数画面分の画像を記憶するための複数個のフレームメモリ部を備えている。   Each screen subjected to the deblocking filter processing is read out from the frame memory 306 as an output image frame (or output image field). Each screen (reference screen) to be used as a reference image for motion compensation inter-frame prediction is held in the frame memory 306 for a certain period. H. In motion compensation interframe predictive coding according to the H.264 / AVC standard, a plurality of screens can be used as reference screens. For this reason, the frame memory 306 includes a plurality of frame memory units for storing images for a plurality of screens.

動きベクトル予測部307は、デコード対象ブロックに対応する動きベクトル差分情報に基づいて、動きベクトル情報を生成する。補間予測部308は、デコード対象ブロックに対応する動きベクトル情報に基づいて、参照画面内の、整数精度の画素群および1/4画素精度の予測補間画素群から、動き補償フレーム間予測信号を生成する。1/4画素精度の予測補間画素の生成においては、6タップフィルタ(入力6つ、出力1つ)が用いられる。このため、高周波成分まで考慮した高精度の予測補間処理を実行できるが、その分、動き補償には多くの処理量が必要となる。   The motion vector prediction unit 307 generates motion vector information based on the motion vector difference information corresponding to the decoding target block. The interpolation prediction unit 308 generates a motion compensation inter-frame prediction signal from the integer precision pixel group and the quarter pixel precision prediction interpolation pixel group in the reference screen based on the motion vector information corresponding to the decoding target block. To do. A 6-tap filter (six inputs, one output) is used in the generation of the prediction interpolation pixel with 1/4 pixel accuracy. For this reason, it is possible to execute highly accurate predictive interpolation processing considering even high frequency components. However, a large amount of processing is required for motion compensation.

重み付け予測部309は、動き補償フレーム間予測信号に対して重み係数を乗じる処理を動き補償ブロック単位で実行することにより、重み付けされた動き補償フレーム間予測信号を生成する。この重み付け予測は、デコード対象画面の明るさを予測する処理である。この重み付け予測処理により、フェード・イン、フェード・アウトのように、明るさが時間の経過と共に変化する画像の画質を向上することができる。しかし、その分、ソフトウェアデコードに必要な処理量は増大する。   The weighted prediction unit 309 generates a weighted motion compensation inter-frame prediction signal by executing a process of multiplying the motion compensation inter-frame prediction signal by a weighting coefficient for each motion compensation block. This weighted prediction is a process for predicting the brightness of the decoding target screen. This weighted prediction process can improve the image quality of an image whose brightness changes over time, such as fade-in and fade-out. However, the amount of processing required for software decoding increases accordingly.

イントラ予測部310は、デコード対象画面からその画面内に含まれるデコード対象ブロックのフレーム内予測信号を生成するものである。このイントラ予測部310は、上述のフレーム内予測情報に従って画面内予測処理を実行して、デコード対象ブロックと同一画面内に存在する、当該デコード対象ブロックに近接する既にデコードされた他のブロック内の画素値からフレーム内予測信号を生成する。このフレーム内予測(イントラ予測)は、ブロック間の画素相関を利用して圧縮率を高める技術である。このフレーム内予測においては、フレーム内予測情報に従って、垂直予測(予測モード0)、水平予測(予測モード1)、平均値予測(予測モード3)、平面予測(予測モード4)を含む4種類の予測モードの内の一つが、フレーム内予測ブロック(例えば16x16画素)単位で選択される。平面予測が選択される頻度は他のフレーム内予測モードよりも低いが、平面予測のために必要とされる処理量は、他のどのフレーム内予測モードの処理量よりも多い。   The intra prediction unit 310 generates an intra-frame prediction signal of a decoding target block included in the screen from the decoding target screen. The intra prediction unit 310 performs intra-screen prediction processing according to the intra-frame prediction information described above, and exists in the same screen as the decoding target block, in other already decoded blocks close to the decoding target block. An intra-frame prediction signal is generated from the pixel value. This intra-frame prediction (intra prediction) is a technique for increasing the compression rate using pixel correlation between blocks. In this intraframe prediction, four types including vertical prediction (prediction mode 0), horizontal prediction (prediction mode 1), average value prediction (prediction mode 3), and plane prediction (prediction mode 4) are determined according to the intraframe prediction information. One of the prediction modes is selected in units of intra-frame prediction blocks (for example, 16 × 16 pixels). The frequency with which plane prediction is selected is lower than in other intra-frame prediction modes, but the amount of processing required for plane prediction is greater than the processing amount in any other intra-frame prediction mode.

本実施形態においては、たとえコンピュータ10の負荷が増大しても時間制約内に動画像ストリームをリアルタイムにデコードできるようにするために、コンピュータ10の負荷に応じて、図4で説明したデコード処理(以下、通常デコード処理と称する)と、特殊デコード処理とを選択的に実行する。特殊デコード処理は画素補間処理の内容を簡略化または省略したデコード処理であり、以下ではこの特殊デコード処理を特殊補間予測デコード処理と称することとする。   In the present embodiment, even if the load on the computer 10 increases, the decoding process (FIG. 4) described in FIG. Hereinafter, the normal decoding process) and the special decoding process are selectively executed. The special decoding process is a decoding process in which the content of the pixel interpolation process is simplified or omitted. Hereinafter, this special decoding process will be referred to as a special interpolation prediction decoding process.

以下、図5のフローチャートを参照して、ビデオ再生アプリケーションプログラム201によって実行されるデコード処理の手順を説明する。   Hereinafter, the procedure of the decoding process executed by the video playback application program 201 will be described with reference to the flowchart of FIG.

ビデオ再生アプリケーションプログラム201は、デコード処理の実行期間中、OSに対してコンピュータ10の現在の負荷を問い合わせることによってコンピュータ10の現在の負荷を検出する処理を定期的に繰り返し実行する(ステップS101)。このステップS101においては、ビデオ再生アプリケーションプログラム201は、CPU111の現在の使用率(プロセッサ使用率)と主メモリ113の現在の使用率(メモリ使用率)とをOSから取得する。   During the execution of the decoding process, the video playback application program 201 periodically and repeatedly executes a process for detecting the current load on the computer 10 by inquiring about the current load on the computer 10 from the OS (step S101). In this step S101, the video playback application program 201 acquires the current usage rate (processor usage rate) of the CPU 111 and the current usage rate (memory usage rate) of the main memory 113 from the OS.

そして、ビデオ再生アプリケーションプログラム201は、コンピュータ10の現在の負荷量が所定の基準値よりも大きいかどうかによって、コンピュータ10が高負荷状態であるかどうかを判別する(ステップS102)。ステップS102においては、例えば、ビデオ再生アプリケーションプログラム201は、現在のプロセッサ使用率が予め決められたプロセッサ基準使用率よりも大きいか否かを判別するとともに、現在のメモリ使用率が予め決められたメモリ基準使用率よりも大きいか否かを判別する。現在のプロセッサ使用率および現在のメモリ使用率のいずれか一方でもそれに対応する基準使用率よりも大きい場合には、ビデオ再生アプリケーションプログラム201は、コンピュータ10が高負荷状態であると判定する。現在のプロセッサ使用率および現在のメモリ使用率の双方がそれらに対応する基準使用率以下ならば、ビデオ再生アプリケーションプログラム201は、コンピュータ10が高負荷状態ではないと判定する。   Then, the video reproduction application program 201 determines whether or not the computer 10 is in a high load state depending on whether or not the current load amount of the computer 10 is larger than a predetermined reference value (step S102). In step S102, for example, the video playback application program 201 determines whether or not the current processor usage rate is larger than a predetermined processor reference usage rate, and the current memory usage rate is a predetermined memory. It is determined whether it is larger than the reference usage rate. If any one of the current processor usage rate and the current memory usage rate is larger than the corresponding reference usage rate, the video playback application program 201 determines that the computer 10 is in a high load state. If both the current processor usage rate and the current memory usage rate are equal to or lower than the corresponding reference usage rate, the video playback application program 201 determines that the computer 10 is not in a high load state.

コンピュータ10が高負荷状態ではないならば(ステップS102のNO)、ビデオ再生アプリケーションプログラム201は、CPU111に実行させるべきデコード処理として上述の通常デコード処理を選択し、これによって図4で説明した一連の処理をCPU111上で実行する(ステップS103)。   If the computer 10 is not in a high load state (NO in step S102), the video playback application program 201 selects the above-described normal decoding process as the decoding process to be executed by the CPU 111, and thereby the series of processes described in FIG. Processing is executed on the CPU 111 (step S103).

通常デコード処理においては、補間予測部308は、図6に示すように、まず、6タップフィルタ(入力6つ、出力1つ)を用いて、参照画面から1/2画素精度の予測補間画素(1/2画素信号)を生成する(ステップS201)。1/2画素精度の全ての画素位置それぞれに対応する1/2画素信号を生成した後、補間予測部308は、2タップの平均値フィルタ(入力2つ、出力1つ)を用いて、1/4画素精度の予測補間画素(1/4画素信号)を生成する。1/4画素精度の全ての画素位置それぞれに対応する全ての1/4画素信号を生成した後、補間予測部308は、生成した1/4画素信号を用いて動き補償処理を実行する(ステップS203)。   In the normal decoding process, as shown in FIG. 6, the interpolation prediction unit 308 first uses a 6-tap filter (6 inputs, 1 output) from the reference screen to predict interpolation pixels (1/2 pixel accuracy). (1/2 pixel signal) is generated (step S201). After generating ½ pixel signals corresponding to all pixel positions with ½ pixel accuracy, the interpolation prediction unit 308 uses a 2-tap average value filter (two inputs, one output) to 1 A prediction interpolation pixel (1/4 pixel signal) with / 4 pixel accuracy is generated. After generating all ¼ pixel signals corresponding to all the pixel positions with ¼ pixel accuracy, the interpolation prediction unit 308 performs motion compensation processing using the generated ¼ pixel signal (step S203).

コンピュータ10が高負荷状態にならない限り、つまりデコードパフォーマンスが低下しない限り、動画像ストリームは通常デコード処理によってデコードされる。   Unless the computer 10 is in a high load state, that is, unless the decoding performance is deteriorated, the moving image stream is normally decoded by the decoding process.

一方、コンピュータ10が高負荷状態であるならば(ステップS102のYES)、ビデオ再生アプリケーションプログラム201は、CPU111に実行させるべきデコード処理として上述の特殊補間予測デコード処理を選択し、これによって補間予測に関する処理が簡略化または省略されたデコード処理をCPU111上で実行する(ステップS104)。   On the other hand, if the computer 10 is in a high-load state (YES in step S102), the video playback application program 201 selects the above-described special interpolation prediction decoding process as a decoding process to be executed by the CPU 111, thereby relating to the interpolation prediction. A decoding process in which the process is simplified or omitted is executed on the CPU 111 (step S104).

特殊補間予測デコード処理において実行される画素補間処理は、以下の3通りに分けられる。   The pixel interpolation process executed in the special interpolation prediction decoding process is divided into the following three types.

(a)1/4画素精度の補間を1/2画素精度の補間に置き換える。 (A) Interpolation with 1/4 pixel accuracy is replaced with interpolation with 1/2 pixel accuracy.

(b)6タップフィルタを2タップフィルタに置き換える。 (B) Replace the 6-tap filter with a 2-tap filter.

(c)フィルタなし(つまり整数画素精度)
本実施形態においては、図7に示すように、コンピュータ10の現在の負荷量に応じて、上記(a)、(b)、(c)の方法が選択的に実行される。高負荷状態は、デコードパフォーマンスレベル1,2,3の3つに分類されている。レベル1,2,3の順にコンピュータの負荷が高くなっている状態を示す。現在の負荷がデコードパフォーマンスレベル1に対応するならば(ステップS301のYES)、補間予測部308は、上記(a)の方法を選択し、6タップフィルタを用いて1/2画素信号を生成する処理を実行する(ステップS302)。そして、補間予測部308は、1/2画素信号を用いて動き補償処理を実行する(ステップS303)。現在の負荷量がデコードパフォーマンスレベル2に対応するならば(ステップS304のYES)、補間予測部308は、上記(b)の方法を選択し、まず、2タップフィルタを用いて1/2画素信号を生成し、その後、2タップフィルタを用いて1/4画素信号を生成する(ステップS305)。そして、補間予測部308は、1/4画素信号を用いて動き補償処理を実行する(ステップS303)。現在の負荷がデコードパフォーマンスレベル3に対応するならば(ステップS306のYES)、補間予測部308は、上記(a)と(b)の方法を選択し、2タップフィルタで1/2画素補間を行う(ステップS307)。現在の負荷がデコードパフォーマンスレベル3よりも高いならば(ステップS306のNO)、補間予測部308は、上記(c)の方法を選択し、画素補間処理をスキップする(ステップS308)。この場合、補間予測部308は、画素補間処理が施される前の参照画面、つまり整数画素信号を用いて動き補償処理を実行する(ステップS303)。
(C) No filter (ie integer pixel accuracy)
In the present embodiment, as shown in FIG. 7, the above methods (a), (b), and (c) are selectively executed according to the current load amount of the computer 10. The high load state is classified into three decode performance levels 1, 2, and 3. It shows a state in which the load on the computer increases in the order of levels 1, 2, and 3. If the current load corresponds to decoding performance level 1 (YES in step S301), the interpolation prediction unit 308 selects the method (a) and generates a ½ pixel signal using a 6-tap filter. Processing is executed (step S302). Then, the interpolation prediction unit 308 performs motion compensation processing using the ½ pixel signal (Step S303). If the current load amount corresponds to the decoding performance level 2 (YES in step S304), the interpolation prediction unit 308 selects the above method (b), and first uses a 2-tap filter to generate a 1/2 pixel signal. Then, a 1/4 pixel signal is generated using a 2-tap filter (step S305). Then, the interpolation prediction unit 308 performs motion compensation processing using the ¼ pixel signal (step S303). If the current load corresponds to the decoding performance level 3 (YES in step S306), the interpolation prediction unit 308 selects the above methods (a) and (b), and performs 1/2 pixel interpolation with a 2-tap filter. This is performed (step S307). If the current load is higher than the decoding performance level 3 (NO in step S306), the interpolation prediction unit 308 selects the method (c) and skips the pixel interpolation process (step S308). In this case, the interpolation prediction unit 308 performs the motion compensation process using the reference screen before the pixel interpolation process, that is, the integer pixel signal (step S303).

このように、画素補間処理の内容を簡略化またはその実行を省略することにより、1画面あたりのソフトウェアデコードに必要な処理量を低減することができる。よって、ソフトウェアデコードの実行中にたとえ他のプログラムが実行されてコンピュータ10が高負荷状態となっても、コマ落ちや、オブジェクトの動きが極端に遅くなるなどの不具合を招くことなく、動画像データのデコードおよび再生をスムーズに継続して実行することができる。   In this way, by simplifying the contents of the pixel interpolation process or omitting the execution, the processing amount required for software decoding per screen can be reduced. Therefore, even if another program is executed during execution of software decoding and the computer 10 is in a high load state, the moving image data does not cause a problem such as dropped frames or extremely slow movement of the object. Can be smoothly and continuously executed.

なお、画素補間処理の内容を簡略化または省略すると、動き補償の精度が低下する可能性がある。しかし、コマ落ちや、オブジェクトの動きが極端に遅くなる場合に比べれば、十分に視認性のよい動画像を表示することができる。   Note that if the content of the pixel interpolation process is simplified or omitted, the accuracy of motion compensation may be reduced. However, it is possible to display a moving image with sufficiently good visibility as compared with a case where frames are dropped or the movement of an object is extremely slow.

動画像ストリーム全てのデコードが完了するまで、図5のステップS101〜S104の処理は繰り返し実行される(ステップS105)。他のプログラムの実行が終了されること等によってコンピュータ10の負荷が下がると、デコード処理は、特殊補間予測デコード処理から通常デコード処理に再び切り替えられる。   Until the decoding of all the moving image streams is completed, the processing of steps S101 to S104 in FIG. 5 is repeatedly executed (step S105). When the load on the computer 10 is reduced, for example, when execution of another program is terminated, the decoding process is switched again from the special interpolation prediction decoding process to the normal decoding process.

以上のように、本実施形態によれば、コンピュータ10の負荷に応じて、画質優先の動画再生と、画質よりもスムーズさを優先した動画再生とを自動的に切り替えることが可能となる。すなわち、システムが低負荷状態の場合には、通常デコード処理を実行することによって動画を高画質で表示することができる。また、システムが高負荷状態の場合には、多くの処理量を必要とする画素補間処理の内容を変更してシステムの負荷を軽減することにより、コマ落ちや、オブジェクトの動きが極端に遅くなるなどの不具合を招くことなく、スムーズな動画再生を実現することができる。   As described above, according to the present embodiment, it is possible to automatically switch between video playback with priority on image quality and video playback with priority on smoothness over image quality in accordance with the load on the computer 10. That is, when the system is in a low load state, the moving image can be displayed with high image quality by executing the normal decoding process. Also, when the system is in a heavy load state, changing the contents of pixel interpolation processing that requires a large amount of processing to reduce the load on the system will cause frame dropping and object movement to be extremely slow. Smooth video playback can be realized without incurring problems such as.

なお、上述のデコード制御処理は全てコンピュータプログラムによって実現されているので、このコンピュータプログラムをコンピュータ読み取り可能な記憶媒体を通じて通常のコンピュータに導入するだけで、本実施形態と同様の効果を容易に実現することができる。   Since all the decoding control processes described above are realized by a computer program, the same effect as that of the present embodiment can be easily realized simply by introducing this computer program into a normal computer through a computer-readable storage medium. be able to.

また、本実施形態のソフトウェアデコーダは、パーソナルコンピュータに限らず、PDA、携帯型電話機等にも適用することができる。   Further, the software decoder of the present embodiment can be applied not only to a personal computer but also to a PDA, a mobile phone, and the like.

また、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に構成要素を適宜組み合わせてもよい。   Further, the present invention is not limited to the above-described embodiments as they are, and can be embodied by modifying the constituent elements without departing from the scope of the invention in the implementation stage. In addition, various inventions can be formed by appropriately combining a plurality of components disclosed in the embodiment. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, you may combine a component suitably in different embodiment.

本発明の一実施形態に係るコンピュータの概観を示す斜視図。The perspective view showing the general view of the computer concerning one embodiment of the present invention. 図1のコンピュータのシステム構成を示すブロック図。The block diagram which shows the system configuration | structure of the computer of FIG. 図1のコンピュータで用いられるビデオ再生アプリケーションプログラムの機能構成を示すブロック図。The block diagram which shows the function structure of the video reproduction application program used with the computer of FIG. 図3のビデオ再生アプリケーションプログラムによって実現されるソフトウェアデコーダの構成を示すブロック図。The block diagram which shows the structure of the software decoder implement | achieved by the video reproduction application program of FIG. 図3のビデオ再生アプリケーションプログラムによって実行されるデコード処理の手順を示すフローチャート。FIG. 4 is a flowchart showing a procedure of decoding processing executed by the video playback application program of FIG. 3. FIG. 図3のビデオ再生アプリケーションプログラムによって実行される第1の補間予測処理の例を示すフローチャート。The flowchart which shows the example of the 1st interpolation prediction process performed by the video reproduction application program of FIG. 図3のビデオ再生アプリケーションプログラムによって実行される第2の補間予測処理の例を示すフローチャート。The flowchart which shows the example of the 2nd interpolation prediction process performed by the video reproduction application program of FIG.

符号の説明Explanation of symbols

10…コンピュータ、111…CPU、113…メモリ、114…グラフィクスコントローラ、201…負荷検出モジュール、212…デコード制御モジュール、213…デコード実行モジュール、301…エントロピー復号部、302…逆量子化部、303…逆DCT部、304…加算部、305…デブロッキングフィルタ部、306…フレームメモリ、307…動きベクトル予測部、308…補間予測部、309…重み付き予測部、310…イントラ予測部、311…モード切替スイッチ部。   DESCRIPTION OF SYMBOLS 10 ... Computer, 111 ... CPU, 113 ... Memory, 114 ... Graphics controller, 201 ... Load detection module, 212 ... Decode control module, 213 ... Decode execution module, 301 ... Entropy decoding part, 302 ... Inverse quantization part, 303 ... Inverse DCT unit, 304 ... adding unit, 305 ... deblocking filter unit, 306 ... frame memory, 307 ... motion vector prediction unit, 308 ... interpolation prediction unit, 309 ... weighted prediction unit, 310 ... intra prediction unit, 311 ... mode Changeover switch part.

Claims (10)

圧縮符号化された動画像ストリームをデコードする情報処理装置において、
デコードされた画面に対して画素補間処理を施す手段と、
前記動画像ストリームに含まれる動きベクトル情報に基づいて、前記画素補間処理された画面からデコード対象画面に対応する動き補償フレーム間予測信号を生成する動き補償手段と、
前記デコード対象画面に対応する予測誤差信号に前記デコード対象画面に対応する動き補償フレーム間予測信号を加算して前記デコード対象画面をデコードする手段と、
前記情報処理装置の負荷を検出する負荷検出手段と、
前記負荷検出手段によって検出された負荷が所定の基準値よりも大きい場合、前記情報処理装置の負荷が軽減されるように前記画素補間処理の内容を変更する補間制御手段とを具備することを特徴とする情報処理装置。
In an information processing apparatus for decoding a compression-coded moving image stream,
Means for performing pixel interpolation on the decoded screen;
Motion compensation means for generating a motion compensation inter-frame prediction signal corresponding to a decoding target screen from the pixel-interpolated screen based on motion vector information included in the video stream;
Means for adding the motion compensation inter-frame prediction signal corresponding to the decoding target screen to the prediction error signal corresponding to the decoding target screen to decode the decoding target screen;
Load detecting means for detecting a load of the information processing apparatus;
Interpolating control means for changing the contents of the pixel interpolation processing so that the load on the information processing apparatus is reduced when the load detected by the load detecting means is larger than a predetermined reference value. Information processing apparatus.
前記補間制御手段は、前記画素補間処理によって生成される補間画素の画素精度を変更して前記画素補間処理のための処理量を低減する手段を含むことを特徴とする請求項1記載の情報処理装置。   2. The information processing according to claim 1, wherein the interpolation control means includes means for reducing a processing amount for the pixel interpolation processing by changing a pixel accuracy of the interpolation pixel generated by the pixel interpolation processing. apparatus. 前記補間制御手段は、前記画素補間処理を実行するためのフィルタのタップ数を変更して前記画素補間処理のための処理量を低減する手段を含むことを特徴とする請求項1記載の情報処理装置。   2. The information processing according to claim 1, wherein the interpolation control means includes means for reducing a processing amount for the pixel interpolation processing by changing a tap number of a filter for executing the pixel interpolation processing. apparatus. 前記補間制御手段は、前記画素補間処理の実行をスキップする手段を含み、
前記動き補償手段は、前記画素補間処理される前の参照画面から前記デコード対象画面に対応する動き補償フレーム間予測信号を生成することを特徴とする請求項1記載の情報処理装置。
The interpolation control means includes means for skipping execution of the pixel interpolation processing;
The information processing apparatus according to claim 1, wherein the motion compensation unit generates a motion compensation inter-frame prediction signal corresponding to the decoding target screen from a reference screen before the pixel interpolation process.
前記負荷検出手段は、前記情報処理装置上で実行されるオペレーティングシステムに対して前記情報処理装置の負荷を問い合わせる手段を含むことを特徴とする請求項1記載の情報処理装置。   2. The information processing apparatus according to claim 1, wherein the load detecting means includes means for inquiring of an operating system executed on the information processing apparatus about a load of the information processing apparatus. 前記負荷検出手段は、前記情報処理装置に設けられたプロセッサの使用率に基づいて前記情報処理装置の負荷を検出する手段を含むことを特徴とする請求項1記載の情報処理装置。   The information processing apparatus according to claim 1, wherein the load detection unit includes a unit that detects a load of the information processing apparatus based on a usage rate of a processor provided in the information processing apparatus. 前記負荷検出手段は、前記情報処理装置に設けられたプロセッサの使用率および前記情報処理装置に設けられたメモリの使用率に基づいて前記情報処理装置の負荷を検出する手段を含むことを特徴とする請求項1記載の情報処理装置。   The load detecting means includes means for detecting a load on the information processing device based on a usage rate of a processor provided in the information processing device and a usage rate of a memory provided in the information processing device. The information processing apparatus according to claim 1. 圧縮符号化された動画像ストリームをデコードするデコード処理をコンピュータに実行させるプログラムであって、
デコードされた画面に対して画素補間処理を施す処理を、前記コンピュータに実行させる手順と、
前記動画像ストリームに含まれる動きベクトル情報に基づいて、前記画素補間処理された参照画面からデコード対象画面に対応する動き補償フレーム間予測信号を生成する動き補償処理を、前記コンピュータに実行させる手順と、
前記デコード対象画面に対応する予測誤差信号に前記デコード対象画面に対応する動き補償フレーム間予測信号を加算して前記デコード対象画面をデコードする処理を、前記コンピュータに実行させる手順と、
前記コンピュータの負荷を検出する処理を、前記コンピュータに実行させる手順と、
前記検出された負荷が所定の基準値よりも大きい場合、前記コンピュータの負荷が軽減されるように前記画素補間処理の内容を変更する処理を、前記コンピュータに実行させる手順とを具備することを特徴とするプログラム。
A program for causing a computer to execute a decoding process for decoding a compression-encoded moving image stream,
A procedure for causing the computer to execute a process for performing a pixel interpolation process on the decoded screen;
A procedure for causing the computer to execute motion compensation processing for generating a motion compensation inter-frame prediction signal corresponding to a decoding target screen from the reference screen subjected to pixel interpolation processing based on motion vector information included in the video stream; ,
A procedure for causing the computer to execute a process of decoding the decoding target screen by adding a motion compensation inter-frame prediction signal corresponding to the decoding target screen to a prediction error signal corresponding to the decoding target screen;
A procedure for causing the computer to execute a process of detecting a load on the computer;
And a procedure for causing the computer to execute a process of changing the contents of the pixel interpolation process so that the load on the computer is reduced when the detected load is greater than a predetermined reference value. Program.
前記画素補間処理の内容を変更する処理は、前記画素補間処理によって生成される補間画素の画素精度を変更して前記画素補間処理のための処理量を低減する処理を含むことを特徴とする請求項8記載のプログラム。   The process of changing the content of the pixel interpolation process includes a process of changing a pixel accuracy of an interpolation pixel generated by the pixel interpolation process to reduce a processing amount for the pixel interpolation process. Item 9. The program according to item 8. 前記画素補間処理の内容を変更する処理は、前記画素補間処理を実行するためのフィルタのタップ数を変更して前記画素補間処理のための処理量を低減する処理を含むことを特徴とする請求項8記載のプログラム。   The process of changing the content of the pixel interpolation process includes a process of reducing a processing amount for the pixel interpolation process by changing a tap number of a filter for executing the pixel interpolation process. Item 9. The program according to item 8.
JP2004287496A 2004-09-30 2004-09-30 Information processing apparatus and program used in the same apparatus Expired - Fee Related JP4282582B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004287496A JP4282582B2 (en) 2004-09-30 2004-09-30 Information processing apparatus and program used in the same apparatus
EP05107386A EP1646243B1 (en) 2004-09-30 2005-08-11 Information processing apparatus and program for use in the same
DE602005015067T DE602005015067D1 (en) 2004-09-30 2005-08-11 Information processing device and program
US11/210,308 US8040951B2 (en) 2004-09-30 2005-08-24 Information processing apparatus and program for use in the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004287496A JP4282582B2 (en) 2004-09-30 2004-09-30 Information processing apparatus and program used in the same apparatus

Publications (2)

Publication Number Publication Date
JP2006101403A true JP2006101403A (en) 2006-04-13
JP4282582B2 JP4282582B2 (en) 2009-06-24

Family

ID=36240761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004287496A Expired - Fee Related JP4282582B2 (en) 2004-09-30 2004-09-30 Information processing apparatus and program used in the same apparatus

Country Status (1)

Country Link
JP (1) JP4282582B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010143583A1 (en) * 2009-06-09 2010-12-16 ソニー株式会社 Image processing device and method
JP2014102730A (en) * 2012-11-21 2014-06-05 Mitsubishi Electric Corp Image interpolation device
US9319695B2 (en) 2010-04-28 2016-04-19 Fujitsu Limited Moving image output apparatus and method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010143583A1 (en) * 2009-06-09 2010-12-16 ソニー株式会社 Image processing device and method
US9319695B2 (en) 2010-04-28 2016-04-19 Fujitsu Limited Moving image output apparatus and method
JP2014102730A (en) * 2012-11-21 2014-06-05 Mitsubishi Electric Corp Image interpolation device

Also Published As

Publication number Publication date
JP4282582B2 (en) 2009-06-24

Similar Documents

Publication Publication Date Title
JP4643453B2 (en) Information processing apparatus and moving picture decoding method for information processing apparatus
US8040951B2 (en) Information processing apparatus and program for use in the same
JP2006254230A (en) Information processing apparatus and program
JP2007174196A (en) Information processing unit, control method, and program
JP4825524B2 (en) Moving picture decoding apparatus and moving picture decoding method
JP2008072647A (en) Information processor, decoder, and operational control method of reproducing device
JP2006254231A (en) Information processing apparatus and program used for the apparatus
JP2006254232A (en) Information processing apparatus and program
US20060203910A1 (en) Information processing apparatus and decoding method
JP4649347B2 (en) Information processing apparatus and moving picture decoding method for information processing apparatus
US20090034615A1 (en) Decoding device and decoding method
JP4834590B2 (en) Moving picture decoding apparatus and moving picture decoding method
JP2006101322A (en) Information processing apparatus and program used for the processing apparatus
JP2006101405A (en) Information processing apparatus and program used for the processing apparatus
JP2006101406A (en) Information processing apparatus and program used for the processing apparatus
JP4282582B2 (en) Information processing apparatus and program used in the same apparatus
JP2006101321A (en) Information processing apparatus and program used for the processing apparatus
JP2007318615A (en) Moving image reproducing device, moving image reproduction method and program
JP4592805B1 (en) Moving picture decoding apparatus, program, and decoding process simplification method
JP5066232B2 (en) Information processing apparatus and image processing method
JP2006101404A (en) Information processing apparatus and program used for the processing apparatus
JP2006101323A (en) Information processing apparatus and program used for the processing apparatus
JP2009182891A (en) Information processor and program
JP2006101402A (en) Information processing apparatus and program used for the processing apparatus
JP2008085868A (en) Information processor and information processing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080617

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080813

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090303

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090317

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140327

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees