JP2006100981A - High frequency synthesizing circuit, and power detection method and power control method employing the same, and transmission system - Google Patents

High frequency synthesizing circuit, and power detection method and power control method employing the same, and transmission system Download PDF

Info

Publication number
JP2006100981A
JP2006100981A JP2004282092A JP2004282092A JP2006100981A JP 2006100981 A JP2006100981 A JP 2006100981A JP 2004282092 A JP2004282092 A JP 2004282092A JP 2004282092 A JP2004282092 A JP 2004282092A JP 2006100981 A JP2006100981 A JP 2006100981A
Authority
JP
Japan
Prior art keywords
power
frequency
signal
cij
nth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004282092A
Other languages
Japanese (ja)
Other versions
JP4133988B2 (en
Inventor
Katsuya Yoshida
勝也 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Saitama Ltd
Original Assignee
NEC Saitama Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Saitama Ltd filed Critical NEC Saitama Ltd
Priority to JP2004282092A priority Critical patent/JP4133988B2/en
Publication of JP2006100981A publication Critical patent/JP2006100981A/en
Application granted granted Critical
Publication of JP4133988B2 publication Critical patent/JP4133988B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Transmitters (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a high frequency synthesizing circuit for reducing the circuit scale and contributing to the cost reduction of a transmission apparatus by decreasing the number of detectors in the case of carrying out transmission output control of different frequencies. <P>SOLUTION: Amplifiers 5, 6 amplify power of frequency signals. A synthesizer 9 composes the signals amplified by the amplifiers 5, 6. A detector 8 measures an output power of the synthesizer 9. An attenuator 3 attenuates an input power to the amplifier 5. An attenuator 4 attenuates an input power to the amplifier 6. A control unit 12 controls the attenuation amount of the attenuators 3, 4 respectively on the basis of a result of the measurement by the detector 8. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は高周波合成回路及びこれを用いた電力検出方法、電力制御方法並びに送信システムに関し、特に移動体通信に用いられる送信機において、異なる周波数の高周波信号を合成し、各々の周波数の送信出力制御を行う高周波合成回路及びこれを用いた電力検出方法、電力制御方法並びに送信システムに関する。   The present invention relates to a high-frequency synthesis circuit, a power detection method using the same, a power control method, and a transmission system, and particularly, in a transmitter used for mobile communication, synthesizes high-frequency signals of different frequencies and controls transmission output of each frequency. The present invention relates to a high-frequency synthesizing circuit that performs the above, a power detection method using the same, a power control method, and a transmission system.

一般に、移動体通信システムでは、無線基地局と該無線基地局の通信エリア内に位置する複数の移動端末局(携帯電話機や自動車電話等)との間で無線通信が行われ、各移動端末局に対して通話やデータ通信サービス等が提供される。   Generally, in a mobile communication system, radio communication is performed between a radio base station and a plurality of mobile terminal stations (such as a mobile phone and a car phone) located in the communication area of the radio base station. Calls, data communication services, etc. are provided.

無線基地局と移動端末局間の通信方式には様々な方式があるが、周波数の異なる複数の電波(搬送波)を用い、各移動端末局に対して異なる周波数を割り当てて通信を行うマルチキャリア伝送方式が知られている。   There are various communication methods between a radio base station and a mobile terminal station. Multi-carrier transmission that uses multiple radio waves (carrier waves) with different frequencies and assigns different frequencies to each mobile terminal station for communication. The method is known.

このマルチキャリア伝送方式を採用する移動体通信システムの無線基地局は、送信装置に、各移動端末局へ送信する複数の周波数信号(変調波)を合成するための高周波合成回路を用いる。また、送信装置は、自局の通信エリア内で予め実施したフィールド試験結果等にもとづく設計値に等しいように、かつ各周波数信号のバランスがとれるように各々の送信電力を制御する必要がある。これは特に、送信電力過多は電波法に違反することになるからである。   A radio base station of a mobile communication system adopting this multicarrier transmission system uses a high frequency synthesis circuit for synthesizing a plurality of frequency signals (modulated waves) to be transmitted to each mobile terminal station in a transmission device. In addition, the transmission apparatus needs to control each transmission power so as to be equal to a design value based on a field test result or the like performed in advance in the communication area of the own station and to balance each frequency signal. This is especially because excessive transmission power violates the Radio Law.

従来の移動体通信に用いられる送信機は、異なる周波数(例えば、f1、f2)毎に検波器、制御器が必要なため回路規模が増大していた。   A transmitter used in conventional mobile communication has increased in circuit scale because a detector and a controller are required for each different frequency (for example, f1 and f2).

図5は従来の高周波合成回路を示すブロック図であり、周波数の異なる2つの周波数信号(周波数f1、f2)を合成する。   FIG. 5 is a block diagram showing a conventional high-frequency synthesis circuit, which synthesizes two frequency signals (frequency f1, f2) having different frequencies.

従来の高周波合成回路320は、増幅器105、106と、増幅器105、106で増幅された信号を合成する合成器109と、増幅器105の出力電力を測定する検波器107と、増幅器106の出力電力を測定する検波器108とを有している。   The conventional high frequency synthesis circuit 320 includes amplifiers 105 and 106, a combiner 109 that combines the signals amplified by the amplifiers 105 and 106, a detector 107 that measures the output power of the amplifier 105, and the output power of the amplifier 106. And a detector 108 for measurement.

さらに、増幅器105の入力電力を減衰させる減衰器103と、増幅器106の入力電力を減衰させる減衰器104とを有している。さらにまた、検波器107の測定結果に基づいて減衰器103の減衰量を制御する制御器111と、検波器108の測定結果に基づいて減衰器104の減衰量を制御する制御器112とを有する構成である。   Furthermore, an attenuator 103 that attenuates input power of the amplifier 105 and an attenuator 104 that attenuates input power of the amplifier 106 are provided. Furthermore, a controller 111 that controls the attenuation amount of the attenuator 103 based on the measurement result of the detector 107 and a controller 112 that controls the attenuation amount of the attenuator 104 based on the measurement result of the detector 108 are provided. It is a configuration.

入力端子101を介して、周波数信号(周波数f1)が減衰器103に入力され、入力端子102を介して、周波数信号(周波数f2)が減衰器104に入力される。また、合成器109の出力信号は出力端子110を介して出力される。   A frequency signal (frequency f 1) is input to the attenuator 103 via the input terminal 101, and a frequency signal (frequency f 2) is input to the attenuator 104 via the input terminal 102. The output signal of the synthesizer 109 is output via the output terminal 110.

検波器107は、増幅器105の出力信号を検波することで、出力電力に比例する電圧を制御器111に出力する。また、検波器108は、増幅器106の出力信号を検波することで、出力電力に比例する電圧を制御器112に出力する。   The detector 107 detects the output signal of the amplifier 105 and outputs a voltage proportional to the output power to the controller 111. The detector 108 detects a signal output from the amplifier 106 and outputs a voltage proportional to the output power to the controller 112.

減衰器103は、制御器111からの制御信号にしたがって増幅器105の入力電力を減衰させる電圧制御型の可変減衰器である。減衰器104は、制御器112からの制御信号にしたがって増幅器106の入力電力を減衰させる電圧制御型の可変減衰器である。   The attenuator 103 is a voltage-controlled variable attenuator that attenuates input power of the amplifier 105 in accordance with a control signal from the controller 111. The attenuator 104 is a voltage-controlled variable attenuator that attenuates the input power of the amplifier 106 in accordance with a control signal from the controller 112.

合成器109は、入力される第1の周波数信号(周波数f1)及び第2の周波数信号(周波数f2)の電力をそれぞれ半減(入力電力の1/2)して出力する。合成器109には、周囲の環境変化(温度変化や経年変化)に対してロス(減衰量)が固定値で維持され、かつ周波数に対する変換偏差が少ない、例えばウイルキンソン型の高周波合成器が用いられる。   The synthesizer 109 halves the power of the first frequency signal (frequency f1) and the second frequency signal (frequency f2) that are input (1/2 of the input power) and outputs the result. For the synthesizer 109, for example, a Wilkinson type high frequency synthesizer is used in which loss (attenuation amount) is maintained at a fixed value with respect to surrounding environmental changes (temperature change and aging change) and conversion deviation with respect to frequency is small. .

増幅器105及び増幅器106には、例えばMOSFET(Metal Oxide Semiconductor Field Effect Transistor:MOS型電界効果トランジスタ)を有する高周波増幅回路が用いられる。これらの増幅器は、その回路構成を工夫することである程度特性を改善できるが、通常、周囲の環境変化に応じて利得(ゲイン)が大きく変動する。従って、増幅器105及び増幅器106の利得変動によって合成器109の出力電力が変動し、高周波合成回路320を有する送信装置の送信電力も変動してしまう。   For the amplifier 105 and the amplifier 106, for example, a high-frequency amplifier circuit having a MOSFET (Metal Oxide Field Effect Transistor: MOS type field effect transistor) is used. These amplifiers can improve their characteristics to some extent by devising their circuit configuration, but usually the gain largely varies with changes in the surrounding environment. Accordingly, the output power of the combiner 109 varies due to the gain variation of the amplifier 105 and the amplifier 106, and the transmission power of the transmission apparatus having the high frequency synthesis circuit 320 also varies.

この送信電力変動を抑えるために高周波合成回路320は、増幅器105及び増幅器106の出力電力を検波器107及び検波器108を用いて測定する。その後、それらの値が所望の設計値に等しくなるように制御器111により減衰器103の減衰量を制御し、制御器112により減衰器104の減衰量を制御することで、高周波合成回路320からの総出力電力を所望の設計値に維持している。   In order to suppress this transmission power fluctuation, the high frequency synthesis circuit 320 measures the output power of the amplifier 105 and the amplifier 106 using the detector 107 and the detector 108. Thereafter, the controller 111 controls the attenuation amount of the attenuator 103 so that these values are equal to a desired design value, and the controller 112 controls the attenuation amount of the attenuator 104, so that the high frequency synthesis circuit 320 Is maintained at a desired design value.

また従来の高周波合成回路及び送信装置は、複数のキャリアを使用するマルチキャリア方式の多重無線装置において、制御回路は高出力増幅器の出力側の検波器出力電圧と可変減衰器入力側の合成器出力側の検波器出力電圧との比較から制御電圧を発生する。この制御電圧にもとづき、可変減衰器により減衰量を変化させ、合成器出力端から高出力増幅器出力端までの電力増幅部の利得が一定になるように制御している(例えば、特許文献1参照。)。   In addition, the conventional high-frequency synthesis circuit and the transmission device are a multi-carrier type multiplex radio device using a plurality of carriers. A control voltage is generated by comparison with the side detector output voltage. Based on this control voltage, the amount of attenuation is changed by a variable attenuator so that the gain of the power amplifying unit from the output terminal of the combiner to the output terminal of the high output amplifier is controlled to be constant (see, for example, Patent Document 1). .)

特開平3−254236号公報(第3頁、図1)Japanese Patent Laid-Open No. 3-254236 (page 3, FIG. 1)

上述した従来の高周波合成回路及びこれを用いた電力検出方法、電力制御方法並びに送信システムは、各増幅器の出力電力をそれぞれ測定するための検波器が必要なので、より多くの移動端末局と無線基地局間の通信を実現する構成では検波器の数がさらに増えてしまうという欠点を有している。   The above-described conventional high-frequency synthesis circuit, power detection method using the same, power control method, and transmission system require a detector for measuring the output power of each amplifier. The configuration for realizing communication between stations has a drawback that the number of detectors further increases.

また、検波器の増加に伴って制御器の数あるいは回路規模が増大するため、送信装置のコストが上昇するという欠点を有している。   Further, since the number of controllers or the circuit scale increases with an increase in the number of detectors, there is a disadvantage that the cost of the transmission device increases.

さらにまた、高出力増幅器を使用しているためパッケージサイズの大型化や発熱量による放熱材が必要なため、回路規模が増大するという欠点を有している。   Furthermore, since a high-power amplifier is used, the package size is increased, and a heat dissipating material is required depending on the amount of heat generated, so that the circuit scale is increased.

本発明の目的は、回路規模を低減し、かつ送信装置のコスト低減に寄与する高周波合成回路及びこれを用いた電力検出方法、電力制御方法並びに送信システムを提供することにある。   An object of the present invention is to provide a high-frequency synthesis circuit that reduces the circuit scale and contributes to the cost reduction of the transmission apparatus, and a power detection method, a power control method, and a transmission system using the same.

本発明の高周波合成回路及びこれを用いた電力検出方法、電力制御方法並びに送信システムは、
第1乃至第N(Nは2以上の自然数)の入力信号各々の電力を測定する電力検出方法であって、
前記電力検出方法は、
第1乃至第M(MはN以上の自然数)の合成電力測定工程と、個別電力算出工程とを含み、
前記第i(iはM以下の自然数)の合成電力測定工程は、
前記第1乃至第Nの入力信号の電力を各々Cij倍(jはN以下の自然数)した第1乃至第Nの調整信号に変換する工程と、
前記第1乃至第Nの調整信号を合流した合成信号の電力を検出する電力検出工程と、
を含み、
前記個別電力算出工程は、前記第1乃至第Nの調整信号の電力の総和と前記合成信号の電力を等置して得られる第1乃至第Mの方程式を、前記第1乃至第Nの入力信号の電力について解く工程を含み、
前記Cijを成分とする行列が正則N次正方行列を包含することを特徴としている。
A high-frequency synthesis circuit of the present invention, a power detection method using the same, a power control method, and a transmission system,
A power detection method for measuring power of each of first to Nth (N is a natural number of 2 or more) input signals,
The power detection method includes:
A first to M-th (M is a natural number greater than or equal to N) composite power measurement step, and an individual power calculation step,
The i-th (i is a natural number less than or equal to M) composite power measurement step includes:
Converting the power of the first to N-th input signals into first to N-th adjustment signals, each of which is Cij times (j is a natural number equal to or less than N);
A power detection step of detecting power of a combined signal obtained by joining the first to Nth adjustment signals;
Including
In the individual power calculation step, the first to Nth inputs are obtained by using the first to Mth equations obtained by placing the total power of the first to Nth adjustment signals equal to the power of the combined signal. Including solving for the power of the signal,
The matrix having Cij as a component includes a regular Nth order square matrix.

また、前記Mが、M=Nであることを特徴としている。   Further, the M is characterized in that M = N.

さらに、前記Cijが、Cij≦1であることを特徴としている。   Further, the Cij is characterized in that Cij ≦ 1.

さらにまた、前記Cijが、Cij=1−α・δij 、[但しα≦1、δij=1(i=j),δij=0(i≠j、またはi=N)を示す] であることを特徴としている。   Further, Cij is Cij = 1−α · δij, [where α ≦ 1, δij = 1 (i = j), δij = 0 (i ≠ j, or i = N)]. It is a feature.

前記αの値が、α=0.5 であることを特徴としている。   The value of α is characterized by α = 0.5.

また、個別に検出した入力信号電力を制御する帰還制御ステップを備えたことを特徴としている。   In addition, a feedback control step for controlling individually detected input signal power is provided.

本発明の高周波合成回路及びこれを用いた電力検出方法、電力制御方法並びに送信システムは、
第1乃至第N(Nは2以上の自然数)の入力信号の電力を各々Cij倍(jはN以下の自然数)した第1乃至第Nの調整信号に変換する電力調整手段と、
前記第1乃至第Nの調整信号を合流した合成信号の電力を検出する電力検出手段と、
前記第1乃至第Nの調整信号の電力の総和と前記合成信号の電力を等置して得られる第1乃至第Nの方程式を、前記第1乃至第Nの入力信号の電力について解く個別電力算出手段とを含み、
前記Cijを成分とする行列が正則N次正方行列を包含することを特徴としている。
A high-frequency synthesis circuit of the present invention, a power detection method using the same, a power control method, and a transmission system,
Power adjusting means for converting the power of the first to N-th (N is a natural number of 2 or more) input signals into first to N-th adjustment signals obtained by multiplying Cij times (j is a natural number of N or less), respectively.
Power detection means for detecting the power of the combined signal obtained by joining the first to Nth adjustment signals;
Individual power for solving the first to Nth equations obtained by equalizing the sum of the powers of the first to Nth adjustment signals and the power of the combined signal for the powers of the first to Nth input signals Calculating means,
The matrix having Cij as a component includes a regular Nth order square matrix.

また、前記Cijが、Cij≦1であることを特徴としている。   The Cij is characterized in that Cij ≦ 1.

さらに、前記Cijが、Cij=1−α・δij 、[但しα≦1、δij=1(i=j),δij=0(i≠j、またはi=N)を示す] であることを特徴としている。   Further, Cij is Cij = 1−α · δij, [where α ≦ 1, δij = 1 (i = j), δij = 0 (i ≠ j, or i = N)]. It is said.

前記αの値が、α=0.5 であることを特徴としている。   The value of α is characterized by α = 0.5.

また、前記個別電力算出手段で得られる解にもとづき、前記第1乃至第Nの入力信号各々の電力を制御する個別電力制御手段とを備えたことを特徴としている。   In addition, an individual power control unit that controls the power of each of the first to Nth input signals based on a solution obtained by the individual power calculation unit is provided.

本発明の高周波合成回路及びこれを用いた電力検出方法、電力制御方法並びに送信システムは、
第1の周波数信号電力と第2の周波数信号電力とを加算した周波数合成出力電力値Aを記憶する第1の記憶ステップと;
前記第2の周波数信号電力を1/m(m>1)に減衰し、前記周波数合成出力電力を検波して測定し、前記第1の周波数信号電力と前記第2の周波数信号電力の1/mとを加算した電力値Bを記憶する第2の記憶ステップと;
前記第2の周波数信号電力を、m×(電力値A−電力値B)の演算により測定する第1の電力値測定ステップと;
前記第1の周波数信号電力を、(電力値A−測定した第2の周波数信号電力)の演算により測定する第2の電力値測定ステップと;
測定した前記第1及び第2の周波数信号電力の値とこれらの周波数信号電力に対する所望の設計値とを比較する比較ステップと;
この比較ステップでの比較結果により、前記第1及び第2の周波数信号に対応する減衰量を各々制御する減衰制御ステップと;
を備えたことを特徴としている。
A high-frequency synthesis circuit of the present invention, a power detection method using the same, a power control method, and a transmission system,
A first storage step of storing a frequency synthesized output power value A obtained by adding the first frequency signal power and the second frequency signal power;
The second frequency signal power is attenuated to 1 / m (m> 1), the frequency synthesized output power is detected and measured, and 1 / m of the first frequency signal power and the second frequency signal power is measured. a second storage step of storing a power value B obtained by adding m;
A first power value measuring step of measuring the second frequency signal power by calculating m × (power value A−power value B);
A second power value measurement step of measuring the first frequency signal power by calculating (power value A-measured second frequency signal power);
Comparing the measured values of the first and second frequency signal powers with desired design values for these frequency signal powers;
An attenuation control step for controlling the attenuation amounts corresponding to the first and second frequency signals according to the comparison result in the comparison step;
It is characterized by having.

本発明の高周波合成回路及びこれを用いた電力検出方法、電力制御方法並びに送信システムは、
周波数の異なる複数の周波数信号を送信する送信装置と制御装置とを備え、
前記送信装置は、
前記周波数の異なる複数の周波数信号を生成する信号発生回路と、この信号発生回路から供給された前記周波数の異なる複数の周波数信号をそれぞれ入力し、これら周波数信号を合成して出力する高周波合成回路とを有し、
前記高周波合成回路は、
第1乃至第N(Nは2以上の自然数)の入力信号各々の電力を制御し、
前記第1乃至第Nの入力信号の電力を各々Cij倍(jはN以下の自然数)した第1乃至第Nの調整信号に変換する電力調整手段と、
前記第1乃至第Nの調整信号を合流した合成信号の電力を検出する電力検出手段と、
前記第1乃至第Nの調整信号の電力の総和と前記合成信号の電力を等置して得られる第1乃至第Nの方程式を、前記第1乃至第Nの入力信号の電力について解く個別電力算出手段と、
前記個別電力算出手段で得られる解にもとづき、前記第1乃至第Nの入力信号各々の電力を制御する個別電力制御手段とを含み、
前記Cijを成分とする行列が正則N次正方行列を包含することを特徴とし、
前記制御装置は、前記高周波合成回路の出力電力の調整を開始させる電力調整指示信号を前記信号発生回路に送出し、前記送信装置全体の動作を制御することを特徴としている
A high-frequency synthesis circuit of the present invention, a power detection method using the same, a power control method, and a transmission system,
A transmission device and a control device for transmitting a plurality of frequency signals having different frequencies;
The transmitter is
A signal generation circuit that generates a plurality of frequency signals having different frequencies, and a high-frequency synthesis circuit that inputs the plurality of frequency signals having different frequencies supplied from the signal generation circuit, synthesizes and outputs the frequency signals, and Have
The high frequency synthesis circuit includes:
Controlling the power of each of the first to Nth input signals (N is a natural number of 2 or more);
Power adjusting means for converting the power of the first to Nth input signals into first to Nth adjustment signals obtained by multiplying each of the powers by Cij (j is a natural number equal to or less than N);
Power detection means for detecting the power of the combined signal obtained by joining the first to Nth adjustment signals;
Individual power for solving the first to Nth equations obtained by equalizing the sum of the powers of the first to Nth adjustment signals and the power of the combined signal for the powers of the first to Nth input signals A calculation means;
Individual power control means for controlling the power of each of the first to Nth input signals based on the solution obtained by the individual power calculation means,
The matrix having Cij as a component includes a regular Nth order square matrix,
The control device is characterized in that a power adjustment instruction signal for starting adjustment of output power of the high-frequency synthesis circuit is sent to the signal generation circuit to control the operation of the entire transmission device.

また、前記Cijが、Cij≦1であることを特徴としている。   The Cij is characterized in that Cij ≦ 1.

さらに、前記Cijが、Cij=1−α・δij 、[但しα≦1、δij=1(i=j),δij=0(i≠j、またはi=N)を示す] であることを特徴としている。   Further, Cij is Cij = 1−α · δij, [where α ≦ 1, δij = 1 (i = j), δij = 0 (i ≠ j, or i = N)]. It is said.

前記αの値が、α=0.5 であることを特徴としている。   The value of α is characterized by α = 0.5.

前記信号発生回路の具体例では、
運用に必要な周波数の異なる複数の周波数信号を生成するベースバンド器と、前記高周波合成回路に対する周波数の異なる複数の周波数信号の各々の出力/停止を制御するオンオフ制御器と、このオンオフ制御器からの第1の制御信号にしたがって前記高周波合成回路へ第1の周波数信号を供給する第1の切替器と、前記オンオフ制御器からの第2の制御信号にしたがって前記高周波合成回路へ第2の周波数信号を供給する第2の切替器とを有したことを特徴としている。
In a specific example of the signal generation circuit,
A baseband unit that generates a plurality of frequency signals having different frequencies necessary for operation, an on / off controller that controls output / stop of each of the plurality of frequency signals having different frequencies for the high-frequency synthesis circuit, and the on / off controller A first switch for supplying a first frequency signal to the high-frequency synthesis circuit according to the first control signal, and a second frequency to the high-frequency synthesis circuit according to the second control signal from the on / off controller. And a second switch for supplying a signal.

本発明の高周波合成回路及びこれを用いた電力検出方法、電力制御方法並びに送信システムは、周波数の異なる複数の周波数信号に対応する減衰量を制御し、これら減衰量を制御した周波数信号を合成し、この合成出力信号の検波出力により、周波数の異なる複数の周波数信号単位で減衰制御を行い、周波数の異なる複数の周波数信号毎の出力電力が測定できるので、検波器の数を削減することができる。従って、周波数合成回路の回路規模が低減され、高周波合成回路及びそれを備えた送信装置のコストを低減できるという効果を有している。   The high frequency synthesis circuit of the present invention, the power detection method using the same, the power control method, and the transmission system control attenuation amounts corresponding to a plurality of frequency signals having different frequencies, and synthesize these frequency signals with controlled attenuation amounts. Since the detection output of the synthesized output signal allows attenuation control in units of a plurality of frequency signals having different frequencies, and the output power for each of the plurality of frequency signals having different frequencies can be measured, the number of detectors can be reduced. . Therefore, the circuit scale of the frequency synthesizer circuit is reduced, and the cost of the high frequency synthesizer circuit and the transmission apparatus including the same can be reduced.

次に、本発明の実施の形態について図面を参照して説明する。   Next, embodiments of the present invention will be described with reference to the drawings.

図1は本発明の送信システムの一つの実施の形態を示すシステムブロック図である。   FIG. 1 is a system block diagram showing an embodiment of a transmission system of the present invention.

なお、図1に示す送信システムは周波数の異なる2つの周波数信号(周波数f1、周波数f2)を合成して送信する構成であり、移動体通信システムの無線基地局に用いている例を示す。   The transmission system shown in FIG. 1 is configured to synthesize and transmit two frequency signals (frequency f1 and frequency f2) having different frequencies, and shows an example used in a radio base station of a mobile communication system.

図1に示す本実施の形態は、送信装置31と制御装置34とを備えている。   The embodiment shown in FIG. 1 includes a transmission device 31 and a control device 34.

送信装置31は、周波数の異なる複数の周波数f1信号28および周波数f2信号29を生成し、出力端子25,26から出力する信号発生回路33を有している。さらに、信号発生回路33から供給された周波数f1信号28および周波数f2信号29をそれぞれ入力端子1、入力端子2から入力し、これら周波数信号を合成して出力端子10から出力する高周波合成回路32を有している。   The transmission device 31 includes a signal generation circuit 33 that generates a plurality of frequency f1 signals 28 and frequency f2 signals 29 having different frequencies and outputs them from output terminals 25 and 26. Further, a high frequency synthesis circuit 32 that inputs the frequency f1 signal 28 and the frequency f2 signal 29 supplied from the signal generation circuit 33 from the input terminal 1 and the input terminal 2, respectively, synthesizes these frequency signals and outputs them from the output terminal 10 is provided. Have.

また、制御装置34は、プロセッサ(CPU:Central Processing Unit,DSP:Digital Signal Processor)や論理回路等で構成された処理装置である。制御装置34は、高周波合成回路32の出力電力の調整を開始させるための電力調整指示信号27の送出および予め設定された障害発生時の処理(障害処理)等を含み、送信装置31全体の動作を制御する。   The control device 34 is a processing device configured by a processor (CPU: Central Processing Unit, DSP: Digital Signal Processor), a logic circuit, and the like. The control device 34 includes the transmission of the power adjustment instruction signal 27 for starting the adjustment of the output power of the high-frequency synthesizing circuit 32, a preset failure processing (failure processing), and the like. To control.

なお、高周波合成回路32の出力端子10から出力される合成後の周波数信号はアンテナ装置(図示せず)を介して各移動端末局へ向けて送信される。   The synthesized frequency signal output from the output terminal 10 of the high frequency synthesis circuit 32 is transmitted to each mobile terminal station via an antenna device (not shown).

図2は図1の送信装置の複数周波数信号を合成する高周波合成回路の一構成例を示すブロック図である。   FIG. 2 is a block diagram showing a configuration example of a high frequency synthesis circuit for synthesizing a plurality of frequency signals of the transmission apparatus of FIG.

図2に示すように、高周波合成回路32は、電力増幅を行う複数の増幅器5a、増幅器5b、増幅器5nと、増幅器5a,5b,5nで増幅された信号を合成する合成器9とを有している。さらに、合成器9の出力電力を測定する検波器8と、増幅器5aの入力電力を減衰させる減衰器3aと、増幅器5bの入力電力を減衰させる減衰器3bと、増幅器5nの入力電力を減衰させる減衰器3nとを有している。さらにまた、検波器8の測定結果に基づいて減衰器3a,3b,3nの減衰量をそれぞれ制御する制御器12とを有している。   As shown in FIG. 2, the high-frequency synthesis circuit 32 includes a plurality of amplifiers 5a, 5b, and 5n that perform power amplification, and a synthesizer 9 that synthesizes the signals amplified by the amplifiers 5a, 5b, and 5n. ing. Further, the detector 8 that measures the output power of the combiner 9, the attenuator 3a that attenuates the input power of the amplifier 5a, the attenuator 3b that attenuates the input power of the amplifier 5b, and the input power of the amplifier 5n are attenuated. And an attenuator 3n. Furthermore, it has the controller 12 which controls the attenuation amount of attenuator 3a, 3b, 3n based on the measurement result of the detector 8, respectively.

入力端子1を介して周波数f1信号28aが減衰器3aに入力され、入力端子2を介して周波数f2信号28bが減衰器3bに入力され、入力端子nを介して周波数fn信号28nが減衰器3nに入力される。減衰器3a,3b,3nは電圧制御型の可変減衰器であり、制御器12が出力する制御信号15aにしたがって増幅器5aへ入力する周波数f1信号28aの電力を減衰させる。同様に、減衰器3bは電圧制御型の可変減衰器であり、制御器12が出力する制御信号15bにしたがって増幅器5bへ入力する周波数f2信号28bの電力を減衰させる。さらに同様に、減衰器3nは電圧制御型の可変減衰器であり、制御器12が出力する制御信号15nにしたがって増幅器5nへ入力する周波数fi信号28nの電力を減衰させる。   The frequency f1 signal 28a is input to the attenuator 3a via the input terminal 1, the frequency f2 signal 28b is input to the attenuator 3b via the input terminal 2, and the frequency fn signal 28n is input to the attenuator 3n via the input terminal n. Is input. The attenuators 3a, 3b, and 3n are voltage controlled variable attenuators, and attenuate the power of the frequency f1 signal 28a input to the amplifier 5a according to the control signal 15a output from the controller 12. Similarly, the attenuator 3b is a voltage-controlled variable attenuator, and attenuates the power of the frequency f2 signal 28b input to the amplifier 5b according to the control signal 15b output from the controller 12. Similarly, the attenuator 3n is a voltage-controlled variable attenuator, and attenuates the power of the frequency fi signal 28n input to the amplifier 5n according to the control signal 15n output from the controller 12.

また、合成器9は、入力される周波数f1信号28a、周波数f2信号28b、周波数fi信号28nの電力をそれぞれ合成して出力する。合成器9には、周囲の環境変化(温度変化や経年変化)に対してロス(減衰量)が固定値で維持され、かつ周波数に対する変換偏差が少ない、例えばウイルキンソン型の高周波合成器が用いられる。合成器9による合成後の出力信号は、出力端子10を介して出力される。   The synthesizer 9 synthesizes and outputs the powers of the input frequency f1 signal 28a, frequency f2 signal 28b, and frequency fi signal 28n. For the synthesizer 9, for example, a Wilkinson type high frequency synthesizer is used in which the loss (attenuation amount) is maintained at a fixed value with respect to the surrounding environmental change (temperature change or aging change) and the conversion deviation with respect to the frequency is small. . The output signal after synthesis by the synthesizer 9 is output via the output terminal 10.

検波器8は、合成器9の出力信号を検波することで、出力電力に比例する電圧を検波出力14として制御器12に出力する。   The detector 8 detects the output signal of the combiner 9 and outputs a voltage proportional to the output power to the controller 12 as the detection output 14.

増幅器5a,5b,5nには、例えばMOSFETを有する高周波増幅回路が用いられる。これらの増幅回路は、回路構成を工夫することである程度利得特性を改善できるが、通常、周囲の環境変化(例えば、温度変化、経年変化)に応じて利得(ゲイン)が大きく変動する。   For the amplifiers 5a, 5b, 5n, for example, a high frequency amplifier circuit having a MOSFET is used. These amplifier circuits can improve the gain characteristics to some extent by devising the circuit configuration, but usually the gain (gain) fluctuates greatly according to the surrounding environmental change (for example, temperature change, aging change).

図2では、複数の周波数fiの電力をPi、各々の周波数に対する減衰器の減衰量をCij、周波数合成器の出力電力を検波器にて測定した測定値をAjとすると、   In FIG. 2, when the power of a plurality of frequencies fi is Pi, the attenuation amount of the attenuator for each frequency is Cij, and the output power of the frequency synthesizer measured by the detector is Aj,

Figure 2006100981
Figure 2006100981

の行列方程式の関係を満たす。
減衰量を示すCijの行列要素を制御することで、個々の周波数電力Piを測定できる。これは行列Cijが正則条件を満たす場合、Piが求められるからである。
Satisfies the relationship of the matrix equation.
By controlling the matrix element of Cij indicating the amount of attenuation, each frequency power Pi can be measured. This is because Pi is obtained when the matrix Cij satisfies the regular condition.

ここで一例として、制御器12の演算手順を、入力周波数f1,f2,f3・・・fiに対応してn=i個の減衰器、n=i個の増幅器について記す。
a.合成器9の出力電力を検波器8にて測定し、A1として記憶する。
(P1電力)+(P2電力)+(P3電力)+・・+(Pi電力)=A1
b.2番目の減衰器(i=2)にて2番目の増幅器(i=2)の入力電力を半減(1/2)し、合成器9の出力電力を検波器8にて測定し、A2として記憶する。
(P1電力)+(P2電力/2)+(P3電力)+・・+(Pi電力)=A2
c.同様に、3番目の減衰器(i=3)にて3番目の増幅器(i=3)の入力電力を半減し、合成器9の出力電力を検波器8にて測定し、A3として記憶する。
(P1電力)+(P2電力)+(P3電力/2)+・・+(Pi電力)=A3
d.以下同様に、i番目の減衰器(i=i)にてi番目の増幅器(i=i)の入力電力を半減し、合成器9の出力電力を検波器8にて測定し、Aiとして記憶する。
(P1電力)+(P2電力)+(P3電力)+・・+(Pi電力/2)=Ai
e.上述のa項〜d項の式はi行i列の方程式であり、P1電力、P2電力、P3電力、Pi電力について解が求まるので、P1電力、P2電力、P3電力、Pi電力を測定することができる。
f.P1電力、P2電力、P3電力、Pi電力の所望の設計値と測定値を比較する。比較結果により、i個の減衰器の減衰量を制御する。
As an example, the calculation procedure of the controller 12 is described for n = i attenuators and n = i amplifiers corresponding to the input frequencies f1, f2, f3... Fi.
a. The output power of the synthesizer 9 is measured by the detector 8 and stored as A1.
(P1 power) + (P2 power) + (P3 power) +. + (Pi power) = A1
b. The input power of the second amplifier (i = 2) is halved (1/2) by the second attenuator (i = 2), the output power of the synthesizer 9 is measured by the detector 8, and is denoted as A2. Remember.
(P1 power) + (P2 power / 2) + (P3 power) +. + (Pi power) = A2
c. Similarly, the input power of the third amplifier (i = 3) is halved by the third attenuator (i = 3), the output power of the synthesizer 9 is measured by the detector 8, and stored as A3. .
(P1 power) + (P2 power) + (P3 power / 2) +. + (Pi power) = A3
d. Similarly, the input power of the i-th amplifier (i = i) is halved by the i-th attenuator (i = i), the output power of the combiner 9 is measured by the detector 8, and stored as Ai. To do.
(P1 power) + (P2 power) + (P3 power) +. + (Pi power / 2) = Ai
e. The above-mentioned expressions a to d are i-row and i-column equations, and solutions are obtained for P1 power, P2 power, P3 power, and Pi power. Therefore, P1 power, P2 power, P3 power, and Pi power are measured. be able to.
f. The desired design values and measured values of P1 power, P2 power, P3 power, and Pi power are compared. The attenuation amount of i attenuators is controlled according to the comparison result.

増幅器5a,5b,5nの利得が変動すると、高周波合成回路32の出力電力が変動し、送信装置31の送信電力も変動することになる。   When the gains of the amplifiers 5a, 5b, and 5n vary, the output power of the high frequency synthesis circuit 32 varies, and the transmission power of the transmission device 31 also varies.

なお、上述のa〜e項で、入力電力を半減(1/2)した場合を説明しているが、必ずしも1/2に制限されるものではない。   In addition, although the case where input electric power is halved (1/2) is demonstrated by the above-mentioned ae term, it is not necessarily restricted to 1/2.

図3は図2の高周波合成回路で、2周波数信号を合成する場合の高周波合成回路を示すブロック図である。   FIG. 3 is a block diagram showing a high frequency synthesis circuit in the case of synthesizing two frequency signals in the high frequency synthesis circuit of FIG.

図3の高周波合成回路32は、電力増幅を行う増幅器5及び増幅器6と、増幅器5及び増幅器6で増幅された信号を合成する合成器9とを有している。さらに、合成器9の出力電力を測定する検波器8と、増幅器5の入力電力を減衰させる減衰器3と、増幅器6の入力電力を減衰させる減衰器4と、検波器8の測定結果にもとづいて減衰器3及び減衰器4の減衰量をそれぞれ制御する制御器12とを有している。   3 includes an amplifier 5 and an amplifier 6 that perform power amplification, and a combiner 9 that combines the signals amplified by the amplifier 5 and the amplifier 6. Further, based on the measurement results of the detector 8 that measures the output power of the combiner 9, the attenuator 3 that attenuates the input power of the amplifier 5, the attenuator 4 that attenuates the input power of the amplifier 6, and the detector 8. And a controller 12 for controlling the attenuation amounts of the attenuator 3 and the attenuator 4.

入力端子1を介して周波数f1信号28が減衰器3に入力され、入力端子2を介して周波数f2信号29が減衰器4に入力される。減衰器3は電圧制御型の可変減衰器であり、制御器12が出力する制御信号15にしたがって増幅器5へ入力する周波数f1信号28の電力P1を減衰させる。同様に、減衰器4は電圧制御型の可変減衰器であり、制御器12が出力する制御信号16にしたがって増幅器6へ入力する周波数f2信号29の電力P2を減衰させる。合成器9は、入力される周波数f1信号28の電力P1及び周波数f2信号29の電力P2をそれぞれ合成して出力する。合成器9による合成後の出力信号は、出力端子10を介して出力される。検波器8は、合成器9の出力信号を検波することで、出力電力に比例する電圧を検波出力として制御器12に出力する。   The frequency f1 signal 28 is input to the attenuator 3 via the input terminal 1, and the frequency f2 signal 29 is input to the attenuator 4 via the input terminal 2. The attenuator 3 is a voltage-controlled variable attenuator, and attenuates the power P1 of the frequency f1 signal 28 input to the amplifier 5 in accordance with the control signal 15 output from the controller 12. Similarly, the attenuator 4 is a voltage-controlled variable attenuator, and attenuates the power P2 of the frequency f2 signal 29 input to the amplifier 6 according to the control signal 16 output from the controller 12. The synthesizer 9 synthesizes and outputs the power P1 of the input frequency f1 signal 28 and the power P2 of the frequency f2 signal 29, respectively. The output signal after synthesis by the synthesizer 9 is output via the output terminal 10. The detector 8 detects the output signal of the combiner 9 and outputs a voltage proportional to the output power to the controller 12 as a detection output.

図4は図1の送信装置の信号発生回路の一構成例を示すブロック図である。   FIG. 4 is a block diagram showing an example of the configuration of the signal generation circuit of the transmission apparatus of FIG.

図4に示すように、信号発生回路33は、送信装置31の運用に必要な周波数の異なる周波数f1信号28、周波数f2信号29を生成するベースバンド器21を有している。また、図3の高周波合成回路32に対する周波数f1信号28および周波数f2信号29の出力/停止をそれぞれ制御するオンオフ制御器24を有している。さらにオンオフ制御器24からの制御信号41にしたがって図3の高周波合成回路32へ周波数f1信号28を供給する切替器22を有している。さらにまた、オンオフ制御器24からの制御信号42にしたがって高周波合成回路32へ周波数f2信号29を供給する切替器23を有している。   As shown in FIG. 4, the signal generation circuit 33 includes a baseband unit 21 that generates a frequency f1 signal 28 and a frequency f2 signal 29 having different frequencies necessary for the operation of the transmission device 31. Further, an on / off controller 24 for controlling the output / stop of the frequency f1 signal 28 and the frequency f2 signal 29 to the high frequency synthesis circuit 32 of FIG. 3 is provided. Furthermore, it has the switch 22 which supplies the frequency f1 signal 28 to the high frequency synthetic | combination circuit 32 of FIG. 3 according to the control signal 41 from the on-off controller 24. FIG. Furthermore, a switch 23 is provided for supplying a frequency f2 signal 29 to the high frequency synthesis circuit 32 in accordance with a control signal 42 from the on / off controller 24.

次に、2周波数の場合を想定しn=i=2として、図1、図3および図4を用いて具体的な数値例により、本実施の形態の動作をより詳細に説明する。   Next, assuming the case of two frequencies and assuming that n = i = 2, the operation of the present embodiment will be described in more detail using specific numerical examples with reference to FIG. 1, FIG. 3, and FIG.

以下では、高周波合成回路32の周波数f1信号28の出力電力(設計値)P1が10.0Wであり、周波数f2信号29の出力電力(設計値)P2が20.0Wとして説明する。   In the following description, the output power (design value) P1 of the frequency f1 signal 28 of the high-frequency synthesis circuit 32 is 10.0 W, and the output power (design value) P2 of the frequency f2 signal 29 is 20.0 W.

電力調整指示信号27が制御装置34から送信装置31の信号発生回路33に送信されると、まず信号発生回路33はオンオフ制御器24により切替器22及び切替器23を動作させる。オンオフ制御器24は切替器22及び切替器23をそれぞれ制御信号41、42により周波数信号がスルーに出力されるように設定して、周波数f1信号28及び周波数f2信号29を高周波合成回路32に出力する。   When the power adjustment instruction signal 27 is transmitted from the control device 34 to the signal generation circuit 33 of the transmission device 31, the signal generation circuit 33 first operates the switch 22 and the switch 23 by the on / off controller 24. The on / off controller 24 sets the switch 22 and the switch 23 so that the frequency signal is output through by the control signals 41 and 42, respectively, and outputs the frequency f1 signal 28 and the frequency f2 signal 29 to the high frequency synthesis circuit 32. To do.

高周波合成回路32の制御器12は、合成器9の出力信号を検波器8により検波し、合成器9の出力電力を測定する。ここでは、増幅器5及び増幅器6の利得がそれぞれ変動することで出力電力の測定値が30.0Wであったとする。制御器12は、この値を記憶(仮に、”メモリ1”と記す)する。   The controller 12 of the high frequency synthesis circuit 32 detects the output signal of the synthesizer 9 by the detector 8 and measures the output power of the synthesizer 9. Here, it is assumed that the measured value of the output power is 30.0 W because the gains of the amplifier 5 and the amplifier 6 fluctuate. The controller 12 stores this value (assumed to be “memory 1”).

続いて、制御器12は、減衰器4に対して現時点の減衰量より3dB多く減衰させる。制御器12は、再び合成器9の出力信号を検波器8により検波し、合成器9の出力電力を測定する。ここでは、出力電力の測定値が21.0Wであったとする。制御器12は、この値を記憶(仮に、”メモリ2”と記す)する。   Subsequently, the controller 12 attenuates the attenuator 4 by 3 dB more than the current attenuation. The controller 12 again detects the output signal of the combiner 9 by the detector 8 and measures the output power of the combiner 9. Here, it is assumed that the measured value of the output power is 21.0 W. The controller 12 stores this value (assumed to be “memory 2”).

制御器12は、これらの値により(1)式から、周波数f1信号28の電力P1及び周波数f2信号29の電力P2を測定する。所定の演算により、メモリ1およびメモリ2の値は次の値になる。
・(P1電力)+(P2電力)=メモリ1=30.0W
・(P1電力)+(P2電力/2)=メモリ2=21.0W
すなわち、(1)式から(2)式の行列方程式が得られ、[Cij]は正則条件を満たすので、P1,P2の値が求められる。
Based on these values, the controller 12 measures the power P1 of the frequency f1 signal 28 and the power P2 of the frequency f2 signal 29 from equation (1). By the predetermined calculation, the values of the memory 1 and the memory 2 become the following values.
(P1 power) + (P2 power) = Memory 1 = 30.0 W
(P1 power) + (P2 power / 2) = Memory 2 = 21.0 W
That is, the matrix equation of the formula (2) is obtained from the formula (1), and [Cij] satisfies the regular condition, so the values of P1 and P2 are obtained.

Figure 2006100981
Figure 2006100981

(2)式より、P2電力およびP1電力は下記の通り、各々の現在の電力が測定される。
・P2電力=2×(メモリ1−メモリ2)=2×9.0=18.0W
・P1電力=メモリ1−P2電力=30.0−18.0=12.0W
制御器12は、測定値が所望の設計値と一致するように減衰器3及び減衰器4の減衰量を制御する。周波数f1に対して所望の設計値は10.0Wであり、周波数f2に対して所望の設計値は20.0Wなので、
・P1電力=12.0W−10.0W となる。
From equation (2), the current power of each of P2 power and P1 power is measured as follows.
P2 power = 2 × (memory 1−memory 2) = 2 × 9.0 = 18.0 W
・ P1 power = memory 1−P2 power = 30.0−18.0 = 12.0 W
The controller 12 controls the attenuation amount of the attenuator 3 and the attenuator 4 so that the measured value matches the desired design value. The desired design value for the frequency f1 is 10.0 W, and the desired design value for the frequency f2 is 20.0 W.
-P1 electric power = 12.0W-10.0W.

従って、周波数f1は、設計値よりも2W高く出力されている。   Therefore, the frequency f1 is output 2W higher than the design value.

また、f2に対しては、
・P2電力=18.0W−20.0W となる。
For f2,
-P2 electric power = 18.0W-20.0W.

よって、周波数f2は、設計値よりも2W低く出力されている。   Therefore, the frequency f2 is output 2 W lower than the design value.

従って、制御器12は、制御信号15により減衰器3に対して、現在の減衰量よりも2W多く減衰させる。また、制御器12は、制御信号16により減衰器4に対して、現在の減衰量よりも2W少なく減衰させることになる。つまり減衰量を2Wアップさせる。   Therefore, the controller 12 attenuates the attenuator 3 by 2 W more than the current attenuation amount by the control signal 15. Further, the controller 12 causes the control signal 16 to attenuate the attenuator 4 by 2 W less than the current attenuation amount. That is, the attenuation is increased by 2W.

なお、減衰器3、減衰器4は、増幅器等の想定されるゲイン変動を考慮して基準減衰量を設定し、この基準減衰量に対して加減衰制御することもできる。   Note that the attenuator 3 and the attenuator 4 can set a reference attenuation amount in consideration of an assumed gain variation of an amplifier or the like, and can perform an attenuation control on the reference attenuation amount.

以上の動作により、高周波合成回路32の周波数f1信号28の出力電力P1および周波数f2信号29の出力電力P2を所望の設計値に設定できることになる。   With the above operation, the output power P1 of the frequency f1 signal 28 and the output power P2 of the frequency f2 signal 29 of the high frequency synthesis circuit 32 can be set to desired design values.

上述の具体例の演算手順をまとめると下記a〜fのようになる。
a.合成器9の出力電力を検波器8にて測定し、メモリ1として記憶する。
(P1電力)+(P2電力)=メモリ1・・・A
b.減衰器4にて増幅器6の入力電力を半減し、合成器9の出力電力を検波器8にて測定し、メモリ2として記憶する。
(P1電力)+(P2電力/2)=メモリ2・・・B
c.P2電力を測定する。
P2電力=2×(A−B)=2×(メモリ1−メモリ2)
d.P1電力を測定する。
P1電力=メモリ1−P2電力
e.所望の設計値と測定値を比較する。
f.比較結果により、減衰器3及び減衰器4の減衰量を制御する。
The calculation procedures of the above specific examples are summarized as follows: a to f.
a. The output power of the combiner 9 is measured by the detector 8 and stored as the memory 1.
(P1 power) + (P2 power) = Memory 1... A
b. The input power of the amplifier 6 is halved by the attenuator 4 and the output power of the synthesizer 9 is measured by the detector 8 and stored as the memory 2.
(P1 power) + (P2 power / 2) = Memory 2... B
c. Measure P2 power.
P2 power = 2 × (A−B) = 2 × (memory 1−memory 2)
d. Measure P1 power.
P1 power = memory 1-P2 power e. Compare the desired design value with the measured value.
f. The attenuation amount of the attenuator 3 and the attenuator 4 is controlled based on the comparison result.

なお、b項の操作は減衰器3にて増幅器5の入力電力を半減してもよい。   In the operation of item b, the input power of the amplifier 5 may be halved by the attenuator 3.

増幅器5及び増幅器6の利得が変動すると、高周波合成回路32の出力電力が変動し、送信装置31の送信電力も変動することになる。   When the gains of the amplifier 5 and the amplifier 6 are varied, the output power of the high frequency synthesis circuit 32 is varied, and the transmission power of the transmission device 31 is also varied.

なお、減衰器の減衰量を1/2(3dBの減衰)に設定したが、これに限定されるものでなく、任意の減衰量あるいは任意の増加量でも同様である。   Although the attenuation amount of the attenuator is set to 1/2 (attenuation of 3 dB), the present invention is not limited to this, and the same applies to an arbitrary attenuation amount or an arbitrary increase amount.

上述の通り、本発明の高周波合成回路及びこれを用いた電力検出方法、電力制御方法並びに送信システムは、制御器により複数の周波数に対応する減衰器を2段階に制御して各々の検波電力を計算する。すなわち、第1段階で検波器を用いて合成器の出力電力を測定して記憶する。   As described above, the high-frequency synthesis circuit of the present invention, the power detection method using the same, the power control method, and the transmission system control the attenuators corresponding to a plurality of frequencies in two stages by the controller, and each detected power is controlled. calculate. That is, in the first stage, the output power of the combiner is measured and stored using a detector.

第2段階で2番目の減衰器を3dB減衰させ、検波器を用いて合成器の出力電力を測定して記憶し、逐次残りの減衰器を3dB減衰させ、検波器を用いて合成器の出力電力を測定して記憶する。第1および第2段階の各々の測定値を用いて演算を実行する。この演算により、周波数の異なる複数の周波数信号毎の出力電力を測定できるので、検波器の数を減らすことができる。従って、周波数合成回路の回路規模が低減され、高周波合成回路及びそれを備えた送信装置のコストを低減できる効果を有している。   In the second stage, the second attenuator is attenuated by 3 dB, and the output power of the synthesizer is measured and stored using the detector, and the remaining attenuator is successively attenuated by 3 dB, and the output of the synthesizer is detected using the detector. Measure and store the power. An operation is performed using the measured values of the first and second stages. By this calculation, the output power for each of a plurality of frequency signals having different frequencies can be measured, so that the number of detectors can be reduced. Therefore, the circuit scale of the frequency synthesizer circuit is reduced, and the cost of the high frequency synthesizer circuit and the transmission apparatus including the same can be reduced.

本発明は、携帯、自動車等の移動体を対象とする移動体通信基地局送信機に利用可能である。   INDUSTRIAL APPLICABILITY The present invention can be used for a mobile communication base station transmitter intended for mobile objects such as mobile phones and automobiles.

本発明の送信システムの一つの実施の形態を示すシステムブロック図である。It is a system block diagram which shows one embodiment of the transmission system of this invention. 図1の送信装置の複数周波数信号を合成る高周波合成回路の一構成例を示すブロック図である。FIG. 2 is a block diagram illustrating a configuration example of a high-frequency synthesis circuit that synthesizes a plurality of frequency signals of the transmission device of FIG. 1. 図2の高周波合成回路で2周波数の信号を合成する場合の高周波合成回路を示すブロック図である。FIG. 3 is a block diagram showing a high frequency synthesis circuit when a signal of two frequencies is synthesized by the high frequency synthesis circuit of FIG. 2. 図1の送信装置の信号発生回路の一構成例を示すブロック図である。FIG. 2 is a block diagram illustrating a configuration example of a signal generation circuit of the transmission device in FIG. 1. 従来の高周波合成回路を示すブロック図である。It is a block diagram which shows the conventional high frequency synthesis circuit.

符号の説明Explanation of symbols

1,2,n 入力端子
3,3a,3b,3n 減衰器
4 減衰器
5,5a,5b,5n 増幅器
6 増幅器
8 検波器
9 合成器
10 出力端子
12 制御器
14 検波出力
15,15a,15b,15n 制御信号
16 制御信号
21 ベースバンド器
22,23 切替器
24 オンオフ制御器
25,26 出力端子
27 電力調整指示信号
28,28a 周波数f1信号
28b 周波数f2信号
28n 周波数fn信号
29 周波数f2信号
31 送信装置
32 高周波合成回路
33 信号発生回路
34 制御装置
41 制御信号
42 制御信号
101,102 入力端子
103,104 減衰器
105,106 増幅器
107,108 検波器
109 合成器
110 出力端子
111,112 制御器
1, 2, n input terminals 3, 3a, 3b, 3n attenuator 4 attenuators 5, 5a, 5b, 5n amplifier 6 amplifier 8 detector 9 synthesizer 10 output terminal 12 controller 14 detection output 15, 15a, 15b, 15n control signal 16 control signal 21 baseband device 22, 23 switch 24 on / off controller 25, 26 output terminal 27 power adjustment instruction signal 28, 28a frequency f1 signal 28b frequency f2 signal 28n frequency fn signal 29 frequency f2 signal 31 transmitter 32 High-frequency synthesis circuit 33 Signal generation circuit 34 Control device 41 Control signal 42 Control signal 101,102 Input terminal 103,104 Attenuator 105,106 Amplifier 107,108 Detector 109 Synthesizer 110 Output terminal 111,112 Controller

Claims (17)

第1乃至第N(Nは2以上の自然数)の入力信号各々の電力を測定する電力検出方法であって、
前記電力検出方法は、
第1乃至第M(MはN以上の自然数)の合成電力測定工程と、個別電力算出工程とを含み、
前記第i(iはM以下の自然数)の合成電力測定工程は、
前記第1乃至第Nの入力信号の電力を各々Cij倍(jはN以下の自然数)した第1乃至第Nの調整信号に変換する工程と、
前記第1乃至第Nの調整信号を合流した合成信号の電力を検出する電力検出工程とを含み、
前記個別電力算出工程は、前記第1乃至第Nの調整信号の電力の総和と前記合成信号の電力を等置して得られる第1乃至第Mの方程式を、前記第1乃至第Nの入力信号の電力について解く工程を含み、
前記Cijを成分とする行列が正則N次正方行列を包含することを特徴とする電力検出方法。
A power detection method for measuring power of each of first to Nth (N is a natural number of 2 or more) input signals,
The power detection method includes:
A first to M-th (M is a natural number greater than or equal to N) composite power measurement step, and an individual power calculation step,
The i-th (i is a natural number less than or equal to M) composite power measurement step includes:
Converting the power of the first to N-th input signals into first to N-th adjustment signals, each of which is Cij times (j is a natural number equal to or less than N);
A power detection step of detecting a power of a combined signal obtained by joining the first to Nth adjustment signals,
In the individual power calculation step, the first to Nth inputs are obtained by converting the first to Mth equations obtained by equalizing the total power of the first to Nth adjustment signals and the power of the combined signal. Including solving for the power of the signal,
The power detection method, wherein the matrix having Cij as a component includes a regular N-order square matrix.
前記Mが、M=Nであることを特徴とする請求項1記載の電力検出方法。   The power detection method according to claim 1, wherein M is M = N. 前記Cijが、Cij≦1であることを特徴とする請求項1記載の電力検出方法。   The power detection method according to claim 1, wherein Cij satisfies Cij ≦ 1. 前記Cijが、Cij=1−α・δij 、[但しα≦1、δij=1(i=j),δij=0(i≠j、またはi=N)を示す] であることを特徴とする請求項1記載の電力検出方法。   The Cij is Cij = 1−α · δij, where α ≦ 1, δij = 1 (i = j), δij = 0 (i ≠ j, or i = N)] The power detection method according to claim 1. 前記αの値が、α=0.5 であることを特徴とする請求項4記載の電力検出方法。   The power detection method according to claim 4, wherein the value of α is α = 0.5. 請求項1〜5のいずれか1項に記載の電力検出方法により個別に検出した入力信号電力を制御する帰還制御ステップを備えたことを特徴とする電力制御方法。   A power control method comprising a feedback control step for controlling input signal power individually detected by the power detection method according to claim 1. 第1乃至第N(Nは2以上の自然数)の入力信号の電力を各々Cij倍(jはN以下の自然数)した第1乃至第Nの調整信号に変換する電力調整手段と、
前記第1乃至第Nの調整信号を合流した合成信号の電力を検出する電力検出手段と、
前記第1乃至第Nの調整信号の電力の総和と前記合成信号の電力を等置して得られる第1乃至第Nの方程式を、前記第1乃至第Nの入力信号の電力について解く個別電力算出手段とを含み、
前記Cijを成分とする行列が正則N次正方行列を包含することを特徴とする電力検出回路。
Power adjusting means for converting the power of the first to N-th (N is a natural number of 2 or more) input signals into first to N-th adjustment signals obtained by multiplying Cij times (j is a natural number of N or less), respectively.
Power detection means for detecting the power of the combined signal obtained by joining the first to Nth adjustment signals;
Individual power for solving the first to Nth equations obtained by equalizing the sum of the powers of the first to Nth adjustment signals and the power of the combined signal for the powers of the first to Nth input signals Calculating means,
The power detection circuit, wherein the matrix including Cij includes a regular Nth order square matrix.
前記Cijが、Cij≦1であることを特徴とする請求項7記載の電力検出回路。   The power detection circuit according to claim 7, wherein Cij is Cij ≦ 1. 前記Cijが、Cij=1−α・δij 、[但しα≦1、δij=1(i=j),δij=0(i≠j、またはi=N)を示す] であることを特徴とする請求項7記載の電力検出回路。   The Cij is Cij = 1−α · δij, where α ≦ 1, δij = 1 (i = j), δij = 0 (i ≠ j, or i = N)] The power detection circuit according to claim 7. 前記αの値が、α=0.5 であることを特徴とする請求項9記載の電力検出回路。   The power detection circuit according to claim 9, wherein the value of α is α = 0.5. 請求項7〜10のいずれか1項に記載の電力検出回路の前記個別電力算出手段で得られる解にもとづき、前記第1乃至第Nの入力信号各々の電力を制御する個別電力制御手段とを備えたことを特徴とする電力制御回路。   An individual power control means for controlling the power of each of the first to Nth input signals based on a solution obtained by the individual power calculation means of the power detection circuit according to any one of claims 7 to 10. A power control circuit comprising: 第1の周波数信号電力と第2の周波数信号電力とを加算した周波数合成出力電力値Aを記憶する第1の記憶ステップと;
前記第2の周波数信号電力を1/m(m>1)に減衰し、前記周波数合成出力電力を検波して測定し、前記第1の周波数信号電力と前記第2の周波数信号電力の1/mとを加算した電力値Bを記憶する第2の記憶ステップと;
前記第2の周波数信号電力を、m×(電力値A−電力値B)の演算により測定する第1の電力値測定ステップと;
前記第1の周波数信号電力を、(電力値A−測定した第2の周波数信号電力)の演算により測定する第2の電力値測定ステップと;
測定した前記第1及び第2の周波数信号電力の値とこれらの周波数信号電力に対する所望の設計値とを比較する比較ステップと;
この比較ステップでの比較結果により、前記第1及び第2の周波数信号に対応する減衰量を各々制御する減衰制御ステップと;
を備えたことを特徴とする高周波合成回路の電力制御方法。
A first storage step of storing a frequency synthesized output power value A obtained by adding the first frequency signal power and the second frequency signal power;
The second frequency signal power is attenuated to 1 / m (m> 1), the frequency synthesized output power is detected and measured, and 1 / m of the first frequency signal power and the second frequency signal power is measured. a second storage step of storing a power value B obtained by adding m;
A first power value measuring step of measuring the second frequency signal power by calculating m × (power value A−power value B);
A second power value measurement step of measuring the first frequency signal power by calculating (power value A-measured second frequency signal power);
Comparing the measured values of the first and second frequency signal powers with desired design values for these frequency signal powers;
An attenuation control step for controlling the attenuation amounts corresponding to the first and second frequency signals according to the comparison result in the comparison step;
A power control method for a high-frequency synthesis circuit, comprising:
周波数の異なる複数の周波数信号を送信する送信装置と制御装置とを備え、
前記送信装置は、
前記周波数の異なる複数の周波数信号を生成する信号発生回路と、この信号発生回路から供給された前記周波数の異なる複数の周波数信号をそれぞれ入力し、これら周波数信号を合成して出力する高周波合成回路とを有し、
前記高周波合成回路は、
第1乃至第N(Nは2以上の自然数)の入力信号各々の電力を制御し、
前記第1乃至第Nの入力信号の電力を各々Cij倍(jはN以下の自然数)した第1乃至第Nの調整信号に変換する電力調整手段と、
前記第1乃至第Nの調整信号を合流した合成信号の電力を検出する電力検出手段と、
前記第1乃至第Nの調整信号の電力の総和と前記合成信号の電力を等置して得られる第1乃至第Nの方程式を、前記第1乃至第Nの入力信号の電力について解く個別電力算出手段と、
前記個別電力算出手段で得られる解にもとづき、前記第1乃至第Nの入力信号各々の電力を制御する個別電力制御手段とを含み、
前記Cijを成分とする行列が正則N次正方行列を包含することを特徴とし、
前記制御装置は、前記高周波合成回路の出力電力の調整を開始させる電力調整指示信号を前記信号発生回路に送出し、前記送信装置全体の動作を制御することを特徴とする送信システム。
A transmission device and a control device for transmitting a plurality of frequency signals having different frequencies;
The transmitter is
A signal generation circuit that generates a plurality of frequency signals having different frequencies, and a high-frequency synthesis circuit that inputs the plurality of frequency signals having different frequencies supplied from the signal generation circuit, synthesizes and outputs the frequency signals, and Have
The high frequency synthesis circuit includes:
Controlling the power of each of the first to Nth input signals (N is a natural number of 2 or more);
Power adjusting means for converting the power of the first to Nth input signals into first to Nth adjustment signals obtained by multiplying each of the powers by Cij (j is a natural number equal to or less than N);
Power detection means for detecting the power of the combined signal obtained by joining the first to Nth adjustment signals;
Individual power for solving the first to Nth equations obtained by equalizing the sum of the powers of the first to Nth adjustment signals and the power of the combined signal for the powers of the first to Nth input signals A calculation means;
Individual power control means for controlling the power of each of the first to Nth input signals based on the solution obtained by the individual power calculation means,
The matrix having Cij as a component includes a regular Nth order square matrix,
The control system transmits a power adjustment instruction signal for starting adjustment of output power of the high-frequency synthesis circuit to the signal generation circuit, and controls the operation of the entire transmission apparatus.
前記Cijが、Cij≦1であることを特徴とする請求項13記載の送信システム。   The transmission system according to claim 13, wherein Cij is Cij ≦ 1. 前記Cijが、Cij=1−α・δij 、[但しα≦1、δij=1(i=j),δij=0(i≠j、またはi=N)を示す] であることを特徴とする請求項13記載の送信システム。   The Cij is Cij = 1−α · δij, where α ≦ 1, δij = 1 (i = j), δij = 0 (i ≠ j, or i = N)] The transmission system according to claim 13. 前記αの値が、α=0.5 であることを特徴とする請求項15記載の送信システム。   The transmission system according to claim 15, wherein the value of α is α = 0.5. 前記信号発生回路は、
運用に必要な周波数の異なる複数の周波数信号を生成するベースバンド器と、前記高周波合成回路に対する周波数の異なる複数の周波数信号の各々の出力/停止を制御するオンオフ制御器と、このオンオフ制御器からの第1の制御信号にしたがって前記高周波合成回路へ第1の周波数信号を供給する第1の切替器と、前記オンオフ制御器からの第2の制御信号にしたがって前記高周波合成回路へ第2の周波数信号を供給する第2の切替器とを有したことを特徴とする請求項13、14、15又は16記載の送信システム。
The signal generation circuit includes:
From a baseband device that generates a plurality of frequency signals having different frequencies necessary for operation, an on / off controller that controls output / stop of each of the plurality of frequency signals having different frequencies for the high frequency synthesis circuit, and the on / off controller A first switch for supplying a first frequency signal to the high-frequency synthesis circuit according to the first control signal, and a second frequency to the high-frequency synthesis circuit according to the second control signal from the on / off controller. The transmission system according to claim 13, 14, 15, or 16, further comprising a second switch for supplying a signal.
JP2004282092A 2004-09-28 2004-09-28 Power control method for high frequency synthesis circuit Expired - Fee Related JP4133988B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004282092A JP4133988B2 (en) 2004-09-28 2004-09-28 Power control method for high frequency synthesis circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004282092A JP4133988B2 (en) 2004-09-28 2004-09-28 Power control method for high frequency synthesis circuit

Publications (2)

Publication Number Publication Date
JP2006100981A true JP2006100981A (en) 2006-04-13
JP4133988B2 JP4133988B2 (en) 2008-08-13

Family

ID=36240411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004282092A Expired - Fee Related JP4133988B2 (en) 2004-09-28 2004-09-28 Power control method for high frequency synthesis circuit

Country Status (1)

Country Link
JP (1) JP4133988B2 (en)

Also Published As

Publication number Publication date
JP4133988B2 (en) 2008-08-13

Similar Documents

Publication Publication Date Title
US8823456B2 (en) Cancellation of gain change due to amplifier self-heating
US11456702B2 (en) Broadband high power amplifier
US6788744B1 (en) Power control circuit and transmitter
JPWO2009004733A1 (en) MIMO transmitter
JP6393688B2 (en) Crest factor reduction for signals with dynamic power and frequency distribution
JP4230272B2 (en) Distortion compensation device
US8139789B2 (en) Signal amplifier circuit
JP4789749B2 (en) Peak suppressor
JP6103035B2 (en) Power amplifier, failure detection method
KR20150041689A (en) Apparatus and method for controlling sound output
JP4133988B2 (en) Power control method for high frequency synthesis circuit
JP3990362B2 (en) High frequency synthesis circuit and transmitter
JP2010220053A (en) Base station device and radio communication method
JP2008086006A (en) Signal processing method and power amplifying device
WO2008044307A1 (en) Radio signal receiving device
JP2007251427A (en) Radio equipment
JP4691693B2 (en) Transmitter and method for measuring delay time used for transmitter distortion correction
US8433262B2 (en) Transmission device and transmission method
JP5692803B2 (en) Relay amplifier, relay amplifier control method, and program
JP2009272762A (en) Amplifying device having distortion compensation function
JP2009182374A (en) Multi-antenna communication device and transmitting method
JP4019060B2 (en) Transmitter
US9231688B2 (en) Apparatus and method for wireless relaying
JP2023140905A (en) level adjustment unit
JP4130574B2 (en) Distortion compensation amplifier

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Effective date: 20070124

Free format text: JAPANESE INTERMEDIATE CODE: A7421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071221

A131 Notification of reasons for refusal

Effective date: 20080219

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20080408

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20080507

Free format text: JAPANESE INTERMEDIATE CODE: A01

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Effective date: 20080602

Free format text: JAPANESE INTERMEDIATE CODE: A61

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110606

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees