JP2006100672A - Method and apparatus for processing sample by plasma processing - Google Patents

Method and apparatus for processing sample by plasma processing Download PDF

Info

Publication number
JP2006100672A
JP2006100672A JP2004286567A JP2004286567A JP2006100672A JP 2006100672 A JP2006100672 A JP 2006100672A JP 2004286567 A JP2004286567 A JP 2004286567A JP 2004286567 A JP2004286567 A JP 2004286567A JP 2006100672 A JP2006100672 A JP 2006100672A
Authority
JP
Japan
Prior art keywords
etching
sample
gas
processing
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004286567A
Other languages
Japanese (ja)
Other versions
JP4357397B2 (en
JP2006100672A5 (en
Inventor
Takeshi Shimada
剛 島田
Atsushi Yoshida
篤 吉田
Atsushi Suyama
淳 須山
Yoshiomi Kai
美臣 甲斐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp, Hitachi High Tech Corp filed Critical Hitachi High Technologies Corp
Priority to JP2004286567A priority Critical patent/JP4357397B2/en
Publication of JP2006100672A publication Critical patent/JP2006100672A/en
Publication of JP2006100672A5 publication Critical patent/JP2006100672A5/ja
Application granted granted Critical
Publication of JP4357397B2 publication Critical patent/JP4357397B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an etching method capable of forming a capacitor in which the generation of a leakage current is suppressed by reducing the adhesion of reactive products to the sidewall of a pattern in the processing of an FeRAM device capacitor, capable of suppressing the generation of foreign substance and suitable for device mass production. <P>SOLUTION: In a sample processing method for etching the sample of an FeRAM device consisting of the laminated structure of lower electrode layers 29, 30 formed on the surface of a semiconductor substrate 27 by using a noble metal material or its oxide, a ferroelectric layer 31 such as SBT and PZT and an upper electrode layer 32 formed by using a noble metal material or its oxide by plasma processing collectively or in division several times, plasma processing using mixed gas in a range of 68-95% oxygen, 3-30% chlorine and 2-15% fluorine is performed in the etching processing for forming the patterns of the lower electrode layers 29, 30. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、強誘電体層を含む試料をプラズマを用いて処理する試料処理方法および試料処理装置に係り、特にFeRAMデバイスの試料をエッチングするのに好適なプラズマ処理による試料処理方法および試料処理装置に関するものである。   The present invention relates to a sample processing method and a sample processing apparatus for processing a sample including a ferroelectric layer using plasma, and more particularly to a sample processing method and a sample processing apparatus by plasma processing suitable for etching a sample of an FeRAM device. It is about.

強誘電体ランダムアクセスメモリ(FeRAM)は、DRAMのキャパシタ部を強誘電体キャパシタに置き換えたもので、その強誘電体のヒステリアス特性を利用してデータを記録するメモリである。この強誘電体キャパシタ材としては、タンタル酸ビスマスストロンチウム(SBT)やジルコン酸チタン酸鉛(PZT)等が用いられる。これらの材料は、結晶化や特性改善のために酸素雰囲気で400℃以上の高温処理が必要とされる。この時、DRAMと同じSi電極では表面層にSiO層が形成され誘電特性が劣化するため、電極材料には耐熱性および対酸素性に優れた貴金属材料またはその酸化物が採用されている。 A ferroelectric random access memory (FeRAM) is a memory in which a capacitor portion of a DRAM is replaced with a ferroelectric capacitor, and data is recorded using the hysteresis characteristic of the ferroelectric. As the ferroelectric capacitor material, bismuth strontium tantalate (SBT), lead zirconate titanate (PZT), or the like is used. These materials require high temperature treatment at 400 ° C. or higher in an oxygen atmosphere for crystallization and property improvement. At this time, since the SiO 2 layer is formed on the surface layer of the same Si electrode as that of the DRAM and the dielectric characteristics deteriorate, a noble metal material excellent in heat resistance and oxygen resistance or its oxide is used as the electrode material.

典型的なFeRAMキャパシタ部の構成は、半導体基板上に形成された上部電極層、強誘電体層、下部電極層の積層構造からなる。これら微細なパターンを形成するには、しばしばプラズマドライエッチングが選択される。より微細加工するためには、一枚のマスクで積層構造をほぼ垂直に一括でエッチング加工している。また、従来のエッチングに用いられるガス系としては、強誘電体材に三塩化ホウ素(BCl)+アルゴン(Ar)、電極材に酸素(O)+塩素(Cl)等が知られている(例えば、特許文献1,2参照)。
特開2003−282844号公報 特開2003−318371号公報
A typical FeRAM capacitor portion has a laminated structure of an upper electrode layer, a ferroelectric layer, and a lower electrode layer formed on a semiconductor substrate. Plasma dry etching is often selected to form these fine patterns. In order to perform finer processing, the laminated structure is etched almost vertically by a single mask. As gas systems used in conventional etching, boron trichloride (BCl 3 ) + argon (Ar) is known as a ferroelectric material, oxygen (O 2 ) + chlorine (Cl 2 ) is known as an electrode material, and the like. (For example, see Patent Documents 1 and 2).
JP 2003-282844 A JP 2003-318371 A

上記従来技術は、エッチングで生成される反応生成物が試料および処理装置に与える影響等の点において充分配慮されておらず、以下のような問題点があった。   The above prior art has not been sufficiently considered in terms of the influence of the reaction product produced by etching on the sample and the processing apparatus, and has the following problems.

FeRAMデバイスのキャパシタ部に使用される電極・強誘電体材料は、全て揮発性の低い不揮発性材であることから、これらの材料のエッチングで生成される反応生成物の融点および沸点は非常に高く、これらの反応生成物を容易に排気することができない。そのため、反応生成物が試料へ再吸着しやすい状態にあり、特に下部電極層のエッチング時に生成される反応生成物は、上部電極層および強誘電体層の側壁に付着し、キャパシタ部の漏れ電流が増大してデバイス特性の劣化を引き起こす。   The electrodes and ferroelectric materials used for the capacitor part of FeRAM devices are all non-volatile materials with low volatility. Therefore, the melting point and boiling point of reaction products generated by etching these materials are very high. These reaction products cannot be easily exhausted. For this reason, the reaction product is likely to be re-adsorbed to the sample. Particularly, the reaction product generated during the etching of the lower electrode layer adheres to the sidewalls of the upper electrode layer and the ferroelectric layer, and leaks from the capacitor section. Increases and causes deterioration of device characteristics.

また、反応生成物は処理室内壁にも付着するのでエッチング性能の経時変化や大量の異物が発生することとなり、度重なるウェットクリーニングを必要とし、量産生産性を低減させていた。   In addition, since the reaction product also adheres to the inner wall of the processing chamber, the etching performance changes with time and a large amount of foreign matter is generated, so that repeated wet cleaning is required and the mass production productivity is reduced.

本発明の目的は、デバイス劣化を低減し量産性を向上することのできるプラズマ処理方法およびプラズマ処理装置を提供することにある。   An object of the present invention is to provide a plasma processing method and a plasma processing apparatus capable of reducing device deterioration and improving mass productivity.

上記目的は、半導体基板上に形成された上部電極層および強誘電体層ならびに下部電極層の積層構造からなるFeRAMデバイスのキャパシタ部を、一括若しくは数回に分けてエッチング加工を行なうプラズマ処理方法において、下部電極層のパターンを形成するエッチング加工に酸素68〜95%、塩素3〜30%、フッ素2〜15%の範囲内の混合ガスを用いたプラズマ処理を行なうことにより達成される。   An object of the present invention is to provide a plasma processing method for etching a capacitor portion of an FeRAM device having a laminated structure of an upper electrode layer, a ferroelectric layer and a lower electrode layer formed on a semiconductor substrate in a batch or several times. The etching process for forming the pattern of the lower electrode layer is achieved by performing a plasma treatment using a mixed gas in the range of 68 to 95% oxygen, 3 to 30% chlorine, and 2 to 15% fluorine.

すなわち、本発明は、半導体基板上に形成された貴金属材料もしくはその酸化物を用いた上部電極層、タンタル酸ビスマスストロンチウム(SBT)やジルコン酸チタン酸鉛(PZT)等の強誘電体層、貴金属材料もしくはその酸化物を用いた下部電極層の積層構造からなるFeRAMデバイスの試料を一括若しく数回に分けてプラズマ処理によりエッチング加工を行なう試料処理方法において、下部電極層のパターンを形成するエッチング加工に、酸素68〜95%、塩素3〜30%、フッ素2〜15%の範囲内の混合ガスを用いたプラズマ処理を行なうようにした。   That is, the present invention relates to an upper electrode layer using a noble metal material or an oxide thereof formed on a semiconductor substrate, a ferroelectric layer such as bismuth strontium tantalate (SBT) or lead zirconate titanate (PZT), a noble metal Etching to form a pattern of a lower electrode layer in a sample processing method in which a sample of an FeRAM device having a laminated structure of a lower electrode layer using a material or an oxide thereof is etched by plasma processing in a batch or several times For the processing, plasma treatment using a mixed gas in the range of oxygen 68 to 95%, chlorine 3 to 30% and fluorine 2 to 15% was performed.

本発明は、上記試料処理方法において、上部電極層および下部電極層のパターンを形成する被エッチング材料として、イリジウム(Ir)、酸化イリジウム(IrO)、プラチナ(Pt)、酸化プラチナ(PtO)、イリジウムプラチナ合金(IrPt)、ルテニウム(Ru)、酸化ルテニウム(RuO)、金(Au)、酸化金(AuO)、銀(Ag)、酸化銀(AgO)、パラジウム(Pd)、酸化パラジウム(PdO)、ロジウム(Rh)、酸化ロジウム(RhO)のいずれかもしくはその混合物とすることができる。 In the above sample processing method, the present invention provides iridium (Ir), iridium oxide (IrO x ), platinum (Pt), platinum oxide (PtO x ) as materials to be etched for forming the pattern of the upper electrode layer and the lower electrode layer. , Iridium platinum alloy (IrPt), ruthenium (Ru), ruthenium oxide (RuO x ), gold (Au), gold oxide (AuO x ), silver (Ag), silver oxide (AgO x ), palladium (Pd), oxide One of palladium (PdO x ), rhodium (Rh), rhodium oxide (RhO x ), or a mixture thereof can be used.

本発明は、上記試料処理方法において、試料若しくは試料保持する電極温度を20〜500℃に温調するようにした。また、本発明は、上記試料処理方法において、下部電極層のパターンを形成するエッチング加工でジャストエッチングを判定したのち、200%の範囲内のオーバーエッチングを実施するようにした。さらに、本発明は、上記試料処理方法において、原料ガスであるフッ素含有化合物の混合ガス中に水素(H)を含まない混合ガスを用いてプラズマ処理を行なうようにした。   In the sample processing method according to the present invention, the temperature of the sample or the electrode holding the sample is adjusted to 20 to 500 ° C. Further, according to the present invention, in the above sample processing method, after the just etching is determined by the etching process for forming the pattern of the lower electrode layer, overetching within a range of 200% is performed. Further, according to the present invention, in the sample processing method, plasma processing is performed using a mixed gas not containing hydrogen (H) in a mixed gas of a fluorine-containing compound that is a raw material gas.

本発明は、上記試料処理方法を実行する、半導体基板上に形成された試料をエッチングする試料の処理装置において、プラズマ形成ガスの供給を受け、ガスプラズマを発生し、基板上に形成された貴金属材料の単層膜または積層膜をエッチングするエッチング処理装置を備え、前記記載の単層膜または積層膜をガスプラズマによりエッチングするようにした。   The present invention provides a sample processing apparatus for performing a sample processing method for etching a sample formed on a semiconductor substrate, receiving a plasma forming gas, generating a gas plasma, and forming a noble metal formed on the substrate. An etching apparatus for etching a single layer film or a laminated film of the material is provided, and the single layer film or the laminated film described above is etched by gas plasma.

本発明は、上記試料の処理装置において、大気ローダと、真空搬送ロボットをその中に有する真空搬送室と、大気ローダと真空搬送室とを連結し試料が送られるロードおよびアンロードロック室とを有し、前記真空搬送室には前記エッチング処理装置のエッチング処理室が一個若しくは複数個接続される構造とした。また、本発明は、上記試料の処理装置において、エッチング処理室には電圧印加機能を付加し、反応生成物付着抑制および反応生成物を除去できる機能を具備した。さらに、本発明は、上記試料の処理装置において、エッチング処理室には発光モニタリング方式による終点判定機能を付加し、下部電極層のエッチング終点をIr系貴金属の場合はλ=352nm、Pt系貴金属の場合はλ=341nm、Ru系貴金属の場合はλ=373nmの波長により判定するようにした。   The present invention provides a sample processing apparatus comprising: an atmospheric loader; a vacuum transfer chamber having a vacuum transfer robot therein; and a load and unload lock chamber in which the atmospheric loader and the vacuum transfer chamber are connected to send a sample. And one or more etching processing chambers of the etching processing apparatus are connected to the vacuum transfer chamber. In the sample processing apparatus, the present invention is also provided with a function of adding a voltage application function to the etching chamber to suppress reaction product adhesion and remove the reaction product. Further, in the sample processing apparatus according to the present invention, an end point determination function by an emission monitoring method is added to the etching processing chamber, and the etching end point of the lower electrode layer is λ = 352 nm in the case of an Ir-based noble metal, In the case of λ = 341 nm in the case of Ru, and in the case of a Ru-based noble metal, the wavelength is determined to be λ = 373 nm.

本発明は、以上説明したように、FeRAMデバイスキャパシタ部の加工において、下部電極層のエッチングに酸素、塩素、フッ素の混合ガスを用いることにより、パターン側壁への反応生成物付着を低減し、漏れ電流の少ないキャパシタ部を形成することができるという効果がある。   As described above, the present invention uses a mixed gas of oxygen, chlorine, and fluorine to etch the lower electrode layer in the processing of the FeRAM device capacitor portion, thereby reducing the adhesion of reaction products to the pattern sidewall and causing leakage. There is an effect that a capacitor portion with a small current can be formed.

以下、本発明の一実施例を、図1〜図8および表1を用いて、説明する。エッチング処理装置としては、半導体基板上に形成された試料をエッチングする試料の処理装置において、プラズマ形成ガスの供給を受け、ガスプラズマを発生し、基板上に形成された電極材および強誘電体材をエッチングすることを特徴とする処理装置を使用した。なお、プラズマエッチング処理装置としては、マイクロ波プラズマエッチング装置、誘導結合型プラズマエッチング装置、ヘリコン型プラズマエッチング装置、2周波励起平行平板型プラズマエッチング装置等が採用される。   Hereinafter, an embodiment of the present invention will be described with reference to FIGS. As an etching processing apparatus, in a sample processing apparatus for etching a sample formed on a semiconductor substrate, an electrode material and a ferroelectric material formed on the substrate are supplied with plasma forming gas and generate gas plasma. A processing apparatus characterized by etching was used. As the plasma etching apparatus, a microwave plasma etching apparatus, an inductively coupled plasma etching apparatus, a helicon type plasma etching apparatus, a two-frequency excitation parallel plate type plasma etching apparatus, or the like is employed.

図1に、本発明で用いるプラズマ処理装置の断面図を示す。処理室内部は、プラズマ生成部を形成する石英もしくはセラミックの非導電性材料で成る放電部2と、被処理物である試料12、試料12を配置するための電極6が配置された処理部3とから成る。処理部3はアースに設置されており、電極6は絶縁材を介して処理部3に取り付けられる。放電部2はプラズマを生成するため、誘導結合アンテナ1a/1b、整合器4、第1の高周波電源10等が取り付けられている。本実施例は典型的な例として、放電部2の外周にコイル状の誘電結合アンテナ1a/1bを配置したエッチング装置を使用した。処理室内部には、ガス供給装置5から処理ガスが供給される一方で、排気装置8によって所定の圧力に減圧排気される。ガス供給装置5より処理室内部に処理ガスを供給し、該処理ガスを誘導結合アンテナ1a/1bにより発生する電界の作用によってプラズマ化する。また、プラズマ7中に存在するイオンを試料12上に引き込むために電極6に第2の高周波電源11によりバイアス電圧を印加する。   FIG. 1 shows a cross-sectional view of a plasma processing apparatus used in the present invention. In the inside of the processing chamber, a processing unit 3 in which a discharge unit 2 made of a non-conductive material of quartz or ceramic that forms a plasma generation unit, a sample 12 to be processed, and an electrode 6 for arranging the sample 12 are arranged. It consists of. The processing unit 3 is installed on the ground, and the electrode 6 is attached to the processing unit 3 via an insulating material. Since the discharge unit 2 generates plasma, an inductively coupled antenna 1a / 1b, a matching unit 4, a first high-frequency power source 10 and the like are attached. In the present embodiment, as a typical example, an etching apparatus in which a coiled dielectric coupling antenna 1a / 1b is arranged on the outer periphery of the discharge part 2 is used. While the processing gas is supplied from the gas supply device 5 to the inside of the processing chamber, the processing chamber is evacuated to a predetermined pressure by the exhaust device 8. A processing gas is supplied from the gas supply device 5 into the processing chamber, and the processing gas is turned into plasma by the action of an electric field generated by the inductively coupled antenna 1a / 1b. In addition, a bias voltage is applied to the electrode 6 by the second high-frequency power supply 11 in order to draw ions present in the plasma 7 onto the sample 12.

発光モニタリング装置13で発光するエッチングガスの強度または反応生成物の発光強度の変化をとらえてエッチングの終点を定める。また、貴金属材料等の不揮発性材エッチングに対応した構造を有している。ファラデーシールド9へ電圧印加することによって、放電部2への反応生成物付着抑制および除去が可能となる。処理室3の内側に設置されているインナーカバー15の表面および電極6の表面には、粗面加工を施し、一旦付着した反応生成物が剥がれ落ちないようにしている。   The end point of etching is determined based on the change in the intensity of the etching gas emitted by the light emission monitoring device 13 or the light emission intensity of the reaction product. In addition, it has a structure corresponding to etching of non-volatile materials such as noble metal materials. By applying a voltage to the Faraday shield 9, it is possible to suppress and remove the reaction product from the discharge part 2. The surface of the inner cover 15 and the surface of the electrode 6 installed inside the processing chamber 3 are subjected to roughening so that the reaction product once adhered does not peel off.

試料12を電極6上に設置するためのサセプタ14裏面には金属溶射が施され、プラズマ7による電圧印加によって、サセプタ14表面の反応生成物付着抑制を行っている。なお、これらの部品はスワップパーツとなっており、ウェットクリーニング等のメンテナンス時には、容易に交換することが可能となっている。   The back surface of the susceptor 14 for placing the sample 12 on the electrode 6 is subjected to metal spraying, and application of voltage by the plasma 7 suppresses adhesion of reaction products on the surface of the susceptor 14. These parts are swap parts, and can be easily replaced during maintenance such as wet cleaning.

図2の概念図を用いて、電極6の詳細な構造を模式的に説明する。電極6は、上下動作する支持軸により支持されており、電極6の温度を制御するために循環冷媒16若しくはセラミックヒータ17にて温度制御し、冷却ガス導入管18から冷却ガスを導入して電極6と試料12の熱伝導を行ない、試料12の温度を制御している。電極6表面にはセラミック材料の絶縁体19が装着されている。また、試料12を電極6に固定させるため、電極6には静電吸着用直流電源20により電圧が印加され、試料12を吸着および保持している。   The detailed structure of the electrode 6 will be schematically described with reference to the conceptual diagram of FIG. The electrode 6 is supported by a support shaft that moves up and down. In order to control the temperature of the electrode 6, the temperature is controlled by a circulating refrigerant 16 or a ceramic heater 17, and a cooling gas is introduced from a cooling gas introduction pipe 18. 6 and the sample 12 are conducted to control the temperature of the sample 12. An insulator 19 made of a ceramic material is mounted on the surface of the electrode 6. Further, in order to fix the sample 12 to the electrode 6, a voltage is applied to the electrode 6 from the DC power supply 20 for electrostatic adsorption, and the sample 12 is adsorbed and held.

図3の平面図を用いて、処理装置の構成の概要を説明する。大気ローダ21はロードロック室22およびアンロードロック室23と連結しており、ロードロック室22およびアンロードロック室23は真空搬送室25と連結した構成となっている。また、真空搬送室25は複数のエッチング処理室26と接続されている。試料は大気ローダ21および真空搬送ロボット24により搬送されエッチング処理室26でエッチング処理される。   The outline of the configuration of the processing apparatus will be described with reference to the plan view of FIG. The atmospheric loader 21 is connected to the load lock chamber 22 and the unload lock chamber 23, and the load lock chamber 22 and the unload lock chamber 23 are connected to the vacuum transfer chamber 25. The vacuum transfer chamber 25 is connected to a plurality of etching processing chambers 26. The sample is transferred by the atmospheric loader 21 and the vacuum transfer robot 24 and is etched in the etching processing chamber 26.

上記のように構成された装置において、図4に示す試料12をエッチング処理した。試料は、半導体Si基板27上に、バリア層となるTiN膜28、下部電極層となるIr膜29、Pt膜30の順序に成膜される。次に、下部電極層上に強誘電体層となるPZT膜31が成膜される。次に、強誘電体層上に上部電極層となるIrO膜32が成膜される。最後にマスクとなるSiO膜33によって電子回路のパターンを形成する。尚、上部電極層および下部電極層に採用される材料には、このほかに、酸化プラチナ(PtO)、イリジウムプラチナ合金(IrPt)、ルテニウム(Ru)、酸化ルテニウム(RuO)、金(Au)、酸化金(AuO)、銀(Ag)、酸化銀(AgO)、パラジウム(Pd)、酸化パラジウム(PdO)、ロジウム(Rh)、酸化ロジウム(RhO)等がある。 In the apparatus configured as described above, the sample 12 shown in FIG. 4 was etched. A sample is formed on a semiconductor Si substrate 27 in the order of a TiN film 28 serving as a barrier layer, an Ir film 29 serving as a lower electrode layer, and a Pt film 30. Next, a PZT film 31 serving as a ferroelectric layer is formed on the lower electrode layer. Next, an IrO 2 film 32 serving as an upper electrode layer is formed on the ferroelectric layer. Finally, an electronic circuit pattern is formed by the SiO 2 film 33 serving as a mask. In addition, other materials used for the upper electrode layer and the lower electrode layer include platinum oxide (PtO x ), iridium platinum alloy (IrPt), ruthenium (Ru), ruthenium oxide (RuO x ), and gold (Au). ), Gold oxide (AuO x ), silver (Ag), silver oxide (AgO x ), palladium (Pd), palladium oxide (PdO x ), rhodium (Rh), rhodium oxide (RhO x ), and the like.

図5に、本発明での効果例を示す。図5(a)の従来方法では、一枚のマスクで上部電極、強誘電体、下部電極を一括でエッチングを行なう。若しくは数枚のマスクで上部電極、強誘電体、下部電極をそれぞれ分けてエッチングを行なう。その結果、最終的には85°以上の垂直なエッチング形状が得られる。しかし、パターン側壁にはエッチングで発生した反応生成物が付着する。この付着した反応生成物は、エッチング形状が垂直になるほどイオンの衝突が減少するため、除去が困難になってくる。また、この反応生成物は主に電極材であるIr、Pt等からなる。これらの物質は導電性であるため、パターン側壁に付着すると上部電極と下部電極の間に漏れ電流が発生し、デバイスの劣化を引き起こす。   FIG. 5 shows an effect example of the present invention. In the conventional method shown in FIG. 5A, the upper electrode, the ferroelectric material, and the lower electrode are etched together with a single mask. Alternatively, the upper electrode, the ferroelectric material, and the lower electrode are separately etched using several masks. As a result, a vertical etching shape of 85 ° or more is finally obtained. However, reaction products generated by etching adhere to the pattern sidewalls. The adhered reaction product becomes difficult to remove because the collision of ions decreases as the etching shape becomes vertical. The reaction product is mainly composed of Ir, Pt, etc., which are electrode materials. Since these substances are conductive, if they adhere to the pattern side wall, a leakage current is generated between the upper electrode and the lower electrode, causing deterioration of the device.

図5(b)の解決方法では、従来の酸素Oと塩素Clからなるエッチングガスに四フッ化メタン(CF)などのフッ素ガスもしくはフッ素を含有するガスを添加することにより、比較的揮発性の良い六フッ化イリジウム(IrF)、六フッ化白金(PtF)等の反応生成物を形成する。そのため、エッチングで発生した反応生成物は、パターン側壁に付着せず排気されやすくなる。また、CFガス添加によりパターン側壁に付着しているIr、Pt等を除去することも可能になる。しかし、上述のガスは、SiO、TiN等のマスク材にも反応が良いため、マスクとの選択比が低下し上部電極層が露出することが懸念される。また、処理室内壁に付着したIr、Pt等をも除去するため、異物発生の原因にも繋がる。本発明ではこの点を考慮し、下部電極層のエッチングに限ってCFガスの微量添加を行なうこととしている。 In the solution of FIG. 5 (b), by adding a fluorine gas such as tetrafluoromethane (CF 4 ) or a fluorine-containing gas to the conventional etching gas composed of oxygen O 2 and chlorine Cl 2 , Reaction products such as iridium hexafluoride (IrF 6 ) and platinum hexafluoride (PtF 6 ) having good volatility are formed. Therefore, the reaction product generated by etching does not adhere to the pattern side wall and is easily exhausted. Further, Ir, Pt, etc. adhering to the pattern side wall can be removed by adding CF 4 gas. However, since the gas described above reacts well with mask materials such as SiO 2 and TiN, there is a concern that the selectivity with respect to the mask decreases and the upper electrode layer is exposed. Moreover, since Ir, Pt, etc. adhering to the inner wall of the processing chamber are also removed, it may cause a foreign matter. In the present invention, considering this point, a small amount of CF 4 gas is added only to the etching of the lower electrode layer.

エッチング処理条件としては、全ガス流量100ml/minに対してOガス68〜95ml/min、Ciガス3〜30ml/min、CFガス2〜15ml/min、処理圧力0.3〜2.0Pa、ソース高周波電力1200〜1800W、バイアス高周波電力300〜1000W、電極温度20〜500℃、オーバーエッチング率0〜200%である。このエッチング処理条件は、エッチング装置の設定で変更可能である。 Etching conditions include: O 2 gas 68 to 95 ml / min, Ci 2 gas 3 to 30 ml / min, CF 4 gas 2 to 15 ml / min, and processing pressure 0.3 to 2. 0 Pa, source high-frequency power 1200 to 1800 W, bias high-frequency power 300 to 1000 W, electrode temperature 20 to 500 ° C., and over-etching rate 0 to 200%. This etching process condition can be changed by setting the etching apparatus.

なお、数回に分けてエッチングを行なう場合、電極温度を任意に選択することができる。例えば、上部電極層エッチング時は500℃、強誘電体層エッチング時は20℃、下部電極層エッチング時は500℃等で処理することが可能である。また、本実施例は、O+ClにCFを添加する例を示しているが、フッ素を含有するガスであれば有効である。例えば、F2、、C、C、C、NF、SF、SiF、WF、MoF等のフッ素ガスもしくはフッ素化合物のガスなどのフッ素を含有するガスが実用可能である。但し、還元性のあるHを含んだガスを選択すると、強誘電体から酸素を奪うため酸素欠陥を生じデバイス特性の劣化を引き起こす可能性がある。 When etching is performed in several steps, the electrode temperature can be arbitrarily selected. For example, the upper electrode layer can be processed at 500 ° C., the ferroelectric layer can be etched at 20 ° C., and the lower electrode layer can be etched at 500 ° C. In this example, CF 4 is added to O 2 + Cl 2 , but any gas containing fluorine is effective. For example, such gas F 2, C 2 F 6, C 3 F 8, C 4 F 8, C 5 F 8, NF 3, SF 6, SiF 4, WF 6, MoF fluorine gas or a fluorine compound such as 6 A gas containing fluorine is practical. However, if a gas containing reducing H is selected, oxygen is taken away from the ferroelectric substance, which may cause oxygen defects and cause deterioration of device characteristics.

図6に、CF添加量依存によるキャパシタ部漏れ電流を示す。CFを5,10,15ml/minと添加量を増加するにつれ、漏れ電流が減少している。但し、20ml/minでは漏れ電流は減少しているものの、一部測定値が得られないところがあった。この部分を断面SEMで観察すると、PZT界面から膜剥がれが生じていた。これは、CF添加量が多すぎたためPZTにサイドエッチが進行し、膜剥がれが生じたものと考えられる。なお、5ml/minの添加量で漏れ電流が大幅に減少していることから、5ml/min以下でも側壁反応生成物の除去効果はあると考えられる。 FIG. 6 shows the leakage current of the capacitor portion depending on the added amount of CF 4 . As the amount of CF 4 added is increased to 5, 10, 15 ml / min, the leakage current decreases. However, although the leakage current decreased at 20 ml / min, some measured values could not be obtained. When this portion was observed with a cross-sectional SEM, film peeling occurred from the PZT interface. This is presumably because the side etch progressed in PZT due to an excessive amount of CF 4 added, and film peeling occurred. In addition, since the leakage current is greatly reduced with the addition amount of 5 ml / min, it is considered that there is an effect of removing the side wall reaction product even at 5 ml / min or less.

図7に、オーバーエッチ時間によるキャパシタ部漏れ電流を示す。オーバーエッチ時間を50%実施することにより漏れ電流は減少しており、更に100,200%と処理時間を延ばすと、ウエハ面内において均一な漏れ電流値が得られている。但し、これ以上の延長は漏れ電流値に変化がないことから減少は見込めず、むしろパターンの剥がれやマスク減少による上部電極層の露出および処理時間の拡大による量産性低下が懸念される。なお、オーバーエッチ時間の設定はデバイスのデザインルールに左右され、パターン間のスペースが狭いほど長い時間が必要となってくる。   FIG. 7 shows the capacitor portion leakage current due to the overetch time. Leakage current is reduced by performing 50% overetching time. Further, when processing time is extended to 100,200%, a uniform leakage current value is obtained in the wafer surface. However, further extension is not expected to decrease because there is no change in the leakage current value. Rather, there is a concern that the upper electrode layer is exposed due to pattern peeling or mask reduction, and that mass productivity is reduced due to an increase in processing time. Note that the setting of the overetch time depends on the design rules of the device, and the longer the time is required as the space between patterns is narrower.

図8に、本発明で得られたエッチング条件よる連続処理試験で、各処理枚数後の異物数を示す。処理方法については、25枚処理毎にドライクリーニングを実施し、1000枚まで繰り返し処理を行なった。その結果、処理枚数が進むにつれて、やや増加傾向にあるものの、粒径0.20μm以上の異物の発生でウェハ面内当たり60個以下と低異物数を保っている。また、発光モニタリング装置によりIrの波長(λ=352nm)を検出することで、1000枚の終点判定が可能であった。なお、被エッチング材料の発光波長を捕らえれば、その強度変化によって、エッチングの終点判定が可能である。例えば、Pt系ではλ=341nm、Ru系ではλ=373nmである。Au,Ag,Pd,Phについてもここの発光波長を設定すれば終点判定が可能と考えられる。以上のことから、本発明では、処理室を汚すことなくデバイス量産性に適したエッチング条件を提供することが可能である。   FIG. 8 shows the number of foreign matters after each treatment in the continuous treatment test under the etching conditions obtained in the present invention. Regarding the processing method, dry cleaning was performed every 25 sheets, and the processing was repeated up to 1000 sheets. As a result, although the number of processed particles tends to increase, the number of foreign particles having a particle diameter of 0.20 μm or more is generated and the number of foreign particles is kept as low as 60 per wafer surface. Further, the end point of 1000 sheets could be determined by detecting the Ir wavelength (λ = 352 nm) with the light emission monitoring device. If the emission wavelength of the material to be etched is captured, the end point of etching can be determined by the change in intensity. For example, λ = 341 nm in the Pt system and λ = 373 nm in the Ru system. For Au, Ag, Pd, and Ph, the end point can be determined by setting the emission wavelength here. From the above, in the present invention, it is possible to provide etching conditions suitable for device mass productivity without polluting the processing chamber.

表1に、本発明の実施例であるエッチング条件を示す。   Table 1 shows etching conditions which are examples of the present invention.

Figure 2006100672
Figure 2006100672

表1において、ステップ条件1で上部電極層のIrO膜32、ステップ条件2で強誘電体層のPZT膜31、ステップ3条件で下部電極層のPt膜30およびIr膜29のエッチングをそれぞれ行う。ガス流量は、処理部3に導入する1分間当たりの流量を示す。処理圧力は、ガスを導入したときの処理部3内部の圧力を示す。ソース高周波電力は、第1の高周波電源10より印加される電力を示す。バイアス高周波電力は、第2の高周波電源11より印加される電力を示す。ファラデーシールド電圧は、ファラデーシールド9に印加される電圧を示す。コイル電流比は、誘電結合アンテナ上部1aに流れる電流値を誘電結合アンテナ下部1bに流れる電流地で割った比率を示す。電極温度は、セラミックヒータ17の温度を示す。電極高さは、処理部3に試料が搬送される搬送面より電極が上昇した高さを示す。終点の判定のJ.Eはジャストエッチング、O.Eはオーバーエッチングを示す。なお、10%O.Eは、終点判定後ジャストエッチングに要した時間の10%オーバーエッチングを行うことである。 In Table 1, the IrO 2 film 32 of the upper electrode layer is etched under the step condition 1, the PZT film 31 of the ferroelectric layer is etched under the step condition 2, and the Pt film 30 and the Ir film 29 of the lower electrode layer are etched under the step 3 condition. . The gas flow rate indicates a flow rate per minute introduced into the processing unit 3. The processing pressure indicates the pressure inside the processing unit 3 when gas is introduced. The source high frequency power indicates the power applied from the first high frequency power supply 10. The bias high frequency power indicates the power applied from the second high frequency power supply 11. The Faraday shield voltage indicates a voltage applied to the Faraday shield 9. The coil current ratio indicates a ratio obtained by dividing the value of the current flowing through the upper portion 1a of the dielectric coupling antenna by the amount of current flowing through the lower portion 1b of the dielectric coupling antenna. The electrode temperature indicates the temperature of the ceramic heater 17. The electrode height indicates the height at which the electrode is raised from the transport surface on which the sample is transported to the processing unit 3. J. of end point determination. E is just etching. E indicates overetching. In addition, 10% O.D. E is to perform 10% overetching of the time required for just etching after end point determination.

ステップ1では、ガス流量は、BCl:0ml/min、Cl:30ml/min、O:70ml/min、Ar:0ml/min、CF:0ml/min、圧力:0.3Pa、ソース高周波電力:1800W、バイアス高周波電力:1000W、ファラデーシールド電圧:1000V、コイル電流比:0.5、電極温度:400℃、電極高さ:30mmであり、終点判定はIrOJ.Eで行った。 In Step 1, the gas flow rates are BCl 3 : 0 ml / min, Cl 2 : 30 ml / min, O 2 : 70 ml / min, Ar: 0 ml / min, CF 4 : 0 ml / min, pressure: 0.3 Pa, source high frequency Power: 1800 W, bias high frequency power: 1000 W, Faraday shield voltage: 1000 V, coil current ratio: 0.5, electrode temperature: 400 ° C., electrode height: 30 mm, and end point determination is IrO 2 J. E went.

強誘電体のエッチング処理であるステップ2では、ガス流量は、BCl:30ml/min、Cl:0ml/min、O:0ml/min、Ar:70ml/min、CF:0ml/min、圧力:0.3Pa、ソース高周波電力:1200W、バイアス高周波電力:600W、ファラデーシールド電圧:1000V、コイル電流比:0.5、電極温度:400℃、電極高さ:30mmであり、終点判定はPZTJ.E+10%O.Eで行った。 In Step 2, which is a ferroelectric etching process, the gas flow rates are as follows: BCl 3 : 30 ml / min, Cl 2 : 0 ml / min, O 2 : 0 ml / min, Ar: 70 ml / min, CF 4 : 0 ml / min, Pressure: 0.3 Pa, source high frequency power: 1200 W, bias high frequency power: 600 W, Faraday shield voltage: 1000 V, coil current ratio: 0.5, electrode temperature: 400 ° C., electrode height: 30 mm, end point determination is PZTJ . E + 10% O.D. E went.

下部電極のエッチング処理であるステップ3では、ガス流量は、BCl:0ml/min、Cl:20ml/min、O:70ml/min、Ar:0ml/min、CF:10ml/min、圧力:0.3Pa、ソース高周波電力:1800W、バイアス高周波電力:1000W、ファラデーシールド電圧:1000V、コイル電流比:0.5、電極温度:400℃、電極高さ:30mmであり、終点判定はIrJ.E+50%O.Eで行った。 In Step 3, which is an etching process of the lower electrode, the gas flow rates are as follows: BCl 3 : 0 ml / min, Cl 2 : 20 ml / min, O 2 : 70 ml / min, Ar: 0 ml / min, CF 4 : 10 ml / min, pressure : 0.3 Pa, source high frequency power: 1800 W, bias high frequency power: 1000 W, Faraday shield voltage: 1000 V, coil current ratio: 0.5, electrode temperature: 400 ° C., electrode height: 30 mm, and the end point determination is IrJ. E + 50% O.D. E went.

本発明は、以上説明したように、FeRAMデバイスキャパシタ部の加工において、下部電極のエッチングに、酸素および塩素およびフッ素の混合ガスを用いることにより、パターン側壁への反応生成物付着を抑制することができ、漏れ電流の少ないキャパシタ部を形成することができる。   As described above, according to the present invention, in the processing of the FeRAM device capacitor portion, by using a mixed gas of oxygen, chlorine and fluorine for etching the lower electrode, it is possible to suppress reaction product adhesion to the pattern side wall. And a capacitor portion with little leakage current can be formed.

本発明は、FeRAMデバイスキャパシタ部の加工において、下部電極層に限り、酸素+塩素に微量のフッ素ガスを添加した混合ガスのプラズマでエッチング処理を行なうことにより、パターン側壁への反応生成物付着を低減して漏れ電流が生じないキャパシタ部を形成し、かつ異物の発生が少なくデバイス量産性に適したエッチング方法を提供することができる。さらに、本発明は、下部電極層のジャストエッチング後、ある一定時間のオーバーエッチングを行なうことにより、パターン側壁への反応生成物付着を低減して漏れ電流が生じないキャパシタ部が形成され、FeRAMデバイスの劣化を防止することが可能となる。   In the processing of the FeRAM device capacitor part, the reaction product adheres to the side wall of the pattern by etching with plasma of a mixed gas obtained by adding a small amount of fluorine gas to oxygen + chlorine only in the lower electrode layer. It is possible to provide an etching method that forms a capacitor portion that is reduced and does not generate leakage current, and that is less likely to generate foreign matter and that is suitable for device mass productivity. Further, according to the present invention, by performing over-etching for a certain period of time after just etching the lower electrode layer, the reaction product adhesion to the pattern side wall is reduced, and a capacitor portion free from leakage current is formed. It is possible to prevent the deterioration of the material.

本発明にかかるプラズマ処理装置の構造を説明する断面図。Sectional drawing explaining the structure of the plasma processing apparatus concerning this invention. 図1のプラズマ処理装置の電極の構造を模式的に示す断面図。Sectional drawing which shows typically the structure of the electrode of the plasma processing apparatus of FIG. 本発明にかかるプラズマ処理装置の構成を示す平面図。The top view which shows the structure of the plasma processing apparatus concerning this invention. 本発明の処理の対象となる試料の構造を模式的に示す断面図。Sectional drawing which shows typically the structure of the sample used as the object of the process of this invention. キャパシタ部エッチング時における反応生成物付着抑制効果について説明する図。The figure explaining the reaction product adhesion inhibitory effect at the time of capacitor part etching. 本発明のプラズマ処理方法におけるキャパシタ部漏れ電流測定結果を説明するグラフ。The graph explaining the capacitor part leakage current measurement result in the plasma processing method of this invention. 本発明のプラズマ処理方法におけるキャパシタ部漏れ電流測定結果を説明するグラフ。The graph explaining the capacitor part leakage current measurement result in the plasma processing method of this invention. 本発明のプラズマ処理方法における連続処理時の異物測定結果を説明するグラフ。The graph explaining the foreign material measurement result at the time of the continuous process in the plasma processing method of this invention.

符号の説明Explanation of symbols

1a/1b…誘導結合アンテナ、2…放電部、3…処理部、4…整合器、5…ガス供給装置、6…電極、7…プラズマ、8…排気装置、9…ファラデーシールド、10…第1の高周波電源、11…第2の高周波電源、12…試料、13…発光モニタリング装置、14…サセプタ、15…インナーカバー、16…循環冷媒、17…セラミックヒータ、18…冷却ガス導入管、19…絶縁体、20…静電吸着用電源、21…大気ローダ、22…ロードロック室、23…アンロードロック室、24…真空搬送ロボット、25…真空搬送室、26…エッチング処理室、27…Si基板、28…TiN膜、29…Ir膜、30…Pt膜、31…PZT膜、32…IrO膜、33…SiODESCRIPTION OF SYMBOLS 1a / 1b ... Inductive coupling antenna, 2 ... Discharge part, 3 ... Processing part, 4 ... Matching device, 5 ... Gas supply device, 6 ... Electrode, 7 ... Plasma, 8 ... Exhaust device, 9 ... Faraday shield, 10 ... First DESCRIPTION OF SYMBOLS 1 1 high frequency power supply, 11 ... 2nd high frequency power supply, 12 ... Sample, 13 ... Luminescence monitoring device, 14 ... Susceptor, 15 ... Inner cover, 16 ... Circulating refrigerant, 17 ... Ceramic heater, 18 ... Cooling gas introduction pipe, 19 DESCRIPTION OF SYMBOLS ... Insulator, 20 ... Power supply for electrostatic attraction, 21 ... Atmospheric loader, 22 ... Load lock chamber, 23 ... Unload lock chamber, 24 ... Vacuum transfer robot, 25 ... Vacuum transfer chamber, 26 ... Etching chamber, 27 ... Si substrate, 28 ... TiN film, 29 ... Ir film, 30 ... Pt film, 31 ... PZT film, 32 ... IrO 2 film, 33 ... SiO 2 film

Claims (15)

半導体基板上に形成された上部電極層、強誘電体層、下部電極層の積層構造からなるFeRAMデバイスの試料を一括若しく数回に分けてエッチング加工を行なうプラズマ処理方法において、
下部電極層のパターンを形成するエッチング加工に酸素、塩素、フッ素含有化合物の混合ガスを用いたプラズマ処理を行なうことを特徴とする試料処理方法。
In a plasma processing method in which an FeRAM device sample having a laminated structure of an upper electrode layer, a ferroelectric layer, and a lower electrode layer formed on a semiconductor substrate is etched in batches or several times.
A sample processing method comprising performing plasma processing using a mixed gas of oxygen, chlorine, and a fluorine-containing compound in an etching process for forming a pattern of a lower electrode layer.
請求項1記載の試料処理方法において、上部電極層および下部電極層のパターンを形成する被エッチング材料が貴金属材料もしくはその酸化物であることを特徴とする試料処理方法。   2. The sample processing method according to claim 1, wherein the material to be etched for forming the pattern of the upper electrode layer and the lower electrode layer is a noble metal material or an oxide thereof. 請求項2記載の試料処理方法において、前記被エッチング材料が、イリジウム(Ir)、酸化イリジウム(IrO)、プラチナ(Pt)、酸化プラチナ(PtO)、イリジウムプラチナ合金(IrPt)、ルテニウム(Ru)、酸化ルテニウム(RuO)、金(Au)、酸化金(AuO)、銀(Ag)、酸化銀(AgO)、パラジウム(Pd)、酸化パラジウム(PdO)、ロジウム(Rh)、酸化ロジウム(RhO)であることを特徴とする試料処理方法。 3. The sample processing method according to claim 2, wherein the material to be etched is iridium (Ir), iridium oxide (IrO x ), platinum (Pt), platinum oxide (PtO x ), iridium platinum alloy (IrPt), ruthenium (Ru). ), Ruthenium oxide (RuO x ), gold (Au), gold oxide (AuO x ), silver (Ag), silver oxide (AgO x ), palladium (Pd), palladium oxide (PdO x ), rhodium (Rh), A sample processing method comprising rhodium oxide (RhO x ). 請求項1記載の試料処理方法において、試料若しくは試料保持する電極温度を20〜500℃に温調することを特徴とする試料処理方法。   The sample processing method according to claim 1, wherein the temperature of the sample or the electrode holding the sample is adjusted to 20 to 500 ° C. 請求項1記載の試料処理方法において、下部電極層のパターンを形成するエッチング加工に、酸素68〜95%、塩素3〜30%、フッ素2〜15%の範囲内の混合ガスとすることを特徴とする試料処理方法。   2. The sample processing method according to claim 1, wherein the etching process for forming the pattern of the lower electrode layer uses a mixed gas in the range of 68 to 95% oxygen, 3 to 30% chlorine, and 2 to 15% fluorine. Sample processing method. 請求項1記載の試料処理方法において、下部電極層のパターンを形成するエッチング加工でジャストエッチングを判定したのち、0〜200%の範囲内のオーバーエッチングを実施することを特徴とする試料処理方法。   2. The sample processing method according to claim 1, wherein overetching within a range of 0 to 200% is performed after determining just etching by etching processing for forming a pattern of the lower electrode layer. 請求項1記載の試料処理方法において、原料ガスであるフッ素含有化合物の混合ガス中に水素(H)を含まない混合ガスを用いてプラズマ処理を行なうことを特徴とする試料処理方法。   2. The sample processing method according to claim 1, wherein plasma processing is performed using a mixed gas not containing hydrogen (H) in a mixed gas of a fluorine-containing compound that is a raw material gas. 酸素ガスおよび塩素ガスからなる処理ガスを使用したエッチング処理により不揮発性ガスを生成する試料のエッチング処理方法を実行する試料の処理装置において、
プラズマ形成ガスの供給を受け、ガスプラズマを発生し、基板上に形成された貴金属材料の単層膜または積層膜をエッチングするエッチング処理装置を備え、前記記載の単層膜または積層膜を酸素ガスおよび塩素ガスならびにフッ素またはフッ素を含有するガスの混合ガスを用いたガスプラズマによりエッチングすることを特徴とする試料の処理装置。
In a sample processing apparatus for executing a sample etching method that generates a nonvolatile gas by etching using a processing gas consisting of oxygen gas and chlorine gas,
An etching apparatus is provided for receiving a plasma forming gas, generating gas plasma, and etching a single layer film or a multilayer film of a noble metal material formed on the substrate, and the single layer film or the multilayer film described above is converted into an oxygen gas. Etching with a gas plasma using a mixed gas of chlorine gas and fluorine or a gas containing fluorine.
請求項8記載の試料の処理装置において、大気ローダと、真空搬送ロボットをその中に有する真空搬送室と、大気ローダと真空搬送室とを連結し試料が送られるロードおよびアンロードロック室とを有し、前記真空搬送室には前記エッチング処理装置のエッチング処理室が接続されていることを特徴とする試料の処理装置。   9. The sample processing apparatus according to claim 8, comprising: an atmospheric loader; a vacuum transfer chamber having a vacuum transfer robot therein; and a load and unload lock chamber in which the atmospheric loader and the vacuum transfer chamber are connected to send a sample. And an etching processing chamber of the etching processing apparatus is connected to the vacuum transfer chamber. 請求項8記載の試料の処理装置において、エッチング処理室は一個若しくは複数個からなることを特徴とする試料の処理装置。   9. The sample processing apparatus according to claim 8, wherein the etching processing chamber includes one or a plurality of etching processing chambers. 請求項8記載の試料の処理装置において、エッチング処理室には電圧印加機能を付加し、反応生成物付着抑制及び反応生成物を除去できる機能を有していることを特徴とする試料の処理装置。   9. The sample processing apparatus according to claim 8, wherein a voltage applying function is added to the etching processing chamber to have a function of suppressing reaction product adhesion and removing the reaction product. . 請求項8記載の試料の処理装置において、エッチング処理室には発光モニタリング方式による終点判定機能を付加し、下部電極層のエッチング終点波長をIr系λ=352nm、Pt系λ=341nm、Ru系λ=373nmとする試料の処理装置。   9. The sample processing apparatus according to claim 8, wherein an end point determination function by a light emission monitoring method is added to the etching processing chamber, and the etching end point wavelengths of the lower electrode layer are Ir type λ = 352 nm, Pt type λ = 341 nm, and Ru type λ. = Sample processing apparatus with 373 nm. ファラデーシールドの外周にコイル状の誘電結合アンテナを配置したプラズマ生成部を形成する放電部と、試料を配置するための電極を具備した処理室と、処理室に処理ガスを供給するガス供給装置と、プラズマを生成するための第1の高周波電源と、電極にバイアス電圧を印加する第2の高周波電源と、発光モニタリング装置とを有し、半導体基板上に形成された試料をエッチングする試料の処理装置であって、
処理室の内側に設置したインナーカバーの表面および電極の表面に粗面加工を施したことを特徴とする試料の処理装置。
A discharge unit for forming a plasma generating unit having a coiled dielectric coupling antenna disposed on the outer periphery of the Faraday shield; a processing chamber having an electrode for arranging a sample; and a gas supply device for supplying a processing gas to the processing chamber. Processing a sample having a first high-frequency power source for generating plasma, a second high-frequency power source for applying a bias voltage to the electrode, and a light emission monitoring device, and etching a sample formed on a semiconductor substrate A device,
An apparatus for processing a sample, characterized in that the surface of an inner cover and the surface of an electrode installed inside a processing chamber are roughened.
請求項13記載の試料の処理装置において、発光モニタリング装置が、発光するエッチングガスの強度または反応生成物の発光強度の変化をとらえてエッチングの終点を定める手段であることを特徴とする試料の処理装置。   14. The sample processing apparatus according to claim 13, wherein the light emission monitoring device is a means for determining an etching end point by detecting a change in the intensity of the etching gas that emits light or the light emission intensity of the reaction product. apparatus. 請求項13記載の試料の処理装置において、試料を電極上に設置するためのサセプタを設け、サセプタの裏面に金属溶射を施したことを特徴とする試料の処理装置。   14. The sample processing apparatus according to claim 13, further comprising a susceptor for placing the sample on the electrode, wherein the back surface of the susceptor is subjected to metal spraying.
JP2004286567A 2004-09-30 2004-09-30 Sample processing method by plasma processing Expired - Lifetime JP4357397B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004286567A JP4357397B2 (en) 2004-09-30 2004-09-30 Sample processing method by plasma processing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004286567A JP4357397B2 (en) 2004-09-30 2004-09-30 Sample processing method by plasma processing

Publications (3)

Publication Number Publication Date
JP2006100672A true JP2006100672A (en) 2006-04-13
JP2006100672A5 JP2006100672A5 (en) 2007-05-17
JP4357397B2 JP4357397B2 (en) 2009-11-04

Family

ID=36240166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004286567A Expired - Lifetime JP4357397B2 (en) 2004-09-30 2004-09-30 Sample processing method by plasma processing

Country Status (1)

Country Link
JP (1) JP4357397B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147301A (en) * 2007-11-21 2009-07-02 Tokyo Electron Ltd Inductive coupling plasma processing apparatus and method
JP2011009485A (en) * 2009-06-26 2011-01-13 Nec Corp Semiconductor storage device and method of manufacturing the same
US9847266B2 (en) 2015-06-29 2017-12-19 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102253595B1 (en) 2015-01-06 2021-05-20 삼성전자주식회사 Semiconductor devices including capacitors and methods for manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147301A (en) * 2007-11-21 2009-07-02 Tokyo Electron Ltd Inductive coupling plasma processing apparatus and method
TWI496510B (en) * 2007-11-21 2015-08-11 Tokyo Electron Ltd Inductively Coupled Plasma Processing Device and Plasma Processing Method
JP2011009485A (en) * 2009-06-26 2011-01-13 Nec Corp Semiconductor storage device and method of manufacturing the same
US9847266B2 (en) 2015-06-29 2017-12-19 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device

Also Published As

Publication number Publication date
JP4357397B2 (en) 2009-11-04

Similar Documents

Publication Publication Date Title
JP5061231B2 (en) Cleaning native oxides with hydrogen-containing radicals
JP4764028B2 (en) Plasma processing method
JP4421609B2 (en) Substrate processing apparatus, semiconductor device manufacturing method, and etching apparatus
JP2007012734A (en) Method and device for plasma etching
US7186659B2 (en) Plasma etching method
TW201933471A (en) Plasma treating apparatus which increases the tolerance of a loading table to plasma even when dry cleaning is performed
TWI389198B (en) Ashing apparatus
JPWO2008149741A1 (en) Dry cleaning method for plasma processing apparatus
JP2008060258A (en) Plasma processor and plasma processing method
JP2008098339A (en) Plasma treatment device and plasma treatment method, and cleaning method of plasma treatment device
JP4357397B2 (en) Sample processing method by plasma processing
KR101127778B1 (en) System and method for surface reduction, passivation, corrosion prevention and activation of copper surface
KR100541195B1 (en) Method for cleaning of chamber for depositing metal oxide and apparatus for depositing to performing the same
US20020132485A1 (en) Method for using a hard mask for critical dimension growth containment
WO2003012851A2 (en) Method of etching ferroelectric layers
JP2011100865A (en) Plasma processing method
JP4515956B2 (en) Sample etching method
JP5924941B2 (en) Plasma processing method
JP2003273077A (en) Dry-cleaning method and substrate for dry-cleaning
JP3946031B2 (en) Manufacturing method of semiconductor device
JP7232135B2 (en) Dry etching method and device manufacturing method
KR100791532B1 (en) Substrate processing system and process for fabricating semiconductor device
WO2022159183A1 (en) Method of cleaning chamber components with metal etch residues
JP3896123B2 (en) Manufacturing method of semiconductor device
JPWO2009001744A1 (en) Etching method and etching apparatus

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070326

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090804

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090804

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4357397

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130814

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350