JP2006086139A - 発光装置 - Google Patents
発光装置 Download PDFInfo
- Publication number
- JP2006086139A JP2006086139A JP2003193182A JP2003193182A JP2006086139A JP 2006086139 A JP2006086139 A JP 2006086139A JP 2003193182 A JP2003193182 A JP 2003193182A JP 2003193182 A JP2003193182 A JP 2003193182A JP 2006086139 A JP2006086139 A JP 2006086139A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- submount
- lead frame
- emitting element
- emitting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
【目的】高出力に対応して発光素子からの放熱効率がよく、かつ発光素子を正確に位置決めして安定した配光特性の発光装置を提案する。
【構成】発光素子をマウントしたサブマウントと、第１の溝を備えた第１のリードフレームと、第２の溝を備えた第２のリードフレームと、を有し、サブマウントを第１の凹部と第２の凹部へセットすることにより、該サブマウントが第１のリードフレームと第２のリードフレームとの間に懸架される。
【選択図】 図３
【構成】発光素子をマウントしたサブマウントと、第１の溝を備えた第１のリードフレームと、第２の溝を備えた第２のリードフレームと、を有し、サブマウントを第１の凹部と第２の凹部へセットすることにより、該サブマウントが第１のリードフレームと第２のリードフレームとの間に懸架される。
【選択図】 図３
Description
【０００１】
【産業上の利用分野】
本発明は発光装置に関する。
【０００２】
【従来の技術】
発光装置を高出力とするときのキーポイントの一つに発光素子（チップ）の生じる熱の問題がある。
絶縁性の基板を有するIII族窒化物系化合物半導体発光素子を用いる発光装置においては、熱伝導性の低いワイヤーボンディングを省略すべく、発光素子をフリップチップタイプとすることが行われている（特許文献１等参照）。
図１に示すように、かかるフリップチップタイプの発光素子１は絶縁性の基板を上側（発光面側）として、電極側でサブマウント２に固定されている。このサブマウント２は第１のリードフレーム３に固定されるとともに、サブマウント２から第２のリードフレーム５へワイヤ６が懸架される。図中の符号７は砲弾型の封止部材である。
【０００３】
【特許文献１】
特開平２００２−３６８２６３号公報
【０００４】
【発明が解決しようとする課題】
かかる発光装置によれば、発光素子１で生じた熱は接触面積の大きな第１のリードフレーム３へ専ら逃がされることとなる。ワイヤ６は断面積が小さいのでわずかな熱しか第２のリードフレーム５へ伝達することができない。
しかしながら、発光装置には益々高い出力が要求されているので、上記構成の発光装置であっても放熱効率が不十分な場合が生じかねない。また、第１のリードフレーム３へサブマウントを固定する際に、正確にその位置決めをすることが困難であった。発光素子の位置がずれると、封止部材７のレンズ部の配光特性を十分に発揮できないおそれがある。
【０００５】
【課題を解決するための手段】
この発明は上記課題を解決すべくなされたものであり、その構成は次の通りである。即ち、
発光素子をマウントしたサブマウントと、
第１の凹部を備えた第１のリードフレームと、
第２の凹部を備えた第２のリードフレームと、を有し、
前記サブマウントを前記第１の凹部と前記第２の凹部へセットすることにより、該サブマウントが前記第１のリードフレームと第２のリードフレームとの間に懸架される、ことを特徴とする発光装置。
【０００６】
このように構成された発光装置によれば、サブマウントが第１のリードフレーム及び第２のリードフレームに大きな面積で接触可能となる。従って、発光素子の熱は、サブマウントを介して、第１のリードフレームと第２のリードフレームへそれぞれ逃がされることとなる。ここに、発光素子の熱を専ら一方のリードフレームへ逃がしていた従来例と比較すると、両方のリードフレームへ熱を逃がすことのできる本発明の発光装置においては、発光素子からの排熱効率が向上する。よって、高出力の発光が達成できる。
また、第１のリードフレームと第２のリードフレームの各凹部（第１の凹部、第２の凹部）へサブマウントをセットすることでその位置決めが自動的にかつ正確に行われる。従って、発光素子の位置ズレが防止されて発光装置の配光特性が安定する。
【０００７】
【発明の実施の形態】
以下、この発明の各要素について詳細に説明する。
（発光素子）
発光素子には発光ダイオード、レーザダイオードその他の発光素子が含まれる。発光素子の発光波長も特に限定されるものではなく、紫外光〜緑色系光に有効なIII族窒化物系化合物半導体素子や赤色系光に有効なＧａＡｓ系半導体素子などを用いることができる。その他、ＳｉＣ、ＡｌＩｎＧａＰなどから形成される発光素子を用いることができる。
上記において、絶縁性基板を有するIII族窒化物系化合物半導体発光素子に排熱の課題があることは既述の通りであり、またこの発光素子を例えば白色光源として使用する場合に特に高出力が求められている。
ここに、III族窒化物系化合物半導体は、一般式としてＡｌＸＧａＹＩｎ１−Ｘ−ＹＮ（０＜Ｘ≦１、０≦Ｙ≦１、０≦Ｘ＋Ｙ≦１）で表される。Ａｌを含むものはこのうち、ＡｌＮのいわゆる２元系、ＡｌｘＧａ１−ｘＮ及びＡｌｘＩｎ１−ｘＮ（以上において０＜ｘ＜１）のいわゆる３元系を包含する。III族窒化物系化合物半導体及びＧａＮにおいて、III族元素の少なくとも一部をボロン（Ｂ）、タリウム（Ｔｌ）等で置換しても良く、また、窒素（Ｎ）の少なくとも一部もリン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）等で置換できる。
また、III族窒化物系化合物半導体は任意のドーパントを含むものであっても良い。ｎ型不純物として、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、セレン（Ｓｅ）、テルル（Ｔｅ）、カーボン（Ｃ）等を用いることができる。ｐ型不純物として、マグネシウム（Ｍｇ）、亜鉛（Ｚｎ）、ベリリウム（Ｂｅ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）等を用いることができる。なお、ｐ型不純物をドープした後にIII族窒化物系化合物半導体を電子線照射、プラズマ照射若しくは炉による加熱にさらすことができるが必須ではない。 III族窒化物系化合物半導体層はＭＯＣＶＤ（有機金属気相成長）法により形成される。素子を構成する全ての半導体層を当該ＭＯＣＶＤ法で形成する必要はなく、分子線結晶成長法（ＭＢＥ法）、ハライド系気相成長法（ＨＶＰＥ法）、スパッタ法、イオンプレーティング法等を併用することが可能である。
【０００８】
発光素子の構成としては、ＭＩＳ接合、ＰＩＮ接合やｐｎ接合を有したホモ構造、ヘテロ構造若しくはダブルへテロ構造のものを用いることができる。発光層として量子井戸構造（単一量子井戸構造若しくは多重量子井戸構造）を採用することもできる。かかるIII族窒化物系化合物半導体発光素子として、主たる発光方向（電極面）を発光装置の光軸方向にしたフェイスアップタイプや主たる発光方向を光軸方向と反対方向にして反射光を利用するフリップチップタイプを用いることができる。
【０００９】
（サブマウント）
サブマウントのベース材は、熱伝導性の高いものであれば、発光装置の用途に応じて適宜選択することができる。例えばＡｌＮ、Ａｌ２Ｏ３、ＳｉＣ、Ｓｉ３Ｎ４、Ｓｉ等の無機材料を選択することができる。
サブマウントを形成する無機材料は発光素子の半導体材料とリードフレームの金属材料との中間の熱膨張率を有する。従って、発光装置の製造工程で大きな熱履歴が加えられたとしても（例えばサブマウントを第１及び第２のリードフレームにハンダ付けするとき等）、発光素子とリードフレームとの熱膨張率に起因する応力を緩和することができる。
サブマウントの形状はその一端が第１のリードフレームに形成される第１の凹部へセットすることができ、かつその他端が第２のリードフレームに形成される第２の凹部にセットすることができればよい。
【００１０】
フリップチップタイプの発光素子を採用した場合、ワイヤが省略されるので、大電流を発光素子へ印加することが可能になる。その結果発光素子を高輝度に発光させられるとともに、発光素子の熱も効率よく逃がすことができる。また、ワイヤを省略することにより、発光装置として耐衝撃性が向上する。
ワイヤの代わりに、サブマウントにはスルーホールやサイドメタルなどの配線パターンが形成される。この配線パターンにより、サブマウントの上面にマウントされた発光素子の各電極が第１のリードフレーム及び第２のリードフレームに電気的に結合される。金属パターンの形成材料はその表面層が発光素子を結合するための結合材料に適合したものである必要がある。例えば、結合材料としてＡｕバンプを用いるときは金属パターンの表面層をＡｕやＡｇで形成する。
なお、発光素子とサブマウントの配線パターンとを結合するための結合材料として上記のＡｕバンプ以外に、はんだバンプやはんだめっきなどの共晶材を用いることができる。
【００１１】
（第１のリードフレーム、第２のリードフレーム）
第１のリードフレームの一端には第１の凹部が形成され、第２のリードフレームの一端に第２の凹部が形成されている。第１の凹部及び第２の凹部はそれぞれ第１及び第２のリードフレームにおいて、厚み方向に溝を切削又はエッチングして形成することができる。また、第１及び第２のリードフレームの材料をプレスすることによりそれぞれ第１及び第２の凹部を形成することもできる。また、第１及び第２のリードフレームの表面に凸部を設け、その凸部で囲まれる部分を凹部とすることもできる。
これらの凹部はサブマウントの受け座となるものであり、その形状及び深さはサブマウントに応じて適宜設計される。
【００１２】
サブマウントの一端を上記の第１の凹部へセットし、その他端を第２の凹部へセットし、サブマウントと第１及び第２のリードフレームとを金属の共晶材からなる半田（例えば、Ｐｂ−Ｓｎ，Ａｕ−Ｓｎ等）又はＡｇペースト等で機械的に固定する。
サブマウントと第１及び第２の凹部周壁との間のマージンを小さくすることにより、例えば、当該サブマウントと第１及び第２の凹部とが実質的に嵌合状態にあるとき、サブマウントの取り付け位置が安定し、もって発光素子の位置ズレが防止される。よって、発光素子をレンズ状の封止部材で封止したときの配光特性が安定する。
また、第1の凹部と第２の凹部へセットされた状態で、サブマウントと第１及び第２のリードフレームとを実質的に同じ高さとすると、発光素子から側方へ放出された光の制御が容易になり、光取り出し効率を向上させられる。
更には、サブマウントと第１及び第２のリードフレームとが実質的に同じ高さであって、かつサブマウントと第1及び第2のリードフレームとの間の隙間が小さいと（嵌合状態）、即ち両者が実質的に面一であると、リードフレームによる反射効率も向上する。
【００１３】
【実施例】
以下、この発明の実施例について説明をする。
発光素子１０は、III族窒化物系化合物半導体発光素子である。その構成を図２に模式的に示した。図２に示されるように、発光素子１０は、サファイア基板上に、複数のIII族窒化物系化合物半導体層が積層された構成からなる。発光素子１０の各層のスペックは次の通りである。
【００１４】
基板１１の上にはバッファ層１２を介してｎ型不純物としてＳｉをドープしたＧａＮからなるｎ型半導体層１３を形成した。ここで、基板１１にはサファイアを用いたが、これに限定されることはなく、サファイア、スピネル、シリコン、炭化シリコン、酸化亜鉛、リン化ガリウム、ヒ化ガリウム、酸化マグネシウム、酸化マンガン、III族窒化物系化合物半導体単結晶等を用いることができる。さらにバッファ層はＡｌＮを用いてＭＯＣＶＤ法で形成されるがこれに限定されることはなく、材料としてはＧａＮ、ＩｎＮ、ＡｌＧａＮ、ＩｎＧａＮ及びＡｌＩｎＧａＮ等を用いることができ、製法としては分子線結晶成長法（ＭＢＥ法）、ハライド系気相成長法（ＨＶＰＥ法）、スパッタ法、イオンプレーティング法、電子シャワー法等を用いることができる。III族窒化物系化合物半導体を基板として用いた場合は、当該バッファ層を省略することができる。
さらに基板とバッファ層は半導体素子形成後に、必要に応じて、除去することもできる。
ここでｎ型半導体層１３はＧａＮで形成したが、ＡｌＧａＮ、ＩｎＧａＮ若しくはＡｌＩｎＧａＮを用いることができる。
また、ｎ型半導体層１３はｎ型不純物してＳｉをドープしたが、このほかにｎ型不純物として、Ｇｅ、Ｓｅ、Ｔｅ、Ｃ等を用いることもできる。
ｎ型半導体層１３は発光する層を含む層１４側の低電子濃度ｎ-層とバッファ層１２側の高電子濃度ｎ＋層とからなる２層構造とすることができる。
発光する層を含む層１４は量子井戸構造（多重量子井戸構造、若しくは単一量子井戸構造）を含んでいてもよく、また発光素子の構造としてはシングルへテロ型、ダブルへテロ型及びホモ接合型のものなどでもよい。
【００１５】
発光する層を含む層１４はｐ型半導体層１５の側にマグネシウム等のアクセプタをドープしたバンドギャップの広いIII族窒化物系化合物半導体層を含むこともできる。これは発光する層を含む層１４中に注入された電子がｐ型層１５に拡散するのを効果的に防止するためである。
発光する層を含む層１４の上にｐ型不純物としてＭｇをドープしたＧａＮからなるｐ型半導体層１５を形成した。このｐ型半導体層１５はＡｌＧａＮ、ＩｎＧａＮ又はＩｎＡｌＧａＮとすることもできる、また、ｐ型不純物としてはＺｎ、Ｂｅ、Ｃａ、Ｓｒ、Ｂａを用いることもできる。
さらに、ｐ型半導体層１５を発光する層を含む層１４側の低ホール濃度ｐ−層と電極側の高ホール濃度ｐ＋層とからなる２層構造とすることができる。
上記構成の発光ダイオードにおいて、各III族窒化物系化合物半導体層は一般的な条件でＭＯＣＶＤを実行して形成するか、分子線結晶成長法（ＭＢＥ法）、ハライド系気相成長法（ＨＶＰＥ法）、スパッタ法、イオンプレーティング法、電子シャワー法等の方法で形成することもできる。
【００１６】
ｎ電極１８はＡｌとＶの２層で構成され、ｐ型半導体層１５を形成した後、ｐ型半導体層１５、発光する層を含む層１４、及びｎ型半導体層１３の一部をエッチングにより除去し、蒸着によりｎ型半導体層１３上に形成される。
ｐ電極１６は金を含む膜状であり、ｐ型半導体層１５の上に蒸着により積層される。
上記の工程により各半導体層及び各電極を形成した後、各チップの分離工程を行う。
【００１７】
サブマウント２０は、図３Ａに示すように、ＡｌＮからなる絶縁性の板状部材であって、その上側表面に表面電極２１、２２が形成され、裏面側には裏面電極２３，２４が形成されている。これらの電極２１、２２、２３，２４はチタン、Ｎｉ及びＡｕをこの順に積層してなり、スルーホール２５（導電性金属が充填されている）により導通されている。
この実施例のサブマウント２０ではスルーホールにより表面電極２１、２２と裏面電極２３、２４とを導通させているが、サブマウント２０の側面に金属層（サイドメタル）を形成して両者の導通を図ることもできる。
【００１８】
発光素子１０のｎ電極はＡｕバンプ３１を介して表面電極２１に電気的に接続され、ｐ電極はＡｕバンプ３２を介して表面電極２２へ電気的に接続される。バンプの代わりに半田ボールを用いることも可能である。
【００１９】
第１のリードフレーム４１と第２のリードフレーム４２の相互に対向する端縁にはそれぞれ溝４３、溝４４が切削により形成されている。各溝４３、４４の形状はサブマウント２０の両端をほぼ隙間なく嵌め込めるものであり、これにより、サブマウント２０の位置が規定される。第１及び第２のリードフレーム４１、４２とサブマウント２０とは半田（Ｓｎ−Ａｇ系のクリーム半田など）３５で固定されている。
この実施例では第１及び第２のリードフレーム４１、４２の表面とサブマウント２０の表面とがほぼ同一の高さになるように溝４３及び溝４４の深さを調整した。これにより、発光素子１０から放出される光（特に側方へ放出されるもの）の制御が容易になる。
また、溝を深くして、溝の側壁で発光素子１０から放出される光を反射させる構造をとることもできる。
【００２０】
その後、図４に示すように、発光素子１０を封止部材５１で被覆して実施例の発光装置５０とする。封止部材５１中に蛍光材料を混在させることにより、白色等任意の発光色を得ることができる。封止部材５１は発光素子からの光を透過できるものの中から発光装置の用途等に応じて適宜選択される。例えば、エポキシ樹脂、ポリイミド、シリコーンエラストマー等の有機材料及び低融点ガラス等の無機材料で形成することができる。この実施例では、リフローに耐えうるイミド系の樹脂で封止部材５１を型形成し、その後、サブマウント２０を第１及び第２のリードフレーム４１、４２に対して半田付けする。
図５には他の形態の封止部材５３を示す。この例では、第１及び第２のリードフレーム４１、４２の端部及びサブマウント２０も封止部材５３で覆われている。かかる封止部材５３はサブマウント２２を第１及び第２のリードフレーム４１、４２へ固定したのち、型成形により形成される。成形材料にはエポキシ樹脂を採用することができる。
【００２１】
このように構成された実施例の発光装置５０によれば、発光素子１０で生じた熱はサブマウント２０を介して第１及び第２のリードフレーム４１、４２へほぼ均等に伝達される。従って、熱の伝達経路が充分に確保されて、放熱効率が向上する。
また、溝４３及び溝４４によりサブマウント２０の位置、即ち発光素子１０の位置が規定される。従って、発光装置としての配光特性が安定することとなる。
【００２２】
上記実施例の各要素についての変形態様について以下に説明する。図３−５に示した要素と同一の要素については、同一の符号を付してその説明を省略する。図６の例では、第１のリードフレーム４１の溝４５を短く、第２のリードフレーム４２に溝４６を長く形成した。これにより、第２のリードフレーム４２の部材（溝４６の周壁）が発光素子１０の直下に位置することとなる。よって、発光素子１０からリードフレームまでの距離が最も短くなり、発光素子１０からより効率よく熱を逃がすことができる。
【００２３】
図７の例では、溝４７及び溝４８が各リードフレーム４１、４２の側面まで開いている。これにより、溝４７及び溝４８に対するサブマウント２０のセットがより容易になる。
図８の例では、第１のリードフレーム４１の側方に溝４９を形成した。この実施例が示す通り、リードフレームにおける溝の形成方向及び形成位置は任意であり、発光装置の用途に応じて適宜選択できるものである。
【００２４】
図９に示す例では、第１及び第２のリードフレーム４１、４２の先端へプレス加工により凹部６１、６２を形成した。この凹部６１、６２へ、図３と同様にしてサブマウントをセットすることができる。
図１０に示す例では、第１及び第２のリードフレーム４１、４２の先端へプレス加工によりコ字形の凸部７１、７２を形成した。この凸部７１、７２で囲まれた部分が凹部７３、７４となる。この凹部７３、７４へ図３と同様にしてサブマウントがセットされることとなる。
【００２５】
この発明は、上記発明の実施の形態及び実施例の説明に何ら限定されるものではない。特許請求の範囲の記載を逸脱せず、当業者が容易に想到できる範囲で種々の変形態様もこの発明に含まれる。
【図面の簡単な説明】
【図１】図１は従来例の発光装置の構成を示す断面図である。
【図２】図２は実施例で用いる発光素子の構成を示す断面図である。
【図３】図３は実施例の発光装置の構成を示す図であり、（Ａ）は断面図、（Ｂ）は平面図である。
【図４】図４は封止部材を備えた実施例の発光装置の構成を示す断面図である。
【図５】図５は他の形態の封止部材を備えた実施例の発光装置の構成を示す断面図である。
【図６】図６は他の形態のリードフレームを示す断面図である。
【図７】図７は他の形態のリードフレームを示す平面図である。
【図８】図８は他の形態のリードフレームを示す平面図である。
【図９】図９は他の形態のリードフレームを示す斜視図である。
【図１０】図１０は他の形態のリードフレームを示す斜視図である。
【符号の説明】
１、１０ 発光素子
２０ サブマウント
４１ 第１のリードフレーム
４２ 第２のリードフレーム
４３，４４，４５，４６，４７，４８，４９ 溝
５０ 発光装置
６１，６２，７３，７４ 凹部
【産業上の利用分野】
本発明は発光装置に関する。
【０００２】
【従来の技術】
発光装置を高出力とするときのキーポイントの一つに発光素子（チップ）の生じる熱の問題がある。
絶縁性の基板を有するIII族窒化物系化合物半導体発光素子を用いる発光装置においては、熱伝導性の低いワイヤーボンディングを省略すべく、発光素子をフリップチップタイプとすることが行われている（特許文献１等参照）。
図１に示すように、かかるフリップチップタイプの発光素子１は絶縁性の基板を上側（発光面側）として、電極側でサブマウント２に固定されている。このサブマウント２は第１のリードフレーム３に固定されるとともに、サブマウント２から第２のリードフレーム５へワイヤ６が懸架される。図中の符号７は砲弾型の封止部材である。
【０００３】
【特許文献１】
特開平２００２−３６８２６３号公報
【０００４】
【発明が解決しようとする課題】
かかる発光装置によれば、発光素子１で生じた熱は接触面積の大きな第１のリードフレーム３へ専ら逃がされることとなる。ワイヤ６は断面積が小さいのでわずかな熱しか第２のリードフレーム５へ伝達することができない。
しかしながら、発光装置には益々高い出力が要求されているので、上記構成の発光装置であっても放熱効率が不十分な場合が生じかねない。また、第１のリードフレーム３へサブマウントを固定する際に、正確にその位置決めをすることが困難であった。発光素子の位置がずれると、封止部材７のレンズ部の配光特性を十分に発揮できないおそれがある。
【０００５】
【課題を解決するための手段】
この発明は上記課題を解決すべくなされたものであり、その構成は次の通りである。即ち、
発光素子をマウントしたサブマウントと、
第１の凹部を備えた第１のリードフレームと、
第２の凹部を備えた第２のリードフレームと、を有し、
前記サブマウントを前記第１の凹部と前記第２の凹部へセットすることにより、該サブマウントが前記第１のリードフレームと第２のリードフレームとの間に懸架される、ことを特徴とする発光装置。
【０００６】
このように構成された発光装置によれば、サブマウントが第１のリードフレーム及び第２のリードフレームに大きな面積で接触可能となる。従って、発光素子の熱は、サブマウントを介して、第１のリードフレームと第２のリードフレームへそれぞれ逃がされることとなる。ここに、発光素子の熱を専ら一方のリードフレームへ逃がしていた従来例と比較すると、両方のリードフレームへ熱を逃がすことのできる本発明の発光装置においては、発光素子からの排熱効率が向上する。よって、高出力の発光が達成できる。
また、第１のリードフレームと第２のリードフレームの各凹部（第１の凹部、第２の凹部）へサブマウントをセットすることでその位置決めが自動的にかつ正確に行われる。従って、発光素子の位置ズレが防止されて発光装置の配光特性が安定する。
【０００７】
【発明の実施の形態】
以下、この発明の各要素について詳細に説明する。
（発光素子）
発光素子には発光ダイオード、レーザダイオードその他の発光素子が含まれる。発光素子の発光波長も特に限定されるものではなく、紫外光〜緑色系光に有効なIII族窒化物系化合物半導体素子や赤色系光に有効なＧａＡｓ系半導体素子などを用いることができる。その他、ＳｉＣ、ＡｌＩｎＧａＰなどから形成される発光素子を用いることができる。
上記において、絶縁性基板を有するIII族窒化物系化合物半導体発光素子に排熱の課題があることは既述の通りであり、またこの発光素子を例えば白色光源として使用する場合に特に高出力が求められている。
ここに、III族窒化物系化合物半導体は、一般式としてＡｌＸＧａＹＩｎ１−Ｘ−ＹＮ（０＜Ｘ≦１、０≦Ｙ≦１、０≦Ｘ＋Ｙ≦１）で表される。Ａｌを含むものはこのうち、ＡｌＮのいわゆる２元系、ＡｌｘＧａ１−ｘＮ及びＡｌｘＩｎ１−ｘＮ（以上において０＜ｘ＜１）のいわゆる３元系を包含する。III族窒化物系化合物半導体及びＧａＮにおいて、III族元素の少なくとも一部をボロン（Ｂ）、タリウム（Ｔｌ）等で置換しても良く、また、窒素（Ｎ）の少なくとも一部もリン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）等で置換できる。
また、III族窒化物系化合物半導体は任意のドーパントを含むものであっても良い。ｎ型不純物として、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、セレン（Ｓｅ）、テルル（Ｔｅ）、カーボン（Ｃ）等を用いることができる。ｐ型不純物として、マグネシウム（Ｍｇ）、亜鉛（Ｚｎ）、ベリリウム（Ｂｅ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）等を用いることができる。なお、ｐ型不純物をドープした後にIII族窒化物系化合物半導体を電子線照射、プラズマ照射若しくは炉による加熱にさらすことができるが必須ではない。 III族窒化物系化合物半導体層はＭＯＣＶＤ（有機金属気相成長）法により形成される。素子を構成する全ての半導体層を当該ＭＯＣＶＤ法で形成する必要はなく、分子線結晶成長法（ＭＢＥ法）、ハライド系気相成長法（ＨＶＰＥ法）、スパッタ法、イオンプレーティング法等を併用することが可能である。
【０００８】
発光素子の構成としては、ＭＩＳ接合、ＰＩＮ接合やｐｎ接合を有したホモ構造、ヘテロ構造若しくはダブルへテロ構造のものを用いることができる。発光層として量子井戸構造（単一量子井戸構造若しくは多重量子井戸構造）を採用することもできる。かかるIII族窒化物系化合物半導体発光素子として、主たる発光方向（電極面）を発光装置の光軸方向にしたフェイスアップタイプや主たる発光方向を光軸方向と反対方向にして反射光を利用するフリップチップタイプを用いることができる。
【０００９】
（サブマウント）
サブマウントのベース材は、熱伝導性の高いものであれば、発光装置の用途に応じて適宜選択することができる。例えばＡｌＮ、Ａｌ２Ｏ３、ＳｉＣ、Ｓｉ３Ｎ４、Ｓｉ等の無機材料を選択することができる。
サブマウントを形成する無機材料は発光素子の半導体材料とリードフレームの金属材料との中間の熱膨張率を有する。従って、発光装置の製造工程で大きな熱履歴が加えられたとしても（例えばサブマウントを第１及び第２のリードフレームにハンダ付けするとき等）、発光素子とリードフレームとの熱膨張率に起因する応力を緩和することができる。
サブマウントの形状はその一端が第１のリードフレームに形成される第１の凹部へセットすることができ、かつその他端が第２のリードフレームに形成される第２の凹部にセットすることができればよい。
【００１０】
フリップチップタイプの発光素子を採用した場合、ワイヤが省略されるので、大電流を発光素子へ印加することが可能になる。その結果発光素子を高輝度に発光させられるとともに、発光素子の熱も効率よく逃がすことができる。また、ワイヤを省略することにより、発光装置として耐衝撃性が向上する。
ワイヤの代わりに、サブマウントにはスルーホールやサイドメタルなどの配線パターンが形成される。この配線パターンにより、サブマウントの上面にマウントされた発光素子の各電極が第１のリードフレーム及び第２のリードフレームに電気的に結合される。金属パターンの形成材料はその表面層が発光素子を結合するための結合材料に適合したものである必要がある。例えば、結合材料としてＡｕバンプを用いるときは金属パターンの表面層をＡｕやＡｇで形成する。
なお、発光素子とサブマウントの配線パターンとを結合するための結合材料として上記のＡｕバンプ以外に、はんだバンプやはんだめっきなどの共晶材を用いることができる。
【００１１】
（第１のリードフレーム、第２のリードフレーム）
第１のリードフレームの一端には第１の凹部が形成され、第２のリードフレームの一端に第２の凹部が形成されている。第１の凹部及び第２の凹部はそれぞれ第１及び第２のリードフレームにおいて、厚み方向に溝を切削又はエッチングして形成することができる。また、第１及び第２のリードフレームの材料をプレスすることによりそれぞれ第１及び第２の凹部を形成することもできる。また、第１及び第２のリードフレームの表面に凸部を設け、その凸部で囲まれる部分を凹部とすることもできる。
これらの凹部はサブマウントの受け座となるものであり、その形状及び深さはサブマウントに応じて適宜設計される。
【００１２】
サブマウントの一端を上記の第１の凹部へセットし、その他端を第２の凹部へセットし、サブマウントと第１及び第２のリードフレームとを金属の共晶材からなる半田（例えば、Ｐｂ−Ｓｎ，Ａｕ−Ｓｎ等）又はＡｇペースト等で機械的に固定する。
サブマウントと第１及び第２の凹部周壁との間のマージンを小さくすることにより、例えば、当該サブマウントと第１及び第２の凹部とが実質的に嵌合状態にあるとき、サブマウントの取り付け位置が安定し、もって発光素子の位置ズレが防止される。よって、発光素子をレンズ状の封止部材で封止したときの配光特性が安定する。
また、第1の凹部と第２の凹部へセットされた状態で、サブマウントと第１及び第２のリードフレームとを実質的に同じ高さとすると、発光素子から側方へ放出された光の制御が容易になり、光取り出し効率を向上させられる。
更には、サブマウントと第１及び第２のリードフレームとが実質的に同じ高さであって、かつサブマウントと第1及び第2のリードフレームとの間の隙間が小さいと（嵌合状態）、即ち両者が実質的に面一であると、リードフレームによる反射効率も向上する。
【００１３】
【実施例】
以下、この発明の実施例について説明をする。
発光素子１０は、III族窒化物系化合物半導体発光素子である。その構成を図２に模式的に示した。図２に示されるように、発光素子１０は、サファイア基板上に、複数のIII族窒化物系化合物半導体層が積層された構成からなる。発光素子１０の各層のスペックは次の通りである。
基板１１の上にはバッファ層１２を介してｎ型不純物としてＳｉをドープしたＧａＮからなるｎ型半導体層１３を形成した。ここで、基板１１にはサファイアを用いたが、これに限定されることはなく、サファイア、スピネル、シリコン、炭化シリコン、酸化亜鉛、リン化ガリウム、ヒ化ガリウム、酸化マグネシウム、酸化マンガン、III族窒化物系化合物半導体単結晶等を用いることができる。さらにバッファ層はＡｌＮを用いてＭＯＣＶＤ法で形成されるがこれに限定されることはなく、材料としてはＧａＮ、ＩｎＮ、ＡｌＧａＮ、ＩｎＧａＮ及びＡｌＩｎＧａＮ等を用いることができ、製法としては分子線結晶成長法（ＭＢＥ法）、ハライド系気相成長法（ＨＶＰＥ法）、スパッタ法、イオンプレーティング法、電子シャワー法等を用いることができる。III族窒化物系化合物半導体を基板として用いた場合は、当該バッファ層を省略することができる。
さらに基板とバッファ層は半導体素子形成後に、必要に応じて、除去することもできる。
ここでｎ型半導体層１３はＧａＮで形成したが、ＡｌＧａＮ、ＩｎＧａＮ若しくはＡｌＩｎＧａＮを用いることができる。
また、ｎ型半導体層１３はｎ型不純物してＳｉをドープしたが、このほかにｎ型不純物として、Ｇｅ、Ｓｅ、Ｔｅ、Ｃ等を用いることもできる。
ｎ型半導体層１３は発光する層を含む層１４側の低電子濃度ｎ-層とバッファ層１２側の高電子濃度ｎ＋層とからなる２層構造とすることができる。
発光する層を含む層１４は量子井戸構造（多重量子井戸構造、若しくは単一量子井戸構造）を含んでいてもよく、また発光素子の構造としてはシングルへテロ型、ダブルへテロ型及びホモ接合型のものなどでもよい。
【００１５】
発光する層を含む層１４はｐ型半導体層１５の側にマグネシウム等のアクセプタをドープしたバンドギャップの広いIII族窒化物系化合物半導体層を含むこともできる。これは発光する層を含む層１４中に注入された電子がｐ型層１５に拡散するのを効果的に防止するためである。
発光する層を含む層１４の上にｐ型不純物としてＭｇをドープしたＧａＮからなるｐ型半導体層１５を形成した。このｐ型半導体層１５はＡｌＧａＮ、ＩｎＧａＮ又はＩｎＡｌＧａＮとすることもできる、また、ｐ型不純物としてはＺｎ、Ｂｅ、Ｃａ、Ｓｒ、Ｂａを用いることもできる。
さらに、ｐ型半導体層１５を発光する層を含む層１４側の低ホール濃度ｐ−層と電極側の高ホール濃度ｐ＋層とからなる２層構造とすることができる。
上記構成の発光ダイオードにおいて、各III族窒化物系化合物半導体層は一般的な条件でＭＯＣＶＤを実行して形成するか、分子線結晶成長法（ＭＢＥ法）、ハライド系気相成長法（ＨＶＰＥ法）、スパッタ法、イオンプレーティング法、電子シャワー法等の方法で形成することもできる。
【００１６】
ｎ電極１８はＡｌとＶの２層で構成され、ｐ型半導体層１５を形成した後、ｐ型半導体層１５、発光する層を含む層１４、及びｎ型半導体層１３の一部をエッチングにより除去し、蒸着によりｎ型半導体層１３上に形成される。
ｐ電極１６は金を含む膜状であり、ｐ型半導体層１５の上に蒸着により積層される。
上記の工程により各半導体層及び各電極を形成した後、各チップの分離工程を行う。
【００１７】
サブマウント２０は、図３Ａに示すように、ＡｌＮからなる絶縁性の板状部材であって、その上側表面に表面電極２１、２２が形成され、裏面側には裏面電極２３，２４が形成されている。これらの電極２１、２２、２３，２４はチタン、Ｎｉ及びＡｕをこの順に積層してなり、スルーホール２５（導電性金属が充填されている）により導通されている。
この実施例のサブマウント２０ではスルーホールにより表面電極２１、２２と裏面電極２３、２４とを導通させているが、サブマウント２０の側面に金属層（サイドメタル）を形成して両者の導通を図ることもできる。
【００１８】
発光素子１０のｎ電極はＡｕバンプ３１を介して表面電極２１に電気的に接続され、ｐ電極はＡｕバンプ３２を介して表面電極２２へ電気的に接続される。バンプの代わりに半田ボールを用いることも可能である。
【００１９】
第１のリードフレーム４１と第２のリードフレーム４２の相互に対向する端縁にはそれぞれ溝４３、溝４４が切削により形成されている。各溝４３、４４の形状はサブマウント２０の両端をほぼ隙間なく嵌め込めるものであり、これにより、サブマウント２０の位置が規定される。第１及び第２のリードフレーム４１、４２とサブマウント２０とは半田（Ｓｎ−Ａｇ系のクリーム半田など）３５で固定されている。
この実施例では第１及び第２のリードフレーム４１、４２の表面とサブマウント２０の表面とがほぼ同一の高さになるように溝４３及び溝４４の深さを調整した。これにより、発光素子１０から放出される光（特に側方へ放出されるもの）の制御が容易になる。
また、溝を深くして、溝の側壁で発光素子１０から放出される光を反射させる構造をとることもできる。
【００２０】
その後、図４に示すように、発光素子１０を封止部材５１で被覆して実施例の発光装置５０とする。封止部材５１中に蛍光材料を混在させることにより、白色等任意の発光色を得ることができる。封止部材５１は発光素子からの光を透過できるものの中から発光装置の用途等に応じて適宜選択される。例えば、エポキシ樹脂、ポリイミド、シリコーンエラストマー等の有機材料及び低融点ガラス等の無機材料で形成することができる。この実施例では、リフローに耐えうるイミド系の樹脂で封止部材５１を型形成し、その後、サブマウント２０を第１及び第２のリードフレーム４１、４２に対して半田付けする。
図５には他の形態の封止部材５３を示す。この例では、第１及び第２のリードフレーム４１、４２の端部及びサブマウント２０も封止部材５３で覆われている。かかる封止部材５３はサブマウント２２を第１及び第２のリードフレーム４１、４２へ固定したのち、型成形により形成される。成形材料にはエポキシ樹脂を採用することができる。
【００２１】
このように構成された実施例の発光装置５０によれば、発光素子１０で生じた熱はサブマウント２０を介して第１及び第２のリードフレーム４１、４２へほぼ均等に伝達される。従って、熱の伝達経路が充分に確保されて、放熱効率が向上する。
また、溝４３及び溝４４によりサブマウント２０の位置、即ち発光素子１０の位置が規定される。従って、発光装置としての配光特性が安定することとなる。
【００２２】
上記実施例の各要素についての変形態様について以下に説明する。図３−５に示した要素と同一の要素については、同一の符号を付してその説明を省略する。図６の例では、第１のリードフレーム４１の溝４５を短く、第２のリードフレーム４２に溝４６を長く形成した。これにより、第２のリードフレーム４２の部材（溝４６の周壁）が発光素子１０の直下に位置することとなる。よって、発光素子１０からリードフレームまでの距離が最も短くなり、発光素子１０からより効率よく熱を逃がすことができる。
【００２３】
図７の例では、溝４７及び溝４８が各リードフレーム４１、４２の側面まで開いている。これにより、溝４７及び溝４８に対するサブマウント２０のセットがより容易になる。
図８の例では、第１のリードフレーム４１の側方に溝４９を形成した。この実施例が示す通り、リードフレームにおける溝の形成方向及び形成位置は任意であり、発光装置の用途に応じて適宜選択できるものである。
【００２４】
図９に示す例では、第１及び第２のリードフレーム４１、４２の先端へプレス加工により凹部６１、６２を形成した。この凹部６１、６２へ、図３と同様にしてサブマウントをセットすることができる。
図１０に示す例では、第１及び第２のリードフレーム４１、４２の先端へプレス加工によりコ字形の凸部７１、７２を形成した。この凸部７１、７２で囲まれた部分が凹部７３、７４となる。この凹部７３、７４へ図３と同様にしてサブマウントがセットされることとなる。
【００２５】
この発明は、上記発明の実施の形態及び実施例の説明に何ら限定されるものではない。特許請求の範囲の記載を逸脱せず、当業者が容易に想到できる範囲で種々の変形態様もこの発明に含まれる。
【図面の簡単な説明】
【図１】図１は従来例の発光装置の構成を示す断面図である。
【図２】図２は実施例で用いる発光素子の構成を示す断面図である。
【図３】図３は実施例の発光装置の構成を示す図であり、（Ａ）は断面図、（Ｂ）は平面図である。
【図４】図４は封止部材を備えた実施例の発光装置の構成を示す断面図である。
【図５】図５は他の形態の封止部材を備えた実施例の発光装置の構成を示す断面図である。
【図６】図６は他の形態のリードフレームを示す断面図である。
【図７】図７は他の形態のリードフレームを示す平面図である。
【図８】図８は他の形態のリードフレームを示す平面図である。
【図９】図９は他の形態のリードフレームを示す斜視図である。
【図１０】図１０は他の形態のリードフレームを示す斜視図である。
【符号の説明】
１、１０ 発光素子
２０ サブマウント
４１ 第１のリードフレーム
４２ 第２のリードフレーム
４３，４４，４５，４６，４７，４８，４９ 溝
５０ 発光装置
６１，６２，７３，７４ 凹部
Claims (4)
- 発光素子をマウントしたサブマウントと、
第１の凹部を備えた第１のリードフレームと、
第２の凹部を備えた第２のリードフレームと、を有し、
前記サブマウントを前記第１の凹部と前記第２の凹部とへセットすることにより、該サブマウントが前記第１のリードフレームと第２のリードフレームとの間に懸架される、ことを特徴とする発光装置。 - 前記第１の凹部と前記第２の凹部へ前記サブマウントが嵌合されている、ことを特徴とする請求項１に記載の発光装置。
- 前記発光素子はフリップチップの状態で前記サブマウントへ固定され、該サブマウントの配線パターンを介して前記第１及び第２のリードフレームから前記発光素子へ電力が供給される、ことを特徴とする請求項１又は２に記載の発光装置。
- 前記第１の凹部と前記第２の凹部へセットされた状態で、前記サブマウントと前記第１及び第２のリードフレームとは実質的に面一になる、ことを特徴とする請求項１〜３のいずれかに記載の発光装置。
Priority Applications (11)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003193182A JP2006086139A (ja) | 2003-07-07 | 2003-07-07 | 発光装置 |
| KR1020057016878A KR100693969B1 (ko) | 2003-03-10 | 2004-03-10 | 고체 소자 디바이스 및 그 제조 방법 |
| CN2004800064031A CN1759492B (zh) | 2003-03-10 | 2004-03-10 | 固体元件装置的制造方法 |
| US10/548,560 US7824937B2 (en) | 2003-03-10 | 2004-03-10 | Solid element device and method for manufacturing the same |
| CN2010101176741A CN101789482B (zh) | 2003-03-10 | 2004-03-10 | 固体元件装置及其制造方法 |
| PCT/JP2004/003089 WO2004082036A1 (ja) | 2003-03-10 | 2004-03-10 | 固体素子デバイスおよびその製造方法 |
| TW093106393A TWI246780B (en) | 2003-03-10 | 2004-03-10 | Solid-state component device and manufacturing method thereof |
| EP13156568.1A EP2596948B1 (en) | 2003-03-10 | 2004-03-10 | Method of making a semiconductor device |
| EP04719060.8A EP1603170B1 (en) | 2003-03-10 | 2004-03-10 | Method for manufacturing a solid-state optical element device |
| US12/923,788 US8154047B2 (en) | 2003-03-10 | 2010-10-07 | Solid element device and method for manufacturing the same |
| US13/419,093 US8685766B2 (en) | 2003-03-10 | 2012-03-13 | Solid element device and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003193182A JP2006086139A (ja) | 2003-07-07 | 2003-07-07 | 発光装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006086139A true JP2006086139A (ja) | 2006-03-30 |
Family
ID=36164424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003193182A Withdrawn JP2006086139A (ja) | 2003-03-10 | 2003-07-07 | 発光装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006086139A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007281146A (ja) * | 2006-04-05 | 2007-10-25 | Sharp Corp | 半導体発光装置 |
| JP2008300694A (ja) * | 2007-05-31 | 2008-12-11 | Nichia Corp | 発光装置、発光装置を構成する樹脂成形体及びそれらの製造方法 |
| US7675755B2 (en) | 2006-10-31 | 2010-03-09 | Hitachi Cable, Ltd. | LED module |
-
2003
- 2003-07-07 JP JP2003193182A patent/JP2006086139A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007281146A (ja) * | 2006-04-05 | 2007-10-25 | Sharp Corp | 半導体発光装置 |
| US7675755B2 (en) | 2006-10-31 | 2010-03-09 | Hitachi Cable, Ltd. | LED module |
| JP2008300694A (ja) * | 2007-05-31 | 2008-12-11 | Nichia Corp | 発光装置、発光装置を構成する樹脂成形体及びそれらの製造方法 |
| US8344622B2 (en) | 2007-05-31 | 2013-01-01 | Nichia Corporation | Resin molding device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8183592B2 (en) | Light emitting device having a pluralilty of light emitting cells and package mounting the same | |
| JP5000612B2 (ja) | 窒化ガリウム系発光ダイオード素子 | |
| KR100568269B1 (ko) | 플립-칩 본딩용 질화갈륨계 발광 다이오드 및 그 제조방법 | |
| KR102086365B1 (ko) | 반도체 발광소자 | |
| KR101138945B1 (ko) | 복수개의 발광셀들을 갖는 발광 소자 및 그것을 탑재한패키지 | |
| US9214606B2 (en) | Method of manufacturing light-emitting diode package | |
| JP2011254102A (ja) | 発光素子 | |
| KR20060066870A (ko) | 발광 소자 | |
| JPH05251739A (ja) | 半導体発光デバイス | |
| JP2004153090A (ja) | Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法 | |
| JP2020182003A (ja) | 発光デバイスのｐ型層を形成する方法 | |
| KR100670929B1 (ko) | 플립칩 구조의 발광 소자 및 이의 제조 방법 | |
| KR101171331B1 (ko) | 발광 소자 | |
| JP2006086139A (ja) | 発光装置 | |
| JP2005019919A (ja) | 発光装置 | |
| KR101115540B1 (ko) | 발광다이오드 패키지 | |
| KR20080000784A (ko) | 제너 다이오드를 구비하는 발광소자 및 그 제조 방법 | |
| US20240047606A1 (en) | Wafer level fabrication for multiple chip light-emitting devices | |
| KR20070099793A (ko) | 발광소자용 서브마운트 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060330 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070518 |