JP2006073552A - Semiconductor working method in plasma - Google Patents
Semiconductor working method in plasma Download PDFInfo
- Publication number
- JP2006073552A JP2006073552A JP2004251313A JP2004251313A JP2006073552A JP 2006073552 A JP2006073552 A JP 2006073552A JP 2004251313 A JP2004251313 A JP 2004251313A JP 2004251313 A JP2004251313 A JP 2004251313A JP 2006073552 A JP2006073552 A JP 2006073552A
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- semiconductor
- gas
- etching
- processing method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 87
- 238000000034 method Methods 0.000 title claims abstract description 54
- 239000007789 gas Substances 0.000 claims abstract description 109
- 238000005530 etching Methods 0.000 claims abstract description 72
- XMBWDFGMSWQBCA-UHFFFAOYSA-N hydrogen iodide Chemical compound I XMBWDFGMSWQBCA-UHFFFAOYSA-N 0.000 claims abstract description 48
- 239000004038 photonic crystal Substances 0.000 claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 claims abstract description 17
- 150000001875 compounds Chemical class 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims description 24
- 238000003672 processing method Methods 0.000 claims description 23
- 238000012545 processing Methods 0.000 claims description 17
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 229910052738 indium Inorganic materials 0.000 claims description 5
- 238000009835 boiling Methods 0.000 claims description 4
- 229910052724 xenon Inorganic materials 0.000 claims description 4
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 claims description 4
- 238000001816 cooling Methods 0.000 claims description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 2
- 229910000043 hydrogen iodide Inorganic materials 0.000 abstract description 35
- 238000001020 plasma etching Methods 0.000 abstract description 13
- 150000002500 ions Chemical class 0.000 description 14
- 238000003486 chemical etching Methods 0.000 description 12
- 238000000635 electron micrograph Methods 0.000 description 12
- 230000003287 optical effect Effects 0.000 description 11
- 239000000463 material Substances 0.000 description 10
- 230000007547 defect Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 9
- 230000003746 surface roughness Effects 0.000 description 8
- 238000004140 cleaning Methods 0.000 description 7
- 238000002474 experimental method Methods 0.000 description 7
- 150000002472 indium compounds Chemical class 0.000 description 7
- 230000000737 periodic effect Effects 0.000 description 7
- 230000001681 protective effect Effects 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000000460 chlorine Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000010894 electron beam technology Methods 0.000 description 5
- 239000002994 raw material Substances 0.000 description 5
- 238000005215 recombination Methods 0.000 description 5
- 230000006798 recombination Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910052799 carbon Inorganic materials 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 3
- -1 GaInAsP Inorganic materials 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 229910001882 dioxygen Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000009616 inductively coupled plasma Methods 0.000 description 3
- 229910052740 iodine Inorganic materials 0.000 description 3
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 239000011630 iodine Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- RMUKCGUDVKEQPL-UHFFFAOYSA-K triiodoindigane Chemical compound I[In](I)I RMUKCGUDVKEQPL-UHFFFAOYSA-K 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 description 1
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 229910000661 Mercury cadmium telluride Inorganic materials 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- PSCMQHVBLHHWTO-UHFFFAOYSA-K indium(iii) chloride Chemical compound Cl[In](Cl)Cl PSCMQHVBLHHWTO-UHFFFAOYSA-K 0.000 description 1
- 150000004694 iodide salts Chemical class 0.000 description 1
- PNDPGZBMCMUPRI-UHFFFAOYSA-N iodine Chemical compound II PNDPGZBMCMUPRI-UHFFFAOYSA-N 0.000 description 1
- OCVXZQOKBHXGRU-UHFFFAOYSA-N iodine(1+) Chemical compound [I+] OCVXZQOKBHXGRU-UHFFFAOYSA-N 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000009022 nonlinear effect Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Landscapes
- Plasma Technology (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Description
本発明は、プラズマを用いて半導体の表面をエッチングすることにより該半導体を加工する方法に関する。この方法は、例えば光合分波器等に用いられる２次元フォトニック結晶の製造方法に好適に適用することができる。 The present invention relates to a method of processing a semiconductor by etching the surface of the semiconductor using plasma. This method can be suitably applied to a method for producing a two-dimensional photonic crystal used for an optical multiplexer / demultiplexer, for example.
近年、新しい光デバイスとして、フォトニック結晶が注目されている。フォトニック結晶は、誘電体に周期構造を人工的に形成したものである。周期構造は一般に、誘電体本体とは屈折率が異なる領域（異屈折率領域）を本体内に周期的に設けることにより形成される。その周期構造により、結晶中に光のエネルギーに関してバンド構造が形成され、光の伝播が不可能となるエネルギー領域が形成される。このようなエネルギー領域を「フォトニックバンドギャップ」(Photonic Band Gap:PBG)と呼ぶ。このフォトニック結晶中に適切な欠陥を導入することにより、PBG中にエネルギー準位(欠陥準位)が形成され、その欠陥準位に対応する波長の光のみがその欠陥の近傍に存在できるようになる。このような欠陥を有するフォトニック結晶はその波長の光の光共振器として使用することができ、更に、この欠陥を線状に設けることにより導波路として使用することができる。そして、このような導波路の近傍に上記のような光共振器を形成することにより、このフォトニック結晶は波長分合波器となる。この波長分合波器では、導波路内を伝播する様々な波長の光のうち共振器の共振波長に一致する波長の光を外部へ取り出す（分波器）ことができると共に、外部から導波路に導入する（合波器）ことができる。 In recent years, photonic crystals have attracted attention as new optical devices. A photonic crystal is obtained by artificially forming a periodic structure in a dielectric. The periodic structure is generally formed by periodically providing a region (different refractive index region) having a refractive index different from that of the dielectric body in the body. Due to the periodic structure, a band structure with respect to the energy of light is formed in the crystal, and an energy region in which light cannot be propagated is formed. Such an energy region is called a “photonic band gap (PBG)”. By introducing an appropriate defect in this photonic crystal, an energy level (defect level) is formed in the PBG so that only light having a wavelength corresponding to the defect level can exist in the vicinity of the defect. become. A photonic crystal having such a defect can be used as an optical resonator for light of that wavelength, and can be used as a waveguide by providing this defect in a line. By forming the optical resonator as described above in the vicinity of such a waveguide, the photonic crystal becomes a wavelength multiplexer / demultiplexer. In this wavelength multiplexer / demultiplexer, out of various wavelengths of light propagating in the waveguide, light having a wavelength matching the resonance wavelength of the resonator can be extracted to the outside (demultiplexer). Can be introduced (multiplexer).
このようなフォトニック結晶にはいくつかの種類のものがあるが、ここでは、２次元フォトニック結晶の一例を図１に示す。この図に示した２次元フォトニック結晶は、誘電体から成るスラブ１１に、異屈折率領域となる空孔１２を周期的に設けたものである。この空孔１２が上記の周期構造を構成する。そして、空孔１２の欠陥（空孔１２を設けないことにより形成）を線状に形成することにより導波路１３を、導波路１３の近傍に空孔１２の欠陥を点状に形成することにより共振器１４を、それぞれ設ける。導波路１３を導波する光や共振器１４において共振する光の周波数（波長）は、空孔１２の周期により定まる。例えば、図１の構成において、光分割多重通信において用いられる1.5μmの波長帯の光（赤外線）を分波・合波するためには、空孔１２の径や周期をサブミクロン(1μm未満)の大きさで形成する必要があり、その作製の精度はナノメートルのオーダーが必要となる。このように、２次元フォトニック結晶の製造には誘電体を微細に加工する技術が求められる。 There are several types of such photonic crystals. Here, an example of a two-dimensional photonic crystal is shown in FIG. The two-dimensional photonic crystal shown in this figure has a slab 11 made of a dielectric material provided with vacancies 12 serving as different refractive index regions periodically. The holes 12 constitute the periodic structure. Then, by forming the defects of the holes 12 (formed by not providing the holes 12) in a linear shape, the waveguide 13 is formed, and the defects of the holes 12 are formed in the vicinity of the waveguide 13 in the form of dots. Resonators 14 are respectively provided. The frequency (wavelength) of the light guided through the waveguide 13 and the light resonated in the resonator 14 is determined by the period of the holes 12. For example, in the configuration of FIG. 1, in order to demultiplex / multiplex light (infrared rays) in the 1.5 μm wavelength band used in optical division multiplexing communication, the diameter and period of the holes 12 are submicron (less than 1 μm). It is necessary to form in the order of nanometers. As described above, the production of a two-dimensional photonic crystal requires a technique for finely processing a dielectric.
誘電体あるいは半導体を微細に加工することは、フォトニック結晶の他にも、光導波路・回折光学素子・レーザ・LED等の光デバイス、トランジスタ・LSI・ディスプレイパネル等の電子デバイス、あるいはマイクロマシンやバイオチップ、といった様々なデバイスや装置の製造においても必要とされる。 In addition to photonic crystals, fine processing of dielectrics or semiconductors can include optical devices such as optical waveguides, diffractive optical elements, lasers, and LEDs, electronic devices such as transistors, LSIs, and display panels, or micromachines and biotechnology. It is also required in the manufacture of various devices and devices such as chips.
この半導体の微細加工の最も一般的な方法は、半導体にレジストを塗布し、光や電子ビーム等によりレジストにパターンを形成し、そのパターン化されたレジストをマスクとして半導体をエッチングするというものである。図１のような２次元フォトニック結晶の製造に関して、特許文献１に、スラブ１１の表面にレジストを塗布し、形成しようとする空孔１２の配置に対応したレジストのパターニングを行い、このレジストをマスクとしてスラブ１１をエッチングすることにより空孔１２、導波路１３、共振器１４を形成することが記載されている。 The most common method of microfabrication of this semiconductor is to apply a resist to the semiconductor, form a pattern on the resist by light or electron beam, etc., and etch the semiconductor using the patterned resist as a mask. . With respect to the production of a two-dimensional photonic crystal as shown in FIG. 1, a resist is applied to the surface of the slab 11 and patterned according to the arrangement of the holes 12 to be formed. It is described that the hole 12, the waveguide 13, and the resonator 14 are formed by etching the slab 11 as a mask.
このエッチングの方法には、化学薬品を用いる化学エッチング、プラズマを用いるプラズマエッチング等がある。化学エッチングにおいては、エッチング形状に半導体の結晶の方位の影響が現れやすいため、所望の形状にエッチングすることが難しい。それに対してプラズマエッチングでは、結晶の方位に影響されることなく任意の形状にエッチングを行うことができることが知られている。そのため、半導体の微細加工にはプラズマエッチングが主に用いられる。 This etching method includes chemical etching using chemicals and plasma etching using plasma. In chemical etching, since the influence of the orientation of a semiconductor crystal tends to appear on the etching shape, it is difficult to etch into a desired shape. On the other hand, in plasma etching, it is known that etching can be performed in an arbitrary shape without being affected by the crystal orientation. Therefore, plasma etching is mainly used for fine processing of semiconductors.
プラズマエッチングにおいては、(i)プラズマ化したイオンが被加工物に衝突することによる行われる物理的エッチング（スパッタリング）、(ii)中性活性種（ラジカル）による化学的エッチング、(iii)プラズマイオンと負に帯電した被加工物との反応（イオンアシスト作用）によるエッチング、の３つの作用により被加工物がエッチングされる。特に、反応性ガスを用いたプラズマエッチングでは(iii)の作用が顕著に現れ、高速且つ加工形状の自由度の高いエッチングができることから、半導体加工方法の主流となっている。 In plasma etching, (i) physical etching (sputtering) performed by ionizing plasma into a workpiece, (ii) chemical etching by neutral active species (radicals), (iii) plasma ions The workpiece is etched by three actions, namely, etching by reaction (ion assist action) between the negatively charged workpiece and the negatively charged workpiece. In particular, plasma etching using a reactive gas has the effect of (iii) remarkably and can be etched at a high speed and with a high degree of freedom in processing shape, and has become the mainstream of semiconductor processing methods.
現在、LSI等では被加工材である半導体としてはシリコンが主流を占めている。しかし、発光・光利得・非線形効果・電子移動度等の光学的・電子的特性を考えた場合、III-V属化合物半導体(InP,GaAs,InAs,GaInAs,GaInAsP,AlGaAs,AlGaInP,AlInAs,GaInP,GaN,GaInN,GaInNAs, InN, InNP, InNAsP, BN, GaAsSb等)やII-VI属化合物半導体(ZnSe, CdSe, CdS, ZnSCdSe, PbSnTe, HgCdTe等)の方に優れた特性を有するものが多く、光能動素子や電子能動素子には、これらの材料を用いる方が有利であると言われている。 At present, silicon dominates as a semiconductor that is a workpiece in LSI and the like. However, when considering optical and electronic characteristics such as light emission, optical gain, nonlinear effect, electron mobility, etc., III-V compound semiconductors (InP, GaAs, InAs, GaInAs, GaInAsP, AlGaAs, AlGaInP, AlInAs, GaInP GaN, GaInN, GaInNAs, InN, InNP, InNAsP, BN, GaAsSb, etc.) and II-VI compound semiconductors (ZnSe, CdSe, CdS, ZnSCdSe, PbSnTe, HgCdTe, etc.) It is said that it is advantageous to use these materials for optically active elements and electronically active elements.
これらの化合物半導体のうち、特にインジウム(In)を含む化合物半導体は、表面再結合速度が小さいという利点を有する。表面再結合速度は、半導体がデバイスとして動作する際に、半導体の表面で電子が半導体外部の物質の正孔と再結合することにより電子の損失が生じる頻度を表すが、半導体の加工精度を微細にするほど体積に対する表面積の割合が大きくなるため、半導体の光学的・電子的特性は表面再結合による悪影響を受けやすくなる。インジウム化合物は他の半導体よりも表面再結合速度が小さいため、フォトニック結晶等の、微細加工の必要な半導体デバイスには好適な材料と考えられている。 Among these compound semiconductors, a compound semiconductor containing indium (In) in particular has an advantage of a low surface recombination rate. The surface recombination velocity represents the frequency of electron loss caused by electrons recombining with holes in the material outside the semiconductor when the semiconductor operates as a device. Since the ratio of the surface area to the volume increases as the value is increased, the optical and electronic characteristics of the semiconductor are easily affected by surface recombination. Since an indium compound has a lower surface recombination velocity than other semiconductors, it is considered to be a suitable material for semiconductor devices that require microfabrication, such as photonic crystals.
しかし、上記III-V属及びII-VI属化合物半導体は、多元素から成るため、シリコン等と比較すると加工が難しいという欠点を有する。それに対し、シリコン素材（基板）は単元素から成るため、プラズマエッチングによる加工が容易である。そこで、III-V属及びII-VI属化合物半導体の加工をより容易にするために、プラズマエッチング方法の改良が種々試みられている。 However, since the III-V and II-VI compound semiconductors are composed of multiple elements, they have a drawback that they are difficult to process as compared with silicon and the like. On the other hand, since the silicon material (substrate) is made of a single element, it can be easily processed by plasma etching. Accordingly, various attempts have been made to improve the plasma etching method in order to facilitate the processing of III-V and II-VI compound semiconductors.
非特許文献１には、炭化水素系のガスをプラズマ化してインジウム化合物半導体をエッチングすることが記載されている。しかし、この方法では、炭素に由来する重合物がエッチング面に堆積するため、形状の制御が難しく、また、エッチング速度が遅くなる。 Non-Patent Document 1 describes that a hydrocarbon-based gas is turned into plasma to etch an indium compound semiconductor. However, in this method, since a polymer derived from carbon is deposited on the etching surface, it is difficult to control the shape and the etching rate is slow.
非特許文献２には、塩素系のガスをプラズマ化してインジウム化合物半導体をエッチングすることが記載されている。しかし、この方法では、エッチングされた半導体を除去するために、インジウム塩化物が蒸発する温度（約200℃）以上に半導体を加熱する必要がある。このため、取り扱いの容易な有機レジストは使用することができず、耐熱性のある金属又は誘電体をエッチングマスクとして用いる必要が生じる。しかし、これらを使用する場合、一旦レジスト材料に形成したパターンを転写する工程が必要であるため、生産効率が低下する。また、有機レジストを用いる場合よりも加工精度が低下する。 Non-Patent Document 2 describes that an indium compound semiconductor is etched by converting a chlorine-based gas into plasma. However, in this method, in order to remove the etched semiconductor, it is necessary to heat the semiconductor to a temperature at which indium chloride evaporates (about 200 ° C.) or higher. For this reason, an organic resist that is easy to handle cannot be used, and a heat-resistant metal or dielectric needs to be used as an etching mask. However, when these are used, the process of transferring the pattern once formed on the resist material is necessary, and thus the production efficiency is lowered. Further, the processing accuracy is lower than when an organic resist is used.
非特許文献３には、ヨウ化水素(HI)と塩素の混合ガスをプラズマ化してインジウム化合物半導体をエッチングすることが記載されている。この方法では、エッチングされたインジウム化合物半導体がインジウムヨウ化物となり、これが比較的低温（100℃以下）で蒸発して半導体表面から除去されるため、有機レジストを劣化させることなくエッチングすることが可能である。しかし、この方法により生成されるプラズマは化学的活性が高すぎるため、エッチングのコントロールが困難である。また、化学的活性が高いと反応容器内の汚染が速く進行するため、連続してエッチング処理のできる時間が短くなり、これにより生産性が低下する。更に、非特許文献３には、インジウム化合物半導体に直径１μm程度の円柱を形成しているが、フォトニック結晶等の製造に必要なサブミクロンオーダーの構造を形成した、という記載はない。 Non-Patent Document 3 describes that a mixed gas of hydrogen iodide (HI) and chlorine is turned into plasma to etch an indium compound semiconductor. In this method, the etched indium compound semiconductor becomes indium iodide, which evaporates at a relatively low temperature (100 ° C. or less) and is removed from the semiconductor surface, so that etching can be performed without degrading the organic resist. is there. However, since the plasma generated by this method has too high chemical activity, it is difficult to control etching. Further, when the chemical activity is high, the contamination in the reaction vessel proceeds rapidly, so that the time during which the etching process can be continuously performed is shortened, thereby reducing the productivity. Further, Non-Patent Document 3 has a column having a diameter of about 1 μm formed on an indium compound semiconductor, but there is no description that a submicron order structure necessary for manufacturing a photonic crystal or the like is formed.
本発明が解決しようとする課題は、インジウム化合物半導体等のIII-V属又はII-VI属化合物半導体に対して高精度且つ高速な微細加工を行うことができる方法を提供することである。また、サブミクロンオーダーの空孔等を形成することが必要な２次元フォトニック結晶の好適な製造方法を提供することである。 The problem to be solved by the present invention is to provide a method capable of performing high-precision and high-speed microfabrication on III-V or II-VI compound semiconductors such as indium compound semiconductors. Another object of the present invention is to provide a suitable method for manufacturing a two-dimensional photonic crystal that requires formation of holes of the order of submicrons.
上記課題を解決するために成された本発明に係るプラズマによる半導体加工方法は、ヨウ化水素(HI)ガスと希ガスの混合ガスをプラズマ化し、そのプラズマにより半導体被加工物をエッチングすることを特徴とするものである。 In order to solve the above problems, a semiconductor processing method using plasma according to the present invention comprises converting a mixed gas of hydrogen iodide (HI) gas and a rare gas into plasma, and etching the semiconductor workpiece using the plasma. It is a feature.
前記希ガスはキセノン(Xe)ガスであることが望ましい。 The rare gas is preferably xenon (Xe) gas.
また、本発明に係る２次元フォトニック結晶の製造方法は、前記加工方法における半導体被加工物が板状のスラブであって、該スラブの表面にレジストを塗布し、該レジストに周期的に孔を設け、該レジストの孔を通して前記プラズマによりスラブをエッチングすることを特徴とする。 In the method for producing a two-dimensional photonic crystal according to the present invention, the semiconductor workpiece in the processing method is a plate-like slab, and a resist is applied to the surface of the slab, and the resist is periodically perforated. And the slab is etched by the plasma through the hole of the resist.
本発明に係るプラズマによる半導体加工方法においては、HIガスと希ガスの混合ガスをプラズマ化し、そのプラズマにより半導体をエッチングする。混合ガスをプラズマ化する方法には、誘導結合型プラズマ（Inductively Coupled Plasma: ICP）法、容量結合型（Capacitively Coupled Plasma : CCP）法、電子サイクロトロン共鳴プラズマ（Electron Cyclotron Resonance Plasma : ECR）法、ヘリコン波プラズマ（Helicon Wave Plasma : HWP）法、表面波プラズマ（Surface Wave Plasma : SWP）法など、既知の方法をそのまま用いることができる。 In the semiconductor processing method using plasma according to the present invention, a mixed gas of HI gas and rare gas is turned into plasma, and the semiconductor is etched by the plasma. The gas mixture is converted into plasma by inductively coupled plasma (ICP) method, capacitively coupled plasma (CCP) method, electron cyclotron resonance plasma (ECR) method, helicon. Known methods such as a wave plasma (HWP) method and a surface wave plasma (SWP) method can be used as they are.
前記非特許文献３に記載の方法ではHIガスにClガスを混合するのに対して、本発明ではHIガスに希ガスを混合するという点で両者は相違する。非特許文献３の方法では、HIガスとClガスの双方がエッチングに寄与すると考えられるが、前記のようにHIガスの化学的活性度が高いことに加え、Clガスの化学的活性も高いことから、化学的エッチングの効果が非常に大きくなり、エッチング形状のコントロールが困難になったり反応容器内が汚染されるという悪影響が生じる。それに対して本発明では、希ガスを混合することによりHIガスによる化学的エッチング作用を適宜抑制する一方、希ガスの物理的エッチング促進作用を利用して、(i)物理的エッチング、(ii)化学的エッチング、(iii)イオンアシスト作用によるエッチングの３つの作用をバランスよく働かせる。 In the method described in Non-Patent Document 3, Cl gas is mixed with HI gas, but the present invention is different in that rare gas is mixed with HI gas in the present invention. In the method of Non-Patent Document 3, it is considered that both HI gas and Cl gas contribute to etching. However, in addition to the high chemical activity of HI gas as described above, the chemical activity of Cl gas is also high. Therefore, the effect of chemical etching becomes very large, and it becomes difficult to control the etching shape and the inside of the reaction vessel is contaminated. On the other hand, in the present invention, the chemical etching action by the HI gas is appropriately suppressed by mixing the rare gas, while utilizing the physical etching promoting action of the rare gas, (i) physical etching, (ii) The three actions of chemical etching and (iii) etching by ion assisting work in a balanced manner.
本発明において、イオンアシスト作用によるエッチングを更に促進させるために、半導体被加工物側に負のバイアス電圧を印加することが望ましい。これにより、負に帯電した半導体に、プラズマ化した正イオンが入射することが促進される。 In the present invention, it is desirable to apply a negative bias voltage to the semiconductor workpiece side in order to further promote etching by ion assist. Thereby, it is promoted that positive ions converted into plasma are incident on a negatively charged semiconductor.
HIガスに混合する希ガスには、HIガスの分子量に近い分子量を有し、物理的エッチングに効果的に寄与するXeガスを用いることが望ましい。 As the rare gas mixed with the HI gas, it is desirable to use an Xe gas that has a molecular weight close to that of the HI gas and contributes effectively to physical etching.
物理的エッチングやイオンアシスト作用によるエッチングは、エッチング速度増大には効果的であるが、それらの作用が化学的エッチングと比較して大きくなりすぎると、エッチング面が変形する原因となる。そこで、上記(i)〜(iii)の３つの作用のバランスをとり、エッチング面の変形を防止しつつ最大のエッチング速度を得るために、HIガスと希ガスの混合比やプラズマに印加する電圧などを、エッチング対象である半導体材料に応じて適宜設定することが望ましい。具体的には、混合ガス中のHIガスの比率を小さくすると化学的エッチングに寄与が小さくなり、プラズマに印加する電圧を大きくするとイオンアシスト作用が大きくなるため、これらのパラメータを適宜変化させてエッチング条件を決定する。 Although physical etching or etching with an ion assist action is effective for increasing the etching rate, if these actions become too large compared to chemical etching, the etching surface may be deformed. Therefore, in order to balance the above three actions (i) to (iii) and to obtain the maximum etching rate while preventing deformation of the etching surface, the mixture ratio of HI gas and rare gas and the voltage applied to the plasma It is desirable to set as appropriate according to the semiconductor material to be etched. Specifically, if the ratio of HI gas in the mixed gas is reduced, the contribution to chemical etching is reduced, and if the voltage applied to the plasma is increased, the ion assist action is increased. Therefore, the etching is performed by appropriately changing these parameters. Determine the conditions.
本発明の半導体加工方法は、種々のIII-V属又はII-VI属化合物半導体のエッチングに好適に用いることができる。それらの中でも特にInを含むIII-V属化合物半導体のエッチングに好適に用いることができる。これは、In化合物半導体をエッチングした際に生じる"削り滓"が、本発明の方法では100℃以下で蒸発するインジウムヨウ化物となることから、100℃以下の低温でのエッチングが可能になるためである。このような低温エッチングが可能になることにより、取り扱いが容易な有機レジストを用いることができるようになる。 The semiconductor processing method of the present invention can be suitably used for etching various III-V or II-VI compound semiconductors. Among these, it can be suitably used for etching of III-V compound semiconductors containing In particularly. This is because the “shavings” that occur when etching an In compound semiconductor become indium iodide that evaporates at 100 ° C. or lower in the method of the present invention, which enables etching at a low temperature of 100 ° C. or lower. It is. By enabling such low temperature etching, an organic resist that can be easily handled can be used.
これらのことを考慮して、エッチングの際の半導体被加工物の温度は以下のように設定することが望ましい。まず、最低温度は、"削り滓"が蒸発する温度（沸点）とする。この沸点は半導体材料により異なるため、材料毎に適宜定める。最高温度は、使用するレジストが変形又は変質しない温度の上限値とする。よく用いられる有機レジストでは、110℃以下ではほとんど、90℃以下では全く変形・変質しない。 Considering these points, it is desirable to set the temperature of the semiconductor workpiece during etching as follows. First, let the minimum temperature be the temperature (boiling point) at which the “shavings” evaporate. Since this boiling point varies depending on the semiconductor material, it is determined appropriately for each material. The maximum temperature is the upper limit of the temperature at which the resist used does not deform or change quality. For organic resists that are often used, they are hardly deformed or deteriorated at temperatures below 110 ° C, and almost at temperatures below 90 ° C.
小さな被加工物をプラズマ加工する際、プラズマ処理室内において被加工物をトレイに載置することがある。多くの場合、トレイはシリコン製のものが用いられるが、本発明の半導体加工方法ではHIガスを用いるため、被加工物だけではなくシリコン製のトレイもエッチングされてしまう。エッチングされたシリコンは被加工物の表面に付着してそのエッチングを妨げる。そこで、本発明の半導体加工方法においては、被加工物を載置するトレイにはアルミナ製のものを用いることが望ましい。アルミナはHIガスによってエッチングされることがないため、プラズマ処理室内の汚染を防ぎプロセスを安定化することができるうえ、エッチングされたアルミナにより半導体被加工物のエッチングが妨げられることがなくエッチングを高速化することができる。 When plasma processing a small workpiece, the workpiece may be placed on a tray in the plasma processing chamber. In many cases, a silicon tray is used. However, since the semiconductor processing method of the present invention uses HI gas, not only the workpiece but also the silicon tray is etched. The etched silicon adheres to the surface of the workpiece and prevents the etching. Therefore, in the semiconductor processing method of the present invention, it is desirable to use an alumina tray for placing the workpiece. Since alumina is not etched by HI gas, contamination of the plasma processing chamber can be prevented and the process can be stabilized. Etching of the semiconductor workpiece is not hindered by the etched alumina. Can be
本発明のエッチング方法により被加工物の半導体とヨウ素から生成されるヨウ化物は、容器の内壁等、エッチング加工室の内部に付着する。このヨウ化物は酸素プラズマにより分解することができ、それによりクリーニングを行うことができる。このような酸素プラズマによるクリーニングは、従来より、炭素を含む物質が反応容器の内壁に付着した際に行われていたが、本願発明者の実験により、ヨウ化物の除去にも有効であることが確認された。 The iodide produced from the semiconductor and iodine of the workpiece by the etching method of the present invention adheres to the inside of the etching processing chamber such as the inner wall of the container. This iodide can be decomposed by oxygen plasma, and thus cleaning can be performed. Such cleaning with oxygen plasma has been conventionally performed when a substance containing carbon adheres to the inner wall of the reaction vessel. However, according to experiments conducted by the present inventor, it is effective for removing iodide. confirmed.
ここで述べた、エッチングの際にアルミナトレイを用いること、及び酸素プラズマクリーニングを行うことは、本発明のHIガスと希ガスの混合ガスを用いたプラズマエッチングに限らず、例えば上記HIガスとClガスの混合ガスを用いた場合のように、HIガスを含むガスを用いたプラズマエッチング一般に適用することができるものである。 The use of the alumina tray and the oxygen plasma cleaning described here for the etching are not limited to the plasma etching using the mixed gas of the HI gas and the rare gas of the present invention. As in the case of using a mixed gas of gas, it can be generally applied to plasma etching using a gas containing HI gas.
本発明の半導体加工方法は、２次元フォトニック結晶の製造に好適に適用することができる。２次元フォトニック結晶の製造においては、２次元フォトニック結晶の本体となるスラブの表面にレジストを塗布し、このレジストに周期的に孔を設ける。レジストの孔は、露光や電子ビーム線描画等の既知の方法を用いて形成することができる。そして、上記のように、HIガスと希ガスの混合ガスからプラズマを生成する。レジストの孔を設けた部分においてプラズマがスラブの表面に達し、スラブがエッチングされる。こうして、レジストに設けた孔に対応した周期的な空孔が形成されたスラブが得られ、これが空孔の周期により定まる特定の波長帯の光を通さない２次元フォトニック結晶となる。 The semiconductor processing method of the present invention can be suitably applied to the production of a two-dimensional photonic crystal. In the production of a two-dimensional photonic crystal, a resist is applied to the surface of a slab that is the main body of the two-dimensional photonic crystal, and holes are periodically formed in the resist. The resist hole can be formed using a known method such as exposure or electron beam drawing. Then, as described above, plasma is generated from the mixed gas of HI gas and rare gas. The plasma reaches the surface of the slab at the portion where the resist hole is provided, and the slab is etched. In this way, a slab in which periodic holes corresponding to holes provided in the resist are formed is obtained, and this becomes a two-dimensional photonic crystal that does not transmit light in a specific wavelength band determined by the period of the holes.
レジストに形成する孔の欠陥を線状又は点状に設けることにより、導波路や共振器を形成することができる。 A waveguide or a resonator can be formed by providing a hole defect formed in the resist in a line shape or a dot shape.
本発明の２次元フォトニック結晶の製造方法により、In化合物等の化合物半導体から成るスラブにサブミクロンオーダーの大きさ及び周期を有する空孔が、変形することなくナノメートルの精度で正確に形成され、それにより、高精度に加工された２次元フォトニック結晶を得ることができる。また、製造速度を高めることができるようになる。 According to the method for producing a two-dimensional photonic crystal of the present invention, holes having a size and a period on the order of submicron are accurately formed in a slab made of a compound semiconductor such as an In compound with nanometer accuracy without deformation. Thereby, a two-dimensional photonic crystal processed with high accuracy can be obtained. In addition, the production speed can be increased.
(1)半導体加工装置
本発明の半導体加工方法を実施するための装置の一例を図２に示す。この装置は、コイルにより生成される電磁波で原料ガスをプラズマ化、被処理物（基板）をエッチングする誘導結合型プラズマ生成装置である。被処理基板２１はアルミナ製のトレイ２２上に載置され、プロセスチャンバ２３内のステージ２４上に静電気力により固定される。プロセスチャンバ２３内はターボ分子ポンプ２５により1×10-4Pa以下の高真空状態に保たれる。被処理基板２１は導入装置２６により、プロセスチャンバ２３内が大気にさらされることなくステージ２４上に設置することができる。
(1) Semiconductor processing apparatus FIG. 2 shows an example of an apparatus for carrying out the semiconductor processing method of the present invention. This apparatus is an inductively coupled plasma generating apparatus that converts a raw material gas into a plasma with an electromagnetic wave generated by a coil and etches a workpiece (substrate). The substrate 21 to be processed is placed on an alumina tray 22 and fixed on a stage 24 in the process chamber 23 by electrostatic force. The inside of the process chamber 23 is kept in a high vacuum state of 1 × 10 −4 Pa or less by a turbo molecular pump 25. The substrate 21 to be processed can be placed on the stage 24 by the introducing device 26 without exposing the inside of the process chamber 23 to the atmosphere.
HeガスとXeガスを所望の流量及び比率で混合するマスフローコントローラ２７を設け、この混合ガス（原料ガス）をプロセスチャンバ２３内に導入するためのガス導入部２８を設ける。また、プロセスチャンバ２３の外壁の近傍にコイル２９設け、そのコイル２９に高周波電源３０を接続する。また、ステージ２４には、被処理基板２１にバイアス電圧を印加するためのバイアス電源３１を接続する。 A mass flow controller 27 for mixing He gas and Xe gas at a desired flow rate and ratio is provided, and a gas introduction unit 28 for introducing the mixed gas (raw material gas) into the process chamber 23 is provided. A coil 29 is provided near the outer wall of the process chamber 23, and a high frequency power supply 30 is connected to the coil 29. In addition, a bias power supply 31 for applying a bias voltage to the substrate 21 is connected to the stage 24.
被処理基板２１をエッチングする間、被処理基板２１を循環式恒温槽３３により冷却すると共に、トレイ２２の背面に冷却用Heガスを流すことにより被処理基板２１の温度が均一になるようにする。冷却用Heガスがトレイ２２とステージ２４の間から漏れ出すことを極力防止するため、予め、トレイ２２の裏側をアルコールにより、ステージ２４の表面を酸素プラズマにより、それぞれ洗浄しておく。Heガスのプロセスチャンバ２３内への漏出量が圧力比にして原料ガスの10%以上となると、原料ガス分圧が低下し、温度コントロールが攪乱されるため、エッチング速度の低下や被エッチング物の変形等の問題が生ずる。 While the substrate to be processed 21 is etched, the substrate to be processed 21 is cooled by the circulation thermostat 33 and the temperature of the substrate to be processed 21 is made uniform by flowing a cooling He gas to the back of the tray 22. . In order to prevent the cooling He gas from leaking out between the tray 22 and the stage 24 as much as possible, the back side of the tray 22 is previously cleaned with alcohol and the surface of the stage 24 is cleaned with oxygen plasma. When the amount of He gas leaked into the process chamber 23 is 10% or more of the source gas in the pressure ratio, the source gas partial pressure is lowered and the temperature control is disturbed. Problems such as deformation occur.
本装置では、次のような手順でエッチングが行われる。まず、プロセスチャンバ２３内に基板を装入し、プロセスチャンバ２３内をターボ分子ポンプ２５により1×10-4Pa以下の高真空状態にする。その後、HIガスとXeガスをマスフローコントローラ２７により所定の量及び比率で混合した原料ガスをプロセスチャンバ２３内に導入する。そして、コイル２９により電磁波をプロセスチャンバ２３内に導入し、原料ガスをプラズマ化する。それと共にバイアス電源３１により被処理基板２１にバイアス電圧を印加する。これにより、プラズマ化したHIイオンは、バイアス電圧により被処理基板２１に引きつけられる。このHIイオンは、化学的エッチング、物理的エッチング及びイオンアシスト作用により被処理基板２１をエッチングする。また、Xeガスも被処理基板２１を物理的にエッチングする。 In this apparatus, etching is performed in the following procedure. First, a substrate is loaded into the process chamber 23, and the inside of the process chamber 23 is brought into a high vacuum state of 1 × 10 −4 Pa or less by the turbo molecular pump 25. Thereafter, a raw material gas obtained by mixing HI gas and Xe gas in a predetermined amount and ratio by the mass flow controller 27 is introduced into the process chamber 23. Then, an electromagnetic wave is introduced into the process chamber 23 by the coil 29, and the source gas is turned into plasma. At the same time, a bias voltage is applied to the substrate 21 by the bias power supply 31. Thereby, the plasmaized HI ions are attracted to the substrate to be processed 21 by the bias voltage. The HI ions etch the substrate 21 to be processed by chemical etching, physical etching, and ion assist action. Xe gas also physically etches the substrate 21 to be processed.
なお、エッチングを長時間行うとプロセスチャンバ２３内がヨウ化物により汚染される。その場合には、プロセスチャンバ２３内に、酸素ガス供給源３４から酸素ガスを供給し、コイル２９から電磁波を導入することにより酸素プラズマを生成する。これによりプロセスチャンバ２３内のヨウ化物を除去することができる。 If the etching is performed for a long time, the inside of the process chamber 23 is contaminated with iodide. In that case, oxygen plasma is generated in the process chamber 23 by supplying oxygen gas from an oxygen gas supply source 34 and introducing electromagnetic waves from a coil 29. Thereby, the iodide in the process chamber 23 can be removed.
(2)２次元フォトニック結晶の製造方法
本発明に係るプラズマによる半導体加工方法を用いた２次元フォトニック結晶の製造方法の一実施例を、図３を用いて説明する。基板４０上に形成された半導体層（スラブ）４１の表面にレジスト４２を塗布する(a)。次に、レジスト４２に所定周期パターンの孔４３を形成する(b)。この孔パターンの形成には、露光や電子ビーム線描画等、既知の方法を用いることができる。次に、図２の装置を用いて、HIガスとXeガスを所定の比（例えば流量比で1:1）で混合した原料ガスから生成されるプラズマ４４を照射することによりスラブ４１をエッチングする(c)。これにより、スラブ４１に所定周期パターンの空孔４５が形成される。その後、レジスト４２を有機溶媒で洗い流し、更に、基板４０のみを溶解する溶液を用い、空孔４５を通して、基板４０のうち２次元フォトニック結晶の直下の部分を除去する(d)。これにより、基板４０上にブリッジ状に形成された２次元フォトニック結晶が得られる。
(2) Method for Producing Two-dimensional Photonic Crystal An embodiment of a method for producing a two-dimensional photonic crystal using the semiconductor processing method using plasma according to the present invention will be described with reference to FIG. A resist 42 is applied to the surface of the semiconductor layer (slab) 41 formed on the substrate 40 (a). Next, holes 43 having a predetermined periodic pattern are formed in the resist 42 (b). For the formation of the hole pattern, a known method such as exposure or electron beam drawing can be used. Next, using the apparatus shown in FIG. 2, the slab 41 is etched by irradiating a plasma 44 generated from a raw material gas in which HI gas and Xe gas are mixed at a predetermined ratio (for example, a flow rate ratio of 1: 1). (c). Thereby, holes 45 having a predetermined periodic pattern are formed in the slab 41. Thereafter, the resist 42 is washed away with an organic solvent, and a part of the substrate 40 directly under the two-dimensional photonic crystal is removed through the holes 45 using a solution that dissolves only the substrate 40 (d). Thereby, a two-dimensional photonic crystal formed in a bridge shape on the substrate 40 is obtained.
このような方法で、GaInAsPから成るスラブ５１に、直径が240nmである空孔５２を周期420nmで三角格子状に配置した２次元フォトニック結晶を作製した。なお、エッチングの際のHIガスとXeガスの比は流量比で2:1とした。得られた２次元フォトニック結晶の電子顕微鏡写真を図４に示す。(a)は斜め上方から、(b)は上から、作製された２次元フォトニック結晶を撮影したものである。形成された空孔の直径の誤差は±1%以下であった。(a)には、作製された２次元フォトニック結晶を切断することにより空孔５２の側壁５３を示した。走査型電子顕微鏡を用いて側壁５３の表面を観察したところ、表面粗さは10nm以下であった。 In this way, a two-dimensional photonic crystal in which holes 52 having a diameter of 240 nm are arranged in a triangular lattice pattern with a period of 420 nm on a slab 51 made of GaInAsP was produced. Note that the ratio of the HI gas to the Xe gas during the etching was 2: 1 as a flow ratio. An electron micrograph of the obtained two-dimensional photonic crystal is shown in FIG. (a) is a photograph of the produced two-dimensional photonic crystal from diagonally above, and (b) is from above. The error of the diameter of the formed holes was ± 1% or less. In (a), the side wall 53 of the void | hole 52 was shown by cut | disconnecting the produced two-dimensional photonic crystal. When the surface of the side wall 53 was observed using a scanning electron microscope, the surface roughness was 10 nm or less.
このように、本発明に係るプラズマエッチング方法により、GaInAsPに対して、空孔の径についてはサブミクロンオーダー、表面粗さについては10nm以下という高い精度で加工を行うことができた。 As described above, the plasma etching method according to the present invention was able to process GaInAsP with a high accuracy of a submicron order for the hole diameter and 10 nm or less for the surface roughness.
(3)表面粗さに関する実験−ヨウ化物による側壁保護効果
上記のような小さい表面粗さを実現できる理由を明らかにするために、以下の実験を行った。InPから成る半導体基板にレジストを塗布し、レジストの一部に孔を形成した後、HIガスとXeガスの混合ガス（流量比で2:1）から生成されるプラズマによりInPをエッチングした。エッチングされた箇所を斜め上方から撮影した電子顕微鏡写真を図５に示す。レジスト５６の下に、エッチングされたInPの側壁５７が見られる。この側壁５７の部分では10nm以下という小さい表面粗さが実現している。側壁５７よりも下側（レジストから遠い側）の基板底面には表面の荒れた領域５８が見られる。
(3) Experiment on surface roughness-side wall protection effect by iodide In order to clarify the reason why such a small surface roughness can be realized, the following experiment was conducted. After applying a resist to a semiconductor substrate made of InP and forming a hole in a part of the resist, InP was etched by plasma generated from a mixed gas of HI gas and Xe gas (2: 1 in flow ratio). The electron micrograph which image | photographed the etched location from diagonally upward is shown in FIG. Under the resist 56, etched InP sidewalls 57 are seen. A small surface roughness of 10 nm or less is realized at the side wall 57. A roughened region 58 can be seen on the bottom surface of the substrate below the side wall 57 (the side far from the resist).
レジスト５６、側壁５７及び領域５８の表面に存在する元素を分散型電子線励起X線分光装置により測定した結果を図６に示す。側壁５７については、有機洗浄によりレジスト５６を除去する前及び後の２つの測定結果を示す。レジスト５６上では、レジストの主成分である炭素(C)と、エッチングされたIn及びPが見られる。領域５８では半導体基板の材料であるIn及びPが見られる。それに対して、側壁５７では、有機洗浄によりレジスト５６が除去される前には半導体基板の材料であるIn及びPの他に、レジストの主成分であるC、及びプラズマの成分であるヨウ素(I)が見られる。この結果から、エッチング中には側壁５７にヨウ素とレジストから成る保護膜が形成され、この保護膜により10nm以下という小さい表面粗さが実現するものと考えられる。有機洗浄によりレジスト５６を除去した後には、側壁５７の表面にC及びIは見られない。従って、保護膜は有機洗浄により側壁５７の表面から除去することができると考えられる。 FIG. 6 shows the results obtained by measuring the elements present on the surfaces of the resist 56, the side wall 57, and the region 58 with a dispersive electron beam excitation X-ray spectrometer. For the side wall 57, two measurement results before and after the resist 56 is removed by organic cleaning are shown. On the resist 56, carbon (C), which is the main component of the resist, and etched In and P are seen. In the region 58, In and P which are materials of the semiconductor substrate can be seen. On the other hand, on the side wall 57, before the resist 56 is removed by organic cleaning, in addition to In and P, which are materials of the semiconductor substrate, C, which is the main component of the resist, and iodine (I ) Is seen. From this result, it is considered that a protective film made of iodine and resist is formed on the side wall 57 during etching, and a small surface roughness of 10 nm or less is realized by this protective film. After the resist 56 is removed by organic cleaning, C and I are not seen on the surface of the side wall 57. Therefore, it is considered that the protective film can be removed from the surface of the sidewall 57 by organic cleaning.
(4)Xeガスの添加量について
図７に、HIガスとXeガスの混合比が異なる複数（HIガス:Xeガス=1:0, 2:1, 1:5の３種類）の条件において、プラズマを連続発生することが可能な時間を測定した結果を示す。この結果から、HIガスに対するXeガスの割合が大きくなるにつれて、ヨウ化物によるプロセスチャンバ（加工室）内の汚染が抑制され、プラズマを連続発生することができる時間が長くなることがわかる。
(4) About the amount of Xe gas added Figure 7 shows the conditions under which the mixing ratio of HI gas and Xe gas is different (HI gas: Xe gas = 1: 0, 2: 1, 1: 5). The result of having measured the time which can generate plasma continuously is shown. From this result, it can be seen that as the ratio of Xe gas to HI gas increases, contamination in the process chamber (processing chamber) by iodide is suppressed, and the time during which plasma can be continuously generated becomes longer.
図８に、HIガスとXeガスの混合比が異なる上記３種類の条件下において、それぞれGaInAsP及びInPをプラズマエッチングした時の、加工された断面の形状を電子顕微鏡写真及び模式図で示す。図の左側の電子顕微鏡写真は加工された断面全体を表し、中央の電子顕微鏡写真はGaInAsP層付近を拡大したものを表す。(a)は本発明との比較のためにHIガス:Xeガス=1:0、即ちプラズマ原料ガスにXeガスを添加せずにプラズマエッチングしたものである。プラズマは写真及び模式図の上側からGaInAsP層６１及びInP層６２に浸入してこれらの層をエッチングしている。その形状は、レジストの孔の径よりも写真及び模式図の横方向に拡がったものになっている。これは、プラズマイオンの進行方向へのエッチングが生じやすい物理的エッチング及びイオンアシストエッチングよりも、化学的エッチングの作用が強いことによるものと考えられる。(b)はHIガス:Xeガス=2:1の場合であり、GaInAsP層６１及びInP層６２はほぼ層に対して垂直にエッチングされている。これは、HIガスにXeガスを混合することにより物理的エッチング、化学的エッチング及びイオンアシストエッチングがバランスよく成されることによるものと考えられる。(c)はHIガス:Xeガス=1:5の場合であり、エッチングの形状は深さ方向に向かって徐々に狭くなるテーパ状となっている。これは、ヨウ化水素の分圧が低下して化学的エッチングの作用が小さくなり、Xeによる物理的スパッタが支配的になることによるものと考えられる。 FIG. 8 shows an electron micrograph and a schematic diagram of the shape of the processed cross section when GaInAsP and InP are plasma-etched under the above-mentioned three kinds of conditions with different mixing ratios of HI gas and Xe gas. The electron micrograph on the left side of the figure shows the entire processed cross section, and the center electron micrograph shows an enlarged view of the vicinity of the GaInAsP layer. For comparison with the present invention, (a) shows HI gas: Xe gas = 1: 0, that is, plasma etching without adding Xe gas to the plasma source gas. Plasma penetrates into the GaInAsP layer 61 and the InP layer 62 from the upper side of the photograph and schematic diagram to etch these layers. The shape is wider in the lateral direction of the photograph and schematic diagram than the diameter of the hole in the resist. This is considered to be because the action of chemical etching is stronger than physical etching and ion-assisted etching that are likely to cause etching in the traveling direction of plasma ions. (b) shows the case of HI gas: Xe gas = 2: 1, and the GaInAsP layer 61 and the InP layer 62 are etched substantially perpendicular to the layers. This is considered to be because physical etching, chemical etching, and ion-assisted etching are well balanced by mixing Xe gas with HI gas. (c) shows the case of HI gas: Xe gas = 1: 5, and the etching shape is a taper shape gradually narrowing in the depth direction. This is considered to be because the partial pressure of hydrogen iodide is lowered, the action of chemical etching is reduced, and physical sputtering by Xe becomes dominant.
HIガスとXeガスの混合比は、エッチングの速度を優先するかエッチングの形状を優先するかにより適宜定めることができるが、エッチングの形状を最適にするための両ガスの混合比は、エッチングしようとする被処理物の材料により変化する。上記の例ではHIガスとXeガスの比を2:1とすることが望ましいと考えられる。 The mixing ratio of HI gas and Xe gas can be determined as appropriate depending on whether the etching speed is prioritized or the etching shape is prioritized, but the mixing ratio of both gases to optimize the etching shape is to be etched. Varies depending on the material of the workpiece. In the above example, it is desirable that the ratio of HI gas to Xe gas is 2: 1.
(5)バイアス電圧について
本実施例のプラズマエッチングにおける、被処理物に印加するバイアス電圧の効果を調べるための実験を行った。図９に、GaInAsP層及びInP層から成る被処理物を本実施例の方法（HIガスとXeガスの比を2:1とした原料ガスによるプラズマを用いる）によりエッチングした際のバイアス電圧とエッチング速度の関係を表すグラフ、及び各バイアス電圧におけるエッチングされた孔の断面の形状を表す電子顕微鏡写真を示す。図の白丸はGaInAsP層及びInP層のエッチング速度であり、黒丸はレジストのエッチング速度である。比較例として、塩素ガスから生成されるプラズマによりエッチングした場合のエッチング速度を白三角印（GaInAsP層及びInP層）及び黒三角印（レジスト）で示す。併せて、本実施例及び比較例におけるエッチングの形状を表す電子顕微鏡写真を示す。
(5) Bias voltage An experiment was conducted to investigate the effect of the bias voltage applied to the workpiece in the plasma etching of this example. FIG. 9 shows the bias voltage and etching performed when the object to be processed consisting of the GaInAsP layer and the InP layer is etched by the method of this embodiment (plasma using a source gas with a ratio of HI gas to Xe gas of 2: 1 is used). A graph showing a relationship of speed and an electron micrograph showing a cross-sectional shape of an etched hole at each bias voltage are shown. The white circles in the figure are the etching rates of the GaInAsP layer and the InP layer, and the black circles are the etching rate of the resist. As a comparative example, the etching rate when etching is performed with plasma generated from chlorine gas is indicated by white triangle marks (GaInAsP layer and InP layer) and black triangle marks (resist). In addition, an electron micrograph showing the shape of etching in this example and a comparative example is shown.
この結果より、バイアス電圧が増加するに従いエッチング速度が増加することがわかる。しかし、電子顕微鏡写真に示されるように、バイアス電圧が500V以上の場合にはエッチングされた孔が曲がっている。これは、孔に入射するイオンの強度が強くなりすぎ、イオンの多重散乱が生じるためであると考えられる。また、バイアス電圧が350V以下の場合には、イオンアシストによるエッチングが不十分になり断面がテーパ状となる。バイアス電圧が350〜500Vの時には、GaInAsP層及びInP層に対して垂直にエッチングすることができる。従って、本実施例の構成ではバイアス電圧を350〜500Vにすることが望ましいといえる。このように、バイアス電圧の最適値は加工装置の構成や原料ガスの濃度などにより異なるが、上記のような簡単な予備実験により求めることができる。 This result shows that the etching rate increases as the bias voltage increases. However, as shown in the electron micrograph, when the bias voltage is 500 V or more, the etched hole is bent. This is considered to be because the intensity of ions incident on the hole becomes too strong and multiple scattering of ions occurs. On the other hand, when the bias voltage is 350 V or less, etching by ion assist becomes insufficient and the cross section becomes tapered. When the bias voltage is 350 to 500 V, etching can be performed perpendicular to the GaInAsP layer and the InP layer. Therefore, it can be said that the bias voltage is preferably 350 to 500 V in the configuration of this embodiment. As described above, the optimum value of the bias voltage varies depending on the configuration of the processing apparatus, the concentration of the raw material gas, and the like, but can be obtained by the simple preliminary experiment as described above.
また、図９に見られる通り、レジストもエッチングされているが、その速度は100nm/分未満であり、一方、GaInAsP層及びInP層のエッチング速度はレジストのエッチング速度の5倍以上であるため、問題となることはない。また、上記のように、わずかにエッチングされたレジストとヨウ素によりエッチング面に保護膜が形成され、この保護膜がエッチング面の表面粗さを小さくすることに寄与する。また、この保護膜により、加工の際に生じる表面再結合を抑制することができる。 Also, as seen in FIG. 9, the resist is also etched, but the rate is less than 100 nm / min. On the other hand, the etching rate of the GaInAsP layer and InP layer is more than 5 times the etching rate of the resist. There is no problem. Further, as described above, a protective film is formed on the etched surface by the slightly etched resist and iodine, and this protective film contributes to reducing the surface roughness of the etched surface. Further, this protective film can suppress surface recombination that occurs during processing.
１１、４１、５１…スラブ
１２、４５、５２…空孔
１３…導波路
１４…共振器
２１…被処理基板
２２…トレイ
２３…プロセスチャンバ
２４…ステージ
２５…ターボ分子ポンプ
２６…導入装置
２７…マスフローコントローラ
２８…ガス導入部
２９…コイル
３０…高周波電源
３１…バイアス電源
３３…循環式恒温槽
３４…酸素ガス供給源
４０…基板
４２、５６…レジスト
４３…レジストの孔
４４…プラズマ
６１…GaInAsP層
６２…InP層
DESCRIPTION OF SYMBOLS 11, 41, 51 ... Slab 12, 45, 52 ... Hole 13 ... Waveguide 14 ... Resonator 21 ... Substrate 22 ... Tray 23 ... Process chamber 24 ... Stage 25 ... Turbo molecular pump 26 ... Introducing device 27 ... Mass flow Controller 28 ... Gas introduction part 29 ... Coil 30 ... High frequency power supply 31 ... Bias power supply 33 ... Circulating thermostat 34 ... Oxygen gas supply source 40 ... Substrate 42, 56 ... Resist 43 ... Resist hole 44 ... Plasma 61 ... GaInAsP layer 62 … InP layer
Claims (12)
前記半導体をアルミナ製のトレイに載置して前記エッチングを行うことを特徴とするプラズマによる半導体加工方法。 In a method in which a gas containing hydrogen iodide (HI) is turned into plasma and a semiconductor is etched by the plasma and processed.
A semiconductor processing method using plasma, wherein the etching is performed by placing the semiconductor on an alumina tray.
前記加工室内に付着したヨウ化物を酸素プラズマにより除去することを特徴とするプラズマによる半導体加工方法。 In a method in which a gas containing hydrogen iodide (HI) is turned into plasma and a semiconductor is etched by the plasma and processed.
A semiconductor processing method using plasma, wherein iodide adhering in the processing chamber is removed by oxygen plasma.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004251313A JP2006073552A (en) | 2004-08-31 | 2004-08-31 | Semiconductor working method in plasma |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004251313A JP2006073552A (en) | 2004-08-31 | 2004-08-31 | Semiconductor working method in plasma |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006073552A true JP2006073552A (en) | 2006-03-16 |
Family
ID=36153897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004251313A Pending JP2006073552A (en) | 2004-08-31 | 2004-08-31 | Semiconductor working method in plasma |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006073552A (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004047500A (en) * | 2001-06-01 | 2004-02-12 | Tokyo Electron Ltd | Plasma processing apparatus and method of initializing the same |
| JP2004088062A (en) * | 2002-05-20 | 2004-03-18 | Sumitomo Electric Ind Ltd | Method and system for dry etching and method for manufacturing semiconductor device |
| JP2004111731A (en) * | 2002-09-19 | 2004-04-08 | Toshiba Corp | Method for cleaning plasma processor |
| JP2004119671A (en) * | 2002-09-26 | 2004-04-15 | Mitsubishi Electric Corp | Optical active device |
| JP2005150404A (en) * | 2003-11-17 | 2005-06-09 | Mitsui Chemicals Inc | Dry etching method of multilayer film comprising compound semiconductor |
-
2004
- 2004-08-31 JP JP2004251313A patent/JP2006073552A/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004047500A (en) * | 2001-06-01 | 2004-02-12 | Tokyo Electron Ltd | Plasma processing apparatus and method of initializing the same |
| JP2004088062A (en) * | 2002-05-20 | 2004-03-18 | Sumitomo Electric Ind Ltd | Method and system for dry etching and method for manufacturing semiconductor device |
| JP2004111731A (en) * | 2002-09-19 | 2004-04-08 | Toshiba Corp | Method for cleaning plasma processor |
| JP2004119671A (en) * | 2002-09-26 | 2004-04-15 | Mitsubishi Electric Corp | Optical active device |
| JP2005150404A (en) * | 2003-11-17 | 2005-06-09 | Mitsui Chemicals Inc | Dry etching method of multilayer film comprising compound semiconductor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10811256B2 (en) | Method for etching a carbon-containing feature | |
| CN102017064B (en) | Semiconductor buried grating fabrication method | |
| Joint et al. | GaAs manufacturing processes conditions for micro-and nanoscale devices | |
| Cuesta et al. | Reduction of the lasing threshold in optically pumped AlGaN/GaN lasers with two-step etched facets | |
| JP2006073552A (en) | Semiconductor working method in plasma | |
| Ide et al. | InP etching by HI/Xe inductively coupled plasma for photonic-crystal device fabrication | |
| JP2010040780A (en) | Semiconductor device and manufacturing method thereof, and plasma etching apparatus | |
| US20210399708A1 (en) | Etching and thinning for the fabrication of lithographically patterned diamond nanostructures | |
| US7196017B2 (en) | Method for etching smooth sidewalls in III-V based compounds for electro-optical devices | |
| Welna et al. | Photonic crystal nanocavities in GaAs/AlGaAs with oxidised bottom cladding | |
| JP4210741B2 (en) | Method for manufacturing an optical device | |
| JP4399310B2 (en) | Dry etching method, microlens array and manufacturing method thereof | |
| Fujita et al. | Fabrication of indium phosphide compound photonic crystal by hydrogen iodide/xenon inductively coupled plasma etching | |
| Zuo et al. | Room‐Temperature Continuous Wave Lasing of Circular Defect in 2D Photonic Crystal (CirD) Laser with AlOx Cladding Layers Fabricated by One‐Step Dry Etching | |
| JP4273778B2 (en) | Processing method of high dielectric material | |
| Chien et al. | Controlling the etch selectivity of silicon using low-RF power HBr reactive ion etching | |
| Zhao et al. | Spatial control based quantum well intermixing in InP/InGaAsP structures using ICP | |
| Ho et al. | Focused ion beam etching for the fabrication of micropillar microcavities made of III-V semiconductor materials | |
| Takiguchi et al. | Damage protection from focused ion beam process toward nanocavity-implemented compound semiconductor nanowire lasers | |
| Ishutkin et al. | Development of Technology Formation of the Optical Waveguide Structures Based on InP by Plasma Etching | |
| JP2010040777A (en) | Method of manufacturing semiconductor device, and plasma etching device | |
| JP2004281815A (en) | Etching method | |
| EP1557874A2 (en) | Method for etching high aspect ratio features in III-V based compounds for optoelectronic devices | |
| Esparza et al. | GaAs membrane PhC lasers threshold reduction using AlGaAs barriers and improved processing | |
| Lim | Design and fabrication of one-dimensional and two-dimensional photonic bandgap devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070823 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100708 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100708 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100803 |