JP2006066500A - Semiconductor device, method of manufacturing same and electronic apparatus - Google Patents

Semiconductor device, method of manufacturing same and electronic apparatus Download PDF

Info

Publication number
JP2006066500A
JP2006066500A JP2004245037A JP2004245037A JP2006066500A JP 2006066500 A JP2006066500 A JP 2006066500A JP 2004245037 A JP2004245037 A JP 2004245037A JP 2004245037 A JP2004245037 A JP 2004245037A JP 2006066500 A JP2006066500 A JP 2006066500A
Authority
JP
Japan
Prior art keywords
semiconductor element
wiring pattern
semiconductor device
mold
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004245037A
Other languages
Japanese (ja)
Inventor
Hidekazu Sato
英一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004245037A priority Critical patent/JP2006066500A/en
Publication of JP2006066500A publication Critical patent/JP2006066500A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device which can improve the accuracy of wiring connection to a semiconductor element, etc. and the forming accuracy of a wiring pattern and to provide a method of manufacturing the semiconductor device and an electronic apparatus. <P>SOLUTION: The method of manufacturing the semiconductor device includes an element placing step of placing the semiconductor element 1 in the recess of a mold 10 having the recess, and a connecting step of electrically connecting the wiring pattern 5 connected to the semiconductor element 1 to the wiring terminal of a display unit 20 of an object to be connected with the state that the semiconductor element 1 is placed in the mold 10 as it is. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、半導体装置、半導体装置の製造方法および電子機器に関するものである。   The present invention relates to a semiconductor device, a semiconductor device manufacturing method, and an electronic apparatus.

近年、電子機器の小型軽量化が加速的に進められている。これに伴い、電子機器に用いる部品の小型化、低コスト化の要求が強くなっている。これら小型化の要求に応えるものとして、マイクロマシニングといわれる微細加工技術が開発され、小型でありながら高度な機能を有するマイクロマシンが製造されるようになっている。このマイクロマシンの例としては、例えば、圧電素子を内蔵し、この内蔵した圧電素子を振動させることによってインクの吹出を行うプリンタヘッドがある。   In recent years, the reduction in size and weight of electronic devices has been accelerated. In connection with this, the request | requirement of size reduction and cost reduction of the components used for an electronic device is increasing. In response to these demands for miniaturization, a micromachining technique called micromachining has been developed, and micromachines having high functions while being small have been manufactured. As an example of this micromachine, for example, there is a printer head that has a built-in piezoelectric element and ejects ink by vibrating the built-in piezoelectric element.

従来、これら小型部品と外部基板との接続には、例えば材質がポリイミドからなるフレキシブル基板によって形成されたコネクタを介在させる方法が行われていた。そしてこのコネクタの一端側には小型部品の端部に形成された端子電極と重ね合わせが可能な端子電極が形成され、他端側には、外部基板と接続が可能な幅広で且つ広い間隔の端子電極が形成されている。そして両端子電極間を結ぶように配線が設けられ、当該配線の引き回し途中で幅や間隔の変更を行うようにしている。   Conventionally, a method of interposing a connector formed of a flexible substrate made of polyimide, for example, has been used to connect these small components and an external substrate. One end of this connector is formed with a terminal electrode that can be overlapped with the terminal electrode formed at the end of the small component, and the other end is wide and can be connected to an external board with a wide space. A terminal electrode is formed. A wiring is provided so as to connect the two terminal electrodes, and the width and interval are changed in the middle of routing the wiring.

また、コネクタの中には接続対象物となる小型部品の駆動をなすため例えばドライバーＩＣのような半導体装置が搭載されたものもある。この場合、半導体装置は、コネクタのほぼ中央部に設けられたデバイスホールに収納され、コネクタの両端子電極を形成する配線の他方端部側を穴部より突出させ、これをインナリードとし、当該インナリードと半導体装置に設けられた端子とを接続させることで、両端子電極と半導体装置との導通を図るようにしている。   Some connectors are mounted with a semiconductor device such as a driver IC in order to drive a small component to be connected. In this case, the semiconductor device is housed in a device hole provided in a substantially central portion of the connector, and the other end portion side of the wiring forming both terminal electrodes of the connector protrudes from the hole portion. By connecting the inner lead and a terminal provided in the semiconductor device, conduction between both terminal electrodes and the semiconductor device is achieved.

以上のように構成されたコネクタと接続対象物との接続は、接続対象物の端子電極とコネクタの端子電極に導電性粒子を含んだ接着剤を塗布し、これらをボンディングステージ上で重ね合わせ、ボンディングツールによって加熱押圧することによって行っている。   The connection between the connector and the connection object configured as described above is performed by applying an adhesive containing conductive particles to the terminal electrode of the connection object and the terminal electrode of the connector, and superimposing these on the bonding stage. This is done by heating and pressing with a bonding tool.

また、従来においては、各端子電極間のピッチが微小になった場合であっても、端子電極間の短絡を防止しようとするコネクタが考え出されている。このコネクタは、複数の第１端子電極と複数の第２端子電極が基板上に形成されてなり、第端子電極と第２端子電極間のピッチを変換する機能を有するものである。さらにこのコネクタは、各第１端子電極間に溝部を有するとともに、少なくとも基板の縁部に絶縁膜を有する（例えば、特許文献１参照）。
特開２００２−１１０２６９号公報 Conventionally, a connector has been devised to prevent a short circuit between the terminal electrodes even when the pitch between the terminal electrodes is very small. This connector has a plurality of first terminal electrodes and a plurality of second terminal electrodes formed on a substrate, and has a function of converting the pitch between the first terminal electrodes and the second terminal electrodes. Further, this connector has a groove between the first terminal electrodes, and at least an insulating film on the edge of the substrate (see, for example, Patent Document 1).
JP 2002-110269 A

しかしながら、上記特許文献１を含む従来のコネクタでは、コネクタと接続対象物との接続においてボンディングツールなどによる加熱及び加圧処理を要している。この加熱及び加圧処理により、コネクタをなすフレキシブル基板が変形・膨張し、端子電極間のピッチ寸法などが変化してしまう。これにより、従来のコネクタでは、端子電極間の短絡が生じるおそれがあり、コネクタの微細化及び高信頼性化が阻害されているという問題点がある。   However, the conventional connector including the above-mentioned Patent Document 1 requires heating and pressurizing treatment with a bonding tool or the like in connection between the connector and the connection object. By this heating and pressurizing treatment, the flexible substrate constituting the connector is deformed and expanded, and the pitch dimension between the terminal electrodes changes. Thereby, in the conventional connector, there exists a possibility that the short circuit between terminal electrodes may arise, and there exists a problem that refinement | miniaturization and high reliability of a connector are inhibited.

また、フレキシブル基板を用いた従来のコネクタでは、端子ピッチが細密になるにつれて、そのフレキシブル基板製造における位置ずれ、接続時の歪みが無視できなくなる。すなわち、ＴＡＢ（Tape Automated Bonding）工法又はＣＯＦ（Chip on Film）工法などによるフレキシブル基板を用いた従来のコネクタでは、配線接続の微細化及び高信頼化に対応することが困難であるという問題点がある。   Moreover, in the conventional connector using a flexible substrate, as the terminal pitch becomes finer, positional displacement and distortion during connection in manufacturing the flexible substrate cannot be ignored. That is, the conventional connector using the flexible substrate by the TAB (Tape Automated Bonding) method or the COF (Chip on Film) method has a problem that it is difficult to cope with the miniaturization and high reliability of the wiring connection. is there.

本発明は、上記事情に鑑みてなされたものであり、半導体素子などに対しての配線接続の精度を向上させることができる半導体装置、半導体装置の製造方法および電子機器を提供することを目的とする。
また、本発明は、半導体素子などに対しての配線接続の精度及び配線パターンの形成精度を向上させることができ、さらにその配線パターンが容易に曲げられる部材からなる半導体装置、半導体装置の製造方法および電子機器を提供することを目的とする。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a semiconductor device, a semiconductor device manufacturing method, and an electronic apparatus that can improve the accuracy of wiring connection to a semiconductor element or the like. To do.
Further, the present invention can improve the accuracy of wiring connection and wiring pattern formation with respect to a semiconductor element and the like, and further, a semiconductor device comprising a member that can easily bend the wiring pattern, and a method of manufacturing the semiconductor device And an electronic device.

上記目的を達成するために、本発明の半導体装置の製造方法は、半導体素子を、凹部を有してなる型の該凹部に載置する素子載置工程と、前記半導体素子が前記型に載置された状態のままで、該半導体素子に接続されている配線パターンと接続対象の配線端子とを電気的に接合する接合工程とを有することを特徴とする。
本発明によれば、例えば、配線パターンと配線端子とを加熱及び加圧処理を用いて接合しても、その接合時の熱を型で分散放熱することができる。また、型の上で接合工程を行うので、接合箇所を型によって固定し易くなる。これらにより、本発明によれば、接合時における配線接続箇所及びその周辺部位について、熱膨張及び変形することを低減することができる。そこで、本発明は、配線パターン及び配線端子のピッチ寸法などが変化することを低減でき、半導体素子などに対しての配線接続の高精度化及び高信頼性化を実現することができる。 In order to achieve the above object, a method of manufacturing a semiconductor device according to the present invention includes an element placement step of placing a semiconductor element in a recess having a recess, and the semiconductor element is mounted on the mold. And a bonding step of electrically bonding the wiring pattern connected to the semiconductor element and the wiring terminal to be connected.
According to the present invention, for example, even when a wiring pattern and a wiring terminal are bonded using heating and pressure treatment, the heat at the time of bonding can be dispersed and dissipated by the mold. Further, since the joining process is performed on the mold, the joining portion is easily fixed by the mold. As a result, according to the present invention, it is possible to reduce thermal expansion and deformation of the wiring connection portion and its peripheral portion at the time of bonding. Therefore, the present invention can reduce changes in the wiring pattern and the pitch dimension of the wiring terminals, and can realize high precision and high reliability of wiring connection to a semiconductor element or the like.

また、本発明の半導体装置の製造方法は、前記型がセラミックス又はシリコンの線膨張係数以下の線膨張係数を有する材料からなることが好ましい。
本発明によれば、接合工程において接続箇所の固定台となりうる型自体が接続時の熱によって変形することを低減できる。そこで、本発明は、接合時において配線接続箇所及びその周辺部位が変形することを低減でき、より高精度な配線接続をすることができる。 In the method for manufacturing a semiconductor device of the present invention, it is preferable that the mold is made of a material having a linear expansion coefficient equal to or lower than that of ceramics or silicon.
ADVANTAGE OF THE INVENTION According to this invention, it can reduce that the type | mold itself which can become a fixing stand of a connection location in a joining process deform | transforms with the heat at the time of a connection. Therefore, the present invention can reduce the deformation of the wiring connection portion and its peripheral portion at the time of bonding, and can perform wiring connection with higher accuracy.

また、本発明の半導体装置の製造方法は、前記型が炭化珪素又はシリコンの熱伝導率以上の熱伝導率を有する材料からなることが好ましい。
本発明によれば、接合工程において生じる熱を、型によって効果的に放熱することができる。そこで、本発明は、接合時において配線接続箇所及びその周辺部位が変形することを低減でき、より高精度な配線接続をすることができる。 In the method for manufacturing a semiconductor device of the present invention, the mold is preferably made of silicon carbide or a material having a thermal conductivity equal to or higher than that of silicon.
According to the present invention, heat generated in the joining process can be effectively radiated by the mold. Therefore, the present invention can reduce the deformation of the wiring connection portion and its peripheral portion at the time of bonding, and can perform wiring connection with higher accuracy.

また、本発明の半導体装置の製造方法は、前記半導体素子の能動面を含む範囲に絶縁膜を配置する絶縁膜形成工程と、前記絶縁膜上に前記配線パターンを配置する配線パターン形成工程とを有し、前記絶縁膜形成工程及び配線パターン形成工程を、前記接合工程の前に行うことが好ましい。
本発明によれば、半導体素子上に直接配線パターンを形成するので、その配線パターンと半導体素子の電極などとの接続精度を向上させることができる。また、本発明においては、絶縁膜（有機膜など）の厚みをＴＡＢ工法又はＣＯＦ工法で用いられるフレキシブル基板の厚みと比較して、薄くすることも厚くすることもできる。さらに、絶縁膜を薄くしても、型による放熱及び位置固定などで、接続箇所が変形することを回避できる。そこで、本発明によれば、ＴＡＢ工法又はＣＯＦ工法を用いてフレキシブル基板上の配線パターンと半導体素子の電極とを接続する手法よりも、配線接続時の位置ずれ及び歪みなどを低減でき、より微細な配線接続を高い信頼性を持って実現することができる。
さらに、本発明は、例えば半導体素子を形成した後に、その半導体素子の能動面を含む範囲に有機膜を形成する。これにより、半導体素子の能動面上のみならず、その能動面から外周よりも外側の領域に至るまで延伸させて前記有機膜を形成することができる。そして、有機膜上には配線パターンを形成することができる。したがって、本発明によれば、配線パターン形成領域を半導体素子の能動面上からその外側まで広げることができ、配線パターンの線幅を大きくすることができる。そこで、本発明は、配線パターンを介して、半導体素子と接続対象とを簡便にかつ精密に接続することができる。また、半導体素子の外周よりも外側に配置された有機膜とその有機膜上に形成した配線パターンとは、可撓性に富む構造となる。これにより、本発明は、半導体素子と接続対象とを電気的に接続する接続部材を簡便に形成できるとともに、その接続部材が容易に曲げられる半導体装置を簡便に製造することができる。 The method for manufacturing a semiconductor device according to the present invention includes an insulating film forming step for disposing an insulating film in a range including an active surface of the semiconductor element, and a wiring pattern forming step for disposing the wiring pattern on the insulating film. Preferably, the insulating film forming step and the wiring pattern forming step are performed before the bonding step.
According to the present invention, since the wiring pattern is directly formed on the semiconductor element, the connection accuracy between the wiring pattern and the electrode of the semiconductor element can be improved. In the present invention, the thickness of the insulating film (such as an organic film) can be made thinner or thicker than the thickness of the flexible substrate used in the TAB method or the COF method. Furthermore, even if the insulating film is made thin, it is possible to avoid deformation of the connection part due to heat radiation and position fixing by the mold. Therefore, according to the present invention, positional displacement and distortion at the time of wiring connection can be reduced and finer than the method of connecting the wiring pattern on the flexible substrate and the electrode of the semiconductor element by using the TAB method or the COF method. Wiring connection can be realized with high reliability.
Further, in the present invention, for example, after forming a semiconductor element, an organic film is formed in a range including the active surface of the semiconductor element. Accordingly, the organic film can be formed by extending not only on the active surface of the semiconductor element but also from the active surface to a region outside the outer periphery. A wiring pattern can be formed on the organic film. Therefore, according to the present invention, the wiring pattern formation region can be extended from the active surface of the semiconductor element to the outside thereof, and the line width of the wiring pattern can be increased. Therefore, according to the present invention, the semiconductor element and the connection target can be easily and precisely connected via the wiring pattern. In addition, the organic film disposed outside the outer periphery of the semiconductor element and the wiring pattern formed on the organic film have a highly flexible structure. Accordingly, the present invention can easily form a connection member that electrically connects a semiconductor element and a connection target, and can easily manufacture a semiconductor device in which the connection member is easily bent.

また、本発明の半導体装置の製造方法は、前記絶縁膜が有機膜からなり、前記絶縁膜形成工程及び配線パターン形成工程では、前記有機膜及び配線パターンの一部を前記半導体素子の外周からはみ出すように配置することが好ましい。
本発明によれば、半導体素子の外周からはみ出した有機膜及び配線パターンにより、半導体素子と接続対象とを電気的に接続することができる。さらに、半導体素子の外周からはみ出した有機膜及び配線パターンは、可撓性に富む配線構造となる。そこで、本発明は、半導体素子と接続対象とを電気的に接続する接続構造を有するとともに、その接続構造が容易に曲げられる半導体装置を簡便に製造することができる。したがって、本発明は、接続対象に対する半導体素子の配置について、設計自由度を向上させることができ、半導体素子を用いた装置についてのコンパクト化及びデザインの向上化を促進させることができる。 In the semiconductor device manufacturing method of the present invention, the insulating film is made of an organic film, and in the insulating film forming step and the wiring pattern forming step, part of the organic film and the wiring pattern protrudes from the outer periphery of the semiconductor element. It is preferable to arrange in such a manner.
ADVANTAGE OF THE INVENTION According to this invention, a semiconductor element and a connection object can be electrically connected by the organic film and wiring pattern which protruded from the outer periphery of the semiconductor element. Further, the organic film and the wiring pattern protruding from the outer periphery of the semiconductor element have a wiring structure rich in flexibility. Therefore, the present invention can easily manufacture a semiconductor device having a connection structure for electrically connecting a semiconductor element and a connection target, and the connection structure being easily bent. Therefore, the present invention can improve the degree of design freedom with respect to the arrangement of the semiconductor elements with respect to the connection target, and can promote the downsizing of the apparatus using the semiconductor elements and the improvement of the design.

また、本発明の半導体装置の製造方法は、前記絶縁膜形成工程が、前記半導体素子を前記型の凹部に載置した状態で行うとともに、該半導体素子の露出面の少なくとも一部及び該型の上面の少なくとも一部に、前記有機膜を配置する工程を有することが好ましい。
本発明によれば、例えば、半導体素子の上面と型の上面とが同レベルとなるように、型の凹部に半導体素子を載置する。そして、例えば、半導体素子及び型の上面に有機材料を塗布し、次いでその有機材料を硬化させることで、前記有機膜を形成することができる。すなわち、半導体素子上からその半導体素子上よりも外側まで延びた有機膜を簡便に且つ精密に形成することができる。
ここで、型における凹部の深さと半導体素子の厚みとが一致しているのが好ましい。このようにすると、半導体素子の露出面と型の上面とのレベルが一致し、前記有機膜及び配線パターンに段差が生じることを回避でき、断線等が生じにくいより高性能な配線構造を形成することができる。
また、型における凹部の平面形状（縦横の大きさ）は、半導体素子の平面形状よりも若干、大きいことが好ましい。このようにすると、半導体素子を型の凹部に簡便に載置できるとともに、その凹部から半導体素子を簡便に取り出すことができる。 In the method for manufacturing a semiconductor device of the present invention, the insulating film forming step is performed in a state where the semiconductor element is placed in the recess of the mold, and at least a part of the exposed surface of the semiconductor element and the mold It is preferable to have a step of disposing the organic film on at least a part of the upper surface.
According to the present invention, for example, the semiconductor element is placed in the concave portion of the mold such that the upper surface of the semiconductor element and the upper surface of the mold are at the same level. For example, the organic film can be formed by applying an organic material to the upper surfaces of the semiconductor element and the mold and then curing the organic material. That is, an organic film extending from the semiconductor element to the outside of the semiconductor element can be easily and precisely formed.
Here, it is preferable that the depth of the concave portion in the mold matches the thickness of the semiconductor element. In this way, the level of the exposed surface of the semiconductor element and the upper surface of the mold coincide with each other, and it is possible to avoid a step in the organic film and the wiring pattern, thereby forming a higher performance wiring structure that is less likely to cause disconnection or the like. be able to.
Moreover, it is preferable that the planar shape (vertical and horizontal sizes) of the recess in the mold is slightly larger than the planar shape of the semiconductor element. In this way, the semiconductor element can be easily placed in the recess of the mold, and the semiconductor element can be easily taken out from the recess.

また、本発明の半導体装置の製造方法は、前記絶縁膜形成工程の前に、前記半導体素子に電極を形成し、前記絶縁膜形成工程では、前記電極が露出するように前記有機膜を配置し、前記配線パターン形成工程は、前記電極上及び絶縁膜上に、前記配線パターンをなす金属膜を被覆する金属膜被覆工程を有することが好ましい。
本発明によれば、半導体素子の電極と配線パターンとを電気的に接続して、その他の部分がショートすることを有機膜で防ぐ構造の半導体装置を簡便にかつ高精度に形成することができる。また、本発明は、金属膜からなる低抵抗な配線パターンを簡便に形成することができる。 In the semiconductor device manufacturing method of the present invention, an electrode is formed on the semiconductor element before the insulating film forming step, and the organic film is disposed so that the electrode is exposed in the insulating film forming step. The wiring pattern forming step preferably includes a metal film coating step of coating the metal film forming the wiring pattern on the electrode and the insulating film.
According to the present invention, it is possible to easily and accurately form a semiconductor device having a structure in which an electrode and a wiring pattern of a semiconductor element are electrically connected and other parts are prevented from being short-circuited by an organic film. . Moreover, the present invention can easily form a low-resistance wiring pattern made of a metal film.

また、本発明の半導体装置の製造方法は、前記配線パターン形成工程が、前記金属膜の一部をエッチングして配線パターンを形成するエッチング工程を有することが好ましい。
本発明によれば、前記配線パターンについて、従来からあるフォト・エッチング装置などを用いて簡便に且つ高精度に形成できる。 In the semiconductor device manufacturing method of the present invention, it is preferable that the wiring pattern forming step includes an etching step of forming a wiring pattern by etching a part of the metal film.
According to the present invention, the wiring pattern can be easily and accurately formed using a conventional photo-etching apparatus or the like.

また、本発明の半導体装置の製造方法は、前記接合工程の後に、前記半導体素子を前記型から剥離する離型工程を有することが好ましい。
本発明によれば、型を用いて高精度に配線パターンを配線端子に接合した後に、その型を取り外す。そこで、本発明は、配線接続の高精度化及び高信頼性化を実現しながら、配線接続構造の薄型化、フレキシブル化及びコンパクト化をも実現することができる。 Moreover, it is preferable that the manufacturing method of the semiconductor device of this invention has a mold release process which peels the said semiconductor element from the said mold | type after the said joining process.
According to the present invention, after a wiring pattern is bonded to a wiring terminal with high accuracy using a mold, the mold is removed. Therefore, the present invention can realize thinning, flexibility, and compactness of the wiring connection structure while realizing high precision and high reliability of the wiring connection.

また、本発明の半導体装置の製造方法は、前記接合工程において、異方性導電膜、導電接着剤、金属圧着、共晶金属接続のいずれかを用いて前記接合をするとともに、該接合の部位について加熱及び加圧処理を行うことが好ましい。
本発明によれば、配線パターンについての電気的な接続を、加熱及び加圧処理を用いた各種手法により、信頼性高くかつ精密に実行することができる。また、本発明は、配線接続構造をなす配線パターン及び有機膜を非常に薄くしても、かかる電気的な接続を信頼性高くかつ精密に実行することができる。 In the method for manufacturing a semiconductor device according to the present invention, in the bonding step, the bonding is performed using any one of an anisotropic conductive film, a conductive adhesive, metal crimping, and a eutectic metal connection, and the bonding portion. It is preferable to heat and pressurize about.
According to the present invention, electrical connection of wiring patterns can be performed with high reliability and precision by various methods using heating and pressurizing processes. Further, according to the present invention, even if the wiring pattern and the organic film forming the wiring connection structure are very thin, such electrical connection can be performed with high reliability and precision.

また、本発明の半導体装置の製造方法は、前記型における凹部の平面形状が前記半導体素子の平面形状よりも若干大きく、該半導体素子が該凹部に載置されたときに、該凹部の側面と該半導体素子の側面との間に隙間が生じ、前記絶縁膜形成工程では、前記隙間についても前記絶縁膜を配置することが好ましい。
本発明によれば、半導体素子の側面をも絶縁膜（有機膜）で覆うことができ、より信頼性の高い半導体装置を製造することができる。 Further, in the method for manufacturing a semiconductor device of the present invention, the planar shape of the recess in the mold is slightly larger than the planar shape of the semiconductor element, and when the semiconductor element is placed in the recess, the side surface of the recess It is preferable that a gap is formed between the semiconductor element and the side surface of the semiconductor element, and in the insulating film forming step, the insulating film is also disposed for the gap.
According to the present invention, the side surface of the semiconductor element can be covered with the insulating film (organic film), and a more reliable semiconductor device can be manufactured.

上記目的を達成するために、本発明の半導体装置は、前記半導体装置の製造方法を用いて製造されたことを特徴とする。
本発明によれば、配線接合時の熱を型で放熱できるので、高精度な配線接続構造を有した半導体装置を提供することができる。また、本発明は、半導体素子上に直接配線パターンを配置しているので、その配線パターンと半導体素子の電極などとの接続精度を向上させることもできる。また、本発明においては、有機膜の厚みをＴＡＢ工法又はＣＯＦ工法で用いられるフレキシブル基板の厚みと比較して、薄くすることができる。そこで、本発明によれば、ＴＡＢ工法又はＣＯＦ工法を用いてフレキシブル基板上の配線パターンと半導体素子の電極とを接続する構成よりも、配線接続時の位置ずれ及び歪みなどを低減でき、より微細な配線接続を高い信頼性を持って実現することができる。
また、本発明によれば、有機膜及び配線パターンが半導体素子と接続対象とを電気的に接続する接続部材となる。そこで、本発明は、容易に曲げられる接続部材を備えた半導体装置を簡便に提供することができる。 In order to achieve the above object, a semiconductor device of the present invention is manufactured using the method for manufacturing a semiconductor device.
According to the present invention, heat at the time of wiring bonding can be radiated by a mold, and therefore a semiconductor device having a highly accurate wiring connection structure can be provided. In the present invention, since the wiring pattern is directly arranged on the semiconductor element, the connection accuracy between the wiring pattern and the electrode of the semiconductor element can be improved. In the present invention, the thickness of the organic film can be reduced as compared with the thickness of the flexible substrate used in the TAB method or the COF method. Therefore, according to the present invention, it is possible to reduce misalignment and distortion at the time of wiring connection and to achieve a finer structure than the configuration in which the wiring pattern on the flexible substrate and the electrode of the semiconductor element are connected using the TAB method or the COF method. Wiring connection can be realized with high reliability.
Moreover, according to this invention, an organic film and a wiring pattern become a connection member which electrically connects a semiconductor element and a connection object. Therefore, the present invention can easily provide a semiconductor device including a connection member that can be easily bent.

上記目的を達成するために、本発明の半導体装置は、半導体素子と、前記半導体素子の能動面を含む範囲上に配置された絶縁性を有する有機膜と、前記有機膜上に配置された配線パターンと、前記配線パターンに電気的に接合された配線端子を有する接続対象（表示体など）とを有し、前記有機膜及び配線パターンの一部は、前記半導体素子の外周からはみ出しており、前記有機膜の一部は、前記半導体素子の側面にも配置されていることを特徴とする。
本発明によれば、有機膜及び配線パターンが半導体素子と接続対象とを電気的に接続する接続部材となる。そこで、本発明は、容易に曲げられる接続部材を備えた半導体装置を簡便に製造することができる。また、本発明は、配線パターンがショートすることを有機膜により回避することができる。そして、有機膜は可撓性に富むとともに、非常に薄くすることも容易である。そこで本発明は、ショートなどの発生を回避しながら微細に形成することができ、且つ、容易に曲げられる接続部材を備えた半導体装置を簡便に製造することができる。さらに、本発明は、半導体素子の側面をも有機膜で覆われているので、かかる側面でのショートなども回避でき、より信頼性の高い半導体装置を提供することができる。 In order to achieve the above object, a semiconductor device according to the present invention includes a semiconductor element, an insulating organic film disposed on a range including an active surface of the semiconductor element, and a wiring disposed on the organic film. A connection target (display body or the like) having a pattern and a wiring terminal electrically joined to the wiring pattern, and a part of the organic film and the wiring pattern protrudes from the outer periphery of the semiconductor element, A part of the organic film is also disposed on a side surface of the semiconductor element.
According to the present invention, the organic film and the wiring pattern serve as a connection member that electrically connects the semiconductor element and the connection target. Therefore, the present invention can easily manufacture a semiconductor device including a connection member that can be easily bent. Further, according to the present invention, it is possible to prevent the wiring pattern from being short-circuited by the organic film. The organic film is rich in flexibility and can be easily made very thin. Accordingly, the present invention can easily manufacture a semiconductor device including a connection member that can be finely formed while avoiding occurrence of a short circuit and the like and can be easily bent. Further, according to the present invention, since the side surface of the semiconductor element is also covered with the organic film, a short circuit on the side surface can be avoided, and a more reliable semiconductor device can be provided.

上記目的を達成するために、本発明の電子機器は、前記半導体装置を有してなることを特徴とする。
本発明によれば、絶縁膜（有機膜）上に形成された配線パターンからなる接続部材であって、半導体素子と接続対象とを精密に電気的に接続できるとともに、折り曲げ可能な接続部材を有する電子機器を、簡便に提供することができる。そこで、本発明によれば、半導体素子などの配置自由度が大きくなり、よりコンパクトな電子機器又はデザインの自由度が大きい電子機器を簡便に且つ低コストで提供することができる。 In order to achieve the above object, an electronic apparatus according to the present invention includes the semiconductor device.
According to the present invention, there is provided a connection member made of a wiring pattern formed on an insulating film (organic film), which can electrically connect a semiconductor element and a connection target precisely and can be bent. Electronic devices can be provided simply. Therefore, according to the present invention, it is possible to provide a more compact electronic device or an electronic device with a large degree of design simplicity and at low cost by increasing the degree of freedom of arrangement of semiconductor elements and the like.

また、本発明の電子機器は、前記接続対象が表示体、静電アクチュエータ、圧電アクチュエータのいずれかであることが好ましい。
本発明によれば、半導体素子などと表示部、静電アクチュエータ又は圧電アクチュエータなどとの位置関係及び向きなどの設計自由度が大きくなる。そこで、本発明は、表示部又は各種アクチュエータを有してなる電子機器であって、信頼性が高くコンパクトでデザイン的に優れた電子機器を簡便に且つ低コストで提供することができる。したがって、本発明は、例えば、コンパクトでデザイン的に優れ、かつ不具合が生じ難くて信頼性の高いインクジェットプリンタを、簡便に且つ低コストで提供することができる。 In the electronic device of the present invention, it is preferable that the connection target is any one of a display body, an electrostatic actuator, and a piezoelectric actuator.
According to the present invention, the degree of freedom in design such as the positional relationship and orientation between a semiconductor element or the like and a display unit, an electrostatic actuator or a piezoelectric actuator is increased. Accordingly, the present invention can provide an electronic device having a display unit or various actuators, which is highly reliable, compact, and excellent in design, at a low cost. Therefore, the present invention can provide, for example, an inkjet printer that is compact, excellent in design, less prone to defects, and highly reliable, at a low cost.

以下、本発明の実施形態に係る半導体装置及びその製造方法について、図面を参照して説明する。   Hereinafter, a semiconductor device and a manufacturing method thereof according to embodiments of the present invention will be described with reference to the drawings.

（半導体装置の製造方法）
図１から図３は、本発明の実施形態に係る半導体装置の製造方法の一例を示す模式断面図である。また、図３は、本発明の実施形態に係る半導体装置を示している。 (Method for manufacturing semiconductor device)
1 to 3 are schematic cross-sectional views illustrating an example of a method for manufacturing a semiconductor device according to an embodiment of the present invention. FIG. 3 shows a semiconductor device according to the embodiment of the present invention.

先ず、半導体素子１を製造する。半導体素子１は、半導体チップであり、シリコン半導体及び化合物半導体のどちらからなるものでもよい。本実施形態では、半導体素子１が表示体の駆動用集積回路をなすものとする。半導体素子１の製造方法としては、各種の製法を用いることができる。例えば、半導体ウエハ上に、トランジスタ、コンデンサ、抵抗、配線などを形成して複数組の集積回路を形成する。その後、その半導体ウエハを碁盤の目のように設定したダイシングラインに沿って切断することで、長方形の半導体チップをなす半導体素子１を形成する。   First, the semiconductor element 1 is manufactured. The semiconductor element 1 is a semiconductor chip and may be made of either a silicon semiconductor or a compound semiconductor. In the present embodiment, it is assumed that the semiconductor element 1 forms an integrated circuit for driving a display body. As a manufacturing method of the semiconductor element 1, various manufacturing methods can be used. For example, a plurality of sets of integrated circuits are formed by forming transistors, capacitors, resistors, wirings, and the like over a semiconductor wafer. Then, the semiconductor element 1 which makes a rectangular semiconductor chip is formed by cutting the semiconductor wafer along a dicing line set like a grid.

この半導体素子１の形成工程では、半導体素子１の能動面に電極２も形成する。電極２は、半導体素子１に形成されている表示体の駆動用集積回路の入出力端子をなすものである。また半導体素子１の形成工程において、電極２上に金属膜３を形成してもよい。この金属膜３を形成することで、後工程で形成される配線パターン５と電極２との密着強度を高めることができ、その密着強度の経年劣化も抑えることができる。半導体素子１に形成する複数の電極２の配置は、例えば４０μｍピッチとする。   In the process of forming the semiconductor element 1, the electrode 2 is also formed on the active surface of the semiconductor element 1. The electrode 2 serves as an input / output terminal of an integrated circuit for driving a display formed in the semiconductor element 1. In the step of forming the semiconductor element 1, the metal film 3 may be formed on the electrode 2. By forming the metal film 3, the adhesion strength between the wiring pattern 5 and the electrode 2 formed in a later process can be increased, and deterioration of the adhesion strength over time can be suppressed. The arrangement of the plurality of electrodes 2 formed on the semiconductor element 1 is, for example, 40 μm pitch.

また、上記半導体素子１の製造とは別に、凹部を有してなる型１０を製造する。型１０は、セラミックス又はシリコンなどの線膨張係数の小さい材料からなることが好ましい。また、型１０は、炭化珪素又はシリコンなどの熱伝導率の大きい材料からなることが好ましい。したがって、型１０は、シリコン、セラミックス、炭化珪素などからなるものとする。   In addition to the manufacture of the semiconductor element 1, the mold 10 having a recess is manufactured. The mold 10 is preferably made of a material having a small linear expansion coefficient such as ceramics or silicon. The mold 10 is preferably made of a material having a high thermal conductivity such as silicon carbide or silicon. Therefore, the mold 10 is made of silicon, ceramics, silicon carbide or the like.

そして、型１０の凹部に半導体素子１を載置する。このとき半導体素子１の能動面が露出されるようにその能動面を上向き（図面上方向き）にして載置する（素子載置工程、図１（ａ）。   Then, the semiconductor element 1 is placed in the recess of the mold 10. At this time, the active surface of the semiconductor element 1 is placed so that the active surface is exposed upward (upward in the drawing) (element placement step, FIG. 1A).

型１０の凹部の深さは、予め、半導体素子１の厚みとほぼ同一としておく。これにより型１０の凹部に半導体素子１を載置したとき、半導体素子１の能動面の高さと型１０の表面の高さがほぼ等しくなる。また、型１０の凹部の平面形状（縦横の大きさ）は、半導体素子の外形よりも０．０１ｍｍから０．２ｍｍ位だけ大きいことが好ましい。このようにすると、型１０の凹部に半導体素子１を載置し易くなるとともに、後工程により、半導体素子１の側面に有機膜（絶縁膜）が形成でき、図３に示す樹脂補強部４Ａを形成することができる。   The depth of the concave portion of the mold 10 is set to be approximately the same as the thickness of the semiconductor element 1 in advance. Thus, when the semiconductor element 1 is placed in the recess of the mold 10, the height of the active surface of the semiconductor element 1 and the height of the surface of the mold 10 are substantially equal. The planar shape (vertical and horizontal sizes) of the concave portion of the mold 10 is preferably larger by about 0.01 mm to 0.2 mm than the outer shape of the semiconductor element. In this way, the semiconductor element 1 can be easily placed in the recess of the mold 10, and an organic film (insulating film) can be formed on the side surface of the semiconductor element 1 by a subsequent process, and the resin reinforcing portion 4A shown in FIG. Can be formed.

さらに、型１０の表面（露出面全体）は、フッ素樹脂加工が施されていることが好ましい。このフッ素樹脂加工により、型１０に対して半導体素子１など（有機膜４及び配線パターン５を含む）を着脱し易くなる。なお、半導体素子１の載置容易性の観点より型１０の凹部の断面はテーパ形状としてもよい。   Furthermore, the surface of the mold 10 (entire exposed surface) is preferably subjected to fluororesin processing. By this fluororesin processing, the semiconductor element 1 and the like (including the organic film 4 and the wiring pattern 5) can be easily attached to and detached from the mold 10. From the viewpoint of ease of mounting the semiconductor element 1, the cross section of the concave portion of the mold 10 may be tapered.

次いで、型１０に載置された半導体素子１の電極２上に、金属膜３を形成する（図１（ｂ））。
この金属膜３の形成は、上記のように半導体ウエハにおける半導体素子１の製造工程で行ってもよい。 Next, a metal film 3 is formed on the electrode 2 of the semiconductor element 1 placed on the mold 10 (FIG. 1B).
The formation of the metal film 3 may be performed in the manufacturing process of the semiconductor element 1 in the semiconductor wafer as described above.

次いで、型１０に載置された半導体素子１の能動面を含む型１０の表面全体に、ポリイミドの被覆をすることで、絶縁性を有する有機膜４を形成する（絶縁膜形成工程、図１（ｃ））。
ここで、ポリイミドの代わりに、ポリエステル、ウレタン、液晶ポリマのいずれかを用いてもよい。また、有機膜４の代わりに、絶縁性及び可撓性を有する絶縁膜を、半導体素子１の能動面を含む型１０の表面全体に形成してもよい。上記有機膜４の形成では、例えばスピンナ又はコータなどの塗布装置を用いてもよい。そして、有機膜４の厚みは、例えば５μｍから３０μｍとすることができが、望ましくは２０μｍ以下とする。有機膜４の厚みの一例としては、１２μｍとする。 Next, the entire surface of the mold 10 including the active surface of the semiconductor element 1 placed on the mold 10 is coated with polyimide to form an organic film 4 having an insulating property (insulating film forming process, FIG. 1). (C)).
Here, any of polyester, urethane, and liquid crystal polymer may be used instead of polyimide. Further, instead of the organic film 4, an insulating film having insulating properties and flexibility may be formed on the entire surface of the mold 10 including the active surface of the semiconductor element 1. In the formation of the organic film 4, for example, a coating apparatus such as a spinner or a coater may be used. The thickness of the organic film 4 can be, for example, 5 μm to 30 μm, and is preferably 20 μm or less. An example of the thickness of the organic film 4 is 12 μm.

そして、上記のように有機膜４を形成することで、その有機膜４の一部が半導体素子１の外周からはみ出すような構造を形成することができる。また、このような有機膜４の形成によれば、型１０の凹部の側面と半導体素子１の側面との隙間にもポリイミドなどが侵入して、半導体素子１の側面をも覆うように有機膜４を形成することができる。すなわち図３に示す樹脂補強部４Ａを形成することができる。これにより、半導体素子１の側面での短絡などを樹脂補強部４Ａで回避することができ、より信頼性の高い半導体装置を製造することができる。   Then, by forming the organic film 4 as described above, a structure in which a part of the organic film 4 protrudes from the outer periphery of the semiconductor element 1 can be formed. Further, according to the formation of the organic film 4, the organic film is formed so that polyimide or the like enters the gap between the side surface of the recess of the mold 10 and the side surface of the semiconductor element 1 and covers the side surface of the semiconductor element 1. 4 can be formed. That is, the resin reinforcing portion 4A shown in FIG. 3 can be formed. Thereby, a short circuit or the like on the side surface of the semiconductor element 1 can be avoided by the resin reinforcing portion 4A, and a more reliable semiconductor device can be manufactured.

次いで、有機膜４における電極２の上方に位置する部分をエッチングにより除去して、その有機膜４に電極２（金属膜３）まで貫通する穴部４’を形成する（図１（ｄ））。
この穴部４’の形成は、レーザを用いた穿孔加工で行ってもよい。また、穴部４’を形成した後に、電極２（又は金属膜３）の露出面上及び有機膜４上の不純物を除去する不純物除去工程を行ってもよい。これにより、電極２（又は金属膜３）及び有機膜４の密着力を増加させることができ、後工程で形成される配線パターン５が電極２又は有機膜４から剥離することなども回避することができる。 Next, a portion of the organic film 4 located above the electrode 2 is removed by etching, and a hole 4 ′ penetrating to the electrode 2 (metal film 3) is formed in the organic film 4 (FIG. 1D). .
The hole 4 ′ may be formed by drilling using a laser. Further, after forming the hole 4 ′, an impurity removal step of removing impurities on the exposed surface of the electrode 2 (or the metal film 3) and the organic film 4 may be performed. As a result, the adhesion between the electrode 2 (or the metal film 3) and the organic film 4 can be increased, and the wiring pattern 5 formed in a later process can be prevented from being peeled off from the electrode 2 or the organic film 4. Can do.

次いで、有機膜４の表面及び電極２（金属膜３）の露出面の全体に、金属膜５ａを被覆する（金属膜被覆工程、図１（ｅ））。
この金属膜５ａの配置は、スパッタなどを用いて行うことができる。金属膜５ａは、クロム又はニッケルなどの金属からなる膜である。また、金属膜被覆工程では、金属膜５ａの上にメッキなどで金属層を積層する金属積層工程を行うことが好ましい。金属膜５ａと金属層とを合わせた厚みは例えば９μｍとする。 Next, the surface of the organic film 4 and the entire exposed surface of the electrode 2 (metal film 3) are coated with the metal film 5a (metal film coating step, FIG. 1 (e)).
The metal film 5a can be arranged using sputtering or the like. The metal film 5a is a film made of a metal such as chromium or nickel. In the metal film coating step, it is preferable to perform a metal lamination step of laminating a metal layer on the metal film 5a by plating or the like. The total thickness of the metal film 5a and the metal layer is, for example, 9 μm.

次いで、フォト・エッチング処理により金属膜５ａ（及び金属層）をエッチングして、配線パターン５を形成する（エッチング工程、図１（ｆ））。
すなわち、上記金属膜５ａのエッチングにより、有機膜４上に配線パターン５が形成される。その有機膜４上に形成された配線パターン５は、半導体素子１の能動面からその半導体素子１の外周の外側まで延伸された配線構造となり、可撓性に富む配線構造となる。また、配線パターン５の露出部分に金メッキを施すことで、配線パターン５の酸化を防止する構成としてもよい。図１（ｆ）に示すように有機膜４上に配線パターン５を形成する工程までが、本発明に係る配線パターン形成工程に該当する。 Next, the metal film 5a (and the metal layer) is etched by a photo-etching process to form a wiring pattern 5 (etching process, FIG. 1 (f)).
That is, the wiring pattern 5 is formed on the organic film 4 by etching the metal film 5a. The wiring pattern 5 formed on the organic film 4 has a wiring structure extending from the active surface of the semiconductor element 1 to the outside of the outer periphery of the semiconductor element 1, and has a flexible wiring structure. Moreover, it is good also as a structure which prevents the oxidation of the wiring pattern 5 by giving gold plating to the exposed part of the wiring pattern 5. FIG. The process up to the step of forming the wiring pattern 5 on the organic film 4 as shown in FIG. 1F corresponds to the wiring pattern forming process according to the present invention.

次いで、半導体素子１が型１０に載置された図１（ｆ）の状態のままで、その半導体素子１に接続されている配線パターン５と接続対象の配線端子とを電気的に接合する（接合工程、図２）。
本実施形態では、接続対象として、表示体２０と外部基板３０とを一例として挙げている。表示体２０は、例えば液晶パネル、プラズマ・ディスプレイ・パネル又は有機ＥＬ（エレクトロルミネッセンス）パネルなどをなすものである。半導体素子１は、表示体２０を駆動する駆動用集積回路をなす。外部基板３０は、表示体２０に表示させる画像を規定する映像信号などを出力するものである。外部基板３０には配線３１が設けられており、その配線３１上にはバンプをなす球状半田６が設けられている。 Next, the wiring pattern 5 connected to the semiconductor element 1 and the wiring terminal to be connected are electrically joined while the semiconductor element 1 is placed on the mold 10 as shown in FIG. Joining process, FIG. 2).
In this embodiment, the display body 20 and the external substrate 30 are exemplified as connection targets. The display body 20 is, for example, a liquid crystal panel, a plasma display panel, an organic EL (electroluminescence) panel, or the like. The semiconductor element 1 forms a driving integrated circuit that drives the display body 20. The external substrate 30 outputs a video signal that defines an image to be displayed on the display body 20. A wiring 31 is provided on the external substrate 30, and a spherical solder 6 that forms a bump is provided on the wiring 31.

そして、配線パターン５と表示体２０との電気的接合は、次のように行う。表示体２０の入出力端子のピッチは例えば３５μｍとする。ここで、半導体素子１に接続されている配線パターン５における表示体２０の入出力端子に接続される部分の配線ピッチは、表示体２０の入出力端子のピッチに整合されている。そして、配線パターン５と表示体２０の入出力端子との接続手段７としては、異方性導電膜を用いることができる。具体的には、半導体素子１が型１０に載置された図１（ｆ）の状態のままで、その半導体素子１に接続されている配線パターン５と表示体２０の入出力端子とを対向させ、その配線パターン５と入出力端子との間に異方性導電膜を挟持させる。そして、表示体２０における入出力端子の形成面の逆側面（又は型１０の底面（図面の上方）より、異方性導電膜の温度が約１６０℃から２３０℃となるように加熱及び加圧する。   Then, the electrical connection between the wiring pattern 5 and the display body 20 is performed as follows. The pitch of the input / output terminals of the display body 20 is set to 35 μm, for example. Here, the wiring pitch of the portion connected to the input / output terminals of the display body 20 in the wiring pattern 5 connected to the semiconductor element 1 is matched to the pitch of the input / output terminals of the display body 20. An anisotropic conductive film can be used as the connection means 7 between the wiring pattern 5 and the input / output terminals of the display body 20. Specifically, the wiring pattern 5 connected to the semiconductor element 1 and the input / output terminal of the display body 20 are opposed to each other while the semiconductor element 1 is placed on the mold 10 as shown in FIG. An anisotropic conductive film is sandwiched between the wiring pattern 5 and the input / output terminal. Then, the anisotropic conductive film is heated and pressurized so that the temperature of the anisotropic conductive film is about 160 ° C. to 230 ° C. from the opposite side of the input / output terminal formation surface of the display body 20 (or from the bottom of the mold 10 (upward in the drawing)). .

これで異方性導電膜中の導電粒子により、表示体２０の入出力端子と配線パターン５との電気的接続がなされる。ここで、上記接合時の熱は型１０によって良好に放熱されることとなり、配線パターン５及び有機膜４の寸法変化及び変形が回避される。また、配線パターン５と表示体２０の入出力端子との接続手段７としては、導電接着剤、金属圧着、共晶金属接続などを用いることもできる。   Thus, the input / output terminals of the display body 20 and the wiring pattern 5 are electrically connected by the conductive particles in the anisotropic conductive film. Here, the heat at the time of joining is radiated well by the mold 10, and dimensional change and deformation of the wiring pattern 5 and the organic film 4 are avoided. Further, as the connection means 7 between the wiring pattern 5 and the input / output terminals of the display body 20, a conductive adhesive, metal crimping, eutectic metal connection, or the like can be used.

外部基板３０の配線３１と半導体素子１の配線パターン５との接合も、半導体素子１が型１０に載置された図１（ｆ）の状態のままで、配線パターン５と配線３１上の球状半田６とを接触され、その球状半田を加熱することで行う。これにより、配線パターン５が球状半田６を介して配線３１に電気的に接合する。この接合時の熱も、型１０によって良好に放熱され、配線パターン５及び有機膜４の寸法変化及び変形が回避される。   The connection between the wiring 31 of the external substrate 30 and the wiring pattern 5 of the semiconductor element 1 is also a spherical shape on the wiring pattern 5 and the wiring 31 with the semiconductor element 1 remaining in the state of FIG. The contact is made with the solder 6 and the spherical solder is heated. Thereby, the wiring pattern 5 is electrically joined to the wiring 31 via the spherical solder 6. The heat at the time of joining is also well radiated by the mold 10, and dimensional change and deformation of the wiring pattern 5 and the organic film 4 are avoided.

これらの接合工程により、外部基板３０から出力された映像信号などが半導体素子１に伝わり、半導体素子１内で映像信号に基づいて生成された駆動信号が表示体２０に伝わることとなる。そして、表示体２０は映像信号に応じた画像を表示できることとなる。   Through these bonding processes, a video signal or the like output from the external substrate 30 is transmitted to the semiconductor element 1, and a drive signal generated based on the video signal in the semiconductor element 1 is transmitted to the display body 20. The display body 20 can display an image corresponding to the video signal.

次いで、有機膜４及び配線パターン５とともに半導体素子１を、型１０から取り出す（離型工程、図３）。
この離型工程により、図３に示す本実施形態の半導体装置１００が完成する。離型工程は、圧縮空気を所望箇所（半導体素子１の側面と型１０の凹部の側面との隙間など）に吹き付けるエアーナイフを用いて行うことができる。また、型１０の凹部の底面に貫通孔を設けておき、その貫通孔に棒状部材を差し込んで半導体素子１を突き上げることで、離型工程を実行してもよい。また、電磁石などを用いて、半導体素子１、有機膜４又は配線パターン５に電磁力を作用させることで、離型工程を実行してもよい。 Next, the semiconductor element 1 is taken out of the mold 10 together with the organic film 4 and the wiring pattern 5 (mold release step, FIG. 3).
By this release process, the semiconductor device 100 of this embodiment shown in FIG. 3 is completed. The mold release step can be performed using an air knife that blows compressed air to a desired location (such as a gap between the side surface of the semiconductor element 1 and the side surface of the recess of the mold 10). Alternatively, the mold releasing step may be performed by providing a through hole in the bottom surface of the concave portion of the mold 10 and inserting a rod-like member into the through hole to push up the semiconductor element 1. Moreover, you may perform a mold release process by making an electromagnetic force act on the semiconductor element 1, the organic film 4, or the wiring pattern 5 using an electromagnet.

これらにより、本実施形態によれば、配線パターン５と表示体２０の入出力端子などとを加熱及び加圧処理を用いて接合しても、その接合時の熱を型１０で放熱することができる。また、型１０の上に接合箇所を置いて接合工程を行うので、接合箇所を型１０によって固定し易くなる。したがって、本実施形態によれば、接合時における配線接続箇所及びその周辺部位について、熱膨張及び変形することを低減することができる。そこで本実施形態は、配線パターン５及び入出力端子のピッチ寸法などが変化することを低減でき、半導体素子１などに対しての配線接続の高精度化及び高信頼性化を実現することができる。   Thus, according to the present embodiment, even when the wiring pattern 5 and the input / output terminals of the display body 20 are joined using heating and pressurizing processes, the heat at the time of joining can be dissipated by the mold 10. it can. In addition, since the joining step is performed on the mold 10, it becomes easy to fix the joining portion with the mold 10. Therefore, according to this embodiment, it is possible to reduce thermal expansion and deformation of the wiring connection portion and its peripheral portion at the time of bonding. Therefore, the present embodiment can reduce changes in the wiring pattern 5 and the pitch dimensions of the input / output terminals, and can realize high precision and high reliability of wiring connection to the semiconductor element 1 and the like. .

本実施形態によれば、半導体素子１上に直接配線パターン５を形成するので、その配線パターン５と半導体素子１の電極２などとの接続精度を向上させることができる。また、本実施形態においては、有機膜４の厚みをＴＡＢ工法又はＣＯＦ工法で用いられるフレキシブル基板の厚みと比較して、薄くすることができる。そして、有機膜４を薄くしても、型１０による放熱及び位置固定などで、接続箇所が変形することを回避できる。そこで、本実施形態によれば、ＴＡＢ工法又はＣＯＦ工法を用いてフレキシブル基板上の配線パターンと半導体素子の電極とを接続する手法よりも、配線接続時の位置ずれ及び歪みなどを低減でき、より微細な配線接続を高い信頼性を持って実現することができる。   According to the present embodiment, since the wiring pattern 5 is formed directly on the semiconductor element 1, the connection accuracy between the wiring pattern 5 and the electrode 2 of the semiconductor element 1 can be improved. Moreover, in this embodiment, the thickness of the organic film 4 can be made thin compared with the thickness of the flexible substrate used by the TAB method or the COF method. And even if the organic film 4 is made thin, it is possible to avoid deformation of the connection location due to heat radiation and position fixing by the mold 10. Therefore, according to the present embodiment, it is possible to reduce misalignment and distortion at the time of wiring connection, as compared with the method of connecting the wiring pattern on the flexible substrate and the electrode of the semiconductor element by using the TAB method or the COF method. Fine wiring connection can be realized with high reliability.

さらに、本実施形態によれば、半導体素子１の能動面上のみならず、その半導体素子１の外周よりも外側の領域に至るまで延伸させて有機膜４を形成することができる。そして有機膜４上には配線パターン５を形成することができる。したがって、本実施形態は、配線パターン５の形成領域を半導体素子１の能動面上からその外側まで広げることができ、配線パターン５の線幅を大きくすることができる。そこで、本実施形態によれば、配線パターン５を介して、半導体素子１と表示体２０などの接続対象とを簡便にかつ精密に接続することができる。   Furthermore, according to the present embodiment, the organic film 4 can be formed not only on the active surface of the semiconductor element 1 but also extending to a region outside the outer periphery of the semiconductor element 1. A wiring pattern 5 can be formed on the organic film 4. Therefore, in the present embodiment, the formation region of the wiring pattern 5 can be extended from the active surface of the semiconductor element 1 to the outside thereof, and the line width of the wiring pattern 5 can be increased. Therefore, according to the present embodiment, the semiconductor element 1 and the connection target such as the display body 20 can be easily and precisely connected via the wiring pattern 5.

また、半導体素子１の外周よりも外側に配置された有機膜４とその有機膜４上に形成した配線パターン５とは、可撓性に富む構造となる。これにより、本実施形態は、半導体素子１と接続対象とを電気的に接続する接続部材を簡便に形成できるとともに、その接続部材が容易に曲げられる半導体装置１００を簡便に製造することができる。したがって、本実施形態の半導体装置１００は、表示体２０に対する半導体素子１の配置を自由に設定・変更でき、コンパクトでデザイン的に優れた表示体装置となることができる。   In addition, the organic film 4 disposed outside the outer periphery of the semiconductor element 1 and the wiring pattern 5 formed on the organic film 4 have a highly flexible structure. As a result, according to the present embodiment, a connection member that electrically connects the semiconductor element 1 and the connection target can be easily formed, and the semiconductor device 100 in which the connection member can be easily bent can be easily manufactured. Therefore, the semiconductor device 100 of this embodiment can freely set and change the arrangement of the semiconductor element 1 with respect to the display body 20, and can be a compact and excellent display body device.

（電子機器）
＜インクジェットプリンタ＞
図４は本発明の実施形態に係る電子機器を示す説明図であり、図４（ａ）は断面図、図４（ｂ）は平面図である。本実施形態の電子機器４００は、静電アクチュエータ５９とインクジェットヘッド本体部６０とを有してなるものであり、インクジェットプリンタの構成要素をなすものである。電子機器４００は、図１から図３に示す本実施形態の製造方法を用いて製造されたものである。ただし、電子機器４００では、半導体素子１の接続対象を、表示体２０及び外部基板３０の代わりに、インクジェットヘッド本体部６０としている。したがって、電子機器４００は、半導体素子１が型１０に載置された状態のままで、その半導体素子１の配線パターン５とインクジェットヘッド本体部６０の端子電極８６とを電気的に接合する接合工程を施して、製造されたものである。また、本実施形態の半導体素子１は、静電アクチュエータ５９を駆動する駆動用集積回路をなすものとする。次に、電子機器４００の構成について、具体的に説明する。 (Electronics)
<Inkjet printer>
4A and 4B are explanatory views showing an electronic apparatus according to an embodiment of the present invention. FIG. 4A is a cross-sectional view and FIG. 4B is a plan view. The electronic device 400 according to the present embodiment includes an electrostatic actuator 59 and an inkjet head main body 60, and constitutes a component of an inkjet printer. The electronic device 400 is manufactured using the manufacturing method of this embodiment shown in FIGS. 1 to 3. However, in the electronic device 400, the connection target of the semiconductor element 1 is the inkjet head main body 60 instead of the display body 20 and the external substrate 30. Therefore, in the electronic device 400, the bonding step of electrically bonding the wiring pattern 5 of the semiconductor element 1 and the terminal electrode 86 of the inkjet head main body 60 while the semiconductor element 1 is placed on the mold 10. It is manufactured by applying. Further, the semiconductor element 1 of the present embodiment is assumed to form a driving integrated circuit that drives the electrostatic actuator 59. Next, the configuration of the electronic device 400 will be specifically described.

静電アクチュエータ５９はインクジェットプリンタにおけるインクジェットヘッドに用いられるものであり、マイクロマシニング技術による微細加工により形成された微小構造のアクチュエータである。そして、本実施形態のインクジェットヘッドは、フェイスイジェクトタイプのインクジェットヘッド本体部６０と、これを駆動する半導体素子１と外部配線を行うための有機膜４及び配線パターン５とを有してなる半導体装置を個別に製作して、これらを接続したものである。   The electrostatic actuator 59 is used for an ink jet head in an ink jet printer, and is a micro structure actuator formed by micro machining by a micromachining technique. The ink jet head of this embodiment includes a face eject type ink jet head main body 60, a semiconductor element 1 for driving the ink jet head main body 60, an organic film 4 for performing external wiring, and a wiring pattern 5. Are manufactured individually and connected.

インクジェットヘッド本体部６０は、図４に示すように、シリコン基板７０を挟み、上側に同じくシリコン製のノズルプレート７２を有するとともに、下側にはホウ珪酸ガラス製のガラス基板７４がそれぞれ積層された３層構造になっている。ここで中央のシリコン基板７０には、独立した複数のインク室７６と、この複数のインク室７６を結ぶ１つの共通インク室７８と、この共通インク室７８と各インク室７６に連通するインク供給路８０として機能する溝が設けられている。そして、これらの溝がノズルプレート７２によって塞がれることによって、各部分が区画形成されてインク室７６あるいは供給路８０になっている。   As shown in FIG. 4, the ink jet head main body 60 has a silicon substrate 70 sandwiched therebetween, and also has a silicon nozzle plate 72 on the upper side, and a glass substrate 74 made of borosilicate glass on the lower side. It has a three-layer structure. Here, the central silicon substrate 70 has a plurality of independent ink chambers 76, one common ink chamber 78 connecting the plurality of ink chambers 76, and ink supply communicating with the common ink chamber 78 and each ink chamber 76. A groove functioning as the path 80 is provided. These grooves are closed by the nozzle plate 72, so that each portion is partitioned and becomes an ink chamber 76 or a supply path 80.

また、シリコン基板７０の裏側には、各インク室７６に対応して独立した複数の凹部が設けられ、この凹部がガラス基板７４によって塞がれることによって、所定の高さを有する振動室７１が形成されている。そして、シリコン基板７０における各インク室７６と振動室７１の隔壁は、弾性変形可能な振動子となる振動板６６になっている。ノズルプレート７２には、各インク室７６の先端部に対応する位置にノズル６２が形成され各インク室７６に連通している。なお、シリコン基板７０に設ける溝、ノズルプレート７２に設けるノズル６２は、マイクロマシニング技術による微細加工技術を用いて形成する。   A plurality of independent recesses are provided on the back side of the silicon substrate 70 so as to correspond to the respective ink chambers 76, and the recesses are closed by the glass substrate 74, so that the vibration chamber 71 having a predetermined height is formed. Is formed. The partition walls of the ink chambers 76 and the vibration chambers 71 in the silicon substrate 70 are vibration plates 66 that serve as elastically deformable vibrators. A nozzle 62 is formed in the nozzle plate 72 at a position corresponding to the tip of each ink chamber 76 and communicates with each ink chamber 76. The grooves provided on the silicon substrate 70 and the nozzles 62 provided on the nozzle plate 72 are formed by using a micromachining technique based on a micromachining technique.

振動板６６およびガラス基板７４上には、それぞれ対向する対向電極９０が設置されている。なお、シリコン基板７０と対向電極９０とで形成される微細な隙間は、封止部８４によって封止されている。また、それぞれのガラス基板７４上の対向電極９０は、図中左側の端部側に引き出され、端子電極８６を形成している。   On the vibration plate 66 and the glass substrate 74, opposed electrodes 90 are installed. A fine gap formed between the silicon substrate 70 and the counter electrode 90 is sealed by a sealing portion 84. Further, the counter electrode 90 on each glass substrate 74 is drawn to the left end side in the drawing to form a terminal electrode 86.

そして、端子電極８６に、図１から図３に示す方法により別途制作した半導体素子１、有機膜４及び配線パターン５が接続され、駆動用集積回路およびフレキシブルな外部配線部を有するインクジェットヘッドになる。この接続では、半導体素子１を型１０に載置された状態として、その半導体素子１の配線パターン５とインクジェットヘッド本体部６０の端子電極８６とを対向させ、その対向部分に異方性導電膜などを配置して加熱・加圧処理を施すことで行う。   Then, the semiconductor element 1, the organic film 4 and the wiring pattern 5 separately produced by the method shown in FIGS. 1 to 3 are connected to the terminal electrode 86, so that an inkjet head having a driving integrated circuit and a flexible external wiring portion is obtained. . In this connection, the semiconductor element 1 is placed on the mold 10, the wiring pattern 5 of the semiconductor element 1 and the terminal electrode 86 of the ink jet head main body 60 are opposed to each other, and an anisotropic conductive film is formed on the opposed portion. Etc. are performed by performing heating / pressurizing treatment.

これにより半導体素子１に接続されている配線パターン５が端子電極８６に接続され、駆動用集積回路およびフレキシブルな外部配線部を有するインクジェットヘッドになる。なお、上記のように構成される各インクジェットヘッド本体部６０は、ウエハ状態で複数個製造され、それをダイシングラインに沿って切断するようにして製造される。   As a result, the wiring pattern 5 connected to the semiconductor element 1 is connected to the terminal electrode 86, and an ink jet head having a driving integrated circuit and a flexible external wiring portion is obtained. Note that a plurality of inkjet head main bodies 60 configured as described above are manufactured in a wafer state and are manufactured by cutting them along a dicing line.

本実施形態の半導体素子１の形状は、例えば長辺が２５ｍｍから４０ｍｍ、短辺が０．５ｍｍから２ｍｍ位の細長い長方形状とする。そして、有機膜４は、長辺が３０ｍｍから６０ｍｍ、短辺が１０ｍｍから３０ｍｍの長方形状としている。   The shape of the semiconductor element 1 of the present embodiment is, for example, an elongated rectangular shape having a long side of 25 mm to 40 mm and a short side of about 0.5 mm to 2 mm. The organic film 4 has a rectangular shape with a long side of 30 mm to 60 mm and a short side of 10 mm to 30 mm.

このように、有機膜４の平面形状が半導体素子１の平面形状と比較して大きくなっており、その有機膜４の一方面に半導体素子１が配置されており、その有機膜４の他方面に配線パターン５が配置されている。そして、半導体素子１は、有機膜４の平面形状の中央ではなく端子電極８６側に寄った位置に配置されている。また、配線パターン５における端子電極８６に接続されるもののピッチはその端子電極８６のピッチに一致している。配線パターン５における端子電極８６に接続されるもの以外については、インクジェットプリンタの制御回路側に接続され、これらの配線パターン５は図４（ｂ）に示すように線幅およびピッチが接続対象に近づくについて徐々に大きくなるように形成されている。これにより、配線パターン５とインクジェットプリンタの制御回路側との配線接続が容易になるとともに信頼性を高めることができる。   Thus, the planar shape of the organic film 4 is larger than the planar shape of the semiconductor element 1, the semiconductor element 1 is disposed on one surface of the organic film 4, and the other surface of the organic film 4. A wiring pattern 5 is arranged on the surface. The semiconductor element 1 is arranged at a position close to the terminal electrode 86 side rather than the center of the planar shape of the organic film 4. The pitch of the wiring pattern 5 connected to the terminal electrode 86 matches the pitch of the terminal electrode 86. The wiring patterns 5 other than those connected to the terminal electrodes 86 are connected to the control circuit side of the ink jet printer, and these wiring patterns 5 have a line width and a pitch close to the connection target as shown in FIG. Is formed to gradually increase. Thereby, wiring connection between the wiring pattern 5 and the control circuit side of the ink jet printer can be facilitated and reliability can be enhanced.

上記のように構成されたインクジェットヘッド本体部６０の動作を説明する。共通インク室７８には図示しないインクタンクから、インクがインク供給口８２を通り供給される。そして、共通インク室７８に供給されたインクは、インク供給路８０を通り、各インク室７６に供給される。この状態において、対向電極に電圧を印加すると、それらの間に発生する静電気力によって振動板６６はガラス基板７４側に静電吸引され振動する。この振動板６６の振動によって、発生するインク室７６の内圧変動により、ノズル６２からインク液滴６１が吐出される。   The operation of the ink jet head main body 60 configured as described above will be described. Ink is supplied to the common ink chamber 78 from an ink tank (not shown) through the ink supply port 82. Then, the ink supplied to the common ink chamber 78 passes through the ink supply path 80 and is supplied to each ink chamber 76. In this state, when a voltage is applied to the counter electrode, the vibration plate 66 is electrostatically attracted to the glass substrate 74 side and vibrates by the electrostatic force generated between them. The ink droplet 61 is ejected from the nozzle 62 due to the fluctuation in the internal pressure of the ink chamber 76 that is generated by the vibration of the vibration plate 66.

これらにより、本実施形態によれば、フレキシブルな配線接続部をなす有機膜４及び配線パターン５を介して、インクジェットヘッド本体部６０をインクジェットプリンタの制御回路側に接続している。そして、本実施形態によれば、配線パターン５と端子電極８６とを接合するときの熱を、型１０により放熱することができる。また、型１０の上でこの接合を行うので、接合箇所を良好に固定することができる。そこで、本実施形態によれば、接合時において、配線パターン５と端子電極８６とを接合箇所が熱膨張及び変形することを低減できる。そこで、本実施形態は、配線パターン５及び端子電極８６のピッチ寸法及び位置が変化することを低減でき、配線パターン５及び端子電極８６のピッチ間隔の低減化及び配線接続の高信頼性化を促進することができる。   As a result, according to the present embodiment, the ink jet head main body 60 is connected to the control circuit side of the ink jet printer via the organic film 4 and the wiring pattern 5 forming a flexible wiring connecting portion. And according to this embodiment, the heat | fever when joining the wiring pattern 5 and the terminal electrode 86 can be thermally radiated with the type | mold 10. FIG. Moreover, since this joining is performed on the mold 10, it is possible to satisfactorily fix the joining portion. Therefore, according to the present embodiment, it is possible to reduce the thermal expansion and deformation of the joint portion between the wiring pattern 5 and the terminal electrode 86 at the time of joining. Therefore, this embodiment can reduce the change in the pitch dimension and position of the wiring pattern 5 and the terminal electrode 86, and promote the reduction of the pitch interval between the wiring pattern 5 and the terminal electrode 86 and the high reliability of the wiring connection. can do.

また、本実施形態によれば、インクジェットプリンタの制御回路側に対するインクジェットヘッド本体部６０の位置関係及び向きなどの設計自由度が大きくなる。さらに、有機膜４の厚みをＴＡＢ工法又はＣＯＦ工法で用いられるフレキシブル基板の厚みよりも薄くすることができ、ＴＡＢ工法又はＣＯＦ工法よりも配線パターン５の精度を簡便に向上させることができる。したがって、本実施形態によれば、静電アクチュエータ５９を有して、コンパクトでデザイン的に優れたインクジェットプリンタを簡便に且つ低コストで提供することができる。   Further, according to the present embodiment, the degree of freedom in design such as the positional relationship and orientation of the inkjet head main body 60 with respect to the control circuit side of the inkjet printer is increased. Furthermore, the thickness of the organic film 4 can be made thinner than the thickness of the flexible substrate used in the TAB method or the COF method, and the accuracy of the wiring pattern 5 can be improved more easily than the TAB method or the COF method. Therefore, according to the present embodiment, it is possible to provide an inkjet printer having the electrostatic actuator 59 and having a compact and excellent design in a simple and low cost manner.

また、本実施形態のインクジェットプリンタにおいては、静電アクチュエータ５９の代わりに圧電アクチュエータを用いることもでき、この場合も上記と同様の効果を発揮することができる。   In the ink jet printer of this embodiment, a piezoelectric actuator can be used instead of the electrostatic actuator 59. In this case, the same effect as described above can be exhibited.

＜他の電子機器＞
次に上記実施形態の表示体装置をなす半導体装置１００を構成要素とする他の電子機器について説明する。
図５（ａ）は、携帯電話の一例を示した斜視図である。図５（ａ）において、符号５００は携帯電話本体を示し、符号５０１は上記実施形態の半導体装置１００を有してなる表示部を示している。図５（ｂ）は、腕時計型電子機器の一例を示した斜視図である。図５（ｂ）において、符号６００は時計本体を示し、符号６０１は上記実施形態の半導体装置１００を有してなる表示部を示している。図５（ｃ）は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図５（ｃ）において、符号７００は情報処理装置、符号７０１はキーボードなどの入力部、符号７０２は上記実施形態の半導体装置１００を有してなる表示部、符号７０３は情報処理装置本体を示している。 <Other electronic devices>
Next, another electronic apparatus including the semiconductor device 100 that constitutes the display device of the above embodiment as a component will be described.
FIG. 5A is a perspective view showing an example of a mobile phone. In FIG. 5A, reference numeral 500 denotes a mobile phone body, and reference numeral 501 denotes a display unit including the semiconductor device 100 of the above embodiment. FIG. 5B is a perspective view showing an example of a wristwatch type electronic device. In FIG. 5B, reference numeral 600 indicates a watch body, and reference numeral 601 indicates a display unit including the semiconductor device 100 of the above embodiment. FIG. 5C is a perspective view illustrating an example of a portable information processing apparatus such as a word processor or a personal computer. In FIG. 5C, reference numeral 700 denotes an information processing apparatus, reference numeral 701 denotes an input unit such as a keyboard, reference numeral 702 denotes a display unit including the semiconductor device 100 of the above embodiment, and reference numeral 703 denotes an information processing apparatus main body. ing.

図５に示す電子機器は、上記実施形態の半導体装置１００を有しているので、信頼性が高く、高性能であり、コンパクトでデザイン的に優れたものであり、かつ製造コストを低減できる電子機器となることができる。   Since the electronic device shown in FIG. 5 includes the semiconductor device 100 of the above embodiment, the electronic device has high reliability, high performance, compactness, excellent design, and reduced manufacturing costs. Can be equipment.

なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や層構成などはほんの一例に過ぎず、適宜変更が可能である。   The technical scope of the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the spirit of the present invention, and the specific materials and layers mentioned in the embodiment can be added. The configuration is merely an example, and can be changed as appropriate.

例えば、上記実施形態では、図１に示すように型１０を用いて有機膜４及び配線パターン５を形成しているが、本発明はこれに限定されるものではなく、型１０を用いずに有機膜４及び配線パターン５を形成したものに、本発明を適用することもできる。すなわち、型１０を用いずに、半導体素子１に対して有機膜４及び配線パターン５を形成し、その後、半導体素子１を有機膜４及び配線パターン５と共に型１０に載置する。その後は、図２及び図３に示す製造方法で、型１０を用いて配線接合して、半導体装置１００を完成させる。型１０を用いずに、半導体素子１に対して有機膜４及び配線パターン５を形成する方法の一例について、次に説明する。   For example, in the above embodiment, the organic film 4 and the wiring pattern 5 are formed using the mold 10 as shown in FIG. 1, but the present invention is not limited to this, and the mold 10 is not used. The present invention can also be applied to those in which the organic film 4 and the wiring pattern 5 are formed. That is, the organic film 4 and the wiring pattern 5 are formed on the semiconductor element 1 without using the mold 10, and then the semiconductor element 1 is placed on the mold 10 together with the organic film 4 and the wiring pattern 5. Thereafter, the semiconductor device 100 is completed by wire bonding using the mold 10 by the manufacturing method shown in FIGS. Next, an example of a method for forming the organic film 4 and the wiring pattern 5 on the semiconductor element 1 without using the mold 10 will be described.

半導体基板に犠牲層を形成する。次いで、犠牲層の上層に半導体素子（半導体素子１に相当）を形成する。次いで、半導体素子を含む領域上に有機膜（有機膜４に相当）を形成する。次いで、有機膜上に配線パターン（配線パターン５に相当）を形成する。次いで、半導体基板における各半導体装置をなす領域の境界について、半導体基板の露出面（配線パターン形成面）から犠牲層に達する溝を、ダイシング又はエッチングなどで形成する。次いで、犠牲層をエッチングなどで除去するとともに、配線パターン及び有機膜の下層の一部であって半導体素子が形成されていない領域の層（半導体基板の一部）もエッチングなどで除去する。これにより、半導体素子が有機膜及び配線パターンとともに半導体基板から切り離され、その切り離された部分を型１０に載置すると図１（ｆ）に示す状態となる。   A sacrificial layer is formed on the semiconductor substrate. Next, a semiconductor element (corresponding to the semiconductor element 1) is formed on the sacrificial layer. Next, an organic film (corresponding to the organic film 4) is formed over the region including the semiconductor element. Next, a wiring pattern (corresponding to the wiring pattern 5) is formed on the organic film. Next, a groove reaching the sacrificial layer from the exposed surface (wiring pattern forming surface) of the semiconductor substrate is formed by dicing or etching at the boundary of the region forming each semiconductor device in the semiconductor substrate. Next, the sacrificial layer is removed by etching or the like, and a layer (a part of the semiconductor substrate) in a region where the semiconductor element is not formed which is a part of the lower layer of the wiring pattern and the organic film is also removed by etching or the like. Thereby, the semiconductor element is separated from the semiconductor substrate together with the organic film and the wiring pattern, and when the separated part is placed on the mold 10, the state shown in FIG.

また、型を用いない製造方法としては、次の手法をとってもよい。先ず、半導体基板に犠牲層と半導体素子（半導体素子１に相当）とを形成する。また、他の基板に犠牲層と有機膜（有機膜４に相当）と配線パターン（配線パターン５に相当）とを形成する。次いで半導体素子と有機膜とが向かい合うようにして、前記半導体基板と他の基板とを貼り合わせる。次いで、半導体基板の犠牲層をエッチングなどしてその半導体基板を分離する。また、他の基板の犠牲層をエッチングなどしてその他の基板を分離する。このようにして、半導体素子１上に有機膜４及び配線パターン５を積層した構造を形成でき、その構造を型１０に載置すると図１（ｆ）に示す状態となる。   Further, as a manufacturing method that does not use a mold, the following method may be adopted. First, a sacrificial layer and a semiconductor element (corresponding to the semiconductor element 1) are formed on a semiconductor substrate. Further, a sacrificial layer, an organic film (corresponding to the organic film 4), and a wiring pattern (corresponding to the wiring pattern 5) are formed on another substrate. Next, the semiconductor substrate and another substrate are bonded together so that the semiconductor element and the organic film face each other. Next, the semiconductor substrate is separated by etching or the like on the sacrificial layer of the semiconductor substrate. Further, the other substrate is separated by etching the sacrificial layer of the other substrate. In this manner, a structure in which the organic film 4 and the wiring pattern 5 are stacked on the semiconductor element 1 can be formed. When the structure is placed on the mold 10, the state shown in FIG.

本発明の実施形態に係る半導体装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the semiconductor device which concerns on embodiment of this invention. 本発明の実施形態に係る半導体装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the semiconductor device which concerns on embodiment of this invention. 本発明の実施形態に係る半導体装置を示す断面図である。It is sectional drawing which shows the semiconductor device which concerns on embodiment of this invention. 本発明の実施形態に係る電子機器を示す図である。It is a figure which shows the electronic device which concerns on embodiment of this invention. 本発明の実施形態に係る電子機器の他の例を示す斜視図である。It is a perspective view which shows the other example of the electronic device which concerns on embodiment of this invention.

符号の説明Explanation of symbols

１…半導体素子、２…電極、３…金属膜、４…有機膜、５…配線パターン、１０…型、２０…表示体、３０…外部基板、６０…インクジェットヘッド本体部、１００…半導体装置、４００…電子機器
DESCRIPTION OF SYMBOLS 1 ... Semiconductor element, 2 ... Electrode, 3 ... Metal film, 4 ... Organic film, 5 ... Wiring pattern, 10 ... Type | mold, 20 ... Display body, 30 ... External substrate, 60 ... Inkjet head main-body part, 100 ... Semiconductor device, 400 ... electronic equipment

Claims (15)

半導体素子を、凹部を有してなる型の該凹部に載置する素子載置工程と、
前記半導体素子が前記型に載置された状態のままで、該半導体素子に接続されている配線パターンと接続対象の配線端子とを電気的に接合する接合工程とを有することを特徴とする半導体装置の製造方法。 An element mounting step of mounting the semiconductor element in the recess of the mold having the recess;
A semiconductor comprising: a bonding step of electrically bonding a wiring pattern connected to the semiconductor element and a wiring terminal to be connected while the semiconductor element is placed on the mold. Device manufacturing method. 前記型は、セラミックス又はシリコンの線膨張係数以下の線膨張係数を有する材料からなることを特徴とする請求項１に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein the mold is made of a material having a linear expansion coefficient equal to or less than that of ceramics or silicon. 前記型は、炭化珪素又はシリコンの熱伝導率以上の熱伝導率を有する材料からなることを特徴とする請求項１又は２に記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein the mold is made of silicon carbide or a material having a thermal conductivity equal to or higher than that of silicon. 前記半導体素子の能動面を含む範囲に絶縁膜を配置する絶縁膜形成工程と、
前記絶縁膜上に前記配線パターンを配置する配線パターン形成工程とを有し、
前記絶縁膜形成工程及び配線パターン形成工程を、前記接合工程の前に行うことを特徴とする請求項１から３のいずれか一項に記載の半導体装置の製造方法。 An insulating film forming step of disposing an insulating film in a range including the active surface of the semiconductor element;
A wiring pattern forming step of disposing the wiring pattern on the insulating film,
4. The method of manufacturing a semiconductor device according to claim 1, wherein the insulating film forming step and the wiring pattern forming step are performed before the bonding step. 5. 前記絶縁膜は、有機膜からなり、
前記絶縁膜形成工程及び配線パターン形成工程では、前記有機膜及び配線パターンの一部を、前記半導体素子の外周からはみ出すように配置することを特徴とする請求項４に記載の半導体装置の製造方法。 The insulating film is made of an organic film,
5. The method of manufacturing a semiconductor device according to claim 4, wherein in the insulating film forming step and the wiring pattern forming step, a part of the organic film and the wiring pattern is disposed so as to protrude from an outer periphery of the semiconductor element. . 前記絶縁膜形成工程は、前記半導体素子を前記型の凹部に載置した状態で行うとともに、該半導体素子の露出面の少なくとも一部及び該型の上面の少なくとも一部に、前記有機膜を配置する工程を有することを特徴とする請求項４又は５に記載の半導体装置の製造方法。   The insulating film forming step is performed in a state where the semiconductor element is placed in the concave portion of the mold, and the organic film is disposed on at least a part of the exposed surface of the semiconductor element and at least a part of the upper surface of the mold. 6. The method of manufacturing a semiconductor device according to claim 4, further comprising the step of: 前記絶縁膜形成工程の前に、前記半導体素子に電極を形成し、
前記絶縁膜形成工程では、前記電極が露出するように前記有機膜を配置し、
前記配線パターン形成工程は、前記電極上及び絶縁膜上に、前記配線パターンをなす金属膜を被覆する金属膜被覆工程を有することを特徴とする請求項４から６のいずれか一項に記載の半導体装置の製造方法。 Before the insulating film forming step, an electrode is formed on the semiconductor element,
In the insulating film forming step, the organic film is disposed so that the electrode is exposed,
The said wiring pattern formation process has a metal film coating process which coat | covers the metal film which makes the said wiring pattern on the said electrode and an insulating film, It is any one of Claim 4 to 6 characterized by the above-mentioned. A method for manufacturing a semiconductor device. 前記配線パターン形成工程は、前記金属膜の一部をエッチングして配線パターンを形成するエッチング工程を有することを特徴とする請求項４から７のいずれか一項に記載の半導体装置の製造方法。   8. The method of manufacturing a semiconductor device according to claim 4, wherein the wiring pattern forming step includes an etching step of forming a wiring pattern by etching a part of the metal film. 前記接合工程の後に、前記半導体素子を前記型から剥離する離型工程を有することを特徴とする請求項１から８のいずれか一項に記載の半導体装置の製造方法。   9. The method of manufacturing a semiconductor device according to claim 1, further comprising a release step of peeling the semiconductor element from the mold after the bonding step. 10. 前記接合工程は、異方性導電膜、導電接着剤、金属圧着、共晶金属接続のいずれかを用いて前記接合をするとともに、該接合の部位について加熱及び加圧処理を行うことを特徴とする請求項１から９のいずれか一項に記載の半導体装置の製造方法。   The bonding step is characterized in that the bonding is performed using any one of an anisotropic conductive film, a conductive adhesive, a metal pressure bonding, and a eutectic metal connection, and heating and pressure treatment are performed on the bonding portion. The manufacturing method of the semiconductor device as described in any one of Claim 1 to 9. 前記型における凹部の平面形状は、前記半導体素子の平面形状よりも若干大きく、該半導体素子が該凹部に載置されたときに、該凹部の側面と該半導体素子の側面との間に隙間が生じ、
前記絶縁膜形成工程では、前記隙間についても前記絶縁膜を配置することを特徴とする請求項４から１０のいずれか一項に記載の半導体装置の製造方法。 The planar shape of the recess in the mold is slightly larger than the planar shape of the semiconductor element, and when the semiconductor element is placed in the recess, there is a gap between the side surface of the recess and the side surface of the semiconductor element. Arise,
11. The method of manufacturing a semiconductor device according to claim 4, wherein, in the insulating film forming step, the insulating film is also disposed in the gap. 請求項１から１１のいずれか一項に記載の半導体装置の製造方法を用いて製造されたことを特徴とする半導体装置。   A semiconductor device manufactured using the method for manufacturing a semiconductor device according to claim 1. 半導体素子と、
前記半導体素子の能動面を含む範囲上に配置された絶縁性を有する有機膜と、
前記有機膜上に配置された配線パターンと、
前記配線パターンに電気的に接合された配線端子を有する接続対象とを有し、
前記有機膜及び配線パターンの一部は、前記半導体素子の外周からはみ出しており、
前記有機膜の一部は、前記半導体素子の側面にも配置されていることを特徴とする半導体装置。 A semiconductor element;
An insulating organic film disposed on a range including an active surface of the semiconductor element;
A wiring pattern disposed on the organic film;
Having a connection object having a wiring terminal electrically joined to the wiring pattern;
A part of the organic film and the wiring pattern protrudes from the outer periphery of the semiconductor element,
A part of the organic film is also disposed on a side surface of the semiconductor element. 請求項１２又は１３に記載の半導体装置を有してなることを特徴とする電子機器。   An electronic apparatus comprising the semiconductor device according to claim 12. 前記接続対象は、表示体、静電アクチュエータ、圧電アクチュエータのいずれかであることを特徴とする請求項１４に記載の電子機器。
The electronic device according to claim 14, wherein the connection target is any one of a display body, an electrostatic actuator, and a piezoelectric actuator.
JP2004245037A 2004-08-25 2004-08-25 Semiconductor device, method of manufacturing same and electronic apparatus Withdrawn JP2006066500A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004245037A JP2006066500A (en) 2004-08-25 2004-08-25 Semiconductor device, method of manufacturing same and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004245037A JP2006066500A (en) 2004-08-25 2004-08-25 Semiconductor device, method of manufacturing same and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2006066500A true JP2006066500A (en) 2006-03-09

Family

ID=36112732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004245037A Withdrawn JP2006066500A (en) 2004-08-25 2004-08-25 Semiconductor device, method of manufacturing same and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2006066500A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7763887B2 (en) 2006-09-04 2010-07-27 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
CN114326230A (en) * 2021-12-30 2022-04-12 惠科股份有限公司 Chip on film, preparation method of chip on film and display panel

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7763887B2 (en) 2006-09-04 2010-07-27 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
US8071469B2 (en) 2006-09-04 2011-12-06 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
CN114326230A (en) * 2021-12-30 2022-04-12 惠科股份有限公司 Chip on film, preparation method of chip on film and display panel
CN114326230B (en) * 2021-12-30 2023-08-11 惠科股份有限公司 Flip-chip film, preparation method of flip-chip film and display panel

Similar Documents

Publication Publication Date Title
US7390079B2 (en) Device mounting structure, device mounting method, electronic apparatus, liquid droplet ejection head, and liquid droplet ejection apparatus
JP2006012992A (en) Electrode connection structure of circuit board
JP2017124540A (en) Wiring board, mems device, and liquid jet head
JP2005125743A (en) Liquid transfer device and its manufacturing method
JP2007050639A (en) Device mounting structure, device mounting method, electronic device, droplet ejecting head, and droplet ejector
JP4497053B2 (en) Device mounting structure, liquid discharge head, liquid discharge apparatus, electronic device, and electronic apparatus
JP6354188B2 (en) CONDUCTIVE STRUCTURE, METHOD FOR PRODUCING CONDUCTIVE STRUCTURE, DROPLET DISCHARGE HEAD
TW201637988A (en) Mems device, head and liquid jet device
JP2006192685A (en) Droplet ejection head, its manufacturing method, and droplet ejector
JP6056329B2 (en) Droplet discharge head, printing apparatus, and method of manufacturing droplet discharge head
JP2006156979A (en) Electronic part loading substrate, heat transfer member for electronic part loading substrate, and liquid injection head
JP2006066500A (en) Semiconductor device, method of manufacturing same and electronic apparatus
JP4661228B2 (en) Droplet discharge head and droplet discharge apparatus
JP2007026806A (en) Connector, stepped mounting-structure, connector manufacturing method, and droplet discharge head
JP4687410B2 (en) Device mounting structure and droplet discharge head
JP2006346867A (en) Circuit member for inkjet head, its manufacturing method, inkjet head and its manufacturing method
JP6314519B2 (en) CONDUCTIVE STRUCTURE, METHOD FOR PRODUCING CONDUCTIVE STRUCTURE, DROPLET DISCHARGE HEAD
JP2006066499A (en) Semiconductor device, method of manufacturing same and electronic apparatus
JP2018111232A (en) Liquid discharge head and method for producing the same
JP2012030572A (en) Inkjet head assembly, and production method thereof
JP4497054B2 (en) Device mounting structure, liquid discharge head, liquid discharge apparatus, electronic device, and electronic apparatus
JP2006086265A (en) Wiring board, its manufacturing method and electronic apparatus
JP2008235656A (en) Package of circuit board
JP2010240851A (en) Liquid droplet ejection head, method for manufacturing the liquid droplet ejection head, and liquid droplet ejection device
JP2006086266A (en) Wiring board, its manufacturing method and electronic apparatus

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20071106