JP2006066446A - Method of manufacturing semiconductor device, and semiconductor manufacturing equipment - Google Patents

Method of manufacturing semiconductor device, and semiconductor manufacturing equipment Download PDF

Info

Publication number
JP2006066446A
JP2006066446A JP2004243949A JP2004243949A JP2006066446A JP 2006066446 A JP2006066446 A JP 2006066446A JP 2004243949 A JP2004243949 A JP 2004243949A JP 2004243949 A JP2004243949 A JP 2004243949A JP 2006066446 A JP2006066446 A JP 2006066446A
Authority
JP
Japan
Prior art keywords
semiconductor
sheet
stretching
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004243949A
Other languages
Japanese (ja)
Inventor
Akihiro Fujiwara
章裕 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004243949A priority Critical patent/JP2006066446A/en
Publication of JP2006066446A publication Critical patent/JP2006066446A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)
  • Weting (AREA)
  • Dicing (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device manufacturing method and semiconductor manufacturing equipment that can surely protect the surface of a chip and can evenly remove a crushed layer, formed after separation into chips. <P>SOLUTION: The semiconductor device manufacturing method comprises processes of forming an element region and an electrode on a semiconductor substrate, forming a protective film on the electrode, pasting a sheet on the protective film, dividing the semiconductor substrate into individual chips, and extending the sheet under controlled prescribed conditions. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、例えばウエーハ上に形成された光半導体装置等の半導体装置のチップ分離方法を改善した半導体装置の製造方法及び半導体製造装置に関する。   The present invention relates to a semiconductor device manufacturing method and a semiconductor manufacturing apparatus, which are improved chip separation methods for semiconductor devices such as optical semiconductor devices formed on a wafer, for example.

一般に、LED等半導体装置の製造工程において、ダイシングによりチップ分離される際、端面に破砕層が形成されるが、これをエッチング除去することにより、輝度等の特性の劣化を抑制することができる(例えば特許文献1参照)。   In general, when a chip is separated by dicing in a manufacturing process of a semiconductor device such as an LED, a crushed layer is formed on an end face. By removing this by etching, deterioration of characteristics such as luminance can be suppressed ( For example, see Patent Document 1).

例えば、図14に示すように、n側電極106a側のチップ116表面を、レジスト105で被覆保護し、p側電極106b側を粘着シート107に貼り付け、チップ毎に分離した後、ウエットエッチングすることにより、破砕層を除去することができる。
特開平6−326352号公報
For example, as shown in FIG. 14, the surface of the chip 116 on the n-side electrode 106a side is covered and protected with a resist 105, the p-side electrode 106b side is attached to an adhesive sheet 107, separated for each chip, and then wet etched. Thus, the crushed layer can be removed.
JP-A-6-326352

しかしながら、実際均一に破砕層をウエットエッチングすることは困難であり、ウエットエッチング後においても、破砕層が残存し、特性が劣化してしまうという問題があった。   However, it is actually difficult to wet-etch the crushed layer uniformly, and there is a problem that the crushed layer remains even after wet etching and the characteristics deteriorate.

そこで、本発明は、従来の問題を取り除き、チップ表面を確実に保護し、チップ分離後の破砕層を均一に除去することが可能な半導体装置の製造方法及び半導体製造装置を提供することを目的とするものである。   SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a semiconductor device manufacturing method and a semiconductor manufacturing apparatus capable of removing the conventional problems, reliably protecting the chip surface, and uniformly removing the crushed layer after chip separation. It is what.

本発明の一態様によれば、半導体基板に素子領域及び電極を形成する工程と、前記電極上に保護膜を形成する工程と、前記保護膜上にシートを貼り付ける工程と、前記半導体基板をチップ毎に分離する工程と、前記シートを制御された所定条件により引き伸ばす工程を備えることを特徴とする半導体装置の製造方法が提供される。   According to one aspect of the present invention, a step of forming an element region and an electrode on a semiconductor substrate, a step of forming a protective film on the electrode, a step of attaching a sheet on the protective film, and the semiconductor substrate There is provided a method for manufacturing a semiconductor device, comprising a step of separating each chip and a step of stretching the sheet under controlled predetermined conditions.

また、本発明の一態様によれば、中心部にチップ毎に分離された複数の半導体チップを貼り付けたシートの周辺部を固定するシート固定手段と、前記シートの中心部と、固定された前記シートの周辺部の固定位置との相対位置を変動させる位置変動手段と、前記位置変動手段を制御する制御手段を具備することを特徴とする半導体製造装置が提供される。   Moreover, according to one aspect of the present invention, the sheet fixing means for fixing the peripheral portion of the sheet in which a plurality of semiconductor chips separated for each chip are attached to the central portion, and the central portion of the sheet are fixed. There is provided a semiconductor manufacturing apparatus comprising: a position changing unit that changes a relative position of the sheet with respect to a fixed position of a peripheral portion; and a control unit that controls the position changing unit.

本発明の一実施態様によれば、半導体装置の製造工程において、チップ表面を確実に保護し、チップ分離後の破砕層を均一に除去することが可能となる。 According to one embodiment of the present invention, it is possible to reliably protect the chip surface and uniformly remove the crushed layer after chip separation in the manufacturing process of the semiconductor device.

以下本発明の実施形態について、図を参照して説明する。 Embodiments of the present invention will be described below with reference to the drawings.

図1乃至図10及び図12に、本実施形態の半導体装置の製造工程を示す。先ず、図1に示すように、例えばn形のGaAsからなる第1の半導体基板1上に、例えばInGaAlP系またはAlGaAs系の化合物半導体からなる発光層形成部を形成する。このとき、例えば、InGaAlP系化合物半導体からなり、キャリア濃度が1.0×E17〜1.0×E19cm-3程度で、厚さが0.1〜2.0μm程度のn形クラッド層2aと、ノンドープでクラッド層よりバンドギャップエネルギーが小さくなる組成のInGaAlP系化合物半導体からなり、0.1〜2.0μm程度の厚さの活性層2bと、Znがドープされてキャリア濃度が1.0×E16〜1.0×E19cm-3程度、厚さが0.1〜2.0μm程度で、n形クラッド層2と同じ組成のInGaAlP系化合物半導体からなるp形クラッド層2cを含む半導体層を積層した構造を用いることができる。 1 to 10 and 12 show the manufacturing process of the semiconductor device of this embodiment. First, as shown in FIG. 1, a light emitting layer forming portion 2 made of, for example, an InGaAlP-based or AlGaAs-based compound semiconductor is formed on a first semiconductor substrate 1 made of, for example, n-type GaAs. At this time, for example, the n-type cladding layer 2a made of an InGaAlP-based compound semiconductor, having a carrier concentration of about 1.0 × E17 to 1.0 × E19 cm −3 and a thickness of about 0.1 to 2.0 μm, The active layer 2b is made of an InGaAlP-based compound semiconductor that is non-doped and has a band gap energy smaller than that of the cladding layer, and has a thickness of about 0.1 to 2.0 μm, and is doped with Zn to have a carrier concentration of 1.0 × E16. A semiconductor layer including a p-type cladding layer 2c made of an InGaAlP-based compound semiconductor having the same composition as the n-type cladding layer 2 and having a thickness of about .about.1.0.times.E19 cm.sup.- 3 and a thickness of about 0.1 to 2.0 .mu.m was laminated. A structure can be used.

このような発光層形成部は、例えば以下のように形成される。先ず、n形のGaAs基板1を例えばMOCVD(有機金属化学気相成長)装置内に入れ、反応ガスのトリメチルガリウム(以下、TMGという)、トリメチルアルミニウム(以下、TMAという)、トリメチルインジウム(以下、TMInという)およびホスフィン(以下、PH3という)を、n形ドーパントガスのSiH4およびキャリアガスの水素(H2)と共に導入し、500〜900℃程度でエピタキシャル成長し、キャリア濃度が1.0×E16〜1.0×E19cm-3程度のIn0.49(Ga0.3Al0.70.51Pからなるn形クラッド層2aを0.5μm程度形成する。 Such a light emitting layer formation part 2 is formed as follows, for example. First, an n-type GaAs substrate 1 is placed in, for example, an MOCVD (metal organic chemical vapor deposition) apparatus, and reactive gases such as trimethylgallium (hereinafter referred to as TMG), trimethylaluminum (hereinafter referred to as TMA), trimethylindium (hereinafter referred to as “TMA”). TMIn) and phosphine (hereinafter referred to as PH 3 ) are introduced together with n-type dopant gas SiH 4 and carrier gas hydrogen (H 2 ), epitaxially grown at about 500 to 900 ° C., and carrier concentration of 1.0 × An n-type clad layer 2a made of In 0.49 (Ga 0.3 Al 0.7 ) 0.51 P having a size of about E16 to 1.0 × E19 cm −3 is formed to a thickness of about 0.5 μm.

次いで、反応ガスのTMAを減らしてTMGを増やし、ドーパントガスを止めて、たとえばノンドープのIn0.49(Ga0.75Al0.30.51Pからなる活性層2bを0.5μm程度、n形クラッド層2と同様の反応ガスで、ドーパントガスをp形のジメチル亜鉛(DMZ)にして、p形でキャリア濃度が1.0×E17〜1.0×E19cm-3程度の例えばIn0.49(Ga0.3Al0.70.51Pからなるp形クラッド層2cを0.5μm程度、それぞれエピタキシャル成長させる。 Next, the TMA of the reaction gas is decreased to increase the TMG, the dopant gas is stopped, and the active layer 2b made of, for example, non-doped In 0.49 (Ga 0.75 Al 0.3 ) 0.51 P is about 0.5 μm, similar to the n-type cladding layer 2 For example, In 0.49 (Ga 0.3 Al 0.7 ) 0.51 in which the dopant gas is p-type dimethylzinc (DMZ) and the carrier concentration is p-type and the carrier concentration is about 1.0 × E17 to 1.0 × E19 cm −3. The p-type cladding layer 2c made of P is epitaxially grown by about 0.5 μm.

一方、図2に示すように、例えばGaPからなる第2の半導体基板3上に、MOCVD法によりGaPバッファー層4を形成する。このとき、例えば、MOCVD法を用い、反応ガスのTMG、TMZn、PH3を、キャリアガスの水素(H2)と共に導入し、500〜900℃程度でエピタキシャル成長させ、p形のGaP基板3上に、ZnドープのGaPバッファー層4を0.1〜5.0μm程度成長させる。 On the other hand, as shown in FIG. 2, a GaP buffer layer 4 is formed on the second semiconductor substrate 3 made of, for example, GaP by MOCVD. At this time, for example, using the MOCVD method, the reaction gases TMG, TMZn, and PH 3 are introduced together with the carrier gas hydrogen (H 2 ), epitaxially grown at about 500 to 900 ° C., and formed on the p-type GaP substrate 3. A Zn-doped GaP buffer layer 4 is grown to a thickness of about 0.1 to 5.0 μm.

次いで、図3に示すように、GaPバッファー層4の表面と、先にn形のGaAs基板上に積層された発光層形成部の表面を接着する。このとき、例えば、接着面を重ね合せて、例えば0.1〜10kg/cm2程度の圧力で圧接しながら700℃程度に加熱することにより、圧着させる。 Next, as shown in FIG. 3, the surface of the GaP buffer layer 4 and the surface of the light emitting layer forming part 2 previously laminated on the n-type GaAs substrate are bonded. At this time, for example, the adhesive surfaces are overlapped and heated to about 700 ° C. while being pressed with a pressure of about 0.1 to 10 kg / cm 2 , for example.

そして、図4に示すように、HとHSOの混合液により、処理時間10〜60minでウエットエッチングを行い、GaAs基板を除去する。 Then, as shown in FIG. 4, wet etching is performed with a mixed solution of H 2 O 2 and H 2 SO 4 for a processing time of 10 to 60 minutes to remove the GaAs substrate.

このようにして図5に示すように、GaP半導体基板3上にGaPバッファー層4、発光層形成部が順次積層された構造が得られる。 In this way, as shown in FIG. 5, a structure in which the GaP buffer layer 4 and the light emitting layer forming portion 2 are sequentially laminated on the GaP semiconductor substrate 3 is obtained.

次いで、図6に示すように、発光層形成部の表面に、ダイシング法によりダイシングラインを形成する。このとき、所定のレジスト5によりパターニングを行ない、先ず幅40〜50μm、GaP層の深さ10〜20μmまでハーフダイシング処理を行う。この後、図7に示すように、HCl:H:HO=95:2:3の混合液により、処理時間10〜30minでウエットエッチングを行い、端面の破砕層を除去する。さらに、レジスト剥離液により、レジストの剥離処理を行う。 Next, as shown in FIG. 6, dicing lines are formed on the surface of the light emitting layer forming portion 2 by a dicing method. At this time, patterning is performed with a predetermined resist 5, and half dicing is first performed to a width of 40 to 50 μm and a depth of the GaP layer of 10 to 20 μm. Thereafter, as shown in FIG. 7, wet etching is performed with a mixed solution of HCl: H 2 O 2 : H 2 O = 95: 2: 3 for a treatment time of 10 to 30 minutes, and the crush layer on the end face is removed. Further, the resist is stripped with a resist stripping solution.

さらに、図8に示すように、発光層形成部の表面に、Au-Ti合金、またはAu-Zn-Ni合金などを真空蒸着などにより成膜してパターニングをすることによりn側電極6aを形成する。またGaP基板の表面にAu-Ge-Ni合金などを全面に設けてp側電極6bを形成する。そして、処理中のp、n両側電極保護用としてレジスト5’、5”を塗布する。   Further, as shown in FIG. 8, an n-side electrode 6a is formed on the surface of the light emitting layer forming portion by depositing Au-Ti alloy or Au-Zn-Ni alloy by vacuum deposition or the like and patterning. To do. Further, an Au—Ge—Ni alloy or the like is provided on the entire surface of the GaP substrate to form the p-side electrode 6b. Then, resist 5 ', 5 "is applied to protect the p and n side electrodes during processing.

そして、図9に示すように、n側電極面を粘着シートで固定する。この粘着シートは、例えば、50〜100μm厚の塩化ビニルシート基板7a上に、30μm程度の粘着材(ノリ)7bを塗布したものが用いられる。この後、図10に示すように、GaP基板3面をストレートにダイシングし、直方体型に形成した後、粘着シートの引き伸ばしを行なう。 Then, as shown in FIG. 9, the n-side electrode surface is fixed with an adhesive sheet 7 . As this pressure-sensitive adhesive sheet, for example, a sheet obtained by applying a pressure-sensitive adhesive material (bori) 7b of about 30 μm onto a vinyl chloride sheet substrate 7a having a thickness of 50 to 100 μm is used. Thereafter, as shown in FIG. 10, the surface of the GaP substrate 3 is diced straight to form a rectangular parallelepiped shape, and then the adhesive sheet 7 is stretched.

このとき、粘着シートの引き伸ばしは、例えば図11に示すような引き伸ばし装置で行なわれる。この引き伸ばし装置において、フレーム11中に設置されたステージ12は、シャフト13を介してシリンダー14と接続されている。そして、シャフト13の所定位置にはストローク幅を調整する位置可変のストッパー15が設けられるとともに、シリンダー14にはステージ12の上下移動のスピードコントロール制御機構(図示せず)が接続され、これらによりストローク、上昇スピードが制御されている。ダイシングされたチップ16を接着した粘着シートは、周辺を2つのリング17a、17bに挟まれて、ステージ上方でフレーム11に固定される。周辺には複数の熱電対18を備えた温度制御機構が設けられ、引き伸ばし時の温度が制御される。 At this time, the adhesive sheet is stretched by a stretching apparatus as shown in FIG. 11, for example. In this stretching apparatus, a stage 12 installed in the frame 11 is connected to a cylinder 14 via a shaft 13. Further, a variable position stopper 15 for adjusting the stroke width is provided at a predetermined position of the shaft 13, and a speed control control mechanism (not shown) for moving the stage 12 up and down is connected to the cylinder 14. , The ascending speed is controlled. The adhesive sheet 7 to which the diced chip 16 is bonded is sandwiched between two rings 17a and 17b and fixed to the frame 11 above the stage. A temperature control mechanism including a plurality of thermocouples 18 is provided in the periphery, and the temperature at the time of stretching is controlled.

このような引き伸ばし装置により、例えば以下のように粘着シートが引き伸ばされる。まず、第1のリング17aにダイシングされたダイシングされたチップ16周辺の粘着シートを貼り付け、第2のリング17bで粘着シートを挟むことにより、粘着シートをリング17a、17bに固定する。さらにこれらリング17a、17bをフレーム11に固定した後、制御された温度において、所定時間保持する。次いで、図12に示すように、シリンダー14を制御し、テフロン(登録商標)リング19を載置したステージ12を、所定のスピード、ストロークとなるように上昇させる。粘着シート端部はリング17a、17bにより固定されているため、ステージ12の上昇と共に粘着シート全体が均一に引き伸ばされる。そして、テフロン(登録商標)リング19の外側にOリング20をはめ込み、粘着シートが引き伸ばされた状態で固定した後、周辺の粘着シートを切断する。 With such a stretching device, for example, the adhesive sheet 7 is stretched as follows. First, the adhesive sheet 7 around the diced chip 16 diced to the first ring 17a is attached, and the adhesive sheet 7 is sandwiched between the second rings 17b, thereby fixing the adhesive sheet 7 to the rings 17a and 17b. . Further, after these rings 17a and 17b are fixed to the frame 11, they are held at a controlled temperature for a predetermined time. Next, as shown in FIG. 12, the cylinder 14 is controlled, and the stage 12 on which the Teflon (registered trademark) ring 19 is placed is moved up to a predetermined speed and stroke. Since the end of the adhesive sheet 7 is fixed by the rings 17a and 17b, the entire adhesive sheet 7 is uniformly stretched as the stage 12 is raised. Then, the O-ring 20 is fitted to the outside of the Teflon (registered trademark) ring 19 and fixed in a state where the adhesive sheet is stretched, and then the peripheral adhesive sheet is cut.

このとき、粘着シート引き伸ばしの条件として、
(1) 引き伸ばしスピード
(2) 引き伸ばし量
(3) 引き伸ばし時の温度
(4) 引き伸ばし前の保持時間
が、制御されている。例えば、塩化ビニルシート基板で基板厚80〜120μm、粘着材(ノリ)の初期粘着力が0.1〜2.0Nの粘着シートを用いた場合、
(1) 引き伸ばしスピードは、1.0〜3.0cm/secが適当である。これは、スピードが遅すぎると、適切な生産性が得られず、一方、早すぎると粘着材(ノリ)のちぎれが発生するためである。
At this time, as a condition for stretching the adhesive sheet,
(1) Stretching speed
(2) Stretch amount
(3) Temperature during stretching
(4) The holding time before stretching is controlled. For example, when a pressure-sensitive adhesive sheet having a substrate thickness of 80 to 120 μm and an initial adhesive strength of the adhesive material (paste) of 0.1 to 2.0 N is used with a vinyl chloride sheet substrate,
(1) The stretching speed is suitably 1.0 to 3.0 cm / sec. This is because if the speed is too slow, appropriate productivity cannot be obtained, while if it is too fast, the adhesive (slipping) is torn off.

(2) 引き伸ばし量は、200〜300μmが適当である。これは、引き伸ばし量が少ないと十分にエッチング液をチップ端面に浸透させることができず、一方、多すぎると粘着材(ノリ)のちぎれが発生するためである。   (2) The stretching amount is suitably 200 to 300 μm. This is because if the amount of stretching is small, the etching solution cannot be sufficiently penetrated into the end surface of the chip. On the other hand, if the amount is too large, the adhesive (slipping) is torn off.

(3) 引き伸ばし時の温度は、50〜150℃が適当である。これは、低すぎると粘着材(ノリ)を十分軟化させることができず、一方、高すぎると素子劣化を引き起こす可能性があるためである。   (3) The temperature during stretching is suitably 50 to 150 ° C. This is because if the pressure is too low, the adhesive material (slave) cannot be sufficiently softened, while if it is too high, the element may be deteriorated.

(4) 引き伸ばし前の保持時間は、10〜90secが適当である。これは、短すぎると粘着材(ノリ)を十分軟化させることができず、一方、長すぎると適切な生産性が得られないためである。   (4) The holding time before stretching is suitably 10 to 90 seconds. This is because if the adhesive is too short, the adhesive material (slave) cannot be sufficiently softened, whereas if it is too long, appropriate productivity cannot be obtained.

尚、これら条件は、使用する粘着シートにより適宜設定されるものであり、これらの条件に限定されるものではない。   These conditions are appropriately set depending on the pressure-sensitive adhesive sheet to be used, and are not limited to these conditions.

このように、引き伸ばし条件を所定の条件に制御することにより、粘着材(ノリ)の引っ張り強度が制御され、粘着シート引き伸ばし時の粘着材(ノリ)の引っ張りによるレジスト剥がれを抑制することができる。   In this way, by controlling the stretching condition to a predetermined condition, the tensile strength of the adhesive material (slave) is controlled, and resist peeling due to the stretching of the adhesive material (slave) when the adhesive sheet is stretched can be suppressed.

このようにして、粘着シートを引き伸ばし、チップ間の距離を例えば500μm以上に広げた後、(HCl+H+HO)等のエッチング液を用いて破砕層をエッチングする。このとき、粘着テープの引き伸ばしにより、エッチング液をスムーズにチップ端面に浸透させることができるため、破砕層を均一にエッチングすることが可能となる。また、レジスト剥がれが抑えられるため、破砕層除去のエッチング時において、電極クワレ(本来レジストで保護されているべき電極がエッチングされてしまう状態)の発生も抑制される。 In this way, the adhesive sheet is stretched to increase the distance between the chips to, for example, 500 μm or more, and then the crushed layer is etched using an etching solution such as (HCl + H 2 O 2 + H 2 O). At this time, since the etching liquid can smoothly penetrate into the chip end surface by stretching the adhesive tape, the crushed layer can be etched uniformly. In addition, since resist peeling is suppressed, the occurrence of electrode squeeze (a state in which an electrode that should originally be protected by the resist is etched) is suppressed during etching for removing the crushed layer.

そして、さらに光学特性の向上を図るために、例えばHFフロスト処理により、GaP基板3の側面に高さ1.0μm程度、周期0.5〜1.0μmの凹凸を形成した後、図13に示すように、p側電極6b面のレジスト5’’を、剥離液により剥離処理する。さらに、p側電極6b面に粘着シート’を貼り付け、n側電極6a面に貼り付けられた粘着シートを剥がし、n側電極6a面のレジスト5’を、剥離液により剥離処理して、LEDチップが形成される。 Then, in order to further improve the optical characteristics, an unevenness having a height of about 1.0 μm and a period of 0.5 to 1.0 μm is formed on the side surface of the GaP substrate 3 by, for example, HF frost treatment, and then shown in FIG. In this way, the resist 5 ″ on the surface of the p-side electrode 6b is stripped with a stripping solution. Furthermore, the adhesive sheet 7 to the p-side electrode 6b faces 'paste, peeled adhesive sheet 7 is adhered to the n-side electrode 6a surface, the resist 5 of the n-side electrode 6a faces' and to release treatment with a release liquid A LED chip is formed.

本実施形態において、発光層形成部として、InGaAlP系化合物半導体を用いたが、AlGaAs系化合物半導体を用いても同様である。また、活性層を両クラッド層により挟持し、活性層と両クラッド層の材料、たとえばAlの混晶比を異ならせ、活性層にキャリアを閉じ込めやすくして活性層を発光層とするダブルヘテロ接合構造を用いたが、活性層を介さないでpn接合が形成され、pn接合部に発光層を形成する構造のものでもよい。さらに、半導体発光素子を構成する各半導体層として、具体的な組成、厚さ、キャリア濃度を挙げているが、これらの例には限定されず種々の半導体層を用いることができる。また、チップ形状は直方体型を用いたが、光取り出し効率を向上させるために、端面にテーパーを有していても良い。さらに、光半導体以外にも、破砕層をエッチング除去する半導体装置において適用することも可能である。   In the present embodiment, an InGaAlP compound semiconductor is used as the light emitting layer forming portion, but the same applies to the case where an AlGaAs compound semiconductor is used. In addition, a double heterojunction in which the active layer is sandwiched between both clad layers, the active layer and both clad layers are made of different materials, for example, a mixed crystal ratio of Al, and carriers are confined in the active layer to make the active layer a light-emitting layer. Although a structure is used, a structure in which a pn junction is formed without an active layer and a light emitting layer is formed at the pn junction may be used. Furthermore, specific compositions, thicknesses, and carrier concentrations are given as the semiconductor layers constituting the semiconductor light emitting element, but the invention is not limited to these examples, and various semiconductor layers can be used. Moreover, although the rectangular shape was used for the chip shape, the end face may have a taper in order to improve the light extraction efficiency. Further, in addition to the optical semiconductor, the present invention can be applied to a semiconductor device that removes the fractured layer by etching.

また、粘着シート引き伸ばし工程において、その前後工程で具体的な条件、手法を挙げているが、これに限定されるものではない。例えば、シート端部を等間隔に複数点(例えば8点)で保持し、水平方向(外周方向)に引き伸ばしても良い。また、各条件を制御する手法についても、特に限定されるものではない。   Moreover, in the pressure-sensitive adhesive sheet stretching process, specific conditions and methods are listed in the preceding and following processes, but the process is not limited to this. For example, the sheet ends may be held at a plurality of points (for example, 8 points) at equal intervals and stretched in the horizontal direction (outer peripheral direction). Also, the method for controlling each condition is not particularly limited.

尚、本発明は、上述した実施形態に限定されるものではない。その他要旨を逸脱しない範囲で種々変形して実施することができる。   In addition, this invention is not limited to embodiment mentioned above. Various other modifications can be made without departing from the scope of the invention.

本発明の一態様における半導体装置の製造工程を示す図。4A and 4B illustrate a manufacturing process of a semiconductor device according to one embodiment of the present invention. 本発明の一態様における半導体装置の製造工程を示す図。4A and 4B illustrate a manufacturing process of a semiconductor device according to one embodiment of the present invention. 本発明の一態様における半導体装置の製造工程を示す図。4A and 4B illustrate a manufacturing process of a semiconductor device according to one embodiment of the present invention. 本発明の一態様における半導体装置の製造工程を示す図。4A and 4B illustrate a manufacturing process of a semiconductor device according to one embodiment of the present invention. 本発明の一態様における半導体装置の製造工程を示す図。4A and 4B illustrate a manufacturing process of a semiconductor device according to one embodiment of the present invention. 本発明の一態様における半導体装置の製造工程を示す図。4A and 4B illustrate a manufacturing process of a semiconductor device according to one embodiment of the present invention. 本発明の一態様における半導体装置の製造工程を示す図。4A and 4B illustrate a manufacturing process of a semiconductor device according to one embodiment of the present invention. 本発明の一態様における半導体装置の製造工程を示す図。4A and 4B illustrate a manufacturing process of a semiconductor device according to one embodiment of the present invention. 本発明の一態様における半導体装置の製造工程を示す図。4A and 4B illustrate a manufacturing process of a semiconductor device according to one embodiment of the present invention. 本発明の一態様における半導体装置の製造工程を示す図。4A and 4B illustrate a manufacturing process of a semiconductor device according to one embodiment of the present invention. 本発明の一態様における粘着シート引き伸ばし装置を示す図。The figure which shows the adhesive sheet extending apparatus in 1 aspect of this invention. 本発明の一態様における粘着シート引き伸ばし装置を示す図。The figure which shows the adhesive sheet extending apparatus in 1 aspect of this invention. 本発明の一態様における半導体装置の製造工程を示す図。4A and 4B illustrate a manufacturing process of a semiconductor device according to one embodiment of the present invention. 従来の半導体装置の製造工程を示す図。The figure which shows the manufacturing process of the conventional semiconductor device.

符号の説明Explanation of symbols

1 GaAs基板
発光層形成部
3 GaP基板
4 GaPバッファ層
5、5’、5” レジスト
6、106 電極
、107粘着シート
11 フレーム
12 ステージ
13 シャフト
14 シリンダー
15 ストッパー
16、116 ダイシングされたチップ
17 リング
18 熱電対
19 テフロン(登録商標)リング
20 Oリング
1 GaAs substrate
2 light emitting layer forming portion 3 GaP substrate 4 GaP buffer layer 5, 5 ′, 5 ″ resist 6, 106 electrode
7 , 107 Adhesive sheet 11 Frame 12 Stage 13 Shaft 14 Cylinder 15 Stopper 16, 116 Dicing tip 17 Ring 18 Thermocouple 19 Teflon (registered trademark) ring 20 O-ring

Claims (5)

半導体基板に素子領域及び電極を形成する工程と、
前記電極上に保護膜を形成する工程と、
前記保護膜上にシートを貼り付ける工程と、
前記半導体基板をチップ毎に分離する工程と、
前記シートを制御された所定条件により引き伸ばす工程を備えることを特徴とする半導体装置の製造方法。
Forming an element region and an electrode on a semiconductor substrate;
Forming a protective film on the electrode;
Attaching a sheet on the protective film;
Separating the semiconductor substrate for each chip;
A method of manufacturing a semiconductor device, comprising a step of stretching the sheet under controlled predetermined conditions.
前記所定条件は、引き伸ばしスピード、引き伸ばし量、引き伸ばし時の温度、引き伸ばし前の保持時間の少なくともいずれかを含むことを特徴とする請求項1に記載の半導体装置の製造方法。   2. The method of manufacturing a semiconductor device according to claim 1, wherein the predetermined condition includes at least one of stretching speed, stretching amount, temperature at stretching, and holding time before stretching. 前記引き伸ばす工程の後、前記基板に形成された破砕層を除去する工程を備えることを特徴とする請求項1又は2に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, further comprising a step of removing a crushed layer formed on the substrate after the stretching step. 中心部にチップ毎に分離された複数の半導体チップを貼り付けたシートの周辺部を固定するシート固定手段と、
前記シートの中心部と、固定された前記シートの周辺部の固定位置との相対位置を変動させる位置変動手段と、
前記位置変動手段を制御する制御手段を具備することを特徴とする半導体製造装置。
A sheet fixing means for fixing a peripheral portion of a sheet in which a plurality of semiconductor chips separated for each chip are attached to the central portion;
Position changing means for changing a relative position between a center portion of the sheet and a fixed position of a peripheral portion of the fixed sheet;
A semiconductor manufacturing apparatus comprising control means for controlling the position changing means.
温度を制御する温度制御手段を備えることを特徴とする請求項4に記載の半導体製造装置。   The semiconductor manufacturing apparatus according to claim 4, further comprising temperature control means for controlling temperature.
JP2004243949A 2004-08-24 2004-08-24 Method of manufacturing semiconductor device, and semiconductor manufacturing equipment Pending JP2006066446A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004243949A JP2006066446A (en) 2004-08-24 2004-08-24 Method of manufacturing semiconductor device, and semiconductor manufacturing equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004243949A JP2006066446A (en) 2004-08-24 2004-08-24 Method of manufacturing semiconductor device, and semiconductor manufacturing equipment

Publications (1)

Publication Number Publication Date
JP2006066446A true JP2006066446A (en) 2006-03-09

Family

ID=36112688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004243949A Pending JP2006066446A (en) 2004-08-24 2004-08-24 Method of manufacturing semiconductor device, and semiconductor manufacturing equipment

Country Status (1)

Country Link
JP (1) JP2006066446A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011103382A (en) * 2009-11-11 2011-05-26 Asahi Kasei Electronics Co Ltd Method of manufacturing optical device, and optical device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011103382A (en) * 2009-11-11 2011-05-26 Asahi Kasei Electronics Co Ltd Method of manufacturing optical device, and optical device

Similar Documents

Publication Publication Date Title
TWI401823B (en) Method of forming a light-emitting diode device
US9905727B2 (en) Fabrication of thin-film devices using selective area epitaxy
US20190189597A1 (en) Discontinuous patterned bonds for semiconductor devices and associated systems and methods
US8361822B2 (en) Light-emitting device and method for producing light emitting device
JP2006210660A (en) Manufacturing method of semiconductor substrate
TW201225171A (en) Method of manufacturing a semiconductor device
US20090230514A1 (en) Method of manufacturing nitride semiconductor device
JP2007134388A (en) Nitride based semiconductor element and process for fabricating same
JP2005328073A (en) Method for manufacturing semiconductor light-emitting element
WO2018163713A1 (en) Light-emitting element and method for manufacturing same
US20080305570A1 (en) Led chip production method
JP2010147163A (en) Method for manufacturing semiconductor light emitting element
KR20130040496A (en) Bonded substrate and manufacturing mothod thereof
JP2006066446A (en) Method of manufacturing semiconductor device, and semiconductor manufacturing equipment
JP2004363213A (en) Method of manufacturing semiconductor device
JP2000260760A (en) Manufacture of wafer and semiconductor device
US20230068911A1 (en) Laser Lift-Off Processing System Including Metal Grid
JP2007103932A (en) Epitaxial substrate and module manufactured of the same, and suitable manufacturing method
JP2011193010A (en) Semiconductor wafer and semiconductor wafer for high frequency electronic device
JP2009016517A (en) Compound semiconductor wafer, method of manufacturing light emitting element, and evaluation method
CN107735870B (en) Light emitting module and method for manufacturing light emitting module
JP2007081360A (en) Vertical type light emitting diode and its manufacture
JP5324821B2 (en) Manufacturing method of semiconductor device
JP7251672B1 (en) Method for manufacturing light-emitting element
KR20140035062A (en) Method of fabricating gallium nitrded based semiconductor device