JP2006060218A

JP2006060218A - Cmp slurry, chemical mechanical polishing method using cmp slurry, and method of forming surface of capacitor using chemical mechanical polishing method

Info

Publication number: JP2006060218A
Application number: JP2005236141A
Authority: JP
Inventors: Seong-Kyu Yun; 惺圭尹; Kenichi Orui; 健一大類; Sung-Joon Kim; 成俊金; Changki Hong; 昌基洪; Jae-Dong Lee; 李　在　東; Haruki Nojo; 治輝能条
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2004-08-17
Filing date: 2005-08-16
Publication date: 2006-03-02

Abstract

<P>PROBLEM TO BE SOLVED: To provide a CMP slurry, a chemical mechanical polishing method utilizing the CMP slurry, and a method of forming a surface of a capacitor utilizing the chemical mechanical polishing method. <P>SOLUTION: The CMP slurry is provided with an abrasive, an oxidant, and at least one pH regulant which regulates pH of the CMP slurry. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、ＣＭＰスラリー、ＣＭＰスラリーを用いる化学機械的研磨方法、及び化学機械的研磨方法を用いるキャパシタ表面の形成方法に関する。 The present invention relates to a CMP slurry, a chemical mechanical polishing method using the CMP slurry, and a capacitor surface forming method using the chemical mechanical polishing method.

酸化ルテニウムをはじめとするルテニウム化合物及びルテニウムは、半導体装置のキャパシタの下部電極を形成する物質として使用することができる。ここでルテニウム化合物は、ルテニウムが主成分として含有されたあらゆる化合物として定義される。酸化ルテニウムのようなルテニウム化合物は、酸化チタン、酸化タングステンまたは酸化タンタルのような他の物質と比較した場合、ルテニウムの導電性により、より低い表面抵抗を有する。 Ruthenium compounds such as ruthenium oxide and ruthenium can be used as a material for forming a lower electrode of a capacitor of a semiconductor device. Here, the ruthenium compound is defined as any compound containing ruthenium as a main component. Ruthenium compounds such as ruthenium oxide have lower surface resistance due to the conductivity of ruthenium when compared to other materials such as titanium oxide, tungsten oxide or tantalum oxide.

従来、ルテニウム含有膜はスパッタリングまたは化学気相成長法（ＣＶＤ）で形成され、その後ルテニウム含有膜の一部分は、エッチングで除去されて下部電極を形成する。しかし、王水、またはピラニア溶液を含む従来のエッチング剤を使用した従来のウェットエッチング工程では、ルテニウム含有膜をエッチングすることは困難である。「ピラニア溶液」という名称は、半導体産業で許容された名称であり、硫酸及び過酸化水素を含有し、たびたび基板の有機不純物を洗浄するために使用される。 Conventionally, a ruthenium-containing film is formed by sputtering or chemical vapor deposition (CVD), and then a portion of the ruthenium-containing film is removed by etching to form a lower electrode. However, it is difficult to etch a ruthenium-containing film in a conventional wet etching process using a conventional etchant containing aqua regia or a piranha solution. The name “piranha solution” is an accepted name in the semiconductor industry and contains sulfuric acid and hydrogen peroxide and is often used to clean organic impurities on the substrate.

ルテニウム含有膜をウェットエッチングするために使用されるもう一つの従来の溶液は、硝酸第二セリウムアンモニウム（（ＮＨ_４）_２Ｃｅ（ＮＯ_３）_６）溶液であり、これはウェットエッチング剤の他、化学機械的研磨（ＣＭＰ）スラリーとしても使用されうる。しかし、硝酸第二セリウムアンモニウム溶液は以下の問題点を有する。第１の問題点は、硝酸第二セリウムアンモニウム溶液のウェットエッチング速度が速く、ルテニウムの除去率を調節しにくいという点である。第２の問題点は、酸性度が高い（ｐＨが約１）ため、工程機械に損傷を与えるという点である。第３の問題点は、セリウムイオン（Ｃｅ^４＋）と水酸化イオン（ＯＨ⁻）が結合して沈殿物が形成されるので、エッチング溶液のｐＨを調節しにくく、これによって、ルテニウム含有膜と他の膜との間の除去率選択比を調節しにくいという点である。 Another conventional solution used to wet etch ruthenium-containing films is ceric ammonium nitrate ((NH ₄ ) ₂ Ce (NO ₃ ) ₆ ) solution, which is a wet etchant, It can also be used as a chemical mechanical polishing (CMP) slurry. However, ceric ammonium nitrate solution has the following problems. The first problem is that the wet etching rate of the ceric ammonium nitrate solution is high and it is difficult to adjust the ruthenium removal rate. The second problem is that the acidity is high (pH is about 1), which causes damage to the process machine. The third problem is that cerium ions (Ce ⁴⁺ ) and hydroxide ions (OH ⁻ ) are combined to form a precipitate, so that it is difficult to adjust the pH of the etching solution. It is difficult to adjust the selection ratio of the removal rate with respect to the film.

上述のような問題から、ルテニウム含有膜は、ドライエッチングによってもエッチングされてきた。 Due to the problems described above, the ruthenium-containing film has been etched also by dry etching.

しかし、ルテニウム含有膜をドライエッチングすると、ルテニウム含有膜が十分にエッチングされず、ノード分離の後にルテニウム下部電極の上部表面に鋭く尖ったような部分が形成されるか、ルテニウム下部電極が凹むか、及び／または鋳型膜を損失させ、これによってキャパシタンスを低下させる。 However, when the ruthenium-containing film is dry-etched, the ruthenium-containing film is not sufficiently etched, and after node separation, a sharp pointed portion is formed on the upper surface of the ruthenium lower electrode, or the ruthenium lower electrode is recessed, And / or loss of the template membrane, thereby reducing capacitance.

したがって、本発明の課題は金属含有膜、特にルテニウム含有膜を研磨する場合、他の膜の除去率に対するルテニウム含有膜の除去率の比、すなわち除去率選択比が高い、ＣＭＰスラリー、前記ＣＭＰスラリーを利用する化学機械的研磨方法、及び前記化学機械的研磨方法を利用してキャパシタの表面を形成する方法を提供することにある。 Accordingly, an object of the present invention is to polish a metal-containing film, particularly a ruthenium-containing film, a ratio of a removal rate of a ruthenium-containing film to a removal rate of another film, that is, a high removal rate selection ratio, a CMP slurry, and the CMP slurry And a method of forming a capacitor surface using the chemical mechanical polishing method.

本発明の他の課題は、高い除去率選択比及び／またはより向上したｐＨ調節能力を有するＣＭＰスラリー、前記ＣＭＰスラリーを利用する化学機械的研磨方法、および前記化学機械的研磨方法を利用してキャパシタの表面を形成する方法を提供することにある。 Another object of the present invention is to provide a CMP slurry having a high removal rate selection ratio and / or an improved pH adjustment capability, a chemical mechanical polishing method using the CMP slurry, and a chemical mechanical polishing method. The object is to provide a method of forming the surface of a capacitor.

本発明の第一は、研磨剤と、酸化剤と、およびスラリーのｐＨを調節する少なくとも一つのｐＨ調節剤とを含有することを特徴とする、金属含有膜、特にルテニウム含有膜のためのＣＭＰスラリーである。 A first aspect of the present invention is a CMP for a metal-containing film, particularly a ruthenium-containing film, characterized by containing an abrasive, an oxidizing agent, and at least one pH adjusting agent that adjusts the pH of the slurry. It is a slurry.

本発明の第二は、研磨剤、酸化剤、及びＣＭＰスラリーのｐＨを調節する少なくとも一つのｐＨ調節剤を含むＣＭＰスラリーを調製する段階と、前記スラリーを利用してルテニウム含有膜に対してＣＭＰを行う段階と、を含むことを特徴とする、半導体基板上に形成されたルテニウム含有膜に対する化学機械的研磨方法である。 The second aspect of the present invention is to prepare a CMP slurry including an abrasive, an oxidizing agent, and at least one pH adjusting agent for adjusting the pH of the CMP slurry, and using the slurry to perform CMP on a ruthenium-containing film. A chemical mechanical polishing method for a ruthenium-containing film formed on a semiconductor substrate.

本発明の第三は、半導体基板上にエッチング保護膜を形成する段階と、前記エッチング保護膜上に鋳型酸化膜を形成する段階と、前記鋳型酸化膜をパターニングしてキャパシタのための領域を定義する段階と、前記パターニングされた鋳型酸化膜上にルテニウム含有膜を形成する段階と、前記ルテニウム含有膜上に誘電膜を形成する段階と、研磨剤、酸化剤、及びＣＭＰスラリーのｐＨを調節する少なくとも一つのｐＨ調節剤を含むＣＭＰスラリーを利用して、前記ルテニウム含有膜と前記誘電膜とを化学機械的研磨する段階と、を含むことを特徴とする、キャパシタ表面の形成方法である。 The third aspect of the present invention is to define an area for a capacitor by forming an etching protection film on a semiconductor substrate, forming a template oxide film on the etching protection film, and patterning the template oxide film. Forming a ruthenium-containing film on the patterned template oxide film, forming a dielectric film on the ruthenium-containing film, and adjusting the pH of the polishing agent, the oxidizing agent, and the CMP slurry. And a chemical mechanical polishing of the ruthenium-containing film and the dielectric film using a CMP slurry containing at least one pH adjusting agent.

本発明による金属含有膜、特にルテニウム含有膜を研磨するＣＭＰスラリーは、他の膜の除去率に対するルテニウム含有膜の除去率の比、すなわち除去率選択比が高く、より向上したｐＨ調節能力を有する。前記ＣＭＰスラリーを利用してＣＭＰ工程を進行させ、キャパシタの表面を形成することによって、ルテニウム、またはルテニウム化合物で下部電極を効果的に形成することができる。これによって、キャパシタンスを向上させることができ、信頼性ある半導体装置を形成することができる。 The CMP slurry for polishing a metal-containing film according to the present invention, particularly a ruthenium-containing film, has a higher ratio of the removal rate of the ruthenium-containing film relative to the removal rate of other films, that is, a high removal rate selection ratio, and has an improved pH adjustment capability. . A CMP process is performed using the CMP slurry to form a capacitor surface, thereby effectively forming a lower electrode with ruthenium or a ruthenium compound. As a result, the capacitance can be improved, and a reliable semiconductor device can be formed.

上述の方法において、前記キャパシタは積層型、トレンチ型、またはＯＣＳ（ＯｎｅＣｙｌｉｎｄｅｒＳｔａｃｋ）型でありうる。 In the above-described method, the capacitor may be a stacked type, a trench type, or an OCS (One Cylinder Stack) type.

本発明の一実施形態によると、ＣＭＰに使用されるスラリーは研磨剤、酸化剤そして／またはｐＨ調節剤を含むことができる。 According to one embodiment of the present invention, the slurry used for CMP may include an abrasive, an oxidizing agent, and / or a pH adjuster.

前記研磨剤はセリア、シリカ、コロイダルシリカ、ヒュームドシリカ、アルミナ、チタニア、酸化マンガン、ジルコニア、及び酸化ゲルマニウムからなる群より選択される少なくとも一つであることが好ましい。 The abrasive is preferably at least one selected from the group consisting of ceria, silica, colloidal silica, fumed silica, alumina, titania, manganese oxide, zirconia, and germanium oxide.

前記酸化剤は過ヨウ素酸（Ｈ_５ＩＯ_６）が好ましい。 The oxidizing agent is preferably periodic acid (H ₅ IO ₆ ).

前記ｐＨ調節剤は、アミン化合物が好ましく、ビスヘキサメチレントリアミン（ＢＨＭＴ）、水酸化テトラメチルアンモニウム（ＴＭＡＨ）、テトラメチルアミン（ＴＭＡ）、テトラエチルアミン（ＴＥＡ）、ヒドロキシルアミン（ＨＡ）、ポリエチレンアミン（ＰＥＡ）及び水酸化コリン（ＣＨ）、及びこれらの塩からなる群より選択される少なくとも一つの物質が好ましい。また、前記ｐＨ調節剤は水酸化カリウム（ＫＯＨ）も好ましい。 The pH adjuster is preferably an amine compound, such as bishexamethylenetriamine (BHMT), tetramethylammonium hydroxide (TMAH), tetramethylamine (TMA), tetraethylamine (TEA), hydroxylamine (HA), polyethyleneamine ( Preference is given to at least one substance selected from the group consisting of PEA) and choline hydroxide (CH) and their salts. The pH adjuster is also preferably potassium hydroxide (KOH).

前記研磨剤として、例えば前記コロイダルシリカの含有量は、前記ＣＭＰスラリーの総重量の０．０１〜３０重量％であることが好ましく、より好ましくは０．１〜１０重量％、特に好ましくは、０．５〜３重量％である。 For example, the content of the colloidal silica as the abrasive is preferably 0.01 to 30% by weight, more preferably 0.1 to 10% by weight, and particularly preferably 0% by weight based on the total weight of the CMP slurry. 0.5 to 3% by weight.

前記酸化剤として、例えば前記過ヨウ素酸は前記ＣＭＰスラリーの総重量の０．１〜５重量％で含まれうる。一実施形態によると、前記過ヨウ素酸のような前記酸化剤は前記ＣＭＰスラリーの総重量の２．５〜５．０重量％で含まれうる。一実施形態によると、前記過ヨウ素酸のような前記酸化剤は前記ＣＭＰスラリーの総重量の０．１〜２．０重量％で含まれうる。一実施形態によると、前記過ヨウ素酸のような前記酸化剤は前記スラリーの総重量の０．１〜１．０重量％で含まれうる。一実施形態によると、前記過ヨウ素酸のような前記酸化剤は前記スラリーの総重量の０．１〜０．５重量％で含まれうる。一実施形態によると、前記過ヨウ素酸のような前記酸化剤は前記ＣＭＰスラリーの総重量の０．２５〜０．５重量％で含まれうる。一実施形態によると、前記過ヨウ素酸のような前記酸化剤は前記ＣＭＰスラリーの総重量の０．５〜１．５重量％で含まれうる。 As the oxidizing agent, for example, the periodic acid may be included in an amount of 0.1 to 5% by weight based on the total weight of the CMP slurry. According to one embodiment, the oxidizing agent, such as periodic acid, may be included at 2.5-5.0% by weight of the total weight of the CMP slurry. According to one embodiment, the oxidizing agent such as periodic acid may be included at 0.1 to 2.0% by weight of the total weight of the CMP slurry. According to one embodiment, the oxidizing agent such as periodic acid may be included at 0.1 to 1.0% by weight of the total weight of the slurry. According to one embodiment, the oxidizing agent such as periodic acid may be included at 0.1 to 0.5% by weight of the total weight of the slurry. According to one embodiment, the oxidizing agent such as periodic acid may be included at 0.25 to 0.5% by weight of the total weight of the CMP slurry. According to one embodiment, the oxidizing agent such as periodic acid may be included at 0.5 to 1.5% by weight of the total weight of the CMP slurry.

一実施形態において、前記ＣＭＰスラリーのｐＨは２〜８であり、好ましくは３．５〜４．５であり、さらに好ましくは４である。他の実施形態において、前記ＣＭＰスラリーのｐＨは約８でありうる。 In one embodiment, the CMP slurry has a pH of 2-8, preferably 3.5-4.5, and more preferably 4. In another embodiment, the CMP slurry may have a pH of about 8.

一実施形態において、前記コロイダルシリカは前記スラリーの総重量の０．５重量％で含まれ、前記過ヨウ素酸は前記スラリーの総重量の０．５重量％で含まれる。他の実施形態において、前記コロイダルシリカは前記スラリーの総重量の３重量％で含まれ、前記過ヨウ素酸は前記スラリーの総重量の０．５重量％で含まれる。 In one embodiment, the colloidal silica is included at 0.5% by weight of the total weight of the slurry, and the periodic acid is included at 0.5% by weight of the total weight of the slurry. In another embodiment, the colloidal silica is included at 3% by weight of the total weight of the slurry, and the periodic acid is included at 0.5% by weight of the total weight of the slurry.

本発明の実施形態によるスラリーは、コロイダルシリカと過ヨウ素酸とを含むことができる。前記過ヨウ素酸はルテニウムを酸化させる酸化剤として作用して、前記ルテニウムの表面上に酸化ルテニウム膜を形成する。前記過ヨウ素酸は前記スラリーの総重量の０．１〜５重量％で含まれうる。前記過ヨウ素酸は前記スラリーの総重量の２．５〜５．０重量％で含まれうる。前記過ヨウ素酸は前記スラリーの総重量の０．１〜２．０重量％で含まれうる。前記過ヨウ素酸は前記スラリーの総重量の０．１〜１．０重量％で含まれうる。前記過ヨウ素酸は前記スラリーの総重量の０．１〜０．５重量％で含まれうる。前記過ヨウ素酸は前記スラリーの総重量の０．２５〜０．５重量％で含まれうる。前記過ヨウ素酸は前記スラリーの総重量の０．５〜１．５重量％で含まれうる。 The slurry according to the embodiment of the present invention may include colloidal silica and periodic acid. The periodic acid acts as an oxidizing agent for oxidizing ruthenium to form a ruthenium oxide film on the surface of the ruthenium. The periodic acid may be included at 0.1 to 5% by weight of the total weight of the slurry. The periodic acid may be included at 2.5 to 5.0% by weight of the total weight of the slurry. The periodic acid may be included at 0.1 to 2.0% by weight of the total weight of the slurry. The periodic acid may be included at 0.1 to 1.0% by weight of the total weight of the slurry. The periodic acid may be included at 0.1 to 0.5% by weight of the total weight of the slurry. The periodic acid may be included at 0.25 to 0.5% by weight of the total weight of the slurry. The periodic acid may be included at 0.5 to 1.5% by weight of the total weight of the slurry.

前記コロイダルシリカは研磨剤として作用する。コロイダルシリカとともにセリア、アルミナ、チタニア、酸化マグネシウム、ジルコニア、酸化ゲルマニウム、またはこれらの混合物が研磨剤として使用することができる。前記研磨剤はＣＭＰスラリーの総重量の０．０１〜３０重量％で添加されることが好ましく、より好ましくは０．０１〜１重量％、特に好ましくは０．０１〜１重量％であって、テトラエトキシシラン（ＴＥＯＳ）膜、タンタル酸化膜（ＴａＯ）、ポリシリコン膜、またはシリコン膜のような酸化物を含む他の膜の除去率を増加させることができる。 The colloidal silica acts as an abrasive. Along with colloidal silica, ceria, alumina, titania, magnesium oxide, zirconia, germanium oxide, or a mixture thereof can be used as an abrasive. The abrasive is preferably added at 0.01 to 30% by weight of the total weight of the CMP slurry, more preferably 0.01 to 1% by weight, particularly preferably 0.01 to 1% by weight, The removal rate of other films containing oxides such as tetraethoxysilane (TEOS) film, tantalum oxide film (TaO), polysilicon film, or silicon film can be increased.

前記ＣＭＰスラリーは、ｐＨ調節剤としてＫＯＨを用いるとルテニウムの除去率を増加させ、上述の酸化物の除去率を減少させることができる。一実施形態において、前記スラリーのｐＨは２〜８でありうる。他の実施形態において、前記スラリーのｐＨは３．５〜４．５でありうる。 When KOH is used as the pH adjusting agent in the CMP slurry, the ruthenium removal rate can be increased and the above-mentioned oxide removal rate can be decreased. In one embodiment, the slurry may have a pH of 2-8. In another embodiment, the slurry may have a pH of 3.5 to 4.5.

本発明の他の実施形態では、ＣＭＰスラリーは、コロイダルシリカ、過ヨウ素酸、及びｐＨ調節剤としてアミン化合物を含む。前記アミン化合物は、ＴＥＯＳ膜、ＴａＯ膜、ポリシリコン膜、及びシリコン膜のような他の物質の膜とルテニウム含有膜との間の除去率の選択比を増加させることができる。前記アミン化合物の例としては、ＢＨＭＴ、ＴＭＡＨ、ＴＭＡ、ＴＥＡ、ＨＡ、ＰＥＡ、ＣＨ、または水酸化コリンが挙げられる
本発明の一実施形態に従って、下部電極としてルテニウムまたはルテニウム化合物を使用してキャパシタを形成する方法を、図１乃至図７に準拠して説明する。 In another embodiment of the invention, the CMP slurry includes colloidal silica, periodic acid, and an amine compound as a pH adjuster. The amine compound can increase the selectivity of the removal rate between a ruthenium-containing film and a film of another material such as a TEOS film, a TaO film, a polysilicon film, and a silicon film. Examples of the amine compound include BHMT, TMAH, TMA, TEA, HA, PEA, CH, or choline hydroxide. According to one embodiment of the present invention, a capacitor is formed using ruthenium or a ruthenium compound as a lower electrode. A forming method will be described with reference to FIGS.

図１に図示したように、エッチング保護膜１２及び鋳型酸化膜１４が順次、半導体基板１０上に積層される。 As shown in FIG. 1, the etching protection film 12 and the template oxide film 14 are sequentially stacked on the semiconductor substrate 10.

図２に図示したように、前記鋳型酸化膜１４はパターニングされて、キャパシタを形成するトレンチ１６を規定する。本実施形態において、前記鋳型酸化膜１４は、ハードマスク及び／またはフォトレジストを利用してパターニングすることができる。前記鋳型酸化膜１４はＴＥＯＳ膜、プラズマ強化ＣＶＤで形成されたＴＥＯＳ膜（ＰＥ−ＴＥＯＳ）、酸化膜（ＯＸ）、プラズマ強化ＣＶＤで形成された酸化膜（ＰＥ−ＯＸ）、高密度プラズマ（ＨＤＰ）ＣＶＤで形成された膜、ドーピングされていないシリカガラス膜（ＵＳＧ）、ドーピングされたホスホシリケート系ガラス膜（ＰＧ）、及びボロンがドーピングされたホスホシリケート系ガラス膜（ＢＰＳＧ）からなる群より選択される少なくとも一つであることが好ましい。 As shown in FIG. 2, the template oxide film 14 is patterned to define a trench 16 forming a capacitor. In this embodiment, the template oxide film 14 can be patterned using a hard mask and / or a photoresist. The template oxide film 14 includes a TEOS film, a TEOS film (PE-TEOS) formed by plasma enhanced CVD, an oxide film (OX), an oxide film (PE-OX) formed by plasma enhanced CVD, and a high density plasma (HDP). ) Selected from the group consisting of CVD formed films, undoped silica glass films (USG), doped phosphosilicate glass films (PG), and boron doped phosphosilicate glass films (BPSG) It is preferable that it is at least one.

図３に図示したように、前記トレンチ１６内に、例えばタンタル酸化膜でスペーサ１８を形成する。そして、ルテニウム膜２０を前記トレンチ１６内に蒸着させるが、図４に示したように、前記トレンチ１６を完全には満たさないようにする。前記スペーサ１８は、タンタル（Ｔａ）及びその酸化物、ハフニウム（Ｈｆ）及びその酸化物、アルミニウム（Ａｌ）及びその酸化物、チタン（Ｔｉ）及びその酸化物、ストロンチウム−チタン酸塩（Ｓｂ−Ｔｉ）及びその酸化物（ＳＴＯ）、バリウムストロンチウムチタン酸塩（ＢＳＴ）及びその酸化物、並びにこれらの物質の組み合わせからなる群より選択される少なくとも一つの物質で形成することが好ましい。 As shown in FIG. 3, a spacer 18 is formed in the trench 16 with, for example, a tantalum oxide film. Then, the ruthenium film 20 is deposited in the trench 16, but the trench 16 is not completely filled as shown in FIG. The spacer 18 includes tantalum (Ta) and its oxide, hafnium (Hf) and its oxide, aluminum (Al) and its oxide, titanium (Ti) and its oxide, strontium-titanate (Sb-Ti). ) And its oxide (STO), barium strontium titanate (BST) and its oxide, and at least one material selected from the group consisting of these materials.

本実施形態において、前記ルテニウム膜２０はルテニウム化合物で形成してもよい。前記ルテニウム膜２０はスパッタリング、ＣＶＤ、または原子層堆積（ＡＬＤ）のような半導体製造工程で知られたすべての方法で形成することができる。 In the present embodiment, the ruthenium film 20 may be formed of a ruthenium compound. The ruthenium film 20 can be formed by any method known in semiconductor manufacturing processes such as sputtering, CVD, or atomic layer deposition (ALD).

図４に図示したように、誘電膜として、例えばタンタル酸化膜２２を蒸着して前記トレンチ１６を完全に満たす。そして前記ルテニウム膜２０と前記タンタル酸化膜２２の上部を除去して、前記トレンチ１６内に前記ルテニウム膜２０及び前記タンタル酸化膜２２の一部分を残して、図５のように分離したストレージノード２４を形成する。本発明の実施形態において、前記ルテニウム膜２０と前記タンタル酸化膜２２の上部は、上述した前記ＣＭＰスラリーを使用する化学機械的研磨工程によって除去することができる。 As shown in FIG. 4, for example, a tantalum oxide film 22 is deposited as a dielectric film to completely fill the trench 16. Then, the upper part of the ruthenium film 20 and the tantalum oxide film 22 is removed, leaving a part of the ruthenium film 20 and the tantalum oxide film 22 in the trench 16, and the isolated storage node 24 as shown in FIG. Form. In the embodiment of the present invention, the upper portions of the ruthenium film 20 and the tantalum oxide film 22 can be removed by a chemical mechanical polishing process using the CMP slurry.

本実施形態において、前記誘電膜はタンタル及びその酸化物、ハフニウム及びその酸化物、アルミニウム及びその酸化物、チタン及びその酸化物、ストロンチウムチタン酸塩及びはその酸化膜、バリウムストロンチウムチタン酸塩及びその酸化膜、並びにこれらの物質の組み合わせからなる群より選択される少なくとも一つの物質で形成することが好ましい。 In this embodiment, the dielectric film includes tantalum and its oxide, hafnium and its oxide, aluminum and its oxide, titanium and its oxide, strontium titanate and its oxide film, barium strontium titanate and its It is preferable to form the oxide film and at least one material selected from the group consisting of combinations of these materials.

本発明の一つの実施形態において、前記ＣＭＰスラリーの除去率選択比は５:１以上である。本発明の他の実施形態において、前記除去率選択比は、２０:１以上、または５０:１以上である。 In one embodiment of the present invention, the CMP slurry removal rate selection ratio is 5: 1 or more. In another embodiment of the present invention, the removal rate selection ratio is 20: 1 or more, or 50: 1 or more.

図６に図示したように、前記鋳型酸化膜１４を完全に除去してボックス形態の下部電極構造を形成し、順次、誘電膜２６と上部電極膜２８とを積層して図７のようにキャパシタを完成させる。 As shown in FIG. 6, the template oxide film 14 is completely removed to form a box-shaped lower electrode structure, and a dielectric film 26 and an upper electrode film 28 are sequentially stacked to form a capacitor as shown in FIG. To complete.

図７に図示したように、前記キャパシタは積層された構造であるが、本発明のＣＭＰスラリー及び化学機械的研磨方法は、キャパシタが前記積層構造以外の構造であっても使用することができ、例えばトレンチ型、またはＯＣＳ型構造のキャパシタを形成することができる。 As shown in FIG. 7, the capacitor has a laminated structure, but the CMP slurry and chemical mechanical polishing method of the present invention can be used even if the capacitor has a structure other than the laminated structure. For example, a trench-type or OCS-type capacitor can be formed.

ルテニウム、またはルテニウム化合物を下部電極として使用するキャパシタを形成する他の方法を、図８〜図１７に準拠して説明する。 Another method for forming a capacitor using ruthenium or a ruthenium compound as a lower electrode will be described with reference to FIGS.

図８に図示したように、第１層間絶縁膜２０を半導体基板１０上に形成する。そしてコンタクト２２は、前記第１層間絶縁膜２０を貫通して前記半導体基板１０の活性領域と連結する。前記コンタクト２２は前記半導体基板１０の前記活性領域と接するポリシリコン膜２２ａ、及び前記ポリシリコン膜２２ａ上に積層され、前記第１層間絶縁膜２０上に露出したコンタクトプラグ２２ｂを含むことができる。前記コンタクトプラグ２２ｂは、後続の熱処理工程で、下部電極物質と前記ポリシリコン膜２２ａとの間で発生しうる所望しない反応を防止するか、または縮小させるバリアとして作用することができる。前記コンタクトプラグ２２ｂは、ＴｉＮ、ＴｉＡｌＮ、ＴｉＳｉＮ、ＴａＮ、ＴａＳｉＮ及びＴａＡｌＮからなる群より選択される少なくとも一つの物質で形成することが好ましい。 As shown in FIG. 8, the first interlayer insulating film 20 is formed on the semiconductor substrate 10. The contact 22 penetrates the first interlayer insulating film 20 and is connected to the active region of the semiconductor substrate 10. The contact 22 may include a polysilicon film 22a in contact with the active region of the semiconductor substrate 10 and a contact plug 22b stacked on the polysilicon film 22a and exposed on the first interlayer insulating film 20. The contact plug 22b may act as a barrier for preventing or reducing undesired reactions that may occur between the lower electrode material and the polysilicon film 22a in a subsequent heat treatment process. The contact plug 22b is preferably formed of at least one material selected from the group consisting of TiN, TiAlN, TiSiN, TaN, TaSiN, and TaAlN.

図９に図示したように、エッチング保護膜３２、酸化膜３４及び反射防止膜３６を具備する第２層間絶縁膜３８を、前記コンタクト２２が形成された結果物上に形成する。前記第２層間絶縁膜３８を形成するために、まず、前記露出されたプラグ２２ｂの表面上に前記エッチング保護膜３２を、例えばシリコン窒化膜で５０〜１００Åの厚さで形成する。所望する下部電極の高さに対応する厚さを有する前記酸化膜３４を、前記エッチング保護膜３２上に形成する。前記酸化膜３４は、層間絶縁膜を形成するために使用される典型的などんな酸化物によっても形成することができる。本実施形態では、前記反射防止膜３６にはＳｉＯＮが用いられ、前記酸化膜３４上に形成される。フォトレジストパターン４０が前記第２層間絶縁膜３８上に形成される。 As shown in FIG. 9, a second interlayer insulating film 38 having an etching protection film 32, an oxide film 34, and an antireflection film 36 is formed on the resultant structure on which the contact 22 is formed. In order to form the second interlayer insulating film 38, first, the etching protection film 32 is formed of, for example, a silicon nitride film with a thickness of 50 to 100 mm on the exposed surface of the plug 22b. The oxide film 34 having a thickness corresponding to a desired height of the lower electrode is formed on the etching protection film 32. The oxide film 34 can be formed of any typical oxide used to form an interlayer insulating film. In the present embodiment, SiON is used for the antireflection film 36 and is formed on the oxide film 34. A photoresist pattern 40 is formed on the second interlayer insulating film 38.

図１０に図示したように、前記第２層間絶縁膜３８は、前記フォトレジストパターン４０をエッチングマスクとして使用してエッチングされ、前記エッチング保護膜３２はエッチング終点として作用する。結果的に凹パターン３８ａが形成される。エッチング終点として使用された前記エッチング保護膜３２で、前記コンタクト２２上に形成された一部は、オーバーエッチによって完全に除去することができる。結果的に凹パターン３８ａは、エッチング保護膜パターン３２ａ、酸化膜パターン３４ａ、反射防止膜パターン３６ａ、及び前記コンタクト２２の上部面を露出させるストレージノードホール３８ｈを含む。後続の工程で前記フォトレジストパターン４０は除去される。 As shown in FIG. 10, the second interlayer insulating layer 38 is etched using the photoresist pattern 40 as an etching mask, and the etching protection layer 32 functions as an etching end point. As a result, a concave pattern 38a is formed. A part of the etching protection film 32 used as an etching end point formed on the contact 22 can be completely removed by overetching. As a result, the concave pattern 38 a includes an etching protection film pattern 32 a, an oxide film pattern 34 a, an antireflection film pattern 36 a, and a storage node hole 38 h that exposes the upper surface of the contact 22. The photoresist pattern 40 is removed in a subsequent process.

図１１及び１２は、本発明の実施形態に従って、前記ストレージノードホール３８ｈによって露出された前記凹パターン３８ａの側壁上に、後続の工程で形成される下部電極と前記凹パターン３８ａとの間の接着力を改善するための接着スペーサ５０ａを形成することを示している。 11 and 12 illustrate adhesion between a lower electrode formed in a subsequent process and the concave pattern 38a on the sidewall of the concave pattern 38a exposed by the storage node hole 38h according to an embodiment of the present invention. It shows that an adhesive spacer 50a for improving the force is formed.

より詳細には、図１１に示したように、接着膜５０を、前記ストレージノードホール３８ｈによって露出された前記コンタクト２２、並びに前記凹パターン３８ａの側壁及び上部面を覆うように形成させる。前記接着膜５０はＴｉ、ＴｉＮ、ＴｉＳｉＮ、ＴｉＡｌＮ、ＴｉＰ_２、Ｔａ、Ｔａ_２Ｏ_５、ＴａＮ、ＴａＡｌＮ、ＴａＳｉＮ、Ａｌ_２Ｏ_３、Ｗ、ＷＮ、Ｃｏ、及びＣｏＳｉからなる群より選択される少なくとも一つの物質で形成することが好ましく、例えばＣＶＤ、ＰＶＤ、有機金属化学蒸着法（ＭＯ−ＣＶＤ）、ゾル−ゲル法、またはＡＬＤなど、公知の薄膜形成方法を利用して形成することができる。 More specifically, as shown in FIG. 11, the adhesive film 50 is formed so as to cover the contact 22 exposed by the storage node hole 38h and the side wall and upper surface of the concave pattern 38a. The adhesive film 50 is at least selected from the group consisting of Ti, TiN, TiSiN, TiAlN, TiP ₂ , Ta, Ta ₂ O ₅ , TaN, TaAlN, TaSiN, Al ₂ O ₃ , W, WN, Co, and CoSi. It is preferable to form with one substance, for example, using a known thin film forming method such as CVD, PVD, metal organic chemical vapor deposition (MO-CVD), sol-gel method, or ALD.

本発明の一実施形態によると、前記接着膜５０はエッチバックされて、接着スペーサ５０ａが前記凹パターン３８ａの側壁に形成される。したがって、前記ストレージノードホール３８ｈ内に、前記接着スペーサ５０ａ及び前記コンタクト２２のみが露出される。 According to an embodiment of the present invention, the adhesive film 50 is etched back, and adhesive spacers 50a are formed on the sidewalls of the concave pattern 38a. Therefore, only the adhesive spacer 50a and the contact 22 are exposed in the storage node hole 38h.

図１３〜図１６は本発明の一実施形態に従って、前記ストレージノードホール３８ｈ内に下部電極６０ａが形成される過程を示す断面図である。 13 to 16 are cross-sectional views illustrating a process of forming a lower electrode 60a in the storage node hole 38h according to an embodiment of the present invention.

図１３に図示したように、第１導電膜６０は、前記ストレージノードホール３８ｈ内で露出される前記コンタクト２２、前記接着スペーサ５０ａの上部面、及び前記凹パターン３８ａの上部面を覆うように形成される。 As shown in FIG. 13, the first conductive film 60 is formed to cover the contact 22 exposed in the storage node hole 38h, the upper surface of the adhesive spacer 50a, and the upper surface of the concave pattern 38a. Is done.

前記第１導電膜６０は１０族の金属、１０族金属の酸化物、またはペロブスカイト構造を有する物質を用い、ＰＶＤまたはＣＶＤで形成することができる。前記第１導電膜６０はＰｔ、Ｒｕ、Ｉｒ、ＲｕＯ_２、ＩｒＯ_２、ＳｒＲｕＯ_３、ＢａＳｒＲｕＯ_３、及びＣａＳｒＲｕＯからなる群より選択される少なくとも一つの物質で形成することが好ましい。 The first conductive layer 60 may be formed by PVD or CVD using a Group 10 metal, a Group 10 metal oxide, or a material having a perovskite structure. The first conductive film 60 is preferably formed of at least one material selected from the group consisting of Pt, Ru, Ir, RuO ₂ , IrO ₂ , SrRuO ₃ , BaSrRuO ₃ , and CaSrRuO.

図１４のように、前記ストレージノードホール３８ｈを十分に満たすことができる厚さを有する犠牲膜６２を、前記第１導電膜６０が形成された前記結果物上に形成する。前記犠牲膜６２は、フォトレジストパターンまたは酸化膜でありうる。 As shown in FIG. 14, a sacrificial film 62 having a thickness that can sufficiently fill the storage node hole 38h is formed on the resultant structure on which the first conductive film 60 is formed. The sacrificial layer 62 may be a photoresist pattern or an oxide layer.

前記凹パターン３８ａ上で、前記第１導電膜６０と前記犠牲膜６２はエッチバックされるか、またはＣＭＰで除去されて前記凹パターン３８ａの上部面が露出される。結果的に、前記第１導電膜６０は図１５のように、複数個の下部電極で分けられる。各々の前記下部電極６０ａは、前記ストレージノードホール３８ｈ内で前記コンタクト２２、及び前記接着スペーサ５０ａの上部面を覆う。 The first conductive layer 60 and the sacrificial layer 62 are etched back on the concave pattern 38a or removed by CMP to expose the upper surface of the concave pattern 38a. As a result, the first conductive layer 60 is divided into a plurality of lower electrodes as shown in FIG. Each of the lower electrodes 60a covers the contact 22 and the upper surface of the adhesive spacer 50a in the storage node hole 38h.

前記ストレージノードホール３８ｈ内で、前記犠牲膜６２の残余部分６２ａは、前記下部電極６０ａ上で残存する。前記犠牲膜６２の前記残余部分６２ａは、アッシング、またはウェットエッチングで除去されて図１６のような構造を得ることができる。前記犠牲膜６２がフォトレジスト膜である場合、前記犠牲膜６２の前記残余部分６２ａは、アッシングで除去することができる。前記犠牲膜６２が酸化膜である場合、前記残余部分６２ａはウェットエッチングで除去することができる。 The remaining portion 62a of the sacrificial film 62 remains on the lower electrode 60a in the storage node hole 38h. The remaining portion 62a of the sacrificial film 62 can be removed by ashing or wet etching to obtain a structure as shown in FIG. When the sacrificial film 62 is a photoresist film, the remaining portion 62a of the sacrificial film 62 can be removed by ashing. When the sacrificial film 62 is an oxide film, the remaining portion 62a can be removed by wet etching.

前記犠牲膜６２を形成する前記フォトレジスト膜または前記酸化膜は、前記下部電極を形成する導電物質、及び前記凹パターン３８ａの上部で前記反射防止膜パターン３６ａを形成するシリコン酸窒化膜（ＳｉＯＮ）に対する優れた選択比で除去されることができる。したがって、前記犠牲膜６２の前記残余部分６２ａを除去するとき、前記半導体基板１０の他の部分は損傷しない。 The photoresist film or the oxide film that forms the sacrificial film 62 includes a conductive material that forms the lower electrode, and a silicon oxynitride film (SiON) that forms the antireflection film pattern 36a on the concave pattern 38a. Can be removed with an excellent selectivity ratio. Accordingly, when the remaining portion 62a of the sacrificial film 62 is removed, other portions of the semiconductor substrate 10 are not damaged.

図１７に図示したように、前記下部電極６０ａ上に誘電膜７０が形成される。前記誘電膜７０は、Ｔａ_２Ｏ_５、Ａｌ_２Ｏ_３、ＳｉＯ_２、ＳｒＴｉＯ_３、ＢａＴｉＯ_３、（Ｂａ、Ｓｒ）ＴｉＯ_３、ＰｂＴｉＯ_３、（Ｐｂ、Ｚｒ）ＴｉＯ_３、Ｐｂ（Ｌａ、Ｚｒ）ＴｉＯ_３、Ｓｒ_２Ｂｉ_２ＮｂＯ_９、Ｓｒ_２Ｂｉ_２ＴａＯ_９、ＬｉＮｂＯ_３、及びＰｂ（Ｍｇ、Ｎｂ）Ｏ_３をからなる群より選択される少なくとも一つの物質で形成することが好ましい。前記誘電膜７０はＰＶＤ、ＣＶＤ、またはゾル−ゲル法で形成することができる。 As shown in FIG. 17, a dielectric layer 70 is formed on the lower electrode 60a. The dielectric film 70 includes Ta ₂ O ₅ , Al ₂ O ₃ , SiO ₂ , SrTiO ₃ , BaTiO ₃ , (Ba, Sr) TiO ₃ , PbTiO ₃ , (Pb, Zr) TiO ₃ , Pb (La, Zr). It is preferable to form TiO ₃ , Sr ₂ Bi ₂ NbO ₉ , Sr ₂ Bi ₂ TaO ₉ , LiNbO ₃ , and Pb (Mg, Nb) O ₃ with at least one substance selected from the group consisting of. The dielectric layer 70 can be formed by PVD, CVD, or sol-gel method.

第２導電膜８０が前記誘電膜７０上に形成されて、キャパシタの上部電極を形成する。前記第２導電膜８０は１０族の金属、１０族金属の酸化物、ＴｉＮ、またはペロブスカイト構造を有する金属化合物を用いて、例えばＰＶＤ、ＣＶＤ、ＭＯＤまたはＡＬＤ方法で形成することができる。例えば、前記第２導電膜８０はＰｔ、Ｒｕ、Ｉｒ、ＲｕＯ_２、ＩｒＯ_２、ＴｉＮ、ＳｒＲｕＯ_３、ＢａＳｒＲｕＯ_３、またはＣａＳｒＲｕＯ_３で形成することができる。 A second conductive film 80 is formed on the dielectric film 70 to form an upper electrode of the capacitor. The second conductive film 80 can be formed by using, for example, a PVD, CVD, MOD, or ALD method using a metal compound having a Group 10 metal, a Group 10 metal oxide, TiN, or a perovskite structure. For example, the second conductive film 80 may be formed of Pt, Ru, Ir, RuO ₂ , IrO ₂ , TiN, SrRuO ₃ , BaSrRuO ₃ , or CaSrRuO ₃ .

図１８は本発明の一実施形態に従って、ＯＣＳ型構造で形成される下部電極を示している。図１８に図示したように、ＯＣＳ型キャパシタは、集積回路基板１００上に、ビットライン１２２と第１キャッピング膜１２４とを含む。 FIG. 18 illustrates a bottom electrode formed with an OCS type structure in accordance with one embodiment of the present invention. As shown in FIG. 18, the OCS type capacitor includes a bit line 122 and a first capping film 124 on the integrated circuit substrate 100.

前記第１キャッピング膜１２４は前記ビットライン１２２を覆う。セルアレイ１０２が形成された基板１００上で、前記ビットライン１２２は、層間絶縁膜１１０及び１２０を通じて前記半導体基板１００の活性領域と連結する第１導電膜上で形成される。第１絶縁膜は前記結果物の表面全体に形成される。前記第１絶縁膜は、例えばＳｉ_３Ｎ_４のような絶縁物質で形成することができる。前記第１絶縁膜は異方性エッチングされて、第１キャッピング膜１２４を形成する。 The first capping layer 124 covers the bit line 122. The bit line 122 is formed on the first conductive layer connected to the active region of the semiconductor substrate 100 through the interlayer insulating layers 110 and 120 on the substrate 100 on which the cell array 102 is formed. The first insulating film is formed on the entire surface of the resultant product. The first insulating film may be formed of an insulating material such as Si ₃ N ₄ . The first insulating film is anisotropically etched to form a first capping film 124.

ＯＣＳ型キャパシタは第１層間絶縁膜１３０、及び第２キャッピング膜１３４を含むことができる。前記結果物の表面全体に、ＣＶＤで前記第１層間絶縁膜１３０を形成し、前記第１層間絶縁膜１３０は、前記絶縁物質のエッチング率とは異なるエッチング率を有する絶縁物質を用いて形成される。前記第１層間絶縁膜１３０は、前記第１キャッピング膜１２４がエッチング保護膜として作用してＣＭＰ工程で平坦化される。前記第２キャッピング膜１３４は、前記結果物の表面全体に絶縁物質、例えばＳｉ_３Ｎ_４を用いて形成することができる。図１８のように、前記第２キャッピング膜１３４は平坦である。 The OCS type capacitor may include a first interlayer insulating layer 130 and a second capping layer 134. The first interlayer insulating film 130 is formed on the entire surface of the resultant product by CVD, and the first interlayer insulating film 130 is formed using an insulating material having an etching rate different from the etching rate of the insulating material. The The first interlayer insulating layer 130 is planarized by a CMP process with the first capping layer 124 acting as an etching protection layer. The second capping layer 134 may be formed on the entire surface of the resultant using an insulating material such as Si ₃ N ₄ . As shown in FIG. 18, the second capping layer 134 is flat.

ＯＣＳ型キャパシタは、周辺回路領域の配線層ｅ２、ｅ３、及びｅ４を形成し、セルアレイ領域のストレージコンタクトを形成するためのプラグｅ１をさらに具備することができる。第２導電膜は、埋め立て特性が優れている金属または金属化合物である、例えばタングステン、またはＴｉＮを用いて、ＣＶＤ方法を利用して形成することができる。 The OCS type capacitor may further include a plug e1 for forming wiring layers e2, e3, and e4 in the peripheral circuit region and forming a storage contact in the cell array region. The second conductive film can be formed using a CVD method using, for example, tungsten or TiN, which is a metal or metal compound having excellent landfill characteristics.

ＯＣＳ型キャパシタは、周辺回路領域で第２層間絶縁膜１４０を含むことができる。前記第２層間絶縁膜１４０は、前記結果物の表面全体に酸化膜のような絶縁膜を形成した後、前記第２キャッピング膜１３４をエッチング保護膜として利用して前記セルアレイ領域でエッチングを行い、前記絶縁膜を除去することによって形成される。 The OCS type capacitor may include a second interlayer insulating film 140 in the peripheral circuit region. The second interlayer insulating layer 140 forms an insulating layer such as an oxide layer on the entire surface of the resultant product, and then etches the cell array region using the second capping layer 134 as an etching protection layer. It is formed by removing the insulating film.

ＯＣＳ型キャパシタは、前記セルアレイ領域で、ドーピングされたポリシリコン膜のような導電膜を形成した後、前記導電膜をパターニングして、前記プラグｅ１を通じて前記基板１００の活性領域に電気的に連結する、下部電極１４２をさらに具備することができる。ＴｉＮ膜及びポリシリコン膜を形成してパターニングすることによって、ＴｉＮ膜及びポリシリコン膜が積層された構造を有する下部電極を形成することも可能である。 In the OCS type capacitor, a conductive film such as a doped polysilicon film is formed in the cell array region, and then the conductive film is patterned and electrically connected to the active region of the substrate 100 through the plug e1. The lower electrode 142 may be further provided. It is also possible to form a lower electrode having a structure in which a TiN film and a polysilicon film are stacked by forming and patterning a TiN film and a polysilicon film.

図１８を参照すると、ＯＣＳ型キャパシタは誘電膜１４４をさらに具備することができる。前記誘電膜１４４はＴａ_２Ｏ_５、Ｂａ、及びＳｒＴｉＯ_３のような誘電物質で形成され、前記セルアレイ領域の前記ストレージ電極１４２の表面上に形成される。前記スタック型キャパシタは、前記誘電膜１４４上のプレート電極１４６をさらに具備することができる。 Referring to FIG. 18, the OCS type capacitor may further include a dielectric film 144. The dielectric layer 144 is formed of a dielectric material such as Ta ₂ O ₅ , Ba, and SrTiO ₃ and is formed on the surface of the storage electrode 142 in the cell array region. The stacked capacitor may further include a plate electrode 146 on the dielectric layer 144.

また、半導体業界で一般的にＬａｌ溶液と呼ばれるＮＨ_４Ｆ及びＨＦの混合溶液、または半導体業界で一般的にｓｃ１溶液と呼ばれるアンモニア、過酸化水素、及び脱イオン水を含むエッチング剤など、多様なエッチング剤を、本発明のＣＭＰスラリーに添加して使用することができる。 In addition, a mixed solution of NH ₄ F and HF generally called a Lal solution in the semiconductor industry, or an etchant containing ammonia, hydrogen peroxide, and deionized water commonly called an sc1 solution in the semiconductor industry. An etchant can be used by adding to the CMP slurry of the present invention.

上述の本発明の実施形態は、ルテニウム膜を研磨する方法に関するものであるが、Ｐｔ、Ｉｒ、ＲｕＯ_２、ＩｒＯ_２、ＳｒＲｕＯ_３、ＢａＳｒＲｕＯ_３またはＣａＳｒＲｕＯのような他の膜も研磨することができる。 The embodiments of the invention described above relate to a method for polishing a ruthenium film, but other films such as Pt, Ir, RuO ₂ , IrO ₂ , SrRuO ₃ , BaSrRuO ₃ or CaSrRuO can also be polished. .

本発明のＣＭＰスラリーは、他の分類の成分（研磨剤、酸化剤、及び／またはｐＨ調節剤など）を含むことができる。前記ＣＭＰスラリーは特別なｐＨ（４、８など）を有することができる。前記ＣＭＰスラリーは特別な成分（コロイド性シリカ、過ヨウ素酸、ＢＨＭＴなど）を含むことができる。前記ＣＭＰスラリーは成分の特別な重量％範囲を有することができる。前記ＣＭＰスラリーは成分の特別な重量％を有することができる。前記ＣＭＰスラリーを利用する化学機械的研磨方法、及び前記化学機械的研磨方法を利用してキャパシタの表面を形成する方法は適宜組み合わせることにより、本発明の多様な実施形態をさらに創造することができる。 The CMP slurry of the present invention can include other classes of components such as abrasives, oxidants, and / or pH adjusters. The CMP slurry can have a special pH (4, 8, etc.). The CMP slurry may include special components (colloidal silica, periodic acid, BHMT, etc.). The CMP slurry can have a special weight percent range of components. The CMP slurry can have a special weight percent of ingredients. Various embodiments of the present invention can be further created by appropriately combining the chemical mechanical polishing method using the CMP slurry and the method of forming the capacitor surface using the chemical mechanical polishing method. .

本発明はここで説明される実施形態に限定されず、他の形態でも具体化することができる。上述の本発明の実施形態は、開示した内容が完全になるように、及び当業者に本発明の思想を十分に理解させるためにのみ提供されるものである。 The present invention is not limited to the embodiments described herein, and can be embodied in other forms. The embodiments of the present invention described above are provided only for completeness of the disclosed contents and for a person skilled in the art to fully understand the idea of the present invention.

以下に実施例を挙げて本発明をさらに詳細に説明するが、これらの実施例は本発明を何ら制限するものではない。 The present invention will be described in more detail with reference to the following examples. However, these examples do not limit the present invention.

本実施例において、化学機械的研磨装置はＦ−ＲＥＸ２００（エバラ社製）を用い、上部研磨パッドはＩＣ１０００（Ｒｏｄｅｌ社製）を、下部研磨パッドはＳｕｂａ４（Ｒｏｄｅｌ社製）を使用した。また研磨パッドに対する基板の接触圧力を４ｐｓｉ（０．２８ｋｇｆ／ｃｍ^２）、研磨パッドが装着された研磨プレートの回転速度を８０ｒｐｍ、ポリシングヘッドの回転速度を約７２ｒｐｍ、スラリー供給速度を約２００ｍｌ／ｍｉｎ、研磨時間を３０秒にそれぞれ設定し、化学機械的研磨を行った。 In this example, F-REX200 (manufactured by Ebara) was used as the chemical mechanical polishing apparatus, IC1000 (manufactured by Rodel) was used as the upper polishing pad, and Suba4 (manufactured by Rodel) was used as the lower polishing pad. The contact pressure of the substrate to the polishing pad is 4 psi (0.28 kgf / cm ² ), the rotation speed of the polishing plate on which the polishing pad is mounted is 80 rpm, the rotation speed of the polishing head is about 72 rpm, and the slurry supply speed is about 200 ml / min. The polishing time was set to 30 seconds, and chemical mechanical polishing was performed.

化学機械的研磨に供したサンプルは、それぞれ下記の方法で準備した。 Each sample subjected to chemical mechanical polishing was prepared by the following method.

ルテニウムサンプル：８インチベア基板上にＴＥＯＳ膜を約１０００Åの厚さで形成し、その上にタンタル酸化膜を約５０Åの厚さで形成し、その上にルテニウム膜を約７００Åの厚さで形成し、ルテニウムサンプルを準備した。 Ruthenium sample: A TEOS film is formed on an 8-inch bare substrate with a thickness of about 1000 mm, a tantalum oxide film is formed with a thickness of about 50 mm, and a ruthenium film is formed with a thickness of about 700 mm on it. A ruthenium sample was prepared.

ＴＥＯＳサンプル：８インチベア基板上にＴＥＯＳ膜を約８０００Åの厚さで形成し、ＴＥＯＳサンプルを準備した。 TEOS sample: A TEOS film having a thickness of about 8000 mm was formed on an 8-inch bare substrate to prepare a TEOS sample.

タンタル酸化膜（ＴａＯ）サンプル：８インチベア基板上にＴＥＯＳ膜を約１０００Åの厚さで形成し、その上にタンタル酸化膜を約６００Åの厚さで形成し、タンタル酸化膜サンプルを準備した。 Tantalum oxide film (TaO) sample: A TEOS film having a thickness of about 1000 mm was formed on an 8-inch bare substrate, and a tantalum oxide film having a thickness of about 600 mm was formed thereon to prepare a tantalum oxide film sample.

ポリシリコンサンプル：８インチベア基板上にＴＥＯＳ膜を約１０００Åの厚さで形成し、その上にポリシリコン膜を約５０００Åの厚さで形成し、ポリシリコンサンプルを準備した。 Polysilicon sample: A TEOS film having a thickness of about 1000 mm was formed on an 8-inch bare substrate, and a polysilicon film having a thickness of about 5000 mm was formed thereon to prepare a polysilicon sample.

シリコンサンプル：８インチベア基板上にＴＥＯＳ膜を約１０００Åの厚さで形成し、その上にシリコン膜を約５０００Åの厚さで形成し、シリコンサンプルを準備した。 Silicon sample: A TEOS film having a thickness of about 1000 mm was formed on an 8-inch bare substrate, and a silicon film having a thickness of about 5000 mm was formed thereon to prepare a silicon sample.

（実施例１）
ＣＭＰスラリーのｐＨを変え、ルテニウム、ＴＥＯＳ、ＴａＯ、及びポリシリコンの除去率を測定した。本実施例で用いたＣＭＰスラリーは、粒径１５ｎｍのコロイダルシリカ及び過ヨウ素酸を、ＣＭＰスラリーの総重量に対してそれぞれ０．５重量％含むものであった。ｐＨはＫＯＨを使用することにより変化させた。結果を表１に示した。 Example 1
The removal rate of ruthenium, TEOS, TaO, and polysilicon was measured by changing the pH of the CMP slurry. The CMP slurry used in this example contained 0.5% by weight of colloidal silica having a particle size of 15 nm and periodic acid with respect to the total weight of the CMP slurry. The pH was changed by using KOH. The results are shown in Table 1.

サンプル番号１では、ＫＯＨを添加しなかった。表１に示したように、ＴＥＯＳ、ＴａＯ、及びポリシリコンのような他の物質の除去率とルテニウム膜の除去率との間の選択比は、前記ＣＭＰスラリーのｐＨを調節することによって調節することができる。 In sample number 1, KOH was not added. As shown in Table 1, the selectivity between the removal rate of other materials such as TEOS, TaO, and polysilicon and the removal rate of the ruthenium film is adjusted by adjusting the pH of the CMP slurry. be able to.

（実施例２）
ＣＭＰスラリーのｐＨ調節剤となるアミン化合物を変えて、ルテニウム、ＴＥＯＳ、ＴａＯ、及びポリシリコンの除去率を測定した。本実施例で用いたＣＭＰスラリーは、粒径１５ｎｍのコロイダルシリカ及び過ヨウ素酸を、ＣＭＰスラリーの総重量に対してそれぞれ０．５重量％含むものであった。また、アミン化合物によってＣＭＰスラリーのｐＨを４または８に設定した。結果を表２に示した。 (Example 2)
The removal rate of ruthenium, TEOS, TaO, and polysilicon was measured by changing the amine compound serving as the pH adjuster of the CMP slurry. The CMP slurry used in this example contained 0.5% by weight of colloidal silica having a particle size of 15 nm and periodic acid with respect to the total weight of the CMP slurry. The pH of the CMP slurry was set to 4 or 8 with an amine compound. The results are shown in Table 2.

サンプル番号１では、アミン化合物を添加しなかった。表２から分かるように、ＴＥＯＳ、ＴａＯ、またはポリシリコンのような他の物質の除去率とルテニウムの除去率との間の選択比は、ＣＭＰスラリー中のアミン化合物を変えることによって調節することができる。表２で、ＴＭＡＨ及びＮＨ_４ＯＨがより向上した結果を示している。 In sample number 1, no amine compound was added. As can be seen from Table 2, the selectivity ratio between the removal rate of other materials such as TEOS, TaO, or polysilicon and the removal rate of ruthenium can be adjusted by changing the amine compound in the CMP slurry. it can. Table 2 shows the results of further improvement of TMAH and NH ₄ OH.

（実施例３）
ＣＭＰスラリー中のＴＭＡＨとＴＭＡの量を変化させることにより、ＣＭＰスラリーのｐＨを変化させ、ルテニウム、ＴＥＯＳ、ＴａＯ及びシリコンの除去率を測定した。本実施例で用いたＣＭＰスラリーは、粒径１５ｎｍのコロイダルシリカ及び過ヨウ素酸を、ＣＭＰスラリーの総重量に対してそれぞれ０．５重量％含むものであった。結果を表３に示した。 (Example 3)
By changing the amount of TMAH and TMA in the CMP slurry, the pH of the CMP slurry was changed, and the removal rates of ruthenium, TEOS, TaO and silicon were measured. The CMP slurry used in this example contained 0.5% by weight of colloidal silica having a particle size of 15 nm and periodic acid with respect to the total weight of the CMP slurry. The results are shown in Table 3.

表３に示したように、ｐＨが増加するほど、ルテニウムの除去率は増加した。加えて表３は、ルテニウムの除去率だけではなく、ＴＥＯＳ及びシリコンの膜の除去率もＣＭＰスラリーのｐＨを変化させることによって調節できることを示している。 As shown in Table 3, the removal rate of ruthenium increased as the pH increased. In addition, Table 3 shows that not only the ruthenium removal rate but also the TEOS and silicon film removal rate can be adjusted by changing the pH of the CMP slurry.

（実施例４）
ＣＭＰスラリー中のコロイダルシリカの含有量を変え、ルテニウム、ＴＥＯＳ、ＴａＯ、及びシリコンの除去率を測定した。本実施例で用いたＣＭＰスラリーは、粒径１５ｎｍのコロイダルシリカ及び過ヨウ素酸を、ＣＭＰスラリーの総重量に対してそれぞれ０．５重量％含むものであった。結果を表４に示した。 Example 4
The removal rate of ruthenium, TEOS, TaO, and silicon was measured by changing the colloidal silica content in the CMP slurry. The CMP slurry used in this example contained 0.5% by weight of colloidal silica having a particle size of 15 nm and periodic acid with respect to the total weight of the CMP slurry. The results are shown in Table 4.

表４に示したように、コロイダルシリカが増加するほど、ＴＥＯＳの増加率は増加したが、一方ルテニウムの除去率は大きく影響されない。本実施例において、ルテニウムとＴＥＯＳとの間の選択比、及びシリコンの除去率を考慮すると、コロイダルシリカの適量は３重量％である。 As shown in Table 4, the TEOS increase rate increased as the colloidal silica increased, while the ruthenium removal rate was not significantly affected. In this example, considering the selection ratio between ruthenium and TEOS and the silicon removal rate, the appropriate amount of colloidal silica is 3% by weight.

本発明の実施形態に従って、ルテニウムまたはルテニウム化合物を下部電極として使用する、トレンチ型キャパシタの形成方法を示す断面図である。FIG. 5 is a cross-sectional view illustrating a method for forming a trench capacitor using ruthenium or a ruthenium compound as a lower electrode according to an embodiment of the present invention. 本発明の実施形態に従って、ルテニウムまたはルテニウム化合物を下部電極として使用するトレンチ型キャパシタの形成方法を示す断面図である。FIG. 5 is a cross-sectional view illustrating a method for forming a trench capacitor using ruthenium or a ruthenium compound as a lower electrode according to an embodiment of the present invention. 本発明の実施形態に従って、ルテニウムまたはルテニウム化合物を下部電極として使用するトレンチ型キャパシタの形成方法を示す断面図である。FIG. 5 is a cross-sectional view illustrating a method for forming a trench capacitor using ruthenium or a ruthenium compound as a lower electrode according to an embodiment of the present invention. 本発明の実施形態に従って、ルテニウムまたはルテニウム化合物を下部電極として使用するトレンチ型キャパシタの形成方法を示す断面図である。FIG. 5 is a cross-sectional view illustrating a method for forming a trench capacitor using ruthenium or a ruthenium compound as a lower electrode according to an embodiment of the present invention. 本発明の実施形態に従って、ルテニウムまたはルテニウム化合物を下部電極として使用するトレンチ型キャパシタの形成方法を示す断面図である。FIG. 5 is a cross-sectional view illustrating a method for forming a trench capacitor using ruthenium or a ruthenium compound as a lower electrode according to an embodiment of the present invention. 本発明の実施形態に従って、ルテニウムまたはルテニウム化合物を下部電極として使用するトレンチ型キャパシタの形成方法を示す断面図である。FIG. 5 is a cross-sectional view illustrating a method for forming a trench capacitor using ruthenium or a ruthenium compound as a lower electrode according to an embodiment of the present invention. 本発明の実施形態に従って、ルテニウムまたはルテニウム化合物を下部電極として使用するトレンチ型キャパシタの形成方法を示す断面図である。FIG. 5 is a cross-sectional view illustrating a method for forming a trench capacitor using ruthenium or a ruthenium compound as a lower electrode according to an embodiment of the present invention. 本発明の実施形態に従って、ルテニウムまたはルテニウム化合物を下部電極として使用するスタック型キャパシタの形成方法を示す断面図である。6 is a cross-sectional view illustrating a method of forming a stacked capacitor using ruthenium or a ruthenium compound as a lower electrode according to an embodiment of the present invention. FIG. 本発明の実施形態に従って、ルテニウムまたはルテニウム化合物を下部電極として使用するスタック型キャパシタの形成方法を示す断面図である。6 is a cross-sectional view illustrating a method of forming a stacked capacitor using ruthenium or a ruthenium compound as a lower electrode according to an embodiment of the present invention. FIG. 本発明の実施形態に従って、ルテニウムまたはルテニウム化合物を下部電極として使用するスタック型キャパシタの形成方法を示す断面図である。6 is a cross-sectional view illustrating a method of forming a stacked capacitor using ruthenium or a ruthenium compound as a lower electrode according to an embodiment of the present invention. FIG. 本発明の実施形態に従って、ルテニウムまたはルテニウム化合物を下部電極として使用するスタック型キャパシタの形成方法を示す断面図である。6 is a cross-sectional view illustrating a method of forming a stacked capacitor using ruthenium or a ruthenium compound as a lower electrode according to an embodiment of the present invention. FIG. 本発明の実施形態に従って、ルテニウムまたはルテニウム化合物を下部電極として使用するスタック型キャパシタの形成方法を示す断面図である。6 is a cross-sectional view illustrating a method of forming a stacked capacitor using ruthenium or a ruthenium compound as a lower electrode according to an embodiment of the present invention. FIG. 本発明の実施形態に従って、ルテニウムまたはルテニウム化合物を下部電極として使用するスタック型キャパシタの形成方法を示す断面図である。6 is a cross-sectional view illustrating a method of forming a stacked capacitor using ruthenium or a ruthenium compound as a lower electrode according to an embodiment of the present invention. FIG. 本発明の実施形態に従って、ルテニウムまたはルテニウム化合物を下部電極として使用するスタック型キャパシタの形成方法を示す断面図である。6 is a cross-sectional view illustrating a method of forming a stacked capacitor using ruthenium or a ruthenium compound as a lower electrode according to an embodiment of the present invention. FIG. 本発明の実施形態に従って、ルテニウムまたはルテニウム化合物を下部電極として使用するスタック型キャパシタの形成方法を示す断面図である。6 is a cross-sectional view illustrating a method of forming a stacked capacitor using ruthenium or a ruthenium compound as a lower electrode according to an embodiment of the present invention. FIG. 本発明の実施形態に従って、ルテニウムまたはルテニウム化合物を下部電極として使用するスタック型キャパシタの形成方法を示す断面図である。6 is a cross-sectional view illustrating a method of forming a stacked capacitor using ruthenium or a ruthenium compound as a lower electrode according to an embodiment of the present invention. FIG. 本発明の実施形態に従って、ルテニウムまたはルテニウム化合物を下部電極として使用するスタック型キャパシタの形成方法を示す断面図である。6 is a cross-sectional view illustrating a method of forming a stacked capacitor using ruthenium or a ruthenium compound as a lower electrode according to an embodiment of the present invention. FIG. 本発明の実施形態に従って形成された、ＯＣＳ型キャパシタを示す断面図である。1 is a cross-sectional view illustrating an OCS type capacitor formed in accordance with an embodiment of the present invention.

Explanation of symbols

１０半導体基板
１２エッチング保護膜
１４鋳型酸化膜
１６トレンチ
１８タンタル酸化膜スペーサ
２０ルテニウム膜
２２タンタル酸化膜
２４分離したストレージノード
２６誘電膜
２８上部電極膜
３０第１層間絶縁膜
３１コンタクト
３１ａポリシリコン膜
３１ｂコンタクトプラグ
３２エッチング保護膜
３２ａエッチング保護膜パターン
３４酸化膜
３４ａ酸化膜パターン
３６反射防止膜
３６ａ反射防止膜パターン
３８第２層間絶縁膜
３８ａ凹パターン
３８ｈストレージノードホール
４０フォトレジストパターン
５０接着膜
５０ａ接着スペーサ
６０第１導電膜
６０ａ下部電極
６２犠牲膜
６２ａ犠牲膜の残余部分
７０誘電膜
８０第２導電膜
１００集積回路基板
１０２セルアレイ
１１０、１２０層間絶縁膜
１２２ビットライン
１２４第１キャッピング膜
１３０第１層間絶縁膜
１３４第２キャッピング膜
１４０第２層間絶縁膜
１４２下部電極
１４４誘電膜
１４６プレート電極
ｅ１プラグ
ｅ２、ｅ３、ｅ４配線層 DESCRIPTION OF SYMBOLS 10 Semiconductor substrate 12 Etch protection film 14 Template oxide film 16 Trench 18 Tantalum oxide film spacer 20 Ruthenium film 22 Tantalum oxide film 24 Separated storage node 26 Dielectric film 28 Upper electrode film 30 1st interlayer insulation film 31 Contact 31a Polysilicon film 31b Contact plug 32 Etch protective film 32a Etch protective film pattern 34 Oxide film 34a Oxide film pattern 36 Antireflection film 36a Antireflection film pattern 38 Second interlayer insulating film 38a Concave pattern 38h Storage node hole 40 Photoresist pattern 50 Adhesive film 50a Adhesive spacer 60 first conductive film 60a lower electrode 62 sacrificial film 62a remaining portion of sacrificial film 70 dielectric film 80 second conductive film 100 integrated circuit substrate 102 cell array 110, 120 interlayer insulation 122 bit line 124 first capping layer 130 and first inter-layer insulating film 134 second capping layer 140 and the second interlayer insulating film 142 lower electrode 144 dielectric film 146 plate electrode e1 plug e2, e3, e4 wiring layer

Claims

Abrasive,
An oxidizing agent,
At least one pH adjusting agent for adjusting the pH of the slurry;
A CMP slurry for a metal-containing film, comprising:

The CMP slurry according to claim 1, wherein the metal-containing film is a ruthenium film.

The CMP slurry according to claim 2, wherein the ruthenium-containing film is a ruthenium oxide film.

The CMP slurry according to any one of claims 1 to 3, wherein the CMP slurry has a pH of 2 to 8.

The CMP slurry according to claim 4, wherein the CMP slurry has a pH of 3.5 to 4.5.

The CMP slurry according to claim 5, wherein the pH of the CMP slurry is 4.

The CMP slurry according to claim 1, wherein the pH adjuster is an amine.

The pH adjuster includes bishexamethylenetriamine (BHMT), tetramethylammonium hydroxide (TMAH), tetramethylamine (TMA), tetraethylamine (TEA), hydroxylamine (HA), polyethyleneamine (PEA), hydroxylated The CMP slurry according to claim 7, wherein the CMP slurry is at least one substance selected from the group consisting of choline (CH) and salts thereof.

The CMP slurry according to claim 8, wherein the pH adjuster is TMA.

The CMP slurry according to claim 9, wherein the TMA is included in the slurry so that a pH of the CMP slurry is about 4.

The CMP slurry according to claim 8, wherein the pH adjuster is TMAH.

The CMP slurry according to claim 11, wherein the TMAH is contained in the slurry such that a pH of the CMP slurry is about 4.

The CMP slurry according to claim 1, wherein the pH adjuster is KOH.

The abrasive is at least one selected from the group consisting of ceria, silica, colloidal silica, fumed silica, alumina, titania, manganese oxide, zirconia, germanium oxide, and a mixture thereof. Item 14. The CMP slurry according to any one of Items 1 to 13.

The CMP slurry according to claim 14, wherein the abrasive is contained in an amount of 0.01 to 30% by weight of the total weight of the CMP slurry.

The CMP slurry according to claim 15, wherein the polishing agent is included in an amount of 0.1 to 10% by weight of the total weight of the CMP slurry.

The CMP slurry according to claim 1, wherein the oxidizing agent is periodic acid.

The CMP slurry according to claim 17, wherein the periodic acid is included in an amount of 0.1 to 5% by weight based on a total weight of the CMP slurry.

The CMP slurry according to claim 18, wherein the periodic acid is included in an amount of 0.5 to 1.5% by weight of the total weight of the CMP slurry.

The CMP slurry according to claim 1, wherein the abrasive is colloidal silica, and the oxidizing agent is periodic acid.

The CMP slurry according to claim 20, wherein the periodic acid is included in an amount of 0.1 to 5% by weight based on the total weight of the CMP slurry.

The CMP slurry according to claim 20 or 21, wherein the colloidal silica is included in an amount of 0.01 to 30% by weight of the total weight of the CMP slurry.

The CMP slurry according to claim 22, wherein the colloidal silica is included in an amount of 0.1 to 10% by weight based on a total weight of the CMP slurry.

The CMP slurry according to claim 23, wherein the colloidal silica is included in an amount of 0.5 to 3% by weight of the total weight of the CMP slurry.

The colloidal silica is included in 0.5 wt% of the total weight of the CMP slurry, and the periodic acid is included in 0.5 wt% of the total weight of the CMP slurry. The CMP slurry as described.

21. The CMP of claim 20, wherein the colloidal silica is included at 3% by weight of the total weight of the CMP slurry, and the periodic acid is included at 0.5% by weight of the total weight of the slurry. slurry.

Preparing a CMP slurry comprising an abrasive, an oxidizing agent, and at least one pH adjusting agent to adjust the pH of the CMP slurry;
Performing chemical mechanical polishing on the ruthenium-containing film using the CMP slurry;
A chemical mechanical polishing method for a ruthenium-containing film formed on a semiconductor substrate.

28. The chemical mechanical polishing method according to claim 27, wherein a removal ratio selection ratio of the CMP slurry is 5: 1 or more.

29. The chemical mechanical polishing method according to claim 28, wherein the CMP slurry removal rate selection ratio is 20: 1 or more.

30. The chemical mechanical polishing method according to claim 29, wherein the CMP slurry removal rate selection ratio is 50: 1 or more.

28. The chemical mechanical polishing method according to claim 27, wherein the ruthenium-containing film is a ruthenium oxide film.

32. The chemical mechanical polishing method according to claim 27, wherein the CMP slurry has a pH of 2-8.

The method of claim 32, wherein the CMP slurry has a pH of 3.5 to 4.5.

The chemical mechanical polishing method according to claim 33, wherein the CMP slurry has a pH of 4.

The chemical mechanical polishing method according to any one of claims 27 to 33, wherein the pH adjuster is an amine.

The pH regulator is bishexamethylenetriamine (BHMT), tetramethylammonium hydroxide (TMAH), tetramethylamine (TMA), tetraethylamine (TEA), hydroxylamine (HA), polyethyleneamine (PEA), choline hydroxide 36. The chemical mechanical polishing method according to claim 35, wherein the chemical mechanical polishing method is at least one substance selected from the group consisting of (CH) and salts thereof.

The chemical mechanical polishing method according to claim 36, wherein the pH adjuster is TMA.

38. The chemical mechanical polishing method according to claim 37, wherein the TMA is contained in the CMP slurry so that a pH of the CMP slurry is about 4.

37. The chemical mechanical polishing method according to claim 36, wherein the pH adjusting agent is TMAH.

40. The chemical mechanical polishing method according to claim 39, wherein the TMAH is contained in the CMP slurry so that the pH of the CMP slurry is about 4.

The chemical mechanical polishing method according to any one of claims 27 to 34, wherein the pH adjusting agent is KOH.

The abrasive is at least one selected from the group consisting of ceria, silica, colloidal silica, fumed silica, alumina, titania, manganese oxide, zirconia, and germanium oxide. 41. The chemical mechanical polishing method according to any one of 41.

43. The chemical mechanical polishing method according to claim 42, wherein the polishing agent is included in an amount of 0.01 to 30% by weight of the total weight of the CMP slurry.

44. The chemical mechanical polishing method according to claim 43, wherein the abrasive is contained in an amount of 0.1 to 10% by weight of the total weight of the CMP slurry.

45. The chemical mechanical polishing method according to any one of claims 27 to 44, wherein the oxidizing agent is periodic acid.

46. The chemical mechanical polishing method according to claim 45, wherein the periodic acid is included in an amount of 0.1 to 5% by weight of the total weight of the CMP slurry.

47. The chemical mechanical polishing method according to claim 46, wherein the periodic acid is included in an amount of 0.5 to 1.5% by weight of the total weight of the CMP slurry.

48. The chemical mechanical polishing method according to claim 27, wherein the abrasive is colloidal silica, and the oxidizing agent is periodic acid.

49. The chemical mechanical polishing method according to claim 48, wherein the periodic acid is included in an amount of 0.1 to 5% by weight of the total weight of the CMP slurry.

The chemical mechanical polishing method according to claim 48 or 49, wherein the colloidal silica is contained in an amount of 0.01 to 30% by weight of the total weight of the CMP slurry.

51. The chemical mechanical polishing method according to claim 50, wherein the colloidal silica is contained in an amount of 0.1 to 10% by weight of the total weight of the CMP slurry.

52. The chemical mechanical polishing method according to claim 51, wherein the colloidal silica is included in an amount of 0.5 to 3% by weight of the total weight of the CMP slurry.

49. The colloidal silica is included in 0.5% by weight of the total weight of the CMP slurry, and the periodic acid is included in 0.5% by weight of the total weight of the CMP slurry. Chemical mechanical polishing method.

49. The chemistry of claim 48, wherein the colloidal silica is included at 3 wt% of the total weight of the CMP slurry and the periodic acid is included at 0.5 wt% of the total weight of the CMP slurry. Mechanical polishing method.

Forming an etching protective film on the semiconductor substrate;
Forming a template oxide film on the etching protection film;
Patterning the template oxide to define a region for the capacitor;
Forming a ruthenium-containing film on the patterned template oxide film;
Forming a dielectric film on the ruthenium-containing film;
Chemically mechanically polishing the ruthenium-containing film and the dielectric film using a CMP slurry comprising an abrasive, an oxidizing agent, and at least one pH adjuster for adjusting the pH of the CMP slurry;
A method for forming a capacitor surface, comprising:

56. The method of forming a capacitor surface according to claim 55, wherein a hard mask and / or a photoresist are used in patterning the template oxide film.

The template oxide film is a TEOS film (PE-TEOS) formed by plasma enhanced CVD, an oxide film (PE-OX) formed by plasma enhanced CVD, a film formed by high density plasma (HDP) CVD, or doped. 57. The method according to claim 55, wherein the silica glass film is not selected from the group consisting of a non-silica glass film (USG) and a boron-doped phosphosilicate glass film (BPSG). Method for forming capacitor surface.

The method of forming a capacitor surface according to any one of claims 55 to 57, wherein the ruthenium-containing film is formed by sputtering, CVD, or ALD.

The dielectric film includes tantalum (Ta) and its oxide, hafnium (Hf) and its oxide, aluminum (Al) and its oxide, titanium (Ti) and its oxide, strontium titanate (Sb-Ti). And at least one material selected from the group consisting of barium strontium titanate (BST) and its oxide, and combinations of these materials. 58. The method of forming a capacitor surface according to any one of .about.58.

The method for forming a capacitor surface according to any one of claims 55 to 59, wherein a selection ratio of a removal rate of the CMP slurry is 5: 1 or more.

61. The method of forming a capacitor surface according to claim 60, wherein a selection ratio of the removal rate of the CMP slurry is 20: 1 or more.

62. The method of forming a capacitor surface according to claim 61, wherein a selection ratio of the removal rate of the CMP slurry is 50: 1 or more.

63. The method of forming a capacitor surface according to claim 55, further comprising a step of forming a spacer before the step of forming the ruthenium-containing film.

The spacer includes tantalum (Ta) and its oxide, hafnium (Hf) and its oxide, aluminum (Al) and its oxide, titanium (Ti) and its oxide, strontium titanate (Sb-Ti) and 64. The method according to claim 63, wherein the oxide (STO), barium strontium titanate (BST) and the oxide thereof, and at least one material selected from the group consisting of combinations of these materials A method for forming a capacitor surface as described.

The method for forming a capacitor surface according to any one of claims 55 to 64, wherein the capacitor is a multilayer capacitor, a trench capacitor, or an OCS capacitor.

66. The method of forming a capacitor surface according to claim 55, wherein the ruthenium-containing film is at least one of a ruthenium oxide film and a ruthenium compound film.

67. The method of forming a capacitor surface according to claim 55, wherein the CMP slurry has a pH of 2-8.

68. The method of forming a capacitor surface according to claim 67, wherein the CMP slurry has a pH of 3.5 to 4.5.

69. The method of forming a capacitor surface according to claim 68, wherein the pH of the CMP slurry is 4.

70. The method of forming a capacitor surface according to any one of claims 55 to 69, wherein the pH regulator is an amine.

The pH regulator is bishexamethylenetriamine (BHMT), tetramethylammonium hydroxide (TMAH), tetramethylamine (TMA), tetraethylamine (TEA), hydroxylamine (HA), polyethyleneamine (PEA), choline hydroxide The method for forming a capacitor surface according to claim 70, wherein the capacitor surface is at least one selected from the group consisting of (CH) and salts thereof.

The method of forming a capacitor surface according to claim 71, wherein the pH adjuster is TMA.

73. The method of forming a capacitor surface according to claim 72, wherein the TMA is included in the CMP slurry so that a pH of the CMP slurry is about 4.

72. The method of forming a capacitor surface according to claim 71, wherein the pH adjuster is TMAH.

75. The method of forming a capacitor surface according to claim 74, wherein the TMAH is included in the CMP slurry so that the pH of the CMP slurry is about 4.

70. The method of forming a capacitor surface according to any one of claims 55 to 69, wherein the pH regulator is KOH.

The polishing agent is at least one selected from the group consisting of ceria, silica, colloidal silica, fumed silica, alumina, titania, manganese oxide, zirconia, and germanium oxide. The method for forming a capacitor surface according to any one of the above.

78. The method of forming a capacitor surface according to claim 77, wherein the polishing agent is included in an amount of 0.01 to 30% by weight of the total weight of the CMP slurry.

79. The method of forming a capacitor surface according to claim 78, wherein the abrasive is included in an amount of 0.1 to 10% by weight of the total weight of the CMP slurry.

The method for forming a capacitor surface according to any one of claims 55 to 79, wherein the oxidizing agent is periodic acid.

81. The method of forming a capacitor surface according to claim 80, wherein the periodic acid is included in an amount of 0.1 to 5% by weight of the total weight of the CMP slurry.

82. The method of forming a capacitor surface according to claim 81, wherein the periodic acid is included in an amount of 0.5 to 1.5% by weight of the total weight of the CMP slurry.

The method for forming a capacitor surface according to any one of claims 55 to 82, wherein the abrasive is colloidal silica, and the oxidizing agent is periodic acid.

84. The method of forming a capacitor surface according to claim 83, wherein the periodic acid is included in an amount of 0.1 to 5% by weight of the total weight of the CMP slurry.

85. The method of forming a capacitor surface according to claim 83, wherein the colloidal silica is contained in an amount of 0.01 to 30% by weight of the total weight of the CMP slurry.

86. The method of forming a capacitor surface according to claim 85, wherein the colloidal silica is included in an amount of 0.1 to 10% by weight of the total weight of the CMP slurry.

87. The method of claim 86, wherein the colloidal silica is included at 0.5-3% by weight of the total weight of the CMP slurry.

84. The colloidal silica is included in 0.5% by weight of the total weight of the CMP slurry, and the periodic acid is included in 0.5% by weight of the total weight of the CMP slurry. Of forming the capacitor surface.

84. The capacitor of claim 83, wherein the colloidal silica is included at 3% by weight of the total weight of the CMP slurry, and the periodic acid is included at 0.5% by weight of the total weight of the CMP slurry. Surface formation method.