JP2006054547A - Optimizing method of receiving apparatus and receiving characteristic - Google Patents
Optimizing method of receiving apparatus and receiving characteristic Download PDFInfo
- Publication number
- JP2006054547A JP2006054547A JP2004233165A JP2004233165A JP2006054547A JP 2006054547 A JP2006054547 A JP 2006054547A JP 2004233165 A JP2004233165 A JP 2004233165A JP 2004233165 A JP2004233165 A JP 2004233165A JP 2006054547 A JP2006054547 A JP 2006054547A
- Authority
- JP
- Japan
- Prior art keywords
- bias
- signal
- mixer
- correcting
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、デジタル変調された信号を送受信する無線通信装置の変調技術に関し、特に、受信装置におけるダイレクトコンバージョン方式による周波数変換に適用して有効な技術に関するものである。 The present invention relates to a modulation technique for a wireless communication apparatus that transmits and receives a digitally modulated signal, and more particularly to a technique that is effective when applied to frequency conversion by a direct conversion method in a receiving apparatus.
デジタル変調された信号を送受信する無線通信装置として携帯電話が世界的に市場を拡大しており、変調方式として様々な方式が提案、実用化されている。 Mobile phones are expanding the market worldwide as wireless communication devices that transmit and receive digitally modulated signals, and various modulation schemes have been proposed and put into practical use.
特に、欧州などを中心に使用されているGSM方式は、送受信帯域がそれぞれ880−915MHz,935−960MHzの900MHz帯(GSM900)の他に、帯域拡張版としてDCS(送受信帯域がそれぞれ1710−1785MHz,1805−1880MHzの1.8GHz帯(DCS1800)や米国のPCS(送受信帯域がそれぞれ1850−1910MHz,1930−1990MHzの1.9GHz帯(PCS1900)などが規定されている。 In particular, the GSM system used mainly in Europe and the like is not limited to the 900 MHz band (GSM900) in which the transmission and reception bands are 880 to 915 MHz and 935 to 960 MHz, respectively, and the DCS (transmission and reception band is 1710 to 1785 MHz, respectively) A 1.8 GHz band (DCS1800) of 1805 to 1880 MHz and a PCS (1.9 GHz band (PCS1900) having transmission and reception bands of 1850 to 1910 MHz and 1930 to 1990 MHz, respectively, are defined.
また、国内では第3世代方式としてWCDMA方式(送受信帯域がそれぞれ1920−1980MHz,2110−2170MHzの2GHz帯(WCDMA2000))が開始された。 In Japan, the WCDMA system (2 GHz band (WCDMA2000) with transmission and reception bands of 1920-1980 MHz and 2110-2170 MHz, respectively) was started as the third generation system.
GSM方式の送受信回路は、“A Single−Chip Quad−Band Direct−Conversion GSM/GPRS RF Transceiver With Integrated VCOs and Fractional−N Synthesizer”(非特許文献1参照)、ならびに“ZERO INTERMIDIATE FREQUENCY RECEIVER HAVING AN AUTOMATIC GAIN CONTROLL CIRCUIT”(特許文献1参照)に見られる。 The GSM transmission / reception circuit is “A Single-Chip Quad-Band Direct-Conversion GSM / GPRS RF Transceiver With Integrated VCOs and Fractional-N Synthesizer”. CONTROL CIRCUIT "(see Patent Document 1).
これら文献では、周波数変換方式としてはLNA(低雑音増幅器)で増幅された受信RF(高周波)信号を直接ベースバンド帯のIQ信号に変換するダイレクトコンバージョン方式が用いられる。ダイレクトコンバージョン方式は、ヘテロダイン方式で必要となる中間周波フィルタが不要となり部品点数の削減、実装面積の低減に効果があり、GSM方式だけでなく今後WCDMA方式へも適用が広がると予測される。
ところが、上記のようなダイレクトコンバージョン方式による周波数変換技術では、次のような問題点があることが本発明者により見い出された。 However, the present inventors have found that the frequency conversion technique using the direct conversion method as described above has the following problems.
すなわち、ダイレクトコンバージョン方式は、背景技術で述べたような利点がある反面、受信信号を直接ベースバンド帯に変換することから2次歪みの低減が重要である。 That is, the direct conversion method has the advantages as described in the background art, but it is important to reduce the second-order distortion because the received signal is directly converted to the baseband.
特に、WCDMA方式は送受信同時動作であるため、最大+20dBm以上の送信信号が妨害波となって受信部に飛び込み、直接ベースバンド帯に変換されて妨害となる。 In particular, since the WCDMA system is a simultaneous transmission / reception operation, a transmission signal having a maximum of +20 dBm or more becomes an interference wave and jumps into the reception unit, which is directly converted into a baseband and becomes an interference.
2次歪みの低減は、回路をバランス構成とすることで性能改善をはかることができるが、高周波処理用の半導体装置であるRF−IC内を素子製造ばらつきやレイアウトまで含めて完全にバランス化することは困難である。 Reduction of secondary distortion can improve performance by making the circuit a balanced configuration, but completely balances the RF-IC, which is a semiconductor device for high-frequency processing, including element manufacturing variations and layout. It is difficult.
したがって、現在実用化されつつあるWCDMA用ダイレクトコンバージョンRF−ICはLNAとミキサ間にRFSAW(弾性表面波:Surface Acoustic Wave)フィルタを用いて送信信号を抑圧することで2次歪みの発生を抑える手法が一般的であり、このため部品点数増加、実装面積の増大を招くことが考えられる。 Therefore, the direct conversion RF-IC for WCDMA that is currently in practical use is a technique for suppressing the generation of secondary distortion by suppressing the transmission signal using an RF SAW (Surface Acoustic Wave) filter between the LNA and the mixer. Therefore, it is considered that the number of parts and the mounting area are increased.
本発明の目的は、高周波信号の変換時においてRFSAWなどのフィルタを用いることなく、2次歪みを大幅に低減させる技術を提供することにある。 An object of the present invention is to provide a technique for significantly reducing second-order distortion without using a filter such as RFSAW when converting a high-frequency signal.
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。 Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.
本発明は、高周波信号を受信して周波数変換するアナログ信号処理部と、受信信号を復調する信号復調部とを備えた受信装置であって、復調信号のSN(Signal to Noise)比が最大となるように該アナログ信号処理部のバイアスを補正するバイアス補正手段を備えたものである。 The present invention is a receiving device including an analog signal processing unit that receives a high-frequency signal and converts the frequency, and a signal demodulation unit that demodulates the received signal, and the demodulated signal has a maximum SN (Signal to Noise) ratio. In this way, bias correcting means for correcting the bias of the analog signal processing unit is provided.
また、本発明は、高周波信号を受信して周波数変換するアナログ信号処理部と、受信信号を復調する信号復調部とを備えた受信装置であって、該アナログ信号処理部で発生する歪み成分が最小となるようにアナログ信号処理部のバイアスを補正するバイアス補正手段を備えたものである。 Further, the present invention is a receiving apparatus including an analog signal processing unit that receives a high-frequency signal and converts the frequency, and a signal demodulation unit that demodulates the received signal, and a distortion component generated in the analog signal processing unit is Bias correcting means for correcting the bias of the analog signal processing unit so as to be minimized is provided.
さらに、その他の発明の概要を簡単に示す。 Furthermore, the outline | summary of another invention is shown briefly.
本発明は、高周波信号を受信して周波数変換する際の受信特性の最適化方法であって、信号復調部における復調信号を検出し、該復調信号のSN比が最大となるように、アナログ信号処理部のバイアスを制御するものである。 The present invention relates to a method for optimizing reception characteristics when receiving a high frequency signal and performing frequency conversion, and detects a demodulated signal in a signal demodulating unit so that the S / N ratio of the demodulated signal is maximized. It controls the bias of the processing unit.
また、本発明は、高周波信号を受信して周波数変換する際の受信特性の最適化方法であって、アナログ信号処理部で発生する検波信号の2次歪み成分を検出し、該検波信号の2次歪み成分が最小となるように該アナログ信号処理部のバイアスを制御するものである。 The present invention is also a method for optimizing reception characteristics when receiving a high frequency signal and performing frequency conversion, and detects a second-order distortion component of a detection signal generated by an analog signal processing unit, and 2 of the detection signal. The bias of the analog signal processing unit is controlled so that the next distortion component is minimized.
また、本願の発明の内容をより具体的に説明すれば以下の通りである。 The contents of the present invention will be described in more detail as follows.
低雑音増幅器、ミキサ、ローカルバッファなどの回路部バイアスを補正することで全体のバランスを取り、2次歪み妨害を抑圧する。2次歪み妨害は、信号復調部でSN比の劣化となってあらわれることから、このSN比を検出し、該SN比が最大となるようにバイアスを補正することで、2次歪み妨害の抑圧が可能である。 Correcting the bias of circuit parts such as low noise amplifiers, mixers, local buffers, etc., balances the whole and suppresses secondary distortion interference. Since the secondary distortion interference is caused by degradation of the S / N ratio in the signal demodulator, the S / N ratio is detected, and the bias is corrected so that the S / N ratio becomes maximum, thereby suppressing the secondary distortion interference. Is possible.
さらに、直接2次歪み妨害波を検出し、この妨害波が最小となるようにバイアスを補正する手法でもよい。バイアスの補正は、たとえばミキサのギルバートセルのバイアス補正、ミキサの入力バッファのバイアス補正、低雑音増幅器、ローカルバッファの差動対をなすトランジスタのベース、エミッタ、コレクタのバイアスを微調する。 Furthermore, a technique may be used in which a secondary distortion interference wave is directly detected and the bias is corrected so that the interference wave is minimized. For bias correction, for example, the bias correction of the Gilbert cell of the mixer, the bias correction of the mixer input buffer, the low noise amplifier, and the bias of the base, emitter and collector of the transistors forming the differential pair of the local buffer are finely adjusted.
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。 Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.
(1)I信号、Q信号のSN比を検出して検出結果に応じて低雑音増幅器、ミキサ、ローカルバッファのバイアス条件を変更することにより、該SN比を改善することができる。 (1) The S / N ratio can be improved by detecting the S / N ratio of the I signal and the Q signal and changing the bias conditions of the low-noise amplifier, mixer, and local buffer according to the detection result.
(2)また、SN比が最大となるようにバイアスを補正することにより、2次歪み妨害の抑圧を行うことができる。 (2) Further, secondary distortion interference can be suppressed by correcting the bias so that the S / N ratio is maximized.
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof will be omitted.
(実施の形態1)
図1は、本発明の実施の形態1による受信装置におけるブロック図、図2は、図1の受信装置における受信信号のSN比の最適化動作の一例を示すフローチャートである。
(Embodiment 1)
FIG. 1 is a block diagram of a receiving apparatus according to Embodiment 1 of the present invention, and FIG. 2 is a flowchart showing an example of an operation for optimizing the S / N ratio of a received signal in the receiving apparatus of FIG.
本実施の形態1において、受信装置は、デジタル変調された信号を受信するものであり、図1に示すように、アンテナ入力端子1、分波器(DPX)2、および受信系回路56からなる。
In the first embodiment, the receiving device receives a digitally modulated signal and includes an antenna input terminal 1, a duplexer (DPX) 2, and a
また、受信系回路56は、低雑音増幅器(LNA)3、ミキサ4,5、VCO(発振回路)7、増幅回路8,9、90度位相シフタを含むローカルバッファ10、アナログフィルタ(LPF)11,12、A/D(Analog/Digital)変換器13,14、デジタルフィルタ(FIR)15,16、制御部17、検波器20、および復調部27から構成されている。
The
この受信系回路56において、低雑音増幅器3、ミキサ4,5、VCO7、増幅回路8,9、ローカルバッファ10、およびアナログフィルタ11,12によってアナログ処理部が構成されており、A/D変換器13,14、デジタルフィルタ15,16、制御部17、検波器20、および復調部27によって信号復調部が構成されている。
In this
この受信装置における信号の流れについて説明する。 A signal flow in the receiving apparatus will be described.
アンテナ入力端子1より入力される無線高周波信号(以下、RF信号という)は、分波器2で送信信号22と分波され、受信系回路56に入力される。受信系では、低雑音増幅器3で増幅され、ミキサ4,5で、VCO7とローカルバッファ10から出力される90度位相シフト信号6,21により直交検波されてI(In−phase)/Q(Quadrature−phase)信号にそれぞれ変換される。
A radio high frequency signal (hereinafter referred to as an RF signal) input from the antenna input terminal 1 is demultiplexed from the
I/Q信号は、それぞれ利得制御回路8,9で利得制御され、アナログフィルタ11,12で不要波を除去された後、A/D変換器13,14によってデジタル信号に変換される。A/A変換器13,14の出力デジタル信号は、デジタルフィルタ15,16で不要波の抑圧と波形整形されて、復調部27に入力される。
The I / Q signals are gain-controlled by
デジタルフィルタ15,16から出力されたI信号/Q信号の出力信号29は、該出力信号29のSN比を検出する検波器20に入力され、検波信号25を出力し、制御部17に受け渡す。
The
低雑音増幅器3、ミキサ4,5、ならびにローカルバッファ10は、検波信号25に応じた制御信号18,19,24によりバイアス補正される。このバイアス補正は、検波器20で検波されるSN比が最大となるように補正が行われる。2次歪み妨害は復調部でSN比の劣化となってあらわれることから、このSN比を検出し、SN比が最大となるようにバイアスを補正することで、2次歪み妨害の抑圧が可能である。
The low noise amplifier 3, the mixers 4, 5 and the
次に、本実施の形態1の受信系回路56における受信信号のSN比の最適化動作について、図2のフローチャートを用いて説明する。
Next, the operation of optimizing the S / N ratio of the received signal in the
まず、受信後、検波器20でSN比を検出し(ステップS101)、受信系で必要な所要SN比と制御部17で比較する(ステップS102)。検出したSN比が所要SN比以下であれば、低雑音増幅器3のバイアスを補正して再度SN比を検出する(ステップS103,S104)。 First, after reception, the S / N ratio is detected by the detector 20 (step S101), and the required S / N ratio required in the receiving system is compared with the control unit 17 (step S102). If the detected SN ratio is less than or equal to the required SN ratio, the bias of the low noise amplifier 3 is corrected and the SN ratio is detected again (steps S103 and S104).
これらステップS101〜S104の処理をバイアス補正しながら繰り返し、検出SN比が所要SN比以上となれば通信を開始する(ステップS105)。バイアススイープ完了(ステップ103)後も所要SN比が得られない場合は、次の動作として、ミキサ4,5のバイアス補正を行う(ステップS106〜S109)。 These steps S101 to S104 are repeated while correcting the bias, and communication is started when the detected SN ratio is equal to or higher than the required SN ratio (step S105). If the required signal-to-noise ratio cannot be obtained even after the bias sweep is completed (step 103), the bias correction of the mixers 4 and 5 is performed as the next operation (steps S106 to S109).
ミキサ4,5のバイアス補正後のSN比が所要SN比以上となれば(ステップS107)、通信を開始する(ステップS105)。ミキサバイアススイープ後に所要SN比が得られなければ、次は、ローカルバッファ部10のバイアス補正を行う(ステップS110〜S112)。ローカルバッファ10のバイアス補正後のSN比が所要SN比以上となれば(ステップS111)、通信を開始する(ステップS105)。
If the SN ratio after the bias correction of the mixers 4 and 5 is equal to or greater than the required SN ratio (step S107), communication is started (step S105). If the required S / N ratio is not obtained after the mixer bias sweep, the bias correction of the
図2のフローチャートでは、バイアスの補正ブロックとして低雑音増幅器、ミキサ、ローカルバッファの3ブロックを補正する場合を示したが、いずれか1つ、あるいは2つのブロックについて補正を行うようにしてもよい。 In the flowchart of FIG. 2, the case where three blocks of the low noise amplifier, the mixer, and the local buffer are corrected as the bias correction block is shown, but correction may be performed on any one or two blocks.
それにより、本実施の形態1によれば、I信号/Q信号のSN比を検出して検出結果に応じて低雑音増幅器3、ミキサ4,5、およびローカルバッファ10のバイアス条件を変更することで、SN比を改善することができる。
Thus, according to the first embodiment, the S / N ratio of the I signal / Q signal is detected, and the bias conditions of the low noise amplifier 3, the mixers 4 and 5, and the
2次歪み妨害は復調部でSN比の劣化となってあらわれることから、SN比が最大となるようにバイアスを補正することによって、2次歪み妨害の抑圧ができる効果がある。 Since the secondary distortion interference appears as degradation of the SN ratio in the demodulator, there is an effect that the secondary distortion interference can be suppressed by correcting the bias so that the SN ratio becomes maximum.
また、本実施の形態では、検波器20で検波されるSN比が最大となるようにバイアス補正が行われる構成としたが、たとえば、図3に示すように、検波信号25の2次歪み成分が最小となるように補正を行うようにしてもよい。
In this embodiment, the bias correction is performed so that the SN ratio detected by the
この場合、受信系回路56は、低雑音増幅器3、ミキサ4,5、90度位相シフタを含むローカルバッファ10、VCO(発振回路)7、増幅回路8,9、A/D(Analog/Digital)変換器13,14、アナログフィルタ11,12、デジタルフィルタ15,16、復調部27、および制御部17は、図1と同様の構成となっており、異なる点は、検波器20がなくなり、検波器52が新たに設けられたところである。
In this case, the
検波器52は、アナログフィルタ11,12から出力されたI/Q信号から2次歪み成分を直接検出し、この検波信号25を制御部17に受け渡す。
The
低雑音増幅器3、ミキサ4,5、およびローカルバッファ10は、検波信号25に応じた制御信号24,19,18によりそれぞれバイアス補正される。このバイアス補正は、検波器25で検波される2次歪み成分が最小となるように補正が行われ、これによって、2次歪み妨害の抑圧が可能となる。
The low noise amplifier 3, the mixers 4, 5, and the
(実施の形態2)
図4は、本発明の実施の形態2による受信装置に設けられたミキサの回路構成例を示す説明図である。
(Embodiment 2)
FIG. 4 is an explanatory diagram showing a circuit configuration example of a mixer provided in the receiving apparatus according to
本実施の形態2において、図4は、前記実施の形態1の図1に示した受信系回路56に設けられたミキサ4,5の回路構成の一例を示す回路図である。
In the second embodiment, FIG. 4 is a circuit diagram showing an example of the circuit configuration of the mixers 4 and 5 provided in the
I側のミキサ4は、図示するように、ギルバートセル41、バッファ43、および電流源46から構成されており、Q側のミキサ5は、ギルバートセル42、バッファ44、ならびに電流源47と制御回路45とによって構成されている。
As shown in the figure, the I-side mixer 4 includes a
受信信号入力23,24は、I側、およびQ側のバッファ43,44にそれぞれ入力され、ローカル信号6,21は、ギルバートセル41,42にそれぞれ入力される。ミキサからは,I信号の出力信号28、ならびにQ信号の出力信号30がそれぞれ出力される。
The received
この場合、制御部17(図1)からの制御信号19を制御回路45に入力し、該制御回路45からの制御信号55でギルバートセル41,42のバイアス条件をそれぞれ補正する。
In this case, the
それにより、本実施の形態2では、I信号、Q信号のSN比が最大となるように、または、I信号、Q信号の2次歪み成分が最小となるようギルバートセルのバイアスを補正することが可能となるので、受信装置の受信特性を改善することのできる。 Thereby, in the second embodiment, the bias of the Gilbert cell is corrected so that the S / N ratio of the I signal and the Q signal is maximized or the secondary distortion component of the I signal and the Q signal is minimized. Therefore, it is possible to improve the reception characteristics of the reception device.
(実施の形態3)
図5は、本発明の実施の形態3による受信装置に設けられたミキサの回路構成例を示す説明図である。
(Embodiment 3)
FIG. 5 is an explanatory diagram showing a circuit configuration example of a mixer provided in the receiving apparatus according to Embodiment 3 of the present invention.
本実施の形態3において、図5は、前記実施の形態2(図4)に示したミキサ4,5の回路構成の他の例を示す回路図である。 In the third embodiment, FIG. 5 is a circuit diagram showing another example of the circuit configuration of the mixers 4 and 5 shown in the second embodiment (FIG. 4).
この場合、図示するように、I側のミキサ4は、ギルバートセル41とバッファ43、および電流源46によって構成されており、Q側のミキサ5は、ギルバートセル42、バッファ44、ならびに電流源47によって構成されている。
In this case, as shown, the I-side mixer 4 includes a
受信信号入力23,24は、I側、Q側のバッファにそれぞれ入力され、ローカル信号6,21は、ギルバートセル41,42にそれぞれ入力される。ミキサ4,5からは、I信号28、Q信号30がそれぞれ出力される。
The received
図5におけるミキサ4,5では、制御部17からの制御信号19を制御回路45に入力し、該制御回路45からの制御信号55によってバッファ43,44のバイアス条件を補正する。
In the mixers 4 and 5 in FIG. 5, the
それにより、本実施の形態3においては、I信号、Q信号のSN比が最大となるように、または、I信号、Q信号の2次歪み成分が最小となるようギルバートセルのバイアスを補正することが可能となり、受信装置における受信特性を改善することができる。 Thereby, in the third embodiment, the bias of the Gilbert cell is corrected so that the S / N ratio of the I signal and the Q signal is maximized or the secondary distortion component of the I signal and the Q signal is minimized. This makes it possible to improve the reception characteristics of the receiving apparatus.
(実施の形態4)
図6は、本発明の実施の形態4による受信装置に設けられたミキサの回路構成例を示す説明図である。
(Embodiment 4)
FIG. 6 is an explanatory diagram showing a circuit configuration example of a mixer provided in the receiving apparatus according to Embodiment 4 of the present invention.
本実施の形態4においては、前記実施の形態2,3(図4、図5)で示したミキサ4,5の他の回路構成例を示したものである。 In the fourth embodiment, another circuit configuration example of the mixers 4 and 5 shown in the second and third embodiments (FIGS. 4 and 5) is shown.
図6に示すように、I側のミキサ4は、ギルバートセル41、バッファ43、および電流源46によって構成されており、Q側のミキサ5は、ギルバートセル42、バッファ44、ならびに電流源47によって構成されている。
As shown in FIG. 6, the I-side mixer 4 includes a
受信信号入力23,24は、バッファ43,44にそれぞれ入力され、ローカル信号6,21は、ギルバートセル41,42にそれぞれ入力される。ミキサ4,5からは、I信号28、Q信号28,30がそれぞれ出力される。
The received
図6に示すミキサ4,5においては、制御部17からの制御信号19を制御回路45に入力し、制御回路45からの制御信号55によって定電流源46,477のバイアス条件をそれぞれ補正する。
In the mixers 4 and 5 shown in FIG. 6, the
それにより、本実施の形態4においても、I信号、Q信号のSN比が最大となるように、または、I信号、Q信号の2次歪み成分が最小となるようギルバートセルのバイアスを補正することができ、受信装置の受信特性を改善することができる。 Thereby, also in the fourth embodiment, the bias of the Gilbert cell is corrected so that the SN ratio of the I signal and the Q signal is maximized, or the secondary distortion component of the I signal and the Q signal is minimized. And reception characteristics of the receiving apparatus can be improved.
(実施の形態5)
図7は、本発明の実施の形態5による受信装置に設けられたミキサの回路構成例を示す説明図である。
(Embodiment 5)
FIG. 7 is an explanatory diagram showing a circuit configuration example of a mixer provided in the receiving apparatus according to the fifth embodiment of the present invention.
本実施の形態5においては、前記実施の形態2〜4(図4〜図6)でそれぞれ示したミキサ4,5の他の回路構成例を示したものである。 The fifth embodiment shows another circuit configuration example of the mixers 4 and 5 shown in the second to fourth embodiments (FIGS. 4 to 6).
この場合、ミキサ4,5は、図7に示すように、ギルバートセル41,42、バッファ43,44、および電流源46,47からなる前記実施の形態2〜4と同様の構成に、補償回路(バイアス補正手段)48〜51が新たに設けられた構成となっている。
In this case, as shown in FIG. 7, the mixers 4 and 5 include a compensation circuit having the same configuration as that of the above-described second to fourth embodiments including the
ギルバートセル41、42は、4つのミキサトランジスタからそれぞれ構成されており、補償回路48〜51は、ギルバートセル41の出力端子30A,30B、およびギルバートセル42の出力端子28A,28Bにそれぞれ接続されており、それら補償回路48〜51のバイアスを制御信号19によって補正する。
The
この構成によっても、I信号、Q信号のSN比が最大となるように、または、I信号、Q信号の2次歪み成分が最小となるようギルバートセルのバイアスを補正することが可能となる。 This configuration also makes it possible to correct the Gilbert cell bias so that the signal-to-noise ratio of the I and Q signals is maximized, or the secondary distortion component of the I and Q signals is minimized.
それにより、本実施の形態5においても、受信装置における受信特性を改善することができる。 Thereby, also in the fifth embodiment, it is possible to improve the reception characteristics in the reception apparatus.
また、本実施の形態5では、ミキサ4,5に補償回路48〜51を設けた構成としたが、たとえば、図8に示しように、ギルバートセル41の出力端子30Aと基準電位(グランド)VSSとの間に抵抗(バイアス補正手段)53を接続する構成としてもよい。
In the fifth embodiment, the
これによっても、I信号、Q信号のSN比が最大となるように、または、I信号、Q信号の2次歪み成分が最小となるようギルバートセルのバイアスを補正することができ、受信特性を改善することができる。 This also makes it possible to correct the Gilbert cell bias so that the signal-to-noise ratio of the I signal and Q signal is maximized, or to minimize the second-order distortion component of the I signal and Q signal. Can be improved.
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。 As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.
本発明は、携帯端末などのデジタル変調された高周波信号を受信する受信装置における受信特性の改善技術に適している。 The present invention is suitable for a technique for improving reception characteristics in a receiving apparatus that receives a digitally modulated high-frequency signal such as a portable terminal.
1…アンテナ入力端子、2…分波器、3…低雑音増幅器、4,5…ミキサ、7…VCO、8,9…増幅回路、10…90度位相シフタ/ローカルバッファ、11,12…アナログフィルタ、13,14…A/D変換器、15,16…デジタルフィルタ、17…制御部、20…検波器、27…復調部、30A,30B,28A,28B…出力端子、41,42…ギルバートセル、43,44…バッファ、45…制御回路、46,47…電流源、48〜51…補償回路(バイアス補正手段)、52…検波器、53…抵抗(バイアス補正手段)、56…受信系回路。
DESCRIPTION OF SYMBOLS 1 ... Antenna input terminal, 2 ... Splitter, 3 ... Low noise amplifier, 4, 5 ... Mixer, 7 ... VCO, 8, 9 ... Amplifier circuit, 10 ... 90 degree phase shifter / local buffer, 11, 12 ...
Claims (8)
復調信号のSN比が最大となるように前記アナログ信号処理部のバイアスを補正するバイアス補正手段を備えたことを特徴とする受信装置。 A reception device including an analog signal processing unit that receives a high-frequency signal and converts the frequency, and a signal demodulation unit that demodulates the reception signal,
A receiving apparatus comprising bias correcting means for correcting a bias of the analog signal processing section so that an S / N ratio of a demodulated signal is maximized.
前記アナログ信号処理部で発生する歪み成分が最小となるようにアナログ信号処理部のバイアスを補正するバイアス補正手段を備えたことを特徴とする受信装置。 A reception device including an analog signal processing unit that receives a high-frequency signal and converts the frequency, and a signal demodulation unit that demodulates the reception signal,
A receiving apparatus comprising bias correcting means for correcting a bias of the analog signal processing unit so that a distortion component generated in the analog signal processing unit is minimized.
前記バイアス補正手段は、ミキサ、低雑音増幅器、またはローカルバッファの少なくともいずれか1つのバイアスを補正することを特徴とした受信装置。 The receiving apparatus according to claim 1 or 2,
The receiving apparatus according to claim 1, wherein the bias correcting unit corrects at least one bias of a mixer, a low noise amplifier, and a local buffer.
前記ミキサのバイアスを補正するバイアス補正手段は、前記ミキサを構成するミキサトランジスタのコレクタと基準電位との間に接続された抵抗よりなることを特徴とする受信装置。 The receiving device according to claim 3,
2. A receiver according to claim 1, wherein the bias correcting means for correcting the bias of the mixer comprises a resistor connected between a collector of a mixer transistor constituting the mixer and a reference potential.
前記ミキサのバイアスを補正するバイアス補正手段は、
前記ミキサを構成するギルバートセルの出力端子に接続された補償回路よりなり、前記補償回路のバイアスを補正することにより、前記ミキサのバイアスを補正することを特徴とする受信装置。 The receiving device according to claim 3,
Bias correction means for correcting the bias of the mixer,
A receiving apparatus comprising: a compensation circuit connected to an output terminal of a Gilbert cell constituting the mixer, wherein the bias of the mixer is corrected by correcting the bias of the compensation circuit.
受信信号を復調する信号復調部における復調信号を検出し、前記復調信号のSN比が最大となるように、アナログ信号処理部のバイアスを制御することを特徴とする受信特性の最適化方法。 A method for optimizing reception characteristics when receiving a high-frequency signal and converting the frequency,
A method for optimizing a reception characteristic, comprising: detecting a demodulated signal in a signal demodulating unit that demodulates a received signal; and controlling a bias of an analog signal processing unit so that an S / N ratio of the demodulated signal is maximized.
アナログ信号処理部で発生する検波信号の2次歪み成分を検出し、前記検波信号の2次歪み成分が最小となるように前記アナログ信号処理部のバイアスを制御することを特徴とする受信特性の最適化方法。 A method for optimizing reception characteristics when receiving a high-frequency signal and converting the frequency,
A reception characteristic characterized by detecting a second-order distortion component of a detection signal generated in the analog signal processing unit and controlling a bias of the analog signal processing unit so that the second-order distortion component of the detection signal is minimized. Optimization method.
前記バイアスの制御は、ミキサ、低雑音増幅器、またはローカルバッファの少なくともいずれか1つのバイアスを補正することを特徴とした受信特性の最適化方法。 The method for optimizing reception characteristics according to claim 6 or 7,
The method for optimizing the bias includes correcting the bias of at least one of a mixer, a low-noise amplifier, and a local buffer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004233165A JP2006054547A (en) | 2004-08-10 | 2004-08-10 | Optimizing method of receiving apparatus and receiving characteristic |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004233165A JP2006054547A (en) | 2004-08-10 | 2004-08-10 | Optimizing method of receiving apparatus and receiving characteristic |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006054547A true JP2006054547A (en) | 2006-02-23 |
Family
ID=36031753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004233165A Pending JP2006054547A (en) | 2004-08-10 | 2004-08-10 | Optimizing method of receiving apparatus and receiving characteristic |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006054547A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014239440A (en) * | 2013-06-10 | 2014-12-18 | アイメックImec | Method for reducing second order distortion in harmonic rejection mixer |
-
2004
- 2004-08-10 JP JP2004233165A patent/JP2006054547A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014239440A (en) * | 2013-06-10 | 2014-12-18 | アイメックImec | Method for reducing second order distortion in harmonic rejection mixer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7257385B2 (en) | Wireless communication semiconductor integrated circuit device and wireless communication system | |
US8238858B2 (en) | Communication device, multi-band receiver, and receiver | |
US6694129B2 (en) | Direct conversion digital domain control | |
JP5334318B2 (en) | Semiconductor integrated circuit for communication and operation method thereof | |
US7092676B2 (en) | Shared functional block multi-mode multi-band communication transceivers | |
EP1618674B1 (en) | An amps receiver system using a zero-if architecture | |
US20040218576A1 (en) | Receiver and communication terminal | |
US20050147192A1 (en) | High frequency signal receiver and semiconductor integrated circuit | |
US20020123319A1 (en) | Direct conversion digital domain control | |
US7224722B2 (en) | Direct conversion RF transceiver with automatic frequency control | |
JPH11234150A (en) | Digital demodulator | |
JP4731569B2 (en) | Image suppression receiver | |
JP3816356B2 (en) | Wireless transmitter | |
US20050226349A1 (en) | Down conversion methodology and topology which compensates for spurious response | |
US8229047B2 (en) | Complex signal processing circuit, receiver circuit, and signal reproduction device | |
EP1350332B1 (en) | Direct conversion digital domain control | |
KR101053136B1 (en) | Shared function block multimode multiband communication transceiver | |
JP2007228342A (en) | Receiver and transmitter-receiver using same | |
JP3746209B2 (en) | Wireless transceiver | |
JP2004080455A (en) | Reception circuit and wireless communication apparatus using same | |
US20050136846A1 (en) | RF transceiver | |
JP2006054547A (en) | Optimizing method of receiving apparatus and receiving characteristic | |
JP2008005259A (en) | Receiver | |
JP4039168B2 (en) | Receiving circuit and radio communication apparatus using the same | |
JPH10313261A (en) | Interference wave suppression circuit, interference wave suppression method and radio receiver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061006 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090224 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090422 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090519 |