JP2006048046A

JP2006048046A - Image sticking preventing circuit of display device

Info

Publication number: JP2006048046A
Application number: JP2005222840A
Authority: JP
Inventors: Ping Luo; 平羅; Kenshi Chin; 建志陳
Original assignee: Toppoly Optoelectronics Corp
Current assignee: TPO Displays Corp
Priority date: 2004-07-30
Filing date: 2005-08-01
Publication date: 2006-02-16

Abstract

<P>PROBLEM TO BE SOLVED: To provide an image sticking preventing circuit which is improved for a display. <P>SOLUTION: The image sticking preventing circuit of a power supply off mode of the display includes a diode which has first and second terminals, the first terminal being connected to a first voltage terminal of a voltage converter, a first capacitor which has a first terminal that is connected to the second terminal of the diode and a second terminal that is connected to a first fixed potential, a transistor which has a first terminal connected to the first terminal of the first capacitor, a second terminal connected to the first terminal of the diode and the fist voltage terminal of the voltage converter and a third terminal that is connected to a gate driving circuit and a second voltage terminal of the voltage converter, and a second capacitor which has a first terminal connected to the third terminal of the transistor and a second terminal connected to a second fixed potential. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、画像固着（ｉｍａｇｅｓｔｉｃｋｉｎｇ）防止回路に関し、特に、ディスプレイの電源オフモードの画像固着防止回路に関するものである。 The present invention relates to an image sticking prevention circuit, and more particularly to an image sticking prevention circuit in a power-off mode of a display.

図１に示すように、従来の液晶ディスプレイ（ＬＣＤ）１００は、電圧変換器１４０、ゲート駆動回路１１０、データ駆動回路１２０と、画素アレイ１５０を含む。画素アレイ１５０は、複数のゲートライン１１２、複数のデータライン１２２と複数の画素駆動回路１３０を含む。画素駆動回路１３０は、駆動トランジスタ１３２、蓄積コンデンサ１３４と、液晶セル１３６を含む。駆動トランジスタ１３２のゲートとソースは、ゲートラインまたはデータラインの一つにそれぞれ接続される。ゲート駆動回路１１０がゲートライン１１２の電圧を上げたとき、駆動トランジスタ１３２は、オンにされ、データライン１２２のデータ信号は、駆動トランジスタのドレインに伝送される。よって、データ駆動回路１２０は、データライン１２２と駆動トランジスタ１３２を介してデータ信号を蓄積コンデンサ１３４に送る。データ信号が蓄積コンデンサ１３４に取り込まれた後、ゲート駆動回路１１０は、ゲートライン１１２の電圧をその前のレベルに下げることで、液晶セル１３６は、次のデータ信号が取り込まれる前に、デジタル信号に基づいた画像を発生する。しかし、ＬＣＤ１００が電源オフモードに入ったとき、データ信号は蓄積コンデンサ１３４に残ったままで、残像を発生させる。 As shown in FIG. 1, a conventional liquid crystal display (LCD) 100 includes a voltage converter 140, a gate driving circuit 110, a data driving circuit 120, and a pixel array 150. The pixel array 150 includes a plurality of gate lines 112, a plurality of data lines 122, and a plurality of pixel driving circuits 130. The pixel drive circuit 130 includes a drive transistor 132, a storage capacitor 134, and a liquid crystal cell 136. The gate and source of the driving transistor 132 are connected to one of a gate line or a data line, respectively. When the gate driving circuit 110 increases the voltage of the gate line 112, the driving transistor 132 is turned on, and the data signal of the data line 122 is transmitted to the drain of the driving transistor. Therefore, the data driving circuit 120 sends a data signal to the storage capacitor 134 via the data line 122 and the driving transistor 132. After the data signal is captured by the storage capacitor 134, the gate driving circuit 110 lowers the voltage of the gate line 112 to the previous level, so that the liquid crystal cell 136 receives the digital signal before the next data signal is captured. Generate an image based on. However, when the LCD 100 enters the power-off mode, the data signal remains in the storage capacitor 134 and generates an afterimage.

従来の解決法は、トランジスタ１３２の電流−電圧（Ｉ−Ｖ）曲線（図２に示すように）を左に移すことでトランジスタ１３２のスレッショルド電圧が０Ｖに近くなる。よって、トランジスタ１３２は、トランジスタ１３２のゲート電圧が０Ｖに近くてもオンにされる。その結果、蓄積コンデンサ１３４に保存されたデータ信号は、データライン１２２に放出される。よって、画像固着が防止されるが、スレッショルド電圧の減少により、漏電が主な懸念となる。 The conventional solution is to move the current-voltage (IV) curve of transistor 132 (as shown in FIG. 2) to the left so that the threshold voltage of transistor 132 approaches 0V. Thus, the transistor 132 is turned on even when the gate voltage of the transistor 132 is close to 0V. As a result, the data signal stored in the storage capacitor 134 is released to the data line 122. Thus, image sticking is prevented, but leakage is a major concern due to a decrease in threshold voltage.

本発明は、ディスプレイ用の改良された画像固着防止回路を提供する。 The present invention provides an improved image sticking prevention circuit for a display.

画像固着防止回路は、画素トランジスタを制御するゲート駆動回路に動作可能なように接続される。画像固着防止回路は、出力をゲート駆動回路に供給することで、電源オフモードのとき、ゲート駆動回路への通常電力入力がないときに、ゲート駆動回路が画素トランジスタをオンにすることができる。本発明の一形態において、画像固着防止回路は、電荷蓄積装置を含み、電源オンモードのとき、ゲート駆動回路への通常電力があるときに電荷を保存し、電源オフモードのとき、ゲート駆動回路への通常電力入力がないときに、保存した電荷を放出する。 The image sticking prevention circuit is operably connected to a gate driving circuit that controls the pixel transistor. The image sticking prevention circuit supplies an output to the gate drive circuit, so that the gate drive circuit can turn on the pixel transistor when there is no normal power input to the gate drive circuit in the power-off mode. In one embodiment of the present invention, an image sticking prevention circuit includes a charge storage device, stores charge when there is normal power to the gate drive circuit when in the power-on mode, and gate drive circuit when in the power-off mode Releases stored charge when there is no normal power input to.

ディスプレイの電源オフモードの画像固着防止回路の実施例は、ダイオード、第一コンデンサ、トランジスタと、第二コンデンサを含む。ダイオードは、第一端子と第二端子を有する。ダイオードの第一端子は、電圧変換器の第一電圧端子に接続される。第一コンデンサは、ダイオードの第二端子に接続された第一端子と、第一固定電位に接続された第二端子を有する。トランジスタは、第一コンデンサの第一端子に接続された第一端子、ダイオードの第一端子と電圧変換器の第一電圧端子に接続された第二端子と、ゲート駆動回路と電圧変換器の第二電圧端子に接続された第三端子を有する。第二コンデンサは、トランジスタの第三端子に接続された第一端子と第二固定電位に接続された第二端子を有する。 An example of the image sticking prevention circuit in the power-off mode of the display includes a diode, a first capacitor, a transistor, and a second capacitor. The diode has a first terminal and a second terminal. The first terminal of the diode is connected to the first voltage terminal of the voltage converter. The first capacitor has a first terminal connected to the second terminal of the diode and a second terminal connected to the first fixed potential. The transistor has a first terminal connected to the first terminal of the first capacitor, a first terminal of the diode and a second terminal connected to the first voltage terminal of the voltage converter, and a gate driving circuit and a second terminal of the voltage converter. A third terminal is connected to the two voltage terminals. The second capacitor has a first terminal connected to the third terminal of the transistor and a second terminal connected to the second fixed potential.

また、表示される画像固着防止回路を含む集積回路とディスプレイも提供される。 Also provided are an integrated circuit and a display including a displayed image sticking prevention circuit.

本発明は、ゲート駆動回路と電圧変換器に動作可能なように接続される画像固着防止回路を提供する。ディスプレイが電源オフモードに入ったとき、駆動トランジスタは、画像固着防止回路の出力電圧によってオンにされる。よって、蓄積コンデンサに保存された残留電荷が放出され、画像固着を防止する。 The present invention provides an image sticking prevention circuit operatively connected to a gate driving circuit and a voltage converter. When the display enters the power-off mode, the drive transistor is turned on by the output voltage of the image sticking prevention circuit. Thus, residual charges stored in the storage capacitor are released, preventing image sticking.

本発明についての目的、特徴、長所が一層明確に理解されるよう、以下に実施形態を例示し、図面を参照にしながら、詳細に説明する。 In order that the objects, features, and advantages of the present invention will be more clearly understood, embodiments will be described below in detail with reference to the drawings.

図３Ａを参照すると、画像固着防止回路３００は、電圧変換器３４０の第一と第二電圧端子（Ｖ_DDとＶ_EE）に接続される。ゲート駆動回路３１０の二つの端子は、それぞれ電圧変換器３４０の第一電圧端子（Ｖ_DD）と第二電圧端子（Ｖ_EE）に接続される。画素アレイ３５０は、複数のゲートライン３１２と複数のデータライン３２２を含む。 Referring to FIG. 3A, the image sticking prevention circuit 300 is connected to the first and second voltage terminals (V _DD and V _EE ) of the voltage converter 340. The two terminals of the gate driving circuit 310 are connected to the first voltage terminal (V _DD ) and the second voltage terminal (V _EE ) of the voltage converter 340, respectively. The pixel array 350 includes a plurality of gate lines 312 and a plurality of data lines 322.

また、本発明の解説を容易にするために、画素駆動回路３３０が先ず説明される。図３Ａでは、一つの画素駆動回路３３０のみが表示される。実際には、複数の画素駆動回路３３０がある。この実施例では、画素駆動回路３３０は、駆動トランジスタ３３２、蓄積コンデンサ３３４と、液晶セル３３６を含む。駆動トランジスタ３３２のゲート３６６は、ゲートライン３１２に接続される。駆動トランジスタ３３２のソース３６８は、データライン３２２に接続される。駆動トランジスタ３３２のドレイン３７０は、蓄積コンデンサ３３４の第一端子３７２に接続される。蓄積コンデンサ３３４の第二端子３７４は、共通電圧Ｖｃｏｍに接続される。液晶セル３３６の一つの端子は、蓄積コンデンサ３３４の第一端子３７２に接続される。液晶セル３３６の他の端子は、共通電圧Ｖｃｏｍに接続される。 In order to facilitate the explanation of the present invention, the pixel driving circuit 330 is first described. In FIG. 3A, only one pixel driving circuit 330 is displayed. Actually, there are a plurality of pixel driving circuits 330. In this embodiment, the pixel drive circuit 330 includes a drive transistor 332, a storage capacitor 334, and a liquid crystal cell 336. The gate 366 of the driving transistor 332 is connected to the gate line 312. A source 368 of the driving transistor 332 is connected to the data line 322. The drain 370 of the drive transistor 332 is connected to the first terminal 372 of the storage capacitor 334. The second terminal 374 of the storage capacitor 334 is connected to the common voltage Vcom. One terminal of the liquid crystal cell 336 is connected to the first terminal 372 of the storage capacitor 334. The other terminal of the liquid crystal cell 336 is connected to the common voltage Vcom.

電源は、電力を電圧変換器３４０に提供し、電圧変換器３４０は、高電圧Ｖ_DDと低電圧Ｖ_EEのゲート駆動回路３１０を提供する。好ましくは、高電圧Ｖ_DDは、正電圧であり、低電圧Ｖ_EEは、負電圧である。例えば、高電圧Ｖ_DDは、１２Ｖであることができ、低電圧Ｖ_EEは、−２Ｖであることができる。データ信号が画素駆動回路３３０によって受信されたとき、ゲート駆動回路３１０は、高電圧Ｖ_DD（１２Ｖ）を提供し、ゲートライン３１２を介して駆動トランジスタ３３２をオンにする。駆動トランジスタ３３２がオンにされた後、データ駆動回路３２０は、データライン３２２を介してデータ信号を駆動回路３３０に取り込む。データ信号が駆動回路３３０に取り込まれた後、ゲート駆動回路３１０は、低電圧Ｖ_EE（−２Ｖ）を提供し、駆動トランジスタ３３２をオフにする。データ信号が蓄積コンデンサ３３４に保存されることで、液晶ディスプレイセル３３６は、次のデータ信号が取り込まれる前（すなわち、駆動トランジスタ３３２が再度オンにされる前）に画像を表示する。しかし、ＬＣＤが電源オフモードに入ったとき、データ信号は蓄積コンデンサ３３４に残ったままで、残像を発生させる。 The power supply provides power to the voltage converter 340, which provides a gate drive circuit 310 with a high voltage V _DD and a low voltage V _EE . Preferably, the high voltage V _DD is a positive voltage and the low voltage V _EE is a negative voltage. For example, the high voltage V _DD can be 12V and the low voltage V _EE can be −2V. When a data signal is received by the pixel drive circuit 330, the gate drive circuit 310 provides a high voltage V _DD (12V) and turns on the drive transistor 332 via the gate line 312. After the driving transistor 332 is turned on, the data driving circuit 320 takes the data signal into the driving circuit 330 via the data line 322. After the data signal is captured by the drive circuit 330, the gate drive circuit 310 provides the low voltage V _EE (−2V) and turns off the drive transistor 332. By storing the data signal in the storage capacitor 334, the liquid crystal display cell 336 displays an image before the next data signal is captured (that is, before the drive transistor 332 is turned on again). However, when the LCD enters the power-off mode, the data signal remains in the storage capacitor 334 and generates an afterimage.

図３Ａを続けて参照すると、本発明の実施例の画像固着防止回路３００は、ダイオード３０４、第一コンデンサ３０６、トランジスタ３０２、第二コンデンサ３０８を含む。ダイオードは第一端子３５２と第二端子３５４を含む。ダイオードの第一端子３５２は、電圧変換器３４０の第一電圧端子Ｖ_DDに接続される。第一コンデンサ３０６は、ダイオード３０４の第二端子３５４に接続された第一端子３５６と、第一固定電位（例えば、図３Ａの接地電位）に接続された第二端子３５８を有する。トランジスタ３０２は、第一コンデンサ３０６の第一端子３５６に接続された第一端子３６０、ダイオード３０４の第一端子３５２と電圧変換器３４０の第一電圧端子Ｖ_DDに接続された第二端子３６２と、ゲート駆動回路３１０と電圧変換器３４０の第二電圧端子Ｖ_EEに接続された第三端子３６４を有する。第二コンデンサ３０８は、トランジスタ３０２の第三端子３６４に接続された第一端子３７６と、第二固定電位（例えば、図３Ａの接地電位）に接続された第二端子３７８を有する。第二コンデンサ３０８が第二固定電位に接続されていることから、電圧変換器３４０の第二電圧端子Ｖ_EEの電圧が安定させられ、よって、その駆動能力が改善される。電圧変換器３４０の第二電圧端子Ｖ_EEは、レジスタ３９４に接続される。注意するのは、図３Ａでは、トランジスタ３０２は、ＰＭＯＳトランジスタであり、ダイオード３０４の第一端子３５２は、陽極であり、画素駆動回路３３０の駆動トランジスタ３３２は、ＮＭＯＳトランジスタである。 With continued reference to FIG. 3A, the image sticking prevention circuit 300 according to the embodiment of the present invention includes a diode 304, a first capacitor 306, a transistor 302, and a second capacitor 308. The diode includes a first terminal 352 and a second terminal 354. The first terminal 352 of the diode is connected to the first voltage terminal V _DD of the voltage converter 340. The first capacitor 306 has a first terminal 356 connected to the second terminal 354 of the diode 304 and a second terminal 358 connected to a first fixed potential (eg, the ground potential in FIG. 3A). The transistor 302 includes a first terminal 360 connected to the first terminal 356 of the first capacitor 306, a first terminal 352 of the diode 304, and a second terminal 362 connected to the first voltage terminal V _DD of the voltage converter 340. The third terminal 364 connected to the second voltage terminal V _EE of the gate driving circuit 310 and the voltage converter 340. The second capacitor 308 has a first terminal 376 connected to the third terminal 364 of the transistor 302 and a second terminal 378 connected to a second fixed potential (eg, ground potential in FIG. 3A). Since the second capacitor 308 is connected to a second fixed potential, a voltage of the second voltage terminal V _EE is to stabilize the voltage converter 340, thus driving capability is improved. The second voltage terminal V _EE of the voltage converter 340 is connected to the register 394. Note that in FIG. 3A, the transistor 302 is a PMOS transistor, the first terminal 352 of the diode 304 is an anode, and the drive transistor 332 of the pixel drive circuit 330 is an NMOS transistor.

画素アレイ３５０が電源オフモードに入ったとき、トランジスタ３０２の第二端子３６２のゲート電圧は、０Ｖに近くなる。よって、トランジスタ３０２は、オンにされる。第一コンデンサ３０６は、トランジスタ３０２がオンにされたとき、その中に保存された電荷を放出することで、ゲートライン３１２の電圧レベルが上げられる。その結果、駆動回路３３２がオンにされ、蓄積コンデンサ３３４は、その中に保存された電荷をデータライン３２２に放出し、よって、画像固着が防止される。 When the pixel array 350 enters the power-off mode, the gate voltage of the second terminal 362 of the transistor 302 is close to 0V. Thus, the transistor 302 is turned on. The first capacitor 306 increases the voltage level of the gate line 312 by releasing the charge stored therein when the transistor 302 is turned on. As a result, the drive circuit 332 is turned on, and the storage capacitor 334 releases the charge stored therein to the data line 322, thus preventing image sticking.

実施例では、ダイオード３０４の配列は、電流を電圧変換器３４０の第一電圧端子Ｖ_DDに逆流することを防ぐ。即ち、第一コンデンサ３０６が放電したとき、電流は、トランジスタ３０２にのみ流れ、ダイオード３０４に流れない。 In an embodiment, the arrangement of diodes 304 prevents current from flowing back to the first voltage terminal V _DD of voltage converter 340. That is, when the first capacitor 306 is discharged, current flows only through the transistor 302 and does not flow through the diode 304.

更に、大型レジスタ３９２は、トランジスタ３０２の第一端子３６０と電圧変換器３４０の第一電圧端子Ｖ_DDの間に接続されることができ、トランジスタ３０２を大量の電流による損傷から防ぐ。 Further, the large resistor 392 can be connected between the first terminal 360 of the transistor 302 and the first voltage terminal V _DD of the voltage converter 340, preventing the transistor 302 from being damaged by a large amount of current.

本発明の実施例の画像固着防止回路３００は、ガラスの上（つまり、チップオングラス；ＣＯＧ）に作られることができ、またはガラスの外側（例えば、フレキシブルプリント基板；ＦＰＣ、またはプリント回路板；ＰＣＢ）に作られることができる。 Image sticking prevention circuit 300 of embodiments of the present invention can be made on glass (ie, chip-on-glass; COG) or outside of glass (eg, flexible printed circuit board; FPC, or printed circuit board; PCB).

図３Ｂは、図３Ａに示した本発明の一つの実施例の変化に基づいた画像固着防止回路を示している。図３Ｂが図３Ａと異なる所は、トランジスタ３０２がＰＭＯＳトランジスタでなく、ＮＭＯＳトランジスタであり、駆動トランジスタ３３２は、ＰＭＯＳトランジスタからなり、ダイオード３０４の第一端子３５２は陰極からなる所である。また、電圧変換器３４０の第一と第二電圧端子は、それぞれ負電圧Ｖ_EEと正電圧Ｖ_DDを提供する。電圧変換器３４０の第一電圧端子Ｖ_EEは、ダイオード３０４の第一端子３５２に接続される。ダイオード３０４の第二端子３５４は、第一コンデンサ３０６の第一端子３５６に接続される。電圧変換器３４０の第二電圧端子Ｖ_DDは、レジスタ３９４に接続される。 FIG. 3B shows an image sticking prevention circuit based on a variation of one embodiment of the present invention shown in FIG. 3A. 3B is different from FIG. 3A in that the transistor 302 is not a PMOS transistor but an NMOS transistor, the driving transistor 332 is a PMOS transistor, and the first terminal 352 of the diode 304 is a cathode. Also, the first and second voltage terminals of the voltage converter 340 provide a negative voltage V _EE and a positive voltage V _DD , respectively. The first voltage terminal V _EE of the voltage converter 340 is connected to the first terminal 352 of the diode 304. The second terminal 354 of the diode 304 is connected to the first terminal 356 of the first capacitor 306. The second voltage terminal V _DD of the voltage converter 340 is connected to the register 394.

電圧変換器３４０が電力を提供するとき、トランジスタ３０２はオフにされ、ダイオード３０４は、前方へ偏向される。よって、第一コンデンサ３０６の第一端子３５６の電圧レベルは、第一電圧端子Ｖ_EEとほぼ同じである。電圧変換器３４０が電力を供給しないとき、第一コンデンサ３０６の第一端子３５６の電圧レベルは、負であり、トランジスタ３０２のゲート電圧は、０Ｖである。よって、トランジスタ３０２は、オンにされ、駆動トランジスタ３３２は、第一コンデンサ３０６の放電によってオンにされる。よって、蓄積コンデンサ３３４に保存された画像電荷は、駆動トランジスタ３３２を介してデータライン３２２に放電される。 When voltage converter 340 provides power, transistor 302 is turned off and diode 304 is deflected forward. Therefore, the voltage level of the first terminal 356 of the first capacitor 306 is substantially the same as that of the first voltage terminal _VEE . When the voltage converter 340 does not supply power, the voltage level of the first terminal 356 of the first capacitor 306 is negative and the gate voltage of the transistor 302 is 0V. Thus, the transistor 302 is turned on, and the driving transistor 332 is turned on by the discharge of the first capacitor 306. Therefore, the image charge stored in the storage capacitor 334 is discharged to the data line 322 via the driving transistor 332.

図３Ｃは、図３Ａに示した本発明の一つの実施例に基づいた画像固着防止回路の変化を示している。図３Ｃが図３Ａと異なる所は、第二コンデンサ３０８の第二端子３７８は、電圧変換器３４０の第二電圧端子Ｖ_EEに接続される点である。図３Ｄは、図３Ｂに示した本発明の実施例に基づいた画像固着防止回路の変化を示している。図３Ｄが図３Ｂと異なる点は、第二コンデンサ３０８の第二端子３７８は、電圧変換器３４０の第二電圧端子Ｖ_DDに接続される点である。 FIG. 3C shows a variation of the image sticking prevention circuit according to one embodiment of the present invention shown in FIG. 3A. FIG. 3C differs from FIG. 3A in that the second terminal 378 of the second capacitor 308 is connected to the second voltage terminal V _EE of the voltage converter 340. FIG. 3D shows a change in the image sticking prevention circuit based on the embodiment of the present invention shown in FIG. 3B. 3D differs from FIG. 3B in that the second terminal 378 of the second capacitor 308 is connected to the second voltage terminal V _DD of the voltage converter 340.

図４Ａは、図３Ａに基づいた画像固着防止回路３００の簡易化された概略図であるが、ディスプレイが通常モードのときの第二コンデンサ３０８を除いている。ディスプレイの解像度が高いとき、電圧変換器３４０の第二電圧端子Ｖ_EEは、ディスプレイにより多くの電流Ｉを提供する。抵抗３９４の抵抗値が高い場合、電圧変換器３４０の第二端子Ｖ_EEによって提供された電流は限られ、よって、電圧変換器３４０の第二端子Ｖ_EEの駆動能力を制限する。その結果、駆動トランジスタ３３２の漏電が表示品質を下げる。図４Ｂは、図３Ａに基づいた画像固着防止回路３００の簡易化された概略図であるが、ディスプレイが電源オフモードのとき、第二コンデンサ３０８を除いている。第一コンデンサ３０６に保存された電荷は、抵抗３９２とトランジスタ３０２を介して放電される。一つの電流径路は、電圧変換器３４０の第二電圧端子Ｖ_EEに導き、他の電流経路は、ゲート駆動回路３１０の端子Ｖ_EE’に導く。抵抗３９４の抵抗値が低い場合、レジスタ３９４に流れる電流は、非常に大きく、画素アレイ３５０の蓄積コンデンサ３３４に保存された電荷は、効果的に放電されることができない。その結果、画像固着がまだ起こる可能性がある。 FIG. 4A is a simplified schematic diagram of the image sticking prevention circuit 300 based on FIG. 3A, except for the second capacitor 308 when the display is in the normal mode. When the display resolution is high, the second voltage terminal V _EE of the voltage converter 340 provides more current I to the display. When the resistance value of the resistor 394 is high, the current provided by the second terminal V _EE of the voltage converter 340 is limited, thus limiting the driving capability of the second terminal V _EE of the voltage converter 340. As a result, the leakage of the drive transistor 332 reduces the display quality. FIG. 4B is a simplified schematic diagram of the image sticking prevention circuit 300 based on FIG. 3A except that the second capacitor 308 is removed when the display is in the power off mode. The charge stored in the first capacitor 306 is discharged through the resistor 392 and the transistor 302. One current path leads to the second voltage terminal V _EE of the voltage converter 340 and the other current path leads to the terminal V _EE ′ of the gate drive circuit 310. When the resistance value of the resistor 394 is low, the current flowing through the register 394 is very large, and the charge stored in the storage capacitor 334 of the pixel array 350 cannot be effectively discharged. As a result, image sticking may still occur.

図４Ｃは、図３Ａに基づいた画像固着防止回路３００の簡易化された概略図であり、第二コンデンサ３０８を含む。好ましくは、第二コンデンサ３０８の電気容量は、０.１μＦ〜１０μＦである。通常モードでは、抵抗３９４の抵抗値が高くても第二コンデンサ３０８は、電圧変換器３４０の第二電圧端子Ｖ_EEの電圧を安定させ、その駆動能力を改善する。電源オフモードでは、抵抗３９４の高抵抗値は、電圧変換器３４０の第二端子Ｖ_EEの電流径路を妨げる。画素アレイ３５０の蓄積コンデンサ３３４に保存された電荷は、効果的に放電され、よって、画像固着が防止される。また、第二コンデンサ３０８の小さい電気容量により、少量の電荷だけが第二コンデンサ３０８によって吸収される。よって、画像固着の防止にごくわずかの影響しかない。 FIG. 4C is a simplified schematic diagram of the image sticking prevention circuit 300 based on FIG. 3A and includes a second capacitor 308. Preferably, the electric capacity of the second capacitor 308 is 0.1 μF to 10 μF. In the normal mode, the second capacitor 308 even when the resistance value is high in resistance 394, to stabilize the voltage of the second voltage terminal V _EE of the voltage converter 340, to improve its driving capability. The power-off mode, a high resistance value of the resistor 394 prevents current path of the second terminal V _EE of the voltage converter 340. The charge stored in the storage capacitor 334 of the pixel array 350 is effectively discharged, thus preventing image sticking. Further, due to the small electric capacity of the second capacitor 308, only a small amount of charge is absorbed by the second capacitor 308. Therefore, there is only a slight influence on prevention of image sticking.

本発明の電圧変換器３４０は、ＤＣ−ＤＣコンバータであることができるがこれに限定するものではなく、トランジスタ３３２は、ＬＴＰＳ−ＴＦＴであることができるがこれに限定するものではない。電圧変換器３４０は、直流電圧源に接続され、直流電圧をディスプレイの回路が必要な直流電圧に変換する。 The voltage converter 340 of the present invention may be a DC-DC converter, but is not limited thereto, and the transistor 332 may be an LTPS-TFT but is not limited thereto. The voltage converter 340 is connected to a DC voltage source, and converts the DC voltage into a DC voltage required by the display circuit.

図５は、本発明の一つの実施例に基づいた画像固着防止回路を組み込んだディスプレイ装置を説明する概略図である。ディスプレイ装置９０は、電圧変換器３４０とゲート駆動回路３１０の間に接続された画像固着防止回路３００を含み、ゲート駆動回路３１０は、画素アレイ３５０に接続される。電圧変換器３４０は、入力電圧を必要な電圧に変換し、ゲート駆動回路３１０を動作させる。直流電圧が電圧変換器３４０に提供されたとき、変換された電圧は、ゲート駆動回路３１０に導かれる。しかし、ディスプレイ装置９０が電源オフモードに入ったとき、画像固着防止回路３００は、画素アレイ３５０の保存された電荷を放電する。 FIG. 5 is a schematic diagram illustrating a display device incorporating an image sticking prevention circuit according to one embodiment of the present invention. The display device 90 includes an image sticking prevention circuit 300 connected between the voltage converter 340 and the gate driving circuit 310, and the gate driving circuit 310 is connected to the pixel array 350. The voltage converter 340 converts the input voltage into a necessary voltage and operates the gate driving circuit 310. When the DC voltage is provided to the voltage converter 340, the converted voltage is guided to the gate driving circuit 310. However, when the display device 90 enters the power-off mode, the image sticking prevention circuit 300 discharges the charges stored in the pixel array 350.

図６は、上述した画像固着防止回路３００を有するディスプレイ装置９０を配置した電子装置９２を概略的に示している。電子装置９２は、例えば、ＰＤＡ、ノートブックコンピュータ、タブレット型ＰＣ、携帯電話、表示モニタ装置などの携帯装置であることができる。一般的に、電子装置９２は、ディスプレイ装置９０とユーザーインターフェース９４などを含む。ディスプレイ装置９０は、画像固着防止回路３００と画素アレイ３５０を含む。また、ユーザーインターフェース９４は、画素アレイ３５０をオンにするスイッチ（図示しない）を有する。電子装置９２が電源オフモードに入ったとき、画像固着防止回路３００は、画素アレイ３５０に保存された残留電荷を放電する助けをすることができる。 FIG. 6 schematically shows an electronic device 92 in which the display device 90 having the image sticking prevention circuit 300 described above is arranged. The electronic device 92 can be, for example, a portable device such as a PDA, a notebook computer, a tablet PC, a mobile phone, or a display monitor device. In general, the electronic device 92 includes a display device 90 and a user interface 94. The display device 90 includes an image sticking prevention circuit 300 and a pixel array 350. The user interface 94 has a switch (not shown) that turns on the pixel array 350. When the electronic device 92 enters the power-off mode, the image sticking prevention circuit 300 can assist in discharging the residual charges stored in the pixel array 350.

要約すれば、本発明の画像固着防止回路は、駆動トランジスタのＩ−Ｖ曲線の調整を必要とすることなく、漏電を防ぎ、よって、ディスプレイの性能に影響しない。ディスプレイが電源オフモードに入ったとき、第一コンデンサに保存された残留電荷は、ゲートラインを高電圧レベルに上げ、画素駆動回路の駆動トランジスタをオンにする。よって、第一コンデンサに保存された画像電荷は、放出され、画像固着を防ぐ。第二コンデンサは、通常モードのときに、電圧変換器の第二電圧端子の駆動能力を助け、電源オフモードのときに、画像固着防止の効率を高める。 In summary, the image sticking prevention circuit of the present invention prevents leakage and does not affect the performance of the display without requiring adjustment of the drive transistor IV curve. When the display enters the power off mode, the residual charge stored in the first capacitor raises the gate line to a high voltage level and turns on the driving transistor of the pixel driving circuit. Thus, the image charge stored in the first capacitor is released to prevent image sticking. The second capacitor assists in the driving capability of the second voltage terminal of the voltage converter in the normal mode, and increases the efficiency of preventing image sticking in the power-off mode.

以上、本発明の好適な実施例を例示したが、これは本発明を限定するものではなく、本発明の精神及び範囲を逸脱しない限りにおいては、当業者であれば行い得る少々の変更や修飾を付加することは可能である。従って、本発明が保護を請求する範囲は、特許請求の範囲を基準とする。 The preferred embodiments of the present invention have been described above, but this does not limit the present invention, and a few changes and modifications that can be made by those skilled in the art without departing from the spirit and scope of the present invention. It is possible to add. Accordingly, the scope of the protection claimed by the present invention is based on the scope of the claims.

従来のＬＣＤの概略図である。It is the schematic of the conventional LCD. 図１に示したＬＣＤの駆動トランジスタの電流−電圧（Ｉ−Ｖ）曲線を表している。2 shows a current-voltage (IV) curve of a driving transistor of the LCD shown in FIG. 本発明の一つの実施例に基づいた画像固着防止回路を含むＬＣＤの概略図である。1 is a schematic diagram of an LCD including an image sticking prevention circuit according to one embodiment of the present invention. FIG. 図３Ａに示した本発明の一つの実施例に基づいた画像固着防止回路の変化を示している。FIG. 3B shows a change in the image sticking prevention circuit based on one embodiment of the present invention shown in FIG. 3A. FIG. 図３Ａに示した本発明の一つの実施例に基づいた画像固着防止回路のもう一つの変化を示している。3B shows another variation of the image sticking prevention circuit according to one embodiment of the present invention shown in FIG. 3A. 図３Ｂに示した本発明の一つの実施例に基づいた画像固着防止回路の変化を示している。FIG. 3B shows a change in the image sticking prevention circuit based on one embodiment of the present invention shown in FIG. 3B. FIG. ディスプレイが通常モードのとき、第二コンデンサを除いた画像固着防止回路の概略図である。FIG. 5 is a schematic diagram of an image sticking prevention circuit excluding a second capacitor when the display is in a normal mode. ディスプレイが電源オフモードのとき、第二コンデンサを除いた画像固着防止回路の概略図である。FIG. 5 is a schematic diagram of an image sticking prevention circuit excluding a second capacitor when the display is in a power-off mode. 第二コンデンサを含む画像固着防止回路の概略図である。It is the schematic of the image sticking prevention circuit containing a 2nd capacitor | condenser. 本発明の一つの実施例に基づいた画像固着防止回路を組み合わせたディスプレイ装置を説明する概略図である。1 is a schematic diagram illustrating a display device combined with an image sticking prevention circuit according to one embodiment of the present invention. 本発明の一つの実施例に基づいた画像固着防止回路を有する電子装置を概略的に示している。1 schematically illustrates an electronic device having an image sticking prevention circuit according to one embodiment of the present invention.

Explanation of symbols

１００従来の液晶ディスプレイ
１１０ゲート駆動回路
１１２ゲートライン
１２０データ駆動回路
１２２データライン
１３０画素駆動回路
１３２駆動トランジスタ
１３４蓄積コンデンサ
１３６液晶セル
１４０電圧変換器
１５０画素アレイ
３００画像固着防止回路
３０６第一コンデンサ
３０８第二コンデンサ
３１０ゲート駆動回路
３１２ゲートライン
３２０データ駆動回路
３２２データライン
３３０画素駆動回路
３３２駆動トランジスタ
３３４蓄積コンデンサ
３３６液晶セル
３４０電圧変換器
３５０画素アレイ
３５２、３５６、３６０第一端子
３５４、３６２、３７８第二端子
３６４第三端子
３９２抵抗
３９４抵抗
９０ディスプレイ
９２電子装置
９４ユーザーインターフェース
Ｖｃｏｍ共通電極

100 conventional liquid crystal display 110 gate drive circuit 112 gate line 120 data drive circuit 122 data line 130 pixel drive circuit 132 drive transistor 134 storage capacitor 136 liquid crystal cell 140 voltage converter 150 pixel array 300 image sticking prevention circuit 306 first capacitor 308 first Two capacitors 310 Gate drive circuit 312 Gate line 320 Data drive circuit 322 Data line 330 Pixel drive circuit 332 Drive transistor 334 Storage capacitor 336 Liquid crystal cell 340 Voltage converter 350 Pixel array 352, 356, 360 First terminal 354, 362, 378 First Two terminals 364 Third terminal 392 Resistor 394 Resistor 90 Display 92 Electronic device 94 User interface Vcom Common electrode

Claims

An image sticking prevention circuit for power-off mode of the display,
A first terminal and a second terminal, wherein the first terminal is a diode connected to the first voltage terminal of the voltage converter;
A first capacitor having a first terminal connected to the second terminal of the diode and a second terminal connected to a first fixed potential;
A first terminal connected to the first terminal of the first capacitor; a second terminal connected to the first terminal of the diode and the first voltage terminal of the voltage converter; and a gate drive circuit and the voltage A transistor having a third terminal connected to the second voltage terminal of the converter;
An image sticking prevention circuit comprising: a second capacitor having a first terminal connected to the third terminal of the transistor and a second terminal connected to a second fixed potential.

The image sticking prevention circuit according to claim 1, wherein the transistor is a PMOS transistor, and the first terminal of the diode is an anode thereof.

The image sticking prevention circuit according to claim 2, wherein the first voltage terminal of the voltage converter provides a positive voltage.

The image sticking prevention circuit according to claim 3, wherein the second fixed potential is the second voltage terminal of the voltage converter.

The image sticking prevention circuit according to claim 1, wherein the transistor is an NMOS transistor, and the first terminal of the diode is a cathode thereof.

The image sticking prevention circuit according to claim 5, wherein the first voltage terminal of the voltage converter provides a negative voltage.

The image sticking prevention circuit according to claim 6, wherein the second fixed potential is the second voltage terminal of the voltage converter.

The image sticking prevention circuit according to claim 1, wherein the second fixed potential is the first fixed potential.

The image sticking prevention circuit according to claim 1, wherein the second fixed potential is a ground potential.

The image sticking prevention circuit according to claim 1, wherein the voltage converter is a DC-DC converter.

The image sticking prevention circuit according to claim 1, wherein the display is a liquid crystal display.

The image sticking prevention circuit according to claim 1, wherein the second capacitor has an electric capacity of 0.1 μF to 10 μF.

An integrated circuit comprising the image sticking prevention circuit according to claim 1.

Pixel array,
A gate driving circuit connected to the pixel array;
A display device comprising: a voltage converter connected to the gate drive circuit; and an image sticking prevention circuit according to claim 1 connected to the gate drive circuit and the voltage converter.

15. An electronic device comprising: the display device of claim 14; and a user interface operably connected to the display device to control the display device.