JP2006042413A - Inverter device - Google Patents
Inverter device Download PDFInfo
- Publication number
- JP2006042413A JP2006042413A JP2004214576A JP2004214576A JP2006042413A JP 2006042413 A JP2006042413 A JP 2006042413A JP 2004214576 A JP2004214576 A JP 2004214576A JP 2004214576 A JP2004214576 A JP 2004214576A JP 2006042413 A JP2006042413 A JP 2006042413A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- inverter
- output current
- inverter device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、出力電流検出機能を備えたインバータ装置に係り、特に、交流電動機の駆動に好適な可変電圧可変周波数型のインバータ装置に関する。 The present invention relates to an inverter device having an output current detection function, and more particularly to a variable voltage variable frequency type inverter device suitable for driving an AC motor.
インバータ装置によれば可変周波数で可変電圧の交流出力が得られるので、近年、特に誘導電動機などの交流電動機駆動用に広く用いられているが、このときインバータ装置自体を保護し、負荷となっている交流電動機を保護するため、出力電流を検出する機能が付加される場合がある。 According to the inverter device, an AC output of a variable voltage at a variable frequency can be obtained. Therefore, in recent years, it is widely used especially for driving an AC motor such as an induction motor. At this time, the inverter device itself is protected and becomes a load. In some cases, a function of detecting the output current is added to protect the AC motor.
そして、このため、このような可変電圧可変周波数型のインバータ装置、いわゆるＶＶＶＦインバータ装置では、従来から、例えばインバータの交流部に電流センサを設けて交流電流を検出する方法と、直流部にシャント抵抗を設けて直流電流を検出する方法が主として用いられている。 For this reason, in such a variable voltage variable frequency type inverter device, so-called VVVF inverter device, conventionally, for example, a method of detecting an AC current by providing a current sensor in the AC part of the inverter, and a shunt resistor in the DC part A method of detecting a direct current by providing the above is mainly used.
このうち、電流センサを用いる方法は、交流部の電流が直接検出でき、従って、回路構成が簡単で精度良くインバータの出力電流が検出できるが、反面、電流センサとしてはホール素子を使用したものが一般的であることから、シャント抵抗に比較してコスト高になる。 Among them, the method using the current sensor can directly detect the current of the alternating current section, and therefore, the circuit configuration is simple and the output current of the inverter can be detected with high accuracy. However, the current sensor uses a Hall element. Since it is general, the cost is higher than that of the shunt resistor.
一方、シャント抵抗を用いる方法は、センサ自体のコストの点では有利であるが、この場合は、シャント抵抗の電圧降下により発生した電圧を処理する必要がある(例えば、特許文献１参照)。 On the other hand, the method using the shunt resistor is advantageous in terms of the cost of the sensor itself, but in this case, it is necessary to process the voltage generated by the voltage drop of the shunt resistor (see, for example, Patent Document 1).
そして、このときの電圧の処理方式には、シャント抵抗から与えられる電圧にフィルタをかけ、平均値をとり演算して交流電流を得る方式の従来技術と、逆変換部のパルス幅変調(ＰＷＭ)動作に応じてスイッチングパルス毎に検出値をホールドして交流電流を演算する方式の従来技術とが知られている。
上記シャント抵抗による従来技術の内、フィルタで平均値をとり演算する方式の場合は、回路構成が簡単で安価に実現できるが、出力周波数や電動機の力率等の影響を受けてしまうので、精度がよくないという問題があり、ＰＷＭに応じてパルス毎にホールドする方式の場合は、比較的精度良く交流電流が検出できるが、処理回路にゲートアレイやオペアンプ(演算増幅器)に高速仕様のオペアンプを使う必要があり、回路構成が複雑で、部品点数が増大するという問題がある。 Among the conventional techniques using the shunt resistor, the method of calculating the average value with a filter can be realized with a simple and inexpensive circuit configuration, but it is affected by the output frequency and the power factor of the motor. In the case of the method of holding every pulse according to PWM, AC current can be detected with relatively high accuracy, but high-speed operational amplifiers are used as gate arrays and operational amplifiers (operational amplifiers) in the processing circuit. There is a problem that the circuit configuration is complicated and the number of parts increases.
本発明の目的は、シャント抵抗により発生した電圧から精度よくインバータ出力電流が検出できるようにしたインバータ装置をローコストで提供することにある。 An object of the present invention is to provide an inverter device capable of accurately detecting an inverter output current from a voltage generated by a shunt resistor at a low cost.
上記目的は、シャント抵抗に発生する電圧のピークホールド値に基づいて出力電流を検出する方式の電流検出部を備えたパルス幅変調インバータ装置において、前記電流検出部が、少なくとも演算増幅器の帰還ループの外に接続したダイオードと、このダイオードを介して充電されるコンデンサと、このコンデンサの電荷を周期的に放電する放電回路を備えたピークホールド回路を含み、該ピークホールド回路は、前記ピークホールド用ダイオードによる順方向電圧降下を補償する電圧降下補償回路を備えていることにより達成される。 An object of the present invention is to provide a pulse width modulation inverter apparatus including a current detection unit that detects an output current based on a peak hold value of a voltage generated in a shunt resistor, wherein the current detection unit is at least a feedback loop of an operational amplifier. A peak hold circuit including a diode connected to the outside, a capacitor charged via the diode, and a discharge circuit that periodically discharges the charge of the capacitor, the peak hold circuit including the peak hold diode This is achieved by including a voltage drop compensation circuit that compensates for the forward voltage drop due to.
このとき、前記放電回路がトランジスタをスイッチング素子として備えた放電回路で構成され、該放電回路は、前記トランジスタの残留電圧を補償するための残留電圧補償回路を備えているようにしても、上記目的を達成することができる。 At this time, the discharge circuit is constituted by a discharge circuit including a transistor as a switching element, and the discharge circuit includes a residual voltage compensation circuit for compensating the residual voltage of the transistor. Can be achieved.
同じく、このとき、前記電流検出部が、ローパスフィルタを含まない第１と第２のインバータ出力電流検出回路と、これら第１と第２のインバータ出力電流検出回路の出力を加算して前記ピークホールド回路に供給する加算回路とを備え、前記第１のインバータ出力電流検出回路は、前記シャント抵抗に発生する電圧が一方の極性のとき動作して出力を発生し、前記第２のインバータ出力電流検出回路は、前記シャント抵抗に発生する電圧が他方の極性のとき動作して出力を発生するようにしても、上記目的を達成することができる。 Similarly, at this time, the current detection unit adds the outputs of the first and second inverter output current detection circuits that do not include a low-pass filter, and the first and second inverter output current detection circuits, and performs the peak hold. An adder circuit that supplies the circuit, and the first inverter output current detection circuit operates when the voltage generated in the shunt resistor has one polarity to generate an output, and the second inverter output current detection The circuit can achieve the above object even when the circuit generates an output by operating when the voltage generated in the shunt resistor has the other polarity.
ここで、更に前記一方の極性は、インバータ装置の負荷が力行動作状態のとき前記シャント抵抗に発生する電圧の極性であり、前記他方の極性は、インバータ装置の負荷が回生動作状態のとき前記シャント抵抗に発生する電圧の極性であるようにしてもよい。 Here, the one polarity is a polarity of a voltage generated in the shunt resistor when the load of the inverter device is in a powering operation state, and the other polarity is the shunt when the load of the inverter device is in a regenerative operation state. You may make it be the polarity of the voltage which generate | occur | produces in resistance.
本発明によれば、高価な電流検出器を用いることなく、比較的安価な汎用のオペアンプと周辺回路を用いただけで、シャント抵抗による出力電流の検出回路が実現でき、従って、インバータ装置を安価に提供することができる。 According to the present invention, an output current detection circuit using a shunt resistor can be realized by using a relatively inexpensive general-purpose operational amplifier and peripheral circuit without using an expensive current detector. Can be provided.
ここで、本発明によるインバータ装置について説明する前に、まず、インバータの出力電流と直流部のシャント抵抗に流れる電流の関係について説明すると、図２は、Ｕ相下アームのスイッチング素子ＱｘがＯＦＦ(遮断)、Ｖ相下アームのスイッチング素子Ｑｙ及びＷ相下アームのスイッチング素子ＱｚがＯＮ(導通)した状態を示したものである。 Before describing the inverter device according to the present invention, first, the relationship between the output current of the inverter and the current flowing through the shunt resistor of the DC section will be described. FIG. 2 shows that the switching element Qx of the U-phase lower arm is OFF This shows a state where the switching element Qy of the V-phase lower arm and the switching element Qz of the W-phase lower arm are turned on (conductive).
ここで、周知のように、三相の逆変換部の場合、同じ相の上アームと下アームでは反対にＯＮ、ＯＦＦする。従って、この図２に示すように上アームのＵ相のスイッチング素子ＱｕがＯＮのとき、上アームのＶ相及びＷ相のスイッチング素子Ｑｖ、ＱｗはＯＦＦである。 Here, as is well known, in the case of a three-phase reverse conversion unit, the upper and lower arms of the same phase are turned on and off in the opposite direction. Therefore, as shown in FIG. 2, when the U-phase switching element Qu of the upper arm is ON, the V-phase and W-phase switching elements Qv and Qw of the upper arm are OFF.
このとき、電流は、直流電源となる平滑コンデンサＣdc の正極から上アームのスイッチング素子Ｑｕを通って交流電動機Ｍに流れ、下アームのスイッチング素子Ｑｙ、Ｑｚを経てシャント抵抗(直流シャント抵抗)Ｒsh を通り、平滑コンデンサＣdc の負極に流れ込む。よって、このゲートパターンの場合、シャント抵抗Ｒsh に流れる直流電流Ｉsh はインバータ出力電流ｉｕと等しくなる。 At this time, current flows from the positive electrode of the smoothing capacitor Cdc serving as a DC power source to the AC motor M through the switching element Qu of the upper arm, and through the switching elements Qy and Qz of the lower arm, the shunt resistance (DC shunt resistance) Rsh. And flows into the negative electrode of the smoothing capacitor Cdc. Therefore, in the case of this gate pattern, the direct current Ish flowing through the shunt resistor Rsh is equal to the inverter output current iu.
従って、三相の逆変換部のゲートパターンと各相の電流Ｉｕ、Ｉｖ、Ｉｗの関係は、図３に示すようになり、逆変換部の線間電圧が０となるゲートパターン(Ｑｘ、Ｑｙ、Ｑｚ＝０、０、０)及び(Ｑｘ、Ｑｙ、Ｑｚ＝１、１、１)の場合を除き、三相のうち、一相のインバータ出力電流は、直流電流から検出できることが判る。 Therefore, the relationship between the gate pattern of the three-phase reverse conversion unit and the currents Iu, Iv, and Iw of each phase is as shown in FIG. 3, and the gate pattern (Qx, Qy) where the line voltage of the reverse conversion unit is zero. , Qz = 0, 0, 0) and (Qx, Qy, Qz = 1, 1, 1), it can be seen that the inverter output current of one phase among the three phases can be detected from the direct current.
このときシャント抵抗Ｒsh に流れる電流は、図４の波形Ｋに示すように、パルス状を呈し、直流電流のピークはインバータ出力周波数の１／６周期で現れる。従って、出力周波数の１／６周期以上の期間内に現れるパルスのピーク値をホールドしてやれば、出力電流のピーク値を検出したことになり、従って、このホールドした値を数値√２で割り算すれば、インバータ出力電流の実効値を得ることができる。 At this time, the current flowing through the shunt resistor Rsh has a pulse shape as shown by the waveform K in FIG. 4, and the peak of the direct current appears in 1/6 period of the inverter output frequency. Therefore, if the peak value of the pulse appearing within a period of 1/6 period or more of the output frequency is held, the peak value of the output current is detected. Therefore, if the held value is divided by the numerical value √2. The effective value of the inverter output current can be obtained.
以下、本発明によるインバータ装置について、図示の実施の形態により詳細に説明すると、ここで図１が本発明の一実施形態で、このとき、この図では、インバータ装置の順変換部を含む直流部がコンデンサＣdc で代表して示されている。 Hereinafter, an inverter device according to the present invention will be described in detail with reference to an illustrated embodiment. FIG. 1 is an embodiment of the present invention, and in this case, in this figure, a direct current unit including a forward conversion unit of the inverter device. Is represented by a capacitor Cdc.
そして、このコンデンサＣdc からなる直流部とインバータ主回路(逆変換部：インバータ部)ＩＮＶの間にシャント抵抗Ｒsh を直列に挿入し、これに流れる直流電流Ｉsh を電圧に変換し、フィルタコンデンサＣ１に電流検出用の電圧Ｖsh を得るようになっている。 Then, a shunt resistor Rsh is inserted in series between the direct current portion composed of the capacitor Cdc and the inverter main circuit (inverse conversion portion: inverter portion) INV, and the direct current Ish flowing through the shunt resistor Rsh is converted into a voltage. A voltage Vsh for current detection is obtained.
そして、この実施形態では、この電圧Ｖsh を、インバータ出力電流検出回路ＣＡ、ＣＢと加算回路ＡＤ、電圧降下補償回路ＶＣＯ、ピークホールド回路ＰＨ、放電回路ＤＳ、それに残留電圧補償回路ＲＤＣで処理し、マイコンＭＣに供給して、交流電流を検出するようになっている。 In this embodiment, the voltage Vsh is processed by the inverter output current detection circuits CA and CB and the addition circuit AD, the voltage drop compensation circuit VCO, the peak hold circuit PH, the discharge circuit DS, and the residual voltage compensation circuit RDC. The alternating current is detected by supplying to the microcomputer MC.
このとき、マイコンＭＣには、所定のソフトウエアが搭載してあり、これにより、上記した交流電流の検出の外、インバータ主回路ＩＮＶの制御を含むインバータ装置全体の制御に必要な各種の演算処理を実行する
そこで、以下、上記した各回路毎に順次説明すると、まず、シャント抵抗Ｒsh で生成された電圧Ｖsh は、一方では、オペアンプＯＰＡとダイオードＤＡ１、ＤＡ２、抵抗Ｒ１〜Ｒ４、それにコンデンサＣ２で構成されているインバータ出力電流検出回路ＣＡに入力され、他方では、オペアンプＯＰＢとダイオードＤＢ１、ＤＢ２と抵抗Ｒ５〜Ｒ７、コンデンサＣ３で構成されているインバータ出力電流検出回路ＣＢに入力される。
At this time, the microcomputer MC is equipped with predetermined software, and thereby various arithmetic processes necessary for the control of the entire inverter device including the control of the inverter main circuit INV in addition to the detection of the alternating current described above. Therefore, the following description will be made sequentially for each circuit described above. First, the voltage Vsh generated by the shunt resistor Rsh is, on the one hand, the operational amplifier OPA, the diodes DA1 and DA2, the resistors R1 to R4, and the capacitor C2. On the other hand, it is input to an inverter output current detection circuit CB including an operational amplifier OPB, diodes DB1 and DB2, resistors R5 to R7, and a capacitor C3.
そして、一方のインバータ出力電流検出回路ＣＡの出力電圧ＶA を抵抗Ｒ１２とコンデンサＣ４で平滑化し、交流電動機Ｍが力行状態のとき、つまり電圧Ｖsh が図示の極性のときのインバータ出力電流平均値ＶD を生成し、マイコンＭＣに入力し、他方のインバータ出力電流検出回路ＣＢの出力電圧ＶB は抵抗Ｒ２５とコンデンサＣ９で平滑化し、交流電動機Ｍが回生状態のとき、つまり電圧Ｖsh が図示とは反対の極性のときのインバータ出力電流平均値ＶE を生成し、マイコンＭＣに入力する。 Then, the output voltage V A of one inverter output current detection circuit CA is smoothed by the resistor R12 and the capacitor C4, and the inverter output current average value V when the AC motor M is in a power running state, that is, when the voltage Vsh has the polarity shown in the figure. D is generated and input to the microcomputer MC, and the output voltage V B of the other inverter output current detection circuit CB is smoothed by the resistor R25 and the capacitor C9. When the AC motor M is in the regenerative state, that is, the voltage Vsh is not shown in the figure. generate inverter output current average value V E at the time of opposite polarity, is inputted to the microcomputer MC.
また、各インバータ出力電流検出回路ＣＡ、ＣＢの出力電圧ＶA、ＶB は、各々抵抗Ｒ８、Ｒ９にも供給されているが、これらの抵抗Ｒ８、Ｒ９は、更にオペアンプＯＰＣと抵抗Ｒ１０、Ｒ１１、それにコンデンサＣ５と共に加算回路ＡＤを構成している。 The output voltages V A and V B of the inverter output current detection circuits CA and CB are also supplied to the resistors R8 and R9, respectively. These resistors R8 and R9 are further connected to the operational amplifier OPC and the resistors R10 and R11. In addition, an adder circuit AD is configured together with the capacitor C5.
そこで、インバータ出力電流検出回路ＣＡ、ＣＢの出力電圧ＶA、ＶB は、この加算回路ＡＤで加算され、加算電圧ＶC が生成される。そして、この加算電圧ＶC が抵抗Ｒ１５を介して、次段のピークホールド回路ＰＨに入力されるが、このとき、抵抗Ｒ１３、Ｒ１４とダイオードＤ３、それにコンデンサＣ６からなる電圧降下補償回路ＶＣＯを設け、ピークホールド回路ＰＨにあるダイオードＤ４の順方向電圧降下が補償されるようにしてある。 Therefore, the output voltages V A and V B of the inverter output current detection circuits CA and CB are added by the adding circuit AD to generate an added voltage V C. The added voltage V C is input to the next-stage peak hold circuit PH through the resistor R15. At this time, a voltage drop compensation circuit VCO including resistors R13 and R14, a diode D3, and a capacitor C6 is provided. The forward voltage drop of the diode D4 in the peak hold circuit PH is compensated.
このピークホールド回路ＰＨは、抵抗Ｒ１６〜Ｒ１９とコンデンサＣ７、ダイオードＤ４、それにコンデンサＣ８で構成され、このとき上記した抵抗Ｒ１５も、このピークホールド回路ＰＨを構成する１要素に含まれ、これにより加算電圧ＶC からピークホールド電圧ＶH を生成する働きをし、生成されたピークホールド電圧ＶH もマイコンＭＣに入力される。 The peak hold circuit PH includes resistors R16 to R19, a capacitor C7, a diode D4, and a capacitor C8. At this time, the resistor R15 described above is also included in one element constituting the peak hold circuit PH, and is thus added. The peak hold voltage V H is generated from the voltage V C , and the generated peak hold voltage V H is also input to the microcomputer MC.
そして、この結果、マイコンＭＣで、ピークホールド電圧ＶH が数値√２で割り算され、インバータ出力電流の実効値が得られることになるが、このとき、抵抗Ｒ２０、Ｒ２１とトランジスタＱ１は放電回路ＤＳを構成し、ピークホールド回路ＰＨのコンデンサＣ８を放電する働きをする。 As a result, the microcomputer MC divides the peak hold voltage V H by the numerical value √2 to obtain the effective value of the inverter output current. At this time, the resistors R20 and R21 and the transistor Q1 are connected to the discharge circuit DS. And serves to discharge the capacitor C8 of the peak hold circuit PH.
また、ここで、抵抗Ｒ２２〜Ｒ２４とトランジスタＱ２、それにダイオードＤ５は残留電圧補償回路ＲＤＣを構成し、放電回路ＤＳにあるトランジスタＱ１のＯＮ飽和電圧を補償する働きをする。 Further, here, the resistors R22 to R24, the transistor Q2, and the diode D5 constitute a residual voltage compensation circuit RDC, and function to compensate the ON saturation voltage of the transistor Q1 in the discharge circuit DS.
次に、この実施形態の動作について、インバータ出力電流検出回路ＣＡ、ＣＢと加算回路ＡＤ、電圧降下補償回路ＶＣＯ、ピークホールド回路ＰＨ、放電回路ＤＳ、それに残留電圧補償回路ＲＤＣの各回路毎に順次説明する。 Next, with respect to the operation of this embodiment, the inverter output current detection circuits CA and CB, the addition circuit AD, the voltage drop compensation circuit VCO, the peak hold circuit PH, the discharge circuit DS, and the residual voltage compensation circuit RDC are sequentially arranged. explain.
いま、ここで、インバータ主回路ＩＮＶ(インバータ装置)から交流電動機Ｍに有効電力が供給されている(力行状態)とする。そうすると、この場合は、シャント抵抗Ｒsh に流れる電流Ｉsh の方向は、図１に矢印で示されている方向になる。 Here, it is assumed that active power is supplied from the inverter main circuit INV (inverter device) to the AC motor M (powering state). In this case, the direction of the current Ish flowing through the shunt resistor Rsh is the direction indicated by the arrow in FIG.
従って、このときは、インバータ出力電流検出回路ＣＡ、ＣＢのダイオードＤＡ１とダイオードＤＢ２は遮断され、ダイオードＤＡ２、ＤＢ１が導通される。そこで、オペアンプＯＰＡの出力電流は、ダイオードＤＡ２→抵抗Ｒ４→抵抗Ｒ３の方向に流れ、この結果、シャント抵抗Ｒsh の電圧Ｖsh がオペアンプＯＰＡにより増幅されることになる。 Accordingly, at this time, the diodes DA1 and DB2 of the inverter output current detection circuits CA and CB are cut off, and the diodes DA2 and DB1 are turned on. Therefore, the output current of the operational amplifier OPA flows in the direction of the diode DA2, the resistance R4, and the resistance R3. As a result, the voltage Vsh of the shunt resistance Rsh is amplified by the operational amplifier OPA.
このときのオペアンプＯＰＡの出力電圧ＶA は、
ＶA ＝１＋(Ｒ４／Ｒ３)×Ｖsh
となり、このときダイオードＤＢ２は遮断されているので、オペアンプＯＰＢは増幅機能を発揮できず、従って、その出力電圧ＶB はゼロになる。
The output voltage V A of the operational amplifier OPA at this time is
V A = 1 + (R4 / R3) × Vsh
At this time, since the diode DB2 is cut off, the operational amplifier OPB cannot perform the amplification function, and therefore its output voltage V B becomes zero.
次に、交流電動機Ｍからインバータ装置に有効電力が返されている(回生状態)とすると、この場合は、シャント抵抗Ｒsh に流れる直流電流Ｉsh の方向は、図１に矢印で示されている方向とは反対になり、従って、このときはダイオードＤＡ２、ＤＢ１が遮断され、反対にダイオードＤＡ１、ＤＢ２が導通される。 Next, assuming that active power is returned from the AC motor M to the inverter device (regenerative state), in this case, the direction of the direct current Ish flowing through the shunt resistor Rsh is the direction indicated by the arrow in FIG. Therefore, at this time, the diodes DA2 and DB1 are cut off, and the diodes DA1 and DB2 are turned on.
そこで、今度は、オペアンプＯＰＢの出力電流は、ダイオードＤＢ２→抵抗Ｒ７→抵抗Ｒ５の方向に流れ、この結果、シャント抵抗Ｒsh の電圧Ｖsh は、オペアンプＯＰＢにより増幅されることになり、このときの電圧ＶB は、
ＶB ＝｜(Ｒ７／Ｒ５)×Ｖsh｜
となり、このときダイオードＤＡ２は遮断されているので、オペアンプＯＰＡは増幅機能が発揮できず、従って、今度は電圧ＶA の電位がゼロになる。
Therefore, this time, the output current of the operational amplifier OPB flows in the direction of the diode DB2 → the resistor R7 → the resistor R5. As a result, the voltage Vsh of the shunt resistor Rsh is amplified by the operational amplifier OPB. V B is
V B = | (R7 / R5) × Vsh |
At this time, since the diode DA2 is cut off, the operational amplifier OPA cannot perform the amplification function, and therefore, the potential of the voltage V A becomes zero this time.
従って、マイコンＭＣは、これらインバータ出力電流検出回路ＣＡ、ＣＢの出力電圧ＶA、ＶB をそれぞれ抵抗Ｒ１２、Ｒ２５とコンデンサＣ４、Ｃ９で平滑化し、インバータ出力電流平均値ＶD、ＶE として入力することにより、交流電動機Ｍが力行状態か回生状態にあるかが判別できるようになる。 Accordingly, the microcomputer MC smoothes the output voltages V A and V B of the inverter output current detection circuits CA and CB with resistors R12 and R25 and capacitors C4 and C9, respectively, and inputs them as inverter output current average values V D and V E. By doing so, it becomes possible to determine whether the AC motor M is in a power running state or a regenerative state.
このとき、これらインバータ出力電流検出回路ＣＡ、ＣＢの出力電圧ＶA、ＶB は、更に、抵抗Ｒ８、Ｒ９を介して加算回路ＡＤにも供給され、加算されて加算電圧ＶC が生成され、この加算電圧ＶC が抵抗Ｒ１５を介して、次段のピークホールド回路ＰＨに入力される。 At this time, the output voltages V A and V B of the inverter output current detection circuits CA and CB are further supplied to the addition circuit AD via the resistors R8 and R9 and added to generate an addition voltage V C. The added voltage V C is input to the next peak hold circuit PH via the resistor R15.
ところで、従来の技術では、例えば図５に示すように、抵抗Ｒ２９とコンデンサＣ２９からなるローパスフィルタと、抵抗Ｒ２８とコンデンサＣ２８からなるローパスフィルタを用い、電圧ＶA、ＶB の平均値を取り、平均値から、インバータ出力電流値を判断している。 By the way, in the prior art, for example, as shown in FIG. 5, a low-pass filter composed of a resistor R29 and a capacitor C29 and a low-pass filter composed of a resistor R28 and a capacitor C28 are used, and an average value of the voltages V A and V B is obtained. The inverter output current value is determined from the average value.
しかし、この場合、平均値がローパスフィルタで取っているので、実際の電流値に対して時間的な遅れが生じ、しかも、交流電動機の力率の影響を受けるので精度よく検出ができない場合がある。 However, in this case, since the average value is taken by the low-pass filter, there is a time delay with respect to the actual current value, and there is a case where it cannot be detected accurately because it is affected by the power factor of the AC motor. .
しかしながら、この実施形態では、図１に示すように、ローパスフィルタを含まないインバータ出力電流検出回路ＣＡ、ＣＢにより電圧ＶA、ＶB が生成され、加算回路ＡＤにより加算電圧ＶC が生成されるようにしているので、上記の問題点を解決することができる。 However, in this embodiment, as shown in FIG. 1, the voltages V A and V B are generated by the inverter output current detection circuits CA and CB not including the low-pass filter, and the addition voltage V C is generated by the addition circuit AD. Therefore, the above problems can be solved.
そして、この加算電圧ＶC は、抵抗Ｒ１５を介して次段のピークホールド回路ＰＨに入力されるが、このとき、上記したように、シャント抵抗Ｒsh に流れる電流Ｉsh はパルス状であり、しかも逆変換部におけるＰＷＭスイッチング周波数が１０数ｋＨｚオーダーであるため、そのパルス幅は狭い領域で数μｓの狭い値になる。 The added voltage V C is input to the next peak hold circuit PH via the resistor R15. At this time, as described above, the current Ish flowing through the shunt resistor Rsh is in the form of a pulse and vice versa. Since the PWM switching frequency in the converter is on the order of several tens of kHz, the pulse width becomes a narrow value of several μs in a narrow region.
従って、ピークホールド回路も数μｓオーダーの幅のパルスを扱う必要があり、それに見合った応答速度をもっていなければならないが、ここで、このピークホールド回路の一般的な例として、図６に示すような回路が従来技術として知られている。 Therefore, the peak hold circuit also needs to handle a pulse with a width on the order of several μs and must have a response speed corresponding to the pulse. Here, as a general example of this peak hold circuit, as shown in FIG. Such a circuit is known as the prior art.
この図６のピークホールド回路は、入力信号の電圧ＶI が電圧ＶO に達すると同時にダイオードＤ３１が導通し、オペアンプＯＰ３の出力がコンデンサＣ３０に充電され、この後、電圧ＶI が低下するとダイオードＤ３１が遮断状態となり、この結果、電圧ＶI のピーク値がコンデンサＣ３０にホールドされるので、ピークホールド回路として動作することになる。 Peak hold circuit of FIG. 6, the voltage V I of the input signal becomes conductive at the same time diode D31 reaches the voltage V O, an output of the operational amplifier OP3 is charged in the capacitor C30, thereafter, when the voltage V I falls diode D31 is cut off, and as a result, the peak value of the voltage V I is held in the capacitor C30, so that it operates as a peak hold circuit.
しかし、ここでオペアンプＯＰ３として、汎用のオペアンプを用いた場合、数１０μＳオーダーのパルス幅であればピーク値のホールドが可能であるが、数μｓオーダーになるとホールドできなくなってしまう。これは、図４の波形図に示すように、オペアンプが飽和状態になってしまうと、Ｉ点の入力信号が小さい場合、オペアンプのスルーレートが低下してしまうからである。 However, when a general-purpose operational amplifier is used as the operational amplifier OP3, the peak value can be held if the pulse width is on the order of several tens of microseconds, but cannot be held on the order of several microseconds. This is because, as shown in the waveform diagram of FIG. 4, when the operational amplifier becomes saturated, the slew rate of the operational amplifier decreases when the input signal at point I is small.
図４と図６において、Ｉ点の入力信号とＪ点でホールドされた電圧との差が数１０ｍＶ程度しか無い場合、オペアンプ出力側のＫ点で信号変化が追いつかなくなり、ピーク電圧が出力されなくなる。従って、このときの数μｓの幅のパルスのピーク値をホールドするためには、オペアンプＯＰ３としてスルーレートが数百Ｖ／μｓの高速オペアンプを用いる必要があり、コスト面で不利となる。 4 and 6, when the difference between the input signal at the point I and the voltage held at the point J is only about several tens of mV, the signal change cannot catch up at the point K on the operational amplifier output side, and the peak voltage is not output. . Therefore, in order to hold the peak value of the pulse having a width of several μs at this time, it is necessary to use a high-speed operational amplifier having a slew rate of several hundred V / μs as the operational amplifier OP3, which is disadvantageous in terms of cost.
そこで、本発明では、これを解決するため、ピークホールド回路ＰＨとして図７に示す回路方式のものを用いた。この図では、括弧内の符号が図１のピークホールド回路ＰＨに対応している。 Therefore, in the present invention, in order to solve this problem, the circuit system shown in FIG. 7 is used as the peak hold circuit PH. In this figure, the reference numerals in parentheses correspond to the peak hold circuit PH in FIG.
この図７のピークホールド回路において、入力信号のピーク値が到達するとダイオードＤ５１が導通し、コンデンサＣ５０が充電され、入力信号のピーク電圧値がコンデンサＣ５０にホールドされる。そして、次のピーク値が到達するまではダイオードＤ５１が逆バイアスされるので、コンデンサＣ５０の電圧はそのままに維持され、ピークホールド回路として動作する。 In the peak hold circuit of FIG. 7, when the peak value of the input signal reaches, the diode D51 becomes conductive, the capacitor C50 is charged, and the peak voltage value of the input signal is held in the capacitor C50. Since the diode D51 is reverse-biased until the next peak value is reached, the voltage of the capacitor C50 is maintained as it is and operates as a peak hold circuit.
この図７のピークホールド回路では、オペアンプＯＰ５は通常の負帰還増幅回路として働くだけなので、出力が飽和状態になることはなく、スルーレートが低下してしまうという問題は回避できるが、ダイオードＤ５１が帰還ループ内に含まれていないので、このダイオードＤ５１の順方向電圧降下の補償が与えられず、コンデンサＣ５０にホールドされる電圧は、実際の信号ピーク値からダイオードＤ５１の電圧降下が差し引かれた値になってしまう。 In the peak hold circuit of FIG. 7, since the operational amplifier OP5 only functions as a normal negative feedback amplifier circuit, the output does not become saturated and the problem that the slew rate is lowered can be avoided. Since it is not included in the feedback loop, compensation of the forward voltage drop of the diode D51 is not given, and the voltage held in the capacitor C50 is a value obtained by subtracting the voltage drop of the diode D51 from the actual signal peak value. Become.
そこで、図１の実施形態では、上記したように、抵抗Ｒ１３、Ｒ１４とダイオードＤ３、それにコンデンサＣ６からなる電圧降下補償回路ＶＣＯを設け、ピークホールド回路ＰＨのダイオードＤ４の順方向電圧降下が補償されるようにしているのである。 Therefore, in the embodiment of FIG. 1, as described above, the voltage drop compensation circuit VCO including the resistors R13 and R14, the diode D3, and the capacitor C6 is provided, and the forward voltage drop of the diode D4 of the peak hold circuit PH is compensated. It is trying to.
この場合、図示のように、ダイオードＤ３の順方向電圧降下をＶD3、ダイオードＤ４の順方向電圧降下をＶD4 とすると、Ｇ点の電圧ＶG は、オペアンプＯＰＤの出力における電圧をＶF として、
ＶG ＝ＶF−ＶD4 ＝ＶC＋ＶD3−ＶD4
となる。そこで、ダイオードＤ３とダイオードＤ４を同じ種類のものにすれば、各ダイオードの順方向電圧降下と温度特性をほぼ同一にでき、従って、ダイオードＤ４の順方向電圧降下が補償できる。
In this case, as shown in the figure, assuming that the forward voltage drop of the diode D3 is V D3 and the forward voltage drop of the diode D4 is V D4 , the voltage V G at the point G is the voltage at the output of the operational amplifier OPD as V F. ,
V G = V F -V D4 = V C + V D3 -V D4
It becomes. Therefore, if the diode D3 and the diode D4 are of the same type, the forward voltage drop and the temperature characteristic of each diode can be made substantially the same, and therefore the forward voltage drop of the diode D4 can be compensated.
つまり、この場合は、ＶD3≒ＶD にすることができるので、ＶG≒ＶC となり、オペアンプＯＰＤがコンデンサＣ８の充電を終えると、電圧ＶG がそのままコンデンサＣ８に電圧ＶH(＝ＶG)として現れ、従って、ピーク値がホールドされることになる。 That is, in this case, V D3 ≈V D , so that V G ≈V C , and when the operational amplifier OPD finishes charging the capacitor C8, the voltage V G is directly applied to the capacitor C8 as the voltage V H (= V G ) and therefore the peak value will be held.
そして、このピークホールド回路ＰＨでホールドされたピークホールド電圧ＶH がマイコンＭＣに供給され、上記したように、マイコンＭＣで、ピークホールド電圧ＶH が数値√２で割り算されインバータ出力電流の実効値が得られることになるが、このとき、これも上記したように、ピークホールド電圧ＶH の経路に放電回路ＤＳが設けてある。 Then, the peak hold voltage V H held by the peak hold circuit PH is supplied to the microcomputer MC. As described above, the microcomputer MC divides the peak hold voltage V H by the numerical value √2, and the effective value of the inverter output current. In this case, as described above, the discharge circuit DS is provided in the path of the peak hold voltage V H.
この実施形態のように、ピークホールド回路ＰＨでピークをホールドし、電流を検出する場合、出力電流が増加する期間では、常に最新の値のピークホールド電圧ＶH が検出できるが、減少方向になった期間では、前の値がホールドされた状態のままになってしまうので、過去の電流値より電流値が下がった場合、出力電流値が正しく検出できなくなってしまう。 When the peak is held by the peak hold circuit PH and the current is detected as in this embodiment, the latest value of the peak hold voltage V H can always be detected during the period in which the output current increases, but it is decreasing. In this period, the previous value remains in the held state, so that if the current value falls below the past current value, the output current value cannot be detected correctly.
そこで、一定の周期でホールド値のリセットを行い、出力電流が減少した場合でも出力電流が検出できるような状態にする必要があり、このため、この実施形態では、放電回路ＤＳが設けられているのである。 Therefore, it is necessary to reset the hold value at a constant cycle so that the output current can be detected even when the output current decreases. For this reason, in this embodiment, the discharge circuit DS is provided. It is.
このときのリセットの周期は、短いほど電流検出の応答が速くなるが、インバータ装置の場合、上記したように、電流のピークが出力周波数の１／６周期で出現するので、１／６周期よりも短くした場合にはピーク値が正しくホールドできない。従って、出力周波数の１／６周期、若しくは１／６周期よりも少し長めにしてやれば、適切な応答性をもって電流のピーク値が検出できる。 At this time, the shorter the reset period, the faster the response of current detection. However, in the case of an inverter device, as described above, the peak of the current appears at 1/6 period of the output frequency. If the value is too short, the peak value cannot be held correctly. Therefore, if the output frequency is 1/6 period or slightly longer than 1/6 period, the peak value of the current can be detected with appropriate responsiveness.
ここで、このホールドのリセットは、ピークホールド回路ＰＨのコンデンサＣ８の電圧を放電させることにより行われるが、このときの放電方法には、一般的に、例えば図８に示すアナログスイッチを用いた回路と、図９に示すトランジスタをスイッチング素子に用いた回路が使用され、出力周波数の１／６の周期毎に発生する放電信号で動作させている。 Here, the reset of the hold is performed by discharging the voltage of the capacitor C8 of the peak hold circuit PH. Generally, for example, a circuit using an analog switch shown in FIG. A circuit using the transistor shown in FIG. 9 as a switching element is used, and the circuit is operated with a discharge signal generated every 1/6 period of the output frequency.
ここで、図８の回路の場合、アナログスイッチＳＷとしてはＭＯＳ−ＦＥＴを用いるのが一般的で、このＭＯＳ−ＦＥＴを放電信号によりＯＮ(導通)させて、コンデンサＣ６０(Ｃ８)を放電させることになる。この場合、アナログスイッチＳＷを構成している半導体素子にはオン抵抗があるが、或る程度の時間以上、ＯＮにしてやれば、コンデンサの電圧をほぼ０にすることができる。 In the case of the circuit shown in FIG. 8, a MOS-FET is generally used as the analog switch SW. The MOS-FET is turned on (conducted) by a discharge signal to discharge the capacitor C60 (C8). become. In this case, the semiconductor element constituting the analog switch SW has an on-resistance. However, if the semiconductor element is turned on for a certain period of time or more, the voltage of the capacitor can be made almost zero.
しかし、アナログスイッチＳＷは、一般的に漏れ電流が大きく、この漏れ電流により、スイッチが遮断状態のときもコンデンサＣ６０の電荷が徐々に放電さてしまう。ここで、インバータの出力周波数が低く、ホールドすべき時間が長い場合、この漏れ電流による電圧低下が効いてきて、誤差が大きくなるという問題が生じる。 However, the analog switch SW generally has a large leakage current, and the leakage current gradually discharges the charge of the capacitor C60 even when the switch is in the cut-off state. Here, when the output frequency of the inverter is low and the time to be held is long, the voltage drop due to this leakage current is effective, and there is a problem that the error becomes large.
一方、図９のトランジスタを使った回路の場合、トランジスタは一般的に遮断時の漏れ電流が少なく、従って、比較的長い周期にわたるピーク検出を行っても、漏れ電流による電圧低下が小さいので、誤差を無視できる範囲に抑えることができる。 On the other hand, in the case of the circuit using the transistor of FIG. 9, the transistor generally has a small leakage current when cut off. Therefore, even if the peak detection over a relatively long period is performed, the voltage drop due to the leakage current is small. Can be kept within a negligible range.
そこで、この実施形態では、図１に示すように、トランジスタＱ１をスイッチング素子とした放電回路ＤＳを用いているのであるが、しかし、トランジスタにはＯＮ飽和電圧ＶCEsat があり、従って、図９において、トランジスタＱ７０をＯＮさせてコンデンサＣ７０を放電しても、このトランジスタＱ７０の飽和電圧ＶCEsat 相当分の電圧が放電されないまま残ってしまうという問題がある。 Therefore, in this embodiment, as shown in FIG. 1, the discharge circuit DS using the transistor Q1 as a switching element is used. However, the transistor has an ON saturation voltage V CEsat . Even when the transistor C70 is turned on and the capacitor C70 is discharged, a voltage corresponding to the saturation voltage VCEsat of the transistor Q70 remains undischarged .
そこで、この問題を解決するため、この実施形態では、図１に示すように、抵抗Ｒ２２〜Ｒ２４とダイオードＤ５、それにトランジスタＱ２により構成された残留電圧補償回路ＲＤＣを設け、このときトランジスタＱ２として、トランジスタＱ１と同じ種類のトランジスタを用いることにより、放電回路ＤＳのトランジスタＱ１による飽和電圧ＶCEsat を補償するようになっている。 Therefore, in order to solve this problem, in this embodiment, as shown in FIG. 1, a residual voltage compensation circuit RDC composed of resistors R22 to R24, a diode D5, and a transistor Q2 is provided. At this time, as a transistor Q2, By using the same type of transistor as the transistor Q1, the saturation voltage V CEsat due to the transistor Q1 of the discharge circuit DS is compensated.
このとき残留電圧補償回路ＲＤＣでは、電源(−ＶＣＣ)を抵抗Ｒ２３、Ｒ２４により分圧してトランジスタＱ２のベースに供給し、それをＯＮ(導通)させておく。このとき、抵抗Ｒ２２はトランジスタＱ２の限流抵抗として働く。 At this time, in the residual voltage compensation circuit RDC, the power source (−VCC) is divided by the resistors R23 and R24 and supplied to the base of the transistor Q2, which is turned on (conductive). At this time, the resistor R22 functions as a current limiting resistor of the transistor Q2.
そして、放電回路ＤＳのトランジスタＱ１は放電信号によりＯＮし、コンデンサＣ８の電荷を放電するが、このとき、放電電流は、コンデンサＣ８→トランジスタＱ１→抵抗Ｒ２２→電源という経路を流れる。そこで、コンデンサＣ８の電圧をＶC8、トランジスタＱ１のコレクタ−エミッタ電圧をＶCE1、それにトランジスタＱ２のコレクタ−エミッタ電圧をＶCE2 としたとき、Ｈ点の電位は、ＶC8＋(ＶＣＥ１−ＶＣＥ２)となる。 The transistor Q1 of the discharge circuit DS is turned on by the discharge signal to discharge the capacitor C8. At this time, the discharge current flows through the path of the capacitor C8 → the transistor Q1 → the resistor R22 → the power source. Therefore, when the voltage of the capacitor C8 is V C8 , the collector-emitter voltage of the transistor Q1 is V CE1 , and the collector-emitter voltage of the transistor Q2 is V CE2 , the potential at the H point is V C8 + (VCE1-VCE2) It becomes.
ここで、トランジスタＱ１のコレクタ−エミッタ電圧ＶCE1 とトランジスタＱ２のコレクタ−エミッタ電圧ＶCE2 についてみると、これらのトランジスタが同じ種類であることから、ＶCE1 ≒ＶCE2 となるので、トランジスタＱ１の飽和電圧ＶCEsat は相殺され、従って、コンデンサＣ８が放電し終わるとＨ点の電位はほぼゼロに収斂し、飽和電圧による問題を解決できる。 Here, regarding the collector-emitter voltage V CE1 of the transistor Q1 and the collector-emitter voltage V CE2 of the transistor Q2, since these transistors are of the same type, V CE1 ≈V CE2 , so that the saturation of the transistor Q1 The voltage V CEsat is canceled out. Therefore, when the capacitor C8 is completely discharged, the potential at the H point converges to almost zero, and the problem caused by the saturation voltage can be solved.
このとき、抵抗Ｒ２２に放電電流が流れるので、トランジスタＱ２のコレクタ−エミッタ電圧ＶCE2 の電位が上昇し、トランジスタＱ２のエミッタがコレクタより高い電位になり、トランジスタＱ２に逆電圧が印加されてしまう虞れがある。そこで、ダイオードＤ５を設け、トランジスタＱ２を逆耐圧破壊から保護している。 At this time, since a discharge current flows through the resistor R22, the potential of the collector-emitter voltage VCE2 of the transistor Q2 rises, the emitter of the transistor Q2 becomes higher than the collector, and a reverse voltage may be applied to the transistor Q2. There is. Therefore, a diode D5 is provided to protect the transistor Q2 from reverse breakdown.
以上の結果、ピークホールド回路ＰＨからマイコンＭＣにピーク電圧ＶH が入力されることになるので、マイコンＭＣは、入力されたピークホールド電圧ＶH に数値√２による除算を施し、演算結果をインバータ出力電流の実効値として検出すると共に、この検出したインバータ出力電流の実効値により、インバータ装置の制御を実行し、このときインバータ装置自体の保護に必要な処理と、交流電動機Ｍの保護に必要な処理を実行するのである。 As a result, since the peak voltage V H is input from the peak hold circuit PH to the microcomputer MC, the microcomputer MC divides the input peak hold voltage V H by the numerical value √2 and converts the calculation result into an inverter. In addition to detection as an effective value of the output current, control of the inverter device is executed based on the detected effective value of the inverter output current. At this time, processing necessary for protection of the inverter device itself and protection of the AC motor M are required. The process is executed.
従って、この実施形態によれば、高価なゲートアレイや高速オペアンプを用いることなく、安価なトランジスタと安価な汎用のオペアンプにより、インバータの出力電流検出回路を得ることができ、この結果、インバータ装置のコスト低減を図ることができる。 Therefore, according to this embodiment, it is possible to obtain an inverter output current detection circuit using an inexpensive transistor and an inexpensive general-purpose operational amplifier without using an expensive gate array or a high-speed operational amplifier. Cost reduction can be achieved.
ここで、従来技術の場合、インバータ出力電流をマイコンに取り読むため、図３に示したゲート信号パターンに従って、ゲート信号毎にホールドされた電圧をサンプルした後、放電する必要があり、このため回路が複雑であり、マイコンの負荷が重くなるという問題がある。 Here, in the case of the prior art, in order to read the inverter output current into the microcomputer, it is necessary to sample the voltage held for each gate signal according to the gate signal pattern shown in FIG. However, there is a problem that the load on the microcomputer becomes heavy.
一方、本発明では、シャント抵抗に流れる電流リプルの周期が、図２に示すように、出力電流周期の１／６になっていることに基づき、出力電流周期の１／６周期でサンプルし放電させることを基本にしている。 On the other hand, in the present invention, based on the fact that the period of the current ripple flowing through the shunt resistor is 1/6 of the output current period as shown in FIG. It is based on making it.
そして、電流リプル周期がソフトウエアの制御周期より長い場合、出力電流周期の１／６期間毎にサンプルして放電を行い、シャント電流リプル周期がソフトウエア制御周期より短い場合、図１の実施形態では、ソフト制御周期毎にコンデンサＣ８をサンプルして、放電、サンプルした値をマイコンＭＣのソフトウエアでピーク値を判定するようにしている。 When the current ripple period is longer than the software control period, the sample is discharged every 1/6 period of the output current period, and when the shunt current ripple period is shorter than the software control period, the embodiment of FIG. Then, the capacitor C8 is sampled every soft control period, and the peak value of the sampled value is determined by the software of the microcomputer MC.
これにより、この実施形態では回路構成が簡単になり、マイコンＭＣの負荷が低減されるので、シャント抵抗から電流リップルのピーク値がコンデンサＣ８にホールドされた後、確実にマイコンＭＣに取り読むことができる。 As a result, in this embodiment, the circuit configuration is simplified and the load on the microcomputer MC is reduced. Therefore, after the peak value of the current ripple is held by the capacitor C8 from the shunt resistor, the microcomputer MC can reliably read it. it can.
ところで、既に説明したように、図１の実施形態では、インバータ出力電流検出回路ＣＡ、ＣＢの出力電圧ＶA、ＶB をそれぞれ抵抗Ｒ１２、Ｒ２５とコンデンサＣ４、Ｃ９で平滑化し、インバータ出力電流平均値ＶD、ＶE としてマイコンＭＣに入力されている。 As already described, in the embodiment of FIG. 1, the output voltages V A and V B of the inverter output current detection circuits CA and CB are smoothed by the resistors R12 and R25 and the capacitors C4 and C9, respectively, and the inverter output current average is calculated. The values V D and V E are input to the microcomputer MC.
従って、マイコンＭＣは、これらインバータ出力電流平均値ＶD、ＶE を比較し、インバータ出力電流平均値ＶD がインバータ出力電流平均値ＶE より高い場合は、交流電動機Ｍが力行運転状態であり、反対に、インバータ出力電流平均値ＶE がインバータ出力電流平均値ＶD より高い場合は、交流電動機Ｍが回生運転状態であると判断することができる。 Accordingly, the microcomputer MC compares the inverter output current average values V D and V E. If the inverter output current average value V D is higher than the inverter output current average value V E , the AC motor M is in the power running state. On the contrary, when the inverter output current average value V E is higher than the inverter output current average value V D, it can be determined that the AC motor M is in the regenerative operation state.
また、インバータ出力電流平均値ＶD、ＶE から、(ＶD−ＶE)によりインバータ出力電流の有効分を算出し(Ｉq)、これの２乗(Ｉq 2)を、電圧ＶH から求めた相実効値(Ｉ1)の２乗(Ｉ1 2)から減じ、平方根(Ｉ1 2−Ｉq 2)1/2をとる事で無効分(Ｉd＝(Ｉ1 2−Ｉq 2)1/2)を算出できる。無効分を交流電動機Ｍの回転安定化に利用する事も可能とする。
Also, from the inverter output current average values V D and V E , the effective portion of the inverter output current is calculated by (V D −V E ) (I q ), and the square of this (I q 2 ) is calculated as the voltage V H subtracted from the phase effective value obtained from the square of (I 1) (I 1 2 ), reactive component by taking the
ＣＡ、ＣＢ：インバータ出力電流検出回路
ＡＤ：加算回路
ＶＣＯ：電圧降下補償回路
ＰＨ：ピークホールド回路
ＤＳ：放電回路
ＲＤＣ：残留電圧補償回路
Ｍ：交流電動機
ＣDC：インバータ装置の直流部を代表させたコンデンサ
Ｒsh：シャント抵抗
CA, CB: Inverter output current detection circuit AD: Addition circuit VCO: Voltage drop compensation circuit PH: Peak hold circuit DS: Discharge circuit RDC: Residual voltage compensation circuit M: AC motor C DC : Representing the DC part of the inverter device Capacitor R sh : Shunt resistor
Claims (4)
前記電流検出部が、少なくとも演算増幅器の帰還ループの外に接続したダイオードと、このダイオードを介して充電されるコンデンサと、このコンデンサの電荷を周期的に放電する放電回路を備えたピークホールド回路を含み、
該ピークホールド回路は、前記ピークホールド用ダイオードによる順方向電圧降下を補償する電圧降下補償回路を備えていることを特徴とするインバータ装置。 In the pulse width modulation inverter device provided with the current detection unit of the method for detecting the output current based on the peak hold value of the voltage generated in the shunt resistor,
A peak hold circuit comprising a diode connected at least outside the feedback loop of the operational amplifier, a capacitor charged via the diode, and a discharge circuit that periodically discharges the charge of the capacitor. Including
The inverter device, wherein the peak hold circuit includes a voltage drop compensation circuit for compensating a forward voltage drop due to the peak hold diode.
前記放電回路がトランジスタをスイッチング素子として備えた放電回路で構成され、
該放電回路は、前記トランジスタの残留電圧を補償するための残留電圧補償回路を備えていることを特徴とするインバータ装置。 The inverter device according to claim 1,
The discharge circuit comprises a discharge circuit comprising a transistor as a switching element;
The inverter device, wherein the discharge circuit includes a residual voltage compensation circuit for compensating a residual voltage of the transistor.
前記電流検出部が、ローパスフィルタを含まない第１と第２のインバータ出力電流検出回路と、これら第１と第２のインバータ出力電流検出回路の出力を加算して前記ピークホールド回路に供給する加算回路とを備え、
前記第１のインバータ出力電流検出回路は、前記シャント抵抗に発生する電圧が一方の極性のとき動作して出力を発生し、前記第２のインバータ出力電流検出回路は、前記シャント抵抗に発生する電圧が他方の極性のとき動作して出力を発生することを特徴とするインバータ装置。 The inverter device according to claim 1,
The current detection unit adds first and second inverter output current detection circuits that do not include a low-pass filter, and adds the outputs of the first and second inverter output current detection circuits and supplies them to the peak hold circuit With circuit,
The first inverter output current detection circuit operates to generate an output when a voltage generated in the shunt resistor has one polarity, and the second inverter output current detection circuit generates a voltage generated in the shunt resistor. An inverter device that operates and generates an output when is in the other polarity.
前記一方の極性は、インバータ装置の負荷が力行動作状態のとき前記シャント抵抗に発生する電圧の極性であり、前記他方の極性は、インバータ装置の負荷が回生動作状態のとき前記シャント抵抗に発生する電圧の極性であることを特徴とするインバータ装置。 In the inverter device according to claim 3,
The one polarity is a polarity of a voltage generated in the shunt resistor when the load of the inverter device is in a power running operation state, and the other polarity is generated in the shunt resistor when the load of the inverter device is in a regenerative operation state. An inverter device characterized by the polarity of voltage.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004214576A JP4541059B2 (en) | 2004-07-22 | 2004-07-22 | Inverter device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004214576A JP4541059B2 (en) | 2004-07-22 | 2004-07-22 | Inverter device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006042413A true JP2006042413A (en) | 2006-02-09 |
| JP4541059B2 JP4541059B2 (en) | 2010-09-08 |
Family
ID=35906790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004214576A Expired - Fee Related JP4541059B2 (en) | 2004-07-22 | 2004-07-22 | Inverter device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4541059B2 (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008104301A (en) * | 2006-10-19 | 2008-05-01 | Honda Motor Co Ltd | Inverter apparatus |
| JP2011069551A (en) * | 2009-09-25 | 2011-04-07 | Mitsubishi Electric Corp | Air conditioner |
| JP2012107859A (en) * | 2012-02-14 | 2012-06-07 | Mitsubishi Electric Corp | Air conditioner |
| JP2012147599A (en) * | 2011-01-13 | 2012-08-02 | Mitsubishi Electric Corp | Air conditioner |
| JP2012165515A (en) * | 2011-02-04 | 2012-08-30 | Daikin Ind Ltd | Power conversion device |
| CN102916585A (en) * | 2011-08-05 | 2013-02-06 | 美芯晟科技（北京）有限公司 | Sampling hold circuit in flyback converter |
| JP2019088095A (en) * | 2017-11-07 | 2019-06-06 | 株式会社東芝 | Semiconductor device, electric power conversion device, driving device, vehicle, and elevator |
| JP2019170035A (en) * | 2018-03-22 | 2019-10-03 | 株式会社東芝 | Semiconductor device, electric power conversion device, drive device, vehicle, and elevator |
| JP2020010281A (en) * | 2018-07-12 | 2020-01-16 | 株式会社デンソー | Gate drive circuit |
| US11431332B2 (en) | 2018-07-12 | 2022-08-30 | Denso Corporation | Gate drive circuit |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5299059A (en) * | 1976-02-17 | 1977-08-19 | Matsushita Electric Ind Co Ltd | Switching device |
| JPH0481016A (en) * | 1990-07-20 | 1992-03-13 | Nec Corp | Peak detector circuit |
| JP2001190887A (en) * | 2000-01-12 | 2001-07-17 | Matsushita Electric Ind Co Ltd | Electric washing machine |
-
2004
- 2004-07-22 JP JP2004214576A patent/JP4541059B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5299059A (en) * | 1976-02-17 | 1977-08-19 | Matsushita Electric Ind Co Ltd | Switching device |
| JPH0481016A (en) * | 1990-07-20 | 1992-03-13 | Nec Corp | Peak detector circuit |
| JP2001190887A (en) * | 2000-01-12 | 2001-07-17 | Matsushita Electric Ind Co Ltd | Electric washing machine |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008104301A (en) * | 2006-10-19 | 2008-05-01 | Honda Motor Co Ltd | Inverter apparatus |
| JP2011069551A (en) * | 2009-09-25 | 2011-04-07 | Mitsubishi Electric Corp | Air conditioner |
| JP2012147599A (en) * | 2011-01-13 | 2012-08-02 | Mitsubishi Electric Corp | Air conditioner |
| JP2012165515A (en) * | 2011-02-04 | 2012-08-30 | Daikin Ind Ltd | Power conversion device |
| CN102916585B (en) * | 2011-08-05 | 2014-07-16 | 美芯晟科技（北京）有限公司 | Sampling hold circuit in flyback converter |
| CN102916585A (en) * | 2011-08-05 | 2013-02-06 | 美芯晟科技（北京）有限公司 | Sampling hold circuit in flyback converter |
| JP2012107859A (en) * | 2012-02-14 | 2012-06-07 | Mitsubishi Electric Corp | Air conditioner |
| JP2019088095A (en) * | 2017-11-07 | 2019-06-06 | 株式会社東芝 | Semiconductor device, electric power conversion device, driving device, vehicle, and elevator |
| JP2019170035A (en) * | 2018-03-22 | 2019-10-03 | 株式会社東芝 | Semiconductor device, electric power conversion device, drive device, vehicle, and elevator |
| US10958155B2 (en) | 2018-03-22 | 2021-03-23 | Kabushiki Kaisha Toshiba | Semiconductor device, power conversion device, driving device, vehicle, and elevator |
| JP2020010281A (en) * | 2018-07-12 | 2020-01-16 | 株式会社デンソー | Gate drive circuit |
| CN110719094A (en) * | 2018-07-12 | 2020-01-21 | 株式会社电装 | Gate drive circuit |
| US11431332B2 (en) | 2018-07-12 | 2022-08-30 | Denso Corporation | Gate drive circuit |
| JP7200522B2 (en) | 2018-07-12 | 2023-01-10 | 株式会社デンソー | gate drive circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4541059B2 (en) | 2010-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4985395B2 (en) | Current control device and current offset correction method thereof | |
| KR100221811B1 (en) | Power converter | |
| JP5163283B2 (en) | Power factor correction circuit | |
| JP4678119B2 (en) | Power converter | |
| US20070241720A1 (en) | Inverter system | |
| JPWO2005088822A1 (en) | MOTOR CONTROL DEVICE AND MODULATION WAVE COMMAND GENERATION METHOD FOR PWM INVERTER | |
| JP4541059B2 (en) | Inverter device | |
| JP2000354380A (en) | Motor controller | |
| JPH1023756A (en) | Voltage inverter device and method for controlling it | |
| US8842455B2 (en) | Electric-power conversion apparatus | |
| JP4545603B2 (en) | Power semiconductor device | |
| JPH0728537B2 (en) | Inverter output voltage error correction device | |
| JP3733986B2 (en) | Output current direction discrimination method and inverter using the method | |
| JP2015076992A (en) | Motor controller and motor control method | |
| JP6685967B2 (en) | Control device for DC / DC converter | |
| JP5611181B2 (en) | Motor control device | |
| JP2001078494A5 (en) | AC motor drive device and its DC offset correction method | |
| JP2018166376A (en) | Switching power supply device and method for controlling the same | |
| JPS62123979A (en) | Brushless dc motor | |
| JP2021173690A (en) | Temperature detector | |
| JP2001352764A (en) | Inverter controller | |
| JP2004173349A (en) | Neutral point clamp type pwm inverter device | |
| US11658597B1 (en) | Single-shunt current measurement | |
| JP6417268B2 (en) | Power converter | |
| WO2023068012A1 (en) | Motor control device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070219 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100408 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100601 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100623 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4541059 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |