JP2006041054A - Ashing processing method and substrate processing method - Google Patents
Ashing processing method and substrate processing method Download PDFInfo
- Publication number
- JP2006041054A JP2006041054A JP2004216387A JP2004216387A JP2006041054A JP 2006041054 A JP2006041054 A JP 2006041054A JP 2004216387 A JP2004216387 A JP 2004216387A JP 2004216387 A JP2004216387 A JP 2004216387A JP 2006041054 A JP2006041054 A JP 2006041054A
- Authority
- JP
- Japan
- Prior art keywords
- ashing
- insulating film
- film
- wiring
- resist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
本発明は、主に半導体製造過程におけるレジスト等の有機膜のアッシング処理方法及び基板処理方法に関する。 The present invention mainly relates to an ashing processing method and a substrate processing method for an organic film such as a resist in a semiconductor manufacturing process.
近時においては、半導体集積回路に対する微細化及び高速化の要請が高まり、配線材料としては低抵抗の銅が、配線間絶縁膜及び層間絶縁膜としては多孔質の無機低誘電率絶縁材料の使用が検討されている。銅をドライエッチングする場合、これにより生成されるＣｕハロゲン化物は蒸気圧が低く、従ってウェーハを高温に加熱する必要がある。しかしながら、レジストマスクがこの高温に耐えられず溶解するという問題があり、銅のパターニングは極めて困難である。そこで、銅配線の加工形成法として、絶縁層に配線形状の溝及び開孔を形成し、これらに銅を埋め込み配線を形成するいわゆるダマシンプロセスが開発された。 Recently, there is a growing demand for miniaturization and high speed of semiconductor integrated circuits, and low resistance copper is used as a wiring material, and porous inorganic low dielectric constant insulating material is used as an inter-wiring insulating film and an interlayer insulating film. Is being considered. When copper is dry etched, the Cu halide produced thereby has a low vapor pressure, and thus the wafer needs to be heated to a high temperature. However, there is a problem that the resist mask cannot dissolve this high temperature and dissolves, and copper patterning is extremely difficult. Therefore, a so-called damascene process has been developed as a process for forming copper wiring, in which wiring-shaped grooves and openings are formed in an insulating layer, and copper is embedded in these grooves.
例えば６層以上になる多層配線層においては、工程数の削減を目的に、上下の配線間を接続するビア孔と配線溝とに同時に銅を埋め込むデュアルダマシンプロセスが一般的になっている。例えば先ビア方式のデュアルダマシンプロセスでは、先ずウェーハ上に層間絶縁膜、配線間絶縁膜及び有機系反射防止膜等からなる絶縁層を形成した後、孔形状のレジストパターンをマスクとして絶縁層をドライエッチングし、ビア孔を形成する。その後、レジストパターン及びパターニングに必要な有機系反射防止膜をアッシング処理により灰化除去する。続いて、溝形状のレジストパターンをマスクとして絶縁層をドライエッチングし、ビア孔と一体となる配線溝を形成する。その後、レジストパターン及びパターニングに必要な有機系反射防止膜をアッシング処理により灰化除去する。そして、ビア孔及び配線溝に銅を埋め込み、研磨することにより、配線構造を形成する。 For example, in a multilayer wiring layer having six or more layers, a dual damascene process is generally used in which copper is simultaneously embedded in via holes and wiring grooves connecting between upper and lower wirings for the purpose of reducing the number of processes. For example, in the first via type dual damascene process, an insulating layer composed of an interlayer insulating film, an inter-wiring insulating film, an organic antireflection film, etc. is first formed on a wafer, and then the insulating layer is dried using a hole-shaped resist pattern as a mask. Etch to form via holes. Thereafter, the resist pattern and the organic antireflection film necessary for patterning are removed by ashing by ashing. Subsequently, the insulating layer is dry etched using the groove-shaped resist pattern as a mask to form a wiring groove integrated with the via hole. Thereafter, the resist pattern and the organic antireflection film necessary for patterning are removed by ashing by ashing. Then, copper is buried in the via hole and the wiring groove and polished to form a wiring structure.
しかしながら、上述のダマシン法のように、絶縁層の表面や側面が露出した状態でレジストパターンをアッシング処理する場合、特に多孔質の無機低誘電率絶縁材料からなる配線間絶縁膜がダメージを受け、比誘電率を上昇させるという問題がある。レジストパターンの除去にアッシング処理を用いないとすれば、半導体プロセスの困難化及び複雑化を招くことになるため、対応策が模索されている現況にある。 However, when ashing the resist pattern with the surface and side surfaces of the insulating layer exposed as in the damascene method described above, the inter-wiring insulating film made of a porous inorganic low dielectric constant insulating material is damaged, There is a problem of increasing the dielectric constant. If the ashing process is not used for removing the resist pattern, the semiconductor process becomes difficult and complicated, so a countermeasure is being sought.
アッシング処理によりダメージを受ける多孔質の無機低誘電率絶縁材料を使用する場合、例えばハードマスクを用いて加工する方法が考えられる。絶縁膜の上面にアッシングプラズマから当該絶縁膜を保護するカバー膜を成膜する。そのカバー膜上に絶縁膜をエッチングするためにマスクとして使用するハードマスクを成膜した後に、そのハードマスク上にフォトレジストを用いて、溝形状のレジストパターンを形成する。このレジストパターンをドライエッチングにてハードマスクに転写する。このドライエッチングをカバー膜上で停止させて、絶縁膜が表面に現れないようにする。次に、ドライアッシングによりレジストパターンを灰化除去し、ハードマスクを用いて、カバー膜及び絶縁膜をエッチングすることにより、絶縁膜にダメージを与えない加工が達成できる。しかしながら、以上に示した方法は工程数の上昇につながり、またデュアルダマシン法を行う場合、ポーラス材料の表面・側面を露出させないために３層以上のハードマスクが必要となり、エッチング加工及びアッシング処理の複雑化及び困難化を招き、歩留まり低下が予測される。 When using a porous inorganic low dielectric constant insulating material damaged by ashing, for example, a method of processing using a hard mask is conceivable. A cover film for protecting the insulating film from ashing plasma is formed on the upper surface of the insulating film. After forming a hard mask used as a mask for etching the insulating film on the cover film, a groove-shaped resist pattern is formed on the hard mask using a photoresist. This resist pattern is transferred to a hard mask by dry etching. This dry etching is stopped on the cover film so that the insulating film does not appear on the surface. Next, the resist pattern is ashed and removed by dry ashing, and the cover film and the insulating film are etched using a hard mask, thereby achieving a process that does not damage the insulating film. However, the method described above leads to an increase in the number of processes, and when performing the dual damascene method, a hard mask having three or more layers is required in order not to expose the surface and side surfaces of the porous material, and etching processing and ashing processing are required. Yield is expected to be complicated and difficult.
本発明は、上記の課題に鑑みてなされたものであり、多孔質の無機低誘電率絶縁材料からなる配線間絶縁膜の一部、例えば表面や側面が露出していても悪影響を及ぼすことなくアッシング処理を行うことが可能であり、近時の要請に対応した微細配線の実現に寄与するアッシング処理方法及び基板処理方法を提供することを目的とする。 The present invention has been made in view of the above problems, and even if a part of the inter-wiring insulating film made of a porous inorganic low-dielectric-constant insulating material, for example, the surface or side surface is exposed, there is no adverse effect. An object of the present invention is to provide an ashing processing method and a substrate processing method that can perform ashing processing and contribute to the realization of fine wiring corresponding to recent requirements.
本発明のアッシング処理方法は、絶縁膜の上方に有機膜が形成されており、前記有機膜を灰化して除去するに際して、前記絶縁膜は、非熱揮発的に孔形成がなされた多孔質の無機低誘電率絶縁材料からなり、アッシング処理の少なくとも前後いずれかにおいて前記絶縁膜の一部が露出した状態となる状況下で、前記有機膜を前記アッシング処理する。 In the ashing treatment method of the present invention, an organic film is formed above the insulating film, and when the organic film is ashed and removed, the insulating film is a non-thermally volatile porous material. The organic film is subjected to the ashing process under a condition that the insulating film is made of an inorganic low dielectric constant insulating material and a part of the insulating film is exposed at least before or after the ashing process.
本発明のアッシング処理方法は、絶縁膜の上方に有機膜が形成されており、前記有機膜を灰化して除去するに際して、前記絶縁膜は、孔径及び孔形状が均一な多孔質の無機低誘電率絶縁材料からなり、アッシング処理の少なくとも前後いずれかにおいて前記絶縁膜の一部が露出した状態となる状況下で、前記有機膜を前記アッシング処理する。 According to the ashing method of the present invention, an organic film is formed above an insulating film. When the organic film is ashed and removed, the insulating film is a porous inorganic low dielectric constant with a uniform pore diameter and shape. The organic film is subjected to the ashing process in a state where a part of the insulating film is exposed at least before or after the ashing process.
このとき、水の単独ガス又は水を含有する混合ガスをアッシングガスとして用いて前記アッシング処理することが好適である。 At this time, it is preferable to perform the ashing treatment using a single gas of water or a mixed gas containing water as an ashing gas.
本発明の基板処理方法は、基板の上方に、孔径及び孔形状が均一な多孔質の無機低誘電率絶縁材料からなる絶縁膜を含む絶縁層を形成する工程と、前記絶縁層上に第１のレジストパターンを形成し、当該第１のレジストパターンをマスクとして前記絶縁層を加工する工程と、少なくとも前記第１のレジストパターンを灰化して除去する工程とを含む。 The substrate processing method of the present invention includes a step of forming an insulating layer including an insulating film made of a porous inorganic low dielectric constant insulating material having a uniform hole diameter and hole shape above the substrate, and a first on the insulating layer. Forming a resist pattern, processing the insulating layer using the first resist pattern as a mask, and ashing and removing at least the first resist pattern.
本発明の基板処理方法の一態様は、前記第１のレジストパターンを灰化した後、前記絶縁層上に第２のレジストパターンを形成し、当該第２のレジストパターンをマスクとして前記絶縁層を加工する工程と、少なくとも前記第２のレジストパターンを灰化して除去する工程とを更に含む。 In one aspect of the substrate processing method of the present invention, after the first resist pattern is ashed, a second resist pattern is formed on the insulating layer, and the insulating layer is formed using the second resist pattern as a mask. It further includes a step of processing and a step of ashing and removing at least the second resist pattern.
このとき、水の単独ガス又は水を含有する混合ガスをアッシングガスとして用いて、前記第１のレジストパターン及び／又は前記第２のレジストパターンを灰化することが好適である。 At this time, it is preferable to ash the first resist pattern and / or the second resist pattern by using a single gas of water or a mixed gas containing water as an ashing gas.
本発明の基板処理方法の一態様では、前記絶縁膜として、非熱揮発的に孔形成がなされた多孔質の無機低誘電率絶縁材料からなるものを用いることが好適である。 In one aspect of the substrate processing method of the present invention, it is preferable that the insulating film is made of a porous inorganic low dielectric constant insulating material in which holes are formed in a non-thermally volatile manner.
本発明によれば、多孔質の無機低誘電率絶縁材料からなる配線間絶縁膜の一部が露出していても悪影響を及ぼすことなくアッシング処理を行うことを可能とし、近時の要請に対応した微細配線の実現に寄与する。 According to the present invention, it is possible to perform an ashing process without adverse effects even if a part of an inter-wiring insulating film made of a porous inorganic low dielectric constant insulating material is exposed, and can respond to recent requests. This contributes to the realization of fine wiring.
−本発明の基本骨子−
アッシング処理に起因するダメージは、特に配線抵抗の低減化に有利な多孔質の無機低誘電率絶縁材料（以下、無機系ポーラス絶縁材料と記す）からなる絶縁膜（以下、無機系ポーラス絶縁膜と記す）に顕著に表れる。ここでいうダメージとは、アッシング処理による形状変化とその材料自体の比誘電率変化を示す。特に、アッシング処理によるその材料自体の比誘電率の変化は重大であり、半導体プロセスの組み立てから見直す必要のある現象である。
-Basic outline of the present invention-
Damage caused by the ashing treatment is an insulating film (hereinafter referred to as an inorganic porous insulating film) made of a porous inorganic low dielectric constant insulating material (hereinafter referred to as an inorganic porous insulating material) that is particularly advantageous for reducing wiring resistance. To be noted). The damage here refers to a change in shape due to ashing treatment and a change in relative dielectric constant of the material itself. In particular, the change in the relative dielectric constant of the material itself due to the ashing process is a serious phenomenon that needs to be reviewed from the assembly of the semiconductor process.
アッシング処理に起因する無機系ポーラス絶縁膜の比誘電率上昇について説明する。
半導体プロセスに用いられる無機系ポーラス絶縁膜の多くは多孔質シリカを材料としており、その多くの場合、Ｓｉ−ＣＨ3結合を含む。Ｓｉ−ＣＨ3結合の有無及びその量は、絶縁膜の水に対する特性（疎水性、親水性）及び他の膜との密着性に重要な役割を果たす。この構造を有する無機系ポーラス絶縁膜をプラズマアッシング処理すると、無機系ポーラス絶縁膜からＣＨ3基が抜け、無機系ポーラス絶縁膜が親水性に変化し、水が絶縁膜内に進入して比誘電率の上昇が発生する。この無機系ポーラス絶縁材料の比誘電率は３以下であり、水の比誘電率は約８０であることから、無機系ポーラス絶縁膜に吸湿が発生すれば、比誘電率が上昇することは明白である。また、ＣＨ3基が抜けることにより絶縁膜の体積が減少し、膜形状自体の変動も生じる。
An increase in the relative dielectric constant of the inorganic porous insulating film due to the ashing process will be described.
Most inorganic porous insulating films used in semiconductor processes are made of porous silica, and in many cases, contain Si—CH 3 bonds. The presence / absence of Si—CH 3 bond and the amount thereof play an important role in the characteristics of the insulating film with respect to water (hydrophobic and hydrophilic) and the adhesion to other films. When the inorganic porous insulating film having this structure is subjected to plasma ashing treatment, the CH 3 group is removed from the inorganic porous insulating film, the inorganic porous insulating film changes to hydrophilic, and water enters the insulating film, thereby causing a relative dielectric constant. An increase in rate occurs. Since the relative dielectric constant of this inorganic porous insulating material is 3 or less and the relative dielectric constant of water is about 80, it is clear that the relative dielectric constant increases if moisture absorption occurs in the inorganic porous insulating film. It is. Further, the elimination of the CH 3 group reduces the volume of the insulating film and causes fluctuations in the film shape itself.
本発明者は、アッシング処理に起因する絶縁膜の比誘電率上昇を抑えるべく、無機系ポーラス絶縁材料として、非熱揮発的にポアが形成されてなる、即ち例えば空孔（ポア）形成に熱分解樹脂を用いない無機系ポーラス絶縁材料（以下、単に「非熱揮発的絶縁材料」と記す」を用いることに想到した。この絶縁材料を用いることにより、アッシング処理の少なくとも前後いずれかにおいて当該無機系ポーラス絶縁膜の表面又は側面が露出した状態となる状況下が現出しても、アッシング処理のダメージ、即ち膜形状変動や比誘電率の変化が極めて少ないことが判明した。更にこの場合、水の単独ガス又は水を含有する混合ガスをアッシングガスとして用いることにより、アッシング処理のダメージが更に軽減されることが判明した。 In order to suppress an increase in the dielectric constant of the insulating film due to the ashing process, the present inventor has non-thermally volatile pores formed as an inorganic porous insulating material, that is, for example, heat is formed in pore formation. We came up with the idea of using an inorganic porous insulating material that does not use decomposition resin (hereinafter simply referred to as “non-thermal volatile insulating material”.) By using this insulating material, the inorganic porous insulating material is used at least before or after the ashing treatment. Even when the surface or side surface of the porous insulating film is exposed, it has been found that the ashing treatment damage, that is, the film shape variation and the relative dielectric constant change are extremely small. It has been found that the damage of the ashing treatment is further reduced by using a single gas or a mixed gas containing water as the ashing gas.
通常、無機系ポーラス絶縁材料としては、熱揮発的にポアが形成されてなる、即ち例えばポア形成に熱分解樹脂を用いる絶縁材料（以下、単に「熱揮発的絶縁材料」と記す）が用いられる。この無機系ポーラス絶縁材料は、図１（ａ）に示すように、例えば絶縁材料２０１であるシロキサンポリマーと有機ポリマーの混合物において、熱を印加することによって、有機ポリマーを揮発させ、有機ポリマーの存在していた部分にポア２０２を形成する。即ち有機ポリマーの通り抜けたパスがポア２０２として形成されるものである。これに対して、非熱揮発的絶縁材料は、図１（ｂ）に示すように、例えば予めポア２０４を有した絶縁材料２０３であるシリカソースモノマー材料を焼結することにより形成されるものである。 In general, as the inorganic porous insulating material, a pore is formed in a thermally volatile manner, that is, for example, an insulating material using a pyrolytic resin for pore formation (hereinafter, simply referred to as “thermovolatile insulating material”) is used. . As shown in FIG. 1A, this inorganic porous insulating material volatilizes an organic polymer by applying heat in, for example, a mixture of a siloxane polymer and an organic polymer, which is an insulating material 201, and the presence of the organic polymer. The pore 202 is formed in the part which has been. That is, a path through the organic polymer is formed as the pore 202. On the other hand, the non-thermal volatile insulating material is formed by, for example, sintering a silica source monomer material, which is an insulating material 203 having a pore 204 in advance, as shown in FIG. is there.
熱揮発的絶縁材料は、ポア２０２が熱分解樹脂の通り抜けたパスであることから、図示のようにその孔径や孔形状は複雑で不均一なものとなる。これに対して、非熱揮発的絶縁材料は、ポア２０４の孔径が平均で３ｎｍ程度と非常に小さく、形状の揃った多数のポア２０４が絶縁材料２０３内に均等に分散されたものである。 Since the thermo-volatile insulating material is a path through which the pore 202 passes through the pyrolytic resin, the hole diameter and hole shape are complicated and non-uniform as shown in the figure. On the other hand, the non-thermally volatile insulating material has an extremely small pore diameter of about 3 nm on average, and a large number of pores 204 having a uniform shape are evenly dispersed in the insulating material 203.
本発明者が推測するに、非熱揮発的絶縁材料を用いた絶縁膜であっても、最表層の極薄い部分では、たとえばＣＨ3基の損失などのダメージは発生しているものの、その最表層が例えばＳｉＯ2として非常に安定した状態を保ち、アッシングを促進するための言わばダメージを引き起こすラジカルの当該絶縁膜中への進入が防止される。この場合、水の単独ガス又は水を含有する混合ガスをアッシングガスとして用いることにより、ラジカルとして酸素ラジカル及び水素ラジカルが生成されるが、これは反応性がさほど高くなく、最表層のＳｉＯ2がバリアとして機能し、当該絶縁膜中への進入がほぼ確実に防止される。このようにして、無機系ポーラス絶縁材料からなる絶縁膜を含む積層構造の絶縁層を加工する過程で、ポーラス材料の表面や側面が露出した場合におけるアッシング処理が可能となり、製造プロセスの簡略化及び単純化が実現する。 The present inventor estimates that, even in an insulating film using a non-thermal volatile insulating material, damage such as loss of the CH 3 group occurs in the extremely thin portion of the outermost layer, but the most The surface layer is kept in a very stable state, for example, SiO 2 , and so-called damage for promoting ashing is prevented from entering the insulating film. In this case, by using a single gas of water or a mixed gas containing water as an ashing gas, oxygen radicals and hydrogen radicals are generated as radicals, but this is not very reactive, and the outermost layer SiO 2 It functions as a barrier and can almost certainly be prevented from entering the insulating film. In this way, in the process of processing an insulating layer having a laminated structure including an insulating film made of an inorganic porous insulating material, an ashing process can be performed when the surface and side surfaces of the porous material are exposed, thereby simplifying the manufacturing process and Simplification is realized.
−本発明を適用した具体的な諸実施形態−
ここでは、本発明をダマシン法による配線構造に適用した実施形態について説明する。本発明は、無機系ポーラス絶縁材料の表面や側面が露出している場合でもアッシング処理によりダメージを受けないものであり、シングルダマシン加工及びデュアルダマシン加工の双方においてその効果を奏する。ここでは、配線溝に先立ってビア孔を形成する、いわゆる先ビア方式のデュアルダマシン法について、本発明の適応例を示す。
-Specific embodiments to which the present invention is applied-
Here, an embodiment in which the present invention is applied to a damascene wiring structure will be described. The present invention is not damaged by the ashing process even when the surface and side surfaces of the inorganic porous insulating material are exposed, and has the effect in both single damascene processing and dual damascene processing. Here, an application example of the present invention will be shown for a so-called first via type dual damascene method in which a via hole is formed prior to a wiring trench.
（第１の実施形態）
図２及び図３は、第１の実施形態による配線構造の形成方法を工程順に示す概略断面図である。この配線構造は、２層の絶縁膜に配線溝及びビア孔が形成される、いわゆるハイブリッド構造である。
先ず、図２（ａ）に示すように、表面にＭＯＳトランジスタ等の半導体素子（不図示）が形成されたシリコンウェーハ１上に、例えば当該半導体素子を覆う絶縁膜２、層間絶縁膜３、配線間絶縁膜４、カバー膜５及び有機反射防止膜６を順次積層する。層間絶縁膜３、配線間絶縁膜４、カバー膜５及び有機反射防止膜６から絶縁層１１が構成される。ここで、層間絶縁膜３はＳｉＯＣを材料とする。配線間絶縁膜４は、非熱揮発的絶縁材料である無機系ポーラス絶縁材料、具体的には無機系絶縁材料であるシリカソースモノマー材料内に３ｎｍ程度の均一な径を有し形状も均一な多数のポアが形成されてなるものである。また、層間絶縁膜３と配線間絶縁膜４との間にエッチングストッパー膜を形成しても良い。
(First embodiment)
2 and 3 are schematic cross-sectional views showing the method of forming the wiring structure according to the first embodiment in the order of steps. This wiring structure is a so-called hybrid structure in which wiring grooves and via holes are formed in a two-layer insulating film.
First, as shown in FIG. 2A, on a silicon wafer 1 having a semiconductor element (not shown) such as a MOS transistor formed on the surface, for example, an insulating
続いて、図２（ｂ）に示すように、有機反射防止膜６上にフォトレジストを塗布し、フォトリソグラフィーによりこのフォトレジストを加工して、開孔形状のレジストパターン７を形成する。
Subsequently, as shown in FIG. 2B, a photoresist is applied on the
続いて、図２（ｃ）に示すように、このレジストパターン７をマスクとして有機反射防止膜６、カバー膜５、配線間絶縁膜４及び層間絶縁膜３をドライエッチングによりパターニングし、レジストパターン７に倣ったビア孔８を形成する。
Subsequently, as shown in FIG. 2C, the
続いて、図２（ｄ）に示すように、水の単独ガス又は水を含有する混合ガスをアッシングガスとして用いて、有機膜、ここではレジストパターン７及び有機反射防止膜６をプラズマアッシング処理し、灰化除去する。このアッシング処理により配線間絶縁膜４の側面が露出するが、配線間絶縁膜４には殆どダメージが及ぼされることはない。
Subsequently, as shown in FIG. 2 (d), the organic film, here, the resist pattern 7 and the
続いて、図３（ａ）に示すように、ビア孔８を埋め込むようにカバー膜５上に有機反射防止膜９を形成し、有機反射防止膜９上にフォトレジストを塗布する。そして、フォトリソグラフィーによりこのフォトレジストを加工して、ビア孔８の形成位置と整合する配線溝形状のレジストパターン１０を形成する。
Subsequently, as shown in FIG. 3A, an organic antireflection film 9 is formed on the
続いて、図３（ｂ）に示すように、このレジストパターン１０をマスクとして有機反射防止膜９、カバー膜５、配線間絶縁膜４をドライエッチングによりパターニングし、レジストパターン１０に倣いビア孔８の形成位置と整合してこれと一体化する配線溝１２を形成する。
Subsequently, as shown in FIG. 3B, the organic antireflection film 9, the
続いて、図３（ｃ）に示すように、水の単独ガス又は水を含有する混合ガスをアッシングガスとして用いて、有機膜、ここではレジストパターン１０及び有機反射防止膜９をプラズマアッシング処理し、灰化除去する。このアッシング処理により配線間絶縁膜４の側面が露出するが、配線間絶縁膜４には殆どダメージが及ぼされることはない。
Subsequently, as shown in FIG. 3C, plasma ashing is performed on the organic film, here the resist
続いて、図３（ｄ）に示すように、例えばメッキ法によりビア孔８及び配線溝１２内を銅又は銅合金で埋め込み、表面を化学機械研磨（Chemical Mechanical Polishing：ＣＭＰ）法により研磨して表面を平坦化し、銅又は銅合金でビア孔８及び配線溝１２内を充填してなる配線構造１３を形成する。しかる後、配線構造１３を覆うようにカバー膜１４を形成する。
Subsequently, as shown in FIG. 3D, the via
以上説明したように、本実施形態によれば、無機系ポーラス絶縁材料からなる配線間絶縁膜４の一部、例えば表面や側面が露出していても悪影響を及ぼすことなくアッシング処理を行うことを可能とし、近時の要請に対応した微細配線の実現に寄与することができる。
As described above, according to the present embodiment, the ashing process is performed without adversely affecting a part of the inter-wiring
（第２の実施形態）
本実施形態では、第１の実施形態と同様にデュアルダマシン法によるハイブリッド構造を開示するが、カバー膜上にハードマスクを形成する点で相違する。
(Second Embodiment)
This embodiment discloses a hybrid structure by a dual damascene method as in the first embodiment, but differs in that a hard mask is formed on the cover film.
図４及び図５は、第２の実施形態による配線構造の形成方法を工程順に示す概略断面図である。
先ず、図４（ａ）に示すように、表面にＭＯＳトランジスタ等の半導体素子（不図示）が形成されたシリコンウェーハ１上に、例えば当該半導体素子を覆う絶縁膜２、層間絶縁膜３、配線間絶縁膜４、カバー膜５、ハードマスクとなるシリコン窒化膜等の絶縁膜２１及び有機反射防止膜６を順次積層する。層間絶縁膜３、配線間絶縁膜４、カバー膜５、絶縁膜２１及び有機反射防止膜６から絶縁層２２が構成される。ここで、層間絶縁膜３はＳｉＯＣを材料とする。配線間絶縁膜４は、具体的には無機系絶縁材料であるシリカソースモノマー材料内に３ｎｍ程度の均一な径を有し形状も均一な多数のポアが形成されてなるものである。また、層間絶縁膜３と配線間絶縁膜４との間にエッチングストッパー膜を形成しても良い。
4 and 5 are schematic cross-sectional views illustrating the method for forming a wiring structure according to the second embodiment in the order of steps.
First, as shown in FIG. 4A, on a silicon wafer 1 on which a semiconductor element (not shown) such as a MOS transistor is formed on the surface, for example, an insulating
続いて、図４（ｂ）に示すように、有機反射防止膜６上にフォトレジストを塗布し、フォトリソグラフィーによりこのフォトレジストを加工して、開孔形状のレジストパターン７を形成する。
Subsequently, as shown in FIG. 4B, a photoresist is applied on the
続いて、図４（ｃ）に示すように、このレジストパターン７をマスクとして有機反射防止膜６、絶縁膜２１、カバー膜５、配線間絶縁膜４及び層間絶縁膜３をドライエッチングによりパターニングし、レジストパターン７に倣ったビア孔８を形成する。この場合、ビア孔８は層間絶縁膜３を貫通する必要はなく、図示のように層間絶縁膜３の途中までドライエッチングすれば良い。
Subsequently, as shown in FIG. 4C, the
続いて、図４（ｄ）に示すように、水の単独ガス又は水を含有する混合ガスをアッシングガスとして用いて、有機膜、ここではレジストパターン７及び有機反射防止膜６をプラズマアッシング処理し、灰化除去する。このアッシング処理により配線間絶縁膜４の側面が露出するが、配線間絶縁膜４には殆どダメージが及ぼされることはない。
Subsequently, as shown in FIG. 4 (d), the organic film, here, the resist pattern 7 and the
続いて、図４（ｅ）に示すように、ビア孔８を埋め込むように絶縁膜２１上に有機反射防止膜９を形成し、有機反射防止膜９上にフォトレジストを塗布する。そして、フォトリソグラフィーによりこのフォトレジストを加工して、ビア孔８の形成位置と整合する配線溝形状のレジストパターン１０を形成する。
Subsequently, as shown in FIG. 4E, an organic antireflection film 9 is formed on the insulating
続いて、図５（ａ）に示すように、このレジストパターン１０をマスクとして有機反射防止膜９、絶縁膜２１及びカバー膜５をドライエッチングによりパターニングする。これにより、絶縁膜２１は、レジストパターン１０に倣いビア孔８の形成位置と整合する配線溝形状のハードマスク２３に加工される。
Subsequently, as shown in FIG. 5A, the organic antireflection film 9, the insulating
続いて、図５（ｂ）に示すように、水の単独ガス又は水を含有する混合ガスをアッシングガスとして用いて、有機膜、ここではレジストパターン１０及び有機反射防止膜９をプラズマアッシング処理し、灰化除去する。このアッシング処理により配線間絶縁膜４の側面が露出するが、配線間絶縁膜４には殆どダメージが及ぼされることはない。特にこの場合、アッシング処理時における配線間絶縁膜４の露出部位はビア孔８の壁面のみであるため、配線の実質的な比誘電率の上昇を招くことはない。
Subsequently, as shown in FIG. 5B, plasma ashing treatment is performed on the organic film, here the resist
続いて、図５（ｃ）に示すように、ハードマスク２３を用いて配線間絶縁膜４及び層間絶縁膜３をドライエッチングし、配線間絶縁膜４にハードマスク２３の溝形状に倣った配線溝２４を形成するとともに、層間絶縁膜３を貫通するようにビア孔８を加工する。これにより、配線溝２４とビア孔８とが整合して一体化される。
Subsequently, as shown in FIG. 5C, the inter-wiring
続いて、図５（ｄ）に示すように、ハードマスク２３をウェットエッチング等により除去した後、例えばメッキ法によりビア孔８及び配線溝１２内を銅又は銅合金で埋め込み、表面をＣＭＰ法により研磨して表面を平坦化し、銅又は銅合金でビア孔８及び配線溝１２内を充填してなる配線構造１３を形成する。しかる後、配線構造１３を覆うようにカバー膜１４を形成する。
Subsequently, as shown in FIG. 5D, after the
以上説明したように、本実施形態によれば、無機系ポーラス絶縁材料からなる配線間絶縁膜４の一部、例えば表面や側面が露出していても悪影響を及ぼすことなくアッシング処理を行うことを可能とし、近時の要請に対応した微細配線の実現に寄与することができる。
As described above, according to the present embodiment, the ashing process is performed without adversely affecting a part of the inter-wiring
なお、上述した第１及び第２の実施形態では、先ビア方式のデュアルダマシン法の場合を例示したが、本発明は、シングルダマシン法は勿論のこと、ビア孔に先立って配線溝を形成する、いわゆる先溝方式のデュアルダマシン法にも適用可能である。 In the first and second embodiments described above, the case of the dual via damascene method of the first via type is exemplified, but the present invention forms a wiring groove prior to the via hole as well as the single damascene method. The present invention is also applicable to a so-called grooved dual damascene method.
（実験例）
本発明における非熱揮発的絶縁材料である無機系ポーラス絶縁材料からなる配線間絶縁膜のアッシング処理によるダメージ量（形状変動、比誘電率の変化）を、ポア形成に熱分解樹脂を使用する熱揮発的絶縁材料である無機系ポーラス絶縁材料としてＭＳＱ（メチルシルセスキオキサン）を用いた比較例との比較に基づいて測定した。
(Experimental example)
The amount of damage (shape variation, change in relative dielectric constant) caused by ashing treatment of an inter-wiring insulating film made of an inorganic porous insulating material, which is a non-thermal volatile insulating material in the present invention, is reduced by heat using a pyrolytic resin for pore formation. It measured based on the comparison with the comparative example which used MSQ (methylsilsesquioxane) as an inorganic type porous insulating material which is a volatile insulating material.
この実験では、以下のようにサンプルを作製する。
先ず、図６（ａ）に示すように、シリコンウェーハ１０１上に絶縁膜１０２、配線間絶縁膜１０３、カバー膜１０４、ハードマスクとなるシリコン窒化膜等の絶縁膜及び有機反射防止膜１０５を順次積層する。ここで、配線間絶縁膜１０３は、本発明では非熱揮発的絶縁材料である無機系ポーラス絶縁材料、具体的には無機系絶縁材料であるシリカソースモノマー材料内に３ｎｍ程度の均一な径を有し形状も均一な多数のポアが形成されてなるものである。これに対して比較例では、熱揮発的絶縁材料である無機系ポーラス絶縁材料（ＭＳＱ）からなるものである。続いて、有機反射防止膜１０５上にフォトレジストを塗布し、フォトリソグラフィーによりこのフォトレジストを加工して、配線溝形状のレジストパターン１０６を形成する。そして、レジストパターン１０６をマスクとして、有機反射防止膜１０５及びハードマスクとなる絶縁膜をドライエッチングによりパターニングする。ここで、カバー膜１０４でエッチングを停止させる。これにより、当該絶縁膜は、レジストパターン１０６に倣い配線溝形状のハードマスク１１１に加工される。
In this experiment, a sample is prepared as follows.
First, as shown in FIG. 6A, an insulating
続いて、図６（ｂ）に示すように、酸素（Ｏ2）をアッシングガスとして用いて、有機膜、ここではレジストパターン１０６及び有機反射防止膜１０５をプラズマアッシング処理し、灰化除去する。このとき、配線間絶縁膜１０３はカバー膜１０４で覆われているため、ダメージが及ぼされることはない。
Subsequently, as shown in FIG. 6B, the organic film, here, the resist pattern 106 and the
続いて、図６（ｃ）に示すように、ハードマスク１１１を用いてカバー膜１０４及び配線間絶縁膜１０３をドライエッチングし、カバー膜１０４及び配線間絶縁膜１０３にハードマスク１１１の溝形状に倣った配線溝１０７を形成する。そして、この状態で、本発明のサンプル及び比較例のサンプルの各々について、以下の表１に示すような各種のアッシング処理を行う。各アッシングの時間は、レジストを約４００ｎｍアッシングするために要する時間とした。
Subsequently, as shown in FIG. 6C, the
続いて、図６（ｄ）に示すように、例えばメッキ法により配線溝１０７内を銅又は銅合金で埋め込み、表面をＣＭＰ法により研磨して表面を平坦化し、銅又は銅合金で配線溝１０８内を充填してなる配線構造１１２を形成する。しかる後、配線構造１１２を覆うようにカバー膜１１３を形成する。このとき、配線幅及び隣接する配線間距離は共に約１００ｎｍとなった。 Subsequently, as shown in FIG. 6D, the wiring groove 107 is filled with copper or copper alloy by plating, for example, and the surface is polished by CMP to flatten the surface, and the wiring groove 108 is made of copper or copper alloy. A wiring structure 112 formed by filling the inside is formed. Thereafter, a cover film 113 is formed so as to cover the wiring structure 112. At this time, the wiring width and the distance between adjacent wirings were both about 100 nm.
上述の各種アッシング処理としては、本発明のサンプル及び比較例のサンプルの各々について、表１に示すように、平行平板型アッシング装置でアッシングガスとして（１）Ｏ2を用いた場合、（２）Ｈ2Ｏを用いた場合、ＮＨ3を用いた場合と、（４）マイクロ波ダウンフロー型アッシング装置でアッシングガスとしてＨ2／Ｈｅを用いた場合について、それぞれアッシングレート（ｎｍ／秒）を調べた。 As the various ashing processes described above, as shown in Table 1, for each of the sample of the present invention and the sample of the comparative example, (1) When O 2 is used as the ashing gas in the parallel plate ashing apparatus, (2) When using H 2 O, when using NH 3 and (4) when using H 2 / He as an ashing gas in a microwave downflow ashing device, the ashing rate (nm / second) is examined. It was.
そして、本発明のサンプル及び比較例のサンプルの各々について、アッシング処理のないもの及び表１の（１）〜（４）の各条件において配線容量を測定し、表２に示すように、各配線形状と配線容量から、比誘電率を算出した。 Then, for each of the sample of the present invention and the sample of the comparative example, the wiring capacity was measured under the conditions of (1) to (4) in Table 1 without ashing treatment, and as shown in Table 2, each wiring The relative dielectric constant was calculated from the shape and the wiring capacitance.
マイクロ波ダウンフローアッシング装置は、比誘電率の上昇が極めて少なく、低ダメージで高速のアッシングが可能であることが良く知られている。しかしながら、比誘電率の上昇を抑えて低ダメージで高速のアッシングを実現するという点ではマイクロ波ダウンフローアッシング装置に劣るが、汎用性が高く比較的安価で小規模な平行平板型やバレル型のアッシング装置も需要が高い。そこでこの実験では、本発明の非熱揮発的絶縁材料を絶縁材料として用いるアッシングの対象として、平行平板型でアッシングガスにＨ2Ｏ、Ｏ2、ＮＨ3を用いた場合のみならず、マイクロ波ダウンフローアッシング装置でアッシングガスにＨ2／Ｈｅを用いた場合についても調査した。 It is well known that the microwave downflow ashing apparatus is capable of performing high-speed ashing with low damage, with extremely little increase in relative dielectric constant. However, it is inferior to the microwave downflow ashing device in terms of realizing low-damage and high-speed ashing by suppressing an increase in the dielectric constant, but it is versatile, relatively inexpensive, and has a small parallel plate type or barrel type. There is also high demand for ashing devices. Therefore, in this experiment, as a target of ashing using the non-thermal volatile insulating material of the present invention as an insulating material, not only the case of using a parallel plate type H 2 O, O 2 , NH 3 as an ashing gas, The case where H 2 / He was used as the ashing gas in the downflow ashing apparatus was also investigated.
今回、本発明のサンプルにおける（２）の平行平板型でアッシングガスにＨ2Ｏを用いたアッシングでは、（４）のマイクロ波ダウンフロー型でアッシングガスにＨ2／Ｈｅを用いたアッシングと同等の比誘電率（共に約２．２７）に抑えられたことが確認された。また、本発明のサンプルにおける（１）の平行平板型でアッシングガスにＯ2を用いたアッシング及び（３）の平行平板型でアッシングガスにＯ2を用いたアッシングでも、（２）の場合にさほど劣らない良好な比誘電率（（１）では約２．３６、（３）では約２．２９）に抑えられたことが確認された。 This time, the ashing using H 2 O as the ashing gas in the parallel plate type (2) in the sample of the present invention is equivalent to the ashing using H 2 / He as the ashing gas in the microwave downflow type of (4). It was confirmed that the relative dielectric constant was suppressed to about 2.27. In the case of (2), the ashing using O 2 as the ashing gas in the parallel plate type (1) and the ashing using O 2 as the ashing gas in the parallel plate type (3) in the sample of the present invention. It was confirmed that the relative dielectric constant was not so inferior (approximately 2.36 in (1) and approximately 2.29 in (3)).
これは、本発明のサンプルにおいて、Ｈ2Ｏをアッシングガスとして用いた場合、配線間絶縁膜には殆どアッシング処理に起因するダメージがないことを意味する。また、電子顕微鏡を用いた配線幅の変動を調べる試験を行ったところ、アッシング処理の有無による配線幅の変動は確認できない程小さなものであった。 This means that in the sample of the present invention, when H 2 O is used as the ashing gas, the inter-wiring insulating film is hardly damaged due to the ashing treatment. Further, when a test for examining the variation in the wiring width using an electron microscope was performed, the variation in the wiring width due to the presence or absence of the ashing process was so small that it could not be confirmed.
以上説明したように、本発明のアッシング処理によれば、平行平板型でアッシング装置を用いた場合でも、マイクロ波ダウンフローアッシング装置と同等の良質なアッシングが可能となり、特にＨ2Ｏをアッシングガスとして用いた場合に顕著に奏効することが判明した。 As described above, according to the ashing process of the present invention, even when using an ashing apparatus in the parallel plate type, it enables good ashing equivalent to the microwave down-flow ashing apparatus, in particular an ashing gas of H 2 O As a result, it was found that the effect was remarkable.
以下、本発明の諸態様を付記としてまとめて記載する。 Hereinafter, various aspects of the present invention will be collectively described as supplementary notes.
（付記１）絶縁膜の上方に有機膜が形成されており、前記有機膜を灰化して除去するアッシング処理方法であって、
前記絶縁膜は、非熱揮発的に孔形成がなされた多孔質の無機低誘電率絶縁材料からなり、
アッシング処理の少なくとも前後いずれかにおいて前記絶縁膜の一部が露出した状態となる状況下で、前記有機膜を前記アッシング処理することを特徴とするアッシング処理方法。
(Appendix 1) An ashing method in which an organic film is formed above an insulating film, and the organic film is ashed and removed.
The insulating film is made of a porous inorganic low dielectric constant insulating material in which holes are formed non-thermally volatilely,
An ashing method, wherein the ashing process is performed on the organic film in a state where a part of the insulating film is exposed at least before or after the ashing process.
（付記２）絶縁膜の上方に有機膜が形成されており、前記有機膜を灰化して除去するアッシング処理方法であって、
前記絶縁膜は、孔径及び孔形状が均一な多孔質の無機低誘電率絶縁材料からなり、
アッシング処理の少なくとも前後いずれかにおいて前記絶縁膜の一部が露出した状態となる状況下で、前記有機膜を前記アッシング処理することを特徴とするアッシング処理方法。
(Appendix 2) An ashing method in which an organic film is formed above an insulating film, and the organic film is ashed and removed.
The insulating film is made of a porous inorganic low dielectric constant insulating material having a uniform pore size and shape,
An ashing method, wherein the ashing process is performed on the organic film in a state where a part of the insulating film is exposed at least before or after the ashing process.
（付記３）水の単独ガス又は水を含有する混合ガスをアッシングガスとして用いて前記アッシング処理することを特徴とする付記１又は２に記載のアッシング処理方法。
(Additional remark 3) The ashing processing method of
（付記４）基板の上方に、孔径及び孔形状が均一な多孔質の無機低誘電率絶縁材料からなる絶縁膜を含む絶縁層を形成する工程と、
前記絶縁層上に第１のレジストパターンを形成し、当該第１のレジストパターンをマスクとして前記絶縁層を加工する工程と、
少なくとも前記第１のレジストパターンを灰化して除去する工程と
を含むことを特徴とする基板処理方法。
(Appendix 4) Forming an insulating layer including an insulating film made of a porous inorganic low dielectric constant insulating material having a uniform pore diameter and pore shape above the substrate;
Forming a first resist pattern on the insulating layer, and processing the insulating layer using the first resist pattern as a mask;
And a step of ashing and removing at least the first resist pattern.
（付記５）水の単独ガス又は水を含有する混合ガスをアッシングガスとして用いて、少なくとも前記第１のレジストパターンを灰化することを特徴とする付記４に記載の基板処理方法。
(Supplementary note 5) The substrate processing method according to
（付記６）前記第１のレジストパターンを灰化した後、前記絶縁層上に第２のレジストパターンを形成し、当該第２のレジストパターンをマスクとして前記絶縁層を加工する工程と、
少なくとも前記第２のレジストパターンを灰化して除去する工程と
を含むことを特徴とする付記４又は５に記載の基板処理方法。
(Appendix 6) After ashing the first resist pattern, forming a second resist pattern on the insulating layer, and processing the insulating layer using the second resist pattern as a mask;
And a step of removing the second resist pattern by ashing the substrate.
（付記７）水の単独ガス又は水を含有する混合ガスをアッシングガスとして用いて、少なくとも前記第２のレジストパターンを灰化することを特徴とする付記６に記載の基板処理方法。
(Supplementary note 7) The substrate processing method according to
（付記８）前記絶縁膜は、非加熱的に孔形成がなされた多孔質の無機低誘電率絶縁材料からなることを特徴とする付記４〜７のいずれか１項に記載の基板処理方法。
(Appendix 8) The substrate processing method according to any one of
１，１０１ シリコンウェーハ
２，２１，１０２ 絶縁膜
３ 層間絶縁膜
４，１０３ 配線間絶縁膜
５，２４，１０４，１１３ カバー膜
６，９，１０５ 有機反射防止膜
７，１０，１０６ レジストパターン
８ ビア孔
１１，２２ 絶縁層
１２，１０７ 配線溝
１３，１１２ 配線構造
２３，１１１ ハードマスク
２０１，２０３ 絶縁材料
２０２，２０４ ポア
1, 101
Claims (5)
前記絶縁膜は、非熱揮発的に孔形成がなされた多孔質の無機低誘電率絶縁材料からなり、
アッシング処理の少なくとも前後いずれかにおいて前記絶縁膜の一部が露出した状態となる状況下で、前記有機膜を前記アッシング処理することを特徴とするアッシング処理方法。 An organic film is formed above the insulating film, and an ashing method for ashing and removing the organic film,
The insulating film is made of a porous inorganic low dielectric constant insulating material in which holes are formed non-thermally volatilely,
An ashing method, wherein the ashing process is performed on the organic film in a state where a part of the insulating film is exposed at least before or after the ashing process.
前記絶縁膜は、孔径及び孔形状が均一な多孔質の無機低誘電率絶縁材料からなり、
アッシング処理の少なくとも前後いずれかにおいて前記絶縁膜の一部が露出した状態となる状況下で、前記有機膜を前記アッシング処理することを特徴とするアッシング処理方法。 An organic film is formed above the insulating film, and an ashing method for ashing and removing the organic film,
The insulating film is made of a porous inorganic low dielectric constant insulating material having a uniform pore size and shape,
An ashing method, wherein the ashing process is performed on the organic film in a state where a part of the insulating film is exposed at least before or after the ashing process.
前記絶縁層上に第１のレジストパターンを形成し、当該第１のレジストパターンをマスクとして前記絶縁層を加工する工程と、
少なくとも前記第１のレジストパターンを灰化して除去する工程と
を含むことを特徴とする基板処理方法。 Forming an insulating layer including an insulating film made of a porous inorganic low dielectric constant insulating material having a uniform pore diameter and pore shape above the substrate;
Forming a first resist pattern on the insulating layer, and processing the insulating layer using the first resist pattern as a mask;
And a step of ashing and removing at least the first resist pattern.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004216387A JP2006041054A (en) | 2004-07-23 | 2004-07-23 | Ashing processing method and substrate processing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004216387A JP2006041054A (en) | 2004-07-23 | 2004-07-23 | Ashing processing method and substrate processing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006041054A true JP2006041054A (en) | 2006-02-09 |
Family
ID=35905751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004216387A Withdrawn JP2006041054A (en) | 2004-07-23 | 2004-07-23 | Ashing processing method and substrate processing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006041054A (en) |
-
2004
- 2004-07-23 JP JP2004216387A patent/JP2006041054A/en not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9299603B2 (en) | Air gap formation by damascene process | |
| US7470616B1 (en) | Damascene wiring fabrication methods incorporating dielectric cap etch process with hard mask retention | |
| US7015133B2 (en) | Dual damascene structure formed of low-k dielectric materials | |
| US20020182874A1 (en) | Method for forming hybrid low-k film stack to avoid thermal stress effect | |
| JP4194508B2 (en) | Manufacturing method of semiconductor device | |
| JP2003023069A (en) | Metal wiring layer formation method for semiconductor element | |
| JP2006352124A (en) | Method of manufacturing semiconductor device and structure thereof | |
| JP3193335B2 (en) | Method for manufacturing semiconductor device | |
| JP2006128543A (en) | Method for manufacturing electronic device | |
| US7217663B2 (en) | Via hole and trench structures and fabrication methods thereof and dual damascene structures and fabrication methods thereof | |
| JP2001223269A (en) | Semiconductor device and manufacturing method therefor | |
| KR100571417B1 (en) | Dual damascene wiring of semiconductor device and manufacturing method thereof | |
| US6265307B1 (en) | Fabrication method for a dual damascene structure | |
| TWI690003B (en) | Method for forming a dual damascene interconnect structure | |
| JP3781729B2 (en) | Manufacturing method of semiconductor device | |
| JP2004289155A (en) | Barc etching containing selective etching chemicals and high polymeric gas for control of cd | |
| JP4523351B2 (en) | Manufacturing method of semiconductor device | |
| US6524944B1 (en) | Low k ILD process by removable ILD | |
| US7192880B2 (en) | Method for line etch roughness (LER) reduction for low-k interconnect damascene trench etching | |
| JP3657576B2 (en) | Manufacturing method of semiconductor device | |
| US6524962B2 (en) | Method for forming dual-damascene interconnect structure | |
| US20090163020A1 (en) | Method for Manufacturing Semiconductor Device | |
| US7015589B2 (en) | Semiconductor device having low-k dielectric film in pad region | |
| JP2001168192A (en) | Method of manufacturing semiconductor device | |
| JP2001345380A (en) | Semiconductor device and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20071002 |