JP2006020427A - System control method and control system - Google Patents

System control method and control system Download PDF

Info

Publication number
JP2006020427A
JP2006020427A JP2004196147A JP2004196147A JP2006020427A JP 2006020427 A JP2006020427 A JP 2006020427A JP 2004196147 A JP2004196147 A JP 2004196147A JP 2004196147 A JP2004196147 A JP 2004196147A JP 2006020427 A JP2006020427 A JP 2006020427A
Authority
JP
Japan
Prior art keywords
capacitor
power supply
control
data
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004196147A
Other languages
Japanese (ja)
Inventor
Toshiyuki Amagasa
俊之 天笠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsuba Corp
Original Assignee
Mitsuba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsuba Corp filed Critical Mitsuba Corp
Priority to JP2004196147A priority Critical patent/JP2006020427A/en
Publication of JP2006020427A publication Critical patent/JP2006020427A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Control Of Direct Current Motors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To prevent the breakage of existing data in the case where power abnormality occurs under low voltage. <P>SOLUTION: A control system, which acquires control data on a motor 1 and stores these data in an EEPROM 9, is provided with a voltage detecting circuit 11, which detects the voltage of power supplied to the control system. When abnormality is detected in a battery 4 by the voltage detecting circuit 11, this control system closes a relay 3 for prevention of reverse connection and connects a capacitor C2 provided in a H bridge circuit 2 for ripple absorption with a regulator 8. At occurrence of abnormality in the power source, power is supplied to a CPU5 also from a capacitor C2 in addition to a capacitor 1. Hereby, this can elongate the data write time, using the existing capacitor C2, and the data write time at occurrence of power abnormality is secured, and the existing data are protected. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、各種制御システムの制御方法に関し、特に、動作時に取得したデータを記憶素子等に書き込みつつ各種装置を駆動制御するシステムにおけるデータ保護技術に関する。   The present invention relates to a control method for various control systems, and more particularly to a data protection technique in a system that drives and controls various devices while writing data acquired during operation to a storage element or the like.

従来より、動作時に取得したデータをEEPROMやフラッシュマイコンのROM領域などの記憶素子に書き込み、それに基づいてモータ等の動作を制御するシステムが知られている。例えば、自動車用ワイパ装置においても、ワイパブレードの位置や動作速度、動作回数等のデータを随時取得し、リアルタイムでワイパブレードの動作制御を行うシステムが開発され、それを搭載した自動車も上市されている。   Conventionally, a system is known in which data acquired during operation is written into a storage element such as an EEPROM or a ROM area of a flash microcomputer, and the operation of a motor or the like is controlled based on the data. For example, in a wiper device for an automobile, a system for acquiring the wiper blade position, operation speed, operation frequency, etc., as needed, and controlling the operation of the wiper blade in real time has been developed. Yes.

図5は、このようなワイパ装置の制御システムの構成を示す説明図である。ワイパ装置はモータ51によって駆動され、モータ51の正逆転によりワイパブレードがフロントガラス上にて往復動する。図5に示すように、モータ51は、FET1〜4を用いたHブリッジ回路52に接続されている。Hブリッジ回路52は、逆接続防止用のリレー53を介してバッテリ54と接続されている。リレー53は、CPU55に接続された駆動回路56によって制御される。   FIG. 5 is an explanatory diagram showing the configuration of such a wiper device control system. The wiper device is driven by a motor 51, and the wiper blade reciprocates on the windshield by forward and reverse rotation of the motor 51. As shown in FIG. 5, the motor 51 is connected to an H bridge circuit 52 using FETs 1 to 4. The H bridge circuit 52 is connected to the battery 54 via a relay 53 for preventing reverse connection. The relay 53 is controlled by a drive circuit 56 connected to the CPU 55.

Hブリッジ回路52の各FET1〜4は駆動回路57によって制御される。駆動回路57もまたCPU55に接続されており、CPU55の指令の下、FET1〜4を適宜ON/OFFさせてモータ51を正逆転させる。Hブリッジ回路52にはさらに、リップル吸収用のコンデンサC2が取り付けられている。コンデンサC2の一端側は、Hブリッジ回路52とバッテリ54との接続点に接続され、他端側は接地されている。   The FETs 1 to 4 of the H bridge circuit 52 are controlled by a drive circuit 57. The drive circuit 57 is also connected to the CPU 55, and under the instruction of the CPU 55, the FETs 1 to 4 are appropriately turned on / off to rotate the motor 51 forward and backward. The H bridge circuit 52 is further provided with a ripple absorbing capacitor C2. One end side of the capacitor C2 is connected to a connection point between the H bridge circuit 52 and the battery 54, and the other end side is grounded.

CPU55はレギュレータ58と接続されており、レギュレータ58によって電源Vccから電力が供給される。レギュレータ58はダイオードD1を介してバッテリ54と接続されている。レギュレータ58とダイオードD1の間には、他端側が接地されたコンデンサC1が接続されている。CPU55にはまた、EEPROM59が接続されている。EEPROM59にはワイパ装置の制御に必要な各種制御データ(例えば、ワイパブレードの位置や動作速度、動作回数等)が随時格納される。
特開2000-184780号公報
The CPU 55 is connected to a regulator 58, and power is supplied from the power source Vcc by the regulator 58. The regulator 58 is connected to the battery 54 via the diode D1. A capacitor C1 whose other end is grounded is connected between the regulator 58 and the diode D1. An EEPROM 59 is also connected to the CPU 55. The EEPROM 59 stores various control data (for example, wiper blade position, operation speed, number of operations, etc.) necessary for controlling the wiper device.
JP 2000-184780 A

ところが、先のシステムでは、CPU55がEEPROM59にデータを書き込んでいる間に、コネクタ外れ等によって突然に電源異常が発生すると、新しいデータが書き込めないばかりか、EEPROM59内の従前のデータを破壊してしまうおそれがある。このため、図5のような制御システムでは、かかる電源異常の場合には、バックアップ用のコンデンサC1の容量を用いてデータ書込時間を確保し、データの保全が図られている。   However, in the previous system, if a power failure occurs suddenly due to disconnection of the connector while the CPU 55 is writing data to the EEPROM 59, new data cannot be written or the previous data in the EEPROM 59 is destroyed. There is a fear. For this reason, in the control system as shown in FIG. 5, in the case of such a power supply abnormality, the data write time is secured by using the capacity of the backup capacitor C1, and the data is maintained.

一方、CPU55やレギュレータ58は、電圧低下によりリセットされたり、出力停止状態となったりする。このため、供給電圧がリセット等の閾値であるV0以下となる前にデータ書き込みを終える必要がある。図5は、図5の制御システムにおける電源異常時の電源電圧の時間変化とデータ書込時間との関係を示す説明図である。図5に示したように、電源電圧が12Vの場合は、コンデンサC1の放電特性により、CPU55に供給される電圧は実線のように変化する。この場合には、電源異常発生から電圧がV0以下となるまでの時間TV(以下、この時間は電圧低下時間TVと略記する)はT1となり、これはデータ書き込みに必要な時間TD(以下、この時間はデータ書込時間TDと略記する)を超えている。従って、異常発生後にデータ書込時間TDが確保され、従前のデータを破壊することなくデータの更新が行われる。 On the other hand, the CPU 55 and the regulator 58 are reset due to a voltage drop or are in an output stop state. For this reason, it is necessary to finish data writing before the supply voltage falls below V 0 which is a threshold value for resetting or the like. FIG. 5 is an explanatory diagram showing the relationship between the time change of the power supply voltage and the data writing time when the power supply is abnormal in the control system of FIG. As shown in FIG. 5, when the power supply voltage is 12 V, the voltage supplied to the CPU 55 changes as indicated by a solid line due to the discharge characteristics of the capacitor C1. In this case, a time TV (hereinafter, this time is abbreviated as a voltage drop time TV) from when the power supply abnormality occurs until the voltage becomes V 0 or less is T 1 , which is a time TD (hereinafter referred to as “data writing time”). This time exceeds the data writing time TD). Therefore, the data writing time TD is ensured after the occurrence of the abnormality, and the data is updated without destroying the previous data.

これに対し、電源電圧が9Vに低下している場合は、CPU55に供給される電圧は一点鎖線のように変化する。この場合には、電圧低下時間TVはT2となりデータ書込時間TDよりも短くなる。従って、データ書き込みのための時間が確保されず、データを更新できないばかりか、従前のデータを破壊するおそれもある。この場合、コンデンサC1の容量を大きくすれば、その分、電圧低下時間TVを長くでき、電源電圧の低下にも対応できる。しかしながら、そのためには大容量のコンデンサが必要となり、コストや回路スペースなどの面から限界があり、電源電圧の低下に際限なく対応することは困難である。 On the other hand, when the power supply voltage is lowered to 9V, the voltage supplied to the CPU 55 changes like a one-dot chain line. In this case, the voltage drop time TV is shorter than T 2 next data write time TD. Therefore, the time for writing data is not secured, and not only the data cannot be updated, but also the previous data may be destroyed. In this case, if the capacitance of the capacitor C1 is increased, the voltage drop time TV can be extended correspondingly, and the power supply voltage can be reduced. However, this requires a large-capacity capacitor, which is limited in terms of cost, circuit space, and the like, and it is difficult to cope with a decrease in power supply voltage without limit.

本発明の目的は、低電圧下にて電源異常が発生した場合における既存データの破壊を防止することにある。   An object of the present invention is to prevent the destruction of existing data when a power supply abnormality occurs under a low voltage.

本発明のシステム制御方法は、制御対象に関するデータを取得し該データを記憶手段に格納する制御手段と、前記制御手段に対し電力を供給する電源と、前記電源から前記制御手段に対して印加される電源電圧を検出する電圧検出手段と、前記電源と前記制御手段との間に接続された第1コンデンサと、前記制御対象に接続された第2コンデンサとを有してなる制御システムの制御方法であって、前記電圧検出手段によって前記電源に異常が検出されたとき、前記第1コンデンサ及び前記第2コンデンサによって前記制御手段に対し電力供給を行うことを特徴とする。   The system control method of the present invention includes a control unit that acquires data relating to a control target and stores the data in a storage unit, a power source that supplies power to the control unit, and a power source that is applied from the power source to the control unit. A control method for a control system, comprising: voltage detection means for detecting a power supply voltage, a first capacitor connected between the power supply and the control means, and a second capacitor connected to the control target. And when abnormality is detected in the power supply by the voltage detection means, power is supplied to the control means by the first capacitor and the second capacitor.

本発明にあっては、電源異常発生時に、第1コンデンサのみならず、制御対象に接続された第2コンデンサからも制御手段に電力が供給されるので、バックアップ用の容量が容量が増大し、データ書込時間が増加する。また、第1コンデンサの容量を増やしたり、コンデンサ数を増加させたりすることなく、バックアップコンデンサ容量が増大する。   In the present invention, when power supply abnormality occurs, power is supplied not only to the first capacitor but also from the second capacitor connected to the controlled object, so that the capacity for backup increases, Data writing time increases. Further, the backup capacitor capacity increases without increasing the capacity of the first capacitor or increasing the number of capacitors.

前記システム制御方法において、前記電源と前記制御対象との間にスイッチ手段を設け、前記電源に異常が発生したとき、前記スイッチ手段を閉じて前記第2コンデンサから前記制御手段に対し電力供給を行うようにしても良い。この場合、前記電源から前記制御システムに対し印加される電源電圧を検出する電圧検出手段を設け、前記電圧検出手段にて前記電源電圧の低下が検出されたとき、前記スイッチ手段を閉じるようにしても良い。   In the system control method, a switch unit is provided between the power source and the control target, and when an abnormality occurs in the power source, the switch unit is closed and power is supplied from the second capacitor to the control unit. You may do it. In this case, voltage detection means for detecting a power supply voltage applied from the power supply to the control system is provided, and the switch means is closed when a drop in the power supply voltage is detected by the voltage detection means. Also good.

前記システム制御方法において、モータを前記制御対象とし、前記モータの駆動回路におけるリップル吸収用に前記第2コンデンサを配設しても良い。また、前記システム制御方法において、前記スイッチ手段が、前記電源と前記モータ駆動回路との間が逆極性にて接続されたとき両者間の電気的接続を遮断する逆接続防止手段であっても良い。   In the system control method, a motor may be the control target, and the second capacitor may be disposed for ripple absorption in the motor drive circuit. In the system control method, the switch unit may be a reverse connection prevention unit that cuts off an electrical connection between the power source and the motor drive circuit when they are connected in reverse polarity. .

また、前記システム制御方法において、前記モータを車両用電装部品として車両に組み込んでも良い。当該モータを車両用電装品の制御回路付モータとして使用した場合、新たにバックアップ用コンデンサを設ける必要がなくなり、モータを大型化しなくとも済むため、車両内の限られたスペースに収納される車両用電装部品の軽量化・小型化を図ることができる。   In the system control method, the motor may be incorporated in a vehicle as a vehicle electrical component. When the motor is used as a motor with a control circuit for a vehicle electrical component, there is no need to newly provide a backup capacitor, and the motor does not need to be enlarged, so that the vehicle can be stored in a limited space in the vehicle. Electrical components can be reduced in weight and size.

本発明の制御システムは、制御対象に関するデータを取得し該データを記憶手段に格納する制御手段と、前記制御手段に対し電力を供給する電源と、前記電源から前記制御システムに対し印加される電源電圧を検出する電圧検出手段と、前記電源に接続され、前記電源に異常が発生したとき、前記制御手段に対し電力供給が可能な第1コンデンサと、前記制御対象に接続された第2コンデンサと、前記制御手段に接続され、前記電圧検出手段によって前記電源の異常が検出されたとき、第2コンデンサから前記制御手段に対する電力供給を可能とするスイッチ手段とを有すること特徴とする。   The control system of the present invention includes a control unit that acquires data relating to a control target and stores the data in a storage unit, a power source that supplies power to the control unit, and a power source that is applied from the power source to the control system A voltage detecting means for detecting a voltage; a first capacitor connected to the power supply; capable of supplying power to the control means when an abnormality occurs in the power supply; and a second capacitor connected to the control object And a switch means connected to the control means and capable of supplying power to the control means from a second capacitor when an abnormality of the power source is detected by the voltage detection means.

本発明にあっては、電源が異常が検出されると、制御手段によってスイッチ手段が制御され、第2コンデンサから制御手段に対する電力供給が可能となる。すなわち、電源異常発生時には、第1コンデンサのみならず、制御対象に接続された第2コンデンサからも制御手段に電力が供給可能となる。このため、電源異常発生時におけるバックアップ用の容量が増大し、データ書込時間が増加する。また、第1コンデンサの容量を増やしたり、コンデンサ数を増加させたりすることなく、バックアップコンデンサ容量が増大する。   In the present invention, when an abnormality is detected in the power supply, the switch means is controlled by the control means, and power can be supplied from the second capacitor to the control means. That is, when a power supply abnormality occurs, power can be supplied to the control means not only from the first capacitor but also from the second capacitor connected to the controlled object. For this reason, the capacity for backup when a power supply abnormality occurs increases, and the data writing time increases. Further, the backup capacitor capacity increases without increasing the capacity of the first capacitor or increasing the number of capacitors.

本発明のシステム制御方法によれば、電源に異常が発生したとき、電源に接続された第1コンデンサと制御対象に接続された第2コンデンサによって制御手段に対し電力供給を行うようにしたので、電源異常発生時におけるバックアップコンデンサ容量が増大し、データ書込時間を延長することが可能となる。従って、電源異常発生に際しデータ書込時間が確保されるので、従前のデータの破壊が未然に防止され、既存データの保護を図ることが可能となる。また、第1コンデンサの容量を増やしたり、コンデンサ数を増加させたりすることなく、バックアップ用の容量を増加させることができ、コストや回路スペースを増大させることなく、データ信頼性の向上を図ることが可能となる。   According to the system control method of the present invention, when an abnormality occurs in the power supply, power is supplied to the control means by the first capacitor connected to the power supply and the second capacitor connected to the control target. When the power supply abnormality occurs, the backup capacitor capacity increases, and the data writing time can be extended. Therefore, since the data writing time is secured when the power supply abnormality occurs, the previous data is prevented from being destroyed and the existing data can be protected. Further, the capacity for backup can be increased without increasing the capacity of the first capacitor or the number of capacitors, and the data reliability can be improved without increasing the cost and circuit space. Is possible.

本発明の制御システムによれば、電源の異常が検出されたとき、制御対象に接続された第2コンデンサから制御手段に対する電力供給を可能とするスイッチ手段を設けたので、電源に異常が発生したとき、第1コンデンサのみならず、第2コンデンサからも制御手段に電力が供給され、電源異常発生時におけるバックアップコンデンサ容量が増大し、データ書込時間を延長することが可能となる。従って、電源異常発生に際しデータ書込時間が確保されるので、従前のデータの破壊が未然に防止され、既存データの保護を図ることが可能となる。また、第1コンデンサの容量を増やしたり、コンデンサ数を増加させたりすることなく、バックアップ用の容量を増加させることができ、コストや回路スペースを増大させることなく、データ信頼性の向上を図ることが可能となる。   According to the control system of the present invention, when a power supply abnormality is detected, the switch means that enables power supply to the control means from the second capacitor connected to the controlled object is provided, so that an abnormality has occurred in the power supply. When power is supplied not only to the first capacitor but also from the second capacitor to the control means, the capacity of the backup capacitor when the power supply abnormality occurs increases and the data writing time can be extended. Therefore, since the data writing time is secured when the power supply abnormality occurs, the previous data is prevented from being destroyed and the existing data can be protected. In addition, the capacity for backup can be increased without increasing the capacity of the first capacitor or the number of capacitors, and the data reliability can be improved without increasing cost and circuit space. Is possible.

以下、本発明の実施例を図面に基づいて詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

図1は本発明の実施例1であるデータ保護方法が適用される制御システムの構成を示す説明図である。図1の制御システムはモータ1を制御対象としており、例えばワイパ装置の駆動制御に使用される。モータ1は図示しないリンク機構等を介してワイパブレードと接続されており、モータ1の正逆転によりワイパブレードがフロントガラス上にて往復払拭動作を行う。   FIG. 1 is an explanatory diagram showing the configuration of a control system to which the data protection method according to the first embodiment of the present invention is applied. The control system of FIG. 1 uses a motor 1 as a control target, and is used for driving control of a wiper device, for example. The motor 1 is connected to a wiper blade via a link mechanism or the like (not shown), and the wiper blade performs a reciprocating wiping operation on the windshield by forward / reverse rotation of the motor 1.

モータ1は、FET1〜4を用いたHブリッジ回路2に接続されている。Hブリッジ回路2は、逆接続防止用のリレー3を介してバッテリ(電源)4と接続されている。リレー3はCPU(制御手段)5に接続された駆動回路6によって制御され、通常はオープン状態となっている。リレー3は、バッテリ4が正しく接続されている場合は、モータ1の駆動指令に伴ってクローズされ、Hブリッジ回路2とバッテリ4が電気的に接続される。   The motor 1 is connected to an H bridge circuit 2 using FETs 1 to 4. The H bridge circuit 2 is connected to a battery (power source) 4 via a relay 3 for preventing reverse connection. The relay 3 is controlled by a drive circuit 6 connected to a CPU (control means) 5 and is normally in an open state. When the battery 4 is correctly connected, the relay 3 is closed in accordance with the drive command of the motor 1, and the H bridge circuit 2 and the battery 4 are electrically connected.

Hブリッジ回路2の各FET1〜4は駆動回路7によって制御される。駆動回路7もまたCPU5に接続されており、CPU5の指令の下、FET1〜4を適宜ON/OFFさせてモータ1を正逆転させる。Hブリッジ回路2にはさらに、リップル吸収用のコンデンサC2が取り付けられている。コンデンサC2の一端側は、Hブリッジ回路2とバッテリ4との接続点に接続され、他端側は接地されている。   The FETs 1 to 4 of the H bridge circuit 2 are controlled by the drive circuit 7. The drive circuit 7 is also connected to the CPU 5, and under the command of the CPU 5, the FETs 1 to 4 are appropriately turned on / off to rotate the motor 1 forward and backward. The H bridge circuit 2 is further provided with a ripple absorbing capacitor C2. One end side of the capacitor C2 is connected to a connection point between the H bridge circuit 2 and the battery 4, and the other end side is grounded.

CPU5はレギュレータ8と接続されており、レギュレータ8によって電源Vccから電力が供給される。レギュレータ8はダイオードD1を介してバッテリ4と接続されている。レギュレータ8とダイオードD1の間には、他端側が接地されたコンデンサ(コンデンサ)C1が接続されている。レギュレータ8にはこれと並列に電圧検出回路11(電圧検出手段)が配設されており、バッテリ4からレギュレータ8に対して印加される電圧値を検出できるようになっている。CPU5にはまた、EEPROM(記憶手段)9が接続されている。EEPROM9にはワイパ装置の制御に必要な各種データが随時格納される。   The CPU 5 is connected to the regulator 8, and power is supplied from the power source Vcc by the regulator 8. The regulator 8 is connected to the battery 4 via the diode D1. A capacitor C1 having the other end grounded is connected between the regulator 8 and the diode D1. A voltage detection circuit 11 (voltage detection means) is arranged in parallel with the regulator 8 so that a voltage value applied from the battery 4 to the regulator 8 can be detected. An EEPROM (storage means) 9 is also connected to the CPU 5. The EEPROM 9 stores various data necessary for controlling the wiper device as needed.

このような制御システムでは、前述のように、電源電圧値が低くなるとコンデンサC1に蓄えられる電荷も小さくなる。このため、電源異常発生時における電圧低下時間TVが短くなり、データ書込時間が確保できず既存データを破壊するおそれがある。コンデンサC1の容量を大きくすれば電圧低下時間TVを延ばすことも可能ではあるが、コストや回路スペース等の問題によりそれも容易ではない。   In such a control system, as described above, the charge stored in the capacitor C1 decreases as the power supply voltage value decreases. For this reason, the voltage drop time TV when the power supply abnormality occurs is shortened, and the data writing time cannot be secured, so that existing data may be destroyed. If the capacitance of the capacitor C1 is increased, the voltage drop time TV can be extended, but this is not easy due to problems such as cost and circuit space.

一方、改めて図1のシステムを見ると、バックアップコンデンサC1とは別にコンデンサC2がシステム内に設けられている。コンデンサC2はモータ動作時のリップル吸収用に設けられており、電源異常が発生しモータ1が停止すると、コンデンサC2に蓄えられた電荷はその後自然放電される。従って、この自然放電されてしまうコンデンサC2の電荷をバックアップ用に使用できれば、電圧低下時間TVを引き延ばすことができる。   On the other hand, looking back at the system of FIG. 1, a capacitor C2 is provided in the system separately from the backup capacitor C1. Capacitor C2 is provided to absorb ripples during motor operation, and when the power supply abnormality occurs and motor 1 stops, the charge stored in capacitor C2 is then spontaneously discharged. Therefore, if the charge of the capacitor C2 that is naturally discharged can be used for backup, the voltage drop time TV can be extended.

そこで、当該制御システムでは、電源異常発生が検出されると、C1に加えてC2からもCPU5に電力を供給し電圧低下時間TVの延長を図っている。図2は図1の制御システムにおける電源異常発生時の電源電圧の時間変化とデータ書込時間との関係を示す説明図である。ここでは、電源電圧は電圧検出回路11によって常時モニタされており、CPU5は、電圧低下により電源異常を検知すると、逆接続保護回路である駆動回路6を用いてリレー3のクローズ状態を維持する。これにより、電源異常発生時にコンデンサC2がレギュレータ8側と短絡される。   Therefore, in the control system, when a power supply abnormality is detected, power is supplied to the CPU 5 from C2 in addition to C1, thereby extending the voltage drop time TV. FIG. 2 is an explanatory diagram showing the relationship between the time change of the power supply voltage and the data writing time when a power supply abnormality occurs in the control system of FIG. Here, the power supply voltage is constantly monitored by the voltage detection circuit 11, and when the CPU 5 detects a power supply abnormality due to a voltage drop, the CPU 5 maintains the closed state of the relay 3 using the drive circuit 6 which is a reverse connection protection circuit. Thereby, the capacitor C2 is short-circuited to the regulator 8 side when a power supply abnormality occurs.

電源電圧が低下すると、それに伴い、コンデンサC1,C2から電荷が放電される。図2に示すように、一点鎖線にて示したC1のみの場合の放電特性に比して、C1+C2の場合は実線にて示すように電圧低下が緩やかとなり、電圧低下時間TVも長くなる。つまり、図5に示すように、C1のみのバックアップでは、電源電圧が9Vの場合は電圧低下時間TVがT2となりデータ書込時間TDよりも短くなるのに対し、C1+C2によるバックアップではTVはT3となりデータ書込時間TDよりも長くなる(T3>TD)。従って、電源異常発生時に十分なデータ書込時間TDが確保され、データ書き込み動作中にCPU5が機能停止する事態を回避でき、既存データの破壊が未然に防止され、データの信頼性が確保される。 When the power supply voltage decreases, the electric charges are discharged from the capacitors C1 and C2. As shown in FIG. 2, compared with the discharge characteristic in the case of only C1 indicated by the alternate long and short dash line, in the case of C1 + C2, the voltage decrease becomes gentle and the voltage decrease time TV becomes longer as indicated by the solid line. That is, as shown in FIG. 5, the C1-only backup, if the supply voltage is 9V whereas the voltage drop time TV shorter than T 2 next data write time TD, the TV in the backup with C1 + C2 T 3 and becomes longer than the data writing time TD (T 3 > TD). Therefore, a sufficient data writing time TD is ensured when a power failure occurs, a situation where the CPU 5 stops functioning during the data writing operation can be avoided, destruction of existing data is prevented, and data reliability is ensured. .

また、当該制御方法では、従来より回路中にあるリップル吸収用のコンデンサをバックアップ用に流用するので、コンデンサC1の容量を増やしたり、コンデンサ数を増加させたりすることなく、バックアップ用の容量を事実上増加させることができる。従って、コストや回路スペースを増大させることなく、バックアップコンデンサ容量を稼ぐことが可能となる。   In addition, in this control method, since the capacitor for absorbing ripple existing in the circuit is used for backup, the capacity for backup is actually increased without increasing the capacity of the capacitor C1 or increasing the number of capacitors. Can be increased above. Therefore, it is possible to earn a backup capacitor capacity without increasing cost and circuit space.

次に、本発明の実施例2として、検出された電源電圧値によって、C1のみによるバックアップとC1+C2によるバックアップとを使い分ける制御形態について説明する。図5に示すように、電源電圧が12Vの場合、C1のみによるバックアップでもTV>TDとなり、データ書込時間を確保できる。すなわち、電源電圧値がある程度高ければ、C2によるバックアップを行うことなくデータ書込時間は確保可能である。   Next, as a second embodiment of the present invention, a description will be given of a control mode in which backup using only C1 and backup using C1 + C2 are selectively used according to the detected power supply voltage value. As shown in FIG. 5, when the power supply voltage is 12 V, TV> TD is satisfied even with backup using only C1, and the data writing time can be secured. That is, if the power supply voltage value is high to some extent, the data writing time can be secured without performing backup by C2.

そこで、電圧検出回路11によって検出された電源電圧値によって、コンデンサC2の使用の有無を判断し、C1のみではデータ書込時間が不足する場合のみC2によるバックアップを行うようにしても良い。例えば、電源電圧が10.5V未満となると、TV<TDとなる可能性がある場合には、10.5Vを閾値VSとして設定し、C2の使用の有無を決定する。すなわち、電源電圧値が10.5V(VS)以上の場合には、リレー3はオープン状態としC2によるバックアップは行わない。これに対し、電源電圧値が10.5V(VS)未満となった場合には、リレー3をクローズさせてC2によるバックアップを併用する。   Therefore, it is possible to determine whether or not the capacitor C2 is used based on the power supply voltage value detected by the voltage detection circuit 11, and to perform backup using C2 only when the data writing time is insufficient with only C1. For example, when there is a possibility that TV <TD when the power supply voltage is less than 10.5 V, 10.5 V is set as the threshold value VS, and whether or not C2 is used is determined. That is, when the power supply voltage value is 10.5 V (VS) or more, the relay 3 is in an open state and backup by C2 is not performed. On the other hand, when the power supply voltage value becomes less than 10.5 V (VS), the relay 3 is closed and the backup by C2 is used together.

一方、データ書込時間TDはデータの量によって変化する。例えば、ワイパ装置の場合では、ワイパブレードが動作中には速度データと位置データが含まれるが、停止時には位置データのみであり、両者にはデータ量に差が生じ書込時間も相違する。データ書込時間はデータ量が小さければ短くなり、データ量が少なければ電源電圧が低い場合でもデータ書込時間を確保できる可能性がある。そこで、記憶すべきデータの量に応じてバックアップ形態を変化させ、電源異常が発生した場合、その時点で記憶すべきデータの量からデータ書込時間TDを予測し、それに応じてC1とC1+C2を使い分けても良い。   On the other hand, the data writing time TD varies depending on the amount of data. For example, in the case of a wiper device, speed data and position data are included when the wiper blade is operating, but only position data is included when the wiper blade is stopped, and there is a difference in the data amount between them, and writing time is also different. If the data amount is small, the data writing time becomes short. If the data amount is small, there is a possibility that the data writing time can be secured even when the power supply voltage is low. Therefore, the backup mode is changed according to the amount of data to be stored, and if a power supply abnormality occurs, the data writing time TD is predicted from the amount of data to be stored at that time, and C1 and C1 + C2 are set accordingly. You can use them properly.

図3は、実施例3の場合におけるCPU5の電源異常発生時のデータ書込処理に関する機能ブロック図である。図3に示すように、CPU5にはまず、電圧検出回路11に接続され、現在の電圧から電圧低下時間TVを算出する電圧低下時間算出部(電圧低下時間算出手段)12が設けられている。電圧低下時間算出部12では、電源電圧に基づき、電源異常発生から電圧がV0以下となるまでの時間を示す電圧低下時間TVKを算出する。CPU5にはROM16が設けられており、検出電圧値に対応した電圧低下時間TVKがマップ化されて格納されている。CPU5は、電圧検出回路11にて検出された電源電圧に基づいて前記マップを参照し、電圧低下時間TVKを算出する。 FIG. 3 is a functional block diagram relating to the data writing process when the power supply abnormality of the CPU 5 occurs in the third embodiment. As shown in FIG. 3, the CPU 5 is first provided with a voltage reduction time calculation unit (voltage reduction time calculation means) 12 that is connected to the voltage detection circuit 11 and calculates the voltage reduction time TV from the current voltage. Based on the power supply voltage, the voltage drop time calculation unit 12 calculates a voltage drop time TV K indicating a time from when the power supply abnormality occurs until the voltage becomes V 0 or less. The CPU 5 is provided with a ROM 16 and stores a voltage drop time TV K corresponding to the detected voltage value in a mapped manner. CPU5 is referring to the map based on the detected power supply voltage by the voltage detection circuit 11, calculates the voltage drop time TV K.

CPU5にはまた、電源異常発生に際し、現在のデータをEEPROM9に書き込むために要する時間を示すデータ書込予測時間TDPを算出するデータ書込時間算出部(データ書込時間算出手段)13が設けられている。ROM16には、データ量とデータ書込予測時間TDPとの関係を示すマップ化も格納されており、データ書込時間算出部13は、ワイパブレードの位置や動作速度、動作回数等の各種制御データの量に応じて前記マップを参照し、データ書込予測時間TDPを算出する。 The CPU 5 is also provided with a data write time calculation unit (data write time calculation means) 13 for calculating a data write predicted time TD P indicating a time required for writing the current data to the EEPROM 9 when a power supply abnormality occurs. It has been. The ROM 16 also stores a mapping indicating the relationship between the data amount and the data writing prediction time TD P. The data writing time calculation unit 13 performs various controls such as the position of the wiper blade, the operation speed, and the number of operations. The data writing prediction time TD P is calculated by referring to the map according to the amount of data.

算出された電圧低下時間TVKとデータ書込予測時間TDPは、CPU5内に設けられた比較部(比較手段)14にて比較される。この際、TVK>TDPの場合には、C1のみによるバックアップにて従前データを壊すことなくデータ更新可能である。これに対し、TVK<TDPの場合は、C1のみによるバックアップではデータ書込時間が不足し、データ更新を行えず従前データをも破壊するおそれがある。そこで、比較部14では、TVKとTDPを比較し、TVK<TDPの場合はリレー3をクローズさせてC2によるバックアップを併用する。 The calculated voltage drop time TV K and the estimated data write time TD P are compared by a comparison unit (comparison means) 14 provided in the CPU 5. At this time, if TV K > TD P , the data can be updated without destroying the previous data by backup using only C1. On the other hand, in the case of TV K <TD P , the data writing time is insufficient in the backup using only C1, and there is a possibility that the data cannot be updated and the previous data is destroyed. Therefore, the comparison unit 14 compares TV K and TD P , and when TV K <TD P , the relay 3 is closed and the backup by C2 is used together.

このように、実施例3の制御方式では、データ量に応じてデータ書込時間を予測し、それに基づいてバックアップ形態を決定しているので、よりデータの実態に即したデータ書込制御が可能となる。   As described above, in the control method according to the third embodiment, the data writing time is predicted according to the data amount, and the backup mode is determined based on the data writing time. It becomes.

また、前述の電圧値と電圧低下時間TVKとの関係を示すマップを使用し、実施例2で述べた閾値VSの値を変化させても良い。ここではまず、データ書込時間算出部13を使用し、データ量からデータ書込予測時間TDPを求める。次に、電圧低下時間TVKのマップを参照し、求めたTDPを超える電圧低下時間TVKを有する電圧値をマップから算出して閾値VSKとする。そして、検出電圧値VKと閾値VSKとを比較し、VKがVSK以上の場合(VK≧VSK)にはC1のみを使用する。逆に、VK<VSKの場合には、リレー3をクローズさせてC2によるバックアップを併用する。 Further, using a map showing the relationship between the voltage value and the voltage drop time TV K described above, it may change the value of the threshold VS as described in Example 2. Here, first, the data writing time calculation unit 13 is used, and the data writing predicted time TD P is obtained from the data amount. Next, referring to a map of the voltage drop time TV K, a voltage value having a voltage drop time TV K exceeding TD P obtained by calculating from the map as the threshold VS K. Then, the detected voltage value V K is compared with the threshold value VS K, and when V K is equal to or higher than VS K (V K ≧ VS K ), only C1 is used. Conversely, if V K <VS K , the relay 3 is closed and the backup by C2 is used together.

本発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、前述の実施例では、本発明をワイパ装置の制御システムに適用した例を示したが、その適用対象はワイパ装置には限定されず、システム動作中に取得したデータを記憶素子等に書き込むシステムに広く適用可能である。また、制御対象もモータには限定されず、他の電動装置の制御システムに広く適用可能である。さらに、前述の実施例では、取得データをEEPROM9に書き込む構成を示したが、例えばフラッシュマイコンのROM領域など、EEPROM9以外の記憶素子にデータを書き込む構成であっても良い。
It goes without saying that the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the scope of the invention.
For example, in the above-described embodiment, the example in which the present invention is applied to the control system of the wiper apparatus has been described. However, the application target is not limited to the wiper apparatus, and data acquired during the system operation is written in the storage element or the like. Widely applicable to the system. The object to be controlled is not limited to a motor, and can be widely applied to control systems for other electric devices. Furthermore, in the above-described embodiment, the configuration in which the acquired data is written in the EEPROM 9 is shown. However, for example, the configuration may be such that the data is written in a storage element other than the EEPROM 9 such as a ROM area of a flash microcomputer.

また、前述の実施例では、コンデンサがC1以外に1個だけ設けられているシステムを例にとって本発明の制御方法を説明したが、C1以外に2個以上のコンデンサが使用されているシステムに本発明を適用することも可能である。この場合、C1以外の複数のコンデンサが第2コンデンサとなり、電源異常発生時にバックアップコンデンサとして使用される。なお、データ量に応じて、複数の第2コンデンサを適宜選択してその使用個数を調整しても良い。   In the above-described embodiment, the control method of the present invention has been described by taking as an example a system in which only one capacitor is provided in addition to C1, but the present invention is applied to a system in which two or more capacitors are used in addition to C1. The invention can also be applied. In this case, a plurality of capacitors other than C1 serves as the second capacitor, and is used as a backup capacitor when a power supply abnormality occurs. Depending on the data amount, a plurality of second capacitors may be selected as appropriate and the number used may be adjusted.

さらに、前述の実施例では、電源異常発生時におけるデータ書き込み動作のためにCPU5に対する供給電力を確保する構成を示したが、コンデンサによって確保された電源を用いてデータ書き込み以外の動作を行っても良い。   Further, in the above-described embodiment, the configuration in which the power supplied to the CPU 5 is ensured for the data write operation when the power supply abnormality occurs is shown. However, even if the operation other than the data write is performed using the power supply secured by the capacitor. good.

なお、自動車用ワイパ装置では、一般にイグニッションスイッチを切った場合、そのOFF信号により、CPU5はデータをEEPROM9に格納した後OFFとなるため、突然、電源が遮断される事態とはならないが、スイッチによってCPU5の電源が直接OFFされるようなシステムにも本発明は有効である。   In general, in an automobile wiper device, when the ignition switch is turned off, the CPU 5 is turned off after storing the data in the EEPROM 9 due to the OFF signal. The present invention is also effective for a system in which the power of the CPU 5 is directly turned off.

本発明の実施例1であるデータ保護方法が適用される制御システムの構成を示す説明図である。It is explanatory drawing which shows the structure of the control system to which the data protection method which is Example 1 of this invention is applied. 図1の制御システムにおける電源異常時の電源電圧の時間変化とデータ書き込み時間との関係を示す説明図である。It is explanatory drawing which shows the relationship between the time change of the power supply voltage at the time of power supply abnormality in the control system of FIG. 1, and data write time. 実施例3の制御方式におけるCPU5の電源異常発生時のデータ書込処理に関する機能ブロック図である。FIG. 10 is a functional block diagram relating to data writing processing when a power supply abnormality occurs in a CPU in the control method according to the third embodiment. 従来の制御システムの構成を示す説明図である。It is explanatory drawing which shows the structure of the conventional control system. 図4の制御システムにおける電源異常時の電源電圧の時間変化とデータ書き込み時間との関係を示す説明図である。FIG. 5 is an explanatory diagram showing a relationship between a time change of a power supply voltage and a data writing time when the power supply is abnormal in the control system of FIG. 4.

符号の説明Explanation of symbols

1 モータ
2 Hブリッジ回路
3 リレー
4 バッテリ(電源)
5 CPU(制御手段)
6 駆動回路
7 駆動回路
8 レギュレータ
9 EEPROM(記憶手段)
11 電圧検出回路(電圧検出手段)
12 電圧低下時間算出部(電圧低下時間算出手段)
13 データ書込時間算出部(データ書込時間算出手段)
14 比較部(比較手段)
15 データ書込部(データ書込手段)
51 モータ
52 Hブリッジ回路
53 リレー
54 バッテリ
55 CPU
56 駆動回路
57 駆動回路
58 レギュレータ
59 EEPROM
C1 コンデンサ(第1コンデンサ)
C2 コンデンサ(第2コンデンサ)
D1 ダイオード
TD データ書込時間
TDP データ書込予測時間
TV,TVK 電圧低下時間
K 検出電圧値
VS,VSK 閾値
1 Motor 2 H-bridge circuit 3 Relay 4 Battery (power supply)
5 CPU (control means)
6 Drive circuit 7 Drive circuit 8 Regulator 9 EEPROM (memory means)
11 Voltage detection circuit (voltage detection means)
12 Voltage drop time calculation unit (voltage drop time calculation means)
13 Data writing time calculation unit (data writing time calculation means)
14 Comparison part (comparison means)
15 Data writing unit (data writing means)
51 Motor 52 H Bridge Circuit 53 Relay 54 Battery 55 CPU
56 drive circuit 57 drive circuit 58 regulator 59 EEPROM
C1 capacitor (first capacitor)
C2 capacitor (second capacitor)
D1 diode TD data writing time TD P data writing prediction time TV, TV K voltage drop time V K detected voltage value VS, VS K threshold

Claims (7)

制御対象に関するデータを取得し該データを記憶手段に格納する制御手段と、前記制御手段に対し電力を供給する電源と、前記電源から前記制御手段に対して印加される電源電圧を検出する電圧検出手段と、前記電源と前記制御手段との間に接続された第1コンデンサと、前記制御対象に接続された第2コンデンサとを有してなる制御システムの制御方法であって、
前記電圧検出手段によって前記電源に異常が検出されたとき、前記第1コンデンサ及び前記第2コンデンサによって前記制御手段に対し電力供給を行うことを特徴とするシステム制御方法。
Control means for acquiring data related to a control target and storing the data in a storage means; a power supply for supplying power to the control means; and voltage detection for detecting a power supply voltage applied to the control means from the power supply A control system comprising: a means; a first capacitor connected between the power source and the control means; and a second capacitor connected to the control object,
A system control method comprising: supplying power to the control means by the first capacitor and the second capacitor when an abnormality is detected in the power source by the voltage detection means.
請求項1記載のシステム制御方法において、前記制御システムは、前記電源と前記制御対象との間にスイッチ手段を備え、前記電源に異常が発生したとき、前記スイッチ手段を閉じて前記第2コンデンサから前記制御手段に対し電力供給を行うことを特徴とするシステム制御方法。   The system control method according to claim 1, wherein the control system includes a switch unit between the power source and the control target, and when the power source is abnormal, the switch unit is closed and the second capacitor is closed. A system control method, wherein power is supplied to the control means. 請求項2記載のシステム制御方法において、前記制御システムは、前記電源から前記制御システムに対し印加される電源電圧を検出する電圧検出手段を備え、前記電圧検出手段にて前記電源電圧の低下が検出されたとき、前記スイッチ手段を閉じることを特徴とするシステム制御方法。   3. The system control method according to claim 2, wherein the control system includes voltage detection means for detecting a power supply voltage applied to the control system from the power supply, and the voltage detection means detects a decrease in the power supply voltage. When this is done, the switch means is closed. 請求項1〜3の何れか1項に記載のシステム制御方法において、前記制御対象がモータであり、前記第2コンデンサは、前記モータの駆動回路におけるリップル吸収用に配設されることを特徴とするシステム制御方法。   4. The system control method according to claim 1, wherein the object to be controlled is a motor, and the second capacitor is disposed for ripple absorption in a drive circuit of the motor. 5. System control method. 請求項5記載のシステム制御方法において、前記スイッチ手段は、前記電源と前記モータ駆動回路との間が逆極性にて接続されたとき両者間の電気的接続を遮断する逆接続防止手段であることを特徴とするシステム制御方法。   6. The system control method according to claim 5, wherein the switch means is a reverse connection prevention means for cutting off an electrical connection between the power source and the motor drive circuit when they are connected in reverse polarity. A system control method characterized by the above. 請求項4又は5記載のシステム制御方法において、前記モータは車両用電装部品として車両に組み込まれていることを特徴とするシステム制御方法。   6. The system control method according to claim 4, wherein the motor is incorporated in a vehicle as a vehicle electrical component. 制御対象に関するデータを取得し該データを記憶手段に格納する制御手段と、
前記制御手段に対し電力を供給する電源と、
前記電源から前記制御システムに対し印加される電源電圧を検出する電圧検出手段と、
前記電源に接続され、前記電源に異常が発生したとき、前記制御手段に対し電力供給が可能な第1コンデンサと、
前記制御対象に接続された第2コンデンサと、
前記制御手段に接続され、前記電圧検出手段によって前記電源の異常が検出されたとき、第2コンデンサから前記制御手段に対する電力供給を可能とするスイッチ手段とを有すること特徴とする制御システム。
Control means for acquiring data relating to the controlled object and storing the data in the storage means;
A power supply for supplying power to the control means;
Voltage detection means for detecting a power supply voltage applied to the control system from the power supply;
A first capacitor connected to the power source and capable of supplying power to the control means when an abnormality occurs in the power source;
A second capacitor connected to the controlled object;
A control system connected to the control means, and having a switch means that enables power supply from the second capacitor to the control means when an abnormality of the power source is detected by the voltage detection means.
JP2004196147A 2004-07-02 2004-07-02 System control method and control system Pending JP2006020427A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004196147A JP2006020427A (en) 2004-07-02 2004-07-02 System control method and control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004196147A JP2006020427A (en) 2004-07-02 2004-07-02 System control method and control system

Publications (1)

Publication Number Publication Date
JP2006020427A true JP2006020427A (en) 2006-01-19

Family

ID=35794153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004196147A Pending JP2006020427A (en) 2004-07-02 2004-07-02 System control method and control system

Country Status (1)

Country Link
JP (1) JP2006020427A (en)

Similar Documents

Publication Publication Date Title
JP4345845B2 (en) Power supply
JP4573884B2 (en) In-vehicle electronic control unit power failure detection circuit
JP4643419B2 (en) Load drive device with self-diagnosis function
US20210066956A1 (en) Vehicle power supply system
JP5640950B2 (en) Vehicle control device
US20130119782A1 (en) Electric power source circuit and abnormality diagnosis system
US7602140B2 (en) Apparatus for supplying power for a vehicle
US20090187781A1 (en) Electronic Control Unit with Power Loss Compensation
JP2006316639A (en) Main relay failure diagnosing method and electronic control device
JP2008067426A (en) Vehicular charge control method
JP4072684B2 (en) Vehicle battery charge / discharge management device
US8365545B2 (en) Inverter system for on-vehicle air conditioner
CN108883787B (en) Electric power steering apparatus
US20220261307A1 (en) Monitoring-data processing method and system
JP2006020427A (en) System control method and control system
US11784593B2 (en) Power supply controller
WO2018079537A1 (en) Electronic control unit and data protection method therefor
JP4668594B2 (en) On-off control device
JP2006020428A (en) Method of protecting data in control system, and control system
JP4538852B2 (en) Vehicle control device
JP5233242B2 (en) Electronic control unit
US20190173401A1 (en) Electrically commutated motor driving device and control method thereof
JPH1199891A (en) Re-programmable system of on-board memory
JP6390538B2 (en) Steering control device
JP7247906B2 (en) booster