JP2006005221A - Semiconductor device, manufacturing method therefor and electronic equipment - Google Patents

Semiconductor device, manufacturing method therefor and electronic equipment Download PDF

Info

Publication number
JP2006005221A
JP2006005221A JP2004180977A JP2004180977A JP2006005221A JP 2006005221 A JP2006005221 A JP 2006005221A JP 2004180977 A JP2004180977 A JP 2004180977A JP 2004180977 A JP2004180977 A JP 2004180977A JP 2006005221 A JP2006005221 A JP 2006005221A
Authority
JP
Japan
Prior art keywords
semiconductor chip
protrusion
semiconductor
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004180977A
Other languages
Japanese (ja)
Inventor
Motohiko Fukazawa
元彦 深澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004180977A priority Critical patent/JP2006005221A/en
Publication of JP2006005221A publication Critical patent/JP2006005221A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device which can hold a stable gap between semiconductor chips and between the semiconductor chips and a substrate in the semiconductor device having a three-dimensional mounting structure, a semiconductor device manufacturing method, and an electronic equipment. <P>SOLUTION: The semiconductor device has a first semiconductor chip 20 laminated on the substrate 10, and a second semiconductor chip 30 laminated on the first semiconductor chip 20. A first protrusion 11 held between the upper surface of the substrate 10 and the lower surface of the first semiconductor chip 20 in parallel is formed on the upper surface of the substrate 10. A second protrusion 21 held between the upper surface of the first semiconductor chip 20 and the lower surface of the second semiconductor chip 30 in parallel is formed on the upper surface of the first semiconductor chip. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、半導体装置、半導体装置の製造方法および電子機器に関するものである。   The present invention relates to a semiconductor device, a semiconductor device manufacturing method, and an electronic apparatus.

現在、携帯電話機、ノート型パーソナルコンピュータ、ＰＤＡ（Personal date assistance）等の携帯性を有する電子機器、センサ、マイクロマシン、及びプリンタのヘッド等の機器の小型・軽量化を図るため、その内部に設けられる半導体チップ等の各種の電子部品を小型化する研究・開発が盛んに行われている。   Currently, portable electronic devices such as mobile phones, notebook personal computers, PDA (Personal date assistance), etc., sensors, micromachines, and printer heads, etc., are provided in the interior to reduce the size and weight. Research and development for reducing the size of various electronic components such as semiconductor chips have been actively conducted.

電子部品の小型化を図るための技術として、ＣＳＰ（Chip Scale Package）技術及びＷ−ＣＳＰ（Wafer level Chip Scale Package）技術が有望視されている。ＣＳＰ技術はパッケージの面積がウエハ状態にある個々のチップと同程度である半導体チップ（半導体装置）を製造する技術である。また、Ｗ−ＣＳＰ技術とはＣＳＰ技術と同様なパッケージ面積を有する半導体チップを製造する技術であるが、ウエハの状態において一括して再配置配線（再配線）及び樹脂封止を行ってから個々の半導体チップに分離する技術である。これらの技術においては、通常チップ又はウエハの薄板化が行われるため、パッケージング後の半導体チップの厚みも低減することができる。   CSP (Chip Scale Package) technology and W-CSP (Wafer level Chip Scale Package) technology are promising technologies for reducing the size of electronic components. The CSP technology is a technology for manufacturing a semiconductor chip (semiconductor device) whose package area is about the same as that of each chip in a wafer state. The W-CSP technology is a technology for manufacturing a semiconductor chip having the same package area as that of the CSP technology. However, after the rearrangement wiring (rewiring) and resin sealing are collectively performed in the wafer state, the W-CSP technology is used. This is a technology of separating into semiconductor chips. In these techniques, since the chip or wafer is usually thinned, the thickness of the semiconductor chip after packaging can be reduced.

半導体チップは薄板化技術の発達によって更なる高集積化が可能となり、近年、複数の半導体チップを積層させた状態で実装する三次元実装技術が案出されている。これは、同様の機能を有する薄板化した半導体チップ同士又は異なる機能を有する薄板化した半導体チップを積層し、対向する半導体チップにそれぞれ備えられた接続端子同士をハンダ接合して各半導体チップ間の電気的接続をとるものである。対向する接続端子同士のハンダ接合は、対向する接続端子の間にハンダを介在させ、このハンダを加熱溶解し、溶解したハンダを常温で再固化させて接合する。これによって、積層された半導体チップは電気的に接合され、半導体チップの高密度実装を実現することができる（例えば、特許文献１参照）。   With the development of thinning technology for semiconductor chips, further high integration is possible, and in recent years, three-dimensional mounting technology has been devised in which a plurality of semiconductor chips are mounted in a stacked state. This is because thinned semiconductor chips having the same function or laminated thinned semiconductor chips having different functions are stacked, and the connection terminals provided in the opposing semiconductor chips are soldered to each other to bond between the semiconductor chips. It is an electrical connection. Solder bonding between the connecting terminals facing each other is performed by interposing solder between the connecting terminals facing each other, melting the solder by heating, and re-solidifying the dissolved solder at room temperature. As a result, the stacked semiconductor chips are electrically joined, and high-density mounting of the semiconductor chips can be realized (see, for example, Patent Document 1).

また、従来においては、積層された半導体チップ同士の離間間隔（ギャップ）を確保するために、その半導体チップ同士の接合面に、ペーストを散点状に塗布して硬化させたパンプを形成したものが考え出されている（例えば、特許文献２参照）。
特開２００２−１５１５５１号公報（第１４−１５頁、第２７図） 特開２００３−１７９２００号公報（図１） Also, conventionally, in order to ensure a spacing (gap) between the stacked semiconductor chips, a bump is formed on the joint surface between the semiconductor chips by applying paste in a dotted shape and curing it. Has been conceived (see, for example, Patent Document 2).
JP 2002-151551A (pages 14-15, FIG. 27) JP 2003-179200 A (FIG. 1)

しかしながら、上記した従来の三次元実装技術では、半導体チップは薄板化及びギャップの低減化などにより、その半導体チップの反り（曲がり）が問題となる。すなわち、半導体チップの薄板化に伴ってその半導体チップの反りが大きくなり、半導体チップ同士又は半導体チップと基板とが接触して短絡などが生じるおそれがある。   However, in the above-described conventional three-dimensional mounting technology, the warpage (bending) of the semiconductor chip becomes a problem due to the thinning of the semiconductor chip and the reduction of the gap. That is, as the semiconductor chip becomes thinner, the warpage of the semiconductor chip increases, and there is a possibility that a short circuit or the like may occur due to contact between the semiconductor chips or between the semiconductor chip and the substrate.

また、上記特許文献２の技術では、半導体チップ同士のギャップは確保できるが、基板と半導体チップとの間のギャップを確保することができない。さらに、上記特許文献２の技術では、ギャップを確保するためのバンプが接合面において散点状に配置されているので、その接合面を樹脂封止するときにそのバンプが封止用の樹脂のギャップ中への流入を阻害し、その接合面の隅々まで良好に樹脂封止することが困難となる。これにより、上記特許文献２の技術では、製造コストの上昇及び信頼性の低下などを招くおそれがある。   In the technique disclosed in Patent Document 2, a gap between the semiconductor chips can be secured, but a gap between the substrate and the semiconductor chip cannot be secured. Furthermore, in the technique of Patent Document 2, since the bumps for securing the gap are arranged in the form of dots on the joint surface, the bumps are made of a sealing resin when the joint surface is resin-sealed. Inflow into the gap is hindered, and it becomes difficult to satisfactorily seal the resin to every corner of the joint surface. As a result, the technique disclosed in Patent Document 2 may cause an increase in manufacturing cost and a decrease in reliability.

本発明は、上記事情に鑑みてなされたもので、三次元実装構造を有する半導体装置において、半導体チップ同士間及び半導体チップと基板との間に、安定したギャップを確保することができる半導体装置、半導体装置の製造方法および電子機器を提供することを目的とする。
また、本発明は、三次元実装構造を有する半導体装置において、半導体チップ同士間及び半導体チップと基板との間に、安定したギャップを確保することができ、樹脂封止を安定に且つスムーズに行うことができて信頼性を簡便に高めることができる半導体装置、半導体装置の製造方法および電子機器を提供することを目的とする。 The present invention has been made in view of the above circumstances, and in a semiconductor device having a three-dimensional mounting structure, a semiconductor device capable of ensuring a stable gap between semiconductor chips and between a semiconductor chip and a substrate, An object is to provide a method for manufacturing a semiconductor device and an electronic apparatus.
Further, according to the present invention, in a semiconductor device having a three-dimensional mounting structure, a stable gap can be secured between semiconductor chips and between a semiconductor chip and a substrate, and resin sealing is performed stably and smoothly. An object of the present invention is to provide a semiconductor device, a method for manufacturing the semiconductor device, and an electronic device that can be easily improved in reliability.

上記目的を達成するために、本発明の半導体装置は、基板上に少なくとも２つの半導体チップを積み重ねた構造を有してなる半導体装置であって、前記基板上に積み重ねられた第１半導体チップと、前記第１半導体チップ上に積み重ねられた第２半導体チップとを有し、前記基板の第１半導体チップ側の面と前記第１半導体チップの基板側の面との平行状態を維持するためのものである第１突起が、該基板の第１半導体チップ側の面及び該第１半導体チップの基板側の面のいずれか一方に設けられており、前記第１半導体チップの第２半導体チップ側の面と前記第２半導体チップの第１半導体チップ側の面との平行状態を維持するためのものである第２突起が、該第１半導体チップの第２半導体チップ側の面及び該第２半導体チップの第１半導体チップ側の面のいずれか一方に設けられていることを特徴とする。
本発明によれば、例えば、反り曲がった第１半導体チップを構成部材として、本発明に係る半導体装置を組み立てても、第１突起によって、その基板の平面と半導体チップの平面とをほぼ平行状態に維持することができる。また、本発明によれば、例えば、反り曲がった第２半導体チップを構成部材として、本発明に係る半導体装置を組み立てても、第２突起によって、第１半導体チップの平面と第２半導体チップの平面とをほぼ平行状態に維持することができる。これらにより、本発明によれば、三次元に実装される半導体チップに反りがあり、かつ基板と半導体チップとの間又は半導体チップ同士間に微小な間隔（ギャップ）を設ける構成としたいときにおいても、その基板と半導体チップとが第１突起以外の部分で接触すること、及び、半導体チップ同士が第２突起以外の部分で接触することを回避することができる。したがって、本発明は、かかる接触による回路の短絡などを回避でき、極めて高密度に三次元回路などを構成しながら高い信頼性を有する半導体装置を低コストで提供することができる。また、本発明によれば、第１突起及び第２突起によって半導体チップの機械的強度を高めることができる。なお、本発明における基板上に積み重ねられる半導体チップは、第１半導体チップ及び第２半導体チップの２つに限定されるものではなく、第１半導体チップ上に複数枚の第２半導体チップを積み重ねる構成としてもよい。この場合、各第２半導体チップ同士のギャップは、各第２半導体チップに設けられた第２突起によって確保することができる。 In order to achieve the above object, a semiconductor device according to the present invention is a semiconductor device having a structure in which at least two semiconductor chips are stacked on a substrate, the first semiconductor chip being stacked on the substrate, A second semiconductor chip stacked on the first semiconductor chip, and maintaining a parallel state between the first semiconductor chip side surface of the substrate and the substrate side surface of the first semiconductor chip The first protrusions are provided on either the first semiconductor chip side surface of the substrate or the substrate side surface of the first semiconductor chip, and the second semiconductor chip side of the first semiconductor chip. A second protrusion for maintaining a parallel state between the surface of the second semiconductor chip and the surface of the second semiconductor chip on the first semiconductor chip side, the second semiconductor chip side surface of the first semiconductor chip and the second semiconductor chip First half of semiconductor chip And it is provided on one side of the body tip side.
According to the present invention, for example, even when the semiconductor device according to the present invention is assembled using the warped first semiconductor chip as a constituent member, the plane of the substrate and the plane of the semiconductor chip are substantially parallel by the first protrusion. Can be maintained. Further, according to the present invention, for example, even when the semiconductor device according to the present invention is assembled using the warped second semiconductor chip as a constituent member, the plane of the first semiconductor chip and the second semiconductor chip are The plane can be maintained in a substantially parallel state. As a result, according to the present invention, even when there is a warp in a three-dimensionally mounted semiconductor chip and it is desired to provide a minute gap (gap) between the substrate and the semiconductor chip or between the semiconductor chips. The substrate and the semiconductor chip can be prevented from contacting at a portion other than the first projection, and the semiconductor chips can be prevented from contacting at a portion other than the second projection. Therefore, according to the present invention, it is possible to avoid a short circuit of the circuit due to such contact, and to provide a highly reliable semiconductor device at a low cost while forming a three-dimensional circuit or the like at an extremely high density. In addition, according to the present invention, the mechanical strength of the semiconductor chip can be increased by the first protrusion and the second protrusion. The semiconductor chips stacked on the substrate in the present invention are not limited to the first semiconductor chip and the second semiconductor chip, and a configuration in which a plurality of second semiconductor chips are stacked on the first semiconductor chip. It is good. In this case, the gap between the second semiconductor chips can be secured by the second protrusion provided on each second semiconductor chip.

また、本発明の半導体装置は、前記第１半導体チップ及び第２半導体チップが、該第１半導体チップ及び第２半導体チップそれぞれの外周近傍に配置された複数の端子によって、前記基板に電気的及び機械的に接合されており、前記第１突起及び第２突起は、前記第１半導体チップ又は第２半導体チップの平面において、前記複数の端子よりも内側に配置されていることが好ましい。
また、前記第１突起及び第２突起は、前記第１半導体チップ又は第２半導体チップの平面におけるほぼ中央部のみに配置されていることとしてもよい。
本発明によれば、半導体チップの端部（外周近傍）における基板（又は他の半導体チップ）に対するギャップは複数の端子で確保できる。また、半導体チップの中央近傍における基板（又は他の半導体チップ）に対するギャップは第１突起（又は第２突起）で確保することができる。さらに、本発明によれば、半導体チップの表面又は裏面に設けられた回路を樹脂封止するときに、第１突起及び第２突起が半導体チップの中央近傍に存在する分だけ、その中央近傍に流入させる樹脂の量を低減できる。換言すれば、各半導体チップの外周近傍にのみ封止樹脂を流入させることで、各半導体チップの全体について樹脂封止することができる。したがって、本発明は、複数の半導体チップが三次元実装された半導体装置の樹脂封止を簡便に且つ迅速に行える構造とすることができ、かかる半導体装置の低コスト化を図ることができる。 In the semiconductor device of the present invention, the first semiconductor chip and the second semiconductor chip are electrically connected to the substrate by a plurality of terminals arranged in the vicinity of the outer periphery of each of the first semiconductor chip and the second semiconductor chip. It is preferable that the first protrusion and the second protrusion are mechanically bonded, and the first protrusion and the second protrusion are disposed inside the plurality of terminals in the plane of the first semiconductor chip or the second semiconductor chip.
In addition, the first protrusion and the second protrusion may be disposed only at a substantially central portion in the plane of the first semiconductor chip or the second semiconductor chip.
According to the present invention, the gap with respect to the substrate (or another semiconductor chip) at the end (near the outer periphery) of the semiconductor chip can be secured by a plurality of terminals. Further, a gap with respect to the substrate (or another semiconductor chip) in the vicinity of the center of the semiconductor chip can be secured by the first protrusion (or the second protrusion). Furthermore, according to the present invention, when the circuit provided on the front surface or the back surface of the semiconductor chip is resin-sealed, the first protrusion and the second protrusion are present in the vicinity of the center of the semiconductor chip by the amount present in the vicinity of the center of the semiconductor chip. The amount of resin to be introduced can be reduced. In other words, the entire semiconductor chip can be sealed with resin by allowing the sealing resin to flow only in the vicinity of the outer periphery of each semiconductor chip. Therefore, the present invention can provide a structure in which resin sealing of a semiconductor device in which a plurality of semiconductor chips are three-dimensionally mounted can be performed easily and quickly, and the cost of the semiconductor device can be reduced.

また、本発明の半導体装置は、前記第１突起及び第２突起が絶縁性材料からなることが好ましい。
本発明によれば、基板と半導体チップとが電気配線以外で電気的に接触すること、及び半導体チップ同士が電気配線以外で電気的に接触することを、第１突起及び第２突起によって回避することができる。 In the semiconductor device of the present invention, it is preferable that the first protrusion and the second protrusion are made of an insulating material.
According to the present invention, the first protrusion and the second protrusion avoid the electrical contact between the substrate and the semiconductor chip other than the electrical wiring and the electrical contact between the semiconductor chips other than the electrical wiring. be able to.

また、本発明の半導体装置は、前記第１突起及び第２突起が絶縁性のある樹脂からなることが好ましい。また、前記第１突起及び第２突起は、熱可塑性のある樹脂からなることが好ましい。
本発明によれば、基板と半導体チップ間及び半導体チップ同士間の短絡などを、第１突起及び第２突起によって回避できるのみならず、基板と半導体チップ間及び半導体チップ同士間の樹脂封止の全部又は一部を、第１突起及び第２突起によって行うことができる。そこで、本発明は、複数の半導体チップが三次元実装された半導体装置の樹脂封止を簡便に且つ迅速に行える構造とすることができ、かかる半導体装置の低コスト化を図ることができる。 In the semiconductor device of the present invention, it is preferable that the first protrusion and the second protrusion are made of an insulating resin. The first protrusion and the second protrusion are preferably made of a thermoplastic resin.
According to the present invention, a short circuit between the substrate and the semiconductor chip and between the semiconductor chips can be avoided by the first protrusion and the second protrusion, as well as resin sealing between the substrate and the semiconductor chip and between the semiconductor chips. All or a part can be performed by the first protrusion and the second protrusion. Therefore, the present invention can provide a structure in which resin sealing of a semiconductor device in which a plurality of semiconductor chips are three-dimensionally mounted can be performed easily and quickly, and cost reduction of the semiconductor device can be achieved.

また、本発明の半導体装置は、前記第１突起が、該第１突起が設けられている物の構成材料と同一の材料からなり、前記第２突起は、該第２突起が設けられている物の構成材料と同一の材料からなることが好ましい。
本発明によれば、例えば基板と第１突起とを一体構造とすることができ、基板の構成材料を半導体（シリコン）としたときはそのシリコンをエッチングすることなどで第１突起を形成できる。また、本発明によれば、例えば半導体チップの構成材料をシリコンとしたときはそのシリコンをエッチングすることなどで第１突起及び第２突起を形成できる。したがって、本発明は、第１突起及び第２突起を簡便に製造できる構成であるので、複数の半導体チップが三次元実装された半導体装置の低コスト化及び高信頼性化を図ることができる。 In the semiconductor device of the present invention, the first protrusion is made of the same material as the constituent material of the object provided with the first protrusion, and the second protrusion is provided with the second protrusion. It is preferable that it consists of the same material as the constituent material of a thing.
According to the present invention, for example, the substrate and the first protrusion can be integrated, and when the constituent material of the substrate is a semiconductor (silicon), the first protrusion can be formed by etching the silicon. Further, according to the present invention, for example, when the constituent material of the semiconductor chip is silicon, the first protrusion and the second protrusion can be formed by etching the silicon. Therefore, since the present invention has a configuration in which the first protrusion and the second protrusion can be easily manufactured, the cost and reliability of a semiconductor device in which a plurality of semiconductor chips are three-dimensionally mounted can be achieved.

また、本発明の半導体装置は、前記第１突起及び第２突起が、半導体材料からなるギャップ確保部と、該ギャップ確保部の上面に設けられた絶縁性及び弾性を有する材料からなる封止部とを有してなることが好ましい。
前記封止部は、絶縁性を有する樹脂からなることとしてもよい。
本発明によれば、ギャップ確保部によって、基板と半導体チップ間及び半導体チップ同士間において安定したギャップを確保することができる。また、封止部によって、基板と半導体チップ間及び半導体チップ同士間の短絡を回避でき且つ回路面などの絶縁封止を安定にすることができる。 Further, in the semiconductor device of the present invention, the first protrusion and the second protrusion are a gap securing part made of a semiconductor material, and a sealing part made of an insulating and elastic material provided on the upper surface of the gap securing part. It is preferable to have.
The sealing portion may be made of an insulating resin.
According to the present invention, a stable gap can be secured between the substrate and the semiconductor chip and between the semiconductor chips by the gap securing portion. In addition, the sealing portion can avoid a short circuit between the substrate and the semiconductor chip and between the semiconductor chips, and can stabilize the insulating sealing such as the circuit surface.

また、本発明の半導体装置は、前記第１半導体チップ及び第２半導体チップそれぞれの一方面が、回路が設けられた回路面となっており、前記第１半導体チップに設けられた第１突起又は第２突起は、該第１半導体チップにおける前記回路面とは反対側の面に配置されており、前記第２半導体チップに設けられた第２突起は、該第２半導体チップにおける前記回路面とは反対側の面に配置されていることが好ましい。
本発明によれば、半導体チップにおける回路面となっていない面に第１突起又は第２突起を配置している。そこで、本発明は、第１突起及び第２突起を半導体チップの一方面における大部分の領域（例えば上記複数の端子の内側全域）に設けることもできる。これにより、第１突起及び第２突起以外による樹脂封止の必要性を無くすことも可能となる。また、上記のように広範囲に第１突起及び第２突起を設けることで、その第１突起及び第２突起の構成材料（樹脂など）の収縮応力などで、半導体チップの反りを軽減することもできる。 In the semiconductor device of the present invention, one surface of each of the first semiconductor chip and the second semiconductor chip is a circuit surface provided with a circuit, and the first protrusion or the first protrusion provided on the first semiconductor chip or The second protrusion is disposed on a surface of the first semiconductor chip opposite to the circuit surface, and the second protrusion provided on the second semiconductor chip is connected to the circuit surface of the second semiconductor chip. Are preferably arranged on the opposite side.
According to the present invention, the first protrusion or the second protrusion is disposed on a surface that is not a circuit surface in the semiconductor chip. Therefore, according to the present invention, the first protrusion and the second protrusion can be provided in a large area (for example, the entire area inside the plurality of terminals) on one surface of the semiconductor chip. As a result, it becomes possible to eliminate the need for resin sealing other than the first protrusion and the second protrusion. Further, by providing the first protrusion and the second protrusion over a wide range as described above, it is possible to reduce the warp of the semiconductor chip due to the shrinkage stress of the constituent material (resin etc.) of the first protrusion and the second protrusion. it can.

また、本発明の半導体装置は、前記基板に設けられた第１突起が、該基板における前記第１半導体チップ及び第２半導体チップの実装領域よりも狭い領域において設けられていることが好ましい。
本発明によれば、例えば、基板における半導体チップ側の面において、第１突起の形成領域が所定の狭い領域に限定されているので、その基板の回路領域を十分に確保することができる。 In the semiconductor device of the present invention, it is preferable that the first protrusion provided on the substrate is provided in a region narrower than the mounting region of the first semiconductor chip and the second semiconductor chip on the substrate.
According to the present invention, for example, on the surface of the substrate on the side of the semiconductor chip, the formation region of the first protrusion is limited to a predetermined narrow region, so that the circuit region of the substrate can be sufficiently secured.

また、本発明の半導体装置は、前記第１突起及び第２突起の少なくとも一方は、封止用の樹脂が前記第１半導体チップ及び第２半導体チップの回路面を覆うように配置されるときの該樹脂の流れ方向とほぼ同一方向に長手方向が配置された長手形状を有していることが好ましい。
本発明によれば、例えば、複数の半導体チップが三次元実装された半導体装置を樹脂封止するときに、その樹脂の流入方向と第１突起及び第２突起の長手形状の長手方向とがほぼ同一である。したがって、本発明の半導体装置の構造は、封止用の樹脂の流れが第１突起及び第２突起によって阻害されることを低減できる。そこで、本発明は、三次元実装された半導体装置の樹脂封止をより簡便に且つスムーズに行うことができ、低コストで高性能な半導体装置を提供することができる。 In the semiconductor device of the present invention, at least one of the first protrusion and the second protrusion is arranged such that a sealing resin covers the circuit surfaces of the first semiconductor chip and the second semiconductor chip. It is preferable to have a longitudinal shape in which the longitudinal direction is arranged in substantially the same direction as the flow direction of the resin.
According to the present invention, for example, when resin-sealing a semiconductor device on which a plurality of semiconductor chips are three-dimensionally mounted, the inflow direction of the resin and the longitudinal direction of the longitudinal shape of the first protrusion and the second protrusion are approximately Are the same. Therefore, the structure of the semiconductor device of the present invention can reduce the obstruction of the sealing resin flow by the first protrusion and the second protrusion. Therefore, the present invention can perform resin sealing of a three-dimensionally mounted semiconductor device more easily and smoothly, and can provide a low-cost and high-performance semiconductor device.

上記目的を達成するために、本発明の半導体装置の製造方法は、基板上に少なくとも２つの半導体チップを積み重ねた構造を有してなる半導体装置の製造方法であって、前記基板の平面と前記半導体チップの平面とが接触しない構造となるように、該基板の該半導体チップ側の平面に第１突起を設ける工程と、前記半導体チップの平面同士が接触しない構造となるように、少なくとも１つの該半導体チップの平面に第２突起を設ける工程とを有することを特徴とする。
本発明によれば、基板上に半導体チップを積み重ねたときに、その基板と半導体チップとのギャップを第１突起によって安定に確保することができる。また、基板上に複数枚の半導体チップを積み重ねたときに、半導体チップ同士間のギャップを第２突起によって安定に確保することができる。そこで、本発明によれば、半導体チップに反りがあっても、基板と半導体チップ間及び半導体チップ間が短絡することなどを回避することができる。したがって、本発明は、極めて高密度に三次元回路などを構成しながら高い信頼性を有する半導体装置を低コストで提供することができる。また、本発明によれば、第１突起及び第２突起によって半導体チップの機械的強度を高めることができる。 In order to achieve the above object, a method for manufacturing a semiconductor device according to the present invention is a method for manufacturing a semiconductor device having a structure in which at least two semiconductor chips are stacked on a substrate. A step of providing a first protrusion on a plane of the substrate on the semiconductor chip side so that the plane of the semiconductor chip does not contact, and at least one of the planes of the semiconductor chip so as not to contact each other. Providing a second protrusion on a plane of the semiconductor chip.
According to the present invention, when the semiconductor chips are stacked on the substrate, the gap between the substrate and the semiconductor chip can be stably secured by the first protrusion. In addition, when a plurality of semiconductor chips are stacked on the substrate, a gap between the semiconductor chips can be stably secured by the second protrusion. Therefore, according to the present invention, even when the semiconductor chip is warped, it is possible to avoid a short circuit between the substrate and the semiconductor chip and between the semiconductor chips. Therefore, the present invention can provide a highly reliable semiconductor device at a low cost while forming a three-dimensional circuit or the like at an extremely high density. In addition, according to the present invention, the mechanical strength of the semiconductor chip can be increased by the first protrusion and the second protrusion.

また、本発明の半導体装置の製造方法は、前記第２突起が、前記半導体チップを作成する工程におけるウエハの薄型化処理の時に、該ウエハを特定領域についてエッチングすることで形成されることが好ましい。
本発明によれば、半導体ウエハについてエッチングすることで第２突起を形成でき、半導体チップの第２突起を簡便に且つ高精度に形成することができる。 In the method of manufacturing a semiconductor device according to the present invention, it is preferable that the second protrusion is formed by etching the wafer in a specific region at the time of thinning the wafer in the step of forming the semiconductor chip. .
According to the present invention, the second protrusion can be formed by etching the semiconductor wafer, and the second protrusion of the semiconductor chip can be formed easily and with high accuracy.

また、本発明の半導体装置の製造方法は、前記第１突起が、前記基板の平面の特定領域についてエッチングすることで形成されることが好ましい。
本発明によれば、基板をエッチングすることで第１突起を形成でき、その第１突起を簡便に且つ高精度に形成することができる。 In the method for manufacturing a semiconductor device according to the present invention, it is preferable that the first protrusion is formed by etching a specific region on a plane of the substrate.
According to the present invention, the first protrusion can be formed by etching the substrate, and the first protrusion can be formed easily and with high accuracy.

また、本発明の半導体装置の製造方法は、前記第１突起及び第２突起が、前記エッチングによって形成された突起の上面に、液状体を塗布することで、絶縁性及び弾性のある部材を該上面に形成させる、工程を有して製造されることが好ましい。
本発明によれば、エッチングによって形成された半導体からなる突起の上面に、絶縁性及び弾性のある部材を簡便に形成することができる。したがって、本発明によれば、ギャップを安定に確保でき、且つ樹脂封止機能も有する第１突起及び第２突起を、低コストで形成することができる。 Further, in the method of manufacturing a semiconductor device according to the present invention, the first protrusion and the second protrusion apply a liquid material to the upper surface of the protrusion formed by the etching, so that an insulating and elastic member is formed. It is preferable to have a process of forming on the upper surface.
According to the present invention, an insulating and elastic member can be easily formed on the upper surface of a protrusion made of a semiconductor formed by etching. Therefore, according to the present invention, it is possible to form the first protrusion and the second protrusion having a stable gap and having a resin sealing function at a low cost.

また、本発明の半導体装置の製造方法は、前記液状体の塗布が、液状体を液滴として吐出する液滴吐出方式と、印刷法とのうちのいずれかを用いて行なわれることが好ましい。
本発明によれば、基板と半導体チップ間及び半導体チップ同士間の短絡を回避でき、且つ樹脂封止機能を有する第１突起及び第２突起を、低コストで形成することができる。 In the method for manufacturing a semiconductor device of the present invention, it is preferable that the application of the liquid material is performed using either a droplet discharge method for discharging the liquid material as droplets or a printing method.
According to the present invention, it is possible to avoid the short circuit between the substrate and the semiconductor chip and between the semiconductor chips, and to form the first protrusion and the second protrusion having a resin sealing function at a low cost.

上記目的を達成するために、本発明の電子機器は、前記半導体装置、又は前記半導体装置の製造方法を用いて製造された半導体装置を有してなることを特徴とする。
本発明によれば、コンパクトで且つ高性能でありながら高い信頼性を有する電子機器を低コストで提供することができる。 In order to achieve the above object, an electronic apparatus according to the present invention includes the semiconductor device or a semiconductor device manufactured using the method for manufacturing the semiconductor device.
According to the present invention, it is possible to provide an electronic device having high reliability while being compact and having high performance at a low cost.

以下、本発明の実施形態に係る半導体装置及びその製造方法について、図面を参照して説明する。
図１は、本発明の実施形態に係る半導体装置の一例を示す断面図である。図２は、図１に示す半導体装置における半導体チップ２０の一方面を示す平面図である。半導体チップ３０，４０は、図２に示す半導体チップ２０の構成と同一の構成を有する。 Hereinafter, a semiconductor device and a manufacturing method thereof according to embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a cross-sectional view showing an example of a semiconductor device according to an embodiment of the present invention. FIG. 2 is a plan view showing one surface of the semiconductor chip 20 in the semiconductor device shown in FIG. The semiconductor chips 30 and 40 have the same configuration as that of the semiconductor chip 20 shown in FIG.

本実施形態に係る半導体装置１は、基板１０と、その基板１０の上に積み重ねられた複数の半導体チップ２０，３０，４０，５０とを有して構成されている。ここで、半導体チップ２０は、本発明における第１半導体チップに該当する。半導体チップ３０，４０，５０は、本発明における第２半導体チップに該当する。図１では基板１０の上に４枚の半導体チップ２０，３０，４０，５０が積み重ねられているが、その半導体チップの枚数は２枚以上であれば本発明を適用することができる。   The semiconductor device 1 according to the present embodiment includes a substrate 10 and a plurality of semiconductor chips 20, 30, 40, 50 stacked on the substrate 10. Here, the semiconductor chip 20 corresponds to the first semiconductor chip in the present invention. The semiconductor chips 30, 40 and 50 correspond to the second semiconductor chip in the present invention. In FIG. 1, four semiconductor chips 20, 30, 40, 50 are stacked on the substrate 10, but the present invention can be applied if the number of the semiconductor chips is two or more.

基板１０は、例えば半導体（具体的にはシリコンなど）からなるものとする。半導体チップ２０，３０，４０，５０も、例えば半導体（具体的にはシリコンなど）からなるものとする。また、基板１０には、半導体チップ２０，３０，４０，５０を貫通する複数の端子１２が設けられている。そして、半導体チップ２０，３０，４０，５０は、端子１２によって、基板１０に対して電気的及び機械的に接合されている。すなわち、半導体チップ２０，３０，４０，５０のそれぞれは、端子１２によって外周近傍が支持されている。   The substrate 10 is made of, for example, a semiconductor (specifically, silicon or the like). The semiconductor chips 20, 30, 40, 50 are also made of, for example, a semiconductor (specifically, silicon or the like). The substrate 10 is provided with a plurality of terminals 12 that penetrate the semiconductor chips 20, 30, 40, and 50. The semiconductor chips 20, 30, 40, 50 are electrically and mechanically joined to the substrate 10 by the terminals 12. That is, the outer periphery of each of the semiconductor chips 20, 30, 40, 50 is supported by the terminals 12.

さらに、基板１０における半導体チップ２０側の面（上面）には、凸形状の第１突起１１が設けられている。この第１突起１１は、半導体装置１を平面方向に見たときに、半導体チップ２０の中心近傍に重なる位置に配置されている。そして、第１突起１１は、基板１０の上面と半導体チップ２０の基板１０側の面（下面）との平行状態を維持するためのものである。すなわち、半導体チップ２０の下面は、その半導体チップ２０の外周近傍を支持する複数の端子１２と、基板１０に設けられている第１突起１１とにより、基板１０の上面に対して一定の間隔（ギャップ）を持って配置されている。   Furthermore, a convex first protrusion 11 is provided on the surface (upper surface) of the substrate 10 on the semiconductor chip 20 side. The first protrusion 11 is disposed at a position overlapping the vicinity of the center of the semiconductor chip 20 when the semiconductor device 1 is viewed in the planar direction. The first protrusions 11 are for maintaining a parallel state between the upper surface of the substrate 10 and the surface (lower surface) of the semiconductor chip 20 on the substrate 10 side. That is, the lower surface of the semiconductor chip 20 is spaced apart from the upper surface of the substrate 10 by a plurality of terminals 12 that support the vicinity of the outer periphery of the semiconductor chip 20 and the first protrusions 11 provided on the substrate 10 ( It is arranged with a gap).

基板１０に設けられた第１突起１１の上面は、半導体チップ２０の下面に接触していることが好ましいが、接触していないこととしてもよい。ここで、第１突起の上面と半導体チップ２０の下面とを接触させる場合は、少なくとも第１突起１１の上面が絶縁性材料で構成されていることが好ましい。基板１０における第１突起１１の形成領域以外の領域には、トランジスタ、メモリ素子、その他の電子素子、電気配線及び電極などからなる電子回路が形成されているものとする。   The upper surface of the first protrusion 11 provided on the substrate 10 is preferably in contact with the lower surface of the semiconductor chip 20, but may not be in contact. Here, when the upper surface of the first protrusion and the lower surface of the semiconductor chip 20 are brought into contact with each other, it is preferable that at least the upper surface of the first protrusion 11 is made of an insulating material. It is assumed that an electronic circuit including a transistor, a memory element, another electronic element, an electrical wiring, an electrode, and the like is formed in a region other than the region where the first protrusion 11 is formed on the substrate 10.

半導体チップ２０の上面には、凸形状の第２突起２１が設けられている。半導体チップ３０の上面には、凸形状の第２突起３１が設けられている。半導体チップ４０の上面には凸形状の第２突起４１が設けられている。第２突起２１は、半導体チップ２０の平面と半導体チップ３０の平面との平行状態を維持するためのものである。第２突起３１は、半導体チップ３０の平面と半導体チップ４０の平面との平行状態を維持するためのものである。第２突起４１は、半導体チップ４０の平面と半導体チップ５０の平面との平行状態を維持するためのものである。   A convex second protrusion 21 is provided on the upper surface of the semiconductor chip 20. A convex second protrusion 31 is provided on the upper surface of the semiconductor chip 30. A convex second protrusion 41 is provided on the upper surface of the semiconductor chip 40. The second protrusion 21 is for maintaining a parallel state between the plane of the semiconductor chip 20 and the plane of the semiconductor chip 30. The second protrusion 31 is for maintaining a parallel state between the plane of the semiconductor chip 30 and the plane of the semiconductor chip 40. The second protrusion 41 is for maintaining a parallel state between the plane of the semiconductor chip 40 and the plane of the semiconductor chip 50.

したがって、半導体チップ２０の上面と半導体チップ３０の下面とは、端子１２及び第２突起２１により、一定のギャップを持って配置されている。また、半導体チップ３０の上面と半導体チップ４０の下面とは、端子１２及び第２突起３１により、一定のギャップを持って配置されている。また、半導体チップ４０の上面と半導体チップ５０の下面とは、端子１２及び第２突起４１により、一定のギャップを持って配置されている。   Therefore, the upper surface of the semiconductor chip 20 and the lower surface of the semiconductor chip 30 are arranged with a certain gap by the terminal 12 and the second protrusion 21. Further, the upper surface of the semiconductor chip 30 and the lower surface of the semiconductor chip 40 are arranged with a certain gap by the terminal 12 and the second protrusion 31. Further, the upper surface of the semiconductor chip 40 and the lower surface of the semiconductor chip 50 are arranged with a certain gap by the terminal 12 and the second protrusion 41.

半導体チップ２０，３０，４０，５０の平面形状は、例えば一辺が５ｍｍの正方形とする。半導体チップ２０，３０，４０，５０の厚さは、例えば数μｍから数十μｍとする。基板１０の上面と半導体チップ２０の下面とのギャップｄ１は、例えば最小で１０μｍ以上あればよく、例えば数十μｍとしてもよい。各半導体チップ２０，３０，４０，５０の平面間のギャップｄ２は、例えば最小で１０μｍ以上あればよく、例えば数十μｍとしてもよい。また半導体チップ２０，３０，４０，５０それぞれの下面（すなわち第２突起が設けられていない面）のほぼ全体は、トランジスタ、メモリ素子、その他の電子素子、電気配線及び電極などからなる電子回路が設けられてなる回路面となっていることが好ましい。   The planar shape of the semiconductor chips 20, 30, 40, 50 is, for example, a square having a side of 5 mm. The thickness of the semiconductor chips 20, 30, 40, 50 is, for example, several μm to several tens μm. The gap d1 between the upper surface of the substrate 10 and the lower surface of the semiconductor chip 20 may be, for example, at least 10 μm or more, for example, several tens of μm. The gap d2 between the planes of the semiconductor chips 20, 30, 40, 50 may be, for example, at least 10 μm or more, for example, several tens of μm. Also, almost the entire lower surface of each of the semiconductor chips 20, 30, 40, 50 (that is, the surface on which the second protrusion is not provided) is an electronic circuit made up of transistors, memory elements, other electronic elements, electrical wirings, electrodes, etc. It is preferable that the circuit surface is provided.

これらにより、本実施形態の半導体装置１によれば、半導体チップ２０，３０，４０，５０を極めて薄くして、さらに基板１０と半導体チップ２０間のギャップ及び半導体チップ２０，３０，４０，５０同士間のギャップを極めて狭くして、さらに半導体チップ２０，３０，４０，５０自体に反りがあっても、基板１０と半導体チップ２０間及び半導体チップ２０，３０，４０，５０同士間の平行状態を第１突起１１及び第２突起２１，３１，４１で安定に確保することができる。したがって、本実施形態は、基板１０と半導体チップ２０との間、及び半導体チップ２０，３０，４０，５０同士間で短絡などが生じることを回避することができる。そこで、本実施形態は、極めて高密度に三次元回路などを構成しながら高い信頼性を有する半導体装置１を低コストで提供することができる。また、本実施形態の半導体装置１は、第２突起２１，３１，４１によって各半導体チップ２０，３０，４０の機械的強度を高めることができる。   As a result, according to the semiconductor device 1 of the present embodiment, the semiconductor chips 20, 30, 40, and 50 are made extremely thin, and the gap between the substrate 10 and the semiconductor chip 20 and the semiconductor chips 20, 30, 40, and 50 are between each other. Even if the gap between the semiconductor chips 20, 30, 40, 50 itself is warped, the parallel state between the substrate 10 and the semiconductor chip 20 and between the semiconductor chips 20, 30, 40, 50 is reduced. The first protrusion 11 and the second protrusions 21, 31, 41 can be secured stably. Therefore, this embodiment can avoid a short circuit between the substrate 10 and the semiconductor chip 20 and between the semiconductor chips 20, 30, 40, 50. Therefore, the present embodiment can provide the semiconductor device 1 having high reliability at a low cost while forming a three-dimensional circuit or the like at an extremely high density. In the semiconductor device 1 of this embodiment, the mechanical strength of each of the semiconductor chips 20, 30, and 40 can be increased by the second protrusions 21, 31, and 41.

また、第１突起１１及び第２突起２１，３１，４１のそれぞれは、半導体（例えばシリコン）からなるギャップ確保部１１ａ，２１ａ，３１ａ，４１ａと、ギャップ確保部１１ａ，２１ａ，３１ａ，４１ａの上面に設けられた絶縁性及び弾性を有する材料（例えば樹脂）からなる封止部１１ｂ，２１ｂ，３１ｂ，４１ｂとの２層構造となっている。ギャップ確保部１１ａ，２１ａ，３１ａ，４１ａの厚みｄ３は、例えば数十μｍとする。封止部１１ｂ，２１ｂ，３１ｂ，４１ｂの厚みｄ４は、例えば数μｍとする。そして、ギャップ確保部１１ａ，２１ａ，３１ａ，４１ａの厚みｄ３と封止部１１ｂ，２１ｂ，３１ｂ，４１ｂの厚みｄ４とを加え合わせた値（突起の高さ）は、端子１２によるギャップｄ１，ｄ２の値よりも大きいことが好ましい。このようにすると、封止部１１ｂ，２１ｂ，３１ｂ，４１ｂが半導体チップ２０，３０，４０，５０の下面に押し付けられることとなり、その半導体チップ２０，３０，４０，５０の下面に配置された回路面を良好に封止することができる。
また、封止部１１ｂ，２１ｂ，３１ｂ，４１ｂをなす絶縁性樹脂は、基板１０、半導体チップ２０，３０，４０，５０間の接合時の熱で、半導体チップ２０，３０，４０，５０の下面に密着する機能を有するものとしてもよい。すなわち、封止部１１ｂ，２１ｂ，３１ｂ，４１ｂをなす絶縁性樹脂は、熱可塑性のある樹脂であることとしてもよい。 Each of the first protrusion 11 and the second protrusions 21, 31, 41 includes gap securing portions 11a, 21a, 31a, 41a made of a semiconductor (for example, silicon) and upper surfaces of the gap securing portions 11a, 21a, 31a, 41a. It has a two-layer structure of sealing portions 11b, 21b, 31b, and 41b made of an insulating and elastic material (for example, resin) provided on the surface. The thickness d3 of the gap securing portions 11a, 21a, 31a, 41a is, for example, several tens μm. The thickness d4 of the sealing portions 11b, 21b, 31b, 41b is, for example, several μm. The value obtained by adding the thickness d3 of the gap securing portions 11a, 21a, 31a, and 41a and the thickness d4 of the sealing portions 11b, 21b, 31b, and 41b (the height of the protrusions) is the gaps d1 and d2 due to the terminal 12. It is preferable that it is larger than this value. If it does in this way, sealing part 11b, 21b, 31b, 41b will be pressed on the lower surface of semiconductor chip 20,30,40,50, and the circuit arrange | positioned on the lower surface of the semiconductor chip 20,30,40,50 will be carried out. The surface can be sealed well.
The insulating resin forming the sealing portions 11b, 21b, 31b, and 41b is the heat at the time of bonding between the substrate 10 and the semiconductor chips 20, 30, 40, and 50, and the lower surface of the semiconductor chips 20, 30, 40, and 50. It is good also as what has a function to stick to. That is, the insulating resin forming the sealing portions 11b, 21b, 31b, and 41b may be a thermoplastic resin.

また、本実施形態の半導体装置１は、図２に示すように、半導体チップ２０，３０，４０の上面における端子１２よりも内側のほぼ全領域に、１つの第２突起２１，３１，４１を設けている。これにより、半導体チップ２０，３０，４０，５０の回路の大部分又は全部を第１突起１１及び第２突起２１，３１，４１で樹脂封止することも可能となる。また、半導体装置１の全体を樹脂封止しようとするときは、第２突起２１，３１，４１が設けられていない部分、すなわち半導体チップ２０，３０，４０の外周近傍部分のみに封止用の樹脂を塗布すればよい。そこで、本実施形態は、複数の半導体チップ２０，３０，４０，５０が三次元実装された半導体装置１の樹脂封止を簡便に且つ迅速に行える構造とすることができ、半導体装置１の低コスト化を図ることができる。   In addition, as shown in FIG. 2, the semiconductor device 1 of the present embodiment has one second protrusion 21, 31, 41 in almost the entire region inside the terminal 12 on the upper surface of the semiconductor chip 20, 30, 40. Provided. Thereby, most or all of the circuits of the semiconductor chips 20, 30, 40, 50 can be resin-sealed with the first protrusions 11 and the second protrusions 21, 31, 41. When the entire semiconductor device 1 is to be resin-sealed, only the portions where the second protrusions 21, 31, 41 are not provided, that is, the portions near the outer periphery of the semiconductor chips 20, 30, 40 are sealed. What is necessary is just to apply | coat resin. Therefore, the present embodiment can be configured so that the resin sealing of the semiconductor device 1 on which the plurality of semiconductor chips 20, 30, 40, 50 are three-dimensionally mounted can be performed easily and quickly. Cost can be reduced.

また、第１突起１１及び第２突起２１，３１，４１のそれぞれは、絶縁性のある樹脂のみで構成されていることとしてもよい。このようにすると、より簡便に第１突起１１及び第２突起２１，３１，４１を形成でき、製造コストを低減することができる。   Moreover, each of the 1st protrusion 11 and the 2nd protrusion 21, 31, 41 is good also as being comprised only with resin with insulation. If it does in this way, the 1st processus | protrusion 11 and the 2nd processus | protrusion 21,31,41 can be formed more simply, and manufacturing cost can be reduced.

また、本実施形態においては、半導体チップ２０，３０，４０の下面が回路面となっており、上面に第２突起２１，３１，４１が設けられている。そこで、図２に示すように、第２突起２１，３１，４１を半導体チップ２０，３０，４０の上面における大部分の領域（例えば端子１２の内側全域）に設けることができる。これにより、本実施形態は、第２突起２１，３１，４１の形成領域について別段の樹脂封止の必要性を無くすことができ、低コスト化及び高信頼性化などを図ることができる。   In the present embodiment, the lower surfaces of the semiconductor chips 20, 30, and 40 are circuit surfaces, and the second protrusions 21, 31, and 41 are provided on the upper surface. Therefore, as shown in FIG. 2, the second protrusions 21, 31, 41 can be provided in most regions (for example, the entire inner side of the terminal 12) on the upper surfaces of the semiconductor chips 20, 30, 40. As a result, according to the present embodiment, it is possible to eliminate the necessity of separate resin sealing for the formation region of the second protrusions 21, 31, 41, and to achieve cost reduction and high reliability.

また、図２に示すように、広範囲に第２突起２１，３１，４１を設けることで、その第２突起２１，３１，４１の構成材料である樹脂の収縮応力などで、半導体チップ２０，３０，４０の反りを軽減することもできる。すなわち、従来の半導体チップは、一般に回路面にのみ樹脂が設けられているので、その樹脂の収縮応力などで半導体チップに反りが生じることがあった。本実施形態の半導体チップ２０，３０，４０は、回路面とその裏側面（第２突起の形成面）との両方に樹脂を設けているので、樹脂の収縮応力などを相殺でき、半導体チップ２０，３０，４０に反りが生じることを軽減することができる。   Further, as shown in FIG. 2, by providing the second protrusions 21, 31, 41 in a wide range, the semiconductor chips 20, 30 are caused by the shrinkage stress of the resin that is a constituent material of the second protrusions 21, 31, 41. , 40 warpage can be reduced. That is, since a conventional semiconductor chip is generally provided with a resin only on the circuit surface, the semiconductor chip may be warped due to shrinkage stress of the resin or the like. Since the semiconductor chips 20, 30, and 40 of the present embodiment are provided with resin on both the circuit surface and the back side surface (formation surface of the second protrusion), the shrinkage stress of the resin can be offset, and the semiconductor chip 20. , 30, 40 can reduce the occurrence of warping.

また、本実施形態においては、基板１０の第１突起１１が、半導体チップ２０，３０，４０の第２突起２１，３１，４１の形成領域よりも狭い領域に設けられている。換言すれは、第１突起１１の占有領域が第２突起２１，３１，４１の占有領域よりも狭い。これにより、本実施形態の半導体装置１は、基板１０の回路領域が第１突起１１によって狭まることを低減でき、その回路領域を十分に確保することができる。   In the present embodiment, the first protrusion 11 of the substrate 10 is provided in a region narrower than the formation region of the second protrusions 21, 31, 41 of the semiconductor chips 20, 30, 40. In other words, the occupied area of the first protrusion 11 is narrower than the occupied areas of the second protrusions 21, 31, 41. Thereby, the semiconductor device 1 of this embodiment can reduce the circuit area of the board | substrate 10 being narrowed by the 1st protrusion 11, and can fully secure the circuit area.

なお、本実施形態においては、基板１０の上面に第１突起１１を設ける代わりに、半導体チップ２０の下面に第１突起１１を設けてもよい。この場合は、第２突起２１を半導体チップ３０の下面に設け、第２突起３１を半導体チップ４０の下面に設け、第２突起４１を半導体チップ５０の下面に設けることが好ましい。   In the present embodiment, instead of providing the first protrusion 11 on the upper surface of the substrate 10, the first protrusion 11 may be provided on the lower surface of the semiconductor chip 20. In this case, it is preferable that the second protrusion 21 is provided on the lower surface of the semiconductor chip 30, the second protrusion 31 is provided on the lower surface of the semiconductor chip 40, and the second protrusion 41 is provided on the lower surface of the semiconductor chip 50.

図３は、本実施形態に係る半導体装置１における第２突起２１の変形例を示す平面図である。図３に示す半導体チップ２０Ａは、図２に示す半導体チップ２０と比較して第２突起２１Ａの形状のみが異なる。また、半導体チップ３０，４０の第２突起３１，４１も、図３に示す第２突起２１Ａと同一の形状としてもよい。   FIG. 3 is a plan view showing a modification of the second protrusion 21 in the semiconductor device 1 according to the present embodiment. 3 differs from the semiconductor chip 20 shown in FIG. 2 only in the shape of the second protrusion 21A. The second protrusions 31 and 41 of the semiconductor chips 30 and 40 may also have the same shape as the second protrusion 21A shown in FIG.

本変形例によれば、半導体チップ２０Ａの中央部のみに１つの第２突起２１Ａを設けているので、半導体チップ３０の回路面の樹脂封止を容易に実行できる。すなわち、積み重ねられた半導体チップの中央部には一般に封止用の樹脂が流入し難い。本変形例によれば、かかる中央部は第２突起２１Ａによって樹脂封止できるので、半導体チップ２０，３０，４０，５０のギャップ間の隅々まで簡便に樹脂封止でき、製造コストを低減することができる。なお、ギャップ間に注入された液状体の封止用の樹脂は、養正期間をおいて硬化させられる。   According to this modification, since one second protrusion 21A is provided only in the central portion of the semiconductor chip 20A, the resin sealing of the circuit surface of the semiconductor chip 30 can be easily performed. That is, it is generally difficult for sealing resin to flow into the central portion of the stacked semiconductor chips. According to this modification, since the central portion can be resin-sealed by the second protrusion 21A, the resin can be easily sealed to every corner between the gaps of the semiconductor chips 20, 30, 40, and 50, and the manufacturing cost is reduced. be able to. Note that the resin for sealing the liquid injected between the gaps is cured after a curing period.

図４は、第２突起２１の他の変形例を示す平面図である。図４に示す半導体チップ２０Ｂは、図２に示す半導体チップ２０と比較して第２突起２１Ｂの形状のみが異なる。また半導体チップ３０，４０の第２突起３１，４１も、図４に示す第２突起２１Ｂと同一の形状としてもよい。図４において、矢印Ｓは、封止用の樹脂（液状体）の流入方向を示している。   FIG. 4 is a plan view showing another modification of the second protrusion 21. The semiconductor chip 20B shown in FIG. 4 differs from the semiconductor chip 20 shown in FIG. 2 only in the shape of the second protrusion 21B. The second protrusions 31 and 41 of the semiconductor chips 30 and 40 may have the same shape as the second protrusion 21B shown in FIG. In FIG. 4, an arrow S indicates the inflow direction of the sealing resin (liquid material).

本変形例によれば、第２突起２１Ｂが長手形状となっている。そして、第２突起２１Ｂの長手形状の長手方向と封止用の樹脂の流入方向とがほぼ同一方向となっている。したがって、本変形例によれば、封止用の樹脂の流れが第２突起２１Ｂによって阻害されることを低減できる。そこで、本変形例は、三次元実装された半導体装置の樹脂封止をより簡便に且つスムーズに行うことができ、低コストで高性能な半導体装置を提供することができる。   According to this modification, the second protrusion 21B has a longitudinal shape. The longitudinal direction of the longitudinal shape of the second protrusion 21B and the inflow direction of the sealing resin are substantially the same direction. Therefore, according to this modification, it can reduce that the flow of the resin for sealing is inhibited by the 2nd protrusion 21B. Therefore, in this modification, resin sealing of a three-dimensionally mounted semiconductor device can be performed more easily and smoothly, and a high-performance semiconductor device can be provided at low cost.

図４においては、長手形状の１つの第２突起２１Ｂを設けているが、長手形状の複数の第２突起２１Ｂを半導体チップ２０に設けることとしてもよい。この複数の長手形状の第２突起２１Ｂは、封止用の樹脂の流れ方向にほぼ沿った放射形状に配置されていることとしてもよい。   In FIG. 4, one long-shaped second protrusion 21 </ b> B is provided, but a plurality of long-shaped second protrusions 21 </ b> B may be provided on the semiconductor chip 20. The plurality of long-shaped second protrusions 21B may be arranged in a radial shape substantially along the flow direction of the sealing resin.

（製造方法）
次に、上記構成を有する本実施形態の半導体装置の製造方法について、図１などを参照して説明する。本実施形態の製造方法は、基板１０の平面と半導体チップ２０の平面とが接触しない構造となるように、基板１０の半導体チップ２０側の平面に第１突起２１を設ける工程と、半導体チップ２０，３０，４０，５０の平面同士が接触しない構造となるように、半導体チップ２０，３０，４０の平面に第２突起２１，３１，４１を設ける工程とを有する。 (Production method)
Next, a manufacturing method of the semiconductor device of the present embodiment having the above configuration will be described with reference to FIG. The manufacturing method according to the present embodiment includes a step of providing the first protrusion 21 on the plane of the substrate 10 on the side of the semiconductor chip 20 so that the plane of the substrate 10 and the plane of the semiconductor chip 20 do not contact with each other; , 30, 40, and 50, the second protrusions 21, 31, and 41 are provided on the planes of the semiconductor chips 20, 30, and 40 so that the planes do not contact each other.

第２突起２１，３１，４１を設ける工程では、例えば半導体チップ２０，３０，４０の基材である半導体ウエハ（例えばシリコン・ウエハ）の薄型化（薄板化）処理の時に、その半導体ウエハの第２突起形成領域以外についてエッチングすることで、第２突起２１，３１，４１を形成する。ここで、第２突起形成領域とは、半導体チップ２０，３０，４０の平面における第２突起２１，３１，４１が設けられる領域をいう。これらにより、半導体チップ２０，３０，４０の第２突起２１，３１，４１を簡便に且つ高精度に形成することができる。また、上記のようにエッチングによって第２突起２１，３１，４１を形成することで、第２突起２１，３１，４１の構成材料と半導体チップ２０，３０，４０の構成材料とが同一となり、且つ第２突起２１，３１，４１と半導体チップ２０，３０，４０とが一体構成となる。したがって、半導体チップ２０，３０，４０の機械的強度を高めることができる。   In the step of providing the second protrusions 21, 31, 41, for example, at the time of thinning (thinning) processing of a semiconductor wafer (for example, silicon wafer) that is a base material of the semiconductor chips 20, 30, 40, The second protrusions 21, 31, and 41 are formed by etching other than the two protrusion formation regions. Here, the second protrusion formation region refers to a region where the second protrusions 21, 31, 41 in the plane of the semiconductor chips 20, 30, 40 are provided. As a result, the second protrusions 21, 31, 41 of the semiconductor chips 20, 30, 40 can be easily and accurately formed. Further, by forming the second protrusions 21, 31, 41 by etching as described above, the constituent material of the second protrusions 21, 31, 41 and the constituent material of the semiconductor chips 20, 30, 40 are the same, and The second protrusions 21, 31, 41 and the semiconductor chips 20, 30, 40 are integrated. Therefore, the mechanical strength of the semiconductor chips 20, 30, 40 can be increased.

第１突起１１を設ける工程では、例えば基板１０としてシリコン基板を用い、その基板１０の第１突起形成領域以外についてエッチングすることで、第１突起１１をその基板１０に形成する。ここで、第１突起形成領域とは、基板１０の平面における第１突起１１が設けられる領域をいう。これらにより、基板１０の所望領域に第１突起１１を簡便に且つ高精度に形成することができる。また、上記のようにエッチングによって第１突起１１を形成することで、第１突起１１の構成材料と基板１０の構成材料とが同一となり、且つ、第１突起１１と基板１０とが一体構成となる。したがって、基板１０の機械的強度を高めることができる。   In the step of providing the first protrusions 11, for example, a silicon substrate is used as the substrate 10, and the first protrusions 11 are formed on the substrate 10 by etching other than the first protrusion formation region of the substrate 10. Here, the first protrusion formation region refers to a region where the first protrusion 11 on the plane of the substrate 10 is provided. Accordingly, the first protrusion 11 can be easily and accurately formed in a desired region of the substrate 10. In addition, by forming the first protrusion 11 by etching as described above, the constituent material of the first protrusion 11 and the constituent material of the substrate 10 are the same, and the first protrusion 11 and the substrate 10 are integrated. Become. Therefore, the mechanical strength of the substrate 10 can be increased.

さらに、第１突起１１を設ける工程及び第２突起を設ける工程では、上記のようにエッチングによって形成された第１突起１１及び第２突起２１，３１，４１の上面に液状体を塗布することで、その上面に絶縁性及び弾性のある部材を形成させることが好ましい。ここで、塗布される液状体は、基板１０、半導体チップ２０，３０，４０，５０間の接合時の熱で、半導体チップ２０，３０，４０，５０の下面に密着する機能を有する絶縁性樹脂とすることが好ましい。また、ここでの液状体の塗布は、インクジェットノズルなどから液状体を液滴として吐出する液滴吐出方式、又は印刷法などを用いて、簡便に行うことができる。これらにより、上記エッチングによって形成された部分は図１におけるギャップ保持部１１ａ，２１ａ，３１ａ，４１ａとなり、液状体の塗布によって形成された部分は図１における封止部１１ｂ、２１ｂ，３１ｂ，４１ｂとなる。   Furthermore, in the step of providing the first protrusion 11 and the step of providing the second protrusion, a liquid material is applied to the upper surfaces of the first protrusion 11 and the second protrusions 21, 31, 41 formed by etching as described above. It is preferable to form an insulating and elastic member on the upper surface. Here, the applied liquid material is an insulating resin having a function of being in close contact with the lower surface of the semiconductor chip 20, 30, 40, 50 by heat during bonding between the substrate 10 and the semiconductor chips 20, 30, 40, 50. It is preferable that In addition, the application of the liquid material here can be easily performed using a droplet discharge method in which the liquid material is discharged as droplets from an inkjet nozzle or the like, or a printing method. Accordingly, the portions formed by the etching become the gap holding portions 11a, 21a, 31a, and 41a in FIG. 1, and the portions formed by applying the liquid material are the sealing portions 11b, 21b, 31b, and 41b in FIG. Become.

そこで、本実施形態によれば、ギャップ確保部１１ａ，２１ａ，３１ａ，４１ａによって、基板１０と半導体チップ２０間及び半導体チップ２０，３０，４０，５０同士間において安定したギャップを確保することができる。また、封止部１１ｂ，２１ｂ，３１ｂ，４１ｂによって、基板１０と半導体チップ２０間及び半導体チップ２０，３０，４０，５０同士間の短絡を回避でき、半導体チップ２０，３０，４０，５０の回路面などの封止を安定にすることができる。   Therefore, according to the present embodiment, a stable gap can be secured between the substrate 10 and the semiconductor chip 20 and between the semiconductor chips 20, 30, 40, and 50 by the gap securing portions 11a, 21a, 31a, and 41a. . Further, the sealing portions 11b, 21b, 31b, and 41b can avoid a short circuit between the substrate 10 and the semiconductor chip 20 and between the semiconductor chips 20, 30, 40, and 50, and the circuit of the semiconductor chips 20, 30, 40, and 50. Sealing of the surface or the like can be stabilized.

図５は、半導体チップ２０及び第２突起２１の製造工程の一例を示す断面図である。なお、半導体チップ３０，４０及び第２突起３１，４１も、図５に示す製造工程により製造することができる。   FIG. 5 is a cross-sectional view showing an example of the manufacturing process of the semiconductor chip 20 and the second protrusion 21. The semiconductor chips 30 and 40 and the second protrusions 31 and 41 can also be manufactured by the manufacturing process shown in FIG.

図５（ａ）に示す半導体チップ２０は、例えばＳｉ（シリコン）基板からなり、回路面（表面、図１における下面）２０ａには複数の区画領域（ショット領域）が設定されており、各々の区画領域内には、トランジスタ、メモリ素子、その他の電子素子並びに電気配線及び電極パッド等からなる電子回路が形成されている。一方、半導体チップ２０の裏面（図１における上面）２０ｂにはこれらの電子回路は形成されていない。   A semiconductor chip 20 shown in FIG. 5A is made of, for example, a Si (silicon) substrate, and a plurality of partitioned regions (shot regions) are set on a circuit surface (front surface, lower surface in FIG. 1) 20a. In the partition region, an electronic circuit including a transistor, a memory element, other electronic elements, electric wiring, electrode pads, and the like is formed. On the other hand, these electronic circuits are not formed on the back surface (upper surface in FIG. 1) 20b of the semiconductor chip 20.

この半導体チップ２０に対して、端子１２を設けるための孔部Ｈ１０を形成する工程が行われる。図５（ｂ）は、半導体チップ２０における電極パッド（図示せず）の形成領域を穿孔して孔部Ｈ１０を形成した状態を示す断面図である。なお、孔部Ｈ１０の形成は、エッチングなどによって行われる。次に、孔部Ｈ１０の底面及び内壁を含め半導体チップ２０の回路面２０ａ側に絶縁膜、並びにバリア層及びシード層からなる下地膜を順に形成する。図５（ｃ）は、半導体チップ２０の回路面２０ａ側に絶縁膜及び下地膜を形成した状態を示す断面図である。なお、図５（ｃ）においては、下地膜２２のみを図示しており、絶縁膜につては図示を省略している。   A step of forming a hole H10 for providing the terminal 12 is performed on the semiconductor chip 20. FIG. 5B is a cross-sectional view showing a state in which a hole H10 is formed by drilling a formation region of an electrode pad (not shown) in the semiconductor chip 20. The hole H10 is formed by etching or the like. Next, an insulating film, and a base film composed of a barrier layer and a seed layer are sequentially formed on the circuit surface 20a side of the semiconductor chip 20 including the bottom surface and inner wall of the hole H10. FIG. 5C is a cross-sectional view showing a state in which an insulating film and a base film are formed on the circuit surface 20 a side of the semiconductor chip 20. In FIG. 5C, only the base film 22 is shown, and the illustration of the insulating film is omitted.

次に、半導体チップ２０の回路面２０ａ上にメッキレジストを塗布し、端子１２を形成する部分のみが開口した状態にパターニングしてメッキレジストパターン５６を形成する。図５（ｄ）はメッキレジストパターンを形成した状態を示す断面図である。その後、Ｃｕ電解メッキを行って、図５（ｅ）に示す通り半導体チップ２０の孔部Ｈ１０及びメッキレジストパターン５６の開口部にＣｕ（銅）を埋め込み、貫通電極となる端子１２を形成する。図５（ｅ）は、Ｃｕ電解メッキを行って端子１２を形成した状態を示す断面図である。   Next, a plating resist is applied on the circuit surface 20a of the semiconductor chip 20, and the plating resist pattern 56 is formed by patterning in a state where only the portions where the terminals 12 are to be formed are opened. FIG. 5D is a cross-sectional view showing a state in which a plating resist pattern is formed. Thereafter, Cu electrolytic plating is performed to bury Cu (copper) in the hole H10 of the semiconductor chip 20 and the opening of the plating resist pattern 56 as shown in FIG. FIG. 5E is a cross-sectional view showing a state in which the terminal 12 is formed by performing Cu electrolytic plating.

端子１２が形成されると、図５（ｆ）に示す通り、半導体チップ２０上に形成されているメッキレジストパターン２６を剥離する。図５（ｆ）は、端子１２を形成した後にメッキレジストパターン２６を剥離した状態を示す断面図である。次に、形成した端子１２上に無鉛ハンダ（Ｓｎ／Ａｇ）１３を形成する。この無鉛ハンダ１３は、図１に示すように半導体チップ２０，３０，４０，５０を積層する際に、半導体チップ２０，３０，４０，５０の貫通電極としての端子１２と基板１０及び各半導体チップ２０，３０，４０，５０とを接合するためのものである。   When the terminal 12 is formed, the plating resist pattern 26 formed on the semiconductor chip 20 is peeled off as shown in FIG. FIG. 5F is a cross-sectional view showing a state where the plating resist pattern 26 is peeled after the terminals 12 are formed. Next, lead-free solder (Sn / Ag) 13 is formed on the formed terminal 12. When the semiconductor chips 20, 30, 40, 50 are stacked as shown in FIG. 1, the lead-free solder 13 has the terminals 12 as the through electrodes of the semiconductor chips 20, 30, 40, 50, the substrate 10, and each semiconductor chip. 20, 30, 40, 50 are joined.

以上の工程が終了すると、半導体チップ２０の回路面２０ａ側に支持部材を取り付け、例えばエッチングによって半導体チップ２０の薄板化を行う。図５（ｇ）は、半導体チップ２０の薄板化を実行した後の状態を示す断面図である。このエッチングによる薄板化の工程では、図５（ｇ）に示すように、第２突起２１の構成要素であるキャップ確保部２１ａを半導体チップ２０に形成する。   When the above steps are completed, a support member is attached to the circuit surface 20a side of the semiconductor chip 20, and the semiconductor chip 20 is thinned by etching, for example. FIG. 5G is a cross-sectional view showing a state after the semiconductor chip 20 is thinned. In the thinning process by this etching, as shown in FIG. 5G, a cap securing portion 21a, which is a component of the second protrusion 21, is formed on the semiconductor chip 20.

次に、ギャップ確保部２１ａの平面に封止部２１ｂを形成する。図５（ｈ）は、半導体チップ２０に封止部２１ｂを形成した状態を示す断面図である。その封止部２１ｂの形成は、例えば液滴吐出方式を用いて行う。具体的には、図５（ｇ）に示す状態の半導体チップ２０を裏返し、その半導体チップ２０を液滴吐出装置のステージに載置する。そして、液滴吐出装置のインクジェットノズルから液状体（例えば、絶縁性及び弾性を有する樹脂となるもの）を液滴として吐出し、その液滴をギャップ確保部２１ａの上面に着弾させる。これにより、その液状体をギャップ確保部２１ａの上面全体に均一に塗布する。その後液状体を乾燥・硬化させることにより、ギャップ確保部２１ａの上面全体に一定膜厚の封止部２１ｂが形成される。以上の工程を終了すると、レーザ又はブレードにより、半導体ウエハに複数形成された半導体チップ２０を切断して、個々の半導体チップ２０に分離する。以上の工程を経て図１及び図２に示すような第２突起２１を有する半導体チップ２０が完成する。   Next, the sealing part 21b is formed in the plane of the gap securing part 21a. FIG. 5H is a cross-sectional view showing a state where the sealing portion 21b is formed on the semiconductor chip 20. FIG. The sealing portion 21b is formed by using, for example, a droplet discharge method. Specifically, the semiconductor chip 20 in the state shown in FIG. 5G is turned over, and the semiconductor chip 20 is placed on the stage of the droplet discharge device. Then, a liquid material (for example, a resin having insulating properties and elasticity) is discharged as droplets from the inkjet nozzle of the droplet discharge device, and the droplets are landed on the upper surface of the gap securing portion 21a. Thereby, the liquid material is uniformly applied to the entire upper surface of the gap securing portion 21a. Thereafter, the liquid material is dried and cured, whereby a sealing portion 21b having a constant film thickness is formed on the entire upper surface of the gap securing portion 21a. When the above steps are completed, a plurality of semiconductor chips 20 formed on the semiconductor wafer are cut and separated into individual semiconductor chips 20 by a laser or a blade. Through the above steps, the semiconductor chip 20 having the second protrusions 21 as shown in FIGS. 1 and 2 is completed.

（従来の半導体装置との比較）
図６は、従来の半導体装置の一例を示す断面図である。従来の半導体装置１００は、基板１１０と、その基板１１０の上に積み重ねられた２枚の半導体チップ１２０，１３０と、半導体チップ１２０，１３０を貫通する複数の端子１１２とで構成されている。半導体チップ１２０，１３０の周縁部については、端子１１２によって、基板１１０と半導体チップ１２０間及び半導体チップ１２０，１３０同士間のギャップが維持されている。しかしながら、半導体チップ１２０，１３０が反っているので、半導体チップ１２０の中央部についてはギャップが維持できず基板１１０と接触している。この接触により、基板１１０の回路と半導体チップ１２０の回路とが短絡又は破損などする可能性が高まり、半導体装置１００の信頼性を損なうこととなる。 (Comparison with conventional semiconductor devices)
FIG. 6 is a cross-sectional view showing an example of a conventional semiconductor device. The conventional semiconductor device 100 includes a substrate 110, two semiconductor chips 120 and 130 stacked on the substrate 110, and a plurality of terminals 112 penetrating the semiconductor chips 120 and 130. With respect to the peripheral portions of the semiconductor chips 120 and 130, gaps between the substrate 110 and the semiconductor chip 120 and between the semiconductor chips 120 and 130 are maintained by the terminals 112. However, since the semiconductor chips 120 and 130 are warped, a gap cannot be maintained at the central portion of the semiconductor chip 120 and is in contact with the substrate 110. This contact increases the possibility that the circuit of the substrate 110 and the circuit of the semiconductor chip 120 are short-circuited or damaged, and the reliability of the semiconductor device 100 is impaired.

一方、図１などに示す本実施形態の半導体装置１は、第１突起１１及び第２突起２１，３１，４１を有している。これにより、本実施形態の半導体装置１は、半導体チップ２０，３０，４０，５０自体が半導体チップ１２０，１３０のように反っているものであっても、基板１０と半導体チップ２０間、及び半導体チップ２０，３０，４０，５０同士間のギャップを、半導体チップ２０，３０，４０，５０の周縁部のみならず中央部についても一定に確保することができる。したがって、本実施形態の半導体装置１は、第１突起１１及び第２突起２１，３１，４１以外で基板１０と半導体チップ２０、及び半導体チップ２０，３０，４０，５０同士が接触することを回避することができる。また、本実施形態の半導体装置１は、上記のように一定に確保されたギャップに、樹脂封止を安定して簡便に行うことができる。そこで、本実施形態は、信頼性の高い半導体装置１を低コストで提供することができる。   On the other hand, the semiconductor device 1 of this embodiment shown in FIG. 1 and the like has a first protrusion 11 and second protrusions 21, 31, 41. Thereby, in the semiconductor device 1 of the present embodiment, even if the semiconductor chips 20, 30, 40, 50 themselves are warped like the semiconductor chips 120, 130, between the substrate 10 and the semiconductor chip 20, and the semiconductor The gap between the chips 20, 30, 40, 50 can be ensured uniformly not only at the peripheral part of the semiconductor chips 20, 30, 40, 50 but also at the central part. Therefore, the semiconductor device 1 according to the present embodiment avoids the substrate 10 and the semiconductor chip 20 and the semiconductor chips 20, 30, 40, and 50 from contacting each other except for the first protrusion 11 and the second protrusions 21, 31, and 41. can do. Moreover, the semiconductor device 1 of this embodiment can perform resin sealing stably and simply in the gap ensured as described above. Therefore, this embodiment can provide a highly reliable semiconductor device 1 at low cost.

（電子機器）
次に上記実施形態の半導体装置を構成要素とする電子機器について説明する。
図７（ａ）は、携帯電話の一例を示した斜視図である。図７（ａ）において、符号６００は上記実施形態の半導体装置１を有してなる携帯電話本体を示し、符号６０１は表示部を示している。図７（ｂ）は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図７（ｂ）において、符号７００は情報処理装置、符号７０１はキーボードなどの入力部、符号７０２は表示部、符号７０３は上記実施形態の半導体装置１を有してなる情報処理装置本体を示している。図７（ｃ）は、腕時計型電子機器の一例を示した斜視図である。図７（ｃ）において、符号８００は上記実施形態の半導体装置１を有してなる時計本体を示し、符号８０１は表示部を示している。 (Electronics)
Next, an electronic apparatus having the semiconductor device of the above embodiment as a component will be described.
FIG. 7A is a perspective view showing an example of a mobile phone. In FIG. 7A, reference numeral 600 indicates a mobile phone body including the semiconductor device 1 of the above embodiment, and reference numeral 601 indicates a display unit. FIG. 7B is a perspective view illustrating an example of a portable information processing apparatus such as a word processor or a personal computer. In FIG. 7B, reference numeral 700 denotes an information processing apparatus, reference numeral 701 denotes an input unit such as a keyboard, reference numeral 702 denotes a display unit, and reference numeral 703 denotes an information processing apparatus body including the semiconductor device 1 of the above embodiment. ing. FIG. 7C is a perspective view showing an example of a wristwatch type electronic device. In FIG. 7C, reference numeral 800 denotes a watch body including the semiconductor device 1 of the above embodiment, and reference numeral 801 denotes a display unit.

図７に示す電子機器は、上記実施形態の半導体装置を備えているので、コンパクトで且つ高性能でありながら高い信頼性を有するものとすることができる。   Since the electronic device illustrated in FIG. 7 includes the semiconductor device of the above embodiment, the electronic device can be compact and have high reliability while having high performance.

なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や層構成などはほんの一例に過ぎず、適宜変更が可能である。   The technical scope of the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the spirit of the present invention, and the specific materials and layers mentioned in the embodiment can be added. The configuration is merely an example, and can be changed as appropriate.

例えば、本実施形態の電子機器としては、図７に示すものに限られることなく、種々の電子機器に本発明を適用することができる。例えば、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置等の電子機器に本発明を適用することができる。   For example, the electronic device of the present embodiment is not limited to that shown in FIG. 7, and the present invention can be applied to various electronic devices. For example, LCD projectors, multimedia-compatible personal computers (PCs) and engineering workstations (EWS), pagers, word processors, TVs, viewfinder type or monitor direct view type video tape recorders, electronic notebooks, electronic desk calculators, car navigation systems The present invention can be applied to electronic devices such as a device, a POS terminal, and a device provided with a touch panel.

また、本実施形態における端子１２は半導体チップ２０，３０，４０，５０を貫通する接続端子としているが、本発明はこれに限定されるものではなく、端子１２は半導体チップ２０，３０，４０，５０を貫通しない接続端子としてもよい。   Moreover, although the terminal 12 in this embodiment is a connection terminal that penetrates the semiconductor chips 20, 30, 40, 50, the present invention is not limited to this, and the terminal 12 is not limited to the semiconductor chips 20, 30, 40, 50. It is good also as a connection terminal which does not penetrate 50.

本発明の実施形態に係る半導体装置の一例を示す断面図である。It is sectional drawing which shows an example of the semiconductor device which concerns on embodiment of this invention. 同上の半導体装置における半導体チップの一方面を示す平面図である。It is a top view which shows one side of the semiconductor chip in a semiconductor device same as the above. 同上の半導体装置の半導体チップにおける第２突起の変形例の平面図である。It is a top view of the modification of the 2nd protrusion in the semiconductor chip of a semiconductor device same as the above. 同上の半導体装置の半導体チップにおける第２突起の変形例の平面図である。It is a top view of the modification of the 2nd protrusion in the semiconductor chip of a semiconductor device same as the above. 同上の半導体装置における半導体チップの製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the semiconductor chip in a semiconductor device same as the above. 従来の半導体装置の一例を示す断面図である。It is sectional drawing which shows an example of the conventional semiconductor device. 本発明の実施形態に係る電子機器を示す斜視図である。It is a perspective view which shows the electronic device which concerns on embodiment of this invention.

符号の説明Explanation of symbols

１…半導体装置、１０…基板、１１…第１突起、１１ａ，２１ａ，３１ａ，４１ａ…ギャップ確保部、１１ｂ，２１ｂ，３１ｂ，４１ｂ…封止部、１２…端子、２０，２０Ａ，２０Ｂ，３０，４０，５０…半導体チップ、２１，２１Ａ，２１Ｂ，３１，４１…第２突起

DESCRIPTION OF SYMBOLS 1 ... Semiconductor device, 10 ... Board | substrate, 11 ... 1st protrusion, 11a, 21a, 31a, 41a ... Gap ensuring part, 11b, 21b, 31b, 41b ... Sealing part, 12 ... Terminal, 20, 20A, 20B, 30 , 40, 50... Semiconductor chip, 21, 21A, 21B, 31, 41.

Claims (16)

基板上に少なくとも２つの半導体チップを積み重ねた構造を有してなる半導体装置であって、
前記基板上に積み重ねられた第１半導体チップと、
前記第１半導体チップ上に積み重ねられた第２半導体チップとを有し、
前記基板の第１半導体チップ側の面と前記第１半導体チップの基板側の面との平行状態を維持するためのものである第１突起が、該基板の第１半導体チップ側の面及び該第１半導体チップの基板側の面のいずれか一方に設けられており、
前記第１半導体チップの第２半導体チップ側の面と前記第２半導体チップの第１半導体チップ側の面との平行状態を維持するためのものである第２突起が、該第１半導体チップの第２半導体チップ側の面及び該第２半導体チップの第１半導体チップ側の面のいずれか一方に設けられていることを特徴とする半導体装置。 A semiconductor device having a structure in which at least two semiconductor chips are stacked on a substrate,
A first semiconductor chip stacked on the substrate;
A second semiconductor chip stacked on the first semiconductor chip,
A first protrusion for maintaining a parallel state between a surface of the substrate on the first semiconductor chip side and a surface of the first semiconductor chip on the substrate side includes a surface of the substrate on the first semiconductor chip side and the surface of the substrate. Provided on one of the substrate-side surfaces of the first semiconductor chip;
A second protrusion for maintaining a parallel state between the surface of the first semiconductor chip on the second semiconductor chip side and the surface of the second semiconductor chip on the first semiconductor chip side is formed on the first semiconductor chip. A semiconductor device, wherein the semiconductor device is provided on one of a surface on the second semiconductor chip side and a surface on the first semiconductor chip side of the second semiconductor chip. 前記第１半導体チップ及び第２半導体チップは、該第１半導体チップ及び第２半導体チップそれぞれの外周近傍に配置された複数の端子によって、前記基板に電気的及び機械的に接合されており、
前記第１突起及び第２突起は、前記第１半導体チップ又は第２半導体チップの平面において、前記複数の端子よりも内側に配置されていることを特徴とする請求項１に記載の半導体装置。 The first semiconductor chip and the second semiconductor chip are electrically and mechanically joined to the substrate by a plurality of terminals arranged in the vicinity of the outer circumferences of the first semiconductor chip and the second semiconductor chip,
2. The semiconductor device according to claim 1, wherein the first protrusion and the second protrusion are disposed inside the plurality of terminals in a plane of the first semiconductor chip or the second semiconductor chip. 前記第１突起及び第２突起は、絶縁性材料からなることを特徴とする請求項１又は２に記載の半導体装置。   The semiconductor device according to claim 1, wherein the first protrusion and the second protrusion are made of an insulating material. 前記第１突起及び第２突起は、絶縁性のある樹脂からなることを特徴とする請求項１又は２に記載の半導体装置。   The semiconductor device according to claim 1, wherein the first protrusion and the second protrusion are made of an insulating resin. 前記第１突起及び第２突起は、熱可塑性のある樹脂からなることを特徴とする請求項１から４のいずれか一項に記載の半導体装置。   The semiconductor device according to claim 1, wherein the first protrusion and the second protrusion are made of a thermoplastic resin. 前記第１突起は、該第１突起が設けられている物の構成材料と同一の材料からなり、
前記第２突起は、該第２突起が設けられている物の構成材料と同一の材料からなることを特徴とする請求項１又は２に記載の半導体装置。 The first protrusion is made of the same material as the constituent material of the object provided with the first protrusion,
The semiconductor device according to claim 1, wherein the second protrusion is made of the same material as a constituent material of the object on which the second protrusion is provided. 前記第１突起及び第２突起は、半導体材料からなるギャップ確保部と、該ギャップ確保部の上面に設けられた絶縁性及び弾性を有する材料からなる封止部とを有してなることを特徴とする請求項１又は２に記載の半導体装置。   The first protrusion and the second protrusion include a gap securing portion made of a semiconductor material and a sealing portion made of an insulating and elastic material provided on an upper surface of the gap securing portion. The semiconductor device according to claim 1 or 2. 前記第１半導体チップ及び第２半導体チップそれぞれの一方面は、回路が設けられた回路面となっており、
前記第１半導体チップに設けられた第１突起又は第２突起は、該第１半導体チップにおける前記回路面とは反対側の面に配置されており、
前記第２半導体チップに設けられた第２突起は、該第２半導体チップにおける前記回路面とは反対側の面に配置されていることを特徴とする請求項１から７のいずれか一項に記載の半導体装置。 One side of each of the first semiconductor chip and the second semiconductor chip is a circuit surface provided with a circuit,
The first protrusion or the second protrusion provided on the first semiconductor chip is disposed on the surface of the first semiconductor chip opposite to the circuit surface,
The second protrusion provided on the second semiconductor chip is disposed on a surface of the second semiconductor chip opposite to the circuit surface, according to any one of claims 1 to 7. The semiconductor device described. 前記基板に設けられた第１突起は、該基板における前記第１半導体チップ及び第２半導体チップの実装領域よりも狭い領域において設けられていることを特徴とする請求項１から８のいずれか一項に記載の半導体装置。   The first protrusion provided on the substrate is provided in a region narrower than a mounting region of the first semiconductor chip and the second semiconductor chip on the substrate. The semiconductor device according to item. 前記第１突起及び第２突起の少なくとも一方は、封止用の樹脂が前記第１半導体チップ及び第２半導体チップの回路面を覆うように配置されるときの該樹脂の流れ方向とほぼ同一方向に長手方向が配置された長手形状を有していることを特徴とする請求項１から９のいずれか一項に記載の半導体装置。   At least one of the first protrusion and the second protrusion is substantially in the same direction as the flow direction of the resin when the sealing resin is disposed so as to cover the circuit surfaces of the first semiconductor chip and the second semiconductor chip. The semiconductor device according to claim 1, wherein the semiconductor device has a longitudinal shape in which a longitudinal direction is arranged. 基板上に少なくとも２つの半導体チップを積み重ねた構造を有してなる半導体装置の製造方法であって、
前記基板の平面と前記半導体チップの平面とが接触しない構造となるように、該基板の該半導体チップ側の平面に第１突起を設ける工程と、
前記半導体チップの平面同士が接触しない構造となるように、少なくとも１つの該半導体チップの平面に第２突起を設ける工程とを有することを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device having a structure in which at least two semiconductor chips are stacked on a substrate,
Providing a first protrusion on a plane of the substrate on the side of the semiconductor chip so that the plane of the substrate and the plane of the semiconductor chip are not in contact with each other;
Providing a second protrusion on at least one plane of the semiconductor chip so that the planes of the semiconductor chips do not contact each other. 前記第２突起は、前記半導体チップを作成する工程におけるウエハの薄型化処理の時に、該ウエハを特定領域についてエッチングすることで形成されることを特徴とする請求項１１に記載の半導体装置の製造方法。   12. The manufacturing method of a semiconductor device according to claim 11, wherein the second protrusion is formed by etching the wafer in a specific region during the wafer thinning process in the step of forming the semiconductor chip. Method. 前記第１突起は、前記基板の平面の特定領域についてエッチングすることで形成されることを特徴とする請求項１１又は１２に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 11, wherein the first protrusion is formed by etching a specific region on a plane of the substrate. 前記第１突起及び第２突起は、前記エッチングによって形成された突起の上面に、液状体を塗布することで、絶縁性及び弾性のある部材を該上面に形成させる、工程を有して製造されることを特徴とする請求項１２又は１３に記載の半導体装置の製造方法。   The first protrusion and the second protrusion are manufactured by a step of forming a member having insulation and elasticity on the upper surface by applying a liquid material on the upper surface of the protrusion formed by the etching. 14. The method for manufacturing a semiconductor device according to claim 12, wherein the method is a semiconductor device manufacturing method. 前記液状体の塗布は、液状体を液滴として吐出する液滴吐出方式と、印刷法とのうちのいずれかを用いて行うことを特徴とする請求項１４に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 14, wherein the application of the liquid material is performed using one of a droplet discharge method for discharging the liquid material as droplets and a printing method. 請求項１から１０のいずれか一項に記載の半導体装置、又は請求項１１から１５のいずれか一項に記載の半導体装置の製造方法を用いて製造された半導体装置を、有してなることを特徴とする電子機器。

A semiconductor device according to any one of claims 1 to 10, or a semiconductor device manufactured using the method for manufacturing a semiconductor device according to any one of claims 11 to 15. Electronic equipment characterized by

JP2004180977A 2004-06-18 2004-06-18 Semiconductor device, manufacturing method therefor and electronic equipment Withdrawn JP2006005221A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004180977A JP2006005221A (en) 2004-06-18 2004-06-18 Semiconductor device, manufacturing method therefor and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004180977A JP2006005221A (en) 2004-06-18 2004-06-18 Semiconductor device, manufacturing method therefor and electronic equipment

Publications (1)

Publication Number Publication Date
JP2006005221A true JP2006005221A (en) 2006-01-05

Family

ID=35773326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004180977A Withdrawn JP2006005221A (en) 2004-06-18 2004-06-18 Semiconductor device, manufacturing method therefor and electronic equipment

Country Status (1)

Country Link
JP (1) JP2006005221A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014118900A (en) * 2012-12-18 2014-06-30 Nidec Sankyo Corp Pump device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014118900A (en) * 2012-12-18 2014-06-30 Nidec Sankyo Corp Pump device

Similar Documents

Publication Publication Date Title
US10636769B2 (en) Semiconductor package having spacer layer
US20070164457A1 (en) Semiconductor package, substrate with conductive post, stacked type semiconductor device, manufacturing method of semiconductor package and manufacturing method of stacked type semiconductor device
US20120268899A1 (en) Reinforced fan-out wafer-level package
US20090194322A1 (en) Device mounting board and manufacturing method therefor, and semiconductor module
US9241407B2 (en) Tape film packages and methods of fabricating the same
KR20140028015A (en) Flip-chip, face-up and face-down wirebond combination package
US6521483B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP2006179562A (en) Semiconductor device, method of manufacturing same, circuit board, and electronic apparatus
TW200935586A (en) Integrated circuit package-on-package system with stacking via interconnect
JP2006196709A (en) Semiconductor device and manufacturing method thereof
JP2002009236A (en) Multiple layer semiconductor device and its manufacturing method
JP2017515314A (en) Substrate block for PoP package
JP2005079581A (en) Tape substrate, semiconductor chip package using tape substrate, and lcd device using semiconductor chip package
JP2004055965A (en) Wiring board, semiconductor device, manufacturing method of them, circuit board, and electronic apparatus
KR20070009427A (en) Semiconductor device and electronic apparatus
JP4577788B2 (en) Manufacturing method of electronic component package and wafer and basic structure used for manufacturing electronic component package
WO2000019515A1 (en) Semiconductor device and manufacturing method thereof, circuit board and electronic equipment
JP2007042736A (en) Semiconductor device and electronic module, and process for manufacturing electronic module
JP2006005221A (en) Semiconductor device, manufacturing method therefor and electronic equipment
JP2005268701A (en) Semiconductor device, manufacturing method thereof, laminated module using the same and manufacturing method thereof
JP3867796B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
JP4692720B2 (en) Wiring substrate, semiconductor device and manufacturing method thereof
JP4692719B2 (en) Wiring substrate, semiconductor device and manufacturing method thereof
US11830803B2 (en) Chip-on-film package having redistribution pattern between semiconductor chip and connection terminal
JP4652428B2 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070904