JP2006004075A - Inspection apparatus - Google Patents

Inspection apparatus Download PDF

Info

Publication number
JP2006004075A
JP2006004075A JP2004178366A JP2004178366A JP2006004075A JP 2006004075 A JP2006004075 A JP 2006004075A JP 2004178366 A JP2004178366 A JP 2004178366A JP 2004178366 A JP2004178366 A JP 2004178366A JP 2006004075 A JP2006004075 A JP 2006004075A
Authority
JP
Japan
Prior art keywords
attribute information
communication
memory device
memory
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004178366A
Other languages
Japanese (ja)
Inventor
Haruo Yamamoto
治男 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004178366A priority Critical patent/JP2006004075A/en
Publication of JP2006004075A publication Critical patent/JP2006004075A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an inspection apparatus capable of inspecting a plurality of sorts of memory devices without performing complicated operation. <P>SOLUTION: Since the inspection apparatus is provided with an I/F 11 to be electrically connected to a memory card 2 and a CPU 19 for selecting a communication system and inspection processing corresponding to acquired attribute information DZ out of a plurality of communication systems and inspection processing, performing communication through the I/F 11 based on the selected communication system and inspection processing and inspecting the memory card 2 on the basis of the communication result, a plurality of sorts of memory cards 2 can be inspected without performing complicated operation. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、例えば、複数の種類の半導体メモリカード等のメモリ装置を検査する検査装置に関する。   The present invention relates to an inspection apparatus for inspecting a memory device such as a plurality of types of semiconductor memory cards.

例えば、半導体メモリを検査する検査装置が知られている(例えば、特許文献1参照)。
また、半導体メモリカード等の外部半導体メモリ装置を検査する検査装置も知られている。
特開2002−63077号公報
For example, an inspection apparatus for inspecting a semiconductor memory is known (see, for example, Patent Document 1).
An inspection apparatus for inspecting an external semiconductor memory device such as a semiconductor memory card is also known.
JP 2002-63077 A

上述した半導体メモリカードは、例えば通信方式や記憶方式に複数種類の規格がある。このため特定の規格のメモリカードを検査する専用の検査装置が、データの読み出し処理や書き込み処理の検査を行う。   The above-described semiconductor memory card has, for example, a plurality of types of standards for communication methods and storage methods. For this reason, a dedicated inspection device for inspecting a memory card of a specific standard inspects data reading processing and writing processing.

例えば、多種類のメモリカードを製造する製造工場において、異なる種類のメモリカードが混在して生産ラインから出力された場合には、その都度、その規格に対応する専用の検査装置により検査するという煩雑な操作を行う。
このため、異なる複数種類のメモリカードを煩雑な操作を行うことなく検査することができる検査装置が望まれている。
For example, in a manufacturing factory that manufactures various types of memory cards, when different types of memory cards are mixed and output from the production line, the inspection is performed with a dedicated inspection device that supports the standard each time. Perform the correct operation.
Therefore, an inspection apparatus that can inspect a plurality of different types of memory cards without performing complicated operations is desired.

本発明は、かかる事情に鑑みてなされたものであり、その目的は、複数種類のメモリ装置を煩雑な操作を行うことなく検査することができる検査装置を提供することにある。   The present invention has been made in view of such circumstances, and an object thereof is to provide an inspection apparatus capable of inspecting a plurality of types of memory devices without performing complicated operations.

前記目的を達成するために、本発明の検査装置は、メモリ装置と電気的に接続するインタフェースと、当該メモリ装置の属性情報を取得する取得手段と、複数の通信方式および検査処理のうち、前記取得手段が取得した属性情報に応じた通信方式および検査処理を選択し、当該選択した通信方式および検査処理に基づいて前記インタフェースを介して通信を行い、当該通信結果に基づいて前記メモリ装置の検査を行う制御手段とを有する。   In order to achieve the above object, an inspection apparatus according to the present invention includes an interface that is electrically connected to a memory device, an acquisition unit that acquires attribute information of the memory device, and a plurality of communication methods and inspection processes. The communication unit and the inspection process corresponding to the attribute information acquired by the acquisition unit are selected, the communication is performed via the interface based on the selected communication method and the inspection process, and the inspection of the memory device is performed based on the communication result. And control means for performing

本発明の検査装置によれば、制御手段は、例えばインタフェースがメモリ装置と電気的に接続し、取得手段がメモリ装置の属性情報を取得すると、取得手段が取得した属性情報に応じた通信方式および検査処理を選択し、当該選択した通信方式および検査処理に基づいてインタフェースを介して通信を行い、当該通信結果に基づいてメモリ装置の検査を行う。   According to the inspection apparatus of the present invention, for example, when the interface is electrically connected to the memory device and the acquisition unit acquires the attribute information of the memory device, the control unit and the communication method according to the attribute information acquired by the acquisition unit and An inspection process is selected, communication is performed via the interface based on the selected communication method and inspection process, and the memory device is inspected based on the communication result.

本発明によれば、複数種類のメモリ装置を煩雑な操作を行うことなく検査することができる検査装置を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the test | inspection apparatus which can test | inspect a multiple types of memory device, without performing complicated operation can be provided.

本実施形態に係る検査装置1は、例えば予め規定された通信方式や記憶方式の異なる種類の半導体メモリ装置2を検査する。本実施形態では、半導体メモリ装置として、例えばメモリカード2を説明する。
例えば属性情報は、予め規定された通信方式や記憶方式を示す指標となる情報に相当する。
以下、図面を参照しながら本発明の一実施形態を説明する。
The inspection device 1 according to the present embodiment inspects, for example, semiconductor memory devices 2 of different types having different communication methods and storage methods. In the present embodiment, for example, a memory card 2 will be described as a semiconductor memory device.
For example, the attribute information corresponds to information serving as an index indicating a predetermined communication method or storage method.
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.

図1は、本発明に係る検査装置の一実施形態の機能ブロック図である。   FIG. 1 is a functional block diagram of an embodiment of an inspection apparatus according to the present invention.

検査装置1は、メディアインタフェース(I/F)11、デジタル入出力部(DIO)12、計時部13、通信インタフェース(LANI/F)14、入力部15、表示部16、PCI制御部17、メモリ18、および制御部(CPU:Central processing unit)19を有する。   The inspection apparatus 1 includes a media interface (I / F) 11, a digital input / output unit (DIO) 12, a time measuring unit 13, a communication interface (LAN I / F) 14, an input unit 15, a display unit 16, a PCI control unit 17, a memory 18 and a control unit (CPU: Central processing unit) 19.

I/F11は、本発明に係るインタフェースの一例に相当する。入力部15は、本発明に係る取得手段の一例に相当する。CPU19は、本発明に係る制御手段の一例に相当する。   The I / F 11 corresponds to an example of an interface according to the present invention. The input unit 15 corresponds to an example of an acquisition unit according to the present invention. The CPU 19 corresponds to an example of a control unit according to the present invention.

I/F11、DIO12、計時部13、LANI/F14、入力部15、表示部16、PCI制御部17、メモリ18、およびCPU19は、バスBSにより接続されている。   The I / F 11, DIO 12, timing unit 13, LAN I / F 14, input unit 15, display unit 16, PCI control unit 17, memory 18, and CPU 19 are connected by a bus BS.

I/F11は、例えばメモリカード2と電気的に接続し、CPU19の制御によりメモリカード2とデータ通信を行う。
I/F11は、詳細には図1に示すように、コネクタ111を介してメモリカード2と電気的に接続する。
コネクタ111は、例えばメモリカード2と電気的に接続する複数の接続端子T1を有する。CPU19は例えば接続端子T1の電圧レベルが閾値よりハイレベルかローレベルかに基づいて、メモリカード2とデータ通信を行う。
For example, the I / F 11 is electrically connected to the memory card 2 and performs data communication with the memory card 2 under the control of the CPU 19.
The I / F 11 is electrically connected to the memory card 2 via a connector 111 as shown in detail in FIG.
The connector 111 has a plurality of connection terminals T1 that are electrically connected to the memory card 2, for example. For example, the CPU 19 performs data communication with the memory card 2 based on whether the voltage level of the connection terminal T1 is higher or lower than the threshold value.

〔第1具体例〕
図2は、本発明に係る検査装置の検査対象のメモリ装置の第1具体例の機能ブロック図である。
本具体例に係るメモリカード2(2a)は、例えば図2に示すように、接続部21、メモリ22、クロック部23、およびコントローラ24を有する。
メモリ22は、本発明に係る内部メモリの一例に相当し、コントローラ24は本発明に係る制御部の一例に相当する。
[First example]
FIG. 2 is a functional block diagram of a first specific example of a memory device to be inspected by the inspection apparatus according to the present invention.
The memory card 2 (2a) according to this specific example includes a connection unit 21, a memory 22, a clock unit 23, and a controller 24 as shown in FIG.
The memory 22 corresponds to an example of an internal memory according to the present invention, and the controller 24 corresponds to an example of a control unit according to the present invention.

接続部21は、装着時にI/F11と電気的に接続する。詳細には、接続部21は複数の接続端子T2を有する。接続端子T2は本発明に係る接続端子の一例に相当する。   The connection unit 21 is electrically connected to the I / F 11 when mounted. Specifically, the connection part 21 has a plurality of connection terminals T2. The connection terminal T2 corresponds to an example of a connection terminal according to the present invention.

接続部21は、I/F11のコネクタ111に装着時には、接続端子T2それぞれと、コネクタ111に備えられた接続端子T1それぞれが電気的に接続する。   When the connection portion 21 is attached to the connector 111 of the I / F 11, each connection terminal T2 and each connection terminal T1 provided in the connector 111 are electrically connected.

接続端子T2は、本実施形態では例えば、電源電圧端子T21、基準電圧端子T22、バスステイト(BS)端子T23、装着検出端子T24、クロック端子T25、データ端子T26、T27,T28,T29,T210を有する。   In this embodiment, the connection terminal T2 includes, for example, a power supply voltage terminal T21, a reference voltage terminal T22, a bus state (BS) terminal T23, a mounting detection terminal T24, a clock terminal T25, and data terminals T26, T27, T28, T29, and T210. Have.

電源電圧端子T21は、電源電圧の供給端子である。
基準電圧端子T22は、基準電位(GND)端子である。
BS端子T23は、メモリカード2のバスの内部状態を示す端子であり、例えば内部状態に応じた信号レベルを出力する。
装着検出端子T24は、例えば装着の有無を検出するための端子である。装着検出端子T24は、コネクタ111に装着時には、基準電位に設定される。
クロック端子T25は、クロック信号を出力する端子である。
データ端子T26,T27,T28,T29は、データ通信用の端子であり、ハイレベルまたはローレベルにより信号を送受信する。
予備端子T210は、予備用の端子である。
The power supply voltage terminal T21 is a power supply voltage supply terminal.
The reference voltage terminal T22 is a reference potential (GND) terminal.
The BS terminal T23 is a terminal indicating the internal state of the bus of the memory card 2, and outputs a signal level corresponding to the internal state, for example.
The mounting detection terminal T24 is a terminal for detecting the presence or absence of mounting, for example. The attachment detection terminal T24 is set to a reference potential when attached to the connector 111.
The clock terminal T25 is a terminal that outputs a clock signal.
Data terminals T26, T27, T28, and T29 are terminals for data communication, and transmit and receive signals at a high level or a low level.
The spare terminal T210 is a spare terminal.

メモリ22は、例えば、フラッシュメモリ等の読み書き可能な半導体メモリにより構成され、コントローラ24の制御により、記憶するデータが読み出される。また、メモリ22は、コントローラ24の制御により書き込まれたデータを保持する。   The memory 22 is configured by a readable / writable semiconductor memory such as a flash memory, for example, and stored data is read out under the control of the controller 24. The memory 22 holds data written under the control of the controller 24.

クロック部23は、例えば水晶発振子等を含む発振回路により構成され、クロック信号をコントローラ24やメモリ22等に出力する。   The clock unit 23 includes an oscillation circuit including a crystal oscillator, for example, and outputs a clock signal to the controller 24, the memory 22, and the like.

コントローラ24は、メモリ22や接続部21を統括的に制御する。
コントローラ24は、例えば属性情報DZを保持する。上述したように属性情報DZは、予め規定された通信方式や記憶方式を示す指標となる情報に相当する。
The controller 24 comprehensively controls the memory 22 and the connection unit 21.
For example, the controller 24 holds attribute information DZ. As described above, the attribute information DZ corresponds to information serving as an index indicating a communication method or a storage method defined in advance.

コントローラ24は、例えばI/F11と接続時には、接続端子T2を介して属性情報DZを出力する。   For example, the controller 24 outputs the attribute information DZ via the connection terminal T2 when connected to the I / F 11.

また、コントローラ24は、例えば予め規定された属性情報DZに応じた通信方式により接続端子T2を介して通信を行い、当該通信により入力された書き込み制御指示に基づいて属性情報DZに応じた記憶方式によりメモリ22にデータを書き込む。   In addition, the controller 24 performs communication via the connection terminal T2 by a communication method according to, for example, a predetermined attribute information DZ, and a storage method according to the attribute information DZ based on a write control instruction input by the communication. Thus, data is written into the memory 22.

また、コントローラ24は、属性情報DZに応じた通信方式により接続端子T2を介して通信を行い、当該通信により入力された読み出し制御指示に基づいて属性情報DZに応じた記憶方式によりメモリ22からデータを読み出して接続端子T2を介して出力する。   Further, the controller 24 performs communication via the connection terminal T2 by a communication method according to the attribute information DZ, and the data from the memory 22 by the storage method according to the attribute information DZ based on the read control instruction input by the communication. Is output through the connection terminal T2.

メモリカード2aのコントローラ24は、例えばBS端子T23、クロック端子T25、およびデータ端子T26によりシリアルデータ通信を行う。
また、コントローラ24は、シリアルデータ通信を行うメモリカード2を示す属性情報DZを保持し、I/F11と接続時にその属性情報DZを出力する。
The controller 24 of the memory card 2a performs serial data communication through, for example, a BS terminal T23, a clock terminal T25, and a data terminal T26.
The controller 24 holds attribute information DZ indicating the memory card 2 that performs serial data communication, and outputs the attribute information DZ when connected to the I / F 11.

〔第2具体例〕
第2具体例に係るメモリカード2bと、図2に示したメモリカード2aとの相違点は、メモリカード2bは、I/F11と接続する複数の接続端子T2を介してパラレル通信を行う点である。
詳細には、例えばメモリカード2bのコントローラ24は、例えばBS端子T23、クロック端子T25、データ端子T26、および端子T27,T28,T29によりパラレルデータ通信を行う。
[Second specific example]
The difference between the memory card 2b according to the second specific example and the memory card 2a shown in FIG. 2 is that the memory card 2b performs parallel communication via a plurality of connection terminals T2 connected to the I / F 11. is there.
Specifically, for example, the controller 24 of the memory card 2b performs parallel data communication through, for example, a BS terminal T23, a clock terminal T25, a data terminal T26, and terminals T27, T28, and T29.

また、本具体例に係るコントローラ24は、パラレルデータ通信を行うメモリカード2bを示す属性情報DZを保持し、I/F11と接続時にその属性情報DZを出力する。   The controller 24 according to this specific example holds attribute information DZ indicating the memory card 2b that performs parallel data communication, and outputs the attribute information DZ when connected to the I / F 11.

〔第3具体例〕
図3は、図2に示したメモリカードの第3具体例の機能ブロック図である。
図3に示したメモリカード2cと、図2に示したメモリカード2aとの相違点を説明する。
メモリカード2cは、接続部21、複数個の内部メモリ、例えば図3に示すようにメモリ221,222、クロック部23、コントローラ24、内部スイッチ25、および外部セレクトSWを有する。
[Third example]
FIG. 3 is a functional block diagram of a third specific example of the memory card shown in FIG.
Differences between the memory card 2c shown in FIG. 3 and the memory card 2a shown in FIG. 2 will be described.
The memory card 2c includes a connection unit 21, a plurality of internal memories, for example, memories 221, 222, a clock unit 23, a controller 24, an internal switch 25, and an external select SW as shown in FIG.

コントローラ24は、例えばセレクトSWのオン状態またはオフ状態に応じて、メモリ221,222とを切り替えてデータの保持処理を行う。
詳細には、例えばコントローラ24は、セレクトSWがオン状態の場合には、内部スイッチ25にコントローラ24とメモリ221のみを接続させて、メモリ221に関するデータ保持処理を行い、セレクトSWがオフ状態の場合には、内部スイッチ25にコントローラ24とメモリ222のみを接続させて、メモリ222に関するデータ保持処理を行う。
For example, the controller 24 switches between the memories 221 and 222 in accordance with the ON state or the OFF state of the select SW and performs data holding processing.
Specifically, for example, when the select switch is in the on state, the controller 24 connects the controller 24 and the memory 221 only to the internal switch 25 to perform data holding processing relating to the memory 221, and when the select switch is in the off state. In this case, only the controller 24 and the memory 222 are connected to the internal switch 25 to perform data holding processing related to the memory 222.

また、コントローラ24は、検査時には、接続部21から入力された検査指示に応じて、セレクトSWのオン状態およびオフ状態に関わらず、メモリ221,222それぞれのデータ保持処理を行うことが可能である。   Further, at the time of inspection, the controller 24 can perform data holding processing for each of the memories 221 and 222 in accordance with the inspection instruction input from the connection unit 21 regardless of whether the select SW is on or off. .

また、コントローラ24は、複数の内部メモリ22を切り替えてデータ保持を行うメモリカード2cを示す属性情報DZを保持し、I/F11と接続時にその属性情報DZを出力する。   The controller 24 holds attribute information DZ indicating the memory card 2c that holds data by switching a plurality of internal memories 22, and outputs the attribute information DZ when connected to the I / F 11.

〔第4具体例〕
図4は、図2に示したメモリカードの第4具体例の機能ブロック図である。
図4に示したメモリカード2dと、図2に示したメモリカード2aとの相違点を説明する。
メモリカード2dは、内部メモリのデータ保護機能を有し、例えば図4に示すように、接続部21、メモリ22、クロック部23、およびコントローラ24を有する。
本実施形態に係るメモリ22は、例えばシステム領域223、およびユーザ領域224を有する。
[Fourth example]
FIG. 4 is a functional block diagram of a fourth specific example of the memory card shown in FIG.
Differences between the memory card 2d shown in FIG. 4 and the memory card 2a shown in FIG. 2 will be described.
The memory card 2d has a data protection function for the internal memory, and includes, for example, a connection unit 21, a memory 22, a clock unit 23, and a controller 24 as shown in FIG.
The memory 22 according to this embodiment includes a system area 223 and a user area 224, for example.

システム領域223は、例えばコントローラ24の制御により、メモリ22のデータ領域のうちデータ保護機能を有する領域である。例えばコントローラ24は、所定の認証処理の結果、適切に認証が行われた場合にのみシステム領域223のデータを読み出し、またはデータを書き込む。
また、コントローラ24は、所定の認証処理の結果、認証が不適切の場合には、システム領域223からのデータの読み出し、またはデータの書き込みを抑止する。
The system area 223 is an area having a data protection function in the data area of the memory 22 under the control of the controller 24, for example. For example, the controller 24 reads or writes data in the system area 223 only when authentication is properly performed as a result of predetermined authentication processing.
In addition, when the authentication is inappropriate as a result of the predetermined authentication process, the controller 24 suppresses reading of data from the system area 223 or writing of data.

ユーザ領域224は、例えばコントローラ24の制御により、上述した認証処理を行うことなく、データの読み出し、またはデータの書き込みを行うことができるメモリ22の領域である。   The user area 224 is an area of the memory 22 in which data can be read or written without performing the above-described authentication process under the control of the controller 24, for example.

コントローラ24は、例えば上述した内部メモリ22のデータ保護機能を有するメモリカード2を示す属性情報DZを保持し、I/F11と接続時にその属性情報DZを出力する。   For example, the controller 24 holds attribute information DZ indicating the memory card 2 having the data protection function of the internal memory 22 described above, and outputs the attribute information DZ when connected to the I / F 11.

また、コントローラ24は、検査時には、接続部21から入力された検査指示に応じて、システム領域223およびユーザ領域224それぞれのデータ保持処理を行うことが可能である。   Further, at the time of inspection, the controller 24 can perform data holding processing for each of the system area 223 and the user area 224 in accordance with the inspection instruction input from the connection unit 21.

図1に示すDIO12は、例えば外部制御装置と接続し、外部制御装置からのデジタル信号を、CPU19等に出力する。
計時部13は、例えば水晶発振子等を含む発振回路により構成され、クロック信号をCPU19等の各構成要素に出力する。
The DIO 12 shown in FIG. 1 is connected to, for example, an external control device, and outputs a digital signal from the external control device to the CPU 19 or the like.
The timer unit 13 is composed of an oscillation circuit including a crystal oscillator, for example, and outputs a clock signal to each component such as the CPU 19.

LANI/F14は、例えばCPU19の制御により所定のプロトコルにより通信ネットワークを介して外部の情報処理装置とデータ通信を行う。
入力部15は、例えばキーボードやマウス等の操作入力装置であり、例えば属性情報の手動入力時には、そのメモリ装置の属性情報を示す信号をCPU19に出力する。
The LAN I / F 14 performs data communication with an external information processing apparatus via a communication network according to a predetermined protocol, for example, under the control of the CPU 19.
The input unit 15 is an operation input device such as a keyboard or a mouse, for example. When the attribute information is manually input, the input unit 15 outputs a signal indicating the attribute information of the memory device to the CPU 19.

表示部16は、例えばCPU19の制御により、所定の文字を表示する。例えば表示部16は、本発明に係る検査処理に関する文字を表示する。   The display unit 16 displays predetermined characters, for example, under the control of the CPU 19. For example, the display unit 16 displays characters related to the inspection process according to the present invention.

PCI制御部17は、例えばCPU19の制御により、予め規定されたバス、例えばPCI(Peripheral Component Interconnect)バスに接続された機器とデータ通信を行う制御部である。   The PCI control unit 17 is a control unit that performs data communication with a device connected to a predetermined bus, for example, a PCI (Peripheral Component Interconnect) bus, for example, under the control of the CPU 19.

メモリ18は、例えば本発明に係る機能を有するプログラムPRGや、属性情報DZと、複数の通信方式および検査処理とを対応付けて記憶するテーブル等を記憶する。
例えばメモリ18は、SDRAM(Synchronous dynamic Random Access Memory)181や、フラッシュメモリ182等により構成される。
The memory 18 stores, for example, a table that stores the program PRG having the function according to the present invention, the attribute information DZ, and a plurality of communication methods and inspection processes in association with each other.
For example, the memory 18 includes an SDRAM (Synchronous dynamic Random Access Memory) 181, a flash memory 182, and the like.

CPU19は、例えば装置全体を統括的に制御する。例えばCPU19は、メモリ18をワークスペースとしてプログラムPRGを実行することにより、本発明に係る機能を実現する。   For example, the CPU 19 comprehensively controls the entire apparatus. For example, the CPU 19 implements the function according to the present invention by executing the program PRG using the memory 18 as a work space.

例えばCPU19は、直接入力時には、入力部15から入力された属性情報DZを示す信号に基づいて、属性情報DZを取得する。
また、CPU19は、I/F11のコネクタ111とメモリカード2が接続時に、I/F11を介してメモリカード2が保持する属性情報DZを取得してもよい。
For example, at the time of direct input, the CPU 19 acquires the attribute information DZ based on a signal indicating the attribute information DZ input from the input unit 15.
Further, the CPU 19 may acquire the attribute information DZ held by the memory card 2 via the I / F 11 when the connector 111 of the I / F 11 and the memory card 2 are connected.

CPU19は、例えばメモリ18が記憶する複数の通信方式および検査処理のうち、取得した属性情報DZに応じた通信方式および検査処理を選択し、当該選択した通信方式および検査処理に基づいてI/F11を介して通信を行い、当該通信結果に基づいてメモリカード2の検査を行う。   For example, the CPU 19 selects a communication method and an inspection process corresponding to the acquired attribute information DZ from among a plurality of communication methods and an inspection process stored in the memory 18, and the I / F 11 is based on the selected communication method and the inspection process. The memory card 2 is inspected based on the communication result.

CPU19は、取得した属性情報DZが、I/F11と接続する複数の接続端子T1を介してパラレル通信を行うメモリカード2bを示す情報を含む場合には、その情報に応じた検査処理に基づいてI/F11を介してパラレル通信を行い、属性情報DZが複数の接続端子T1によりシリアル通信を行うメモリカード2aを示す情報を含む場合には、その情報に応じた検査処理に基づいてI/F11を介してシリアル通信を行い、当該通信結果に基づいてメモリカード2a,2bの検査を行う。   When the acquired attribute information DZ includes information indicating the memory card 2b that performs parallel communication via the plurality of connection terminals T1 connected to the I / F 11, the CPU 19 performs a check process based on the information. When parallel communication is performed via the I / F 11 and the attribute information DZ includes information indicating the memory card 2a that performs serial communication using the plurality of connection terminals T1, the I / F 11 is based on an inspection process according to the information. Serial communication is performed through the memory card 2 and the memory cards 2a and 2b are inspected based on the communication result.

また、CPU19は、取得した属性情報に、複数の内部メモリを切り替えてデータ保持を行うメモリカード2cを示す情報を含む場合には、その情報に応じた検査処理に基づいてI/F11を介して通信を行い、当該通信結果に基づいてメモリカード2cの複数の内部メモリの検査を行う。   In addition, when the acquired attribute information includes information indicating the memory card 2c that holds the data by switching a plurality of internal memories, the CPU 19 passes through the I / F 11 based on the inspection process according to the information. Communication is performed, and a plurality of internal memories of the memory card 2c are inspected based on the communication result.

また、CPU19は、取得した属性情報DZに、内部メモリ22のデータ保護機能を有するメモリカード2dを示す情報が含まれる場合には、その情報に応じたデータ保護機能を検査する検査処理に基づいてI/F11を介して通信を行い、当該通信結果に基づいてメモリカード2dの内部データ保護機能を検査する。   Further, when the acquired attribute information DZ includes information indicating the memory card 2d having the data protection function of the internal memory 22, the CPU 19 performs an inspection process for inspecting the data protection function according to the information. Communication is performed via the I / F 11, and the internal data protection function of the memory card 2d is inspected based on the communication result.

また、CPU19は、例えば取得した属性情報DZに応じた通信方式によりI/F11を介してメモリカード2と通信を行い、当該通信結果に基づいて通信に係る検査を行い、属性情報DZに応じた読み出し制御指示をI/F11を介して出力し、当該メモリカード2からの出力信号に基づいて、メモリ22およびコントローラ24の検査を行う。   Further, the CPU 19 communicates with the memory card 2 via the I / F 11 by a communication method according to the acquired attribute information DZ, for example, performs an inspection related to the communication based on the communication result, and responds to the attribute information DZ. A read control instruction is output via the I / F 11, and the memory 22 and the controller 24 are inspected based on the output signal from the memory card 2.

また、CPU19は、例えば取得した属性情報DZに応じた通信方式によりI/F11を介してメモリカード2と通信を行い、属性情報DZに応じた書き込み制御指示をI/F11を介して出力し、書き込み制御指示により書き込んだデータを読み出す制御指示をI/F11を介して出力し、当該メモリカード2からの出力信号に基づいて、メモリ22およびコントローラ24の検査を行う。   Further, the CPU 19 communicates with the memory card 2 via the I / F 11 by a communication method according to the acquired attribute information DZ, for example, and outputs a write control instruction according to the attribute information DZ via the I / F 11. A control instruction for reading the data written in accordance with the write control instruction is output via the I / F 11, and the memory 22 and the controller 24 are inspected based on the output signal from the memory card 2.

図5は、図1に示した検査装置の動作の一具体例を説明するためのフローチャートである。図5を参照しながら、検査装置1のCPU19の動作を中心に検査処理の一具体例を説明する。   FIG. 5 is a flowchart for explaining a specific example of the operation of the inspection apparatus shown in FIG. With reference to FIG. 5, a specific example of the inspection process will be described focusing on the operation of the CPU 19 of the inspection apparatus 1.

ステップST1において、電源オン時には、CPU19は、例えば表示部16に検査メニューを示す文字を表示する。   In step ST1, when the power is turned on, the CPU 19 displays characters indicating an inspection menu on the display unit 16, for example.

ステップST2において、CPU19は、例えばI/F11のコネクタ111にメモリカード2が装着されたか否かを判別し、装着されていない場合には、ステップST1の処理に戻る。
ステップST2において、CPU19は、I/F11のコネクタ111へのメモリカード2の装着を検出した場合には、属性情報DZを取得する(ST3)。
In step ST2, for example, the CPU 19 determines whether or not the memory card 2 is attached to the connector 111 of the I / F 11, and if not, returns to the process of step ST1.
In step ST2, if the CPU 19 detects that the memory card 2 is attached to the connector 111 of the I / F 11, the CPU 19 acquires attribute information DZ (ST3).

CPU19は、I/F11のコネクタ111とメモリカード2が接続時に、I/F11を介してメモリカード2が保持する属性情報DZを取得する。
また、直接入力時には、CPU19は、入力部15から入力された属性情報DZを示す信号に基づいて、属性情報DZを取得してもよい。
The CPU 19 acquires attribute information DZ held by the memory card 2 via the I / F 11 when the connector 111 of the I / F 11 and the memory card 2 are connected.
Further, at the time of direct input, the CPU 19 may acquire the attribute information DZ based on a signal indicating the attribute information DZ input from the input unit 15.

ステップST4において、CPU19は、例えばメモリ18が記憶する複数の通信方式および検査処理のうち、取得した属性情報DZに応じた通信方式および検査処理を選択する。
例えばCPU19は、メモリ18が記憶するテーブルに基づいて、メモリカード2a,2b,2c,2dを示す属性情報DZに応じた通信方式および検査処理を選択する。
In step ST4, for example, the CPU 19 selects a communication method and an inspection process corresponding to the acquired attribute information DZ among a plurality of communication methods and an inspection process stored in the memory 18, for example.
For example, the CPU 19 selects a communication method and an inspection process according to the attribute information DZ indicating the memory cards 2a, 2b, 2c, and 2d based on the table stored in the memory 18.

ステップST5において、CPU19は、その選択した通信方式および検査処理に基づいてI/F11を介してメモリカード2と通信を行い、当該通信結果に基づいてメモリカード2の検査を行う。   In step ST5, the CPU 19 communicates with the memory card 2 via the I / F 11 based on the selected communication method and inspection process, and inspects the memory card 2 based on the communication result.

例えば、検査処理としては、コントローラ24の検査、メモリカード2のメモリー初期化(FAT:File Allocation Tables形式)、そのFAT 形式のチェック、メモリーデータの書き込みおよび読み出しチェック等を行う。   For example, as the inspection process, the controller 24 is inspected, the memory card 2 is initialized (FAT: File Allocation Tables format), the FAT format is checked, and the memory data is written and read.

また、メモリカード2の種類(属性情報DZ)に応じた検査処理、例えばパラレル通信やシリアル通信の通信機能の検査処理、複数のメモリを切り替え機能の検査処理、内部メモリのデータ保護機能の検査処理等を行う。   Also, an inspection process according to the type of memory card 2 (attribute information DZ), for example, an inspection process for a communication function of parallel communication or serial communication, an inspection process for switching a plurality of memories, and an inspection process for a data protection function of an internal memory Etc.

ステップST6において、CPU19は、通信結果に応じた検査処理の結果、正常でない信号を受信した場合には、エラー処理、例えば表示部16にエラーを示す文字表示を行い(ST7)、検査処理の結果、正常の場合には正常処理、例えば表示部16に正常である旨を示す文字表示を行い、ステップST1の処理に戻り、次のメモリカード2の検査を行う。   In step ST6, when the CPU 19 receives a signal that is not normal as a result of the inspection process according to the communication result, the CPU 19 performs error processing, for example, character display indicating an error on the display unit 16 (ST7). If normal, normal processing is performed, for example, character display indicating normality is displayed on the display unit 16, and the process returns to step ST1 to inspect the next memory card 2.

以上、説明したように、メモリカード2と電気的に接続するI/F11と、複数の通信方式および検査処理のうち、取得した属性情報DZに応じた通信方式および検査処理を選択し、当該選択した通信方式および検査処理に基づいてI/F11を介して通信を行い、当該通信結果に基づいてメモリカード2の検査を行うCPU19とを設けたので、複数種類のメモリカード2を煩雑な操作を行うことなく検査することができる。   As described above, the I / F 11 that is electrically connected to the memory card 2 and the communication method and inspection process corresponding to the acquired attribute information DZ are selected from the plurality of communication methods and inspection processes, and the selection is performed. The CPU 19 is provided for performing communication via the I / F 11 based on the communication method and the inspection processing performed, and inspecting the memory card 2 based on the communication result. You can inspect without doing it.

また、メモリカード2は、例えばコントローラ24が属性情報DZを保持し、CPU19は、メモリカード2がI/F11と接続時に、I/F11を介してメモリカード2が保持する属性情報DZを自動的に取得するので、例えば、多種類のメモリカードを製造する製造工場において、異なる種類のメモリカードが混在して生産ラインから出力される場合であっても、煩雑な操作を行うことなくその種類に応じた検査処理を行うことができる。   For example, the controller 24 holds the attribute information DZ in the memory card 2, and the CPU 19 automatically stores the attribute information DZ held in the memory card 2 through the I / F 11 when the memory card 2 is connected to the I / F 11. For example, in a manufacturing factory that manufactures various types of memory cards, even if different types of memory cards are mixed and output from the production line, the types can be changed without complicated operations. A corresponding inspection process can be performed.

また、CPU19は、取得した属性情報DZがシリアル通信を行うメモリカード2aを示す情報を含む場合は、その情報に応じたシリアル通信に関する検査処理を行い、属性情報DZがパラレル通信を行うメモリカード2bを示す情報を含む場合には、その情報に応じたパラレル通信に関する検査処理を行うので、通信方式の異なるメモリカード2aとメモリカード2bが混在している場合であっても、煩雑な操作を行うことなくそれぞれ適した通信方式により検査を行うことができる。   In addition, when the acquired attribute information DZ includes information indicating the memory card 2a that performs serial communication, the CPU 19 performs an inspection process related to serial communication according to the information, and the attribute information DZ performs the parallel communication. Is included, information processing for parallel communication according to the information is performed, so that complicated operations are performed even when memory cards 2a and 2b having different communication methods are mixed. The inspection can be performed by a communication method suitable for each.

また、CPU19は、取得した属性情報に、複数の内部メモリを切り替えてデータ保持を行うメモリカード2cを示す情報を含む場合には、その情報に応じた検査処理、例えば切り替え処理の検査等を行うので、例えばメモリカード2cと、それ以外の内部メモリの切り替え機能を持たないメモリカード2とが混在している場合であっても、煩雑な操作を行うことなくそれぞれ適した検査を行うことができる。   When the acquired attribute information includes information indicating the memory card 2c that holds data by switching a plurality of internal memories, the CPU 19 performs an inspection process corresponding to the information, for example, an inspection of the switching process. Therefore, for example, even when the memory card 2c and other memory cards 2 that do not have the function of switching the internal memory are mixed, appropriate inspections can be performed without performing complicated operations. .

また、CPU19は、取得した属性情報DZに、内部メモリのデータ保護機能を有するメモリカード2dを示す情報が含まれる場合には、その情報に応じたデータ保護機能を検査する検査処理を行うので、例えばメモリカード2dと、それ以外の保護機能を持たないメモリカード2とが混在している場合であっても、煩雑な操作を行うことなくそれぞれ適した検査を行うことができる。   When the acquired attribute information DZ includes information indicating the memory card 2d having the data protection function of the internal memory, the CPU 19 performs an inspection process for inspecting the data protection function according to the information. For example, even when the memory card 2d and the memory card 2 having no other protection function are mixed, suitable inspections can be performed without performing complicated operations.

また、接続時に属性情報DZを取得して、その属性情報DZに基づいて、複数の種類のメモリカード2に適した検査を行うことができるので、検査時間を大幅に短縮することができる。   Moreover, since the attribute information DZ is acquired at the time of connection and the inspection suitable for a plurality of types of memory cards 2 can be performed based on the attribute information DZ, the inspection time can be greatly shortened.

また、メモリ18のテーブルに記憶していない、他の通信方式や記憶方式のメモリカード2を検査する場合には、新たな属性情報DZと、通信方式や記憶方式、検査処理等を関連付けてテーブルを更新することで、簡単に新たなメモリカード2を検査することができる。   Further, when inspecting a memory card 2 of another communication method or storage method that is not stored in the table of the memory 18, the new attribute information DZ is associated with the communication method, storage method, inspection process, etc. By updating, a new memory card 2 can be easily inspected.

なお、本発明は本実施形態に限られるものではなく、任意好適な改変が可能である。
例えば、検査装置1の検査処理や動作は、上述した形態に限られるものではない。
また、メモリカード2の内部構造や処理は、上述した形態に限られるものではない。
Note that the present invention is not limited to this embodiment, and any suitable modification can be made.
For example, the inspection process and operation of the inspection apparatus 1 are not limited to the above-described form.
Further, the internal structure and processing of the memory card 2 are not limited to the above-described form.

また、上述した形態では、検査装置1はスタンドアロン型装置であるが、この形態に限られるものではない。
例えば図6に示すように、検査装置1は、DIO12やLANI/F14等を介して、外部情報処理装置(PC:パーソナルコンピュータ)3やシーケンサ装置4と協働することにより、本発明に係る機能を実現してもよい。
Moreover, in the form mentioned above, although the test | inspection apparatus 1 is a stand-alone type apparatus, it is not restricted to this form.
For example, as shown in FIG. 6, the inspection apparatus 1 functions in accordance with the present invention by cooperating with an external information processing apparatus (PC: personal computer) 3 and a sequencer apparatus 4 via the DIO 12, the LAN I / F 14, and the like. May be realized.

また、メモリカード2を製造する製造装置に、本発明に係る検査装置1を組み込むことにより、例えばニーズに応じて多種類のメモリカード2を製造して検査を行うことができる。   Further, by incorporating the inspection apparatus 1 according to the present invention into a manufacturing apparatus for manufacturing the memory card 2, it is possible to manufacture and inspect various types of memory cards 2 according to needs, for example.

本発明に係る検査装置の一実施形態の機能ブロック図である。It is a functional block diagram of one embodiment of an inspection device concerning the present invention. 本発明に係る検査装置の検査対象のメモリ装置の第1具体例の機能ブロック図である。It is a functional block diagram of the 1st specific example of the memory | storage device of the test object of the test | inspection apparatus based on this invention. 図2に示したメモリカードの第3具体例の機能ブロック図である。It is a functional block diagram of the 3rd example of the memory card shown in FIG. 図2に示したメモリカードの第4具体例の機能ブロック図である。It is a functional block diagram of the 4th example of the memory card shown in FIG. 図1に示した検査装置の動作の一具体例を説明するためのフローチャートである。It is a flowchart for demonstrating one specific example of operation | movement of the test | inspection apparatus shown in FIG. 本発明に係る検査装置の他の実施形態を示す全体図である。It is a general view which shows other embodiment of the test | inspection apparatus which concerns on this invention.

符号の説明Explanation of symbols

1…検査装置、11…メディアインタフェース(I/F)、12…デジタル入出力部(DIO)、13…計時部、14…通信インタフェース(LANI/F)、15…入力部、16…表示部(シリアルポート)、17…PCI制御部、18…メモリ、19…制御部(CPU:Central processing unit)、2,2a,2b,2c、2d…メモリカード、21…接続部、22…メモリ、23…クロック部、24…コントローラ、コネクタ111、181…SDRAM、182…フラッシュメモリ、T1,T2…接続端子。
DESCRIPTION OF SYMBOLS 1 ... Inspection apparatus, 11 ... Media interface (I / F), 12 ... Digital input / output part (DIO), 13 ... Timekeeping part, 14 ... Communication interface (LAN I / F), 15 ... Input part, 16 ... Display part ( Serial port), 17 ... PCI controller, 18 ... memory, 19 ... Central processing unit (CPU), 2, 2a, 2b, 2c, 2d ... memory card, 21 ... connector, 22 ... memory, 23 ... Clock unit, 24... Controller, connectors 111, 181... SDRAM, 182... Flash memory, T1, T2.

Claims (7)

メモリ装置と電気的に接続するインタフェースと、
当該メモリ装置の属性情報を取得する取得手段と、
複数の通信方式および検査処理のうち、前記取得手段が取得した属性情報に応じた通信方式および検査処理を選択し、当該選択した通信方式および検査処理に基づいて前記インタフェースを介して通信を行い、当該通信結果に基づいて前記メモリ装置の検査を行う制御手段と
を有する検査装置。
An interface electrically connected to the memory device;
Obtaining means for obtaining attribute information of the memory device;
Among the plurality of communication methods and inspection processing, select a communication method and inspection processing according to the attribute information acquired by the acquisition unit, and perform communication via the interface based on the selected communication method and inspection processing, And a control unit that inspects the memory device based on the communication result.
前記メモリ装置は、前記属性情報を保持し、
前記取得手段は、前記インタフェースを介して前記メモリ装置が保持する前記属性情報を取得する
請求項1に記載の検査装置。
The memory device holds the attribute information;
The inspection apparatus according to claim 1, wherein the acquisition unit acquires the attribute information held by the memory device via the interface.
前記属性情報は、前記インタフェースと接続する複数の接続端子を介してパラレル通信を行うメモリ装置を示す第1の属性情報、または前記複数の接続端子によりシリアル通信を行うメモリ装置を示す第2の属性情報を含み、
前記制御手段は、前記取得手段が取得した属性情報が第1の属性情報を含む場合は、前記第1の属性情報に応じた検査処理に基づいて前記インタフェースを介してパラレル通信を行い、前記属性情報が前記第2の属性情報を含む場合は、前記第2の属性情報に応じた検査処理に基づいて前記インタフェースを介してシリアル通信を行い、当該通信結果に基づいて前記メモリ装置の検査を行う
請求項1に記載の検査装置。
The attribute information includes first attribute information indicating a memory device that performs parallel communication via a plurality of connection terminals connected to the interface, or second attribute indicating a memory device that performs serial communication via the plurality of connection terminals. Including information,
When the attribute information acquired by the acquisition unit includes first attribute information, the control unit performs parallel communication via the interface based on an inspection process according to the first attribute information, and the attribute information When the information includes the second attribute information, serial communication is performed via the interface based on an inspection process corresponding to the second attribute information, and the memory device is inspected based on the communication result. The inspection apparatus according to claim 1.
前記属性情報は、複数の内部メモリを切り替えてデータ保持を行うメモリ装置を示す第3の属性情報を含み、
前記制御手段は、前記取得手段が取得した属性情報に第3の属性情報を含む場合には、前記第3の属性情報に応じた検査処理に基づいて前記インタフェースを介して通信を行い、当該通信結果に基づいて前記メモリ装置の複数の内部メモリの検査を行う
請求項1に記載の検査装置。
The attribute information includes third attribute information indicating a memory device that holds data by switching a plurality of internal memories,
When the attribute information acquired by the acquisition unit includes third attribute information, the control unit performs communication via the interface based on an inspection process according to the third attribute information, and The inspection device according to claim 1, wherein a plurality of internal memories of the memory device are inspected based on a result.
前記属性情報は、内部メモリのデータ保護機能を有するメモリ装置を示す第4の属性情報を含み、
前記制御手段は、前記取得手段が取得した属性情報に前記第4の属性情報が含まれる場合には、前記第4の属性情報に応じたデータ保護機能を検査する検査処理に基づいて前記インタフェースを介して通信を行い、当該通信結果に基づいて前記メモリ装置の内部データ保護機能を検査する
請求項1に記載の検査装置。
The attribute information includes fourth attribute information indicating a memory device having a data protection function of an internal memory,
When the fourth attribute information is included in the attribute information acquired by the acquisition unit, the control unit controls the interface based on an inspection process for inspecting a data protection function according to the fourth attribute information. The inspection device according to claim 1, wherein communication is performed via the communication device, and an internal data protection function of the memory device is inspected based on the communication result.
前記メモリ装置は、
内部メモリと、
前記インタフェースと電気的に接続する接続端子と、
前記属性情報に応じた通信方式により前記接続端子を介して通信を行い、当該通信により入力された読み出し制御指示に基づいて前記属性情報に応じた記憶方式により前記内部メモリからデータを読み出して前記接続端子を介して出力する制御部とを含み、
前記制御手段は、前記取得手段が取得した前記属性情報に応じた通信方式により前記インタフェースを介して前記メモリ装置と通信を行い、当該通信結果に基づいて通信に係る検査を行い、前記属性情報に応じた読み出し制御指示を前記インタフェースを介して出力し、当該メモリ装置からの出力信号に基づいて、前記内部メモリおよび前記制御部の検査を行う
請求項1に記載の検査装置。
The memory device includes:
Internal memory,
A connection terminal electrically connected to the interface;
Communication is performed via the connection terminal by a communication method according to the attribute information, and data is read from the internal memory by a storage method according to the attribute information based on a read control instruction input by the communication. A control unit that outputs via a terminal,
The control means communicates with the memory device via the interface by a communication method according to the attribute information acquired by the acquisition means, performs an inspection related to communication based on the communication result, and stores the attribute information in the attribute information. The inspection device according to claim 1, wherein a corresponding read control instruction is output via the interface, and the internal memory and the control unit are inspected based on an output signal from the memory device.
前記メモリ装置の制御部は、
前記属性情報に応じた通信方式により前記接続端子を介して通信を行い、当該通信により入力された書き込み制御指示に基づいて前記属性情報に応じた記憶方式により前記内部メモリにデータを書き込み、当該通信により入力された読み出し制御指示に基づいて前記属性情報に応じた記憶方式により前記内部メモリからデータを読み出して前記接続端子を介して出力し、
前記制御手段は、前記取得手段が取得した前記属性情報に応じた通信方式により前記インタフェースを介して前記メモリ装置と通信を行い、前記属性情報に応じた書き込み制御指示を前記インタフェースを介して出力し、前記書き込み制御指示により書き込んだデータを読み出す制御指示を前記インタフェースを介して出力し、当該メモリ装置からの出力信号に基づいて、前記内部メモリおよび前記制御部の検査を行う
請求項6に記載の検査装置。
The control unit of the memory device includes:
Communication is performed via the connection terminal by a communication method according to the attribute information, data is written to the internal memory by a storage method according to the attribute information based on a write control instruction input by the communication, and the communication The data is read from the internal memory by the storage method according to the attribute information based on the read control instruction input by the output and output through the connection terminal,
The control means communicates with the memory device via the interface by a communication method according to the attribute information acquired by the acquisition means, and outputs a write control instruction according to the attribute information via the interface. The control instruction for reading data written by the write control instruction is output via the interface, and the internal memory and the control unit are inspected based on an output signal from the memory device. Inspection device.
JP2004178366A 2004-06-16 2004-06-16 Inspection apparatus Pending JP2006004075A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004178366A JP2006004075A (en) 2004-06-16 2004-06-16 Inspection apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004178366A JP2006004075A (en) 2004-06-16 2004-06-16 Inspection apparatus

Publications (1)

Publication Number Publication Date
JP2006004075A true JP2006004075A (en) 2006-01-05

Family

ID=35772436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004178366A Pending JP2006004075A (en) 2004-06-16 2004-06-16 Inspection apparatus

Country Status (1)

Country Link
JP (1) JP2006004075A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9372225B2 (en) 2012-07-18 2016-06-21 Samsung Electronics Co., Ltd. Storage device test system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9372225B2 (en) 2012-07-18 2016-06-21 Samsung Electronics Co., Ltd. Storage device test system

Similar Documents

Publication Publication Date Title
CN105786421B (en) Server display method and device
US20090300588A1 (en) Method and apparatus for acquiring definitions of debug code of basic input/output system
KR20160098444A (en) Apparatus, system and method to provide platform support for multiple memory technologies
CN109656756B (en) Multi-core CPU board debugging method and device and mobile storage medium
CN114281624A (en) Method, system, device and equipment for testing I2C signal integrity
CN109669830B (en) Physical detection method for memory and terminal equipment
JP2006004075A (en) Inspection apparatus
CN109634826B (en) Controller limit performance analysis method and device, computer equipment and storage medium
CN116089256B (en) Terminal testing method, device and storage medium
CN108600042B (en) WiFi test method and device for electronic equipment, storage medium and test equipment
JP2001273794A (en) Pre-fail information obtaining circuit, and its obtaining method
CN113160875A (en) Chip test system and test method
TWI384235B (en) Testing apparatus
CN101777323B (en) Method for computer system to set monitor and relevant computer system
JP2007010606A (en) Lsi inspection module, control method for lsi inspection module, communication method between lsi inspection module and lsi inspection device, and lsi inspection method
CN112420117A (en) Method and device for testing SRAM (static random Access memory), computer equipment and storage medium
TW201316194A (en) System and method for outputting measurement codes
JP2008164563A (en) Data transfer circuit and semiconductor testing device
US9837027B2 (en) Semiconductor device
CN117436405B (en) Simulation verification method and device and electronic equipment
KR100630716B1 (en) Semiconductor memory device capable of writing a versatile pattern data and method for testing the same
KR100885051B1 (en) Semiconductor memory test device and mehtod of testing a semiconductor memory device
CN117784913A (en) Voltage regulator parameter detection circuit, system, method and device
CN113741672B (en) Mainboard power supply leakage detection method, system and related components
JPS62274220A (en) Measuring instrument