JP2006001647A - Container, packaging member, container manufacturing method, packaging member manufacturing method and compound semiconductor substrate - Google Patents

Container, packaging member, container manufacturing method, packaging member manufacturing method and compound semiconductor substrate Download PDF

Info

Publication number
JP2006001647A
JP2006001647A JP2004354381A JP2004354381A JP2006001647A JP 2006001647 A JP2006001647 A JP 2006001647A JP 2004354381 A JP2004354381 A JP 2004354381A JP 2004354381 A JP2004354381 A JP 2004354381A JP 2006001647 A JP2006001647 A JP 2006001647A
Authority
JP
Japan
Prior art keywords
container
semiconductor substrate
compound semiconductor
tin
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004354381A
Other languages
Japanese (ja)
Inventor
Noboru Goto
登 後藤
Takayuki Nishiura
隆幸 西浦
Osamu Ohama
理 大濱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2004354381A priority Critical patent/JP2006001647A/en
Publication of JP2006001647A publication Critical patent/JP2006001647A/en
Priority to US11/541,653 priority patent/US20070023321A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/06Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B27/08Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/32Layered products comprising a layer of synthetic resin comprising polyolefins
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2250/00Layers arrangement
    • B32B2250/24All layers being polymeric
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00Properties of the layers or laminate
    • B32B2307/50Properties of the layers or laminate having particular mechanical properties
    • B32B2307/558Impact strength, toughness
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00Properties of the layers or laminate
    • B32B2307/50Properties of the layers or laminate having particular mechanical properties
    • B32B2307/584Scratch resistance
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2439/00Containers; Receptacles
    • B32B2439/40Closed containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Packaging Frangible Articles (AREA)
  • Containers Having Bodies Formed In One Piece (AREA)
  • Packages (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a container restricting any deterioration in electric characteristic of a semiconductor device manufactured through application of a compound semiconductor substrate after stored, and also to provide a packaging member, a method for manufacturing these elements, and a compound semiconductor substrate stored by these containers and packaging members. <P>SOLUTION: There are provided a container used for storing a compound semiconductor substrate in which an including amount of tin is 1 ppm or less, and a container used for storing the compound semiconductor substrate in which an including amount of silicon is 1 ppm or less. There is also provided a packaging member for use in storing the compound semiconductor substrate in which an including amount of tin is 1 ppm or less. Further, the present invention discloses a method for manufacturing the aforesaid containers, and the packaging member, and the compound semiconductor substrate stored by the aforesaid containers and the packaging member. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は容器、包装体、容器の製造方法、包装体の製造方法および化合物半導体基板に関する。   The present invention relates to a container, a package, a method for manufacturing a container, a method for manufacturing a package, and a compound semiconductor substrate.

従来から、化合物半導体基板の保管および搬送に用いられる容器としては、主にポリプロピレン製の容器が用いられている。このような化合物半導体基板用の容器としてポリプロピレン製の容器が用いられてきた理由としては、i)安価であること、ii)同様に安価であるポリエチレン製の容器と比べて強度が大きいため発塵が少ないこと、iii)樹脂中に含有されている不純物が比較的少ないこと、iv)ポリカーボネート製やPEEK(Poly-Ether-Ether-Ketone)製のような硬い容器と比べて柔らかいので、輸送時の外的な衝撃によって化合物半導体基板が破損すること、または化合物半導体基板にキズが発生することをより有効に防止することができるなどの理由が挙げられる。   Conventionally, polypropylene containers have been mainly used as containers used for storing and transporting compound semiconductor substrates. The reason why polypropylene containers have been used as containers for such compound semiconductor substrates is that i) is inexpensive, and ii) is dusty because it has a higher strength than polyethylene containers, which are similarly inexpensive. Iii) There are relatively few impurities contained in the resin, and iv) It is soft compared to hard containers such as those made of polycarbonate or PEEK (Poly-Ether-Ether-Ketone). For example, the compound semiconductor substrate can be more effectively prevented from being damaged by external impact or from being scratched by the compound semiconductor substrate.

ポリプロピレン製の容器は、たとえばプロピレンガスをトリエチルアルミニウムなどのアルキルアルミニウム類と三塩化チタンなどのチタン系触媒の存在下で重合して得られたポリプロピレンとシラン化合物(シリコン含有の有機化合物)とをグラフト化反応させて得られたグラフトポリマーをスタンピング成形した後、ジブチル錫ジラウレート(DBTDL)やトリブチル錫ジラウレート(TBTDL)などのシラノール縮合触媒(錫含有の有機化合物)の存在下で水と接触させて架橋することによって製造することができる(たとえば、特許文献1または特許文献2参照)。   Polypropylene containers, for example, graft polypropylene and silane compounds (silicon-containing organic compounds) obtained by polymerizing propylene gas in the presence of alkylaluminums such as triethylaluminum and titanium-based catalysts such as titanium trichloride. After grafting the graft polymer obtained by the conversion reaction, it is crosslinked by contacting with water in the presence of a silanol condensation catalyst (tin-containing organic compound) such as dibutyltin dilaurate (DBTDL) or tributyltin dilaurate (TBTDL). It can manufacture by doing (for example, refer patent document 1 or patent document 2).

また、容器に収納された化合物半導体基板は、通常、包装体に収納された状態で保管または搬送される。このような包装体としては、たとえば水分および酸素の透過を抑制するとともに適度な強度を有する外側のナイロンフィルムと熱シールするための内側のポリエチレンフィルムとが二層に積層されたものなどが用いられる(たとえば、特許文献3または特許文献4参照)。すなわち、化合物半導体基板が収納された容器を包装した後に包装体を熱シールすることによって、容器に収納された化合物半導体基板が密封された状態で包装体中に収納される。   Moreover, the compound semiconductor substrate accommodated in the container is usually stored or transported while being accommodated in the package. As such a package, for example, a laminate in which an outer nylon film having moderate strength and an inner polyethylene film for heat sealing is laminated in two layers is used, which suppresses moisture and oxygen permeation. (For example, refer to Patent Document 3 or Patent Document 4). That is, after packaging a container containing a compound semiconductor substrate, the package body is heat-sealed, so that the compound semiconductor substrate housed in the container is housed in the package body in a sealed state.

このような包装体において、ナイロンフィルムとポリエチレンフィルムとはポリエステル系の接着剤によって接着されるが、この接着剤には錫、亜鉛またはチタンなどを含む有機化合物が用いられることが多い。
特開昭59−115351号公報 特開平2−166106号公報 特開2002−274594号公報 特開2003−175906号公報
In such a package, the nylon film and the polyethylene film are bonded by a polyester-based adhesive, and an organic compound containing tin, zinc, titanium, or the like is often used for the adhesive.
JP 59-115351 A JP-A-2-166106 JP 2002-274594 A JP 2003-175906 A

しかしながら、この従来の容器や包装体を用いた場合には、保管後の化合物半導体基板の表面に高抵抗半導体層をエピタキシャル成長させた半導体デバイスの外周部から電気特性の異常が発生することがあった。この電気特性の異常は化合物半導体基板の経時変化により発生することが判明しており、特に長期間保管された化合物半導体基板を用いた半導体デバイスにおいては非常に発生しやすい。   However, when this conventional container or package is used, abnormal electrical characteristics may occur from the outer periphery of a semiconductor device in which a high-resistance semiconductor layer is epitaxially grown on the surface of the compound semiconductor substrate after storage. . This abnormality in electrical characteristics has been found to occur due to aging of the compound semiconductor substrate, and is particularly likely to occur in semiconductor devices using compound semiconductor substrates that have been stored for a long period of time.

上記の事情に鑑みて、本発明の目的は、保管後の化合物半導体基板を用いて製造された半導体デバイスの電気特性の悪化を抑制することができる容器、包装体とこれらの製造方法を提供し、さらにはこれらの容器、包装体によって収納された化合物半導体基板を提供することにある。   In view of the above circumstances, an object of the present invention is to provide a container, a package, and a method for manufacturing the same that can suppress deterioration of electrical characteristics of a semiconductor device manufactured using a compound semiconductor substrate after storage. In addition, another object of the present invention is to provide a compound semiconductor substrate accommodated by these containers and packages.

本発明は、化合物半導体基板を収納するために用いられる容器であって、容器中の錫の含有量が1ppm以下である容器である。   The present invention is a container used for housing a compound semiconductor substrate, wherein the tin content in the container is 1 ppm or less.

また、本発明は、化合物半導体基板を収納するために用いられる容器であって、容器中のシリコンの含有量が1ppm以下である容器である。   Moreover, this invention is a container used in order to accommodate a compound semiconductor substrate, Comprising: Silicon content in a container is a container which is 1 ppm or less.

また、本発明は、化合物半導体基板を収納するために用いられる包装体であって、包装体中の錫の含有量が1ppm以下である包装体である。   Moreover, this invention is a package used in order to accommodate a compound semiconductor substrate, Comprising: It is a package whose content of tin in a package is 1 ppm or less.

また、本発明は、化合物半導体基板を収納するために用いられる包装体であって、包装体は複数の層を含み、複数の層は錫の透過を抑制する層を少なくとも1層含み、錫の透過を抑制する層のうち最も内側にある層よりもさらに内側にある層全体の錫の含有量が1ppm以下である包装体である。   In addition, the present invention is a package used for housing a compound semiconductor substrate, the package includes a plurality of layers, the plurality of layers includes at least one layer for suppressing permeation of tin, It is a package in which the tin content of the entire inner layer of the layers that suppress permeation is 1 ppm or less.

また、本発明は、上記の容器を製造する方法であって、樹脂組成物を選別する工程と、選別された樹脂組成物を用いて容器を形成する工程と、を含む、容器の製造方法である。   Further, the present invention is a method for producing a container, comprising: a step of sorting a resin composition; and a step of forming a container using the sorted resin composition. is there.

また、本発明は、上記の包装体を製造する方法であって、シートを選別する工程と、選別されたシートを用いて包装体を形成する工程と、を含む、包装体の製造方法である。   Moreover, this invention is a method of manufacturing said package, Comprising: It is the manufacturing method of a package including the process of classifying a sheet | seat, and the process of forming a package using the selected sheet | seat. .

さらに、本発明は、上記の容器および上記の包装体からなる群から選択された少なくとも1種に収納されて窒素雰囲気下に設置された化合物半導体基板である。   Furthermore, the present invention is a compound semiconductor substrate that is housed in at least one selected from the group consisting of the above-described container and the above-described package and is placed in a nitrogen atmosphere.

なお、本発明における「錫の含有量」は、本発明の容器および/または包装体中に錫が有機錫化合物などの錫化合物の形態で含有されている場合には錫単体の質量に換算して算出される。また、本発明における「錫の含有量」は、本発明の容器および/または包装体中に錫が錫単体と有機錫化合物などの錫化合物との双方の形態で含まれている場合には錫単体の質量と錫化合物から錫単体に換算して算出された質量との総和により算出される。   The “tin content” in the present invention is converted to the mass of simple tin when tin is contained in the form of a tin compound such as an organic tin compound in the container and / or package of the present invention. Is calculated. Further, the “content of tin” in the present invention means that tin is contained in the container and / or package of the present invention when both tin and a tin compound such as an organic tin compound are contained in the form of tin. It is calculated by the sum of the mass of the simple substance and the mass calculated by converting the tin compound into a simple substance of tin.

また、本発明における「シリコンの含有量」も本発明の容器および/または包装体中にシリコンがシリコン化合物の形態で含有されている場合にはシリコン単体の質量に換算して算出され、本発明の容器および/または包装体中にシリコンがシリコン単体とシリコン化合物との双方の形態で含まれている場合にはシリコン単体の質量とシリコン化合物からシリコン単体に換算して算出された質量との総和により算出される。   Further, the “silicon content” in the present invention is also calculated in terms of the mass of silicon alone when silicon is contained in the form of a silicon compound in the container and / or package of the present invention. In the case where silicon is contained in the form of both silicon and silicon compound in the container and / or package, the total of the mass of silicon and the mass calculated by converting silicon compound to silicon alone Is calculated by

また、本発明において、「内」とは本発明の容器および/または包装体中に化合物半導体基板を収納した際に収納された化合物半導体基板が位置する側のことを意味し、「外」とは本発明の容器および/または包装体中に化合物半導体基板を収納した際に収納された化合物半導体基板が位置する側と反対側のことを意味する。   In the present invention, “inside” means the side where the compound semiconductor substrate accommodated when the compound semiconductor substrate is accommodated in the container and / or package of the present invention, and “outside” Means the side opposite to the side where the compound semiconductor substrate accommodated when the compound semiconductor substrate is accommodated in the container and / or package of the present invention.

本発明によれば、保管後の化合物半導体基板を用いて製造された半導体デバイスの電気特性の悪化を抑制することができる容器、包装体とこれらの製造方法、さらにはこれらの容器、包装体によって収納された化合物半導体基板を提供することができる。   According to the present invention, a container, a package and a manufacturing method thereof, which can suppress deterioration of electrical characteristics of a semiconductor device manufactured using a compound semiconductor substrate after storage, and further, these containers, a package An accommodated compound semiconductor substrate can be provided.

以下、本発明の実施の形態について説明する。なお、本願の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。   Embodiments of the present invention will be described below. In the drawings of the present application, the same reference numerals denote the same or corresponding parts.

本発明の容器は、化合物半導体基板を収納するために用いられる容器であって、容器中の錫の含有量が1ppm以下であることを特徴としている。このように錫の含有量が制御された容器を用いることによって、容器に収納されて長期間保管された化合物半導体基板を用いた半導体デバイスの電気特性の悪化を抑制することができる。   The container of the present invention is a container used for housing a compound semiconductor substrate, and is characterized in that the tin content in the container is 1 ppm or less. By using the container in which the tin content is controlled in this way, it is possible to suppress deterioration of the electrical characteristics of the semiconductor device using the compound semiconductor substrate stored in the container and stored for a long time.

たとえば、容器がポリプロピレン樹脂組成物からなる場合には、容器中に含有された有機錫化合物はポリプロピレン分子鎖の間を移動して、容器の内面にブリードする。そして、有機錫化合物がブリードした容器の内面と化合物半導体基板の表面とが接触することによって、化合物半導体基板の表面上に有機錫化合物が付着する。このように有機錫化合物が付着した化合物半導体基板の表面上に約600℃という高温下で高抵抗半導体層を積層して半導体デバイスを製造した場合には、有機錫化合物が分解して生成した錫がその高抵抗半導体層中に入り込むことがある。錫が入り込んだ高抵抗半導体層を含む半導体デバイスにおいては、この高抵抗半導体層から電流がリークして半導体デバイスの電気特性が悪化してしまう。   For example, when a container consists of a polypropylene resin composition, the organic tin compound contained in the container moves between polypropylene molecular chains and bleeds to the inner surface of the container. And the organic tin compound adheres on the surface of a compound semiconductor substrate when the inner surface of the container which the organic tin compound bleed and the surface of a compound semiconductor substrate contact. Thus, when a semiconductor device is manufactured by laminating a high resistance semiconductor layer at a high temperature of about 600 ° C. on the surface of the compound semiconductor substrate to which the organic tin compound is adhered, tin produced by decomposition of the organic tin compound is produced. May penetrate into the high resistance semiconductor layer. In a semiconductor device including a high-resistance semiconductor layer in which tin has entered, current leaks from the high-resistance semiconductor layer and electrical characteristics of the semiconductor device deteriorate.

そこで、本発明者が鋭意検討した結果、容器中の錫の含有量をその容器の質量の1ppm以下とすることによって、容器に化合物半導体基板を収納して長期間保管したとしても半導体デバイスの電気特性が悪化しないことを見い出した。なお、有機錫化合物は、たとえば容器がポリプロピレン樹脂組成物からなる場合には、ポリプロピレン樹脂組成物の製造工程において混合される帯電防止剤などの添加剤や触媒などとしてポリプロピレン樹脂組成物中に含有されると考えられる。   Therefore, as a result of intensive studies by the present inventor, even if the compound semiconductor substrate is housed in the container and stored for a long period of time by setting the tin content in the container to 1 ppm or less of the mass of the container, the electricity of the semiconductor device It was found that the characteristics did not deteriorate. The organotin compound is contained in the polypropylene resin composition as an additive such as an antistatic agent or a catalyst mixed in the production process of the polypropylene resin composition, for example, when the container is made of a polypropylene resin composition. It is thought.

本発明の容器は好ましくは以下のようにして作製される。まず、ポリプロピレン樹脂組成物からなるペレットが複数収容されたロットを用意する。次に、このロットに収容された一部のペレットを粉砕機で粉砕した粉末を硫酸で溶解した後にICP(誘導結合プラズマ)発光分析によってペレット中の錫の含有量を測定する。そして、測定されたペレット中の錫の含有量を本発明の容器1個当たりの錫の含有量に換算して、その換算値が1ppm以下であるロットを選別する。最後に、その選別されたロット中のペレットを用いてたとえば射出成形などの公知の成形法により成形することなどによって本発明の容器を作製することができる。   The container of the present invention is preferably prepared as follows. First, a lot containing a plurality of pellets made of a polypropylene resin composition is prepared. Next, after the powder obtained by pulverizing some of the pellets contained in this lot with a pulverizer is dissolved in sulfuric acid, the content of tin in the pellets is measured by ICP (inductively coupled plasma) emission analysis. And the content of tin in the measured pellet is converted into the content of tin per one container of the present invention, and a lot whose converted value is 1 ppm or less is selected. Finally, the container of the present invention can be produced by molding the selected lot in the known lot by a known molding method such as injection molding.

また、半導体デバイスの構造、化合物半導体基板の表面上に形成される高抵抗半導体層の形成条件によっては錫ではなくシリコンが問題になる場合も想定される。この場合にも、上述した錫の場合と同様の理由で、シリコンの含有量が容器の質量の1ppm以下であれば半導体デバイスの電気特性の悪化を抑制できると考えられる。ここで、シリコンの含有量も錫の場合と同様にして算出され、シリコンの含有量が1ppm以下である本発明の容器もたとえば上記の錫の場合と同様にペレット中の錫の含有量を本発明の容器1個当たりの錫の含有量に換算して、その換算値が1ppm以下であるロットを選別して形成される。   In addition, depending on the structure of the semiconductor device and the conditions for forming the high-resistance semiconductor layer formed on the surface of the compound semiconductor substrate, it may be assumed that not silicon but silicon is a problem. Also in this case, for the same reason as in the case of tin described above, it is considered that the deterioration of the electrical characteristics of the semiconductor device can be suppressed if the silicon content is 1 ppm or less of the mass of the container. Here, the content of silicon is also calculated in the same manner as in the case of tin, and the container of the present invention in which the content of silicon is 1 ppm or less is the same as in the case of the above tin. In conversion to the content of tin per container of the invention, a lot whose conversion value is 1 ppm or less is selected and formed.

なお、本発明に用いられ得るポリプロピレン樹脂組成物には、ポリプロピレンが含まれる。ここで、ポリプロピレンとしては、たとえばポリプロピレンの単独重合体、プロピレンとプロピレン以外の炭素原子数2〜20のα−オレフィンとの共重合体またはこれらの混合物などが用いられる。α−オレフィンとしては、たとえば、エチレン、1−ブテン、1−ペンテンまたは1−ヘキセンなどがある。また、共重合体としては、たとえばプロピレンとα−オレフィンとの二元共重合体や三元共重合体などがある。   In addition, polypropylene is contained in the polypropylene resin composition which can be used for this invention. Here, as the polypropylene, for example, a homopolymer of polypropylene, a copolymer of propylene and an α-olefin having 2 to 20 carbon atoms other than propylene, or a mixture thereof is used. Examples of the α-olefin include ethylene, 1-butene, 1-pentene, and 1-hexene. Examples of the copolymer include a binary copolymer and a ternary copolymer of propylene and α-olefin.

また、ポリプロピレン樹脂組成物は、上記のポリプロピレンに少なくとも有機過酸化物およびシラン化合物を混合してグラフト化反応させたグラフトポリマーに錫を含むシラノール縮合触媒を混合したものからなることが好ましい。このようなシラノール縮合触媒が混合されたポリプロピレン樹脂組成物を成形後に水雰囲気下に曝すことによって、耐熱性、強度または剛性などの特性を向上させた容器を製造することができるためである。   In addition, the polypropylene resin composition is preferably composed of the above-described polypropylene mixed with at least an organic peroxide and a silane compound and a graft polymer obtained by grafting reaction with a silanol condensation catalyst containing tin. This is because a container with improved properties such as heat resistance, strength, or rigidity can be produced by exposing a polypropylene resin composition mixed with such a silanol condensation catalyst to a water atmosphere after molding.

ここで、有機過酸化物としては、たとえば1,1−ビス(t−ブチルパーオキシ)3,3,5−トリメチルシクロヘキサン、t−ブチルパーオキシイソプロピルカーボネート、2,2−ビス(t−ブチルパーオキシ)ブタン、t−ブチルパーオキシベンゾエート、ジクミルパーオキサイドまたは2,5−ジメチル−2,5−ジ(t−ブチルパーオキシ)ヘキサンなどが用いられる。有機過酸化物の混合量は、ポリプロピレン100質量部に対して0.05〜1質量部とすることが好ましい。   Here, examples of the organic peroxide include 1,1-bis (t-butylperoxy) 3,3,5-trimethylcyclohexane, t-butylperoxyisopropyl carbonate, and 2,2-bis (t-butylperoxide). Oxy) butane, t-butylperoxybenzoate, dicumyl peroxide or 2,5-dimethyl-2,5-di (t-butylperoxy) hexane is used. The mixing amount of the organic peroxide is preferably 0.05 to 1 part by mass with respect to 100 parts by mass of polypropylene.

また、シラン化合物としては、たとえばビニルトリメトキシシラン、ビニルトリエトキシシラン、ビニルトリアセトキシシランまたはγ−メタクリロイルオキシプロピルトリメトキシシランなどが用いられる。シラン化合物の混合量は、ポリプロピレン100質量部に対して1〜20質量部とすることが好ましい。   As the silane compound, for example, vinyltrimethoxysilane, vinyltriethoxysilane, vinyltriacetoxysilane, or γ-methacryloyloxypropyltrimethoxysilane is used. The mixing amount of the silane compound is preferably 1 to 20 parts by mass with respect to 100 parts by mass of polypropylene.

また、シラノール縮合触媒としては、たとえばジブチル錫ジラウレート、トリブチル錫ジラウレート、ジブチル錫ジアセテートまたはジブチル錫ジオクトエートなどが用いられる。   As the silanol condensation catalyst, for example, dibutyltin dilaurate, tributyltin dilaurate, dibutyltin diacetate, dibutyltin dioctoate, or the like is used.

また、ポリプロピレン樹脂組成物には、たとえば顔料、充填剤、帯電防止剤、難燃剤または老化防止剤などの添加剤が適宜混合されていてもよいことは言うまでもない。   In addition, it goes without saying that additives such as pigments, fillers, antistatic agents, flame retardants and anti-aging agents may be appropriately mixed in the polypropylene resin composition.

図1に、本発明の容器の好ましい一例の模式的な斜視図を示す。この容器1においては、容器1の支持部1aに化合物半導体基板2を設置した後に蓋部1bを閉じることによって、化合物半導体基板2が収納される。ここで、支持部1aはその中央部が窪んだ凹状となっており、化合物半導体基板2の外周部の一部が支持部1aと接触することによって化合物半導体基板2が支えられている。   In FIG. 1, the typical perspective view of a preferable example of the container of this invention is shown. In this container 1, the compound semiconductor substrate 2 is accommodated by closing the cover part 1b after installing the compound semiconductor substrate 2 in the support part 1a of the container 1. FIG. Here, the support portion 1a has a concave shape with a depressed central portion, and the compound semiconductor substrate 2 is supported by a part of the outer peripheral portion of the compound semiconductor substrate 2 coming into contact with the support portion 1a.

図2に、本発明の容器の好ましい他の一例の模式的な斜視図を示す。この容器1においては、容器1の支持部1aに化合物半導体基板2を設置し、化合物半導体基板2上に押さえ部材3を設置した後に蓋部1bを閉じることによって化合物半導体基板2が収納される。ここでも、支持部1aはその中央部が窪んだ凹状となっており、化合物半導体基板2の外周部のすべてが支持部1aと接触することによって化合物半導体基板2が支えられている。   FIG. 2 shows a schematic perspective view of another preferred example of the container of the present invention. In the container 1, the compound semiconductor substrate 2 is accommodated by placing the compound semiconductor substrate 2 on the support 1 a of the container 1, placing the pressing member 3 on the compound semiconductor substrate 2, and then closing the lid 1 b. Again, the support portion 1a has a concave shape with a depressed central portion, and the compound semiconductor substrate 2 is supported by the entire outer periphery of the compound semiconductor substrate 2 being in contact with the support portion 1a.

図3に、本発明の容器の好ましいさらに他の一例の模式的な斜視図を示す。この容器1においては、化合物半導体基板2の外周部の一部が容器1に支持されて、複数枚の化合物半導体基板2が収納される。   FIG. 3 shows a schematic perspective view of still another preferred example of the container of the present invention. In the container 1, a part of the outer periphery of the compound semiconductor substrate 2 is supported by the container 1, and a plurality of compound semiconductor substrates 2 are accommodated.

本発明の容器は、容器の内面にブリードした有機錫化合物から化合物半導体基板の表面が汚染されるのを回避すべくなるべく化合物半導体基板の表面と接触しない構造を有することが好ましい。したがって、本発明の容器は、一般的に化合物半導体基板の外周部の一部のみを容器と接触させた状態で収納する形態が用いられることが好ましい。   The container of the present invention preferably has a structure that does not contact the surface of the compound semiconductor substrate as much as possible so as to avoid contamination of the surface of the compound semiconductor substrate from the organic tin compound bleed on the inner surface of the container. Therefore, it is preferable that the container of the present invention is generally used in such a manner that only a part of the outer peripheral portion of the compound semiconductor substrate is stored in contact with the container.

なお、本発明の容器の形態は、上記の図1から図3に示す形態に限られないことは言うまでもない。   In addition, it cannot be overemphasized that the form of the container of this invention is not restricted to the form shown in said FIG. 1 to FIG.

本発明の包装体は、化合物半導体基板を収納するために用いられる包装体であって、包装体中の錫の含有量が1ppm以下であることを特徴としている。   The package of the present invention is a package used for housing a compound semiconductor substrate, and is characterized in that the content of tin in the package is 1 ppm or less.

図8に、本発明の包装体が化合物半導体基板を収納した形態の好ましい一例の模式的な断面図を示す。図8において、包装体4は内側のポリエチレンフィルム層5と外側のナイロンフィルム層6の二層構造を有しており、この包装体4中にたとえばポリプロピレン樹脂組成物からなる容器1に収納された化合物半導体基板2が収納されている。そして、この包装体4の内部はポリエチレンフィルム層5同士が熱シールによって貼り合わされることによって気密に保たれている。   FIG. 8 shows a schematic cross-sectional view of a preferred example of a form in which the package of the present invention houses a compound semiconductor substrate. In FIG. 8, the package 4 has a two-layer structure of an inner polyethylene film layer 5 and an outer nylon film layer 6. The package 4 is accommodated in a container 1 made of, for example, a polypropylene resin composition. A compound semiconductor substrate 2 is accommodated. And the inside of this package 4 is kept airtight by the polyethylene film layers 5 being bonded together by heat sealing.

ここで、包装体4を構成するポリエチレンフィルム層5とナイロンフィルム層6とはたとえばポリエステル系の接着剤によって接着されるが、その接着剤中には硬化反応促進剤として有機錫化合物が含まれることがある。この有機錫化合物がポリエチレンフィルム層5中のポリエチレン分子鎖の間を移動して、ポリエチレンフィルム層5の内面にブリードする。そして、有機錫化合物がブリードしたポリエチレンフィルム層5の内面と容器1の外面とが接触することによって、容器1の外面上に有機錫化合物が付着する。続いて、容器1の外面上に付着した有機錫化合物は、容器1のポリプロピレン分子鎖の間を移動して、容器1の内面にブリードする。   Here, the polyethylene film layer 5 and the nylon film layer 6 constituting the package 4 are bonded to each other by, for example, a polyester-based adhesive, and the adhesive contains an organic tin compound as a curing reaction accelerator. There is. The organotin compound moves between polyethylene molecular chains in the polyethylene film layer 5 and bleeds on the inner surface of the polyethylene film layer 5. Then, the organic tin compound adheres to the outer surface of the container 1 when the inner surface of the polyethylene film layer 5 bleeded with the organic tin compound and the outer surface of the container 1 come into contact with each other. Subsequently, the organotin compound attached on the outer surface of the container 1 moves between the polypropylene molecular chains of the container 1 and bleeds to the inner surface of the container 1.

次いで、有機錫化合物がブリードした容器1の内面と化合物半導体基板2の表面とが接触することによって、化合物半導体基板2の表面上に有機錫化合物が付着する。そして、上述したように、有機錫化合物が付着した化合物半導体基板2の表面上に約600℃という高温下で高抵抗半導体層を積層して半導体デバイスを製造した場合には、有機錫化合物が分解して生成した錫がその高抵抗半導体層中に入り込み、この高抵抗半導体層から電流がリークして半導体デバイスの電気特性が悪化するものと考えられる。   Next, the organic tin compound adheres to the surface of the compound semiconductor substrate 2 by contacting the inner surface of the container 1 bleeded with the organic tin compound with the surface of the compound semiconductor substrate 2. As described above, when a semiconductor device is manufactured by laminating a high resistance semiconductor layer at a high temperature of about 600 ° C. on the surface of the compound semiconductor substrate 2 to which the organic tin compound is adhered, the organic tin compound is decomposed. It is considered that the tin thus produced enters the high-resistance semiconductor layer, current leaks from the high-resistance semiconductor layer, and the electrical characteristics of the semiconductor device deteriorate.

したがって、たとえば錫の含有量が1ppm以下である容器に化合物半導体基板を収納した場合でもその容器を包装する包装体中の錫の含有量が1ppmよりも多い場合には、これらの容器および包装体に長期間収納された化合物半導体基板を用いた半導体デバイスの電気特性の悪化を十分に抑制し得ない。そのため、この包装体中の錫の含有量を1ppm以下とすることによって、さらに半導体デバイスの電気特性の悪化を効果的に抑制することができるのである。   Therefore, for example, even when the compound semiconductor substrate is housed in a container having a tin content of 1 ppm or less, if the tin content in the package for packaging the container is more than 1 ppm, these containers and the package The deterioration of electrical characteristics of a semiconductor device using a compound semiconductor substrate stored for a long period of time cannot be sufficiently suppressed. Therefore, the deterioration of the electrical characteristics of the semiconductor device can be effectively suppressed by setting the tin content in the package to 1 ppm or less.

なお、上記においては、本発明の包装体の内面の有機錫化合物が容器の外面に付着した後に容器の内面にブリードし化合物半導体基板の表面に付着する場合について説明したが、本発明の包装体の内面の有機錫化合物が直接化合物半導体基板の表面に付着することも考えられる。   In the above description, the case where the organotin compound on the inner surface of the package of the present invention adheres to the outer surface of the container and then bleeds to the inner surface of the container and adheres to the surface of the compound semiconductor substrate has been described. It is also conceivable that the organic tin compound on the inner surface of the substrate directly adheres to the surface of the compound semiconductor substrate.

本発明の包装体は好ましくは以下のようにして作製される。まず、ナイロンフィルムとポリエチレンフィルムとがポリエステル系接着剤で接着されたシート原反を用意する。次に、このシート原反からシートを切り出し、切り出されたシートを粉砕機により粉砕した粉末を硫酸で溶解した後にICP(誘導結合プラズマ)発光分析することによってシート中の錫の含有量を測定する。そして、測定されたシート中の錫の含有量を本発明の包装体1つ当たりの錫の含有量に換算し、その換算値が1ppm以下であるシートを切り出したシート原反を選別して、その選別されたシート原反のシートを用いて本発明の包装体が形成される。なお、本発明において包装体の形態は特に限定されるものではない。   The package of the present invention is preferably produced as follows. First, a sheet raw material in which a nylon film and a polyethylene film are bonded with a polyester adhesive is prepared. Next, a sheet is cut out from the sheet, and a powder obtained by pulverizing the cut sheet with a pulverizer is dissolved in sulfuric acid, and then ICP (inductively coupled plasma) emission analysis is performed to measure the tin content in the sheet. . Then, the content of tin in the measured sheet is converted into the content of tin per one package of the present invention, and the sheet raw material cut out from the sheet whose converted value is 1 ppm or less is selected, The package of the present invention is formed using the selected sheet raw sheet. In the present invention, the form of the package is not particularly limited.

また、図9に、本発明の包装体の他の好ましい一例の一部の模式的な拡大断面図を示す。ここで、本発明の包装体4は内側層7と外側層8とから構成されており、内側層7と外側層8とは接着剤により接着されている。そして、内側層7中における錫の含有量は1ppm以下であり、外側層8は錫の透過を抑制する層である。このような構成とすることによって、包装体4の外部からの錫の侵入を抑制することができるだけでなく、さらに内側層7中の錫の含有量は1ppm以下であるため、内側層7の内面と化合物半導体基板の表面および/または化合物半導体基板を収納する容器の外面とが接触した状態で化合物半導体基板が長期間保管された場合でも、保管後の化合物半導体基板を用いた半導体デバイスの電気特性の悪化を抑制することができる。   FIG. 9 shows a schematic enlarged cross-sectional view of a part of another preferred example of the package of the present invention. Here, the package 4 of the present invention is composed of an inner layer 7 and an outer layer 8, and the inner layer 7 and the outer layer 8 are bonded together with an adhesive. And the content of tin in the inner layer 7 is 1 ppm or less, and the outer layer 8 is a layer that suppresses permeation of tin. By adopting such a configuration, not only the penetration of tin from the outside of the package 4 can be suppressed, but also the content of tin in the inner layer 7 is 1 ppm or less, so that the inner surface of the inner layer 7 Even if the compound semiconductor substrate is stored for a long time with the surface of the compound semiconductor substrate and / or the outer surface of the container containing the compound semiconductor substrate in contact, the electrical characteristics of the semiconductor device using the compound semiconductor substrate after storage Can be prevented.

ここで、錫の透過を抑制する外側層8としては、たとえばナイロンフィルムまたはポリエチレンテレフタレートフィルムなどを用いることができる。また、内側層7としては、たとえば化合物半導体基板を密封して保管する観点から熱シールにより貼り合わせることができる材料であるポリエチレンフィルムなどを用いることができる。   Here, as the outer layer 8 that suppresses permeation of tin, for example, a nylon film or a polyethylene terephthalate film can be used. Further, as the inner layer 7, for example, a polyethylene film that is a material that can be bonded by heat sealing from the viewpoint of sealing and storing the compound semiconductor substrate can be used.

また、外側層8は単層だけでなく複数層からなっていてもよく、外側層8が複数層からなる場合にはそのうち少なくとも1層が錫の透過を抑制する層(以下、「錫透過抑制層」という)であればよい。そして、この場合には、最も内側にある錫透過抑制層の内側にあるすべての層を内側層7として、その内側層7中の錫の含有量が1ppm以下であればよい。なお、内側層7も単層だけでなく複数層からなっていてもよい。   The outer layer 8 may be composed of not only a single layer but also a plurality of layers. When the outer layer 8 is composed of a plurality of layers, at least one of them is a layer that suppresses permeation of tin (hereinafter referred to as “tin permeation suppression”). Layer)). In this case, all the layers inside the innermost tin permeation suppression layer may be the inner layer 7 and the tin content in the inner layer 7 may be 1 ppm or less. Note that the inner layer 7 may be composed of not only a single layer but also a plurality of layers.

本発明の容器および/または包装体によって収納された化合物半導体基板は窒素雰囲気下に設置されることが好ましい。この場合には、外部から錫やシリコンなどの異物が侵入して化合物半導体基板の表面に付着するのを抑制することができるだけでなく、化合物半導体基板の経時変化も抑制することができる傾向にある。それゆえ、本発明の化合物半導体基板について洗浄することなく、本発明の化合物半導体基板の表面上に半導体層をエピタキシャル成長させることができる。なお、本発明においては、容器および/または包装体の内側が窒素雰囲気にされて、化合物半導体基板が窒素雰囲気下に設置されていればよい。   The compound semiconductor substrate accommodated by the container and / or package of the present invention is preferably placed in a nitrogen atmosphere. In this case, not only can foreign substances such as tin and silicon enter from the outside and adhere to the surface of the compound semiconductor substrate, but also the change over time of the compound semiconductor substrate tends to be suppressed. . Therefore, the semiconductor layer can be epitaxially grown on the surface of the compound semiconductor substrate of the present invention without cleaning the compound semiconductor substrate of the present invention. In the present invention, the inside of the container and / or package may be in a nitrogen atmosphere, and the compound semiconductor substrate may be installed in a nitrogen atmosphere.

このような本発明の化合物半導体基板としては、たとえばGaAs(ヒ化ガリウム)基板、InP(リン化インジウム)基板、GaN(窒化ガリウム)基板またはAlN(窒化アルミニウム)基板などがある。   Examples of the compound semiconductor substrate of the present invention include a GaAs (gallium arsenide) substrate, InP (indium phosphide) substrate, GaN (gallium nitride) substrate, and AlN (aluminum nitride) substrate.

(実施例1)
粉末状のポリプロピレン100質量部に、ジクミルパーオキサイド0.5質量部とγ−メタクリロイルオキシプロピルトリメトキシシラン10質量部とを混合した後に、これを押出機に供給し、180℃の温度で混練しながらグラフト化反応を行なわせた。
Example 1
After mixing 0.5 parts by mass of dicumyl peroxide and 10 parts by mass of γ-methacryloyloxypropyltrimethoxysilane with 100 parts by mass of powdered polypropylene, this is supplied to an extruder and kneaded at a temperature of 180 ° C. The grafting reaction was carried out.

次いで、グラフト化反応により得られたグラフトポリマーをペレット状に成形したものと、上記ポリプロピレン100質量部にジブチル錫ジラウレートを混合量を変えて混合したマスターバッチとを9:1の比率で押出機に供給して混合することによって、錫の含有量が異なる5種類のポリプロピレン樹脂組成物からなるペレットがそれぞれ複数収容されたロットを得た。   Next, the graft polymer obtained by the grafting reaction was molded into pellets, and a masterbatch in which dibutyltin dilaurate was mixed with 100 parts by mass of the polypropylene at a ratio of 9: 1 to an extruder. By supplying and mixing, lots each containing a plurality of pellets made of five types of polypropylene resin compositions having different tin contents were obtained.

そして、この5種類のロットからそれぞれペレットの一部を採取した後にこれらのペレットをそれぞれ粉砕機で粉砕し、その粉末を硫酸で溶解した後、ICP発光分析によってそれぞれのロットのペレット中の錫の含有量を測定した。その後、この5種類のロットにそれぞれ収容されているペレットを用いて射出成形することによって図2に示す容器1の形状を有する成形体を5種類得た。そして、これらの成形体を100℃の水中に3時間浸漬してサンプルNo.1〜5の容器が作製された。   Then, after collecting a part of the pellets from each of the five types of lots, each of these pellets was pulverized by a pulverizer, the powder was dissolved in sulfuric acid, and then the tin in each lot was analyzed by ICP emission analysis. The content was measured. Thereafter, five types of molded articles having the shape of the container 1 shown in FIG. 2 were obtained by injection molding using pellets accommodated in the five types of lots. These molded bodies were immersed in water at 100 ° C. for 3 hours, and sample No. 1-5 containers were made.

サンプルNo.1〜5の容器にそれぞれ直径4インチのGaAs基板を図2に示す押さえ部材3を用いることなく収容し、同一の条件下で3ヶ月間保管した。ここで、GaAs基板の外周部はすべて容器の表面と接触していた。そして、それぞれのGaAs基板の表面上に厚さ500nmの高抵抗GaAs層をGaAs基板の表面温度が600℃の状態でMBE法(分子線エピタキシー法)を用いて積層した。続いて、MBE法を用いて、厚さ50nmのSiドープn型AlGaAs層を積層することによってHEMT(High Electron Mobility Transistor;高電子移動度トランジスタ)構造を有するウエハを形成した。   Sample No. A GaAs substrate having a diameter of 4 inches was accommodated in each of the containers 1 to 5 without using the pressing member 3 shown in FIG. 2, and stored for 3 months under the same conditions. Here, the outer peripheral portion of the GaAs substrate was in contact with the surface of the container. Then, a high-resistance GaAs layer having a thickness of 500 nm was stacked on each GaAs substrate surface using the MBE method (molecular beam epitaxy method) with the surface temperature of the GaAs substrate being 600 ° C. Subsequently, a wafer having a HEMT (High Electron Mobility Transistor) structure was formed by stacking Si-doped n-type AlGaAs layers having a thickness of 50 nm using the MBE method.

そして、これらのウエハのそれぞれについてシート抵抗を測定して下記の評価基準により電気特性の評価を行なった。その結果を表1に示す。表1に示すように、錫の含有量が1ppmであるサンプルNo.1の容器に収納されていたGaAs基板を用いたウエハについてはウエハ表面のシート抵抗のばらつきが2%以下であった。また、錫の含有量が1ppmよりも多いサンプルNo.2〜5の容器に収納されていたGaAs基板を用いたウエハについては、ウエハ表面のシート抵抗のばらつきが20%〜30%であったことが確認された。   Then, the sheet resistance was measured for each of these wafers, and the electrical characteristics were evaluated according to the following evaluation criteria. The results are shown in Table 1. As shown in Table 1, sample No. 1 with a tin content of 1 ppm was used. For a wafer using a GaAs substrate housed in one container, the variation in sheet resistance on the wafer surface was 2% or less. Sample No. with a tin content of more than 1 ppm was used. For wafers using GaAs substrates housed in 2-5 containers, it was confirmed that the variation in sheet resistance on the wafer surface was between 20% and 30%.

これは、GaAs基板の表面上に有機錫化合物が付着した状態で高抵抗GaAs層が600℃の高温下で積層されたため、有機錫化合物が分解して生成された錫などが高抵抗GaAs層に入り込み、ウエハ表面のシート抵抗が低下したものと考えられる。なお、表1に示す錫の含有量は、上記のICP発光分析により測定されたペレット中の錫の含有量を容器1個当たりの錫の含有量に換算した値である。   This is because the high resistance GaAs layer is laminated at a high temperature of 600 ° C. with the organic tin compound attached on the surface of the GaAs substrate, so that tin or the like produced by the decomposition of the organic tin compound becomes the high resistance GaAs layer. It is considered that the sheet resistance on the wafer surface was lowered. The tin content shown in Table 1 is a value obtained by converting the tin content in the pellets measured by the ICP emission analysis into the tin content per container.

ここで、サンプルNo.1〜5の容器は錫が入り込む条件下で成形されていないため、表1に示す錫の含有量は成形後のサンプルNo.1〜5の容器中の錫の含有量と同一であると考えられる。また、図2に示す形状を有するサンプルNo.1〜5の容器を用いた電気特性の評価は、GaAs基板の表面の外周部のすべてがこの容器の表面と接触して収納される最も過酷なものであるため、他のすべての形状の容器にも適用されるものと考えられる。   Here, sample No. Since the containers 1 to 5 are not molded under the condition that tin enters, the content of tin shown in Table 1 is the sample No. 1 after molding. It is thought that it is the same as the content of tin in the containers 1-5. Sample No. having the shape shown in FIG. Evaluation of electrical characteristics using the containers 1 to 5 is the most severe one in which the entire outer periphery of the surface of the GaAs substrate is stored in contact with the surface of the container. It is thought that it is applied to.

Figure 2006001647
Figure 2006001647

<評価基準>
良好…ウエハ表面のシート抵抗のばらつきが2%以下
不良…ウエハ表面のシート抵抗のばらつきが2%よりも大きい
なお、ウエハ表面のシート抵抗のばらつきは、ウエハ表面のシート抵抗の標準偏差をウエハ表面のシート抵抗の平均値で割って算出された。
<Evaluation criteria>
Good: Variation in sheet resistance on wafer surface is 2% or less Defective: Variation in sheet resistance on wafer surface is larger than 2% Note that variation in sheet resistance on wafer surface is the standard deviation of sheet resistance on wafer surface. It was calculated by dividing by the average value of the sheet resistance.

また、上記の電気特性の評価が良好であるウエハ表面のシート抵抗の測定結果の一例を図4に示し、電気特性の評価が不良であるウエハ表面のシート抵抗の測定結果の一例を図5に示す。ここで、図4に示すウエハ表面のシート抵抗のばらつきは1.55%であり、図5に示すウエハ表面のシート抵抗のばらつきは21.61%であった。また、図4と図5に示すウエハ表面のシート抵抗の測定結果を比較してみると、図5に示すウエハの外周部にシート抵抗が低い箇所が多数あることが確認された。したがって、容器と接触していたGaAs基板の表面の外周部に付着した有機錫化合物は、そこからGaAs基板の表面上に積層された高抵抗GaAs層に入り込んだものと考えられる。   FIG. 4 shows an example of the measurement result of the sheet resistance on the wafer surface with good evaluation of the electrical characteristics, and FIG. 5 shows an example of the measurement result of the sheet resistance on the wafer surface with poor evaluation of the electrical characteristics. Show. Here, the variation in sheet resistance on the wafer surface shown in FIG. 4 was 1.55%, and the variation in sheet resistance on the wafer surface shown in FIG. 5 was 21.61%. Further, when the measurement results of the sheet resistance on the wafer surface shown in FIGS. 4 and 5 were compared, it was confirmed that there were many locations with low sheet resistance on the outer periphery of the wafer shown in FIG. Therefore, it is considered that the organic tin compound adhering to the outer peripheral portion of the surface of the GaAs substrate that was in contact with the container entered the high-resistance GaAs layer laminated on the surface of the GaAs substrate.

また、上記のサンプルNo.3の容器と同様の製造方法を用いて錫の含有量が15ppmであるポリプロピレン樹脂組成物を成形することによって得られた図2に示す形状の容器にGaAs基板を収納して3年間保管した。そして、保管後のGaAs基板の表面上に付着している不純物をTXRF(全反射蛍光X線分析法)により分析した。その結果を表2に示す。表2に示すように、GaAs基板の表面中央部では錫は検出されなかったが、外周部では錫が検出された。   In addition, the above sample No. A GaAs substrate was housed in a container having the shape shown in FIG. 2 obtained by molding a polypropylene resin composition having a tin content of 15 ppm using the same production method as that of container 3, and stored for 3 years. Then, impurities adhering to the surface of the GaAs substrate after storage were analyzed by TXRF (total reflection X-ray fluorescence analysis). The results are shown in Table 2. As shown in Table 2, tin was not detected at the center of the surface of the GaAs substrate, but tin was detected at the outer periphery.

Figure 2006001647
Figure 2006001647

また、図6にこのGaAs基板の表面中央部におけるTOF−SIMS(飛行時間差型二次イオン質量分析法)の測定結果を示し、図7にこのGaAs基板の表面外周部におけるTOF−SIMSの測定結果を示す。図6と図7に示すTOF−SIMSの測定結果を比較してみると、図7に示すようにGaAs基板の表面外周部においては錫(Sn)やブチル錫(C49Sn)のフラグメントが確認された。 FIG. 6 shows the measurement results of TOF-SIMS (time-of-flight secondary ion mass spectrometry) at the center of the surface of the GaAs substrate, and FIG. 7 shows the measurement results of TOF-SIMS at the outer periphery of the surface of the GaAs substrate. Indicates. Comparing the measurement results of TOF-SIMS shown in FIG. 6 and FIG. 7, as shown in FIG. 7, fragments of tin (Sn) and butyl tin (C 4 H 9 Sn) are present at the outer periphery of the surface of the GaAs substrate. Was confirmed.

(実施例2)
有機錫化合物の含有量が異なる7種類のポリエステル系接着剤のそれぞれで厚さ25μmのナイロンフィルムと厚さ30μmのポリエチレンフィルムとを接着したシート原反を7種類作製した。そして、これらの7種類のシート原反からそれぞれシートを切り出し、切り出したシートを粉砕機で粉砕した粉末を硫酸に溶解させてICP発光分析を行なうことにより、これらのシート中の錫の含有量をそれぞれ測定した。
(Example 2)
Seven types of sheet raw materials in which a nylon film having a thickness of 25 μm and a polyethylene film having a thickness of 30 μm were bonded to each of seven kinds of polyester adhesives having different contents of the organic tin compound were prepared. And by cutting out the sheet from each of these seven types of sheet raw materials, by dissolving the powder obtained by pulverizing the cut sheet with a pulverizer in sulfuric acid and performing ICP emission analysis, the content of tin in these sheets is determined. Each was measured.

次いで、これらの7種類のシート原反からそれぞれシートを切り出してサンプルNo.6〜12の包装体を作製した。そして、錫の含有量が1ppmである図2に示す形状の容器1に図2に示す押さえ部材3を用いることなく窒素雰囲気下に直径4インチのGaAs基板を収納した。そして、サンプルNo.6〜12の包装体の内面のすべてが容器の外面に密着するようにしてサンプルNo.6〜12の包装体でそれぞれ包装し、これらの包装体の周縁部をそれぞれ熱シールすることによってGaAs基板を気密に密封した。   Next, a sheet was cut out from each of these seven types of sheet raw materials, and sample No. 6-12 packaging bodies were produced. Then, a GaAs substrate having a diameter of 4 inches was accommodated in a container 1 having a shape shown in FIG. 2 having a tin content of 1 ppm in a nitrogen atmosphere without using the pressing member 3 shown in FIG. And sample no. Sample Nos. 6 to 12 were made so that all the inner surfaces of the packages were in close contact with the outer surface of the container. The GaAs substrate was hermetically sealed by packaging with 6 to 12 packaging bodies and heat-sealing the peripheral portions of these packaging bodies.

そして、GaAs基板を密封したサンプルNo.6〜12の包装体をこの状態で1年間保管した。そして、保管後のそれぞれのGaAs基板の表面上に厚さ500nmの高抵抗GaAs層をGaAs基板の表面温度が600℃の状態でMBE法(分子線エピタキシー法)を用いて積層した。続いて、MBE法を用いて、厚さ50nmのSiドープn型AlGaAs層を積層することによってHEMT(High Electron Mobility Transistor;高電子移動度トランジスタ)構造を有するウエハを形成した。   Then, the sample No. with the GaAs substrate sealed. 6-12 packages were stored for 1 year in this state. Then, a high resistance GaAs layer having a thickness of 500 nm was laminated on the surface of each GaAs substrate after storage using the MBE method (molecular beam epitaxy method) with the surface temperature of the GaAs substrate being 600 ° C. Subsequently, a wafer having a HEMT (High Electron Mobility Transistor) structure was formed by stacking Si-doped n-type AlGaAs layers having a thickness of 50 nm using the MBE method.

そして、それぞれのウエハの表面全体に光を照射することによって生じた、ウエハ表面の周縁部におけるフォトルミネッセンス発光強度とウエハ表面全体のフォトルミネッセンス発光強度とから下記の評価基準でこのウエハの電気特性を評価した。その結果を表3に示す。なお、上記のウエハ表面の周縁部におけるフォトルミネッセンス発光強度は、ウエハ表面の周縁部の任意の4点のフォトルミネッセンス発光強度の平均値である。   Then, the electrical characteristics of the wafer were evaluated based on the following evaluation criteria from the photoluminescence emission intensity at the peripheral edge of the wafer surface and the photoluminescence emission intensity of the entire wafer surface, which was generated by irradiating the entire wafer surface with light. evaluated. The results are shown in Table 3. Note that the photoluminescence emission intensity at the peripheral portion of the wafer surface is an average value of photoluminescence emission intensities at arbitrary four points on the peripheral portion of the wafer surface.

Figure 2006001647
Figure 2006001647

<評価基準>
不良…ウエハ表面の周縁部におけるフォトルミネッセンス発光強度が、ウエハ表面全体のフォトルミネッセンス発光強度の平均値の2倍未満である
良好…上記の不良評価以外のもの
表3に示すように、錫の含有量が1ppmよりも多いサンプルNo.10〜12の包装体に収納されて窒素雰囲気下に1年間保管されたGaAs基板を用いて作製されたウエハにおいては、ウエハ表面の周縁部におけるフォトルミネッセンス発光強度が、ウエハ表面全体のフォトルミネッセンス発光強度の平均値の2倍未満であった。したがって、サンプルNo.10〜12の包装体に収納した場合には、ウエハ表面の周縁部におけるフォトルミネッセンス発光強度がウエハ表面全体のフォトルミネッセンス発光強度の平均値とかなりかけ離れることから、これらのウエハについては電気特性の異常が発生すると考えられる。
<Evaluation criteria>
Defective ... The photoluminescence emission intensity at the peripheral portion of the wafer surface is less than twice the average value of the photoluminescence emission intensity of the entire wafer surface ... Other than the above-mentioned defect evaluation As shown in Table 3, tin content Sample No. with more than 1 ppm. In a wafer manufactured using a GaAs substrate stored in a package of 10 to 12 and stored for one year in a nitrogen atmosphere, the photoluminescence emission intensity at the peripheral edge of the wafer surface is the photoluminescence emission of the entire wafer surface. It was less than twice the average intensity. Therefore, sample no. When packaged in 10-12 packages, the photoluminescence emission intensity at the peripheral edge of the wafer surface is considerably different from the average value of the photoluminescence emission intensity over the entire wafer surface. An abnormality is expected to occur.

一方、錫の含有量が1ppm以下であるサンプルNo.6〜9の包装体に収納されて窒素雰囲気下に1年間保管されたGaAs基板を用いて作製されたウエハにおいては、サンプルNo.10〜12の場合と比べて、ウエハ表面の周縁部におけるフォトルミネッセンス発光強度が、ウエハ表面全体のフォトルミネッセンス発光強度の平均値とかけ離れていなかった。したがって、サンプルNo.6〜9の包装体に収納した場合には、ウエハ表面の周縁部でも安定した電気特性を有するものと考えられることから、電気特性の異常の発生が抑制できるものと考えられる。   On the other hand, Sample No. with a tin content of 1 ppm or less. For wafers fabricated using GaAs substrates housed in packages 6-9 and stored for one year in a nitrogen atmosphere, sample no. Compared with the case of 10-12, the photoluminescence light emission intensity in the peripheral part of the wafer surface was not far from the average value of the photoluminescence light emission intensity of the whole wafer surface. Therefore, sample no. When it is stored in a package of 6 to 9, it is considered that the peripheral portion of the wafer surface has stable electrical characteristics, and thus it is considered that the occurrence of abnormal electrical characteristics can be suppressed.

なお、表3に示す錫の含有量は、上記のICP発光分析により測定されたシート中の錫の含有量をサンプルNo.6〜12の包装体1つ当たりの錫の含有量に換算した値である。また、実施例2は、包装体のすべての内面を容器の外面に密着させて保管した最も過酷な条件で行なわれたことから、他のすべての形態の包装体にも適用されると考えられる。また、現在の半導体産業においては1年間も保管された化合物半導体基板を用いて半導体デバイスを作製することはほとんどないため、実施例2に示された結果は産業上の意義が十分にあるものと考えられる。   The tin content shown in Table 3 is the same as the sample No. in the tin content in the sheet measured by the ICP emission analysis. It is the value converted into content of tin per 6-12 package bodies. Moreover, since Example 2 was performed under the harshest conditions in which all the inner surfaces of the package were stored in close contact with the outer surface of the container, it is considered that the second embodiment can be applied to all other forms of packages. . Further, in the current semiconductor industry, there is almost no production of a semiconductor device using a compound semiconductor substrate that has been stored for one year, so that the results shown in Example 2 are sufficiently industrially significant. Conceivable.

今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   It should be understood that the embodiments and examples disclosed herein are illustrative and non-restrictive in every respect. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

本発明は化合物半導体基板の保管時や搬送時に用いられる容器および包装体に好適に利用される。本発明の容器および/または包装体を用いて長期間保管された化合物半導体基板を用いて半導体デバイスを作製した場合には、半導体デバイスの電気特性の異常の発生を抑制することができる。   The present invention is suitably used for a container and a package used for storing and transporting a compound semiconductor substrate. When a semiconductor device is manufactured using a compound semiconductor substrate stored for a long time using the container and / or package of the present invention, it is possible to suppress the occurrence of abnormal electrical characteristics of the semiconductor device.

本発明の容器の好ましい一例の模式的な斜視図である。It is a typical perspective view of a preferable example of the container of the present invention. 本発明の容器の好ましい他の一例の模式的な斜視図である。It is a typical perspective view of other preferable examples of the container of the present invention. 本発明の容器の好ましいさらに他の一例の模式的な斜視図である。It is a typical perspective view of another preferable example of the container of the present invention. 電気特性の評価が良好であるウエハ表面のシート抵抗の測定結果の一例を示す図である。It is a figure which shows an example of the measurement result of the sheet resistance of the wafer surface where evaluation of an electrical property is favorable. 電気特性の評価が不良であるウエハ表面のシート抵抗の測定結果の一例を示す図である。It is a figure which shows an example of the measurement result of the sheet resistance of the wafer surface where evaluation of an electrical property is unsatisfactory. 錫の含有量が15ppmであるポリプロピレン樹脂組成物を成形して得られた容器に3年間保管されたGaAs基板の表面中央部におけるTOF−SIMSの測定結果である。It is the measurement result of TOF-SIMS in the surface center part of the GaAs substrate stored for 3 years in the container obtained by shape | molding the polypropylene resin composition whose content of tin is 15 ppm. 錫の含有量が15ppmであるポリプロピレン樹脂組成物を成形して得られた容器に3年間保管されたGaAs基板の表面外周部におけるTOF−SIMSの測定結果である。It is the measurement result of TOF-SIMS in the outer peripheral part of the surface of the GaAs substrate stored for 3 years in the container obtained by shape | molding the polypropylene resin composition whose content of tin is 15 ppm. 本発明の包装体が化合物半導体基板を収納した形態の好ましい一例の模式的な断面図である。It is typical sectional drawing of a preferable example of the form with which the package of this invention accommodated the compound semiconductor substrate. 本発明の包装体の好ましい他の一例の一部の模式的な拡大断面図である。It is a typical expanded sectional view of a part of another preferable example of the package of the present invention.

符号の説明Explanation of symbols

1 容器、1a 支持部、1b 蓋部、2 化合物半導体基板、3 押さえ部材、4 包装体、5 ポリエチレンフィルム層、6 ナイロンフィルム層、7 内側層、8 外側層。   DESCRIPTION OF SYMBOLS 1 Container, 1a support part, 1b cover part, 2 compound semiconductor substrate, 3 pressing member, 4 packaging body, 5 polyethylene film layer, 6 nylon film layer, 7 inner layer, 8 outer layer

Claims (7)

化合物半導体基板を収納するために用いられる容器であって、前記容器中の錫の含有量が1ppm以下であることを特徴とする、容器。   A container used for housing a compound semiconductor substrate, wherein a tin content in the container is 1 ppm or less. 化合物半導体基板を収納するために用いられる容器であって、前記容器中のシリコンの含有量が1ppm以下であることを特徴とする、容器。   A container used for housing a compound semiconductor substrate, wherein the silicon content in the container is 1 ppm or less. 化合物半導体基板を収納するために用いられる包装体であって、前記包装体中の錫の含有量が1ppm以下であることを特徴とする、包装体。   A package used for housing a compound semiconductor substrate, wherein a tin content in the package is 1 ppm or less. 化合物半導体基板を収納するために用いられる包装体であって、前記包装体は複数の層を含み、前記複数の層は錫の透過を抑制する層を少なくとも1層含み、前記錫の透過を抑制する層のうち最も内側にある層よりもさらに内側にある層全体の錫の含有量が1ppm以下であることを特徴とする、包装体。   A package used for housing a compound semiconductor substrate, wherein the package includes a plurality of layers, and the plurality of layers includes at least one layer that suppresses permeation of tin, and suppresses permeation of the tin. The package body characterized in that the content of tin in the entire inner layer of the inner layers is 1 ppm or less. 請求項1または2に記載の容器を製造する方法であって、樹脂組成物を選別する工程と、前記選別された樹脂組成物を用いて前記容器を形成する工程と、を含む、容器の製造方法。   A method for producing a container according to claim 1 or 2, comprising a step of selecting a resin composition and a step of forming the container using the selected resin composition. Method. 請求項3または4に記載の包装体を製造する方法であって、シートを選別する工程と、前記選別されたシートを用いて前記包装体を形成する工程と、を含む、包装体の製造方法。   A method for producing a package according to claim 3, comprising a step of sorting sheets and a step of forming the package using the sorted sheets. . 請求項1に記載の容器、請求項2に記載の容器、請求項3に記載の包装体および請求項4に記載の包装体からなる群から選択された少なくとも1種に収納されて窒素雰囲気下に設置された、化合物半導体基板。   The container according to claim 1, the container according to claim 2, the package according to claim 3, and the package according to claim 4, and stored in at least one kind selected from the group consisting of Compound semiconductor substrate installed in
JP2004354381A 2004-05-18 2004-12-07 Container, packaging member, container manufacturing method, packaging member manufacturing method and compound semiconductor substrate Pending JP2006001647A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004354381A JP2006001647A (en) 2004-05-18 2004-12-07 Container, packaging member, container manufacturing method, packaging member manufacturing method and compound semiconductor substrate
US11/541,653 US20070023321A1 (en) 2004-05-18 2006-10-03 Container, a packaging body, manufacturing method of a container, manufacturing method of a packaging body, and a compound semiconductor substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004147533 2004-05-18
JP2004354381A JP2006001647A (en) 2004-05-18 2004-12-07 Container, packaging member, container manufacturing method, packaging member manufacturing method and compound semiconductor substrate

Publications (1)

Publication Number Publication Date
JP2006001647A true JP2006001647A (en) 2006-01-05

Family

ID=35770372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004354381A Pending JP2006001647A (en) 2004-05-18 2004-12-07 Container, packaging member, container manufacturing method, packaging member manufacturing method and compound semiconductor substrate

Country Status (2)

Country Link
US (1) US20070023321A1 (en)
JP (1) JP2006001647A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009182341A (en) * 2009-05-07 2009-08-13 Sumitomo Electric Ind Ltd PRESERVATION METHOD OF GaN SUBSTRATE, PRESERVED SUBSTRATE, SEMICONDUCTOR DEVICE, AND MANUFACTURING METHOD FOR THEM
US8227826B2 (en) 2006-06-14 2012-07-24 Sumitomo Electric Industries, Ltd. Method of storing GaN substrate, stored substrate, and semiconductor device and method of its manufacture

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2133843A1 (en) * 1971-07-07 1973-01-18 Siemens Ag ARRANGEMENT FOR DIFFUSING DOCTANTS INTO SEMICONDUCTOR DISCS
US4129211A (en) * 1976-09-07 1978-12-12 Monsanto Company Wafer packaging system
US4171740A (en) * 1976-09-07 1979-10-23 Monsanto Company Wafer packaging system
US4091919A (en) * 1976-09-07 1978-05-30 Monsanto Wafer packaging system
US4471716A (en) * 1981-01-15 1984-09-18 Fluoroware, Inc. Wafer carrier
JPS598419A (en) * 1982-07-07 1984-01-17 Hitachi Ltd Surface acoustic wave device
US4894203A (en) * 1988-02-05 1990-01-16 General Electric Company Nuclear fuel element having oxidation resistant cladding
US5364144A (en) * 1992-08-28 1994-11-15 Motorola, Inc. Cassette transporting apparatus
US5341407A (en) * 1993-07-14 1994-08-23 General Electric Company Inner liners for fuel cladding having zirconium barriers layers
US5590787A (en) * 1995-01-04 1997-01-07 Micron Technology, Inc. UV light sensitive die-pac for securing semiconductor dies during transport
JPH08276527A (en) * 1995-04-05 1996-10-22 Dainippon Printing Co Ltd Packaging clean film and packaging bag using that
FR2741328B1 (en) * 1995-11-20 1997-12-19 Commissariat Energie Atomique BOX FOR STORING AN OBJECT TO BE PROTECTED FROM PHYSICO-CHEMICAL CONTAMINATION
JP3283743B2 (en) * 1996-01-11 2002-05-20 帝人株式会社 Silicon wafer carrier
US5709065A (en) * 1996-07-31 1998-01-20 Empak, Inc. Desiccant substrate package
US6416712B2 (en) * 1998-12-31 2002-07-09 A.S. Incorporated Corrosion inhibition method suitable for use in potable water
JP3916380B2 (en) * 1999-07-06 2007-05-16 株式会社荏原製作所 Substrate transfer container standby station
US6550619B2 (en) * 2000-05-09 2003-04-22 Entergris, Inc. Shock resistant variable load tolerant wafer shipper
US6450346B1 (en) * 2000-06-30 2002-09-17 Integrated Materials, Inc. Silicon fixtures for supporting wafers during thermal processing
US6875282B2 (en) * 2001-05-17 2005-04-05 Ebara Corporation Substrate transport container
US7040487B2 (en) * 2001-07-14 2006-05-09 Entegris, Inc. Protective shipper
EP1602675B1 (en) * 2003-02-17 2014-09-10 NHK Spring Co., Ltd. Flexible polyurethane foam

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8227826B2 (en) 2006-06-14 2012-07-24 Sumitomo Electric Industries, Ltd. Method of storing GaN substrate, stored substrate, and semiconductor device and method of its manufacture
KR101364653B1 (en) 2006-06-14 2014-02-19 스미토모덴키고교가부시키가이샤 METHOD OF STORING GaN SUBSTRATE, STORED SUBSTRATE, AND SEMICONDUCTOR DEVICE AND METHOD OF ITS MANUFACTURE
JP2009182341A (en) * 2009-05-07 2009-08-13 Sumitomo Electric Ind Ltd PRESERVATION METHOD OF GaN SUBSTRATE, PRESERVED SUBSTRATE, SEMICONDUCTOR DEVICE, AND MANUFACTURING METHOD FOR THEM

Also Published As

Publication number Publication date
US20070023321A1 (en) 2007-02-01

Similar Documents

Publication Publication Date Title
US10991840B2 (en) Multi-junction solar cell
US9595626B2 (en) Method for manufacturing photovoltaic panels by the use of a polymeric tri-layer comprising a composite getter system
TWI503993B (en) Package for preserving or delivering solar cell sealing films and method for preserving or delivering solar cell sealing films
EP1820821A1 (en) Propylene resin composition and use thereof
US8748939B2 (en) Transistor and method for manufacturing same
US8368168B2 (en) III-V-group compound semiconductor device
TW201110204A (en) Process for producing indium-phosphorus substrate, process for producing epitaxial wafer, indium-phosphorus substrate, and epitaxial wafer
US20100258845A1 (en) Semiconductor device and method for manufacturing same
JP2006001647A (en) Container, packaging member, container manufacturing method, packaging member manufacturing method and compound semiconductor substrate
WO2015037176A1 (en) Container for storing photomask blanks
JP2006210389A (en) Solar battery module, and filler layer for the same
CN1181636A (en) Gan Compound semiconductor element and manufacturing method therefor
Pham et al. Wide-gap ZnO layer as electron-selective front contact for single-junction GaAs solar cells
EP2204478A2 (en) AlGaInN and AlN substrates and method for cleaning them
JP2009182341A (en) PRESERVATION METHOD OF GaN SUBSTRATE, PRESERVED SUBSTRATE, SEMICONDUCTOR DEVICE, AND MANUFACTURING METHOD FOR THEM
CN111373549B (en) Solar cell sealing material and solar cell module
WO2013062818A1 (en) Quantum cascade structures on metamorphic buffer layer structures
CN1229859C (en) Evaluating method for semiconductor crystal chip
TW202320363A (en) Nitride semiconductor light-emitting element
US20120126198A1 (en) Light emitting diode for droop improvement
JP4524971B2 (en) Semiconductor substrate storage box, semiconductor substrate manufacturing method
CN109643744B (en) Light emitting module and method for manufacturing light emitting module
Khan et al. Progress and Outlook of 10% Efficient AlGaN‐Based (290–310 nm) Band UVB LEDs
Vadiee Design, growth, and characterization of III-Sb and III-N materials for photovoltaic applications
JP5961633B2 (en) III-V semiconductor structure with reduced pit defects and method for forming the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060719

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090324

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090901