JP2005533339A - 誘電膜 - Google Patents

誘電膜 Download PDF

Info

Publication number
JP2005533339A
JP2005533339A JP2003529515A JP2003529515A JP2005533339A JP 2005533339 A JP2005533339 A JP 2005533339A JP 2003529515 A JP2003529515 A JP 2003529515A JP 2003529515 A JP2003529515 A JP 2003529515A JP 2005533339 A JP2005533339 A JP 2005533339A
Authority
JP
Japan
Prior art keywords
silicon
film
liquid
capping layer
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003529515A
Other languages
English (en)
Inventor
チエ リ
トーマス エヌ． コルソ
ガリー エイ． シューリッツ
Original Assignee
アドビオン バイオサイエンシーズ インコーポレーティッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アドビオン バイオサイエンシーズ インコーポレーティッド filed Critical アドビオン バイオサイエンシーズ インコーポレーティッド
Publication of JP2005533339A publication Critical patent/JP2005533339A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/416—Systems
    • G01N27/447—Systems using electrophoresis
    • G01N27/44704—Details; Accessories
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/02—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances
    • H01B3/10—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances metallic oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/02—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances
    • H01B3/12—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances ceramics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B7/00—Insulated conductors or cables characterised by their form
    • H01B7/17—Protection against damage caused by external factors, e.g. sheaths or armouring
    • H01B7/28—Protection against damage caused by moisture, corrosion, chemical attack or weather
    • H01B7/282—Preventing penetration of fluid, e.g. water or humidity, into conductor or cable
    • H01B7/2825—Preventing penetration of fluid, e.g. water or humidity, into conductor or cable using a water impermeable sheath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N30/00—Investigating or analysing materials by separation into components using adsorption, absorption or similar phenomena or using ion-exchange, e.g. chromatography or field flow fractionation
    • G01N30/02—Column chromatography
    • G01N30/62—Detectors specially adapted therefor
    • G01N30/72—Mass spectrometers
    • G01N30/7233—Mass spectrometers interfaced to liquid or supercritical fluid chromatograph
    • G01N30/724—Nebulising, aerosol formation or ionisation
    • G01N30/7266—Nebulising, aerosol formation or ionisation by electric field, e.g. electrospray
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3146—Carbon layers, e.g. diamond-like layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Molecular Biology (AREA)
  • Analytical Chemistry (AREA)
  • Electrochemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Physical Or Chemical Processes And Apparatus (AREA)
  • Laminated Bodies (AREA)
  • Insulating Bodies (AREA)

Abstract

ベース層およびキャッピング層、好ましくはシリコンオキシナイトライドを含む誘電膜であり、導電基板と、基板の電位とは異なる電位を有する液体との間に配置されたときに効果的な水分・イオン障壁となる誘電膜が提供される。

Description

本出願は、2001年9月17日に出願され、引用によって全体的に本明細書に組み入れられる米国特許仮出願第60/322,862号の恩典を主張する。
発明の分野
本発明は、誘電膜および、導電材料上の液体用の被覆・絶縁層(coating and insulation layer)としてのその使用とに関する。特に、本発明は、誘電膜および、電気絶縁を必要とする微量流体装置および電気噴霧装置を含む、装置の被覆・絶縁層としてのその使用とに関する。
発明の背景
「ラボ・オン・チップ(lab-on-a-chip）」または「マイクロ全分析システム」としても知られる小型化微量流体技術の分野は、化学分析の革新および生命科学における有効ツールおよび有効技術の提供の見込みと共に、急速に発展している。生命科学における関心対象の分子および化合物の大部分は液相中にあり、通常、溶液中のこれらの分析物を定量的および定性的に微量分析するのに分析測定が用いられる。しかし、分析中の材料の性質および由来のために、試料の量および体積は伝統的に不十分であり、かつこれらの量は絶えず減少している。さらに、薬物動態学的な用途およびプロテオミクス用途を含む創薬および薬物開発に見られるように、より少ない量および体積の試料しか必要としないより優れた分析測定の必要性が増している。本質的には、マイクロ流体は、試料を小型化し体積を少なくする要件に「合致」している。実際、小型化の主要な理由とは、装置の物理的なサイズを小さくするためというよりもむしろ装置の分析性能を高めるためである。さらに、マイクロ流体を用いて分析を小型化できれば、並行処理を可能にする複数の分離技術を統合することが可能になると共に、いくつかの種類の分析測定（試料操作、噴射、2D分離、反応チャンバなど）を単一の装置に組み込むことが可能になる。本質的には、試薬および廃棄物の処理の削減ならびに装置フットプリントの縮小のような、小型化に伴うその他の利点がある。
分析用の最初の小型装置は、25年以上前にシリコンで製造された気体クロマトグラフであった。この装置は、気相の構成要素を分離するように設計された。10年後、液体クロマトグラフィー・カラムの構成要素がシリコン・チップ上に製造された。初期の研究のほとんどはシリコン上での小型化に関するものであり、かつ研究は、マイクロバルブ、マイクロポンプ、および化学センサーなどの構成要素の製造を中心とするものであった。初期のシステムは、操作のための電子機器や電界の統合を行なっておらず、むしろシリコンは所望の形状／配置をマイクロ加工するための基板として用いられた。
マイクロ製造に用いられた方法のほとんどは、1970年代および1980年代にシリコン・マイクロプロセッサ産業において開発された。典型的には、初期の研究開発はシリコン中で行われた。これは、シリコン加工には広範囲の知識およびツールが利用できたからである。この手法は、「乾性」分析に用いられる装置にはうまく働くが、多くのマイクロ流体装置には、オン・チップ電子機器の集積、および／または装置に電界を印加する能力が必要である。生命科学におけるたいていの用途では、液相で含まれる試料を用いるので、開発／設計されているマイクロ分析システムの大部分は、溶液中に含まれる分析物の分析用である。装置に電界を印加する能力の必要性は、シリコン基板上に液相状態で含まれる試料を処理する際に重大な問題となる。
マイクロ全分析システムと、それを製造するのに用いられるマイクロプロセッサ技術との目的が正反対であるため、不都合な状況がもたらされる。通常、マイクロプロセッサ産業では、液体、水分、および混入物が装置の性能および動作の妨げになる際にマイクロ装置を「乾燥」した「清浄」な状態に維持しようとする。これは、マイクロ全分析システムでは、液体および外因性物質（塩を含む分析物）を故意に装置に導入する必要があることと極めて対照的である。さらにこれは、電子機器および電界の発生を伴わず、特定の形状のみがマイクロ加工されるようなシリコン装置に対する問題を生じない。しかし、装置に電子機器が組み込まれる場合および、特に電界を発生させるために電位がかけられる場合（電界の発生を制御するために半導体を絶縁しなければならない）に大きな問題が生じる。
現在、たとえば、CE、CEC、荷電分析物操作、および、荷電溶液操作などの適用など、電界を用いてオンチップ（on-chip）で化学的分離を行うことが試みられている。分離プロセスには比較的強い電界が必要なので、研究では、半導体の製造のようにシリコンを用いるのとは対称的に、ガラス、石英、および非導電ポリマーなどの非導電基板が検討されている。電界を形成するために、基板の所望の領域を絶縁しなければならないため、この材料変更には正当な根拠がある。
シリコン基板を絶縁する従来技術があるが、現在利用可能な誘電コーティングは電子機器産業向けに設計されており、「乾性」条件の下で動作する。マイクロプロセッサ産業では、装置を乾燥状態に保つこと、または液体から単離することに多大な努力が払われている。さらに、マイクロプロセッサ産業では、マイクロプロセッサに用いるシリコンの絶縁に用いられる誘電コーティングを破壊する性質を有するため、電子装置を塩などの移動イオンに徹底的に接触させないようにしている。
絶縁基板の絶縁特性のために、液体および試料を操作するために比較的高い電圧および電界を印加する必要のあるマイクロ流体装置は、主として絶縁基板上に製造される。導体基板上の絶縁体上の液体に高電圧を印加すると、所望の電気特性の性能が大幅に低下し、かつその寿命が大幅に短くなることが多い。
したがって、当技術分野では、高湿度下および／または直接液体に接触した状態（湿性）で、直接電圧印加および高電界強度に供されたときに、劣化するのではなく、むしろ電気特性を維持する誘電コーティングが必要である。当技術分野では、現在のコーティング技術の限界を打破し、マイクロ流体装置用途の適切な解決策を提供する必要がある。当技術分野では、マイクロ機械加工ならびに電子回路集積および電界形成を含む、シリコンおよびその他の基板用の高度に開発されたシリコン処理技術を利用したマイクロ流体装置が必要である。当技術分野では、同一の基板にマイクロ流体および電子機器を組み込んで完全に集積されたシステムを得ることができない。
発明の概要
本発明の一局面は、ベース層およびキャッピング層を含む誘電体膜に関し、これは、、導電基板と、基板の電位とは異なる電位を有する液体との間に配置されたときに効果的な水分・イオン障壁（mositure and ion barrier）となる。
本発明の他の局面は、ベース層およびキャッピング層を含む誘電層で少なくとも一部が被覆された導電基板ならびに誘電層に接触する液体とを含む装置に関する。
本発明の他の局面は、溶液から、溶液の電位とは異なる電位を有する導電基板へのイオンの移動を防止する方法であって、基板と溶液との間に挿入されたベース層およびオキシナイトライド・キャッピング層を含む誘電膜層を設けることを含む方法に関する。
本発明は従来技術に勝るいくつかの利点をもたらす。本発明の１つの利点は、高湿度下および／または直接液体に接触した状態（湿性）で、直接電圧印加および高電界強度に供されたときに、劣化するのではなく、むしろ電気特性を維持する誘電コーティングを提供されることである。本発明は、現在のコーティング技術の限界を打破し、マイクロ流体装置用途の適切な解決策を提供する。本発明は、マイクロ機械加工ならびに、電子回路集積および電界形成を含む、シリコンおよびその他の基板用の高度に開発されたシリコン処理技術を、マイクロ流体装置での利用を可能にする。これによって、当技術分野では、同一の基板にマイクロ流体および電子機器を製造し、完全に集積されたシステムを得ることができる。
当業者には、本発明の他の利点が、以下の説明および添付の特許請求の範囲から明らかになろう。
発明の詳細な説明
本発明は、高湿度下および／または直接液体に接触した状態で直接電圧印加および高電界強度に供されたときに、電気特性を維持する誘電膜に関する。
本発明の誘電層は、液体と基板の導電部との間に電位差が与えられるときに液体から基板への水分およびイオンの浸透を防止する多重層障壁である。誘電膜は、導電基板と流体との間に電位差を生じさせることを必要とするマイクロ流体装置上で用いるのに適している。本発明の障壁層の適切な使用には、キャピラリー電気泳動およびキャピラリー電気クロマトグラフィーといった電界を用いる分離装置、マイクロ流体装置、共に引用によって全体的に本明細書に組み入れられる、1999年12月20日に出願された、「集積モノリシック超小型供給ノズルおよび液体クロマトグラフィー−電気噴霧システムおよび方法（Integrated Monolithic Microfabricated Dispensing Nozzle and Liquid Chromatography-Electrospray System and Method）」という名称の、Schultzらの米国特許出願第09/468,535号、ならびに2000年12月22日に出願された、「多重電子噴霧装置、システム、および方法（Multiple Electrospray Device, Systems and Methods）」という名称の、Schultz等の米国特許出願第09/748,518号に開示されるか、または米国特許出願第09/468,535号および米国特許出願第09/748,518号によって製造された装置を含む電子噴霧装置、液体クロマトグラフィー装置、液体クロマトグラフィー／電気噴霧装置、シリコン装置上の静電作動、シリコンまたは導体上の装置用の電界を用いた液滴供給、シリコン系の燃料噴射装置などにおける使用が含まれる。
適切な装置には、約0.1ミクロンから約1mmの臨界的または限界的な特性(features)を有する装置が含まれる。
本発明の誘電層は、液体試料を大気圧イオン化することのできる電気噴霧イオン化装置に用いるのに特に適している。電気噴霧プロセスは、蒸発時に、溶液中に含まれる種を表すイオンを発生させる高度に荷電された液滴を生成する。質量分析計のイオン採取開口部(ion-sampling orifice)を用いてこれらの気相イオンを質量分析のために試料採取することができる。質量分析計のイオン採取開口部に設けられる電極などの抽出電極に対してキャピラリーの先端に正電圧が印加されると、電界によって、流体中の正に荷電されたイオンをキャピラリーの先端にある流体の表面に移動する。質量分析計のイオン採取開口部に設けられる電極などの抽出電極に対してキャピラリーの先端に負電圧が印加されると、電界によって、流体中の負に荷電されたイオンをキャピラリーの先端にある流体の表面に移動する。
溶媒イオンの反発力が電気噴霧中の流体の表面張力を超えると、多くの流体が引っ張られて、キャピラリーの先端から延びるテイラー・コーン(Taylor cone)と呼ばれる円錐状になる。液体ジェットは、テイラー・コーンの先端から延び、不安定になり、荷電された液滴を生成する。このような小さい荷電液滴は抽出電極の方へ引かれる。この小さい液滴は高度に荷電されており、液滴から溶媒が蒸発することによって、電気噴霧された流体中の分析物分子上に存在する液滴が過度に荷電される。荷電された分子またはイオンは、質量分析のため質量分析計のイオン採取開口部を通して引かれる。この現象は、たとえば、DoleらChem.Phys.49:2240（1968年）およびYamashitaらJ. Phys. Chem.88:4451（1984年）に記載されている。電気噴霧を開始するのに必要な電位は、たとえば、Smith、IEEE Trans. Ind. Appl. 1986、IA-22:527〜35（1986年）に記載されているように溶液の表面張力に依存する。通常、電界は約106V/m程度である。キャピラリーの物理的サイズおよび流体表面張力は、電気噴霧を開始するのに必要な電界線の密度を決定する。
溶媒イオンの反発力が、キャピラリーの先端から出る流体の表面張力に打ち勝つのに十分な力でないとき、不十分に荷電された大きな液滴が形成される。流体液滴は、キャピラリーから出る導電性または部分的に導電性の流体と電極との間の電位差が、流体表面張力に打ち勝ってテイラー・コーンを形成するのに十分な電位差でないときに生成される。
「電気噴霧イオン化質量分析計：基本、計装、および用途（Electrospray Ionization Mass Spectrometry: Fundamentals, Instrumentation, and Applications）」、R.B. Cole編、ISBN 0-471-14564-5、John Wiley & Sons, Inc.、New Yorkは、電気噴霧の基本的な研究の多くを概説している。電気噴霧をつかさどる原則を説明するためにいくつかの数学的なモデルが生成されている。数式1は、対向電極から距離dにおける印加電圧Vcを接地電位に保持した場合の、半径rcのキャピラリーの先端における電界Ecを定義している。
Figure 2005533339
このキャピラリーの先端まで流れる流体のテイラー・コーンおよび液体ジェットを形成するのに必要な電界Eonは次式のように近似される。
Figure 2005533339
上式で、γは流体の表面張力であり、θはテイラー・コーンの半角であり、ε0は真空の誘電率である。数式3は、数式1と数式2を組み合わせることによって導かれ、キャピラリーからの流体の電気噴霧を開始するのに必要な開始電圧Vonを近似する。
Figure 2005533339
数式3を調べると分かるように、必要な開始電圧は、対向電極からの距離よりもキャピラリー半径に依存する。
電気噴霧装置は、一般にCE、CEC、およびLCに用いられるすべての流体の安定した電気噴霧を形成する。これらの分離用の移動相として一般に用いられる溶媒の表面張力は、100%水（γ=0.073N/m）から100%メタノール（γ=0.0226N/m）までの範囲である。電気噴霧流体の表面張力が高くなるにつれて、一定のキャピラリー直径の電気噴霧を開始するのに必要な開始電圧が高くなる。一例として、1000Vの開始電圧によって100%水溶液を電気噴霧するには先端直径14μmのキャピラリーが必要である。M.S. Wilmら、Int.J. Mass Spectrom. Ion Processes 136:167〜80（1994年）の研究ではまず、流量25nL/minで外径が5μmになるまで引っ張られる融解石英キャピラリーからのナノ電気噴霧を実証している。具体的には、600〜700Vで、電気噴霧を備えた質量分析計のイオン採取開口部から1〜2mmの距離である内径2μmおよび外径5μmまで引っ張られる融解石英キャピラリーから、25nL/minのナノ電気噴霧が得られた。
API質量分析計のイオン採取開口部の前方の電気噴霧によって、キャピラリーから流れる流体に分析物分子が存在するために、質量分析計検出器から定量的応答が生じる。電気噴霧の１つの利点は、質量分析計検出器によって測定された分析物に関する応答が、流体中の分析物の濃度に依存し、流体の流量には依存しないからである。所与の濃度の溶液中の分析物の応答は、質量分析計と組み合わされた電気噴霧を用いた時、流量100μL/minのときと流量100nL/minのときとで同等である。D.C. Galeら、Rapid Commun. Mass Spectrom. 7:1017（1993年）は、分析物のイオン化効率が高まるため、より低い流量でより高い電気噴霧感度が得られることを実証している。したがって、毎分ナノリットル範囲の流量で流体に対して電気噴霧を実行することによって、電気噴霧を質量分析計と組み合わせときに、流体内に含まれる分析物に対する最良の感度が得られる。
したがって、マイクロチップ系の分離装置の電気噴霧装置をAPI-MS計器と一体化することが望ましい。この一体化によって、マイクロチップ上のノズルを形成する絞りがキャピラリー先端上に配置される。このノズルは、すべての態様において、分離装置および／または電気噴霧装置を形成する基板に対して平面形状またはほぼ平面形状として存在する。この同一平面形状またはほぼ平面形状が存在すると、ノズルの周りの電界が形成されずかつ制御されない場合、ノズルの先端から放出される電界線は増強されることはなく、したがって、電気噴霧が、流体に比較的高い電圧を印加することによってのみ成し遂げられる。
本発明の誘電層は、流体に比較的高い電圧を印加することを必要とするこのような電気噴霧装置に用いるのに特に適している。発明者は、標準的な「乾性」条件の下でマイクロエレクトロニクスに用いられる従来の誘電膜は、マイクロ流体装置内の液体が接触することによって生じる高水分および／または「湿性」条件の下では同様の挙動を示さない。さらに、標準的な「乾性」条件の下でマイクロエレクトロニクスに用いられる従来の誘電膜の挙動は、高水分および／または湿性条件の下での高電界強度における挙動と同様ではない。
本発明の誘電膜は、装置の導電部分から液体を絶縁しつつ、電界を確立し長時間にわたって維持するのを可能にする。発明者は、装置の導電領域とは異なる電位の液体電極または液体と接触するときに、従来の誘電膜の電気特性が変化することに気付いた。本発明は、長い試料採取中にマイクロ流体装置の性能が低下するのを防止する。本発明は、性能を低下させない機構を認識しており、マイクロ流体装置用途に適切なコーティング解決策を提供する。
本発明の誘電コーティングは、高電圧を保持する液体に長時間さらされ／接触させられてもその絶縁特性を失わない。本発明の誘電膜は、高電界強度にさらされたときに水分およびイオン種に対する障壁を形成する。この障壁は、少なくとも30秒間維持され、数時間、数日、数年、それ以上にわたって持続することができる。
本発明の誘電膜は、少なくともベース層およびキャッピング層を含んでいる。ベース層は、任意の従来の絶縁材料を含んでいる。キャッピング層は任意の適切な凝縮膜層を含んでいる。
窒化ケイ素は、化学的不活性を有する高絶縁耐力・水分・イオン拡散障壁材料としてずっと以前から知られている。したがって、窒化ケイ素は、マイクロ流体装置用途に用いる材料として良好な候補であるように思われる。発明者は、電界が存在しないときに窒化ケイ素と流体を接触させると、良好な水分・イオン拡散障壁が形成されることに気付いた。しかし、窒化ケイ素膜に接触している液体に電圧を印加させると、膜の絶縁耐力が、窒化ケイ素の組成および調製方法に応じた程度に低下する。したがって、障壁特性を改善し、より高い電圧により長い期間にわたって耐えることのできるより頑丈な誘電層を形成することが望ましい。
図1は、厚さ100nmの低応力窒化ケイ素膜のI-V特性を示している。窒化ケイ素表面と電気接触させるのに液体を用いると絶縁耐力の顕著な低下が見られる。窒化ケイ素層の表面上の薄い（数100オングストローム）凝縮膜が、液体電極に電位差を与えたときにコーティングの絶縁耐力を驚くほど改善することが分かった。
「凝縮膜(condensed film)」という用語は、本発明では、現実に非常に限られた多孔構造を有し、かつ粒状ではない高密度コーティングとして定義される。凝縮膜層の適切な材料には、高応力窒化ケイ素、オキシナイトライド、ダイヤモンド・ライク・カーボンなどが含まれる。
理論によって制限されるわけではないが、発明者は、観測される低下は、液体中のイオンおよび分子がナノ多孔(nano-porous)構造を通して膜に透過することによるものであると考える。一般にマイクロエレクトロニクスでイオン・水分障壁として用いられる化学蒸着法（CVD）低応力窒化ケイ素膜は、本発明のキャッピング膜の薄い層を付加することによって、マイクロ流体装置に用いるのに適した絶縁耐力を持つように改善することができる。
CVD化学量論的窒化ケイ素は絶縁耐力が高く、かつ凝縮材料である。しかし、膜内の応力は、シリコン基板と窒化ケイ素層の熱膨張係数差が大きいことによって生じる。発明者は、温度上昇プロセスを実行する際または膜厚が厚くなっていく際に、剥がれが起こるかなり前にナノクラック(nano-cracking)が起こる可能性があることに気付いた。このようなマイクロクラックは、膜が、金属電極に接触するとき（乾性状況）には膜の絶縁耐力に影響を与えないが、液体に電気接触すると膜の絶縁耐力を低下させる。
図2は、いくつかの異なる接触電極を有する厚さ100nmの高応力窒化ケイ素膜のI-V特性を示している。低圧化学蒸着法（「LPCVD」）によって膜を蒸着し、蒸着後に11000Cアニーリング段階を付加した。膜表面を調べるのに最高倍率1000倍の光学顕微鏡およびSEMを用いた。亀裂および剥がれは観測されなかった。しかし、図2の2本のI-V曲線には顕著な差があることが分かる。膜がほぼ導体になる程度に液体電極に電位をかけると、膜の絶縁耐力は顕著に低下した。このことは、膜にナノメートル・サイズの亀裂が生じたことを示している。このため、マイクロエレクロニクス装置には凝縮膜および応力膜を好適に使用できるが、このような膜は、障害を起こす可能性があり、マイクロ流体装置に用いるには適切ではない。
発明者は、低応力窒化ケイ素の表面上に等角的に配置された薄い（10ナノメートルから数100ナノメートル）凝縮膜が液体電気接触における絶縁耐力を大幅に改善することに気付いた。電気噴霧用途では、誘電膜は厚さが約0.1ミクロンから約10ミクロンであることが好ましい。
図3は、シリコン基板上の1.5μm低応力窒化ケイ素LPCVDの電流／電圧（I-V）特性を示している。I-V曲線は、100nmシリコンオキシナイトライドキャッピング層を有する膜および100nmシリコンオキシナイトライドキャッピング層を有さない膜に液体を電気接触させて測定することによって得られた曲線である。結果を調べると、窒化ケイ素膜の絶縁体力は薄いキャッピング層を塗布することによってほぼ２倍になることが分かる。液体に接触したときのキャッピング層を有する層の絶縁耐力は、乾性電極接触を用いたときのキャッピング層を有さない層の絶縁耐力に近い。この薄いキャッピング層は、液体との電気接触による低応力窒化ケイ素の劣化を防止する。
シリコンウェハ上に製造されたマイクロ流体装置では、熱酸化ケイ素と低応力LPCVD窒化ケイ素とシリコンオキシナイトライドキャッピング層との組合せは、液体電気接触による絶縁耐力に関して高性能をもたらす。2.5μmの熱酸化物と1.5μmの低応力窒化ケイ素と300nmのシリコンオキシナイトライドとの組合せによって、液体中のマイクロ流体電気噴霧ノズル上で3000Vの破壊電圧を実現した。さらに、約3μmの熱酸化物と約2μmの低応力窒化ケイ素と1μmのシリコンオキシナイトライドとで構成された誘電層は、約4300Vまでの耐圧を有すると予想される。本発明の誘電層は、約5000Vまで、好ましくは約1200Vから約5000Vの間の電圧に耐え、液体環境において無限期間にわたって誘電・イオン障壁を維持することができる。本発明の誘電層は、無限期間にわたって約1200Vまでの電圧に耐えることができる。
低応力窒化物上の薄いキャッピング層はシリコンオキシナイトライドに限らない。この層は他の任意の凝縮誘電材料であってよい。薄いキャッピング層は、応力膜であってもよい。というのは、応力膜は厚さが薄くても膜に亀裂が生じないからである。
ベース層の適切な材料には、酸化ケイ素系の材料、二酸化ケイ素（SiO2）を含む二酸化ケイ素系の誘電膜、非化学量論的二酸化ケイ素、およびドーピングされた二酸化ケイ素、窒化ケイ素（Si3N4）を含む窒化ケイ素系の誘電膜、非化学量論的窒化ケイ素、およびドーピングされた窒化ケイ素、屈折率が約2.1から約3、好ましくは約2.1から約2.3の窒化ケイ素、セラミック系の誘電材料、遷移金属酸化物系の誘電材料などが含まれるが、それらに限らない。
キャッピング層の適切な材料には、凝縮膜、シリコンオキシナイトライド（SiOxNy）、非化学量論的シリコンオキシナイトライド、水素を含むシリコンオキシナイトライド（SiOxNyHz）、ドーピングされたシリコンオキシナイトライド、屈折率が約1.4から約2、好ましくは約1.6から約1.8のオキシナイトライド、屈折率が約2から約2.09の窒化ケイ素（Si3N4）、ダイヤモンドライクカーボン（DLC）、セラミック系の誘電材料、遷移金属酸化物系の誘電材料などが含まれるが、それらに限らない。
キャッピング層蒸着方法には、（1）LPCVDおよびその他のCVD、（2）物理蒸着法（PVD）、（3）アモルファス化合物またはポリシリコン化合物またはシリコン化合物の熱酸化が含まれるが、それらに限らない。
実験によって、特に電気噴霧イオン化ノズル用途におけるマイクロ流体装置の場合、本発明の誘電表面コーティングは、（1）絶縁耐力が高く、液体に高電圧を印加することができ、（2）コーティングされた膜における機械的応力が低いかまたは零であり、（3）コーティングが等角的であり（装置の全面にわたって膜厚が一様である）、膜表面が滑らかであり、（4）多孔構造を有さない凝縮材料を用い、（5）水分障壁を形成し、（6）イオン拡散に対する耐性を有し、（7）化学的に不活性であり、（8）化学的表面（疎水性表面または親水性表面）が制御可能である。本発明の誘電層は、100%水溶液から100%有機物溶液までの範囲の多量の異なる溶媒成分、または現代の液体クロマトグラフィーおよび分離システムに用いられるすべての溶媒成分を含む混合物の下で絶縁層を形成することができる。このような溶媒は、高濃度のイオン種、塩、ならびに小さい薬物分子および大きい薬物分子を含んでもよい。以下の例に用いられる液体電極を50%の水、50のアルコールと、約1%の酸で構成した。
実施例1〜3では、乾性条件と湿性条件の下での性能の差を示す単一／単離膜の特定の絶縁破壊を示すデータが生成される。印加電位を高くし電界を強くするには、様々な異なる膜の組合せを用いることが望ましい。膜の成長中に発生する固有の応力のために基本的に所与の膜の厚さが制限されることに留意されたい。様々な厚膜層の組合せによって、湿性条件下でより高い電圧およびより高い電界強度を印加することができる。様々な材料、すなわち「スタック(stacks)」を用いることによって、全体的な性能を向上させるように他のコーティングと組み合わせたとき特定のコーティングの様々な肯定的な特性をうまく利用することができる。さらに、薄膜スタックを交互に繰り返すことによって、膜応力問題を軽減し、全体的により厚い層を形成することができる。
等角的な薄膜スタックでコーティングされたシリコンの例では、湿性条件下で数キロボルト以上の印加電圧に耐えることのできる装置が得られる。本発明以前には、マイクロ流体装置にこのような高電圧印加を可能にする等角性の膜技術は存在しなかった。
以下の実施例は、本発明のいくつかの態様を示している。しかし、本発明を例示された態様に制限すべきではない。
実施例1
図1のデータは、以下の実験の設定および条件を用いて生成されたものである。半導体洗浄プロトコル（MOS洗浄）を用いてシリコンウェハを洗浄した。低圧化学蒸着炉内でシリコンウェハ上に100nmの低応力窒化物を付着させた。次いで、試料をへき開し、電気試験装置に入れて薄膜の絶縁破壊強度を評価した。導電エポキシを用いてシリコン基板（ウェハのへき開された縁部）と接地された金属段とを適切に電気接触させた。乾性条件下で金属電極、または湿性条件下で流体電極を用いて正（または負）電圧を印加した。電圧を段階的に上昇させ、同時に、膜を通ってシリコン基板に漏れる電流を監視した。曲線を記録した。このデータは図1に見ることができる。このデータから、低応力窒化ケイ素膜の電流−電圧特性は乾性状況（金属電極）と湿性状況（液体電極）とで著しく異なり、液体電気接触実施例の場合の方が絶縁耐力がずっと低いことが分かる。
実施例2
図2ののデータは、以下の実験の設定および条件を用いて生成されたものである。半導体洗浄プロトコル（MOS洗浄）を用いてシリコンウェハを洗浄した。低圧化学蒸着炉内でシリコンウェハ上に100nmの高応力窒化物を付着させた。次いで、試料をへき開し、電気試験装置に入れて薄膜の絶縁破壊強度を評価した。導電エポキシを用いてシリコン基板（ウェハのへき開された縁部）と接地された金属段とを適切に電気接触させた。乾性条件下で金属電極、または湿性条件下で流体電極を用いて正（または負）電圧を印加した。電圧を段階的に上昇させ、同時に、膜を通ってシリコン基板に漏れる電流を監視した。曲線を記録した。このデータは図2に見ることができる。このデータから、金属（乾性）電気接触よりも液体（湿性）電気接触の方が絶縁耐力がずっと低いことが分かる。アニーリングの前にはこのような差はなかった。このデータは、応力によって膜にナノスケールクラック(nano-scale cracking)が生じたことを意味している。高応力窒化ケイ素膜の電流−電圧特性は乾性状況（金属電極）と湿性状況（液体電極）とで著しく異なり、液体電気接触実施例の場合の方が絶縁耐力がずっと低いことが分かる。
実施例3
図3のデータは、以下の実験の設定および条件を用いて生成されたものである。半導体洗浄プロトコル（MOS洗浄）を用いてシリコンウェハを洗浄した。低圧化学蒸着炉内でシリコンウェハ上に1.5μmの低応力窒化物を付着させた。次いで、ウェハをへき開し、1つの破片を、低応力窒化物のみによって電気試験することが可能になるように保存し、他の破片をさらに加工し、その後100nmのオキシナイトライドを付着させた。次いで、これらの試料をへき開し、電気試験装置に入れて薄膜の絶縁破壊強度を評価した。導電エポキシを用いてシリコン基板（ウェハのへき開された縁部）と接地された金属段とを適切に電気接触させた。両方の試料について、乾性条件下で金属電極、または湿性条件下で流体電極を用いて、正（または負）電圧を印加した。電圧を段階的に上昇させ、同時に、膜を通ってシリコン基板に漏れる電流を監視した。曲線を記録した。このデータは図3に見ることができる。オキシナイトライドキャッピングをコーティングした後、液体電極に接触した膜の絶縁耐力が著しく向上している。絶縁耐力は、100%以上改善されている。
実施例4
酸化物／低応力窒化物／オキシナイトライドの誘電膜スタックを有するシリコン電気噴霧装置を以下の手順に従って作製する。
この実施例では、シリコン基板、酸化物、低応力窒化物、オキシナイトライドがこの順番に積み重ねられた誘電スタックが与えられる。
二酸化ケイ素の成長
シリコン基板を洗浄し、シリコンを熱酸化させて2.5μmの二酸化ケイ素を成長させる準備をする。二酸化ケイ素層の成長は、大気炉内で、蒸気酸化物を用いて、炉を約11000Cから12000Cに保持した状態で行う。膜が成長した後、窒素雰囲気でアニール段階を実施する。
低応力窒化物の付着
二酸化ケイ素が成長した後、基板を低圧化学蒸着炉に移し、約1.5μmの低応力窒化物を付着させる。低応力窒化物を付着させるための炉気体にはジクロロシランおよびNH3が含まれる。炉条件には、温度約800〜9000Cおよび圧力300mTorrが含まれる。低応力窒化物の屈折率は約2.2である。
オキシナイトライドの付着
低応力窒化物を付着させた後、低圧化学蒸着炉内で（同一の炉または異なる炉内で）0.3μmのオキシナイトライドを付着させる。炉気体にはNH3、N2O、およびシラン（またはジクロロシラン）が含まれる。炉条件には、温度約800〜9000Cおよび圧力260mTorrが含まれる。オキシナイトライドの屈折率は約1.71である。
組み合わされたスタックの絶縁耐力を湿性条件の下で3000Vよりも高い圧力に保持する。
上記条件のある変形例を実施して所望の結果を得ることができる。上述の低圧プロセスだけでなく、プラズマ強化化学蒸着法のような、膜塗布を用いる様々な方法を実施することができる。
シリコン基板上の厚さ100nmの低応力窒化ケイ素膜の電流／電圧特性のグラフである。 シリコン基板上の厚さ100nmの高応力窒化ケイ素膜の電流／電圧特性のグラフである。 シリコン・オキシナイトライド（SiOxNy）を100nm被覆した後およびシリコン・オキシナイトライド（SiOxNy）を100nm被覆する前の液体電気接触を示す、シリコン基板上の1.5μmLPCVD低応力窒化シリコン膜の電流／電圧特性のグラフである。

Claims (22)

  1. ベース層およびキャッピング層を含む誘電膜であり、導電基板と、基板の電位とは異なる電位を有する液体との間に配置されたときに効果的な水分・イオン障壁となる誘電膜。
  2. キャッピング層が凝縮膜を含む、請求項1記載の誘電膜。
  3. キャッピング層が、シリコンオキシナイトライド、非化学量論的シリコンオキシナイトライド、水素を含むシリコンオキシナイトライド、ドーピングされたシリコンオキシナイトライド、屈折率が約1.4から約2であるオキシナイトライド、屈折率が約2から約2.09である窒化ケイ素、ダイヤモンドライクカーボン、セラミック系の誘電材料、または遷移金属酸化物系の誘電材料を含む、請求項1記載の誘電膜。
  4. ベース層が2.5μmの酸化物膜および1.5μmの窒化物膜であり、キャッピング層が0.3μmのシリコンオキシナイトライド膜である、請求項1記載の誘電膜。
  5. ベース層が、酸化ケイ素系の材料、二酸化ケイ素系の誘電膜、二酸化ケイ素、非化学量論的二酸化ケイ素、ドーピングされた二酸化ケイ素、窒化ケイ素系の誘電膜、窒化ケイ素、非化学量論的窒化ケイ素、ドーピングされた窒化ケイ素、屈折率が約2.1から約3である窒化ケイ素、セラミック系の誘電材料、または遷移金属酸化物系の誘電材料を含む、請求項1記載の誘電膜。
  6. 導電基板と液体との電位差が約1200Vから約5000Vであるときに効果的な水分・イオン障壁となる、請求項1記載の誘電膜。
  7. 導電基板と液体との電位差が約4300Vであるときに効果的な水分・イオン障壁となる、請求項6記載の誘電膜。
  8. 導電基板と液体との電位差が約1200Vであるときに効果的な水分・イオン障壁となる、請求項6記載の誘電膜。
  9. キャッピング層が、屈折率が約1.6から約1.8であるシリコンオキシナイトライドを含む、請求項1記載の誘電膜。
  10. ベース層が2.5μmの酸化物膜であり、キャッピング層が1μmのシリコンオキシナイトライド膜である、請求項1記載の誘電膜。
  11. 少なくとも一部がベース層およびキャッピング層を含む誘電層で被覆された、導電基板；ならびに
    誘電層に接触する液体
    を含む装置。
  12. マイクロ流体装置が、電気噴霧装置、流体クロマトグラフィー装置、液体クロマトグラフィー／電気噴霧装置の組合せ、キャピラリー電気泳動、キャピラリー電気クロマトグラフィー、キャピラリー電気泳動／電気噴霧装置の組合せ、キャピラリー電気クロマトグラフィー／電気噴霧装置の組合せ、シリコン装置上の静電作動、電界を用いた導体上の液滴供給装置、またはシリコン系の燃料噴射装置である、請求項11記載の装置。
  13. キャッピング層が凝縮膜を含む、請求項11記載の装置。
  14. キャッピング層は、シリコンオキシナイトライド、非化学量論的シリコンオキシナイトライド、水素を含むシリコンオキシナイトライド、ドーピングされたシリコンオキシナイトライド、屈折率が約1.4から約2であるオキシナイトライド、屈折率が約2から約2.09である窒化ケイ素、ダイヤモンドライクカーボン、セラミック系の誘電材料、または遷移金属酸化物系の誘電材料を含む、請求項11記載の装置。
  15. ベース層が2.5μmの酸化物膜および1.5μmの窒化物膜であり、キャッピング層は0.3μmのシリコンオキシナイトライド膜である、請求項11記載の装置。
  16. ベース層が、酸化ケイ素系の材料、二酸化ケイ素系の誘電膜、二酸化ケイ素、非化学量論的二酸化ケイ素、ドーピングされた二酸化ケイ素、窒化ケイ素系の誘電膜、窒化ケイ素、非化学量論的窒化ケイ素、ドーピングされた窒化ケイ素、屈折率が約2.1から約3である窒化ケイ素、セラミック系の誘電材料、または遷移金属酸化物系の誘電材料を含む、請求項11記載の装置。
  17. 膜が、導電基板と液体との電位差が約1200Vから約5000Vであるときに効果的な水分・イオン障壁となる、請求項11記載の装置。
  18. 膜が、導電基板と液体との電位差が約4300Vであるときに効果的な水分・イオン障壁となる、請求項17記載の装置。
  19. 膜が、導電基板と液体との電位差が約1200Vであるときに効果的な水分・イオン障壁となる、請求項17記載の装置。
  20. キャッピング層が、屈折率が約1.6から約1.8であるシリコンオキシナイトライドを含む、請求項11記載の装置。
  21. ベース層が2.5μmの酸化物膜であり、キャッピング層が1μmのシリコンオキシナイトライド膜である、請求項11記載の装置。
  22. 溶液の電位とは異なる電位を有する導電基板への、溶液からの、イオンの移動を防止する方法であって、以下の段階を含む方法：
    基板と溶液との間に挿入されたベース層およびシリコンオキシナイトライド・キャッピング層を含む、誘電膜層を設ける段階。
JP2003529515A 2001-09-17 2002-09-17 誘電膜 Pending JP2005533339A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US32286201P 2001-09-17 2001-09-17
PCT/US2002/029505 WO2003025992A1 (en) 2001-09-17 2002-09-17 Dielectric film

Publications (1)

Publication Number Publication Date
JP2005533339A true JP2005533339A (ja) 2005-11-04

Family

ID=23256756

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003529515A Pending JP2005533339A (ja) 2001-09-17 2002-09-17 誘電膜

Country Status (5)

Country Link
US (1) US6891155B2 (ja)
EP (2) EP2261956A3 (ja)
JP (1) JP2005533339A (ja)
AT (1) ATE533177T1 (ja)
WO (1) WO2003025992A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110122486A1 (en) * 2007-02-23 2011-05-26 Technische Universität Kaiserslautern Plasma-Deposited Electrically Insulating, Diffusion-Resistant and Elastic Layer System
US8003937B2 (en) * 2008-09-25 2011-08-23 Ut-Battelle Electrospray ion source with reduced analyte electrochemistry
JP6398902B2 (ja) 2014-08-19 2018-10-03 信越化学工業株式会社 インプリント・リソグラフィ用角形基板及びその製造方法
JP2022514522A (ja) 2019-04-29 2022-02-14 ヒューレット－パッカード デベロップメント カンパニー エル．ピー． 耐腐食性微小電子機械流体吐出デバイス

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3558348A (en) * 1968-04-18 1971-01-26 Bell Telephone Labor Inc Dielectric films for semiconductor devices
US3765935A (en) * 1971-08-10 1973-10-16 Bell Telephone Labor Inc Radiation resistant coatings for semiconductor devices
JPS5642377A (en) * 1979-09-14 1981-04-20 Fujitsu Ltd Ultraviolet ray erasable type rewritable read-only memory
US4965218A (en) * 1985-10-21 1990-10-23 Itt Corporation Self-aligned gate realignment employing planarizing overetch
US4717631A (en) * 1986-01-16 1988-01-05 Rca Corporation Silicon oxynitride passivated semiconductor body and method of making same
US5528058A (en) * 1986-03-21 1996-06-18 Advanced Power Technology, Inc. IGBT device with platinum lifetime control and reduced gaw
US5332697A (en) * 1989-05-31 1994-07-26 Smith Rosemary L Formation of silicon nitride by nitridation of porous silicon
US5241214A (en) * 1991-04-29 1993-08-31 Massachusetts Institute Of Technology Oxides and nitrides of metastabale group iv alloys and nitrides of group iv elements and semiconductor devices formed thereof
JPH09511622A (ja) * 1994-11-07 1997-11-18 マクロニクス インターナショナル カンパニー リミテッド 集積回路表面保護方法および構造
US6111698A (en) 1998-03-06 2000-08-29 Southwall Technologies, Inc. Multilayer absorbing antireflective coating
US6261934B1 (en) 1998-03-31 2001-07-17 Texas Instruments Incorporated Dry etch process for small-geometry metal gates over thin gate dielectric
US6130472A (en) * 1998-07-24 2000-10-10 International Business Machines Corporation Moisture and ion barrier for protection of devices and interconnect structures
US6635583B2 (en) * 1998-10-01 2003-10-21 Applied Materials, Inc. Silicon carbide deposition for use as a low-dielectric constant anti-reflective coating
US6602806B1 (en) * 1999-08-17 2003-08-05 Applied Materials, Inc. Thermal CVD process for depositing a low dielectric constant carbon-doped silicon oxide film
US6210986B1 (en) * 1999-09-23 2001-04-03 Sandia Corporation Microfluidic channel fabrication method
US6472076B1 (en) * 1999-10-18 2002-10-29 Honeywell International Inc. Deposition of organosilsesquioxane films
CA2395694C (en) * 1999-12-30 2006-11-21 Advion Biosciences, Inc. Multiple electrospray device, systems and methods
US6596988B2 (en) * 2000-01-18 2003-07-22 Advion Biosciences, Inc. Separation media, multiple electrospray nozzle system and method

Also Published As

Publication number Publication date
EP1442476A1 (en) 2004-08-04
EP2261956A3 (en) 2011-03-30
ATE533177T1 (de) 2011-11-15
WO2003025992A1 (en) 2003-03-27
EP1442476B1 (en) 2011-11-09
EP1442476A4 (en) 2008-03-12
US20030057506A1 (en) 2003-03-27
US6891155B2 (en) 2005-05-10
EP2261956A2 (en) 2010-12-15

Similar Documents

Publication Publication Date Title
US5838003A (en) Ionization chamber and mass spectrometry system containing an asymmetric electrode
US8022361B2 (en) Monolithic multinozzle emitters for nanoelectrospray mass spectrometry
JP5744729B2 (ja) ナノポーラス親水性誘電体を用いた容量型湿度検出器
US9184037B2 (en) Mass spectrometer and mass analyzing method
US7928364B2 (en) Sampling system for containment and transfer of ions into a spectroscopy system
US20220411373A1 (en) Conducting reactions in leidenfrost-levitated droplets
US8736000B1 (en) Capacitive chemical sensor
US20060192107A1 (en) Methods and apparatus for porous membrane electrospray and multiplexed coupling of microfluidic systems with mass spectrometry
US9058968B2 (en) Micro-reflectron for time-of-flight mass spectrometer
US20110101216A1 (en) Sampling system for use with surface ionization spectroscopy
Arscott et al. A planar on-chip micro-nib interface for nanoESI–MS microfluidic applications
US9721774B2 (en) Interface for ion source and vacuum housing
JP2005533339A (ja) 誘電膜
US20070084996A1 (en) Method of preventing analyte alteration in diagnostic apparatuses involving contact of liquid and electrode
US10446378B2 (en) Ion inlet assembly
Le Gac et al. A novel nib-like design for microfabricated nanospray tips
US10546738B1 (en) Dielectric coated ion transfer device for mass spectrometry
JP2007511755A (ja) 質量分析方法と装置
US20220181136A1 (en) Sample supports for solid-substrate electrospray mass spectrometry
GB2552903A (en) Ion inlet assembly
CA2609840A1 (en) Micropillar array electrospray chip
Razunguzwa et al. Interfacing microchip capillary electrophoresis with electrospray ionization mass spectrometry
Tabourier et al. A planar on-chip micro-nib interface for NanoESI-MS microfluidic applications

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050829

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080911

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20081203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090930

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100303