JP2005353275A - Semiconductor integrated circuit - Google Patents
Semiconductor integrated circuit Download PDFInfo
- Publication number
- JP2005353275A JP2005353275A JP2005247810A JP2005247810A JP2005353275A JP 2005353275 A JP2005353275 A JP 2005353275A JP 2005247810 A JP2005247810 A JP 2005247810A JP 2005247810 A JP2005247810 A JP 2005247810A JP 2005353275 A JP2005353275 A JP 2005353275A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- write
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Read Only Memory (AREA)
Abstract
Description
本発明は、特に内部動作のパス/フェイル結果を半導体チップ外へ出力する半導体集積回路に係り、例えばNANDセルEEPROM、NORセルEEPROM、DINORセルEEPROM、ANDセル型EEPROM等の不揮発性半導体記憶装置に関する。 The present invention relates to a semiconductor integrated circuit that outputs a pass / fail result of an internal operation to the outside of a semiconductor chip, and more particularly to a nonvolatile semiconductor memory device such as a NAND cell EEPROM, a NOR cell EEPROM, a DINOR cell EEPROM, and an AND cell type EEPROM. .
半導体記憶装置の一つとして、電気的書替えを可能としたEEPROMが知られている。なかでも、メモリセルを複数個直列接続してNANDセルブロックを構成するNANDセル型EEPROMは、高集積化ができるものとして注目されている。 As one of semiconductor memory devices, an EEPROM that can be electrically rewritten is known. In particular, a NAND cell type EEPROM in which a plurality of memory cells are connected in series to form a NAND cell block is attracting attention as being capable of high integration.
NANDセル型EEPROMの一つのメモリセルは、半導体基板上に絶縁膜を介して、電荷蓄積層として働く浮遊ゲートと制御ゲートとが積層されたFET-MOS構造を有する。そして、複数個のメモリセルが隣接するもの同士でソース・ドレインを共用する形で直列接続されてNANDセルが構成され、これが一単位としてビット線に接続される。 One memory cell of the NAND cell type EEPROM has a FET-MOS structure in which a floating gate serving as a charge storage layer and a control gate are stacked on a semiconductor substrate via an insulating film. A plurality of memory cells are connected in series so that adjacent memory cells share a source / drain to form a NAND cell, which is connected to the bit line as a unit.
このようなNANDセルがマトリックス配列されてメモリセルアレイが構成される。メモリセルアレイはp型ウェル領域、またはp型基板内に集積される。メモリセルアレイの列方向に並ぶNANDセルの一端側のドレインは、それぞれ選択ゲートトランジスタを介してビット線に共通接続され、他端側ソースは別な選択ゲートトランジスタを介して共通ソース線に接続される。 Such NAND cells are arranged in a matrix to form a memory cell array. The memory cell array is integrated in a p-type well region or a p-type substrate. The drains on one end side of the NAND cells arranged in the column direction of the memory cell array are commonly connected to the bit line via the selection gate transistors, respectively, and the source on the other end side is connected to the common source line via another selection gate transistor. .
メモリセルトランジスタの制御ゲート及び選択ゲートトランジスタのゲート電極はメモリセルアレイの行方向に延長され、それぞれ共通の制御ゲート線(ワード線)、選択ゲート線となる。 The control gate of the memory cell transistor and the gate electrode of the selection gate transistor are extended in the row direction of the memory cell array, and become a common control gate line (word line) and selection gate line, respectively.
このNANDセル型EEPROMの動作は、次の通りである。 The operation of this NAND cell type EEPROM is as follows.
データ書込み動作は、ビット線コンタクトから最も離れた位置のメモリセルから順に行われる。選択されたメモリセルの制御ゲートには高電圧Vpgm(=18V程度)が印加される。この選択メモリセルよりもビット線コンタクト側に位置するメモリセルの制御ゲート及び選択ゲートにはそれぞれ中間電位Vmw(=10V程度)が印加され、ビット線にはデータに応じて0Vまたは中間電位Vmb(=8V程度)が与えられる。 The data write operation is performed in order from the memory cell farthest from the bit line contact. A high voltage Vpgm (= about 18 V) is applied to the control gate of the selected memory cell. An intermediate potential Vmw (= about 10 V) is applied to each of the control gate and the selection gate of the memory cell located on the bit line contact side from the selected memory cell, and 0 V or the intermediate potential Vmb (depending on data) is applied to the bit line. = About 8V).
ビット線に0Vが与えられた時、その電位は選択メモリセルのドレインまで伝達されて、ドレインから浮遊ゲートにトンネル電流による電子注入が生じる。これにより、その選択されたメモリセルの閾値は正方向にシフトする。この状態を例えば“0”書き込み状態とする。 When 0 V is applied to the bit line, the potential is transmitted to the drain of the selected memory cell, and electron injection due to a tunnel current occurs from the drain to the floating gate. As a result, the threshold value of the selected memory cell is shifted in the positive direction. This state is, for example, a “0” write state.
ビット線にVmbが与えられた時は電子注入が生じず、従って、閾値は変化せず、負に止まる。この状態を“1”書き込み状態とする。 When Vmb is applied to the bit line, electron injection does not occur, so the threshold does not change and remains negative. This state is referred to as a “1” write state.
データ消去は、選択されたNANDセルブロック内の全てのメモリセルに対して同時に行われる。即ち、選択されたNANDセルブロック内の全ての制御ゲートに0Vが印加され、p型ウェル領域もしくはp型基板には高電圧Vera(=22V程度)が印加される。また、ビット線、ソース線、非選択NANDセルブロック中の制御ゲート及び全ての選択ゲート線がフローティング状態にされる。 Data erasure is performed simultaneously on all the memory cells in the selected NAND cell block. That is, 0V is applied to all control gates in the selected NAND cell block, and a high voltage Vera (= about 22V) is applied to the p-type well region or the p-type substrate. In addition, the bit line, the source line, the control gate in the non-selected NAND cell block, and all the selection gate lines are brought into a floating state.
これにより、選択NANDセルブロック中の全てのメモリセルで、トンネル電流により、浮遊ゲートの電子がp型ウェル領域もしくはp型基板に放出される。これにより、消去後は閾値電圧が負方向にシフトする。 Thereby, in all the memory cells in the selected NAND cell block, the electrons of the floating gate are emitted to the p-type well region or the p-type substrate by the tunnel current. Thereby, the threshold voltage shifts in the negative direction after erasing.
データ読み出し動作は、選択されたメモリセルの制御ゲートに0Vが印加され、それ以外のメモリセルの制御ゲート及び選択ゲートには電源電圧Vcc、若しくは電源電圧より少し高い読出し用電圧VHが印加される。この電圧VHの値は通常はVccの2倍以下の電圧レベルであり、例えば5V以下である。このとき、選択メモリセルで電流が流れるか否かが検出されることでデータがセンスされる。 In the data read operation, 0 V is applied to the control gate of the selected memory cell, and the power supply voltage Vcc or a read voltage VH slightly higher than the power supply voltage is applied to the control gate and select gate of the other memory cells. . The value of the voltage VH is usually a voltage level that is twice or less Vcc, for example, 5 V or less. At this time, data is sensed by detecting whether or not current flows in the selected memory cell.
図35は、従来のNANDセル型EEPROMのメモリセルアレイ及びビット線制御回路の構成の一例を示している。 FIG. 35 shows an example of the configuration of a conventional NAND cell type EEPROM memory cell array and bit line control circuit.
図35において、メモリセルアレイ1は、例えば33792本のビット線BL0〜BL33791と、1024個のブロックBlock0〜block1023とを有し、行方向の両側にロウデコーダがそれぞれ配置されている例を示している。
In FIG. 35, the
ビット線制御回路2内では、データ入出力バッファとデータの授受を行う経路であるIO,/IO線対とビット線BLi,BLi+1,…(i=0)との間にセンスラッチ回路22が設けられている。即ち、IO,/IO線対と、互いに隣接する奇数列及び偶数列の2本のビット線との間にそれぞれ1個のセンスラッチ回路31が接続されている。
In the bit
図36は、図35のNANDセル型EEPROMにおけるデータ書込みシーケンスの一例のアルゴリズムを示している。 FIG. 36 shows an example of an algorithm of a data write sequence in the NAND cell type EEPROM of FIG.
このアルゴリズムでは、複数ページの各ページに対して順番にデータが書き込まれる。データ書込み動作時は、センスラッチ回路31が動作中、つまり使用中であるので、データ入力などの他の動作のためにセンスラッチ回路31は使用できない。
In this algorithm, data is written in order for each of a plurality of pages. During the data write operation, the
即ち、このデータ書込みシーケンスでは、1ページに対して、書き込みデータ入力動作とデータ書込み動作が行われ、これが各ページに対して繰り返し行われるので、データ書込み動作中に並行して書き込みデータ入力動作を行うことはできない。 That is, in this data write sequence, a write data input operation and a data write operation are performed for one page, and this is repeated for each page. Therefore, the write data input operation is performed in parallel with the data write operation. Can't do it.
なお、実際の動作では、データ書込み動作の終了後は、書き込まれたデータが読み出され、書き込むべきデータと一致しているか否かの書き込みベリファイ動作が行われ、正常書き込みがなされたかどうかのパス/フェイル状態が確認される。 In the actual operation, after the data write operation is completed, the written data is read out, a write verify operation is performed to determine whether it matches the data to be written, and whether or not normal writing has been performed. / Fail condition is confirmed.
従って、データ書込みシーケンス中に、書き込みデータ入力動作とデータ書込み動作とが交互に繰り返されることになる。データ書込みシーケンス全体の所要時間は、主に、書き込みデータ入力動作に要する時間と、データ書込み動作に要する時間の和となり、データ書込みシーケンス全体の所要時間が長くなる。 Accordingly, the write data input operation and the data write operation are alternately repeated during the data write sequence. The time required for the entire data write sequence is mainly the sum of the time required for the write data input operation and the time required for the data write operation, and the required time for the entire data write sequence becomes longer.
図37は、図35のNANDセル型EEPROMにおけるデータ読出しシーケンスの一例のアルゴリズムを示している。 FIG. 37 shows an example of an algorithm of a data read sequence in the NAND cell type EEPROM of FIG.
このアルゴリズムは、複数ページの各ページに対して続けてデータ読出しを行う場合のシーケンスを示している。データ読出し動作時は、センスラッチ回路22が動作中、つまり使用中なので、データ出力などの他の動作のためにセンスラッチ回路22は使用できない。
This algorithm shows a sequence in the case where data is continuously read from each page of a plurality of pages. During the data read operation, the
図37のアルゴリズムでは、セルデータ読出し動作と読出しデータ出力動作の両方の所要時間の和によってデータ読出しシーケンス全体の所要時間が決まり、データ読出しシーケンス全体の所要時間が長くなる。 In the algorithm of FIG. 37, the required time of the entire data read sequence is determined by the sum of the required times of both the cell data read operation and the read data output operation, and the required time of the entire data read sequence becomes longer.
なお、キャッシュ機能や多値論理動作を実現できるように、書き込みデータや読み出しデータを一時的に保持するデータ書き換え/読み出し回路を備えた記憶回路については、例えば特許文献1に記載されている。
上記したように従来のNANDセル型等の不揮発性半導体記憶装置では、データ書込み動作中に並行して書き込みデータ入力動作を行うことができず、データ書込みシーケンス全体の所要時間が長くなるという問題があった。 As described above, the conventional NAND cell type nonvolatile semiconductor memory device cannot perform the write data input operation in parallel during the data write operation, and the time required for the entire data write sequence becomes long. there were.
また、データ読出し動作中に並行して読出しデータ出力動作を行うことができず、データ読出しシーケンス全体の所要時間が長くなるという問題があった。 In addition, the read data output operation cannot be performed in parallel during the data read operation, and the time required for the entire data read sequence is increased.
本発明は上記の問題点を解決すべくなされたもので、その第1の目的は、動作終了後にその動作のパス/フェイル結果がチップ内に保持される第1の動作及び第2の動作を連続して行った際に、両方のパス/フェイル結果を外部に出力することが可能になり、チップ外での制御上の利便性を高めることが可能になる半導体集積回路を提供することである。 The present invention has been made to solve the above-described problems, and a first object of the present invention is to perform a first operation and a second operation in which a pass / fail result of the operation is held in the chip after the operation is completed. To provide a semiconductor integrated circuit capable of outputting both pass / fail results to the outside when continuously performed, and improving convenience in control outside the chip. .
また、本発明の第2の目的は、データ書込み動作中に並行して書き込みデータ入力を行うことができ、データ書込みシーケンス全体の所要時間が短縮でき、高速データ書込み機能を有する半導体記憶回路を実現し得る半導体集積回路を提供することである。 A second object of the present invention is to realize a semiconductor memory circuit capable of inputting write data in parallel during a data write operation, reducing the time required for the entire data write sequence, and having a high-speed data write function. An object of the present invention is to provide a semiconductor integrated circuit.
さらに、本発明の第3の目的は、データ読出し動作中に並行して読出しデータ出力を行うことができ、データ読出しシーケンス全体の所要時間が短縮でき、高速データ読出し機能を有する半導体記憶回路を実現し得る半導体集積回路を提供することである。 Furthermore, a third object of the present invention is to realize a semiconductor memory circuit capable of outputting read data in parallel during the data read operation, reducing the time required for the entire data read sequence, and having a high-speed data read function. An object of the present invention is to provide a semiconductor integrated circuit.
第1の発明の半導体集積回路は、第1の動作と第2の動作が並列に実行可能であり、前記第1の動作が実行中か否かを表わす第1の情報及び前記第1の動作中に前記第2の動作が実行可能か否かを表わす第2の情報の両方を外部に出力することを特徴とする。 In the semiconductor integrated circuit of the first invention, the first operation and the second operation can be executed in parallel, and the first information indicating whether or not the first operation is being executed and the first operation The second information indicating whether or not the second operation can be executed is output to the outside.
第2の発明の半導体集積回路は、第1の動作と第2の動作を並列に実行可能な内部回路と、前記第1の動作が実行中か否かを表わす情報及び前記第1の動作中に前記第2の動作が実行可能か否かを表わす情報の両方を外部に出力する出力回路とを具備することを特徴とする。 According to a second aspect of the present invention, there is provided a semiconductor integrated circuit including an internal circuit capable of executing the first operation and the second operation in parallel, information indicating whether or not the first operation is being executed, and the first operation being performed. And an output circuit for outputting both information indicating whether or not the second operation can be executed to the outside.
第3の発明の半導体集積回路は、データ入出力線に接続され、データを一時的に保持するデータキャッシュ回路と、前記データキャッシュ回路に接続され、メモリセルから読み出されたデータをセンスし、ラッチすると共にメモリセルに書き込むべきデータをラッチするセンスラッチ回路とを具備したことを特徴とする。 A semiconductor integrated circuit according to a third aspect of the present invention is connected to a data input / output line and temporarily stores data, and is connected to the data cache circuit and senses data read from a memory cell, And a sense latch circuit for latching and latching data to be written to the memory cell.
本発明の半導体集積回路によれば、動作終了後に動作のパス/フェイル結果がチップ内に保持される第1の動作及び第2の動作を連続して行った際に、両方のパス/フェイル結果を出力することが可能になり、半導体集積回路外での制御上の利便性を高めることができる。 According to the semiconductor integrated circuit of the present invention, when the first operation and the second operation in which the pass / fail result of the operation is held in the chip after the operation is completed, both pass / fail results are obtained. Can be output, and convenience in control outside the semiconductor integrated circuit can be enhanced.
また、データ書込み動作中に並行して書き込みデータ入力動作を行うことができ、データ書込みシーケンス全体の所要時間を短縮でき、高速データ書込み機能を有する半導体記憶装置を実現することができる。 Further, a write data input operation can be performed in parallel during the data write operation, the time required for the entire data write sequence can be shortened, and a semiconductor memory device having a high-speed data write function can be realized.
また、データ読出し動作中に並行して読出しデータ出力動作を行うことができ、データ読出しシーケンス全体の所要時間を短縮でき、高速データ読出し機能を有する半導体記憶装置を実現することができる。 In addition, a read data output operation can be performed in parallel during the data read operation, the time required for the entire data read sequence can be shortened, and a semiconductor memory device having a high-speed data read function can be realized.
以下、図面を参照して本発明の実施の形態を詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
<第1の実施形態>
図1は、本発明の第1の実施形態に係るNANDセル型EEPROMの全体の概略的な構成を示すブロック図である。
<First Embodiment>
FIG. 1 is a block diagram showing a schematic configuration of the whole NAND cell type EEPROM according to the first embodiment of the present invention.
メモリセルアレイ1内には、後述するが、それぞれ制御ゲート及び選択ゲートを有する複数のメモリセルが設けられている。これらの各メモリセルにはビット線とワード線とがそれぞれ接続されている。また、上記複数のメモリセルは複数のブロックに分割され、動作時にはいずれか1つのブロックが選択される。
In the
メモリセルアレイ1にはビット線制御回路2が接続されている。このビット線制御回路2は、メモリセルアレイ1内の複数のメモリセルからのデータ読出し、各メモリセルに対するデータ書込みを行う。
A bit
このために、上記ビット線制御回路2は、メモリセルアレイ1内のビット線の電位をセンス増幅するためのセンスアンプと、書き込みを行うためのデータをラッチするためのデータラッチ回路との両方の役割を持つセンスラッチ回路(センスアンプ/データラッチ回路)を含む。そして、ビット線制御回路2とデータ入出力制御回路3との間で書き込みデータ/読出しデータなどのデータの転送が行われる。
Therefore, the bit
上記データ入出力制御回路3は、後述するように、書き込みデータ/読出しデータなどを保持するデータキャッシュ回路を含み、書き込みデータや読出しデータなど内部データもしくは外部データの入出力制御を行う。このデータ入出力制御回路3にはデータ入出力バッファ(I/Oバッファ)4が接続されている。
As will be described later, the data input /
また、上記データ入出力制御回路3は、アドレス入力を受けるアドレスバッファ(アドレスラッチ)5からアドレス信号を受けるカラムデコーダ6の出力により制御される。
The data input /
メモリセルの制御ゲート及び選択ゲートを制御するためのロウデコーダ7がメモリセルアレイ1に接続されている。さらに、メモリセルアレイ1が形成されているp型ウェル領域またはp型基板の電位を制御するためのウェル電位制御回路8がメモリセルアレイ1に接続されている。また、メモリセルアレイ1内のソース線電圧を制御するためのソース線制御回路9がメモリセルアレイ1に接続されている。
A
また、選択ブロック内のワード線、つまり制御ゲート線の電位を制御するためのワード線制御回路10及びロウデコーダ回路7の電源電位を制御するためのロウデコーダ電源制御回路11が設けられる。このワード線制御回路10及びロウデコーダ電源制御回路11は共にロウデコーダ回路7に接続されている。
A word
さらに、書き込み用高電圧・中間電圧や消去用高電圧、読出し用高電圧などを発生し、消去動作中に上記p型ウェル領域またはp型基板に供給し、書き込み動作中にはメモリセルアレイ1内のワード線及びビット線、ロウデコーダ回路7などに供給する高電圧・中間電圧発生回路12が設けられている。この高電圧・中間電圧発生回路12は、上記メモリセルアレイ1、ビット線制御回路2、ワード線制御回路10及びロウデコーダ電源制御回路11に接続されている。
Further, a high voltage for writing / intermediate voltage, a high voltage for erasing, a high voltage for reading, etc. are generated and supplied to the p-type well region or the p-type substrate during the erasing operation, and in the
上記データ入出力バッファ4は外部との間で各種データの授受を行う。このデータ入出力バッファ4には例えばI/O-1〜I/O-8からなる8個のI/Oパッドが接続されている。そして、これら8個のI/OパッドI/O-1〜I/O-8を介して外部から書き込みデータやアドレス、コマンドなどが供給され、内部からは読み出しデータや各種信号がこれら8個のI/OパッドI/O-1〜I/O-8を介して外部に出力される。
The data input /
上記データ入出力バッファ4は、さらに上記アドレスバッファ5及びコマンドデコーダ13に接続されている。
The data input /
コマンドデコーダ13は、I/OパッドI/O-1〜I/O-8からコマンドが入力された際に、データ入出力バッファ4を介してこのコマンドを受けてラッチし、ラッチしたコマンドに従ってデータの読み出し動作、書き込み動作、消去動作などの各種動作を制御するための制御信号を出力する。
When a command is input from the I / O pads I / O-1 to I / O-8, the
また、パス(Pass)/フェイル(Fail)判定回路(Pass/Fail判定回路)14及びパス(Pass)/フェイル(Fail)保持回路(Pass/Fail保持回路)15が設けられる。上記Pass/Fail判定回路14は上記ビット線制御回路2に接続され、上記Pass/Fail保持回路15は上記Pass/Fail判定回路14に接続されている。上記Pass/Fail保持回路15は例えばシフトレジスタから構成されている。
Further, a pass / fail determination circuit (pass / fail determination circuit) 14 and a pass / fail holding circuit (pass / fail holding circuit) 15 are provided. The Pass /
上記Pass/Fail判定回路14は、正常に書き込みまたは消去が行われた否かを判定する。そして、正常に書き込みまたは消去が行われていればパス(Pass)状態と判定し、そうでなければフェイル(Fail)状態と判定する。
The Pass /
上記Pass/Fail判定回路14におけるPass/Fail判定は、書き込みまたは消去動作の終了後に、Pass/Fail保持回路15に送られ、保持される。また、Pass/Fail状態を調べるためのコマンドがI/OパッドI/O-1〜I/O-8を介して外部から供給されると、このコマンドがデータ入出力バッファ4を介してコマンドデコーダ13に入力することで、コマンドデコーダ13から制御信号が出力され、この制御信号に基づいてPass/Fail保持回路15で保持されたPass/Fail判定結果がデータ入出力バッファ4に入力され、その後、I/OパッドI/O-1〜I/O-8のいずれかから選択的に出力される。
The Pass / Fail determination in the Pass /
また、レディー(Ready)/ビジー(Busy)制御回路(R/B制御回路)16が設けられる。このR/B制御回路16は、上記データ入出力制御回路3及びデータ入出力バッファ4に接続されている。R/B制御回路16は、データ入出力制御回路3の動作に基づいて、チップの動作状態を表すレディー(Ready)/ビジー(Busy)(Ready/Busy)信号を生成する。このReady/Busy信号はデータ入出力バッファ4に入力され、その後、I/OパッドI/O-1〜I/O-8のいずれかから選択的に出力される。
In addition, a ready / busy control circuit (R / B control circuit) 16 is provided. The R /
図2(a)、(b)は、図1中のメモリセルアレイ1中の一つのNANDセル部分を取り出して示す平面図及び等価回路図であり、図3(a)、(b)はそれぞれ図2(a)中の3A-3A線に沿う断面図及び3B-3B線に沿う断面図である。
2A and 2B are a plan view and an equivalent circuit diagram showing one NAND cell portion extracted from the
素子分離酸化膜21で囲まれたp型シリコン基板(またはp型ウェル領域)22に複数のNANDセルからなるメモリセルアレイが形成されている。一つのNANDセルは、直列接続されている複数のメモリセル(本例では、8個のメモリセルM1〜M8)が、隣接するもの同士でそれぞれのソース、ドレイン領域であるn型拡散層23(230、231、...、2310)を共用している。
A memory cell array composed of a plurality of NAND cells is formed on a p-type silicon substrate (or p-type well region) 22 surrounded by the element
さらに、NANDセルのドレイン側及びソース側には、それぞれメモリセルの浮遊ゲート、制御ゲートと同時に形成された選択ゲートトランジスタ249、259及び2410、2510が設けられている。
Further,
各メモリセルM1〜M8は、半導体基板22上にゲート絶縁膜26を介して浮遊ゲート24(241、242、...、248)が形成され、さらにこの上にゲート絶縁膜27を介して制御ゲート25(251、252、...、258)が積層されたMOSFET構造を有する。
In each of the memory cells M1 to M8, a floating gate 24 (24 1 , 24 2 ,..., 24 8 ) is formed on a
このように素子が形成された基板上はCVD酸化膜28により覆われ、この上にビット線29が配設されている。ビット線29は、NANDセルの一端のドレイン側の拡散層230にコンタクトしている。
The substrate on which the element is thus formed is covered with a
上記したようなNANDセルがマトリックス配列され、NANDセルのドレイン側の選択ゲートトランジスタはビット線に共通接続され、ソース側の選択ゲートトランジスタは共通ソース線(ソース線電圧Cell-Source)に接続されている。 The NAND cells as described above are arranged in a matrix, the select gate transistors on the drain side of the NAND cells are commonly connected to the bit lines, and the select gate transistors on the source side are connected to the common source line (source line voltage Cell-Source). Yes.
メモリセルM1〜M8の制御ゲート24は制御ゲート線(ワード線)CG1、CG2、...、CG8としてメモリセルアレイの行方向に共通に配設されている。
The
選択ゲートトランジスタ249、259及び2410、2510のゲートもそれぞれ選択ゲート線SG1、SG2としてメモリセルアレイの行方向に配設されている。
The gates of the
図4は、図2(a)、(b)に示したようなNANDセルがマトリクス配列された図1中のメモリセルアレイ1の等価回路の一部を示している。
FIG. 4 shows a part of the equivalent circuit of the
同一のワード線や選択ゲート線を共有するNANDセル群をブロックと呼び、例えば図中、破線で囲まれた領域が1個のブロックとなる。読出し/書き込み等の動作は、複数のブロックのうち選択された1個の選択ブロックに対して行われる。 A NAND cell group sharing the same word line or selection gate line is called a block. For example, in the figure, a region surrounded by a broken line is one block. Operations such as reading / writing are performed on one selected block selected from the plurality of blocks.
図5は、図1中のメモリセルアレイ1、ビット線制御回路2及びデータ入出力制御回路3の構成の一例を示す。
FIG. 5 shows an example of the configuration of the
図5に示すように、データ入出力バッファ4とのデータの授受を行う経路であるIO、/IO線対は、データ入出力制御回路3内に設けられた複数の各データキャッシュ回路31を介して、ビット線制御回路2内に設けられた複数の各センスラッチ回路32に接続されている。上記各データキャッシュ回路31及び各センスラッチ回路32は共に、入出力ノードが交差接続されたそれぞれ2個のインバータ回路を含んで構成されている。さらに詳しく言えば、各データキャッシュ回路31は、2個のインバータ回路からなるラッチ回路33と、このラッチ回路33の一方のデータ記憶ノードN1とIO線との間に接続されたスイッチ用のトランジスタ34と、上記ラッチ回路33の他方のデータ記憶ノードN2と/IO線との間に接続されたスイッチ用のトランジスタ35と、上記データ記憶ノードN2とセンスラッチ回路32との間に接続されたスイッチ用のトランジスタ36とから構成されている。
As shown in FIG. 5, IO / IO line pairs, which are paths for exchanging data with the data input /
また、各センスラッチ回路32は、2個のインバータ回路からなるラッチ回路37と、このラッチ回路37のデータ記憶ノードN3に一端が接続されたスイッチ用のトランジスタ38とから構成されている。そして、ビット線制御回路2内には各センスラッチ回路32毎にそれぞれ2個のスイッチ用のトランジスタ39、40が設けられている。上記一方のトランジスタ39は上記トランジスタ38の他端とメモリセルアレイ1内の偶数列のいずれか1本のビット線との間に接続され、他方のトランジスタ40は上記トランジスタ38の他端とメモリセルアレイ1内の奇数列のいずれか1本のビット線との間に接続されている。上記トランジスタ39、40はビット線選択信号BTL0またはBTL1でゲート制御される。
Each
すなわち、IO、/IO線対にはデータキャッシュ回路31のみが直接に接続されており、このデータキャッシュ回路31にセンスラッチ回路32が接続されている。
That is, only the
なお、図5中のメモリセルアレイ1は、33792本のビット線BL0〜BL33791と、1024個のブロックBlock0〜block1023とを有し、行方向の両側にロウデコーダがそれぞれ配設されている例を示している。
5 shows an example in which the
図5の回路では、奇数列、偶数列のビット線2本とIO、/IO線対との間に、2種類のラッチ回路、つまり1個のセンスラッチ回路32と1個のデータキャッシュ回路31とが存在している。従って、データ書込み動作やデータ読出し動作時は、センスラッチ回路32に接続された2本のビット線のうち1本のみを選択し、選択されたビット線に接続されたメモリセルに対してのみデータ書込み/読出しを実行することが可能である。
In the circuit of FIG. 5, two types of latch circuits, that is, one
データ書込み動作において使用されるのはセンスラッチ回路32のみであるので、データキャッシュ回路31はデータ書込み動作とは独立した動作に使用できる。例えば、次に行うデータ書込みに用いる書き込みデータ、つまり、次ページへの書き込みデータの入力動作に使用できる。
Since only the
図6は、図5の回路を用いたデータ書込みシーケンスの一例におけるアルゴリズムを示す。 FIG. 6 shows an algorithm in an example of a data write sequence using the circuit of FIG.
このアルゴリズムは、複数ページの各ページに対して順番にデータ書込みを行うデータ書込みシーケンスにおいて、データ書込み動作と次ページへの書き込みデータ入力動作とを並行して行う様子を示している。最初のステップではデータキャッシュ回路31に対する書き込みデータ入力動作が行われ(to Data Cache)、次のステップではデータキャッシュ回路31からセンスラッチ回路32に書き込みデータが転送される動作が行われる(Data Cache→Sense Latch)。さらに次のステップではセンスラッチ回路32でラッチされたデータがメモリセルに書き込まれる動作が行われる(Sense Latch使用)。また、このデータ書込み動作に並行して、データキャッシュ回路31に対して次の書き込みデータの入力動作が行われる(to Data Cache)。
This algorithm shows a state in which a data write operation and a write data input operation to the next page are performed in parallel in a data write sequence in which data is sequentially written to each page of a plurality of pages. In the first step, write data input operation to the
以下、同様にして、データキャッシュ回路31からセンスラッチ回路32に書き込みデータが転送され、データ書込み動作が行われる。
Thereafter, similarly, write data is transferred from the
図6のアルゴリズムでは、データキャッシュ回路31からセンスラッチ回路32へのデータ転送動作が必要となる。しかし、通常、データ転送動作に要する時間はデータ書込み動作(通常、200μs程度)や書き込みデータ入力動作(通常、数十〜数百μs程度)よりも非常に短く、通常は2〜3μs程度なので、シーケンス全体の所要時間には殆んど影響しない。
In the algorithm of FIG. 6, a data transfer operation from the
ここで、図6のアルゴリズムが、従来例で示した図36のアルゴリズムに対して有利な点を、1ページ当りのデータ書込み動作所要時間の比較により説明する。 Here, the advantage of the algorithm of FIG. 6 over the algorithm of FIG. 36 shown in the conventional example will be described by comparing the time required for data write operation per page.
図6のアルゴリズムによる1ページ当りのデータ書込み動作所要時間は、データ書込み動作とこれに並行して行われる書き込みデータ入力動作のうちのいずれか長い方の動作に要する時間と、書き込みデータ転送動作に要する時間との和になる。これに対して、従来例で示した図36のアルゴリズムによる1ページ当りのデータ書込み動作所要時間は、データ書込み動作と書き込みデータ入力動作の所要時間の和となる。 The time required for the data write operation per page according to the algorithm of FIG. 6 is the time required for the longer one of the data write operation and the write data input operation performed in parallel therewith, and the write data transfer operation. It is the sum of the time required. On the other hand, the time required for the data write operation per page according to the algorithm of FIG. 36 shown in the conventional example is the sum of the time required for the data write operation and the write data input operation.
通常、データ書込み動作に要する時間は高々200μs程度であり、書き込みデータ入力動作に要する時間は数十〜数百μsということを考慮すると、データ書込み動作と書き込みデータ入力動作とは同程度のオーダーの所要時間となるので、図6のアルゴリズムを使用する場合、1ページ当りのデータ書込み動作所要時間は数百μs程度となる。 In general, the time required for the data write operation is about 200 μs at most, and the time required for the write data input operation is several tens to several hundreds μs. Since the required time is required, when the algorithm of FIG. 6 is used, the time required for the data write operation per page is about several hundred μs.
これに対し、図36のアルゴリズムによる1ページ当りのデータ書込み動作所要時間は数百μs+数百μsとなり、図6のアルゴリズムを使用する方がシーケンス全体の所要時間を大幅に短くすることができる。 In contrast, the time required for the data write operation per page by the algorithm of FIG. 36 is several hundred μs + several hundred μs, and the time required for the entire sequence can be significantly shortened by using the algorithm of FIG.
図7(a)〜(f)は、図6のアルゴリズムを用いた場合の図5の回路の動作を模式的に示している。 FIGS. 7A to 7F schematically show the operation of the circuit of FIG. 5 when the algorithm of FIG. 6 is used.
図7では、書き込みデータ入力動作と並列に行われるデータ書込み動作は「Background」と表記され、データ書込み動作の単独動作は「Foreground」と表記されている。また、データ書込み動作は「Data Prog.」と表記され、メモリセルへのデータ書き込み用電圧印加動作「programming」と書き込みベリファイ動作「verification」の繰り返しにより実行される。 In FIG. 7, the data write operation performed in parallel with the write data input operation is represented as “Background”, and the single operation of the data write operation is represented as “Foreground”. The data write operation is expressed as “Data Prog.”, And is executed by repeating the data write voltage application operation “programming” and the write verify operation “verification” to the memory cell.
データ書込みシーケンスにおける最終ページへのデータ書込み動作においては、次ページの書き込みデータの入力の必要がないので、図6、図7ともにデータ書込み動作の単独動作となっている。従って、最終ページへのデータ書込み動作では、Background動作は不要である。つまり他の動作と並行して動作を実行することが不要なので、Foreground動作が使用できる。 In the data write operation to the last page in the data write sequence, it is not necessary to input the write data for the next page, so that both of FIG. 6 and FIG. Therefore, the background operation is unnecessary in the data write operation to the last page. In other words, it is not necessary to execute the operation in parallel with other operations, so the Foreground operation can be used.
図8は、図1のNANDセル型EEPROMが形成された半導体チップのデータ書込みシーケンスの制御方法の一例を示す。なお、図8中のTa乃至Tfの各期間の動作は、図7中の(a)乃至(f)の動作と対応している。 FIG. 8 shows an example of a method for controlling the data write sequence of the semiconductor chip on which the NAND cell type EEPROM of FIG. 1 is formed. Note that the operations in the periods Ta to Tf in FIG. 8 correspond to the operations (a) to (f) in FIG.
書き込み動作を実現するための制御方法としては、アドレス/データ入力用コマンド(COM1)の入力、データ書込みを行うアドレスの入力、書き込みデータの入力、データ書込み動作開始コマンドの入力、データ書込み動作開始、というシーケンスが一般的であり、データ書込み動作開始コマンドとしてはBackground用、つまり書き込みデータ入力動作と並行して実行できるデータ書込み動作用のコマンドCOM2と、Foreground用、つまり他の動作と並行して実行することができないデータ書込み動作用のコマンドCOM3との2種類がある。 Control methods for realizing the write operation include: input of address / data input command (COM1), input of address to write data, input of write data, input of data write operation start command, start of data write operation, The sequence is generally, and as the data write operation start command, for the background, that is, the command COM2 for the data write operation that can be executed in parallel with the write data input operation, and for the foreground, that is, executed in parallel with other operations There are two types of command COM3 for data write operations that cannot be performed.
一方のデータ書込み動作用コマンドCOM3の入力時には、チップの動作状態を表すReady/Busy状態のBusy期間が長くなり、コマンドCOM3入力に対応するデータ書込み動作が完了するまでBusy状態が継続する。このReady/Busy状態は、図1中のデータ入出力制御回路3の動作に基づいてR/B制御回路17で検出され、この検出状態に応じてReady信号/Busy信号が生成される。
When one data write operation command COM3 is input, the Busy period in the Ready / Busy state representing the operation state of the chip becomes long, and the Busy state continues until the data write operation corresponding to the command COM3 input is completed. This Ready / Busy state is detected by the R /
他方のデータ書込み動作用コマンドCOM2入力時には、チップの動作状態を表すReady/Busy状態のBusy状態の期間が短くなり、コマンドCOM2入力直前に入力された書き込みデータがデータキャッシュ回路31からセンスラッチ回路32に転送された直後にBusy状態からReady状態に戻る。
When the other data write operation command COM2 is input, the period of the busy state in the Ready / Busy state indicating the operation state of the chip is shortened, and the write data input immediately before the command COM2 is input is transferred from the
通常は、データ書込み動作開始コマンドとしては、データ書込みシーケンス中の最終ページ以外はコマンドCOM2を使用することにより、データ書込み動作と書き込みデータ入力を並行して実現して所要時間の短縮を図り、最終ページに対してはコマンドCOM3を使用することによりシーケンスの完了を検知し易くする。つまりReady/Busy状態を調べることにより検知可能とするような方法を用いることが特に有効である。 Normally, as the data write operation start command, the command COM2 is used except for the last page in the data write sequence, so that the data write operation and the write data input are realized in parallel to shorten the required time. For the page, it is easy to detect the completion of the sequence by using the command COM3. That is, it is particularly effective to use a method that enables detection by examining the Ready / Busy state.
なお、図8中に示した各所要時間は、入力データ量として1ページ当たり2112バイト、データ入力サイクルを50ns、データキャッシュ回路31からセンスラッチ回路32へのデータ転送所要時間を3μs、データ書込み動作所要時間を200μsとした場合の数を記載しており、データ書き込みはページ1からページNの順で行う場合を示している。
Each required time shown in FIG. 8 is 2112 bytes per page as the amount of input data, the data input cycle is 50 ns, the data transfer required time from the
なお、図8に示した方法では、Tc及びTdの期間のように、Backgroundの書き込み動作の実行中にはReady状態が擬似的に出力される。この擬似Ready状態のときは、COM1、COM2、COM3のような書き込み動作に関連するコマンド以外のコマンド、特に他の動作、例えばデータ読出し動作やデータ消去動作などに関連するコマンドの入力は禁止される。通常、この禁止コマンドの入力に関してはチップの仕様書に記載される。 In the method shown in FIG. 8, the Ready state is pseudo-output during execution of the background write operation as in the periods Tc and Td. In this pseudo-ready state, commands other than commands related to write operations such as COM1, COM2, and COM3, especially commands related to other operations, such as data read operations and data erase operations, are prohibited. . Normally, the input of the prohibit command is described in the chip specification.
なお、上記した禁止コマンドが入力された場合には、この禁止コマンドを無視してBackground動作を継続するようにチップを設計することは有効であり、誤動作を防ぐことができる。 When the above-described prohibited command is input, it is effective to design the chip so that the background operation is continued by ignoring the prohibited command, and malfunction can be prevented.
具体的に有効コマンド、禁止コマンド若しくは無視されるコマンドの例を挙げると以下の通りである。有効コマンドは、COM1、COM2、COM3などの書き込み系コマンド、リセットコマンド、Ready/Busy状態やPass/Fail状態を表す信号を出力するコマンドである。禁止コマンド若しくは無視されるコマンドは、上記有効コマンド以外のコマンド、例えば、読出し系コマンド、消去系コマンドである。 Specific examples of valid commands, prohibited commands, or ignored commands are as follows. The valid command is a command that outputs a write command such as COM1, COM2, and COM3, a reset command, and a signal indicating a Ready / Busy state or a Pass / Fail state. The prohibited command or the ignored command is a command other than the valid command, for example, a read command or an erase command.
チップID出力用コマンドなどのように上記有効コマンド、禁止コマンドのいずれに属しても問題ないもあるが、これらは一般には禁止コマンドの方に入れる方が簡易な回路となる利点がある。 Although there is no problem even if it belongs to either the above-mentioned valid command or prohibited command such as a command for chip ID output, these have an advantage that a circuit that is simpler is generally put in the prohibited command.
なお、上記した第1の実施形態では、図5の回路構成を例にとって説明したが、本発明は本例に限定されるものではなく、種々変更可能である。 In the above-described first embodiment, the circuit configuration in FIG. 5 has been described as an example. However, the present invention is not limited to this example, and various modifications can be made.
図9は、第1の実施形態のメモリセルアレイ1、ビット線制御回路2及びデータ入出力制御回路3の第1の変形例による構成を示す回路図である。
FIG. 9 is a circuit diagram showing a configuration according to a first modification of the
図9に示すように、メモリセルアレイ1をワード線の延長方向で半分に分割して2個のメモリセルアレイ1−1、1−2とし、1つのブロックを2個のメモリセルアレイ1−1、1−2内に半分ずつ配置した場合も本発明が有効であることは言うまでもない。
As shown in FIG. 9, the
図9の構成において、1ページ分のメモリセルを2個のメモリセルアレイ1−1、1−2内に半分ずつ配置し、左右のメモリセルアレイに配置された1ページ分のメモリセルに対して上記したように動作を実行する場合も本発明は有効である。 In the configuration of FIG. 9, half of the memory cells for one page are arranged in the two memory cell arrays 1-1 and 1-2, and the memory cells for one page arranged in the left and right memory cell arrays As described above, the present invention is also effective when the operation is executed.
また、図9の構成において、1ページ分のメモリセルを片方のメモリセルアレイ内のみに配置し、左右のメモリセルアレイ内でそれぞれ異なる1ページを同時に選択し、合計2ページ分選択して上記のような動作を実行する場合も本発明は有効である。 Further, in the configuration of FIG. 9, one page of memory cells is arranged only in one memory cell array, one different page is selected simultaneously in each of the left and right memory cell arrays, and a total of two pages are selected, as described above. The present invention is also effective when performing various operations.
図10は、第1の実施形態のメモリセルアレイ1、ビット線制御回路2及びデータ入出力制御回路3の第2の変形例による構成を示す回路図である。
FIG. 10 is a circuit diagram showing a configuration according to a second modification of the
図10に示すように、メモリセルアレイ1をワード線の延長方向で半分に分割して2個のメモリセルアレイ1−1、1−2とし、且つ、1つのブロックを片方のメモリセルアレイ1−1または1−2にのみに配置させた場合にも本発明が有効であることは言うまでもない。
As shown in FIG. 10, the
図10の場合には、左右のメモリセルアレイ内でそれぞれ異なる1ページを選択し、合計2ページ分を選択して上記のような動作を実行する場合も本発明は有効である。この場合には異なるブロック内の2ページ分のメモリセルに対して同時にデータ書込みを行うことができる。 In the case of FIG. 10, the present invention is also effective in the case where one different page is selected in the left and right memory cell arrays, and a total of two pages are selected and the above operation is executed. In this case, data can be simultaneously written into memory cells for two pages in different blocks.
また、メモリセルアレイが2個ではなく、3個以上に分割されている場合にも上記と同様の動作が実現でき、本発明が有効となるのは言うまでもない。 In addition, even when the memory cell array is divided into three or more instead of two, it goes without saying that the same operation as described above can be realized and the present invention is effective.
次に、本発明に係るデータ書込みに対する制御方式と従来のデータ書込みに対する制御方式とを比較する。 Next, the control method for data writing according to the present invention is compared with the control method for conventional data writing.
図11(a)は、従来のデータ書込みに対する制御方式の概略を示しており、図11(b)は、図8に示したデータ書込みに対する制御方式の概略を示す。 FIG. 11A shows an outline of a conventional control method for data writing, and FIG. 11B shows an outline of a control method for data writing shown in FIG.
図11(a)に示した従来方式では、全ページに対してデータ書込み動作がForeground動作で行われるが、図11(b)に示した本例の方式では、最終ページ以外のページはBackground動作で行われる。 In the conventional method shown in FIG. 11A, the data write operation is performed for all pages in the foreground operation. However, in the method of this example shown in FIG. Done in
図12は、本発明に係るデータ書込みに対する制御方式の他の例の概略を示している。 FIG. 12 shows an outline of another example of a control method for data writing according to the present invention.
これは、全ページに対してデータ書込み動作がBackground動作で行われる制御方式であり、この場合にも本発明は有効である。 This is a control method in which the data write operation is performed for all pages in the background operation, and the present invention is also effective in this case.
図13(a)乃至図13(d)及び図14(a)、(b)は、図11(b)の制御方式を使用した場合のデータ書込み動作時のビジー(Busy)信号の出力例を示す。なお、図中のコマンド入力の記述部分において、アドレス/データ入力の表示は省略されているが、実際にはこれらが入力されることはもちろんである。 FIGS. 13A to 13D and FIGS. 14A and 14B are output examples of a busy signal during a data write operation when the control method of FIG. 11B is used. Show. In addition, in the description part of the command input in the figure, the display of the address / data input is omitted, but it goes without saying that these are actually input.
図13(a)乃至図13(d)及び図14(a)、(b)中の信号Cache-R/Bは上記したレディー(Ready)/ビジー(Busy)状態、例えば図8中のレディー/ビジー状態に相当し、通常、図1中のI/OパッドI/O-1乃至I/O-8のいずれかから出力されるチップのレディー/ビジー状態に一致する。一方、信号True-R/BはBackground動作も含めたチップ中の動作状態を表し、Background動作中は常にビジー状態となる信号である。 The signal Cache-R / B in FIGS. 13A to 13D, 14A and 14B is in the ready / busy state described above, for example, ready / busy in FIG. This corresponds to the busy state, and usually corresponds to the ready / busy state of the chip output from any of the I / O pads I / O-1 to I / O-8 in FIG. On the other hand, the signal True-R / B represents an operation state in the chip including the background operation, and is always a busy state during the background operation.
図13(a)は、従来のデータ書込み動作を単独で実行した場合であり、Foreground動作に相当する。この場合にはデータ書込み動作期間tPROGにおいて2種類の信号Cache-R/BとTrue-R/Bの状態は一致する。 FIG. 13A shows a case where a conventional data write operation is executed alone and corresponds to a Foreground operation. In this case, the states of the two types of signals Cache-R / B and True-R / B coincide in the data write operation period tPROG.
図13(b)、(d)は、データ書込み動作を2回連続して行う際に、1回目の動作終了後に2回目の動作開始コマンドが入力される場合の書き込み動作期間tPROG及びビジー信号の状態を表している。 FIGS. 13B and 13D show the write operation period tPROG and busy signal when the second operation start command is input after the end of the first operation when the data write operation is performed twice. Represents a state.
また、図13(c)、図14(a)は、データ書込み動作を2回連続して行う際に、1回目の動作中に2回目の動作開始コマンドが入力される場合の書き込み動作期間tPROG及びビジー信号の状態を表している。 FIGS. 13C and 14A show the write operation period tPROG when the second operation start command is input during the first operation when the data write operation is performed twice. And the state of the busy signal.
また、図14(b)は、書き込み動作以外の動作によるビジー信号の出力動作終了後にデータ書込み動作開始コマンドを入力する場合の動作期間tPROG及びビジー信号の状態を表している。 FIG. 14B shows the operation period tPROG and the state of the busy signal when a data write operation start command is input after completion of the busy signal output operation by an operation other than the write operation.
図13(b)乃至図13(d)及び図14(a)、(b)に示したように、Background動作が関係する場合、動作開始コマンドの入力タイミングによりレディー/ビジー状態は色々に変化することが分かる。 As shown in FIGS. 13B to 13D and FIGS. 14A and 14B, when the background operation is involved, the ready / busy state varies depending on the input timing of the operation start command. I understand that.
通常、ある動作の終了後にパス/フェイル状態を調べるには、チップステータス出力コマンドCOMSをI/OパッドI/O-1〜I/O-8に入力することで行われる。I/OパッドI/O-1〜I/O-8から入力されたチップステータス出力コマンドCOMSは、図1中のデータ入出力バッファ4を介してコマンドデコーダ13に送られ、ここでPass/Fail状態を出力するために使用される制御信号が生成される。
Usually, in order to check the pass / fail state after completion of an operation, the chip status output command COMS is input to the I / O pads I / O-1 to I / O-8. The chip status output command COMS input from the I / O pads I / O-1 to I / O-8 is sent to the
一方、先に述べたように、データ書込み動作の終了後は、正常書き込みがなされたかどうかのパス/フェイル状態がPass/Fail保持回路15に保持される。このパス/フェイル状態を調べるには、I/OパッドI/O-1〜I/O-8にチップステータスコマンドCOMSが入力される。これにより、Pass/Fail保持回路15で保持されたデータが、データ入出力バッファ4を介してI/OパッドI/O-1〜I/O-8から出力される。
On the other hand, as described above, the pass / fail holding
一般に、チップステータスコマンドCOMSの入力後にパス/フェイル状態を含むチップステータス状態を出力する動作は、ステータスリード(Status-Read)と呼ばれている。 Generally, an operation of outputting a chip status state including a pass / fail state after inputting a chip status command COMS is called a status read (Status-Read).
図15(a)乃至図15(c)及び図16(a)乃至図16(c)は、書き込み動作が連続する場合のステータスリード時のパス/フェイル出力結果のタイミング依存性の一例を示している。 FIGS. 15A to 15C and FIGS. 16A to 16C show an example of the timing dependency of the pass / fail output result at the time of status reading when the write operation is continuous. Yes.
図17(a)乃至図17(c)及び図18(a)、(b)は、書き込み動作以外の動作と書き込み動作が連続する場合のステータスリード時のパス/フェイル出力結果のタイミング依存性の一例を示している。 FIGS. 17A to 17C and FIGS. 18A and 18B show the timing dependency of the pass / fail output result at the time of status read when the operation other than the write operation and the write operation are continuous. An example is shown.
図15乃至図18中において、「A1-Status」の表記は、A1期間の動作(A1動作)に対するパス/フェイル状態(パス/フェイルステータス)を表している。同様に、「A2-Status」、「B1-Status」、「B2-Status」、…なども、対応してA2動作、B1動作、B2動作、…に対するパス/フェイル状態を表している。 In FIG. 15 to FIG. 18, the notation “A1-Status” represents the pass / fail state (pass / fail status) with respect to the operation (A1 operation) in the A1 period. Similarly, “A2-Status”, “B1-Status”, “B2-Status”,... Also indicate the pass / fail state for the A2 operation, B1 operation, B2 operation,.
図15(a)乃至図15(c)及び図16(a)乃至図16(c)に示すように、Background動作を含む場合のパス/フェイル出力を考えた場合、ステータスリードにて出力されるパス/フェイルがどのデータ書込み動作、つまり、どのページに対する書き込み動作に対応するものかを明確にすることは非常に重要である。これが明確にできるならば、もし書き込み不良が起こった場合に不良データを含むページを特定することができるようになる。 As shown in FIGS. 15 (a) to 15 (c) and FIGS. 16 (a) to 16 (c), when a pass / fail output including a background operation is considered, it is output by a status read. It is very important to clarify which data write operation, that is, which page corresponds to the pass / fail. If this can be clarified, a page including defective data can be specified if a write failure occurs.
このようなパス/フェイルとページとの対応を明確にするために、図15(a)乃至図15(c)及び図16(a)乃至図16(c)に詳細に示すように、書き込み動作が連続する場合には、過去2回分の書き込み動作に対するパス/フェイルが同時あるいは順次に出力される。すなわち、図示のようにチップステータスコマンドCOMSを入力した後に、2個のI/OパッドI/O-1、I/O-2からパス/フェイル状態に応じた信号が出力される。なお、「invalid」は、パス/フェイル状態を反映していない意味のないデータである。 In order to clarify the correspondence between the pass / fail and the page, as shown in detail in FIGS. 15A to 15C and FIGS. 16A to 16C, the write operation is performed. Are consecutive, pass / fail for the past two write operations are output simultaneously or sequentially. That is, after inputting the chip status command COMS as shown, signals corresponding to the pass / fail state are output from the two I / O pads I / O-1 and I / O-2. Note that “invalid” is meaningless data that does not reflect the pass / fail state.
図19(a)は、第1の実施形態におけるステータスリード時に、8個のI/OパッドI/O-1〜I/O-8から出力されるデータ出力内容の一例を示す。 FIG. 19A shows an example of data output contents output from the eight I / O pads I / O-1 to I / O-8 at the time of status reading in the first embodiment.
I/OパッドI/O-1からは、直前の動作に対するチップステータス(Chip Status-I)が出力される。I/OパッドI/O-2からは、書き込み動作が連続する場合には直前より1つ前の書き込み起動コマンドに対応するチップステータス(Chip Status-II)が出力される。それぞれのチップステータスはパス(Pass)の場合は“0”、フェイル(Fail)の場合は“1”となる。 The chip status (Chip Status-I) for the previous operation is output from the I / O pad I / O-1. From the I / O pad I / O-2, when the write operation continues, the chip status (Chip Status-II) corresponding to the write start command immediately before is output. Each chip status is “0” in the case of Pass and “1” in the case of Fail.
なお、図15(a)乃至図15(c)及び図16(a)乃至図16(c)の方式を用いる場合には、Cache-R/BやTrue-R/Bとステータスリードのタイミング次第でパス/フェイルのステータス内容が変わるので、ステータスリードの出力データ中にCache-R/B、True-R/Bも含まれることが望ましい。この場合には、図19(b)のような出力となる。上記したステータスリードでは、コマンドCOMSを入力した後にパス/フェイル状態やレディー/ビジー状態が出力される。 Note that when the methods of FIGS. 15A to 15C and FIGS. 16A to 16C are used, depending on the timing of Cache-R / B and True-R / B and status read. Since the status of pass / fail status changes, it is desirable that Cache-R / B and True-R / B are also included in the output data of the status read. In this case, the output is as shown in FIG. In the status read described above, a pass / fail state or a ready / busy state is output after the command COMS is input.
図20(a)乃至図20(c)及び図21(a)乃至図21(f)は、第1の実施形態におけるステータスリード時に、連続する2回の書き込み動作のパス/フェイル状態を累積した結果であるパス/フェイルのステータスを出力する場合の実施例を示す。 FIGS. 20A to 20C and FIGS. 21A to 21F accumulate the pass / fail state of two consecutive write operations during the status read in the first embodiment. An embodiment in the case of outputting a pass / fail status as a result will be described.
図20(a)における「(A1+A2)-Status」とは、A1とA2の動作のパス/フェイルのステータスの累積結果、つまりA1、A2何れかの動作でフェイルが出たならば、フェイル状態がそのまま維持される状態を示している。 “(A1 + A2) -Status” in FIG. 20A is the cumulative result of the pass / fail status of the operations of A1 and A2, that is, if a failure occurs in either A1 or A2, the fail status is The state maintained as it is is shown.
実際の動作では、数ページから数十ページを連続してデータ書込みする場合が多く、この場合には数ページから数十ページ分の書き込み動作のパス/フェイルのステータスを累積した累積ステータスが出力される。 In actual operation, data is often written continuously from several pages to several tens of pages. In this case, a cumulative status that outputs the pass / fail status of several to several tens of pages of write operation is output. The
この累積ステータスに対しては、通常のリセットコマンドでリセット可能な方式もあれば、累積ステータスの専用リセットコマンドのみによってリセット可能な方式もある。 For this cumulative status, there is a method that can be reset by a normal reset command, and a method that can be reset only by a dedicated reset command of the cumulative status.
累積ステータスとしては、リセットされた直後の動作から最後の動作までのパス/フェイルのステータスを累積する方式もあれば、ある特定の動作もしくはコマンド、例えば書き込み動作や書き込み系コマンドに対してのみパス/フェイルのステータスを累積する方式もある。 As a cumulative status, there is a method of accumulating the pass / fail status from the operation immediately after the reset to the last operation, and there is a method for accumulating a pass / fail only for a specific operation or command, for example, a write operation or a write command. There is also a method of accumulating fail status.
図19(c)は、上記のような累積ステータスの出力を含んだステータスリード時のデータ出力の一例を示す。この場合には、I/OパッドI/O-3から累積ステータス(累積Chip Status)に応じたデータ信号が出力される。 FIG. 19C shows an example of data output at the time of status reading including the output of the cumulative status as described above. In this case, a data signal corresponding to the cumulative status (cumulative Chip Status) is output from the I / O pad I / O-3.
図19(d)は、パス/フェイルのステータスを含まないステータスリード時のデータ出力例を示す。 FIG. 19D shows an example of data output at the time of status reading not including the pass / fail status.
即ち、上記した第1の実施形態のNANDセル型EEPROMにおいては、動作終了後に動作のパス/フェイル結果がチップ内に保持される第1の動作及び第2の動作を連続して行った際に、両方のパス/フェイル結果を半導体チップ外へ出力することが可能になり、チップ外での制御上の利便性を高めることができる。 That is, in the NAND cell type EEPROM of the first embodiment described above, when the first operation and the second operation in which the pass / fail result of the operation is held in the chip after the operation is completed are continuously performed. Both pass / fail results can be output to the outside of the semiconductor chip, and the convenience of control outside the chip can be enhanced.
また、上記したNANDセル型EEPROMは、第1の動作、例えばデータ書込み動作と、第2の動作、例えば書き込みデータ入力動作とが並列に実行でき、第1の動作が実行中か否かを表わすデータ、例えばTrue-R/Bと、第1の動作中に第2の動作が実行可能か否かを表わすデータ、例えばCache-R/Bの両方を半導体チップ外へ出力する動作を有する。 The NAND cell type EEPROM described above indicates whether or not the first operation, for example, the data write operation, and the second operation, for example, the write data input operation can be executed in parallel, and the first operation is being executed. There is an operation of outputting both data, for example, True-R / B, and data indicating whether the second operation can be executed during the first operation, for example, Cache-R / B, to the outside of the semiconductor chip.
従って、データ書込み動作中に並行して書き込みデータ入力動作を行うことができるようになる。これにより、データ書込みシーケンス全体の所要時間が、書き込みデータ入力動作の所要時間と、データ書込み動作の所要時間とのうちのいずれか長い方によって決定され、短い方の所要時間はシーケンス所要時間に対して影響を与えなくなる。従って、データ書込みシーケンス全体の所要時間が短縮でき、高速データ書込み機能を実現することができる。 Accordingly, the write data input operation can be performed in parallel during the data write operation. As a result, the time required for the entire data write sequence is determined by the longer one of the time required for the write data input operation and the time required for the data write operation, and the shorter required time is determined relative to the time required for the sequence. No longer affect. Therefore, the time required for the entire data writing sequence can be shortened, and a high-speed data writing function can be realized.
なお、前記したように、動作終了後に動作のパス/フェイル結果がチップ内に保持される第1の動作及び第2の動作を備え、第1の動作と第2の動作を連続して行った際に、第1及び第2の動作終了後に第1の動作のパス/フェイル結果と第2の動作のパス/フェイル結果の両方を半導体チップ外へ出力する動作を半導体集積回路で実現するためには、基本的に次の構成要件を備えればよい。 Note that, as described above, the first operation and the second operation are performed in which the pass / fail result of the operation is held in the chip after the operation is completed, and the first operation and the second operation are continuously performed. In order to realize, in the semiconductor integrated circuit, an operation for outputting both the pass / fail result of the first operation and the pass / fail result of the second operation to the outside of the semiconductor chip after completion of the first and second operations. Basically, the following configuration requirements may be provided.
即ち、集積回路内部回路における直前の動作の結果を判定し、パス/フェイル信号を生成するパス/フェイル判定回路(Pass/Fail判定回路14)と、このパス/フェイル信号を入力とし、集積回路内部回路における連続する第1の動作及び第2の動作のそれぞれのパス/フェイル結果を別々に保持するパス/フェイル保持回路(Pass/Fail保持回路15)と、第1の動作及び第2の動作を連続して行った場合にパス/フェイル保持回路に保持された2つの動作のそれぞれのパス/フェイル結果を半導体チップ外へ出力する出力回路(データ入出力バッファ4)とを具備すればよい。 That is, a pass / fail judgment circuit (Pass / Fail judgment circuit 14) for judging the result of the previous operation in the internal circuit of the integrated circuit and generating a pass / fail signal, and the input of the pass / fail signal as an input. A pass / fail holding circuit (Pass / Fail holding circuit 15) for separately holding each pass / fail result of the continuous first operation and the second operation in the circuit, and the first operation and the second operation. What is necessary is just to provide the output circuit (data input / output buffer 4) which outputs each pass / failure result of two operations hold | maintained at the pass / fail holding circuit when it carries out continuously.
さらに、前記連続する第1の動作及び第2の動作のそれぞれのパス/フェイル結果を累積して保持する累積結果保持回路を設けることにより、この累積結果保持回路に保持された前記2つの動作の累積結果及び/または前記パス/フェイル保持回路に保持された2つの動作のそれぞれのパス/フェイル結果を前記出力回路により半導体チップ外へ出力することができる。 Further, by providing a cumulative result holding circuit for accumulating and holding the pass / fail results of each of the continuous first operation and second operation, the two operations held in the cumulative result holding circuit are provided. The accumulated result and / or the pass / fail result of each of the two operations held in the pass / fail holding circuit can be output to the outside of the semiconductor chip by the output circuit.
図22は、上記の累積結果保持回路を具備した本発明の第2の実施形態に係るNANDセル型EEPROMの全体の概略的な構成を示すブロック図である。 FIG. 22 is a block diagram showing a schematic configuration of the whole NAND cell type EEPROM according to the second embodiment of the present invention having the above-described accumulated result holding circuit.
このEEPROMでは、図1のEEPROMに対して新たに累積結果保持回路17が追加されている。この累積結果保持回路17はPass/Fail判定回路14とデータ入出力バッファ4とに接続されている。累積結果保持回路17は、Pass/Fail判定回路14で生成される複数の動作のパス/フェイル結果を受け、これら複数のパス/フェイル結果を累積する。この累積結果はデータ入出力バッファ4に送られ、図19(c)に示すように、その後、I/OパッドI/O-3からチップの外部に出力される。
In this EEPROM, a cumulative
さらに、上記累積結果保持回路17から出力される複数の累積パス/フェイル結果を別々に保持する累積データ保持回路を設けるようにすれば、この累積データ保持回路に保持された累積データ及び/または前記パス/フェイル保持回路に保持された2つの動作のそれぞれのパス/フェイル結果を出力回路により半導体チップ外へ出力することができる。
Furthermore, if a cumulative data holding circuit for separately holding a plurality of cumulative pass / fail results output from the cumulative
図23は、上記の累積データ保持回路を具備した本発明の第3の実施形態に係るNANDセル型EEPROMの全体の概略的な構成を示すブロック図である。 FIG. 23 is a block diagram showing a schematic overall configuration of a NAND cell type EEPROM according to the third embodiment of the present invention having the above-described accumulated data holding circuit.
このEEPROMでは、図2のEEPROMに対して新たに累積データ保持回路18が追加されている。この累積データ保持回路18は累積結果保持回路17とデータ入出力バッファ4とに接続されている。累積データ保持回路18は、累積結果保持回路17から出力される複数の累積パス/フェイル結果を別々に保持する。この累積データ保持回路18で保持された累積パス/フェイル結果はデータ入出力バッファ4に送られ、その後、I/OパッドI/O-1〜I/O-8のいずれからチップの外部に出力される。
In this EEPROM, a cumulative
上記各実施例では、データ書込み動作において、Background動作を用いた場合を例にとって説明を行ってきたが、他の場合、例えばBackground動作をデータ読出し動作に用いた場合にも本発明は有効である。 In each of the above embodiments, the case where the background operation is used in the data write operation has been described as an example. However, the present invention is also effective in other cases, for example, when the background operation is used for the data read operation. .
図24は、図5の回路におけるデータ読出し動作に本発明を適用した場合のデータ読出しシーケンスのアルゴリズムを示す。 FIG. 24 shows an algorithm of a data read sequence when the present invention is applied to the data read operation in the circuit of FIG.
ここでは、複数のページに対して続けてデータ読出しを行う場合、セルデータ読出し動作と読出しデータ出力動作とを並行して実行している。 Here, when data reading is continuously performed on a plurality of pages, the cell data reading operation and the reading data output operation are executed in parallel.
このように2ページ目以降のセルデータ読出し動作とデータ出力動作とが並行して行われるので、シーケンス全体の所要時間はセルデータ読出し動作とデータ出力動作のうち所要時間が長い方の動作所要時間によってのみ決まり、所要時間が短い方の動作所要時間は影響しない。 As described above, since the cell data read operation and the data output operation for the second and subsequent pages are performed in parallel, the required time for the entire sequence is the longer required time of the cell data read operation and the data output operation. The time required for the operation with the shorter required time is not affected.
即ち、図24中の各動作のうち、読出しデータ転送の所要時間は2〜3μs程度、セルデータ読出し動作の所要時間は25〜50μs程度、読出しデータ出力動作の所要時間は25〜100μs程度であり、読出しデータ転送の所要時間は他に比べて極めて短い。従って、データ読出しシーケンスの所要時間はセルデータ読出し動作と読出しデータ出力動作により支配される。 That is, among the operations in FIG. 24, the read data transfer time is about 2 to 3 μs, the cell data read operation time is about 25 to 50 μs, and the read data output operation time is about 25 to 100 μs. The time required for read data transfer is extremely short compared to the others. Accordingly, the time required for the data read sequence is governed by the cell data read operation and the read data output operation.
これに対して、図37に示した前述した従来例のアルゴリズムでは、セルデータ読出し動作と読出しデータ出力動作の両方の所要時間の和によってシーケンス全体の所要時間が決まる。従って、図24のアルゴリズムの方が図37に示した従来例のアルゴリズムよりも高速なデータ読出しシーケンスを実現できる。 On the other hand, in the above-described conventional algorithm shown in FIG. 37, the required time of the entire sequence is determined by the sum of the required times of both the cell data read operation and the read data output operation. Therefore, the algorithm shown in FIG. 24 can realize a data reading sequence faster than the algorithm of the conventional example shown in FIG.
図25(a)乃至図25(f)は、図24のアルゴリズムを用いた場合の図5の回路のデータ読出し動作を模式的に示す。 FIG. 25A to FIG. 25F schematically show the data read operation of the circuit of FIG. 5 when the algorithm of FIG. 24 is used.
図26(a)は、従来のデータ読出し動作に対する制御方式の概略を示しており、全ページに対してデータ読出し動作がForegroundで行われる。 FIG. 26A shows an outline of a control method for a conventional data read operation, and the data read operation is performed in Foreground for all pages.
図26(b)は、図25に示したデータ読出し動作に対する制御方式の概略を示す。図26(b)中の(1)〜(6)の期間の動作は、図25(a)乃至図25(f)の動作と対応している。 FIG. 26B shows an outline of a control method for the data read operation shown in FIG. The operations in the periods (1) to (6) in FIG. 26B correspond to the operations in FIGS. 25A to 25F.
図25及び図26(b)から分かるように、1ページ目のデータ読出し動作(図中の(1)の期間)は、従来のデータ読出し動作と同様の制御方式、つまり同じコマンドCOM4、COM5が使用され、その動作はForeground動作である。 As can be seen from FIGS. 25 and 26 (b), the data read operation for the first page (period (1) in the figure) has the same control method as the conventional data read operation, that is, the same commands COM4 and COM5. Used and its operation is a Foreground operation.
図26(b)中のコマンドCOM6の入力以降の動作(図中の(2)〜(6)の期間)では、セルデータ読出し動作がBackground動作であり、読出しデータ出力動作と並行して実行される。 In the operation after input of the command COM6 in FIG. 26B (period (2) to (6) in the figure), the cell data read operation is the background operation, and is executed in parallel with the read data output operation. The
Background読出し動作の開始コマンドはCOM6であり、このコマンド入力後、まず、読出しデータ転送(Sense Latch→Data Cache)をビジー状態を出力して行った後、次ページのセルデータ読出し動作開始とともにレディー状態を出力する。 The background read operation start command is COM6. After this command is input, first, read data transfer (Sense Latch → Data Cache) is performed by outputting the busy state, then the cell data read operation on the next page starts and the ready state Is output.
読出しデータ出力はカラム0番地から順番に行われ、特定のカラムアドレスを指定したい場合には、図26(c)に示すようにコマンドCOM8とCOM9の間にカラムアドレスを入力することで、読出しデータ出力動作中に特定のカラムアドレスを指定することができる。
Read data output is performed in order from
データ読出しシーケンスにおける最終ページに対しては、最終ページデータ出力時に次ページのセルデータを読み出す必要がないので、セルデータ読出し動作を伴わない読出しデータ転送専用コマンドCOM7を用いることが有効である。このコマンドCOM7を用いることによって余分なセルデータ読出し動作をなくするので、動作所要時間、つまりビジー状態時間を短縮できる。 For the last page in the data read sequence, it is not necessary to read the cell data of the next page when the last page data is output. Therefore, it is effective to use the read data transfer dedicated command COM7 that does not involve the cell data read operation. By using this command COM7, unnecessary cell data read operation is eliminated, so that the operation required time, that is, the busy state time can be shortened.
図27(a)乃至図27(d)及び図28(a)、(b)は、図26(b)の制御方式を使用した場合のデータ読出し動作のレディー/ビジー状態の詳細を示す。なお、図中のコマンド入力の表記部分において、アドレス/データ入力の記載は省略されているが、実際にはこれらが入力されることはもちろんである。 FIGS. 27A to 27D and FIGS. 28A and 28B show details of the ready / busy state of the data read operation when the control method of FIG. 26B is used. In addition, in the notation part of the command input in the figure, description of address / data input is omitted, but it goes without saying that these are actually input.
図27(a)乃至図27(d)及び図28(a)、(b)中の信号Cache-R/Bは上記したレディー/ビジー状態、例えば図26(b)中のレディー/ビジー状態に相当し、通常、図1中のI/OパッドI/O-1乃至I/O-8のいずれかから出力されるチップのレディー/ビジー状態に一致する。一方、信号True-R/BはBackground動作も含めたチップ中の動作状態を表し、Background動作中は常にビジー状態となる信号である。 The signal Cache-R / B in FIGS. 27A to 27D and FIGS. 28A and 28B is in the ready / busy state described above, for example, the ready / busy state in FIG. 26B. This corresponds to the ready / busy state of the chip output from any of the I / O pads I / O-1 to I / O-8 in FIG. On the other hand, the signal True-R / B represents an operation state in the chip including the background operation, and is always a busy state during the background operation.
データ読出し動作に対しては、通常、パス/フェイルのステータスは出力されないので、この場合のステータスリード時のデータ出力は、図19(d)に示したようになる。 Since the pass / fail status is not normally output for the data read operation, the data output during the status read in this case is as shown in FIG.
図27(a)中のL1の期間は、データ読出し動作を単独で実行した場合であり、Foreground動作に相当し、この場合には信号Cache-R/Bと信号True-R/Bの状態が一致する。 The period L1 in FIG. 27A corresponds to the case where the data read operation is executed alone, which corresponds to the Foreground operation. In this case, the states of the signal Cache-R / B and the signal True-R / B are Match.
図27(b)、(d)及び図28(a)は、データ読出し動作を連続して2回行う際に、1回目の動作終了後に2回目の動作開始コマンドが入力される場合の読出し動作期間及びビジー信号の状態を表している。 FIGS. 27B, 27D, and 28A show the read operation when the second operation start command is input after the first operation is completed when the data read operation is performed twice in succession. It represents the period and the state of the busy signal.
また、図27(c)及び図28(b)は、データ読出し動作を連続して2回行う際に、1回目の動作中に2回目の動作開始コマンドが入力される場合の読出し動作期間及びビジー信号の状態を表している。 FIGS. 27C and 28B show the read operation period when the second operation start command is input during the first operation when the data read operation is performed twice continuously. Indicates the state of the busy signal.
図27(a)乃至図27(d)及び図28(a)、(b)に示したように、Background動作が関係する場合、動作開始コマンドの入力タイミングによりビジー/レディー状態は色々に変化することが分かる。 As shown in FIGS. 27A to 27D and FIGS. 28A and 28B, when the background operation is involved, the busy / ready state varies depending on the input timing of the operation start command. I understand that.
データ読出し時のBackground動作中(Cache R/Bがレディー状態、True R/Bがビジー状態)の時の有効コマンド及び禁止コマンド、若しくは無視されるコマンド)は以下の通りである。すなわち、有効コマンドはCOM6、COM7、COM8、COM9などの読出し系コマンド、リセットコマンド、レディー/ビジー状態やパス/フェイル状態を出力するステータスリードコマンドである。また、禁止コマンド、若しくは無視されるコマンドは、上記の有効コマンド以外のコマンドであり、例えば、書き込み系コマンド、消去系コマンドなどがある。 The background command during data reading (valid command, prohibited command or ignored command when Cache R / B is ready, True R / B is busy) is as follows. That is, the valid command is a read command such as COM6, COM7, COM8, COM9, a reset command, a status read command that outputs a ready / busy state or a pass / fail state. Further, the prohibited command or the command to be ignored is a command other than the above-mentioned valid command, and examples thereof include a write command and an erase command.
チップID出力用コマンドは、有効コマンド、禁止コマンドのいずれに属しても問題ない場合もあるが、これらは一般には禁止コマンドの方に入れる方が簡易な回路となる利点がある。 There are cases where there is no problem even if the command for chip ID output belongs to either a valid command or a prohibited command. However, these commands generally have an advantage that a simpler circuit is provided in the prohibited command.
図29(a)、(b)は、上述したNANDセル型EEPROMにおけるBackground動作中の有効コマンド及び禁止コマンドをまとめて示したものである。 FIGS. 29A and 29B collectively show valid commands and prohibit commands during the background operation in the NAND cell type EEPROM described above.
図29(a)に示すようにデータ書込み動作時では、信号Cache R/Bがビジー状態からレディー状態に切り換わった後から信号True R/Bがビジー状態からレディー状態に切り換わるまでの期間Tに有効なコマンドはCOM1、COM2、COM3などの書き込み系コマンド、ステータスリードコマンドCOMS、リセットコマンドなどであり、この他のコマンドは禁止または無視される。 As shown in FIG. 29A, in the data write operation, a period T from when the signal Cache R / B is switched from the busy state to the ready state until the signal True R / B is switched from the busy state to the ready state. Valid commands are write commands such as COM1, COM2, and COM3, status read commands COMS, and reset commands. Other commands are prohibited or ignored.
図29(b)に示すようにデータ読み出し時では、信号Cache R/Bがビジー状態からレディー状態に切り換わった後から信号True R/Bがビジー状態からレディー状態に切り換わるまでの期間Tに有効なコマンドはCOM6、COM7、COM8、COM9などの読み出し系コマンド、ステータスリードコマンドCOMS、リセットコマンドなどであり、この他のコマンドは禁止または無視される。 As shown in FIG. 29B, at the time of data reading, a period T from when the signal Cache R / B is switched from the busy state to the ready state until the signal True R / B is switched from the busy state to the ready state. Valid commands include read commands such as COM6, COM7, COM8, and COM9, status read commands COMS, reset commands, and other commands are prohibited or ignored.
図29(b)の動作において、最終ページのデータを読み出す場合には、次ページが存在しないので、読み出し系コマンドCOM6を連続入力しても、データ読出し動作は最終ページに対しては1回で十分である。 In the operation of FIG. 29B, when reading the data of the last page, there is no next page. Therefore, even if the read command COM6 is continuously input, the data read operation is performed once for the last page. It is enough.
従って、最終ページに対して読み出し系コマンドCOM6が連続入力される場合に対して、2回目以降のコマンドCOM6入力に対しては、データ読出し動作を省略し、ビジー状態を短時間、例えば2〜3μs程度出力するのみ、あるいは読出しデータ転送動作のみ行う、という方式を用いることができる。この場合には、データ読出し動作が省略できるので、動作時間つまりビジー期間の短縮が実現できる。 Accordingly, when the read command COM6 is continuously input to the last page, the data read operation is omitted for the second and subsequent command COM6 inputs, and the busy state is set for a short time, for example, 2 to 3 μs. It is possible to use a system in which only the output is performed to some extent or only the read data transfer operation is performed. In this case, since the data read operation can be omitted, the operation time, that is, the busy period can be shortened.
なお、本発明は上記の各実施の形態に限定されるものではなく、種々変更可能である。 In addition, this invention is not limited to said each embodiment, A various change is possible.
例えば、上記各実施形態では、NANDセル内で直列接続されるメモリセルの数が8個の場合を例にとって説明したが、他の場合、例えばNANDセル内のメモリセル数が1、2、4、16、32、64個の場合などでも本発明が有効であることは言うまでもない。 For example, in each of the above embodiments, the case where the number of memory cells connected in series in the NAND cell is eight has been described as an example, but in other cases, for example, the number of memory cells in the NAND cell is 1, 2, 4 Needless to say, the present invention is effective even in the case of 16, 32, 64.
また、上記実施形態では、NANDセル型EEPROMを例にとって本発明の説明を行ったが、本発明は上記実施形態に限られるものではなく、他のデバイス、例えばNORセル型EEPROM、DINORセル型EEPROM、ANDセル型EEPROM、選択トランジスタ付NORセル型EEPROMなどにおいても実施可能である。 In the above embodiment, the present invention has been described by taking a NAND cell type EEPROM as an example, but the present invention is not limited to the above embodiment, and other devices such as a NOR cell type EEPROM, a DINOR cell type EEPROM, and the like. It can also be implemented in an AND cell type EEPROM, a NOR cell type EEPROM with a select transistor, and the like.
例えば、NORセル型EEPROMにおけるメモリセルアレイの等価回路図は図30に示され、DINORセル型EEPROMにおけるメモリセルアレイの等価回路図は図31に示され、ANDセル型EEPROMにおけるメモリセルアレイの等価回路図は図32に示され、選択トランジスタ付NORセル型EEPROMにおけるメモリセルアレイの等価回路図は図33及び図34に示されている。 For example, an equivalent circuit diagram of a memory cell array in a NOR cell type EEPROM is shown in FIG. 30, an equivalent circuit diagram of a memory cell array in a DINOR cell type EEPROM is shown in FIG. 31, and an equivalent circuit diagram of a memory cell array in an AND cell type EEPROM is shown in FIG. FIG. 33 and FIG. 34 show equivalent circuit diagrams of the memory cell array in the NOR cell type EEPROM with select transistor shown in FIG.
なお、DINORセル型EEPROMの詳細に関しては「H. Onoda et al., IEDM Tech. Digest, 1992, pp. 599-602」に、ANDセル型EEPROMの詳細に関しては「H. Kume et al., IEDM Tech. Digest, 1992, pp. 991-993」にそれぞれ開示されているものが知られている。 For details on DINOR cell type EEPROM, see "H. Onoda et al., IEDM Tech. Digest, 1992, pp. 599-602". For details on AND cell type EEPROM, see "H. Kume et al., IEDM." Those disclosed in “Tech. Digest, 1992, pp. 991-993” are known.
また、上記実施形態では電気的に書替えが可能な不揮発性メモリセルのアレイを有する半導体記憶装置を例にとって本発明の説明を行ったが、本発明は他の半導体記憶装置、さらに、他の半導体集積回路にも適用可能である。 In the above embodiment, the present invention has been described by taking a semiconductor memory device having an array of electrically rewritable nonvolatile memory cells as an example. However, the present invention is not limited to other semiconductor memory devices and other semiconductors. It can also be applied to integrated circuits.
以上、実施形態により本発明の説明を行ったが、本発明はその他、その要旨を逸脱しない範囲で種々変更可能である。 Although the present invention has been described above by the embodiments, the present invention can be variously modified without departing from the spirit of the present invention.
1 …メモリセルアレイ、2…ビット線制御回路、3…データ入出力制御回路、4…データ入出力バッファ、5…アドレスバッファ、6…カラムデコーダ、7…ロウデコーダ、8…ウェル電位制御回路、9…ソース線制御回路、10…ワード線制御回路、11…ロウデコーダ電源制御回路、12…高電圧・中間電圧発生回路、13…コマンドデコーダ、14…Pass/Fail判定回路、15…Pass/Fail保持回路、16…R/B制御回路、17…累積結果保持回路、18…累積データ保持回路、31…データキャッシュ回路、32…センスラッチ回路。
DESCRIPTION OF
Claims (16)
前記第1の動作が実行中か否かを表わす第1の情報及び前記第2の動作が実行可能か否かを表わす第2の情報の両方を外部に出力することを特徴とする半導体集積回路。 The first operation and the second operation can be performed in parallel;
A semiconductor integrated circuit characterized in that both the first information indicating whether or not the first operation is being executed and the second information indicating whether or not the second operation can be executed are output to the outside. .
アドレス・データ入力用コマンドを入力し、
データ書込みを行うアドレスを入力し、
書き込みデータを入力し、
データ書込み動作開始用コマンドを入力することで開始され、
前記データ書込み動作開始用コマンドとして、書き込みデータ入力動作と並列に行われるデータ書込み動作を指定するコマンドが入力されることを特徴とする請求項7記載の半導体集積回路。 The data write operation in the data write sequence is:
Enter the address / data input command,
Enter the address to write data,
Enter the write data,
Start by inputting the command for starting data write operation,
8. The semiconductor integrated circuit according to claim 7, wherein a command for designating a data write operation performed in parallel with a write data input operation is input as the data write operation start command.
前記第1の動作が実行中か否かを表わす情報及び前記第2の動作が実行可能か否かを表わす情報の両方を外部に出力する出力回路
とを具備することを特徴とする半導体集積回路。 An internal circuit capable of executing the first operation and the second operation in parallel;
And an output circuit that outputs both information indicating whether or not the first operation is being executed and information indicating whether or not the second operation is executable to the outside. .
前記第1の動作は前記半導体記憶回路内で閉じた動作であり、前記第2の動作は前記半導体記憶回路の外部との間でデータを転送する動作であることを特徴とする請求項11記載の半導体集積回路。 The internal circuit is a semiconductor memory circuit having a memory cell array including nonvolatile memory cells,
12. The first operation is a closed operation in the semiconductor memory circuit, and the second operation is an operation of transferring data to and from the outside of the semiconductor memory circuit. Semiconductor integrated circuit.
前記第1の動作が前記センスアンプ回路のセンスラッチ動作であり、前記第2の動作が前記データキャッシュ回路と前記半導体記憶回路の外部との間でデータを転送する動作であることを特徴とする請求項12記載の半導体集積回路。 The semiconductor memory circuit includes a sense amplifier circuit and a data cache circuit,
The first operation is a sense latch operation of the sense amplifier circuit, and the second operation is an operation of transferring data between the data cache circuit and the outside of the semiconductor memory circuit. The semiconductor integrated circuit according to claim 12.
前記データキャッシュ回路に接続され、メモリセルから読み出されたデータをセンスし、ラッチすると共にメモリセルに書き込むべきデータをラッチするセンスラッチ回路
とを具備したことを特徴とする半導体記憶回路。 A data cache circuit connected to the data input / output line and temporarily holding data;
And a sense latch circuit connected to the data cache circuit for sensing and latching data read from the memory cell and latching data to be written to the memory cell.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005247810A JP4199220B2 (en) | 2001-12-19 | 2005-08-29 | Semiconductor integrated circuit |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001386596 | 2001-12-19 | ||
JP2005247810A JP4199220B2 (en) | 2001-12-19 | 2005-08-29 | Semiconductor integrated circuit |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002311475A Division JP3851865B2 (en) | 2001-12-19 | 2002-10-25 | Semiconductor integrated circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005353275A true JP2005353275A (en) | 2005-12-22 |
JP4199220B2 JP4199220B2 (en) | 2008-12-17 |
Family
ID=35587585
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005247810A Expired - Lifetime JP4199220B2 (en) | 2001-12-19 | 2005-08-29 | Semiconductor integrated circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4199220B2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7719919B2 (en) | 2007-03-20 | 2010-05-18 | Kabushiki Kaisha Toshiba | Semiconductor memory device in which word lines are driven from either side of memory cell array |
JP2011129176A (en) * | 2009-12-15 | 2011-06-30 | Toshiba Corp | Nonvolatile semiconductor memory device |
JP2014501999A (en) * | 2010-12-24 | 2014-01-23 | マイクロン テクノロジー, インク. | Continuous page read for memory |
JP2015053098A (en) * | 2013-09-09 | 2015-03-19 | 株式会社東芝 | Nonvolatile semiconductor storage device |
TWI570734B (en) * | 2012-06-07 | 2017-02-11 | 美光科技公司 | Continuous page read for memory |
-
2005
- 2005-08-29 JP JP2005247810A patent/JP4199220B2/en not_active Expired - Lifetime
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7719919B2 (en) | 2007-03-20 | 2010-05-18 | Kabushiki Kaisha Toshiba | Semiconductor memory device in which word lines are driven from either side of memory cell array |
JP2011129176A (en) * | 2009-12-15 | 2011-06-30 | Toshiba Corp | Nonvolatile semiconductor memory device |
JP2014501999A (en) * | 2010-12-24 | 2014-01-23 | マイクロン テクノロジー, インク. | Continuous page read for memory |
US8976621B2 (en) | 2010-12-24 | 2015-03-10 | Micron Technology, Inc. | Continuous page read for memory |
US9830267B2 (en) | 2010-12-24 | 2017-11-28 | Micron Technology, Inc. | Continuous page read for memory |
US10423531B2 (en) | 2010-12-24 | 2019-09-24 | Micron Technology, Inc. | Uninterrupted read of consecutive pages for memory |
US10956334B2 (en) | 2010-12-24 | 2021-03-23 | Micron Technology, Inc. | Uninterrupted read of consecutive pages for memory |
TWI570734B (en) * | 2012-06-07 | 2017-02-11 | 美光科技公司 | Continuous page read for memory |
JP2015053098A (en) * | 2013-09-09 | 2015-03-19 | 株式会社東芝 | Nonvolatile semiconductor storage device |
US9305637B2 (en) | 2013-09-09 | 2016-04-05 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
Also Published As
Publication number | Publication date |
---|---|
JP4199220B2 (en) | 2008-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3851865B2 (en) | Semiconductor integrated circuit | |
US8625376B2 (en) | Semiconductor memory device and method of operation the same | |
US8234440B2 (en) | Nonvolatile semiconductor memory device with advanced multi-page program operation | |
JP5311784B2 (en) | Semiconductor device | |
US20080181005A1 (en) | Semiconductor storage device having page copying function | |
JP4199220B2 (en) | Semiconductor integrated circuit | |
KR100590219B1 (en) | Non-volatile memory device capable of reducing program time | |
JP2010118123A (en) | Semiconductor storage device | |
KR19990074594A (en) | Semiconductor memory device and pass / fail inspection method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080403 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080415 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080616 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080930 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081002 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4199220 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131010 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |