JP2005352906A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2005352906A5 JP2005352906A5 JP2004174609A JP2004174609A JP2005352906A5 JP 2005352906 A5 JP2005352906 A5 JP 2005352906A5 JP 2004174609 A JP2004174609 A JP 2004174609A JP 2004174609 A JP2004174609 A JP 2004174609A JP 2005352906 A5 JP2005352906 A5 JP 2005352906A5
- Authority
- JP
- Japan
- Prior art keywords
- processing unit
- memory
- central processing
- status information
- functional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (15)
前記機能メモリは、
前記中央処理ユニットと前記主記憶用メモリを接続するメモリバスに接続する接続手段と、
特定用途向けの処理を実行する処理手段と、
前記中央処理ユニットからのアクセス要求に応じて、前記処理手段による処理の実行中の有無を示すステータス情報を生成する生成手段と、
前記生成手段で生成したステータス情報を、前記中央処理ユニットへ送信する送信手段とを備え、
前記中央処理ユニットは、
前記機能メモリへのアクセス要求を前記メモリバスを介して、該機能メモリへ発行する発行手段と、
前記アクセス要求に対し、前記機能メモリより前記ステータス情報を前記メモリバスを介して受信する受信手段と、
前記受信手段で受信したステータス情報に基づいて、前記機能メモリへの前記アクセス要求を再発行する再発行手段と
を備えることを特徴とする機能メモリアクセス制御システム。 A functional memory access control system comprising a central processing unit, a main memory for the central processing unit, and a functional memory,
The functional memory is
Connection means for connecting to a memory bus for connecting the central processing unit and the main memory;
Processing means for executing processing for a specific application;
In response to an access request from the central processing unit, generating means for generating status information indicating whether processing by the processing means is being executed;
Transmission means for transmitting the status information generated by the generation means to the central processing unit;
The central processing unit is
Issuing means for issuing an access request to the functional memory to the functional memory via the memory bus;
In response to the access request, receiving means for receiving the status information from the functional memory via the memory bus;
A functional memory access control system comprising: reissuing means for reissuing the access request to the functional memory based on status information received by the receiving means.
ことを特徴とする請求項１に記載の機能メモリアクセス制御システム。 The functional memory access control system according to claim 1, wherein the status information is an end signal indicating the end of processing by the processing means.
ことを特徴とする請求項１に記載の機能メモリアクセス制御システム。 The functional memory access control system according to claim 1, wherein the status information is ECC.
前記判定手段の判定結果に基づいて、前記ステータス情報を生成する
ことを特徴とする請求項１に記載の機能メモリアクセス制御システム。 The generation unit includes a determination unit that determines whether or not the processing unit is executing a process,
The functional memory access control system according to claim 1, wherein the status information is generated based on a determination result of the determination unit.
前記内部メモリは、前記処理手段による処理前のデータ、または処理結果のデータを記憶する
ことを特徴とする請求項１に記載の機能メモリアクセス制御システム。 The functional memory further includes an internal memory,
The functional memory access control system according to claim 1, wherein the internal memory stores data before processing by the processing means or data of processing results.
ことを特徴とする請求項５に記載の機能メモリアクセス制御システム。 The functional memory access control system according to claim 5, wherein the reissue means reissues an access request to the internal memory.
前記中央処理ユニットと、該中央処理ユニットに対する主記憶用メモリを接続するメモリバスに接続する接続手段と、
特定用途向けの処理を実行する処理手段と、
前記中央処理ユニットからのアクセス要求に応じて、前記処理手段による処理の実行中の有無を示すステータス情報を生成する生成手段と、
前記生成手段で生成したステータス情報を、前記中央処理ユニットへ送信する送信手段と
を備えることを特徴とする機能メモリ装置。 A functional memory device that functions as a memory for a central processing unit,
Connection means for connecting to the central processing unit and a memory bus for connecting a main memory for the central processing unit;
Processing means for executing processing for a specific application;
In response to an access request from the central processing unit, generating means for generating status information indicating whether processing by the processing means is being executed,
A functional memory device comprising: transmission means for transmitting the status information generated by the generation means to the central processing unit.
ことを特徴とする請求項７に記載の機能メモリ装置。 The functional memory device according to claim 7, wherein the status information is an end signal indicating an end of processing by the processing unit.
ことを特徴とする請求項７に記載の機能メモリ装置。 The functional memory device according to claim 7, wherein the status information is ECC.
前記判定手段の判定結果に基づいて、前記ステータス情報を生成する
ことを特徴とする請求項７に記載の機能メモリ装置。 The generation unit includes a determination unit that determines whether or not the processing unit is executing a process,
The functional memory device according to claim 7, wherein the status information is generated based on a determination result of the determination unit.
前記内部メモリは、前記処理手段による処理前のデータ、または処理結果のデータを記憶する
ことを特徴とする請求項７に記載の機能メモリ装置。 Furthermore, it has an internal memory,
The functional memory device according to claim 7, wherein the internal memory stores data before processing by the processing unit or data of a processing result.
前記中央処理ユニットと前記主記憶用メモリを接続するメモリバスに接続された前記機能メモリに対するアクセス要求を、前記中央処理ユニットより前記機能メモリに対し発行する発行工程と、
前記アクセス要求に対し、前記機能メモリが有する特定用途向けの処理部による処理の実行中の有無を示すステータス情報を、前記機能メモリより前記メモリバスを介して前記中央処理ユニットへ送信する送信工程と、
前記ステータス情報を、前記機能メモリより前記メモリバスを介して前記中央処理ユニットで受信する受信工程と、
前記受信工程で受信したステータス情報に基づいて、前記機能メモリへの前記アクセス要求を前記中央処理ユニットより再発行する再発行工程と
を備えることを特徴とする機能メモリアクセス制御システムの制御方法。 A control method of a functional memory access control system comprising a central processing unit, a main memory for the central processing unit, and a functional memory,
Issuing step of issuing an access request to the functional memory connected to a memory bus connecting the central processing unit and the main memory from the central processing unit to the functional memory;
In response to the access request, a transmission step of transmitting status information indicating whether or not processing by a processing unit for a specific use included in the functional memory is being performed from the functional memory to the central processing unit via the memory bus; ,
Receiving the status information from the functional memory via the memory bus at the central processing unit;
And a reissuing step of reissuing the access request to the functional memory from the central processing unit based on the status information received in the receiving step.
前記中央処理ユニットからのアクセス要求に応じて、前記機能メモリが有する特定用途向けの処理部による処理の実行中の有無を示すステータス情報を生成する生成工程と、
前記生成工程で生成したステータス情報を、前記中央処理ユニットと前記主記憶用メモリを接続するメモリバスを介して、該中央処理ユニットへ送信する送信工程と
を備えることを特徴とする機能メモリ装置の制御方法。 A control method of a functional memory device that functions as a memory for a central processing unit,
In response to an access request from the central processing unit, a generation step of generating status information indicating whether processing is being performed by a processing unit for specific use included in the functional memory;
A transmission step of transmitting the status information generated in the generation step to the central processing unit via a memory bus connecting the central processing unit and the main memory. Control method.
前記中央処理ユニットと前記主記憶用メモリを接続するメモリバスに接続された前記機能メモリに対するアクセス要求を、前記中央処理ユニットより前記機能メモリに対し発行する発行工程のプログラムコードと、
前記アクセス要求に対し、前記機能メモリが有する特定用途向けの処理部による処理の実行中の有無を示すステータス情報を、前記機能メモリより前記メモリバスを介して前記中央処理ユニットへ送信する送信工程のプログラムコードと、
前記ステータス情報を、前記機能メモリより前記メモリバスを介して前記中央処理ユニットで受信する受信工程のプログラムコードと、
前記受信工程で受信したステータス情報に基づいて、前記機能メモリへの前記アクセス要求を前記中央処理ユニットより再発行する再発行工程のプログラムコードと
を備えることを特徴とするプログラム。 A program for realizing control of a functional memory access control system comprising a central processing unit, a main memory for the central processing unit, and a functional memory,
A program code of an issuance process for issuing an access request to the functional memory connected to a memory bus connecting the central processing unit and the main memory to the functional memory from the central processing unit;
In response to the access request, a transmission step of transmitting status information indicating whether or not processing by a processing unit for a specific application included in the functional memory is being performed from the functional memory to the central processing unit via the memory bus. Program code,
The program code of the receiving step for receiving the status information from the functional memory via the memory bus at the central processing unit;
And a program code for a reissuing step for reissuing the access request to the functional memory from the central processing unit based on the status information received in the receiving step.
前記中央処理ユニットからのアクセス要求に応じて、前記機能メモリが有する特定用途向けの処理部による処理の実行中の有無を示すステータス情報を生成する生成工程のプログラムコードと、
前記生成工程で生成したステータス情報を、前記中央処理ユニットと前記主記憶用メモリを接続するメモリバスを介して、該中央処理ユニットへ送信する送信工程のプログラムコードと
を備えることを特徴とするプログラム。 A program for controlling a functional memory device that functions as a memory for a central processing unit,
In response to an access request from the central processing unit, a program code of a generation process for generating status information indicating whether processing is being performed by a processing unit for specific use included in the functional memory;
A program code of a transmission step for transmitting the status information generated in the generation step to the central processing unit via a memory bus connecting the central processing unit and the main memory. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004174609A JP4164473B2 (en) | 2004-06-11 | 2004-06-11 | Functional memory access control system, functional memory device, control method therefor, and program |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004174609A JP4164473B2 (en) | 2004-06-11 | 2004-06-11 | Functional memory access control system, functional memory device, control method therefor, and program |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2005352906A JP2005352906A (en) | 2005-12-22 |
| JP2005352906A5 true JP2005352906A5 (en) | 2006-02-09 |
| JP4164473B2 JP4164473B2 (en) | 2008-10-15 |
Family
ID=35587326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004174609A Expired - Fee Related JP4164473B2 (en) | 2004-06-11 | 2004-06-11 | Functional memory access control system, functional memory device, control method therefor, and program |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4164473B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4865016B2 (en) * | 2009-08-27 | 2012-02-01 | 株式会社東芝 | Processor |
| CN102270160B (en) * | 2010-06-03 | 2016-09-07 | 纬创资通股份有限公司 | Method for writing data and computer system |
-
2004
- 2004-06-11 JP JP2004174609A patent/JP4164473B2/en not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070240011A1 (en) | FIFO memory data pipelining system and method for increasing I²C bus speed | |
| JP2007527071A (en) | Multiburst protocol device controller | |
| JP2003241908A5 (en) | ||
| JP2003196069A5 (en) | ||
| JP2014523584A5 (en) | ||
| JP2008191711A5 (en) | ||
| JP2021508871A (en) | System-on-chip system bit-by-bit writer | |
| JP2005352906A5 (en) | ||
| JP2007086991A5 (en) | ||
| JP2008515091A5 (en) | ||
| JP2001209534A5 (en) | ||
| JP4549396B2 (en) | Vehicle control device | |
| CN107220190B (en) | System and method for realizing bidirectional information interaction with host driver by using custom USB mouse and keyboard | |
| JP2006293638A5 (en) | ||
| EP1058189A3 (en) | Microcomputer with debugging system | |
| JP2003196177A5 (en) | ||
| TWI238971B (en) | Built-in Multi-Card-Reader for a direct memory-data transmitting system and the device using the same | |
| JP2005322261A5 (en) | ||
| JP2003345638A5 (en) | ||
| TWI792500B (en) | Device and method for handling programming language function | |
| WO1992006057A1 (en) | System for controlling issue of input/output instruction in data processing system | |
| TW200745871A (en) | System having bus architecture for improving CPU performance and method thereof | |
| JP2007193839A5 (en) | ||
| JP2008059373A5 (en) | ||
| US20090327526A1 (en) | Remote handler for off-chip microcontroller peripherals |