JP2005345779A - Lcd control system - Google Patents
Lcd control system Download PDFInfo
- Publication number
- JP2005345779A JP2005345779A JP2004165611A JP2004165611A JP2005345779A JP 2005345779 A JP2005345779 A JP 2005345779A JP 2004165611 A JP2004165611 A JP 2004165611A JP 2004165611 A JP2004165611 A JP 2004165611A JP 2005345779 A JP2005345779 A JP 2005345779A
- Authority
- JP
- Japan
- Prior art keywords
- data
- lcd control
- lcd
- pixel
- control data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
本発明は液晶ディスプレイ(LCD)を有するシステムの構成方法に関し、特にホスト装置からLCD制御装置に対してデータを転送する際の制御技術に関する。 The present invention relates to a method for configuring a system having a liquid crystal display (LCD), and more particularly, to a control technique for transferring data from a host device to an LCD control device.
従来、LCD制御装置等に対するレジスタ設定の方法として特許文献1に記載されているものがある。図6は従来のLCD制御システムの構成例を示すブロック図である。図6において、ホスト装置11からLCD制御装置12を制御するために、両者の間を画像データ転送用端子群47とLCD制御データ転送用端子群48で接続する構成となっている。
Conventionally, there is a method described in Patent Document 1 as a register setting method for an LCD control device or the like. FIG. 6 is a block diagram showing a configuration example of a conventional LCD control system. In FIG. 6, in order to control the
通常、画像データ転送用端子群47は、垂直同期信号13、水平同期信号14、画素クロック15、R画素転送ライン16、G画素転送ライン17、B画素転送ライン18で構成される。また、LCD制御データ転送用端子群48は、アドレス44、データ45、コントロール信号46とで構成される。 In general, the image data transfer terminal group 47 includes a vertical synchronization signal 13, a horizontal synchronization signal 14, a pixel clock 15, an R pixel transfer line 16, a G pixel transfer line 17, and a B pixel transfer line 18. The LCD control data transfer terminal group 48 includes an address 44, data 45, and a control signal 46.
ホスト装置11は、画像データ転送用端子群47に画像データを転送するための画像データ出力ブロック20と、LCD制御データ転送用端子群48にLCD制御データを転送するための制御ブロック21を有しており、LCD制御装置12は、画像データ転送用端子群47とLCD制御データ転送用端子群48のインターフェイスとなるLCDインターフェイスブロック23を有している。
上記従来のシステム構成においては、LCD制御データ転送用端子群のように、LCD制御装置のレジスタ設定のためのシリアルポート等を設ける必要がある。そのため、LCD制御用LSIのチップサイズが大きくなったり、基板上の配線が多くなったりするという問題がある。 In the conventional system configuration described above, it is necessary to provide a serial port or the like for register setting of the LCD control device, like the LCD control data transfer terminal group. For this reason, there is a problem that the chip size of the LCD control LSI is increased and the wiring on the substrate is increased.
本発明は、LCDを有するシステムにおいて、LCD制御装置のレジスタ設定のためのシリアルポート等を設けずに、画素データ入力ポートを兼用することを可能にすることにより、システム規模を小さくすることができるLCD制御システムを提供することを目的とする。 According to the present invention, in a system having an LCD, the system scale can be reduced by making it possible to share a pixel data input port without providing a serial port or the like for register setting of the LCD controller. An object is to provide an LCD control system.
本発明のLCD制御システムは、ホスト装置からLCD制御装置に対してLCD制御データと画素データおよび垂直同期信号および水平同期信号を転送するLCD制御システムであって、前記ホスト装置は前記画素データと前記LCD制御データを多重化して転送データとする多重化手段を備え、前記LCD制御装置は多重化された前記画素データと前記LCD制御データを前記転送データから分離して取り出す手段を備える。 The LCD control system of the present invention is an LCD control system for transferring LCD control data, pixel data, a vertical synchronization signal, and a horizontal synchronization signal from a host device to the LCD control device. The LCD control device includes multiplexing means for multiplexing the LCD control data to obtain transfer data, and the LCD control device includes means for separating the multiplexed pixel data and the LCD control data from the transfer data.
上記構成によれば、ホスト装置からLCD制御装置に対して画素データとLCD制御データが多重化されて転送されるため、LCD制御装置のレジスタ設定の際に既存のデータポートを兼用することができ、シリアルポートを設ける必要が無いことによりシステムの小型化と低コスト化を図ることができる。 According to the above configuration, since pixel data and LCD control data are multiplexed and transferred from the host device to the LCD control device, the existing data port can also be used for register setting of the LCD control device. By eliminating the need for a serial port, the system can be reduced in size and cost.
本発明において、前記画素データと前記LCD制御データの多重化は、前記垂直同期信号もしくは前記水平同期信号の有効区間においては前記画素データを転送データとし、前記垂直同期信号もしくは前記水平同期信号の無効区間においては前記LCD制御データを転送データとする。 In the present invention, the multiplexing of the pixel data and the LCD control data is performed by using the pixel data as transfer data in an effective section of the vertical synchronization signal or the horizontal synchronization signal, and invalidating the vertical synchronization signal or the horizontal synchronization signal. In the section, the LCD control data is used as transfer data.
上記構成によれば、垂直同期信号もしくは水平同期信号の無効区間にLCD制御データを転送するため、従来の画素データの転送速度を低下させることなく画素データとLCD制御データの多重化を行うことができる。 According to the above configuration, the LCD control data is transferred during the invalid period of the vertical synchronization signal or the horizontal synchronization signal, so that the pixel data and the LCD control data can be multiplexed without reducing the conventional pixel data transfer speed. it can.
本発明において、前記LCD制御データは、制御データ送信開始コードで開始され、制御データ送信終了コードで終了するデータ列とする。 In the present invention, the LCD control data is a data string that starts with a control data transmission start code and ends with a control data transmission end code.
上記構成によれば、LCD制御データが制御データ送信開始コードと制御データ送信終了コードで区切られるため、無効な画素データとLCD制御データとを明確に区別することができ、システムの信頼性向上を図ることができる。 According to the above configuration, since the LCD control data is delimited by the control data transmission start code and the control data transmission end code, the invalid pixel data and the LCD control data can be clearly distinguished, and the system reliability can be improved. Can be planned.
本発明において、前記LCD制御データは、アドレスとLCDコマンドをペアにしたデータ列、あるいは1アドレスと連続したLCDコマンドからなるデータ列を含む。 In the present invention, the LCD control data includes a data string in which an address and an LCD command are paired, or a data string including an LCD command continuous with one address.
上記構成によれば、LCD制御データとして1アドレスと連続したLCDコマンドからなるデータ列が使用できるため、LCD制御装置のレジスタ設定において、より短時間で多くのレジスタ設定が可能となる。 According to the above configuration, since a data string consisting of LCD commands that are continuous with one address can be used as LCD control data, a large number of registers can be set in a shorter time in register setting of the LCD control device.
本発明において、前記ホスト装置は、前記画素データと前記LCD制御データをそれぞれにベースアドレスを与えたメモリ領域に分けて格納する。 In the present invention, the host device stores the pixel data and the LCD control data separately in memory areas each given a base address.
上記構成によれば、ホスト装置において、転送データの制御をベースアドレスの変更だけで実現することができるため、制御回路の構成を簡略にすることができる。 According to the above configuration, since the transfer data can be controlled only by changing the base address in the host device, the configuration of the control circuit can be simplified.
本発明によれば、ホスト装置からLCD制御装置に対して画素データとLCD制御データが多重化されて転送されることにより、従来に比べてLCD制御装置への制御データ送信用のシリアルポートを削減することができるため、システムの小型化と低コスト化を実現することができる。 According to the present invention, pixel data and LCD control data are multiplexed and transferred from the host device to the LCD control device, thereby reducing the serial port for transmitting control data to the LCD control device as compared with the conventional case. Therefore, the system can be reduced in size and cost.
以下、本発明の実施形態について図面を参照しながら説明する。図1は本発明の一実施の形態に係るLCD制御システムの構成を示すブロック図である。図1において、LCDを有するシステムは、ホスト装置11とLCD制御装置12の間を、垂直同期信号13、水平同期信号14、画素クロック15、R画素転送ライン16、G画素転送ライン17、B画素転送ライン18の画像関係信号で接続する構成となっている。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing a configuration of an LCD control system according to an embodiment of the present invention. In FIG. 1, a system having an LCD includes a vertical synchronization signal 13, a horizontal synchronization signal 14, a pixel clock 15, an R pixel transfer line 16, a G pixel transfer line 17, and a B pixel between the host device 11 and the
ホスト装置11内には、画像関係信号13〜18を出力する画像データ出力ブロック20と、LCD制御データ19を生成する制御ブロック21と、LCD制御データ19を画素転送ライン16〜18の画素データに多重するLCD制御データ多重ブロック22を有する。 In the host device 11, an image data output block 20 that outputs image-related signals 13 to 18, a control block 21 that generates LCD control data 19, and the LCD control data 19 are converted into pixel data of the pixel transfer lines 16 to 18. The LCD control data multiplexing block 22 to be multiplexed is provided.
また、LCD制御装置12内には、画素転送ライン16〜18に多重された画素データとLCD制御データ19の分離等を行うLCDインターフェイスブロック23を有する。図2はLCDインターフェイスブロック23の構成例を示すブロック図である。
Further, the
図2において、画素転送ライン16〜18はデータ分離ブロック24に入力され、垂直同期信号13と水平同期信号14の有効区間に入力されたデータは画素データ28としてLCDドライバブロック25へ送られる。 In FIG. 2, the pixel transfer lines 16 to 18 are input to the data separation block 24, and the data input in the valid section of the vertical synchronization signal 13 and the horizontal synchronization signal 14 is sent to the LCD driver block 25 as pixel data 28.
一方、垂直同期信号13と水平同期信号14の無効区間に入力されたデータはLCD制御データ19として制御データデコードブロック26へ送られる。LCD制御データ19は制御データデコードブロック26でアドレスとデータとコントロール信号にデコードされ、これらにより指定されたレジスタ群27へのアクセスが行われる。 On the other hand, the data input in the invalid period of the vertical synchronizing signal 13 and the horizontal synchronizing signal 14 is sent to the control data decoding block 26 as the LCD control data 19. The LCD control data 19 is decoded into an address, data, and a control signal by the control data decoding block 26, and the register group 27 designated by these is accessed.
図3は画素データとLCD制御データとを多重する方法の一例を示すタイミングチャートである。図3において、垂直同期信号13には通常は画素無効データ区間30がある。この画素無効データ区間30において、R画素転送ライン16を用いてLCD制御データ19を転送する。無効データ区間30のうちLCD制御データ19を転送していない区間は不使用の無効データ31となる。 FIG. 3 is a timing chart showing an example of a method for multiplexing pixel data and LCD control data. In FIG. 3, the vertical synchronization signal 13 usually has a pixel invalid data section 30. In this pixel invalid data section 30, the LCD control data 19 is transferred using the R pixel transfer line 16. Of the invalid data section 30, a section where the LCD control data 19 is not transferred becomes unused invalid data 31.
図4は、画素データ無効区間30において、LCD制御データ19を送信する際のフォーマット例を示す図である。LCD制御データ19転送区間は、制御データ送信開始コードが転送されてから制御データ送信終了コードが転送される間とする。その間に、レジスタアドレスとデータをペアにして転送する通常アクセス区間32や、連続するアドレス空間にデータを連続して転送する連続アクセス区間33等を有する。 FIG. 4 is a diagram illustrating a format example when the LCD control data 19 is transmitted in the pixel data invalid section 30. The LCD control data 19 transfer period is a period from when the control data transmission start code is transferred to when the control data transmission end code is transferred. In the meantime, there are a normal access section 32 for transferring a register address and data in pairs, a continuous access section 33 for continuously transferring data to a continuous address space, and the like.
図5は本実施の形態におけるLCD制御データと画素データのメモリ空間での格納方法を示す図である。LCD制御データをLCD制御データ格納領域ベースアドレス35から始まるメモリ領域に連続して格納し、画素データを各々の画素格納領域ベースアドレス36〜38で始まるメモリ領域にそれぞれ連続して格納する。データ転送時にはこれらのベースアドレスを制御するだけで転送データを区別できるため、アドレス生成のための制御回路を簡単にすることができる。 FIG. 5 is a diagram showing a method of storing LCD control data and pixel data in the memory space in the present embodiment. The LCD control data is continuously stored in the memory area starting from the LCD control data storage area base address 35, and the pixel data is continuously stored in the memory areas starting from the respective pixel storage area base addresses 36 to 38. Since transfer data can be distinguished only by controlling these base addresses during data transfer, the control circuit for generating addresses can be simplified.
本発明のLCD制御システムは、データ信号とコントロール信号を用いて操作対象を制御するシステムに流用が可能である。その場合にも、本発明に記載したシステムと同様に簡単な制御の追加でシステム規模を縮小できるため、利用される可能性が高いと考えられる。 The LCD control system of the present invention can be diverted to a system that controls an operation target using a data signal and a control signal. Even in that case, since the system scale can be reduced by the addition of simple control as in the system described in the present invention, it is considered that the possibility of being used is high.
11 ホスト装置
12 LCD制御装置
13 垂直同期信号
14 水平同期信号
15 画素クロック
16 R画素転送ライン
17 G画素転送ライン
18 B画素転送ライン
19 LCD制御データ
20 画像データ出力ブロック
21 制御ブロック
22 LCD制御データ多重ブロック
23 LCDインターフェイスブロック
24 データ分離ブロック
25 LCDドライバブロック
26 制御データデコードブロック
27 レジスタ群
28 画素データ
29 動作クロック
30 画素データ無効区間
31 無効データ
32 通常アクセス区間
33 連続アクセス区間
34 メモリ空間
35 LCD制御データ格納領域ベースアドレス
36 R画素格納領域ベースアドレス
37 G画素格納領域ベースアドレス
38 B画素格納領域ベースアドレス
39 1画素分のデータ
40 LCD制御データ格納領域
41 R画素格納領域
42 G画素格納領域
43 B画素格納領域
44 アドレス
45 データ
46 コントロール信号
47 画像データ転送用端子群
48 LCD制御データ転送用端子群
DESCRIPTION OF SYMBOLS 11
Claims (5)
前記ホスト装置は前記画素データと前記LCD制御データを多重化して転送データとする多重化手段を備え、
前記LCD制御装置は多重化された前記画素データと前記LCD制御データを前記転送データから分離して取り出す手段を備えるLCD制御システム。 An LCD control system for transferring LCD control data, pixel data, a vertical synchronization signal, and a horizontal synchronization signal from a host device to an LCD control device,
The host device includes multiplexing means for multiplexing the pixel data and the LCD control data to obtain transfer data,
The LCD control device comprises a means for separating and extracting the multiplexed pixel data and the LCD control data from the transfer data.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004165611A JP2005345779A (en) | 2004-06-03 | 2004-06-03 | Lcd control system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004165611A JP2005345779A (en) | 2004-06-03 | 2004-06-03 | Lcd control system |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005345779A true JP2005345779A (en) | 2005-12-15 |
Family
ID=35498221
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004165611A Pending JP2005345779A (en) | 2004-06-03 | 2004-06-03 | Lcd control system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005345779A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010096956A (en) * | 2008-10-16 | 2010-04-30 | Sony Corp | Display panel drive circuit, display panel module, display device, and method for driving display panel |
US20120062613A1 (en) * | 2010-09-14 | 2012-03-15 | Jong-Hwa Park | Organic light emitting display device and driving method thereof |
-
2004
- 2004-06-03 JP JP2004165611A patent/JP2005345779A/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010096956A (en) * | 2008-10-16 | 2010-04-30 | Sony Corp | Display panel drive circuit, display panel module, display device, and method for driving display panel |
CN101727810B (en) * | 2008-10-16 | 2012-08-01 | 索尼株式会社 | Drive circuit/method for display panel, display panel module, display device |
US20120062613A1 (en) * | 2010-09-14 | 2012-03-15 | Jong-Hwa Park | Organic light emitting display device and driving method thereof |
CN102402941A (en) * | 2010-09-14 | 2012-04-04 | 三星移动显示器株式会社 | Organic light emitting display device and driving method thereof |
US9236009B2 (en) * | 2010-09-14 | 2016-01-12 | Samsung Display Co., Ltd. | Organic light emitting display device including emission driver and driving method thereof |
TWI560674B (en) * | 2010-09-14 | 2016-12-01 | Samsung Display Co Ltd | Organic light emitting display device and driving method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101080114B1 (en) | Apparatus and method for controlling dual display device using RGB interface | |
JP2002236480A (en) | Updating method of image frame on screen and display system | |
JP2005108213A (en) | Communication device having common platform, and communication method | |
JP2006344159A (en) | Communication controller for common bus connecting device | |
JP2006215886A (en) | Signal processor, signal processing system and signal processing method | |
JP2005345779A (en) | Lcd control system | |
JP2005250650A (en) | Multilayer system and clock controlling method | |
JP2000285069A (en) | Synchronous serial communication method and system | |
JP2005078630A (en) | Method and apparatus for sharing device in two or more cpu systems | |
JP2009177331A (en) | Image signal transfer system, method, and imaging device with the transfer system | |
JP2008112413A (en) | Data transfer apparatus and image processing apparatus | |
KR100266963B1 (en) | Method and apparatus for reducing latency rime on an interface by overlapping transmitted packets | |
JP2009037526A (en) | Data transfer apparatus, request generation apparatus, and request generation method | |
JP3728641B2 (en) | Image forming apparatus | |
JP2008181182A (en) | Synchronous serial bus system and method for controlling secondary station thereof | |
JP2001092804A (en) | Microcomputer with built-in eeprom interface | |
KR100791176B1 (en) | Interface apparatus for matching widths of digital data | |
JPS6321938B2 (en) | ||
JP2010026739A (en) | Timing adjusting device, timing adjusting method, timing adjusting program and recording medium | |
JPH0879225A (en) | Data communication system and data communication method | |
JP2002259324A (en) | Data processor | |
JP2006243164A (en) | Lcd interface device | |
JP2003196231A (en) | Bus controller | |
JPH05298410A (en) | Picture processor | |
JP2007226737A (en) | Serial communication device and paper transport device and image formation device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Effective date: 20060327 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |