JP2005345337A - Encoder signal processing system - Google Patents

Encoder signal processing system Download PDF

Info

Publication number
JP2005345337A
JP2005345337A JP2004166816A JP2004166816A JP2005345337A JP 2005345337 A JP2005345337 A JP 2005345337A JP 2004166816 A JP2004166816 A JP 2004166816A JP 2004166816 A JP2004166816 A JP 2004166816A JP 2005345337 A JP2005345337 A JP 2005345337A
Authority
JP
Japan
Prior art keywords
phase
encoder
count
signal
abnormal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004166816A
Other languages
Japanese (ja)
Inventor
Akihiro Ogawa
明洋 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Wiring Systems Ltd
AutoNetworks Technologies Ltd
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Wiring Systems Ltd
AutoNetworks Technologies Ltd
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Wiring Systems Ltd, AutoNetworks Technologies Ltd, Sumitomo Electric Industries Ltd filed Critical Sumitomo Wiring Systems Ltd
Priority to JP2004166816A priority Critical patent/JP2005345337A/en
Publication of JP2005345337A publication Critical patent/JP2005345337A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Transmission And Conversion Of Sensor Element Output (AREA)
  • Optical Transform (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an encoder signal processing system which prevents misrecognition caused by an abnormal input signal. <P>SOLUTION: The encoder signal processing system 1 comprises an input section 21 which inputs two output signals comprising A-phase and B-phase from a two-phase encoder 10, an abnormality determination section 22 which determines to be abnormal when the rising edge or the falling edge of the A-phase and the rising edge or the falling edge of the B-phase are detected simultaneously, and a count section 23 which performs counting processing for the encoder to the exclusion of a signal at the time when determined to be abnormal out of output signals from the encoder 10. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、エンコーダの信号を処理するエンコーダ信号処理システムに関する。   The present invention relates to an encoder signal processing system for processing an encoder signal.

自動車には車内の空調を行うため、エアコンディショナーが設けられている。そして、このようなエアコンディショナーにおいては、温度、ファンの強弱などを調節する操作入力部として、2相ロータリエンコーダ式の回転スイッチ(回転ダイアル)が用いられることがある。そして、この回転スイッチに設けられた2相ロータリエンコーダからの出力信号(A相およびB相)はマイクロコンピュータに入力され、マイクロコンピュータはその信号に基づいてカウント処理を行い、回転スイッチの回転量が測定される。   An automobile is provided with an air conditioner for air conditioning in the vehicle. In such an air conditioner, a two-phase rotary encoder type rotary switch (rotary dial) may be used as an operation input unit for adjusting temperature, fan strength, and the like. The output signals (A phase and B phase) from the two-phase rotary encoder provided in the rotary switch are input to the microcomputer, and the microcomputer performs a counting process based on the signal, and the rotation amount of the rotary switch is determined. Measured.

このように、自動車には、マイクロコンピュータ等によって構成されるエンコーダ信号処理システムが設けられている。   Thus, an automobile is provided with an encoder signal processing system including a microcomputer or the like.

ところで、このようなエンコーダ信号処理システムにおいては、信号安定化のため、2相ロータリエンコーダからマイクロコンピュータへの信号入力用の2つの信号線(A相、B相)がプルアップされる。特に、車載用のエンコーダ信号処理システムにおいては、このプルアップは、これらの2つの信号線をバッテリーに直接接続するのではなく、これらの2つの信号線をイグニッションスイッチを介してバッテリーに接続することによって行われることがある。   By the way, in such an encoder signal processing system, two signal lines (A phase and B phase) for signal input from the two-phase rotary encoder to the microcomputer are pulled up for signal stabilization. In particular, in an in-vehicle encoder signal processing system, this pull-up does not connect these two signal lines directly to the battery, but connects these two signal lines to the battery via an ignition switch. May be done by.

しかしながら、このようなシステムにおけるイグニッションスイッチのオン時またはオフ時には、このプルアップのための接続を介して、マイクロコンピュータに対して異常な信号が入力されることがある。   However, when the ignition switch in such a system is turned on or off, an abnormal signal may be input to the microcomputer via the pull-up connection.

そして、このような異常な信号が入力されると、エンコーダ信号処理システムのマイクロコンピュータが回転量を誤認識してしまい、エアコンディショナーが誤作動することがあるという問題がある。   When such an abnormal signal is input, there is a problem that the microcomputer of the encoder signal processing system erroneously recognizes the rotation amount and the air conditioner may malfunction.

そこで、この発明の課題は、異常な入力信号に起因する誤認識を防止することが可能なエンコーダ信号処理システムを提供することにある。   Accordingly, an object of the present invention is to provide an encoder signal processing system capable of preventing erroneous recognition due to an abnormal input signal.

上記課題を解決すべく、請求項1に記載のエンコーダ信号処理システムは、2相エンコーダからのA相およびB相の2つの出力信号を入力する入力手段と、A相の立ち上がり又は立ち下がりとB相の立ち上がり又は立ち下がりとが同時に検出された場合に、異常と判定する異常判定手段と、前記2相エンコーダからの出力信号のうち、前記異常と判定された時点での信号を除外して、前記2相エンコーダのカウント処理を行うカウント手段と、を備えることを特徴とする。   In order to solve the above-mentioned problem, an encoder signal processing system according to claim 1 includes an input means for inputting two output signals of A phase and B phase from a two-phase encoder, a rising or falling edge of A phase, and B When the rising or falling of the phase is detected at the same time, the abnormality determining means for determining an abnormality, and the signal at the time when the abnormality is determined among the output signals from the two-phase encoder, Counting means for performing a counting process of the two-phase encoder.

請求項1に記載の発明によれば、A相の立ち上がり又は立ち下がりとB相の立ち上がり又は立ち下がりとが同時に検出された場合に異常と判定し、当該異常と判定された時点での信号を除外してカウント処理が行われるので、異常な入力信号に起因する誤認識を防止することが可能である。   According to the first aspect of the present invention, when the rise or fall of the A phase and the rise or fall of the B phase are detected at the same time, an abnormality is determined, and a signal at the time when the abnormality is determined is determined. Since the counting process is performed with exclusion, it is possible to prevent erroneous recognition due to an abnormal input signal.

以下、本発明の実施形態を図面に基づいて説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

<A.システム構成>
図1は、このエンコーダ信号処理システム1の概略構成を示す図である。エンコーダ信号処理システム1は、例えば、車載用エアコンディショナーの操作入力部に設けられた回転スイッチの回転量を検出するためなどに用いられる。エンコーダ信号処理システム1は、回転スイッチの回転量を検出して、温度設定および/またはファンの強弱の調節等を行うことが可能である。
<A. System configuration>
FIG. 1 is a diagram showing a schematic configuration of the encoder signal processing system 1. The encoder signal processing system 1 is used, for example, to detect the amount of rotation of a rotary switch provided in an operation input unit of an in-vehicle air conditioner. The encoder signal processing system 1 can detect the amount of rotation of the rotary switch and perform temperature setting and / or adjustment of the strength of the fan.

図1に示すように、エンコーダ信号処理システム1は、エンコーダ10とマイクロコンピュータ(コントローラとも称する)20とを備える。   As shown in FIG. 1, the encoder signal processing system 1 includes an encoder 10 and a microcomputer (also referred to as a controller) 20.

図2は、エンコーダ(ここではロータリエンコーダ)10の概略構成を示す図である。   FIG. 2 is a diagram showing a schematic configuration of the encoder (here, a rotary encoder) 10.

図2に示すように、エンコーダ10は、詳細には2相ロータリエンコーダである。このエンコーダ10においては、所定の回転軸を中心に回転する円盤DKが取り付けられており、この円盤DKには周方向に配列された複数のスリットSLが設けられている。また、発光素子11と受光素子12とが当該円盤DKを挟むようにして設けられている。   As shown in FIG. 2, the encoder 10 is a two-phase rotary encoder in detail. In the encoder 10, a disk DK that rotates about a predetermined rotation axis is attached, and the disk DK is provided with a plurality of slits SL arranged in the circumferential direction. Further, the light emitting element 11 and the light receiving element 12 are provided so as to sandwich the disk DK.

エンコーダ10においては、発光素子11と受光素子12とを有する投受光式の光センサが2組設けられており、これら2組の光センサによる検出信号を用いて、回転方向と各方向における回転量とを検出することが可能である。具体的には、エンコーダ10は、発光素子(例えば発光ダイオード)11aと受光素子(例えばフォトトランジスタ)12aとで構成される1組のセンサからの信号(A相)と、同様の別の1組のセンサ(具体的には、発光素子11bおよび受光素子12b)からの信号(B相)とをマイクロコンピュータ20に出力する。なお、これらのA相およびB相の各信号は、互いに位相がずれた信号であり、例えばその位相差は90度である。   The encoder 10 is provided with two sets of light projecting / receiving light sensors having a light emitting element 11 and a light receiving element 12, and using the detection signals from these two sets of light sensors, the rotation direction and the rotation amount in each direction are provided. Can be detected. Specifically, the encoder 10 includes a signal (A phase) from one set of sensors configured by a light emitting element (for example, a light emitting diode) 11a and a light receiving element (for example, a phototransistor) 12a, and another set similar to the above. The signal (phase B) from the sensors (specifically, the light emitting element 11b and the light receiving element 12b) is output to the microcomputer 20. Note that these A-phase and B-phase signals are signals that are out of phase with each other. For example, the phase difference is 90 degrees.

また、図1に示すように、マイクロコンピュータ20は、入力部21、異常判定部22、およびカウント部23の各機能部を備えている。入力部21は、エンコーダ10からのA相およびB相の各信号SA,SBを入力する処理部である。また、異常判定部22は、異常判定処理(後述)を行う処理部であり、カウント部23は、正常状態における信号SA,SBを用いてカウント処理を行う処理部である。マイクロコンピュータ20は、これらの各処理部によって、信号SA,SBを用いたカウント処理等を行い、各回転方向における回転量を検出することが可能である。   As shown in FIG. 1, the microcomputer 20 includes functional units such as an input unit 21, an abnormality determination unit 22, and a count unit 23. The input unit 21 is a processing unit that inputs the A-phase and B-phase signals SA and SB from the encoder 10. The abnormality determination unit 22 is a processing unit that performs abnormality determination processing (described later), and the count unit 23 is a processing unit that performs count processing using the signals SA and SB in a normal state. The microcomputer 20 can detect the amount of rotation in each rotation direction by performing count processing using the signals SA and SB by these processing units.

さらに、信号安定化のため、エンコーダ10からの2つの入力は、それぞれ、所定の電圧(V1)にプルアップされている。ここでは、イグニッションキーに連動したスイッチSWを介して、プルアップされる場合が示されている。   Furthermore, two inputs from the encoder 10 are each pulled up to a predetermined voltage (V1) for signal stabilization. Here, a case where pull-up is performed via a switch SW interlocked with an ignition key is shown.

上述したように、イグニッションキーのオン・オフ時には、マイクロコンピュータ20に対して異常信号が入力される可能性がある。これに対して、後述するような動作によれば、このような異常信号を排除して、マイクロコンピュータ20の誤認識を防止することが可能である。   As described above, an abnormal signal may be input to the microcomputer 20 when the ignition key is turned on / off. On the other hand, according to the operation described later, it is possible to eliminate such an abnormal signal and prevent the microcomputer 20 from being erroneously recognized.

<B.動作>
図3および図4は、マイクロコンピュータ20におけるカウント処理を示す概念図である。ここでは、4逓倍処理によって、比較的高い分解能を得る場合について説明する。図3は右回転時の両信号SA,SBを示す図であり、図4は左回転時の両信号SA,SBを示す図である。なお、図3および図4は、正常状態の両信号SA,SBを示している。
<B. Operation>
3 and 4 are conceptual diagrams showing the counting process in the microcomputer 20. Here, a case where a relatively high resolution is obtained by quadruple processing will be described. FIG. 3 is a diagram showing both signals SA and SB during right rotation, and FIG. 4 is a diagram showing both signals SA and SB during left rotation. 3 and 4 show both signals SA and SB in a normal state.

マイクロコンピュータ20は、エンコーダ10からの各信号SA,SBを所定のサンプリング時間間隔Δt(例えば1ミリ秒)でサンプリングして、二値のデジタル信号として取得する。このデジタル信号は、ハイレベル(単に「H」あるいは「ハイ」とも称する)又はローレベル(単に「L」あるいは「ロー」とも称する)のいずれかの状態を有する。なお、サンプリング時間間隔Δtとしては、最高回転速度における回転量を4逓倍処理によって検出することが可能な、十分に小さな値を採用すればよい。   The microcomputer 20 samples each signal SA, SB from the encoder 10 at a predetermined sampling time interval Δt (for example, 1 millisecond) and obtains it as a binary digital signal. This digital signal has either a high level (simply referred to as “H” or “high”) or a low level (simply referred to as “L” or “low”). As the sampling time interval Δt, a sufficiently small value that can detect the rotation amount at the maximum rotation speed by the quadruple processing may be adopted.

このマイクロコンピュータ20は、エンコーダ10の右回転時(正回転時とも称する)にはカウントアップ処理を行い、エンコーダ10の左回転時(逆回転時とも称する)にはカウントダウン処理を行うものとする。これらの処理は、マイクロコンピュータ20上で信号処理用のソフトウエアプログラムを動作させることなどによって実現される。   The microcomputer 20 performs count-up processing when the encoder 10 rotates clockwise (also referred to as forward rotation) and performs count-down processing when the encoder 10 rotates counterclockwise (also referred to as reverse rotation). These processes are realized by operating a software program for signal processing on the microcomputer 20.

図3に示すように、マイクロコンピュータ20は、原則として次の(1)〜(4)のいずれかの場合に、カウントアップする。すなわち、原則として、(1)A相の立ち上がりでB相が「L」(ロー)であるという条件を満たす場合、(2)A相の立ち下がりでB相が「H」(ハイ)であるという条件を満たす場合、(3)B相の立ち上がりでA相が「H」(ハイ)であるという条件を満たす場合、又は(4)B相の立ち下がりでA相が「L」(ロー)であるという条件を満たす場合、にカウントアップする。   As shown in FIG. 3, the microcomputer 20 counts up in any of the following cases (1) to (4) in principle. That is, in principle, (1) when the condition that the B phase is “L” (low) at the rising edge of the A phase, (2) the B phase is “H” (high) at the falling edge of the A phase. (3) When the condition that the A phase is “H” (high) at the rise of the B phase, or (4) The A phase is “L” (low) at the fall of the B phase. When the condition that is satisfied, it is counted up.

また、図4に示すように、マイクロコンピュータ20は、原則として次の(5)〜(8)のいずれかの場合に、カウントダウンする。すなわち、原則として、(5)B相の立ち上がりでA相が「L」(ロー)であるという条件を満たす場合、(6)B相の立ち下がりでA相が「H」(ハイ)であるという条件を満たす場合、(7)A相の立ち上がりでB相が「H」(ハイ)であるという条件を満たす場合、(8)A相の立ち下がりでB相が「L」(ロー)であるという条件を満たす場合、にカウントダウンする。   As shown in FIG. 4, the microcomputer 20 counts down in any of the following cases (5) to (8) in principle. That is, in principle, when the condition that (5) the A phase is “L” (low) at the rise of the B phase is satisfied, (6) the A phase is “H” (high) at the fall of the B phase. (7) When the condition that the B phase is “H” (high) at the rising edge of the A phase, (8) The B phase is “L” (low) at the falling edge of the A phase. If the condition that there is, it counts down.

ここにおいて、マイクロコンピュータ20は、上記(1)〜(8)のそれぞれの場合において、上記の原則的な条件(原則的条件とも称する)を満たすことに加えて、さらに、加重的な条件(加重的条件とも称する)をも満たすことを、カウントアップ又はカウントダウンのための条件とする。ここでの「加重的条件」は、2つの信号SA,SBのうちの一方の信号の状態変化時において他方の信号の安定状態が2回以上続いていることである。このような条件を用いることによって、異常状態に検出された信号を除外して、適切なカウント処理を行うことが可能になる。   Here, in each of the cases (1) to (8), the microcomputer 20 satisfies the above-described principle condition (also referred to as principle condition), and further adds a weighted condition (weighting). (Also referred to as a general condition) is a condition for counting up or counting down. Here, the “weighted condition” is that the stable state of the other signal continues two or more times when the state of one of the two signals SA and SB changes. By using such a condition, it is possible to perform an appropriate count process by excluding a signal detected in an abnormal state.

例えば、カウントアップに際しては、(1)A相の立ち上がりにおいて、B相が現在のサンプリング時点において「L」であり且つその直前のサンプリング時点においてもB相が「L」であることを条件として、カウントアップする(図3および図5参照)。また、(3)B相の立ち上がりにおいては、A相が現在のサンプリング時点において「H」であり且つその直前のサンプリング時点においてもA相が「H」であることを条件として、カウントアップする(図3および図6参照)。(2)、(4)の場合についても同様である。すなわち、(2)A相の立ち下がりにおいて、B相が現在のサンプリング時点において「H」であり且つその直前のサンプリング時点においてもB相が「H」であることを条件として、カウントアップする(図3参照)。また、(4)B相の立ち下がりにおいて、A相が現在のサンプリング時点において「L」であり且つその直前のサンプリング時点においてもA相が「L」であることを条件として、カウントアップする(図3参照)。   For example, when counting up, (1) at the rise of the A phase, on the condition that the B phase is “L” at the current sampling time and the B phase is “L” at the immediately preceding sampling time, Count up (see FIGS. 3 and 5). (3) At the rise of the B phase, the count is incremented on the condition that the A phase is “H” at the current sampling time and the A phase is “H” at the immediately preceding sampling time ( (See FIG. 3 and FIG. 6). The same applies to the cases (2) and (4). That is, (2) at the fall of the A phase, the count is incremented on the condition that the B phase is “H” at the current sampling time and the B phase is also “H” at the immediately preceding sampling time ( (See FIG. 3). (4) At the fall of the B phase, the count is incremented on the condition that the A phase is “L” at the current sampling time and the A phase is also “L” at the immediately preceding sampling time ( (See FIG. 3).

また、カウントダウンに際しては、(5)B相の立ち上がりにおいて、A相が現在のサンプリング時点において「L」であり且つその直前のサンプリング時点においてもA相が「L」であることを条件として、カウントダウンする(図4参照)。また、(7)A相の立ち上がりにおいては、B相が現在のサンプリング時点において「H」であり且つその直前のサンプリング時点においてもB相が「H」であることを条件として、カウントダウンする(図4参照)。(6)、(8)の場合についても同様である。   At the time of countdown, (5) at the rise of B phase, the countdown is based on the condition that A phase is “L” at the current sampling time and A phase is also “L” at the previous sampling time. (See FIG. 4). (7) At the rise of the A phase, the countdown is performed on the condition that the B phase is “H” at the current sampling time and the B phase is also “H” at the immediately preceding sampling time (see FIG. 4). The same applies to the cases (6) and (8).

そして、上記とは逆に、2つの信号SA,SBのうちの一方の信号の状態変化時において、他方の信号も状態変化している場合には、異常状態であると判定する。言い換えれば、A相の立ち上がり又は立ち下がりとB相の立ち上がり又は立ち下がりとが同時に検出された場合に、「異常」と判定する。   Contrary to the above, when the state of one of the two signals SA and SB changes, the other signal is also determined to be in an abnormal state. In other words, when the rise or fall of the A phase and the rise or fall of the B phase are detected at the same time, it is determined as “abnormal”.

具体的には、図7に示すように、(i)A相の立ち上がりにおいてB相も立ち上がる場合、(ii)A相の立ち下がりにおいてB相が立ち上がる場合、(iii)A相の立ち上がりにおいてB相が立ち下がる場合、(iv)A相の立ち下がりにおいてB相も立ち下がる場合、のいずれかの場合には異常と判定する。この異常判定処理は、異常判定部22によって行われる。   Specifically, as shown in FIG. 7, (i) when the B phase rises at the rise of the A phase, (ii) when the B phase rises at the fall of the A phase, (iii) B at the rise of the A phase When the phase falls, (iv) when the B phase also falls at the fall of the A phase, it is determined as abnormal. This abnormality determination process is performed by the abnormality determination unit 22.

上記の異常判断は、図7のような各類型(i)〜(iv)の状況は正常状態では生じ得ないものである、という性質を利用するものである。   The above abnormality determination utilizes the property that the situations of the respective types (i) to (iv) as shown in FIG. 7 cannot occur in the normal state.

図8は、異常状態の信号変化の一例を示す図である。図8は、上記(i)の場合に該当する例であり、時刻T1において、A相の立ち上がり(「L」→「H」)と、B相の立ち上がり(「L」→「H」)とが同時に生じている。この図8は、例えば、自動車のイグニッションキーのオン時において、エンコーダ10の回転軸が停止しているにも拘わらず、プルアップのための接続を介してマイクロコンピュータ20に異常信号(図8の時刻T1近傍の入力信号)が入力された場合に相当する。   FIG. 8 is a diagram illustrating an example of a signal change in an abnormal state. FIG. 8 shows an example corresponding to the above case (i). At time T1, the rise of the A phase (“L” → “H”) and the rise of the B phase (“L” → “H”) Are occurring at the same time. FIG. 8 shows, for example, when the ignition key of the automobile is turned on, an abnormal signal (in FIG. 8) is sent to the microcomputer 20 via the pull-up connection even though the rotary shaft of the encoder 10 is stopped. This corresponds to a case where an input signal in the vicinity of time T1 is input.

仮に、上記の加重的条件を考慮せず上記の原則的条件のみに基づいて判定する場合には、図8の時刻T1において、(7)A相の立ち上がりでB相が「H」(ハイ)であるとして、カウントダウンしてしまうことがある。しかしながら、実際にはこのB相の「H」は、異常信号に起因するものであり、カウントダウンするのは適切ではない。これに対して、上記の加重的条件をも考慮した場合には、マイクロコンピュータ20は、図8の時刻T1における状態を「異常」であるとして判定する。したがって、誤カウントを回避することができる。   If the determination is based on only the above-mentioned principle condition without considering the above-mentioned weighted condition, at time T1 in FIG. 8, (7) the B-phase is “H” (high) at the rise of the A-phase. As a result, it may count down. However, in reality, the “H” of the B phase is caused by an abnormal signal, and it is not appropriate to count down. On the other hand, when the above weighted condition is also taken into consideration, the microcomputer 20 determines that the state at time T1 in FIG. 8 is “abnormal”. Therefore, erroneous counting can be avoided.

そして、カウント部23は、エンコーダ10からの信号のうち、異常と判定された時点での信号を除外して、エンコーダ10のカウント処理を行う。   Then, the count unit 23 excludes signals from the encoder 10 at the time when it is determined to be abnormal, and performs the counting process of the encoder 10.

このように、上記の(1)〜(8)において、一方の信号の状態変化時に他方の信号が同一値で2回以上連続しているという加重的条件をも満たす場合に、カウントアップ又はカウントダウンが行われる。   As described above, in the above (1) to (8), when one signal is changed in state, when the weighted condition that the other signal is continuous at the same value twice or more is also satisfied, the count-up or count-down is performed. Is done.

この結果、マイクロコンピュータ20(異常判定部22)は、例えば自動車のイグニッションキーのオン時などにおける上記(i)に該当する信号を異常信号として判定できる。そして、マイクロコンピュータ20(カウント部23)は、当該異常信号を除外してエンコーダのカウント処理を行う。したがって、異常な入力信号に起因する誤カウントを防止することが可能である。また、その他の(ii)〜(iv)のいずれかの場合に該当するような異常入力信号に対しても、同様にその異常入力信号を除外して、エンコーダのカウント処理を正確に行うことができる。なお、上記の異常判定によれば、イグニッションキーのオン・オフ以外の原因による異常入力信号をも除外することが可能である。   As a result, the microcomputer 20 (abnormality determination unit 22) can determine, as an abnormal signal, a signal corresponding to the above (i) when, for example, the ignition key of the automobile is turned on. Then, the microcomputer 20 (counting unit 23) excludes the abnormal signal and performs the encoder counting process. Accordingly, it is possible to prevent erroneous counting due to an abnormal input signal. In addition, with respect to abnormal input signals that fall under any of the other cases (ii) to (iv), the abnormal input signals can be similarly excluded and the encoder counting process can be accurately performed. it can. According to the above abnormality determination, it is possible to exclude an abnormal input signal caused by a cause other than the ignition key being turned on / off.

図9は、上記の処理をタイマー割り込みを用いて実現する際のフローチャートである。   FIG. 9 is a flowchart when the above processing is realized by using timer interruption.

図9に示すように、このタイマー割り込み処理は、微小時間間隔Δt(例えば1ミリ秒)で繰り返し呼び出される処理である。1回の呼出時において、このタイマー割り込み処理は、複数のステップSP1〜SP4を実行する。   As shown in FIG. 9, the timer interruption process is a process that is repeatedly called at a minute time interval Δt (for example, 1 millisecond). At the time of one call, this timer interruption process executes a plurality of steps SP1 to SP4.

まず、ステップSP1において、A相の状態(レベル値)および状態変化(レベル変化)を検出する。具体的には、A相について、現在のサンプリング時点でのレベル値と直前のサンプリング時点でのレベル値とに応じて生成される4つの組合せの何れに該当するかを判定して、その判定結果をA相のステータス変数ZAに格納する。   First, in step SP1, the state (level value) and state change (level change) of the A phase are detected. Specifically, for the A phase, it is determined which of the four combinations generated according to the level value at the current sampling time point and the level value at the previous sampling time point, and the determination result Is stored in the A phase status variable ZA.

より詳細には、図10(a)に示すように、現在のサンプリング時点でのレベル値が「L」であり且つ直前のサンプリング時点でのレベル値が「H」の場合(すなわち、H→Lの場合)にステータス変数ZAの値として「0」を割り付ける。これは「立ち下がり」に該当する。   More specifically, as shown in FIG. 10A, when the level value at the current sampling time is “L” and the level value at the previous sampling time is “H” (that is, H → L ) Is assigned as the value of the status variable ZA. This corresponds to “falling”.

また、現在のサンプリング時点でのレベル値が「L」であり且つ直前のサンプリング時点でのレベル値も「L」の場合(すなわち、L→Lの場合)にステータス変数ZAの値として「1」を割り付ける。これは「安定状態」であると表現できる。   Further, when the level value at the current sampling time is “L” and the level value at the previous sampling time is also “L” (ie, L → L), the value of the status variable ZA is “1”. Is assigned. This can be expressed as a “stable state”.

さらに、現在のサンプリング時点でのレベル値が「H」であり且つ直前のサンプリング時点でのレベル値も「H」の場合(すなわち、H→Hの場合)にステータス変数ZAの値として「2」を割り付ける。これも「安定状態」であると表現できる。   Further, when the level value at the current sampling time is “H” and the level value at the previous sampling time is also “H” (that is, when H → H), the value of the status variable ZA is “2”. Is assigned. This can also be expressed as a “stable state”.

そして、現在のサンプリング時点でのレベル値が「H」であり且つ直前のサンプリング時点でのレベル値が「L」の場合(すなわち、L→Hの場合)にステータス変数ZAの値として「3」を割り付ける。これは「立ち上がり」に該当する。   Then, if the level value at the current sampling time is “H” and the level value at the previous sampling time is “L” (ie, L → H), the value of the status variable ZA is “3”. Is assigned. This corresponds to “rise”.

図11は、ステップSP1の動作をさらに詳細に示すフローチャートである。   FIG. 11 is a flowchart showing the operation of step SP1 in more detail.

図11に示すように、A相の現時点でのレベル値が直前のサンプリング時点でのレベル値と同一であることが判定(ステップSP11)されると、ステップSP12に進む。そして、A相の現時点でのレベル値が「H」であればA相のステータス変数ZAに「2」を格納し(ステップSP13)、A相の現時点でのレベル値が「L」であればA相のステータス変数ZAに「1」を格納する(ステップSP14)。   As shown in FIG. 11, when it is determined that the level value at the current time of the A phase is the same as the level value at the previous sampling time (step SP11), the process proceeds to step SP12. If the current level value of the A phase is “H”, “2” is stored in the A phase status variable ZA (step SP13), and if the current level value of the A phase is “L”. “1” is stored in the status variable ZA of the A phase (step SP14).

また、A相の現時点でのレベル値が直前のサンプリング時点でのレベル値と同一でないことが判定(ステップSP11)されると、ステップSP15に進む。そして、A相のレベル値が「H」から「L」に変化していればA相のステータス変数ZAに「0」を格納し(ステップSP16)、A相のレベル値が「L」から「H」に変化していればA相のステータス変数ZAに「3」を格納する(ステップSP17)。   If it is determined that the current level value of the A phase is not the same as the level value at the previous sampling time (step SP11), the process proceeds to step SP15. If the level value of the A phase changes from “H” to “L”, “0” is stored in the status variable ZA of the A phase (step SP16), and the level value of the A phase changes from “L” to “L”. If it has changed to “H”, “3” is stored in the status variable ZA of the A phase (step SP17).

同様に、ステップSP2(図9)において、B相の状態(レベル値)および状態変化(レベル変化)を検出する。具体的には、B相について、上記と同様に、現在のサンプリング時点でのレベル値と直前のサンプリング時点でのレベル値とに応じて生成される4つの組合せの何れに該当するかを判定し、図10(b)に示すようにB相のステータス変数ZBの値を決定する。   Similarly, in step SP2 (FIG. 9), the B phase state (level value) and state change (level change) are detected. Specifically, for the B phase, as described above, it is determined which of the four combinations generated according to the level value at the current sampling time point and the level value at the immediately preceding sampling time point is applicable. As shown in FIG. 10B, the value of the B phase status variable ZB is determined.

そして、ステップSP3において、A相のステータス変数ZAとB相のステータス変数ZBとに基づいて、異常状態であるか否かを判定する。具体的には、A相のステータス変数ZAの値が「0」あるいは「3」であり、且つ、B相のステータス変数ZBの値が「0」あるいは「3」である場合に異常であると判定される。すなわち、(ZA,ZB)=(3,3)、(0,3)、(3,0)、(0,0)の場合には異常と判定される。そして、これらの場合には、ステップSP4のカウント処理を行わずにこの割り込み処理を終了する。一方それ以外の場合には、正常であると判定され、ステップSP4に進みカウント処理が続行される。   In step SP3, it is determined based on the A phase status variable ZA and the B phase status variable ZB whether the state is abnormal. Specifically, it is abnormal when the value of the status variable ZA of the A phase is “0” or “3” and the value of the status variable ZB of the B phase is “0” or “3”. Determined. That is, when (ZA, ZB) = (3, 3), (0, 3), (3, 0), (0, 0), it is determined as abnormal. In these cases, the interrupt process is terminated without performing the count process in step SP4. On the other hand, in other cases, it is determined to be normal, and the process proceeds to step SP4 and the count process is continued.

図12は、ステップSP4の詳細動作を示すフローチャートである。   FIG. 12 is a flowchart showing the detailed operation of step SP4.

図12に示すように、まずステップSP40(ステップSP41〜SP45、SP51〜SP55)において、A相の状態変化時のカウント処理が行われる。より詳細には、ステップSP41〜SP45においてA相の立ち上がり時におけるカウント処理が行われ、ステップSP51〜SP55においてA相の立ち下がり時におけるカウント処理が行われる。その後、同様に、B相の状態変化時のカウント処理(ステップSP60)が行われる。   As shown in FIG. 12, first, in step SP40 (steps SP41 to SP45, SP51 to SP55), a count process at the time of the state change of the A phase is performed. More specifically, the counting process at the time of rising of the A phase is performed in steps SP41 to SP45, and the counting process at the falling of the A phase is performed in steps SP51 to SP55. Thereafter, similarly, a count process (step SP60) when the state of the B phase is changed is performed.

まず、ステップSP41においてA相の立ち上がりであることが判定されると、ステップSP42に進む。   First, when it is determined in step SP41 that the phase A is rising, the process proceeds to step SP42.

そして、現在のサンプリング時点と直前サンプリング時点とにおいて、B相のレベル値がいずれも同一の「L」であると判定(ステップSP42)される場合には、カウント変数CTをインクリメントする(ステップSP43)。これは、上記(1)の場合に相当する。   If it is determined that the B phase level value is the same “L” at both the current sampling time and the previous sampling time (step SP42), the count variable CT is incremented (step SP43). . This corresponds to the case of (1) above.

一方、現在のサンプリング時点と直前サンプリング時点とにおいて、B相のレベル値がいずれも同一の「H」であると判定(ステップSP44)される場合には、カウント変数CTをデクリメントする(ステップSP45)。これは、上記(7)の場合に相当する。   On the other hand, if it is determined that the B phase level value is the same “H” at both the current sampling time and the immediately preceding sampling time (step SP44), the count variable CT is decremented (step SP45). . This corresponds to the case of (7) above.

また、ステップSP51においてA相の立ち下がりであることが判定されると、ステップSP52に進む。   If it is determined in step SP51 that the A phase has fallen, the process proceeds to step SP52.

そして、現在のサンプリング時点と直前サンプリング時点とにおいて、B相のレベル値がいずれも同一の「L」であると判定(ステップSP52)される場合には、カウント変数CTをデクリメントする(ステップSP53)。これは、上記(8)の場合に相当する。   When it is determined that the B phase level value is the same “L” at both the current sampling time and the immediately preceding sampling time (step SP52), the count variable CT is decremented (step SP53). . This corresponds to the case of (8) above.

一方、現在のサンプリング時点と直前サンプリング時点とにおいて、B相のレベル値がいずれも同一の「H」であると判定(ステップSP54)される場合には、カウント変数CTをインクリメントする(ステップSP55)。これは、上記(2)の場合に相当する。   On the other hand, if it is determined that the B phase level value is the same “H” at both the current sampling time and the immediately preceding sampling time (step SP54), the count variable CT is incremented (step SP55). . This corresponds to the case of (2) above.

以上のようにしてA相の状態変化時のカウント処理が行われる。   As described above, the count process when the state of the A phase is changed is performed.

その後、同様にして、B相の状態変化時のカウント処理(ステップSP60)が行われる。これによって、ステップSP4の処理が完了する。   Thereafter, similarly, a count process (step SP60) when the state of the B phase is changed is performed. Thereby, the process of step SP4 is completed.

なお、ステップSP4のカウント処理は、上記のような処理に限定されず、例えばステータス変数に基づいてカウント処理を行うようにしてもよい。   In addition, the count process of step SP4 is not limited to the above process, For example, you may make it perform a count process based on a status variable.

具体的には、ステップSP4の処理において、上記のステータス変数ZA,ZBを用いて、A相とB相との関係を判定して、上記(1)〜(4)に該当する場合にはカウントアップ処理を行い、上記(5)〜(8)に該当する場合にはカウントダウン処理を行えばよい。例えば、A相のステータス変数ZAの値が「3」であり且つB相のステータス変数ZBの値が「1」である場合には、上記(1)に該当するとして、カウント変数CTの値を1つインクリメントする。また、A相のステータス変数ZAの値が「3」であり且つB相のステータス変数ZBの値が「2」である場合には、上記(7)に該当するとして、カウント変数CTの値を1つデクリメントする。その他の場合についても、同様に、ステータス変数ZA,ZBの組合せに応じてカウント変数CTを増減する。なお、A相およびB相のステータス変数ZA,ZBがいずれも安定状態を表す値(「1」又は「2」)である場合には、カウントアップもカウントダウンもせずにカウント変数CTの値をそのまま維持すればよい。   Specifically, in the process of step SP4, the status variable ZA, ZB is used to determine the relationship between the A phase and the B phase, and when the above (1) to (4) are satisfied, the count is performed. An up process is performed, and when the above (5) to (8) are satisfied, a count down process may be performed. For example, if the value of the status variable ZA for the A phase is “3” and the value of the status variable ZB for the B phase is “1”, the value of the count variable CT is determined as corresponding to the above (1). Increment by one. Further, when the value of the status variable ZA of the A phase is “3” and the value of the status variable ZB of the B phase is “2”, the value of the count variable CT is determined as corresponding to the above (7). Decrement by one. Similarly, in other cases, the count variable CT is increased or decreased according to the combination of the status variables ZA and ZB. When the status variables ZA and ZB of the A phase and the B phase are both values indicating a stable state (“1” or “2”), the value of the count variable CT is kept as it is without counting up or counting down. Just keep it.

以上のようなステップSP1〜SP4を含むタイマー割り込み処理が、所定時間間隔Δtで繰り返し実行される。   The timer interrupt process including steps SP1 to SP4 as described above is repeatedly executed at a predetermined time interval Δt.

そして、マイクロコンピュータ20は、カウント変数CTの値に基づいて、ロータリエンコーダ式のスイッチの回転量を検出し、その回転量に応じてエアコンディショナーを制御する。   The microcomputer 20 detects the rotation amount of the rotary encoder type switch based on the value of the count variable CT, and controls the air conditioner according to the rotation amount.

<C.変形例>
以上、この発明の実施の形態について説明したが、この発明は上記説明した内容のものに限定されるものではない。
<C. Modification>
Although the embodiments of the present invention have been described above, the present invention is not limited to the contents described above.

たとえば、上記実施形態においては、回転スイッチの回転量を検出する場合について説明したが、これに限定されない。様々な物体の回転量等を検出するエンコーダ信号処理システムにも適用することができる。   For example, in the above-described embodiment, the case where the rotation amount of the rotary switch is detected has been described. However, the present invention is not limited to this. The present invention can also be applied to an encoder signal processing system that detects the amount of rotation of various objects.

また、上記実施形態においては、本発明を2相ロータリエンコーダに適用した場合について説明しているが、これに限定されず、2相リニアエンコーダに適用することもできる。   Moreover, although the case where the present invention is applied to a two-phase rotary encoder has been described in the above embodiment, the present invention is not limited to this and can also be applied to a two-phase linear encoder.

エンコーダ信号処理システムの概略構成を示す図である。It is a figure which shows schematic structure of an encoder signal processing system. エンコーダの概略構成を示す図である。It is a figure which shows schematic structure of an encoder. 右回転時のカウント処理を示す図である。It is a figure which shows the count process at the time of right rotation. 左回転時のカウント処理を示す図である。It is a figure which shows the count process at the time of left rotation. 正常時のカウント処理を示す図である。It is a figure which shows the count process at the time of normal. 正常時の別のカウント処理を示す図である。It is a figure which shows another count process at the time of normal. 異常判定の類型を示す図である。It is a figure which shows the type of abnormality determination. 異常時のカウント処理を示す図である。It is a figure which shows the count process at the time of abnormality. 割り込みタイマーによるカウント処理の一例を示す図である。It is a figure which shows an example of the count process by an interruption timer. ステータス変数の値を示す図である。It is a figure which shows the value of a status variable. ステップSP1の動作をさらに詳細に示すフローチャートである。It is a flowchart which shows the operation | movement of step SP1 in detail. ステップSP4の詳細動作を示すフローチャートである。It is a flowchart which shows detailed operation | movement of step SP4.

符号の説明Explanation of symbols

1 エンコーダ信号処理システム
10 エンコーダ
11 発光素子
12 受光素子
20 マイクロコンピュータ
DK 円盤
SL スリット
Δt サンプリング時間間隔
DESCRIPTION OF SYMBOLS 1 Encoder signal processing system 10 Encoder 11 Light emitting element 12 Light receiving element 20 Microcomputer DK Disk SL Slit Δt Sampling time interval

Claims (1)

2相エンコーダからのA相およびB相の2つの出力信号を入力する入力手段と、
A相の立ち上がり又は立ち下がりとB相の立ち上がり又は立ち下がりとが同時に検出された場合に、異常と判定する異常判定手段と、
前記2相エンコーダからの出力信号のうち、前記異常と判定された時点での信号を除外して、前記2相エンコーダのカウント処理を行うカウント手段と、
を備えることを特徴とするエンコーダ信号処理システム。
Input means for inputting two output signals of phase A and phase B from the two-phase encoder;
An abnormality determination means for determining an abnormality when the rising or falling of the A phase and the rising or falling of the B phase are detected simultaneously;
Counting means for performing counting processing of the two-phase encoder by excluding signals from the output signals from the two-phase encoder at the time when the abnormality is determined;
An encoder signal processing system comprising:
JP2004166816A 2004-06-04 2004-06-04 Encoder signal processing system Pending JP2005345337A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004166816A JP2005345337A (en) 2004-06-04 2004-06-04 Encoder signal processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004166816A JP2005345337A (en) 2004-06-04 2004-06-04 Encoder signal processing system

Publications (1)

Publication Number Publication Date
JP2005345337A true JP2005345337A (en) 2005-12-15

Family

ID=35497856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004166816A Pending JP2005345337A (en) 2004-06-04 2004-06-04 Encoder signal processing system

Country Status (1)

Country Link
JP (1) JP2005345337A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011107079A (en) * 2009-11-20 2011-06-02 Nsk Ltd Physical quantity measuring device of rolling bearing unit

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4854861A (en) * 1971-11-10 1973-08-01
JPS61286759A (en) * 1985-06-13 1986-12-17 Nippon Denso Co Ltd Analogue indicator
JPS6280514A (en) * 1985-10-03 1987-04-14 Tsudakoma Ind Co Ltd Pulse counting device
JPH02124421A (en) * 1988-07-06 1990-05-11 Mitsubishi Kasei Corp Position measuring equipment
JPH04324367A (en) * 1991-04-24 1992-11-13 Toko Inc Pulse train conversion circuit for rotary encoder
JPH05223594A (en) * 1991-03-26 1993-08-31 Olympus Optical Co Ltd Transfer information detector using encoder
JPH05306941A (en) * 1992-04-30 1993-11-19 Copal Co Ltd Assembling method for encoder for setting
JPH0886798A (en) * 1994-09-16 1996-04-02 Daihatsu Diesel Mfg Co Ltd Method for detecting rotation speed
JP2000283792A (en) * 1999-03-30 2000-10-13 Sankyo Seiki Mfg Co Ltd Signal error detector for encoder
JP2005017000A (en) * 2003-06-24 2005-01-20 Nikon Corp Encoder

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4854861A (en) * 1971-11-10 1973-08-01
JPS61286759A (en) * 1985-06-13 1986-12-17 Nippon Denso Co Ltd Analogue indicator
JPS6280514A (en) * 1985-10-03 1987-04-14 Tsudakoma Ind Co Ltd Pulse counting device
JPH02124421A (en) * 1988-07-06 1990-05-11 Mitsubishi Kasei Corp Position measuring equipment
JPH05223594A (en) * 1991-03-26 1993-08-31 Olympus Optical Co Ltd Transfer information detector using encoder
JPH04324367A (en) * 1991-04-24 1992-11-13 Toko Inc Pulse train conversion circuit for rotary encoder
JPH05306941A (en) * 1992-04-30 1993-11-19 Copal Co Ltd Assembling method for encoder for setting
JPH0886798A (en) * 1994-09-16 1996-04-02 Daihatsu Diesel Mfg Co Ltd Method for detecting rotation speed
JP2000283792A (en) * 1999-03-30 2000-10-13 Sankyo Seiki Mfg Co Ltd Signal error detector for encoder
JP2005017000A (en) * 2003-06-24 2005-01-20 Nikon Corp Encoder

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011107079A (en) * 2009-11-20 2011-06-02 Nsk Ltd Physical quantity measuring device of rolling bearing unit

Similar Documents

Publication Publication Date Title
US7365530B2 (en) Method and apparatus for vibration detection
US9416868B2 (en) Shift-by-wire controller
JP2005351849A (en) Rotational angle detecting device and rotational angle detection method
US7876092B2 (en) Multiple-rotation absolute encoder
CN107856740B (en) Method and system for calculating steering angle of steering wheel
CN112682504B (en) Gear position identification method, device and system and automobile
JP2005345337A (en) Encoder signal processing system
EP3379205A1 (en) Motor control system, control method, encoder, and motor controller
US12068712B2 (en) Detection device, control device, and control method
US20100101040A1 (en) Windshield wiper control unit and windshield wiper control method
JP2011131676A (en) Motor device and wiper apparatus equipped with the same
JP2004053444A (en) Steering angle sensor
JP2006234504A (en) Rotation detector
JPH03120419A (en) Method for reducing power consumption of steering angle sensor for vehicle
JP2007062467A (en) Steering angle abnormality diagnostic device
KR100383994B1 (en) A error detecting method of incremental encoder
WO2022250022A1 (en) Rotation detection device, rotation detection method, and rotation detection program
WO2022259969A1 (en) Rotation detection device, rotation detection method, and rotation detection program
JP6976371B2 (en) Rotation speed detector
CN115683172B (en) Multi-turn counting method of encoder, encoder and operation control device
JP2006153802A (en) Noncontact-type angle detector
JP7192247B2 (en) Position detector
JP4419225B2 (en) Rotary encoder
JP2008256529A (en) Signal processing circuit
JPH11118522A (en) Programmable cam-operated switch

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070523

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091023

A131 Notification of reasons for refusal

Effective date: 20091124

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20100120

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100216

A521 Written amendment

Effective date: 20100414

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Written amendment

Effective date: 20101222

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Effective date: 20111004

Free format text: JAPANESE INTERMEDIATE CODE: A02