JP2005341212A - Modulator - Google Patents

Modulator Download PDF

Info

Publication number
JP2005341212A
JP2005341212A JP2004157357A JP2004157357A JP2005341212A JP 2005341212 A JP2005341212 A JP 2005341212A JP 2004157357 A JP2004157357 A JP 2004157357A JP 2004157357 A JP2004157357 A JP 2004157357A JP 2005341212 A JP2005341212 A JP 2005341212A
Authority
JP
Japan
Prior art keywords
modulation
signal
unit
theoretical value
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004157357A
Other languages
Japanese (ja)
Inventor
Daiken Saiga
大賢 斉賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2004157357A priority Critical patent/JP2005341212A/en
Publication of JP2005341212A publication Critical patent/JP2005341212A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a modulator capable of performing modulation precisely. <P>SOLUTION: The modulator provided with a variable vibrator for varying and outputting the amplitude of a modulation signal and a modulation part for modulating a clock signal with the modulation signal outputted from the variable modulator divides the frequency of a modulated signal outputted from the modulation part and adjusts the output level of the variable modulator based on the level of the carrier component of the modulated signal and the level ratio of a side band component. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、例えばジッタ発生装置に用いられ、高精度で変調が行なえる変調装置に関する。   The present invention relates to a modulation apparatus that is used in, for example, a jitter generation apparatus and can perform modulation with high accuracy.

デジタル信号を扱う各種の回路や装置では、入力される信号にジッタがあると正常に動作しない場合がある。このため回路や装置が正常に動作できる最大のジッタ量(ジッタ耐力)をあらかじめ測定しておく必要がある。   Various circuits and devices that handle digital signals may not operate normally if there is jitter in the input signal. For this reason, it is necessary to measure in advance the maximum amount of jitter (jitter tolerance) that allows the circuit or device to operate normally.

そこで、ジッタ発生装置により、位相変調されたクロック信号を出力してジッタ量の測定を行なっていた。このジッタ発生装置の校正のため、外部スペクトラムアナライザを用いて変調指数(変調度)を校正していた。また、変調指数を自動的に補正する特許文献1の様なジッタ発生装置もある。   Therefore, a jitter generator measures the amount of jitter by outputting a phase-modulated clock signal. In order to calibrate the jitter generator, the modulation index (modulation degree) is calibrated using an external spectrum analyzer. There is also a jitter generator as in Patent Document 1 that automatically corrects the modulation index.

特開平10−132904号公報JP-A-10-132904

これらの従来技術のうち、先ず外部スペクトラムアナライザを用いた従来のジッタ発生装置について図4を用いて説明する。   Of these prior arts, a conventional jitter generator using an external spectrum analyzer will be described first with reference to FIG.

図4において、ジッタ発生装置10は、変調信号発生器11、可変振幅器12、変調部13により構成され、図示しない信号発生装置から出力されるクロック信号100を位相変調するものである。   In FIG. 4, the jitter generation device 10 includes a modulation signal generator 11, a variable amplitude device 12, and a modulation unit 13, and phase-modulates a clock signal 100 output from a signal generation device (not shown).

変調信号発生器11は、変調信号101を出力する。可変振幅器12は、変調信号発生器11の変調信号101が入力される。変調部13は、クロック信号100が入力され、このクロック信号100を変調信号101で変調する。外部スペクトラムアナライザ20は、ジッタ発生装置10からの被変調信号102の波形を観測する。   The modulation signal generator 11 outputs a modulation signal 101. The variable amplitude unit 12 receives the modulation signal 101 of the modulation signal generator 11. The modulation unit 13 receives the clock signal 100 and modulates the clock signal 100 with the modulation signal 101. The external spectrum analyzer 20 observes the waveform of the modulated signal 102 from the jitter generator 10.

次に、このようなジッタ発生装置10の動作を説明する。変調信号発生器11は、変調信号101を発生し、可変振幅器12に出力する。この変調信号101は、図示しない変調指数設定器によって可変振幅器12が可変されることにより振幅が変化し、変調部13に入力される。変調部13は、クロック信号100を可変振幅器12を介して入力された変調信号101で変調して、被変調信号102を出力する。   Next, the operation of such a jitter generator 10 will be described. The modulation signal generator 11 generates a modulation signal 101 and outputs it to the variable amplitude unit 12. The amplitude of the modulation signal 101 is changed when the variable amplitude unit 12 is changed by a modulation index setting unit (not shown), and is input to the modulation unit 13. The modulation unit 13 modulates the clock signal 100 with the modulation signal 101 input via the variable amplitude unit 12 and outputs a modulated signal 102.

この被変調信号102は、図示しない被測定回路に入力される。この際に、被測定回路でエラーが発生しなければ、ジッタ耐力の範囲内であると判断される。そして、ユーザは、変調指数設定器を調整して次に試験すべき変調指数に変更する。このように、変調指数設定器によって変調指数を徐々に増加させ、被測定回路にエラーが生じたら、そのときの変調指数を求めることによりジッタ耐力を測定する。   The modulated signal 102 is input to a circuit to be measured (not shown). At this time, if no error occurs in the circuit under test, it is determined that it is within the jitter tolerance range. The user then adjusts the modulation index setter to change to the next modulation index to be tested. In this way, when the modulation index is gradually increased by the modulation index setting unit and an error occurs in the circuit under measurement, the jitter tolerance is measured by obtaining the modulation index at that time.

次に、自動校正機能を有する従来のジッタ発生装置について図5を用いて説明する。
図5において、ジッタ発生装置30は、変調信号発生器31、可変振幅器32、変調部33、バンドパスフィルタ34、レベル検出器35、A/D変換器36、極小検出部37、変調指数設定部38、メモリ38aにより構成され、クロック信号103を位相変調する。
Next, a conventional jitter generator having an automatic calibration function will be described with reference to FIG.
In FIG. 5, a jitter generator 30 includes a modulation signal generator 31, a variable amplitude unit 32, a modulation unit 33, a band pass filter 34, a level detector 35, an A / D converter 36, a minimum detection unit 37, and a modulation index setting. And a phase modulation of the clock signal 103.

変調信号発生器31は、変調信号104を出力する。可変振幅器32は、変調信号発生器31の変調信号104が入力され、この信号の振幅を可変する。変調部33は、可変振幅器32の出力によりクロック信号103を変調し、被変調信号105を出力する。   The modulation signal generator 31 outputs a modulation signal 104. The variable amplitude unit 32 receives the modulation signal 104 of the modulation signal generator 31 and varies the amplitude of this signal. The modulation unit 33 modulates the clock signal 103 by the output of the variable amplitude unit 32 and outputs a modulated signal 105.

バンドパスフィルタ34は、被変調信号105のうちキャリア成分(変調前のクロック信号103の周波数)だけを抽出する。レベル検出器35は、このバンドパスフィルタ34によって抽出されたキャリア成分の信号レベルを検出する。A/D変換器36は、レベル検出器35から出力されたアナログ信号をデジタル信号に変換する。   The band pass filter 34 extracts only the carrier component (frequency of the clock signal 103 before modulation) from the modulated signal 105. The level detector 35 detects the signal level of the carrier component extracted by the band pass filter 34. The A / D converter 36 converts the analog signal output from the level detector 35 into a digital signal.

極小検知部37は、A/D変換器37から出力されたデジタル信号を基に、キャリア成分が極小となったこと、すなわちキャリアヌル点を検知する。変調指数設定部38は、可変振幅器32を調整して変調指数を設定する。メモリ38aは、被変調信号105の現状のレベルを逐次格納する。   Based on the digital signal output from the A / D converter 37, the minimum detection unit 37 detects that the carrier component has become minimum, that is, a carrier null point. The modulation index setting unit 38 sets the modulation index by adjusting the variable amplitude device 32. The memory 38a sequentially stores the current level of the modulated signal 105.

次に、このようなジッタ発生装置30の校正動作を説明する。先ずは、可変振幅器32の減衰変数Kを最大とし、無変調状態とする。ここで減衰変数Kは、校正に求められる精度に応じて決定される。   Next, the calibration operation of such a jitter generator 30 will be described. First, the attenuation variable K of the variable amplitude device 32 is maximized to be in an unmodulated state. Here, the attenuation variable K is determined according to the accuracy required for calibration.

変調信号発生器31から出力された変調信号104は、可変振幅器32で変調指数が増大するように振幅が調整され、変調部33に入力される。変調部33は、クロック信号103をこの変調信号104で変調し、バンドパスフィルタ34及び被測定回路に出力する。   The amplitude of the modulation signal 104 output from the modulation signal generator 31 is adjusted by the variable amplitude unit 32 so that the modulation index increases, and is input to the modulation unit 33. The modulator 33 modulates the clock signal 103 with the modulated signal 104 and outputs the modulated signal to the bandpass filter 34 and the circuit under measurement.

バンドパスフィルタ34において、被変調信号105のうちキャリア成分のみが抽出される。レベル検出器35でキャリア成分のレベルが検知され、A/D変換器36でデジタル信号に変換される。そして、このデジタル信号は、極小検知部37を介して変調指数設定部38に入力される。   In the band pass filter 34, only the carrier component is extracted from the modulated signal 105. The level detector 35 detects the level of the carrier component, and the A / D converter 36 converts it to a digital signal. The digital signal is input to the modulation index setting unit 38 via the minimum detection unit 37.

変調指数設定部38は、極小検知部37から出力された信号を取り込み、極小検知部37で20番目のキャリアヌル点が検出されるまで可変振幅器32の減衰変数Kをインクリメントする。また、変調指数設定部38は、最初のキャリアヌル点及び20番目に得られたキャリアヌル点の変調指数Z1、Z2をメモリ38aに格納する。   The modulation index setting unit 38 takes in the signal output from the minimum detection unit 37 and increments the attenuation variable K of the variable amplitude device 32 until the minimum detection unit 37 detects the 20th carrier null point. Further, the modulation index setting unit 38 stores the modulation indices Z1 and Z2 of the first carrier null point and the 20th obtained carrier null point in the memory 38a.

変調指数設定部38は、変調指数Z1、Z2の値及びメモリ38aに予め格納されたキャリアヌル点における変調指数の理論値に基づいて補正データを求める。具体的な補正データを求める手順については、特許文献1に記載された発明と同様なので説明を省略する。   The modulation index setting unit 38 obtains correction data based on the values of the modulation indices Z1 and Z2 and the theoretical value of the modulation index at the carrier null point stored in advance in the memory 38a. Since the procedure for obtaining specific correction data is the same as that of the invention described in Patent Document 1, description thereof will be omitted.

一方、ジッタ発生装置30の通常動作では、このようにして求められた校正データを用いて変調指数設定部38が変調指数を設定する。この際に、被測定回路でエラーが発生しなければ、ジッタ体力の範囲内であると判断される。そして、ユーザは、変調指数設定器を調整して次に試験すべき変調指数に変更する。このように、変調指数設定器によって変調指数を徐々に増加して、被測定回路にエラーが生じたら、そのときの変調指数を求めることによりジッタ耐力を測定する。   On the other hand, in the normal operation of the jitter generator 30, the modulation index setting unit 38 sets the modulation index using the calibration data obtained in this way. At this time, if an error does not occur in the circuit under test, it is determined that the jitter is within the physical strength range. The user then adjusts the modulation index setter to change to the next modulation index to be tested. As described above, when the modulation index is gradually increased by the modulation index setting unit and an error occurs in the circuit under measurement, the jitter tolerance is measured by obtaining the modulation index at that time.

ところで、このような測定を精度よく行なうためには、ジッタ発生装置10、30から実際に出力される被変調信号102、105の変調指数と理論上の変調指数とが高い精度で一致している必要がある。   By the way, in order to perform such measurement with high accuracy, the modulation index of the modulated signals 102 and 105 actually output from the jitter generators 10 and 30 and the theoretical modulation index coincide with each other with high accuracy. There is a need.

ところが、被変調信号102、105は温度等の環境変化および経時変化等により変動を受けやすく、両者の変調指数に差がでてくる。このため、自動校正機能を有しない従来のジッタ発生装置10では、図4に示す様に、ジッタ発生装置10の出力を外部スペクトラムアナライザ21に接続するとともに、図6に示すベッセル関数曲線を利用してジッタ発生装置10の校正作業を行なっていた。   However, the modulated signals 102 and 105 are susceptible to fluctuations due to environmental changes such as temperature and changes with time, and a difference occurs in the modulation index between them. For this reason, in the conventional jitter generator 10 having no automatic calibration function, as shown in FIG. 4, the output of the jitter generator 10 is connected to the external spectrum analyzer 21 and the Bessel function curve shown in FIG. 6 is used. The jitter generator 10 has been calibrated.

すなわち、ジッタ発生装置10の変調指数を手動でゼロから徐々に増加させてゆき、スペクトラムアナライザ20の画面に表示されるスペクトラムのうちのキャリアヌル点(キャリア成分のレベルが極小となる値)になったときのジッタ発生装置10の変調指数設定器の値が図6のベッセル関数曲線がゼロ(M1〜M6)になる変調指数と一致するように校正していた。   That is, the modulation index of the jitter generating apparatus 10 is gradually increased manually from zero to become a carrier null point (a value at which the level of the carrier component is minimized) in the spectrum displayed on the screen of the spectrum analyzer 20. At this time, the value of the modulation index setting unit of the jitter generator 10 is calibrated so as to coincide with the modulation index at which the Bessel function curve in FIG. 6 becomes zero (M1 to M6).

しかしながら、上記のような校正方法では、スペクトラムアナライザが必要となり、その接続作業や操作が煩雑となるという問題点がある。   However, the calibration method as described above requires a spectrum analyzer, and there is a problem that the connection work and operation become complicated.

一方、図5に示すジッタ発生装置30に示される変調装置は、自動的に変調指数の表示を補正するためスペクトラムアナライザの接続作業や操作は不要となるが、キャリアヌル点でしか校正できない点においてはスペクトラムアナライザを使用する方法と変りがないので、高い精度で変調することができないという問題点がある。   On the other hand, the modulation device shown in the jitter generation device 30 shown in FIG. 5 automatically corrects the modulation index display, so that connection work and operation of the spectrum analyzer are not required, but it can be calibrated only at the carrier null point. Since there is no difference from the method of using a spectrum analyzer, there is a problem that it cannot be modulated with high accuracy.

本発明は、この問題に着目したものであり、その目的は、高い精度で変調が行なえる変調装置を提供することである。   The present invention focuses on this problem, and an object of the present invention is to provide a modulation device that can perform modulation with high accuracy.

このような課題を達成するために、本発明のうち請求項1記載の発明は、変調信号の振幅を可変して出力する可変振幅器と、前記可変振幅器から出力された変調信号によってクロック信号を変調する変調部とを備えた変調装置において、
前記変調部から出力された被変調信号を分周し、この被変調信号のキャリア成分のレベルと側帯波成分のレベル比に基づいて前記可変振幅器の出力レベルを調整する。
In order to achieve such a problem, the invention according to claim 1 of the present invention is characterized in that a variable amplitude device for varying the amplitude of a modulation signal and outputting a clock signal by the modulation signal outputted from the variable amplitude device. In a modulation device comprising a modulation unit that modulates
The modulated signal output from the modulating section is divided, and the output level of the variable amplitude device is adjusted based on the ratio of the carrier component level and the sideband component of the modulated signal.

請求項2記載の発明は、
変調信号の振幅を可変して出力する可変振幅器と、前記可変振幅器から出力された変調信号によってクロック信号を変調する変調部とを備えた変調装置において、
前記変調部から出力された被変調信号をデジタル信号に変換するA/D変換器と、
前記A/D変換器から出力された被変調信号のキャリア成分と第1側帯波成分のレベル比を求める演算部と、
前記被変調信号のキャリア成分のレベルと第1側帯波成分のレベル比と変調指数とのベッセル関数における理論値を記憶するメモリと、
前記演算部のレベル比を前記メモリの理論値と比較し、前記理論値と一致させるように前記可変振幅器の出力レベルを調整する制御部と
を備える。
The invention according to claim 2
In a modulation apparatus comprising: a variable amplitude device that varies and outputs an amplitude of a modulation signal; and a modulation unit that modulates a clock signal with the modulation signal output from the variable amplitude device.
An A / D converter that converts the modulated signal output from the modulation unit into a digital signal;
An arithmetic unit for obtaining a level ratio between the carrier component of the modulated signal output from the A / D converter and the first sideband component;
A memory for storing a theoretical value in a Bessel function of a level ratio of a carrier component of the modulated signal, a level ratio of a first sideband component, and a modulation index;
A control unit that compares a level ratio of the arithmetic unit with a theoretical value of the memory and adjusts an output level of the variable amplitude device so as to coincide with the theoretical value.

請求項3記載の発明は、請求項2記載の発明において、
制御部は、メモリの理論値を読み込む第1のステップと、演算器のレベル比をメモリの理論値と比較する第2のステップとを含み、
前記第2のステップで演算部のレベル比がメモリの理論値より大きい場合には、演算器レベル比とメモリの理論値が一致するまで可変振幅器の出力レベルを少しずつ調整し、
前記演算部のレベル比がメモリの理論値より小さい場合には演算器レベル比とメモリの理論値が一致するまで可変振幅器の出力レベルを少しずつ調整する。
The invention according to claim 3 is the invention according to claim 2,
The control unit includes a first step of reading the theoretical value of the memory, and a second step of comparing the level ratio of the computing unit with the theoretical value of the memory,
When the level ratio of the arithmetic unit is larger than the theoretical value of the memory in the second step, the output level of the variable amplitude device is adjusted little by little until the arithmetic unit level ratio matches the theoretical value of the memory,
When the level ratio of the arithmetic unit is smaller than the theoretical value of the memory, the output level of the variable amplitude unit is adjusted little by little until the arithmetic unit level ratio matches the theoretical value of the memory.

請求項4記載の発明は、請求項2又は3記載の発明において、
被変調信号を分周してA/D変換器に出力する分周器を設けることにより、ベッセル関数の変調指数を低下させる。
The invention according to claim 4 is the invention according to claim 2 or 3,
By providing a frequency divider that divides the modulated signal and outputs it to the A / D converter, the modulation index of the Bessel function is lowered.

請求項5記載の発明は、請求項1〜4のいずれかに記載の発明において、
ジッタ発生装置の変調手段として用いたことを特徴とする。
The invention according to claim 5 is the invention according to any one of claims 1 to 4,
The present invention is characterized in that it is used as a modulation means of a jitter generator.

本発明では次のような効果がある。
請求項1〜4記載の発明では、ベッセル関数の変調指数がどんな値のときでも校正できるので、高い精度で変調できる。さらに、部品点数が少なくてすむので、装置全体のコストが安価となる。
The present invention has the following effects.
In the first to fourth aspects of the invention, since the Bessel function can be calibrated at any value, the modulation can be performed with high accuracy. Furthermore, since the number of parts can be reduced, the cost of the entire apparatus is reduced.

請求項4記載の発明では、被変調信号の周波数を分周することにより、ベッセル関数における変調指数を低下させるので、レベル比が高くなり、高い精度で変調できる。   In the invention according to claim 4, by dividing the frequency of the modulated signal, the modulation index in the Bessel function is lowered, so that the level ratio becomes high and the modulation can be performed with high accuracy.

請求項5記載の発明では、ジッタ発生装置に用いたので、ジッタ耐力測定を高い精度で行なうことができる。   According to the fifth aspect of the present invention, since it is used in the jitter generator, the jitter tolerance measurement can be performed with high accuracy.

以下、図を用いて説明する。図1は本発明の一実施例を示した構成図である。ジッタ発生装置40は、変調信号発生器41、可変振幅器42、変調部43、分周器44、A/D変換器45、演算部46、メモリ47、制御部48から構成され、クロック信号106を変調するものである。   This will be described below with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of the present invention. The jitter generator 40 includes a modulation signal generator 41, a variable amplitude unit 42, a modulation unit 43, a frequency divider 44, an A / D converter 45, a calculation unit 46, a memory 47, and a control unit 48. Is to modulate.

変調信号発生器41は、変調信号107、例えば正弦波を出力する。可変減衰器42は、変調信号発生器41の変調信号107が入力される。変調部43は、可変減衰器42の出力によりクロック信号108を位相変調し、図示しない被測定回路に被変調信号108を出力する。分周器44は、変調部43の被変調信号108を分周する。   The modulation signal generator 41 outputs a modulation signal 107, for example, a sine wave. The variable attenuator 42 receives the modulation signal 107 from the modulation signal generator 41. The modulation unit 43 phase-modulates the clock signal 108 by the output of the variable attenuator 42 and outputs the modulated signal 108 to a circuit to be measured (not shown). The frequency divider 44 divides the modulated signal 108 of the modulation unit 43.

A/D変換器45は、分周器から出力された信号をデジタル信号に変換する。演算部46は、このA/D変換器45から出力されたデジタル信号を基に、被変調信号108におけるキャリア成分と第1側帯波成分のレベル比を求める。ここで、演算部46は、FFT(Fast Fourier Transform)演算器であり、フーリエ変換を用い、被変調信号108の中にどの周波数成分がどれだけ含まれているかを抽出するものである。   The A / D converter 45 converts the signal output from the frequency divider into a digital signal. The computing unit 46 obtains the level ratio between the carrier component and the first sideband component in the modulated signal 108 based on the digital signal output from the A / D converter 45. Here, the computing unit 46 is an FFT (Fast Fourier Transform) computing unit, and extracts which frequency component is contained in the modulated signal 108 by using Fourier transform.

メモリ47は、記憶部でベッセル関数の変調指数ごとに、被変調信号108のキャリア成分のレベルと第1側帯波成分のレベル比の理論値を記憶する。制御部48は、CPUであり、演算部46のレベル比をメモリ47の理論値と比較し、当該理論値と一致させるように可変振幅器42の出力レベルを調整する。   The memory 47 stores the theoretical value of the level ratio of the carrier component level of the modulated signal 108 and the first sideband component for each modulation index of the Bessel function in the storage unit. The control unit 48 is a CPU, compares the level ratio of the calculation unit 46 with the theoretical value of the memory 47, and adjusts the output level of the variable amplitude device 42 so as to match the theoretical value.

次に、このようなジッタ発生装置40の動作を説明する。
変調信号発生器41が発生した変調信号107は、可変振幅器42を介して変調部43に入力される。変調部43は、クロック信号106を、可変振幅器42を介して入力された変調信号107により変調して被変調信号108を出力する。
Next, the operation of such a jitter generator 40 will be described.
The modulation signal 107 generated by the modulation signal generator 41 is input to the modulation unit 43 via the variable amplitude device 42. The modulation unit 43 modulates the clock signal 106 with the modulation signal 107 input via the variable amplitude unit 42 and outputs the modulated signal 108.

変調部43の動作をさらに詳細に説明する。変調部に入力されるクロック信号106として、例えば、   The operation of the modulation unit 43 will be described in more detail. As the clock signal 106 input to the modulation unit, for example,

Figure 2005341212
Figure 2005341212

からなる信号が入力される。ここで、fcはキャリア信号の周波数であり、Aはキャリア信号の振幅である。また、可変振幅器42を介して入力される変調信号107は、 The signal which consists of is input. Here, fc is the frequency of the carrier signal, and A is the amplitude of the carrier signal. The modulation signal 107 input via the variable amplitude device 42 is

Figure 2005341212
Figure 2005341212

として表すことができる。ここで、fsは変調信号の周波数であり、Bは変調信号の振幅である。そして、変調部42からは、 Can be expressed as Here, fs is the frequency of the modulation signal, and B is the amplitude of the modulation signal. From the modulation unit 42,

Figure 2005341212
Figure 2005341212

からなる信号が出力される。ここでβは変調指数である。なお、周波数変調の場合に変調部42から出力される被変調信号108は、 A signal consisting of Here, β is a modulation index. In the case of frequency modulation, the modulated signal 108 output from the modulation unit 42 is

Figure 2005341212
Figure 2005341212

と表される。ここで、Δfは最大周波数偏移である。従って、Δf/fs=βとみなせば、周波数変調も同様に扱うことができる。 It is expressed. Here, Δf is the maximum frequency shift. Therefore, if Δf / fs = β, frequency modulation can be handled in the same manner.

被変調信号108は、図示しない被測定回路に入力されるとともに、分周器44に入力される。   The modulated signal 108 is input to a circuit to be measured (not shown) and also input to the frequency divider 44.

分周器44は、被変調信号108の周波数を分周することによりベッセル関数の変調指数を低下させ、A/D変換器45に出力する。例えば、   The frequency divider 44 divides the frequency of the modulated signal 108 to reduce the modulation index of the Bessel function and outputs it to the A / D converter 45. For example,

Figure 2005341212
からなる信号を分周器44に入力すると、分周されて
Figure 2005341212
When a signal consisting of

Figure 2005341212
Figure 2005341212

からなる信号がA/D変換器45に出力される。ここでNは分周値である。つまり、周波数を1/Nにすることにより、被変調信号108の変調指数も1/Nとなる。 Is output to the A / D converter 45. Here, N is a frequency division value. That is, by setting the frequency to 1 / N, the modulation index of the modulated signal 108 also becomes 1 / N.

この様な分周器44が分周を行なう条件及び方法は、以下のとおりである。
第1に、変調指数が2.405以上である場合である。変調指数2.405はキャリアヌル点の1つであり、この値以下ではクロック信号と第1側帯波のレベル比をはっきりと識別することができる。
Conditions and methods for frequency division by such a frequency divider 44 are as follows.
First, the modulation index is 2.405 or higher. The modulation index 2.405 is one of the carrier null points. Below this value, the level ratio between the clock signal and the first sideband can be clearly identified.

例えば、N=10、変調指数=20の場合には、キャリア成分の変調指数は2.0に変換されることになる。このようにして分周器44により、変調指数を2.405以下に低下させる。   For example, when N = 10 and modulation index = 20, the modulation index of the carrier component is converted to 2.0. In this manner, the modulation index is lowered to 2.405 or less by the frequency divider 44.

第2に、被変調信号108の周波数がA/D変換器45の定格範囲外である場合である。A/D変換器45で正確にサンプリングが行なわれるためには、クロック信号106の周波数が、A/D変換器45のサンプリング周波数の1/2以下である必要があるからである。この場合、分周器44は、制御部48の指示により、変調指数が2.405以下であって、A/D変換器45のサンプリング周波数の1/2になるような分周値に変更する。   Second, the frequency of the modulated signal 108 is outside the rated range of the A / D converter 45. This is because the frequency of the clock signal 106 needs to be ½ or less of the sampling frequency of the A / D converter 45 in order for the A / D converter 45 to perform sampling accurately. In this case, the frequency divider 44 changes the frequency division value so that the modulation index is 2.405 or less and becomes half the sampling frequency of the A / D converter 45 according to an instruction from the control unit 48. .

A/D変換器45は、分周器44から出力されたアナログ信号をデジタル信号に変換して、演算部46に出力する。   The A / D converter 45 converts the analog signal output from the frequency divider 44 into a digital signal and outputs the digital signal to the arithmetic unit 46.

演算部46は、A/D変換器45から入力されたデジタル信号に基づいて、被変調信号108のキャリア成分と第1側帯波成分のレベル比を求め、制御部48に出力する。制御部48は、演算部46から求められたキャリア成分と第1側帯波成分のレベル比をメモリ47に記憶された理論値と比較し、当該理論値と一致させるように可変振幅器42の出力レベルを調整する。以下、理論値と一致させる処理手順を具体的に説明する。   Based on the digital signal input from the A / D converter 45, the calculation unit 46 obtains the level ratio between the carrier component and the first sideband component of the modulated signal 108 and outputs it to the control unit 48. The control unit 48 compares the level ratio between the carrier component and the first sideband component obtained from the calculation unit 46 with the theoretical value stored in the memory 47, and outputs the output from the variable amplitude device 42 so as to match the theoretical value. Adjust the level. Hereinafter, a processing procedure for matching with the theoretical value will be specifically described.

図2は、本発明の一実施例を示したフローチャートである。なお、以下の説明においては、メモリの理論値Yよりも演算部46から求められたキャリア成分と第1側帯波成分のレベル比Xの方が高い場合について説明する。   FIG. 2 is a flowchart showing an embodiment of the present invention. In the following description, a case where the level ratio X between the carrier component and the first sideband component obtained from the calculation unit 46 is higher than the theoretical value Y of the memory will be described.

先ず、制御部48は、メモリ48に格納された理論値Yを読み込む(ステップA1)。演算部46は、キャリア成分と第1側帯波成分のレベル比Xを求める(ステップA2)。そして、制御部48は、このレベル比Xと理論値Yを比較することにより、XがYと一致しているかどうかを判断する(ステップA3)。   First, the control unit 48 reads the theoretical value Y stored in the memory 48 (step A1). The calculator 46 obtains the level ratio X between the carrier component and the first sideband component (step A2). And the control part 48 judges whether X is in agreement with Y by comparing this level ratio X with the theoretical value Y (step A3).

ここで、Xが理論値Yと一致していれば校正を終了するが、ここではレベル比Xが理論値Yより大きいので、XとYの大小関係を判断し(ステップA4)、可変振幅器42の減衰変数Kをインクリメントする(ステップA5)。これにより、可変振幅器42から出力される変調信号107の振幅は小さくなる。これら一連の処理が終了したらステップA2に戻り、レベル比Xが理論値Yと一致し校正が終了するまで同様の処理を繰り返す。減衰変数Kは、校正に求められる精度に応じて決定される。   Here, if X coincides with the theoretical value Y, the calibration is terminated. However, since the level ratio X is larger than the theoretical value Y, the magnitude relationship between X and Y is judged (step A4), and the variable amplitude device The attenuation variable K of 42 is incremented (step A5). As a result, the amplitude of the modulation signal 107 output from the variable amplitude device 42 is reduced. When these series of processes are completed, the process returns to step A2, and the same process is repeated until the level ratio X matches the theoretical value Y and the calibration is completed. The attenuation variable K is determined according to the accuracy required for calibration.

なお、メモリ47は、ベッセル関数の変調指数ごとに被変調信号43aのキャリア成分のレベルと第1側帯波成分のレベル比の理論値を記憶しているので、当該理論値との比較はキャリアヌル点以外でも行なわれる。   Since the memory 47 stores the theoretical value of the level ratio of the carrier component level of the modulated signal 43a and the first sideband component for each modulation index of the Bessel function, the comparison with the theoretical value is performed by carrier null. It is also performed outside of points.

このように、キャリアヌル点のみならず、ベッセル関数の変調指数がどんな値のときでも校正できるので、ジッタ発生装置40の変調指数を高い精度で校正できる。従って、ジッタ耐力測定等を高い精度で行なうことができる。   In this way, not only the carrier null point but also the modulation index of the Bessel function can be calibrated at any value, so that the modulation index of the jitter generator 40 can be calibrated with high accuracy. Therefore, jitter tolerance measurement and the like can be performed with high accuracy.

さらに、被変調信号の周波数を1/Nにすることにより、被変調信号43aのクロック信号の変調指数を求めるので、被変調信号43aの変調指数を2.405以下に変換することができる。この様に変調指数が2.405以下の領域で校正する理由について図3を用いて詳しく説明する。   Further, since the modulation index of the clock signal of the modulated signal 43a is obtained by setting the frequency of the modulated signal to 1 / N, the modulation index of the modulated signal 43a can be converted to 2.405 or less. The reason why calibration is performed in the region where the modulation index is 2.405 or less will be described in detail with reference to FIG.

図3は、ベッセル関数曲線であり、縦軸が信号レベルで横軸は変調度を示し、aはクロック信号クロック信号、bは第1側帯波を表している。図3において、クロック信号aのレベルと第1側帯波bのレベル比が、変調指数が2.405の前後で大きく異なることがわかる。   FIG. 3 is a Bessel function curve, where the vertical axis indicates the signal level, the horizontal axis indicates the modulation degree, a indicates the clock signal clock signal, and b indicates the first sideband. In FIG. 3, it can be seen that the ratio of the level of the clock signal a and the level of the first sideband b is greatly different before and after the modulation index of 2.405.

すなわち、変調指数が2.405以上の場合は、変調指数が増減してもクロック信号のレベルと第1側帯波のレベル比がほぼ同じなので、変調指数の判別が難しいが、変調指数を2.405以下にすることにより、クロック信号と第1側帯波のレベル比がはっきり分かる領域で理論値と比較できるようになり、高い精度でジッタ発生装置40の変調指数を校正することができる。   That is, when the modulation index is 2.405 or more, even if the modulation index increases or decreases, the level ratio of the clock signal and the first sideband is almost the same even if the modulation index increases or decreases. By setting it to 405 or less, it becomes possible to compare with the theoretical value in a region where the level ratio between the clock signal and the first sideband is clearly understood, and the modulation index of the jitter generator 40 can be calibrated with high accuracy.

なお、図1の実施例では、演算部46がFFT演算器の場合の例を示したが、DSP(Digital Signal Processor)を使用しても差し支えない。   In the embodiment of FIG. 1, an example in which the calculation unit 46 is an FFT calculator is shown, but a DSP (Digital Signal Processor) may be used.

また、演算部46と制御部48とを設けずに、CPUで構成しても差し支えなく、さらに、メモリ47に記憶された理論値テーブルをCPUに持たせても差し支えない   Further, the CPU 46 may be configured without the calculation unit 46 and the control unit 48, and the CPU may have a theoretical value table stored in the memory 47.

また、変調装置40の校正を行なうタイミングは、使用者が任意に行なっても、変調指数の設定を変更する度に行なっても差し支えない。   The timing for calibrating the modulation device 40 may be arbitrarily set by the user or whenever the modulation index setting is changed.

さらに、位相変調装置の用途としてジッタ発生装置について説明したが、これに限定されるものではない。   Furthermore, although the jitter generator has been described as an application of the phase modulator, the present invention is not limited to this.

本発明の一実施例を示した構成図である。It is the block diagram which showed one Example of this invention. 本発明の一実施例を示したフローチャートである。It is the flowchart which showed one Example of this invention. 本発明のベッセル関数曲線を表した波形図である。It is a wave form diagram showing the Bessel function curve of the present invention. 従来技術のジッタ発生装置である。It is a prior art jitter generator. 従来の他のジッタ発生装置である。This is another conventional jitter generator. ベッセル関数曲線を示した図である。It is the figure which showed the Bessel function curve.

符号の説明Explanation of symbols

41 変調信号発生器
42 可変振幅器
43 変調部
44 分周器
45 A/D変換器
46 演算部
47 メモリ
48 制御部
107 変調信号
108 被変調信号

41 Modulation signal generator 42 Variable amplitude unit 43 Modulation unit 44 Frequency divider 45 A / D converter 46 Operation unit 47 Memory 48 Control unit 107 Modulation signal 108 Modulated signal

Claims (5)

変調信号の振幅を可変して出力する可変振幅器と、前記可変振幅器から出力された変調信号によってクロック信号を変調する変調部とを備えた変調装置において、
前記変調部から出力された被変調信号を分周し、この被変調信号のキャリア成分のレベルと側帯波成分のレベル比に基づいて前記可変振幅器の出力レベルを調整することを特徴とする変調装置。
In a modulation apparatus comprising: a variable amplitude device that varies and outputs an amplitude of a modulation signal; and a modulation unit that modulates a clock signal with the modulation signal output from the variable amplitude device.
Modulation characterized by dividing the modulated signal output from the modulation section and adjusting the output level of the variable amplitude device based on the ratio of the carrier component level and the sideband component of the modulated signal apparatus.
変調信号の振幅を可変して出力する可変振幅器と、前記可変振幅器から出力された変調信号によってクロック信号を変調する変調部とを備えた変調装置において、
前記変調部から出力された被変調信号をデジタル信号に変換するA/D変換器と、
前記A/D変換器から出力された被変調信号のキャリア成分と第1側帯波成分のレベル比を求める演算部と、
前記被変調信号のキャリア成分のレベルと第1側帯波成分のレベル比と変調指数とのベッセル関数における理論値を記憶するメモリと、
前記演算部のレベル比を前記メモリの理論値と比較し、前記理論値と一致させるように前記可変振幅器の出力レベルを調整する制御部と
を備えたことを特徴とする変調装置。
In a modulation apparatus comprising: a variable amplitude device that varies and outputs an amplitude of a modulation signal; and a modulation unit that modulates a clock signal with the modulation signal output from the variable amplitude device,
An A / D converter that converts the modulated signal output from the modulation unit into a digital signal;
An arithmetic unit for obtaining a level ratio between the carrier component of the modulated signal output from the A / D converter and the first sideband component;
A memory for storing a theoretical value in a Bessel function of a level ratio of a carrier component of the modulated signal, a level ratio of a first sideband component, and a modulation index;
A modulation device comprising: a control unit that compares a level ratio of the arithmetic unit with a theoretical value of the memory and adjusts an output level of the variable amplitude device so as to coincide with the theoretical value.
制御部は、メモリの理論値を読み込む第1のステップと、演算器のレベル比をメモリの理論値と比較する第2のステップとを含み、
前記第2のステップで演算部のレベル比がメモリの理論値より大きい場合には、演算器レベル比とメモリの理論値が一致するまで可変振幅器の出力レベルを少しずつ調整し、
前記演算部のレベル比がメモリの理論値より小さい場合には演算器レベル比とメモリの理論値が一致するまで可変振幅器の出力レベルを少しずつ調整することを特徴とする請求項2記載の変調装置。
The control unit includes a first step of reading the theoretical value of the memory, and a second step of comparing the level ratio of the computing unit with the theoretical value of the memory,
When the level ratio of the arithmetic unit is larger than the theoretical value of the memory in the second step, the output level of the variable amplitude device is adjusted little by little until the arithmetic unit level ratio matches the theoretical value of the memory,
3. The output level of the variable amplitude unit is gradually adjusted until the arithmetic unit level ratio and the theoretical value of the memory coincide with each other when the level ratio of the arithmetic unit is smaller than the theoretical value of the memory. Modulation device.
被変調信号を分周してA/D変換器に出力する分周器を設けることにより、ベッセル関数の変調指数を低下させたことを特徴とする請求項2又は3記載の変調装置。   4. The modulation apparatus according to claim 2, wherein the modulation index of the Bessel function is lowered by providing a frequency divider that divides the modulated signal and outputs the frequency-divided signal to the A / D converter. ジッタ発生装置の変調手段として用いたことを特徴とする請求項1〜4のいずれかに記載の変調装置。
5. The modulation device according to claim 1, wherein the modulation device is used as a modulation means of a jitter generation device.
JP2004157357A 2004-05-27 2004-05-27 Modulator Withdrawn JP2005341212A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004157357A JP2005341212A (en) 2004-05-27 2004-05-27 Modulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004157357A JP2005341212A (en) 2004-05-27 2004-05-27 Modulator

Publications (1)

Publication Number Publication Date
JP2005341212A true JP2005341212A (en) 2005-12-08

Family

ID=35494266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004157357A Withdrawn JP2005341212A (en) 2004-05-27 2004-05-27 Modulator

Country Status (1)

Country Link
JP (1) JP2005341212A (en)

Similar Documents

Publication Publication Date Title
JP4948524B2 (en) Measuring apparatus, test apparatus, electronic device, program, and recording medium
US10234483B2 (en) Sampling circuit, sampling method, sampling oscilloscope, and waveform display method
KR20070060121A (en) Method and apparatus for measuring jitter
US7245657B2 (en) Jitter resistance measuring instrument and method for enabling efficient measurement of jitter resistance characteristic and adequate evaluation
JP2008232807A (en) Signal analyzer
US7466141B2 (en) Phase measurement device, method, program, and recording medium
JP2010246108A (en) Transmission characteristic measurement apparatus, transmission characteristic measurement method, and electronic device
US10546158B2 (en) Function generator for the delivery of electrical signals
JP3051039B2 (en) Jitter transfer characteristic measuring device
JP2005341212A (en) Modulator
JP2008232809A (en) Spectrum analyzer
JP4752424B2 (en) Sampling equipment
EP1686384A1 (en) Jitter measurement device and jitter measurement method
JP3974880B2 (en) Jitter transfer characteristic measuring device
US8406283B2 (en) Modulation apparatus, test apparatus and correction method
JP4235478B2 (en) Jitter generator
US11909420B2 (en) Signal generation apparatus and linearity correction method thereof
US20040088620A1 (en) Maximum time interval error test signal generating apparatus not affected by low-pass measuring filter
JPH05256882A (en) Asynchronous calibration circuit and frequency detection circuit
JP3968357B2 (en) Vector modulation signal generator
JP2012044284A (en) Correction value acquisition device, correction value acquisition method, jitter generation device, and jitter generation method
JP2008028765A (en) Calibration device, testing device, calibration method, band measuring device, and band measuring method
JP2007198981A (en) Correction method and device
JP2001358616A (en) Phase noise transmission characteristics analyzer
JP3138315B2 (en) Asynchronous calibration circuit and frequency detection circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060802

A977 Report on retrieval

Effective date: 20080208

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20080930

Free format text: JAPANESE INTERMEDIATE CODE: A131

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20081009