JP2005332870A - Process for producing buried thin film resistor of printed board - Google Patents
Process for producing buried thin film resistor of printed board Download PDFInfo
- Publication number
- JP2005332870A JP2005332870A JP2004147854A JP2004147854A JP2005332870A JP 2005332870 A JP2005332870 A JP 2005332870A JP 2004147854 A JP2004147854 A JP 2004147854A JP 2004147854 A JP2004147854 A JP 2004147854A JP 2005332870 A JP2005332870 A JP 2005332870A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- thin film
- manufacturing
- circuit board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
Description
本発明は一種のプリント基板の埋め込み式薄膜抵抗の製造方法に係り、特に、プリント基板中に複数の抵抗素子を具えた抵抗層を形成する製造方法に関する。 The present invention relates to a method for manufacturing a type of embedded thin film resistor on a printed circuit board, and more particularly to a method for manufacturing a resistance layer including a plurality of resistance elements in a printed circuit board.
一般にプリント基板の抵抗にはパッシブ式の素子が使用されるほか、厚膜及び薄膜の二種類の製造方法がある。そのうち、厚膜製造方法によると、カーボンスラリーを基板上に印刷し、さらにレーザー調整機を使用して必要な抵抗値に調整する。薄膜抵抗製造方法によると、基板の圧着工程中に、ニッケルメッキ銅箔を銅箔の代わりに使用し、ニッケルメッキ銅箔とエポキシ樹脂を加圧して一体となし、ニッケルメッキ銅箔のニッケル含有面を内向きとし、ガラス繊維布と接合し、銅箔面を外側とし、さらに伝統的な基板の工法を用いて、現像し、酸性エッチング液でニッケル層と銅層をエッチングし、さらにアルカリ性エッチング液で銅層を除去し、これにより複数の特定の長さ幅比を具えたニッケル層ブロックを形成し、さらにレーザー調整機で各ニッケル層ブロックを修正し、それに正確な抵抗値を具備させる。このほか、現在、無電解浸漬メッキの技術が発展し、それは前述の各銅箔層及び抵抗層の形成方法の代わりに使用され、並びに薄膜抵抗を形成することができる。 Generally, a passive element is used for the resistance of a printed circuit board, and there are two types of manufacturing methods, a thick film and a thin film. Among them, according to the thick film manufacturing method, the carbon slurry is printed on the substrate and further adjusted to a necessary resistance value using a laser adjuster. According to the thin film resistor manufacturing method, nickel-plated copper foil is used instead of copper foil during the crimping process of the substrate, and the nickel-plated copper foil and the epoxy resin are pressed together to form a nickel-containing surface of the nickel-plated copper foil Inward, bonded to glass fiber cloth, copper foil surface outside, developed using traditional substrate construction method, nickel layer and copper layer etched with acidic etchant, and alkaline etchant Then, the copper layer is removed, thereby forming a nickel layer block having a plurality of specific length-width ratios, and each nickel layer block is corrected with a laser adjuster so as to have an accurate resistance value. In addition, electroless immersion plating technology is currently developed, which can be used in place of the above-described methods for forming each copper foil layer and resistance layer, and can form a thin film resistor.
前述の周知のプリント基板の厚膜或いは薄膜抵抗製造方法中、カーボンスラリーで製造した厚膜抵抗は、製造コストが低く、方法が成熟し簡単であるが、基板基材が高温に耐えられず、低温カーボンスラリーしか使用できず、低温カーボンスラリー中に混合した高分子接合材が低温ベーク過程の後に、抵抗中に存在し、その親水性が後日の抵抗の抵抗値の環境に伴う変化の主要な原因となる。さらに、薄膜抵抗の製造過程中、使用する高温及び薬液はいずれも伝統的な基板工法のものと同じで、それにより製造される埋め込み式抵抗は、抵抗値の正確度及び抵抗値の安定性が遥かに厚膜式のものより優れている。しかし、ニッケルメッキ銅箔の生産は困難で、現在は国外の少数のメーカーが製造生産するにとどまり、価格が十分に高い。このほか、無電解浸漬メッキ技術の使用は、製造工程の因子により製造する薄膜抵抗の付着不良をまねき、このため正式に量産販売することができない。このため本発明は周知のプリント基板の埋め込み式薄膜抵抗の製造方法の欠点を解決した新たな製造方法を提供することを課題としている。 Among the known methods for producing thick film or thin film resistors of printed circuit boards, thick film resistors produced with carbon slurry are low in production cost, simple and mature, but the substrate substrate cannot withstand high temperatures, Only low-temperature carbon slurry can be used, and the polymer bonding material mixed in the low-temperature carbon slurry is present in the resistance after the low-temperature baking process, and its hydrophilicity is a major change in the resistance value of resistance at a later date due to the environment. Cause. Furthermore, during the manufacturing process of thin film resistors, the high temperatures and chemicals used are the same as those used in the traditional substrate method, and the embedded resistors manufactured thereby have resistance accuracy and resistance stability. It is far superior to the thick film type. However, it is difficult to produce nickel-plated copper foil, and now only a few manufacturers outside of Japan produce it, and the price is high enough. In addition, the use of electroless immersion plating technology leads to poor adhesion of thin film resistors to be manufactured due to factors in the manufacturing process, and therefore cannot be officially mass-produced and sold. Therefore, an object of the present invention is to provide a new manufacturing method that solves the drawbacks of the known method for manufacturing embedded thin film resistors on printed circuit boards.
本発明のプリント基板の埋め込み式薄膜抵抗の製造方法によると、片面或いは両面或いは多層基板或いはビルドアップ（ｂｕｉｌｄ−ｕｐ）基板中にあって、少なくとも一つの抵抗層を形成し、該抵抗層によりエッチング技術で基板の回路設計に応じて必要な複数の抵抗素子を形成する。 According to the method for manufacturing a buried thin film resistor of a printed circuit board according to the present invention, at least one resistance layer is formed on one side or both sides, a multilayer substrate or a build-up substrate, and etching is performed by the resistance layer. A plurality of resistance elements necessary for the circuit design of the substrate is formed by technology.
請求項１の発明は、プリント基板の埋め込み式薄膜抵抗の製造方法において、
（ａ）絶縁材料で製造した基材の上表面に導電層を形成し、該導電層で回路の必要とする配線を形成し、且つ回路の必要とする抵抗の位置及びサイズにより、該配線を裁断して対応する複数の抵抗ウエルを形成する工程、
（ｂ）導電層中の各抵抗ウエルの上に活性化層をコーティングし、該活性化層により該基材の各抵抗ウエル部分に露出した化学ポリマー絶縁界面を活性化する工程、
（ｃ）基板を無電解化学浸漬ニッケルメッキ液中に浸漬させ、該活性化層上に抵抗層をメッキし、該抵抗層を厚さが所定の厚さとなるまで堆積させる工程、
（ｄ）回路の必要とする抵抗位置とサイズにより、該抵抗層の上表面に抗エッチングの隔離膜をコーティングする工程、
（ｅ）該抵抗層をエッチングして該抵抗層により該隔離膜の配置位置及びサイズに対応する複数の抵抗素子を形成し、且つ各抵抗素子の両端に接点を形成して導電層中の対応する配線を接続する工程、
以上の工程を具えたことを特徴とする、プリント基板の埋め込み式薄膜抵抗の製造方法 請求項２の発明は、請求項１記載のプリント基板の埋め込み式薄膜抵抗の製造方法において、活性化層は樹脂上パラジウム触媒或いはその他の適合する活性化剤とし、且つスクリーン印刷或いは転写法或いはスプレー法或いは浸漬法により形成することを特徴とする、プリント基板の埋め込み式薄膜抵抗の製造方法としている。
請求項３の発明は、請求項１記載のプリント基板の埋め込み式薄膜抵抗の製造方法において、抵抗層はリンニッケル或いはリンパラジウム合金とするか、或いはその他の金属材料であって、抵抗特性を具備する材料で形成することを特徴とする、プリント基板の埋め込み式薄膜抵抗の製造方法としている。
請求項４の発明は、請求項１記載のプリント基板の埋め込み式薄膜抵抗の製造方法において、隔離膜はスクリーン印刷或いは露光現像技術により形成することを特徴とする、プリント基板の埋め込み式薄膜抵抗の製造方法としている。
請求項５の発明は、請求項１記載のプリント基板の埋め込み式薄膜抵抗の製造方法において、抵抗層の上の隔離膜は抗エッチング乾燥膜或いは湿潤膜或いはインキ或いは樹脂膜或いはソルダーレジストインキで形成することを特徴とする、プリント基板の埋め込み式薄膜抵抗の製造方法としている。
請求項６の発明は、請求項１記載のプリント基板の埋め込み式薄膜抵抗の製造方法において、最後にレーザー抵抗調整器を使用して抵抗層中の各抵抗素子を精密切削し、各抵抗素子の形状とサイズを調整して各抵抗素子の抵抗値の正確度を増すことを特徴とする、プリント基板の埋め込み式薄膜抵抗の製造方法としている。
請求項７の発明は、請求項６記載のプリント基板の埋め込み式薄膜抵抗の製造方法において、各抵抗素子の上に保護インキをコーティングし並びにベークしてからレーザー抵抗調整を行なうか、或いは保護インキをレーザー抵抗調整の前にコーティングし並びにベーク後にレーザー抵抗調整し、これにより抵抗調整後の印刷ベークの抵抗に対する影響を減らすことを特徴とする、プリント基板の埋め込み式薄膜抵抗の製造方法としている。
請求項８の発明は、請求項１記載のプリント基板の埋め込み式薄膜抵抗の製造方法において、抵抗層の加工工程では、先ず第１種の抵抗係数及び堆積厚さの抵抗層を堆積させ、並びに加工して回路の必要に符合する複数の抵抗素子を形成し、続いて第２種の特定抵抗係数及び堆積厚さの抵抗層を形成し、並びに加工して回路の必要に符合する複数の抵抗素子を形成することを特徴とする、プリント基板の埋め込み式薄膜抵抗の製造方法としている。
請求項９の発明は、請求項８記載のプリント基板の埋め込み式薄膜抵抗の製造方法において、各抵抗層中の抵抗素子は最後にエッチング或いはレーザー彫刻の方式で一緒にサイズ修正を行ない、これにより必要な抵抗値を達成させることを特徴とする、プリント基板の埋め込み式薄膜抵抗の製造方法としている。
請求項１０の発明は、請求項８記載のプリント基板の埋め込み式薄膜抵抗の製造方法において、重複して各層の抵抗層の加工工程を行なって抵抗層の数を増して複数の抵抗素子を形成することを特徴とする、プリント基板の埋め込み式薄膜抵抗の製造方法としている。
請求項１１の発明は、プリント基板の埋め込み式薄膜抵抗の製造方法において、
（ａ）絶縁材料で製造した基材の上表面に導電層を形成し、並びに該導電層で配線を形成し、且つ回路の必要とする抵抗位置及びサイズに応じて配線を裁断して対応する複数の抵抗ウエルを形成する工程、
（ｂ）回路の必要とする抵抗位置、サイズ、及び複数の接点により、導電層上の対応する領域及び該導電層中の各抵抗ウエルの上にそれぞれ活性化層をコーティングする工程、 （ｃ）基板を無電解化学浸漬ニッケルメッキ液に浸漬させ、該活性化層の上に抵抗層をメッキし、該抵抗層を厚さが所定の厚さとなるまで堆積させる工程、
以上の工程を具えたことを特徴とする、プリント基板の埋め込み式薄膜抵抗の製造方法としている。
請求項１２の発明は、請求項１１記載のプリント基板の埋め込み式薄膜抵抗の製造方法において、活性化層は樹脂上パラジウム触媒或いはその他の適合する活性化剤とし、且つスクリーン印刷或いは転写法或いはスプレー法或いは浸漬法により形成することを特徴とする、プリント基板の埋め込み式薄膜抵抗の製造方法としている。
請求項１３の発明は、請求項１１記載のプリント基板の埋め込み式薄膜抵抗の製造方法において、抵抗層はリンニッケル或いはリンパラジウム合金とするか、或いはその他の金属材料であって、抵抗特性を具備する材料で形成することを特徴とする、プリント基板の埋め込み式薄膜抵抗の製造方法としている。
請求項１４の発明は、請求項１１記載のプリント基板の埋め込み式薄膜抵抗の製造方法において、抵抗層の上の隔離膜は抗エッチング乾燥膜或いは湿潤膜或いはインキ或いは樹脂膜或いはソルダーレジストインキで形成することを特徴とする、プリント基板の埋め込み式薄膜抵抗の製造方法としている。
請求項１５の発明は、請求項１１記載のプリント基板の埋め込み式薄膜抵抗の製造方法において、最後にレーザー抵抗調整器を使用して抵抗層中の各抵抗素子を精密切削し、各抵抗素子の形状とサイズを調整して各抵抗素子の抵抗値の正確度を増すことを特徴とする、プリント基板の埋め込み式薄膜抵抗の製造方法としている。
請求項１６の発明は、請求項１５記載のプリント基板の埋め込み式薄膜抵抗の製造方法において、各抵抗素子の上に保護インキをコーティングし並びにベークしてからレーザー抵抗調整を行なうか、或いは保護インキをレーザー抵抗調整の前にコーティングし並びにベーク後にレーザー抵抗調整し、これにより抵抗調整後の印刷ベークの抵抗に対する影響を減らすことを特徴とする、プリント基板の埋め込み式薄膜抵抗の製造方法としている。
請求項１７の発明は、請求項１１記載のプリント基板の埋め込み式薄膜抵抗の製造方法において、抵抗層の加工工程では、先ず第１種の抵抗係数及び堆積厚さの抵抗層を堆積させ、並びに加工して回路の必要に符合する複数の抵抗素子を形成し、続いて第２種の特定抵抗係数及び堆積厚さの抵抗層を形成し、並びに加工して回路の必要に符合する複数の抵抗素子を形成することを特徴とする、プリント基板の埋め込み式薄膜抵抗の製造方法としている。
請求項１８の発明は、請求項１７記載のプリント基板の埋め込み式薄膜抵抗の製造方法において、各抵抗層中の抵抗素子は最後にエッチング或いはレーザー彫刻の方式で一緒にサイズ修正を行ない、これにより必要な抵抗値を達成させることを特徴とする、プリント基板の埋め込み式薄膜抵抗の製造方法としている。
請求項１９の発明は、請求項１７記載のプリント基板の埋め込み式薄膜抵抗の製造方法において、重複して各層の抵抗層の加工工程を行なって抵抗層の数を増して複数の抵抗素子を形成することを特徴とする、プリント基板の埋め込み式薄膜抵抗の製造方法としている。
請求項２０の発明は、プリント基板の埋め込み式薄膜抵抗の製造方法において、
（ａ）絶縁材料で製造した基材の上表面に少なくとも一つの導電層を形成し、該導電層を貫通するように、回路の必要とする抵抗位置及びサイズに対応する複数の抵抗ウインドウを形成する工程、
（ｂ）導電層中の各抵抗ウインドウにそれぞれ活性化層をコーティングし、該基材の各抵抗ウインドウ部分に露出した化学ポリマー絶縁界面を活性化する工程、
（ｃ）基板を無電解化学浸漬ニッケルメッキ液中に浸漬させ、該活性化層上に抵抗層をメッキし、該抵抗層を厚さが所定の厚さとなるまで堆積させる工程、
（ｄ）回路の必要とする導線回路位置とサイズにより、該抵抗層の上表面に抗エッチングの隔離膜をコーティングする工程、
（ｅ）該抵抗層及び導電層をエッチングして該導電層により該隔離膜の配置位置及びサイズに対応する回路の必要とする配線を形成する工程、
（ｆ）抵抗層の上の隔離膜を除去する工程、
（ｇ）回路の必要とする抵抗位置及びサイズにより、抵抗層の上表面に一層の抗エッチングの隔離膜をコーティングする工程、
（ｈ）抵抗層をエッチングし、抵抗層に該隔離膜のレイアウト位置及びサイズに対応する複数の抵抗素子を形成させ、且つ各抵抗素子に二つの接点を形成して導電層中の対応する配線に接続する工程、
以上の工程を具えたことを特徴とする、プリント基板の埋め込み式薄膜抵抗の製造方法としている。
請求項２１の発明は、請求項２０記載のプリント基板の埋め込み式薄膜抵抗の製造方法において、活性化層は樹脂上パラジウム触媒或いはその他の適合する活性化剤とし、且つスクリーン印刷或いは転写法或いはスプレー法或いは浸漬法により形成することを特徴とする、プリント基板の埋め込み式薄膜抵抗の製造方法としている。
請求項２２の発明は、請求項２０記載のプリント基板の埋め込み式薄膜抵抗の製造方法において、抵抗層はリンニッケル或いはリンパラジウム合金とするか、或いはその他の金属材料であって、抵抗特性を具備する材料で形成することを特徴とする、プリント基板の埋め込み式薄膜抵抗の製造方法としている。
請求項２３の発明は、請求項２０記載のプリント基板の埋め込み式薄膜抵抗の製造方法において、抵抗層の上の隔離膜は抗エッチング乾燥膜或いは湿潤膜或いはインキ或いは樹脂膜或いはソルダーレジストインキで形成することを特徴とする、プリント基板の埋め込み式薄膜抵抗の製造方法としている。
請求項２４の発明は、請求項２０記載のプリント基板の埋め込み式薄膜抵抗の製造方法において、最後にレーザー抵抗調整器を使用して抵抗層中の各抵抗素子を精密切削し、各抵抗素子の形状とサイズを調整して各抵抗素子の抵抗値の正確度を増すことを特徴とする、プリント基板の埋め込み式薄膜抵抗の製造方法としている。
請求項２５の発明は、請求項２４記載のプリント基板の埋め込み式薄膜抵抗の製造方法において、各抵抗素子の上に保護インキをコーティングし並びにベークしてからレーザー抵抗調整を行なうか、或いは保護インキをレーザー抵抗調整の前にコーティングし並びにベーク後にレーザー抵抗調整し、これにより抵抗調整後の印刷ベークの抵抗に対する影響を減らすことを特徴とする、プリント基板の埋め込み式薄膜抵抗の製造方法としている。
請求項２６の発明は、請求項２０記載のプリント基板の埋め込み式薄膜抵抗の製造方法において、抵抗層の加工工程では、先ず第１種の抵抗係数及び堆積厚さの抵抗層を堆積させ、並びに加工して回路の必要に符合する複数の抵抗素子を形成し、続いて第２種の特定抵抗係数及び堆積厚さの抵抗層を形成し、並びに加工して回路の必要に符合する複数の抵抗素子を形成することを特徴とする、プリント基板の埋め込み式薄膜抵抗の製造方法としている。
請求項２７の発明は、請求項２６記載のプリント基板の埋め込み式薄膜抵抗の製造方法において、各抵抗層中の抵抗素子は最後にエッチング或いはレーザー彫刻の方式で一緒にサイズ修正を行ない、これにより必要な抵抗値を達成させることを特徴とする、プリント基板の埋め込み式薄膜抵抗の製造方法としている。
請求項２８の発明は、請求項２６記載のプリント基板の埋め込み式薄膜抵抗の製造方法において、重複して各層の抵抗層の加工工程を行なって抵抗層の数を増して複数の抵抗素子を形成することを特徴とする、プリント基板の埋め込み式薄膜抵抗の製造方法としている。
The invention of
(A) A conductive layer is formed on the upper surface of a base material made of an insulating material, a wiring required for the circuit is formed using the conductive layer, and the wiring is arranged depending on the position and size of the resistance required for the circuit. Forming a plurality of corresponding resistance wells by cutting,
(B) coating an activation layer on each resistance well in the conductive layer, and activating the chemical polymer insulating interface exposed to each resistance well portion of the substrate by the activation layer;
(C) a step of immersing the substrate in an electroless chemical immersion nickel plating solution, plating a resistance layer on the activation layer, and depositing the resistance layer to a predetermined thickness;
(D) coating an anti-etching isolation film on the upper surface of the resistance layer according to the resistance position and size required by the circuit;
(E) The resistance layer is etched to form a plurality of resistance elements corresponding to the arrangement position and size of the isolation film by the resistance layer, and contacts are formed at both ends of each resistance element to correspond in the conductive layer. Connecting the wiring to be performed,
A method for manufacturing an embedded thin film resistor for a printed circuit board, comprising the above steps. The invention according to
According to a third aspect of the present invention, in the method for manufacturing a buried thin film resistor of the printed circuit board according to the first aspect, the resistance layer is made of phosphorous nickel or phosphorous palladium alloy, or other metal material, and has resistance characteristics. A method for manufacturing a buried thin film resistor for a printed circuit board, characterized in that it is formed of a material to be used.
According to a fourth aspect of the present invention, there is provided a method for manufacturing a buried thin film resistor of a printed circuit board according to the first aspect, wherein the isolation film is formed by screen printing or exposure development technology. It is a manufacturing method.
According to a fifth aspect of the present invention, in the method of manufacturing a buried thin film resistor of the printed circuit board according to the first aspect, the isolation film on the resistance layer is formed of an anti-etching dry film, a wet film, an ink, a resin film, or a solder resist ink. A method of manufacturing an embedded thin film resistor on a printed circuit board is characterized in that:
According to a sixth aspect of the present invention, in the method of manufacturing an embedded thin film resistor of the printed circuit board according to the first aspect, each resistive element in the resistive layer is precisely cut using a laser resistance adjuster, A method of manufacturing an embedded thin film resistor on a printed circuit board is characterized in that the accuracy of the resistance value of each resistive element is increased by adjusting the shape and size.
According to a seventh aspect of the present invention, there is provided a method for manufacturing an embedded thin film resistor of a printed circuit board according to the sixth aspect, wherein a protective ink is coated on each resistance element and baked, and then the laser resistance is adjusted, or the protective ink is used. The method of manufacturing a buried thin film resistor for a printed circuit board is characterized in that coating is performed before laser resistance adjustment and laser resistance adjustment is performed after baking, thereby reducing the influence on resistance of the printed bake after resistance adjustment.
According to an eighth aspect of the present invention, in the method for manufacturing an embedded thin film resistor of the printed circuit board according to the first aspect, in the step of processing the resistance layer, first, a resistance layer having a first resistance coefficient and a deposition thickness is deposited; A plurality of resistance elements that are processed to meet the needs of the circuit are formed, followed by forming a resistance layer of the second specific resistance coefficient and deposition thickness, and a plurality of resistors that are processed to meet the needs of the circuit An element is formed, which is a method for manufacturing a buried thin film resistor on a printed circuit board.
According to a ninth aspect of the present invention, in the method of manufacturing an embedded thin film resistor of the printed circuit board according to the eighth aspect, the resistive elements in the respective resistive layers are finally subjected to size correction together by an etching or laser engraving method. A method of manufacturing a buried thin film resistor for a printed circuit board, characterized in that a necessary resistance value is achieved.
According to a tenth aspect of the present invention, in the method of manufacturing a buried thin film resistor of the printed circuit board according to the eighth aspect, a plurality of resistive elements are formed by increasing the number of resistive layers by performing a process step of the resistive layer of each layer redundantly. A method of manufacturing an embedded thin film resistor on a printed circuit board is characterized in that:
Invention of Claim 11 in the manufacturing method of the embedded type thin film resistor of a printed circuit board,
(A) A conductive layer is formed on the upper surface of a base material made of an insulating material, a wiring is formed with the conductive layer, and the wiring is cut according to the resistance position and size required by the circuit. Forming a plurality of resistance wells;
(B) coating an activation layer on a corresponding region on the conductive layer and on each resistance well in the conductive layer according to the resistance position, size, and a plurality of contacts required by the circuit; (c) Immersing the substrate in an electroless chemical immersion nickel plating solution, plating a resistance layer on the activated layer, and depositing the resistance layer to a predetermined thickness;
A method of manufacturing a buried thin film resistor for a printed circuit board, characterized by comprising the above steps.
According to a twelfth aspect of the present invention, there is provided a method for manufacturing an embedded thin film resistor of the printed circuit board according to the eleventh aspect, wherein the activation layer is a palladium catalyst on resin or other suitable activator, and screen printing or transfer method or spraying. The method is a method of manufacturing an embedded thin film resistor on a printed circuit board, which is characterized by being formed by a method or a dipping method.
According to a thirteenth aspect of the present invention, in the printed circuit board embedded thin film resistor manufacturing method according to the eleventh aspect, the resistance layer is made of phosphoric nickel or phosphorous palladium alloy, or other metal material, and has resistance characteristics. A method for manufacturing a buried thin film resistor for a printed circuit board, characterized in that it is formed of a material to be used.
According to a fourteenth aspect of the present invention, in the method for manufacturing an embedded thin film resistor of the printed circuit board according to the eleventh aspect, the isolation film on the resistance layer is formed of an anti-etching dry film, a wet film, an ink, a resin film, or a solder resist ink. A method of manufacturing an embedded thin film resistor on a printed circuit board is characterized in that:
According to a fifteenth aspect of the present invention, in the method for manufacturing an embedded thin film resistor of the printed circuit board according to the eleventh aspect, each resistance element in the resistance layer is precisely cut using a laser resistance adjuster, A method of manufacturing an embedded thin film resistor on a printed circuit board is characterized in that the accuracy of the resistance value of each resistive element is increased by adjusting the shape and size.
According to a sixteenth aspect of the present invention, there is provided a method for manufacturing a buried thin film resistor of a printed circuit board according to the fifteenth aspect, wherein a protective ink is coated on each resistance element and baked, and then laser resistance adjustment is performed. The method of manufacturing a buried thin film resistor for a printed circuit board is characterized in that coating is performed before laser resistance adjustment and laser resistance adjustment is performed after baking, thereby reducing the influence on resistance of the printed bake after resistance adjustment.
According to a seventeenth aspect of the present invention, in the printed circuit board embedded thin film resistor manufacturing method according to the eleventh aspect, in the step of processing the resistance layer, first, a resistance layer having a first resistance coefficient and a deposition thickness is deposited; A plurality of resistance elements that are processed to meet the needs of the circuit are formed, followed by forming a resistance layer of the second specific resistance coefficient and deposition thickness, and a plurality of resistors that are processed to meet the needs of the circuit An element is formed, which is a method for manufacturing a buried thin film resistor on a printed circuit board.
The invention according to claim 18 is the method for manufacturing a buried thin film resistor of a printed circuit board according to claim 17, wherein the resistance elements in each resistance layer are finally subjected to size correction together by etching or laser engraving, whereby A method of manufacturing a buried thin film resistor for a printed circuit board, characterized in that a necessary resistance value is achieved.
According to a nineteenth aspect of the present invention, in the printed circuit board embedded thin film resistor manufacturing method according to the seventeenth aspect, a plurality of resistive elements are formed by increasing the number of resistive layers by overlappingly processing the resistive layers. A method of manufacturing an embedded thin film resistor on a printed circuit board is characterized in that:
The invention of claim 20 is a method for manufacturing a buried thin film resistor of a printed circuit board,
(A) At least one conductive layer is formed on the upper surface of a substrate made of an insulating material, and a plurality of resistance windows corresponding to the resistance positions and sizes required by the circuit are formed so as to penetrate the conductive layer. The process of
(B) coating an activation layer on each resistance window in the conductive layer, and activating a chemical polymer insulating interface exposed in each resistance window portion of the substrate;
(C) a step of immersing the substrate in an electroless chemical immersion nickel plating solution, plating a resistance layer on the activation layer, and depositing the resistance layer to a predetermined thickness;
(D) coating an anti-etching isolation film on the upper surface of the resistance layer according to the position and size of the conductor circuit required by the circuit;
(E) etching the resistance layer and the conductive layer to form a wiring required by the circuit corresponding to the position and size of the isolation film by the conductive layer;
(F) removing the isolation film on the resistance layer;
(G) coating an anti-etching isolation layer on the upper surface of the resistance layer according to the resistance position and size required by the circuit;
(H) etching the resistance layer, forming a plurality of resistance elements corresponding to the layout position and size of the isolation film in the resistance layer, and forming two contacts in each resistance element, and corresponding wiring in the conductive layer Connecting to,
A method of manufacturing a buried thin film resistor for a printed circuit board, characterized by comprising the above steps.
The invention according to
According to a twenty-second aspect of the present invention, in the method for manufacturing an embedded thin film resistor of the printed circuit board according to the twenty-first aspect, the resistance layer is made of phosphorous nickel or phosphorous palladium alloy or other metal material and has resistance characteristics. A method for manufacturing a buried thin film resistor for a printed circuit board, characterized in that it is formed of a material to be used.
The invention according to
According to a twenty-fourth aspect of the present invention, in the method for manufacturing an embedded thin film resistor of the printed circuit board according to the twentieth aspect, each resistance element in the resistance layer is precisely cut using a laser resistance adjuster. A method of manufacturing an embedded thin film resistor on a printed circuit board is characterized in that the accuracy of the resistance value of each resistive element is increased by adjusting the shape and size.
According to a twenty-fifth aspect of the present invention, there is provided a method for producing a buried thin film resistor of a printed circuit board according to the twenty-fourth aspect, wherein a protective ink is coated on each resistance element and baked and then laser resistance adjustment is performed. The method of manufacturing a buried thin film resistor for a printed circuit board is characterized in that coating is performed before laser resistance adjustment and laser resistance adjustment is performed after baking, thereby reducing the influence on resistance of the printed bake after resistance adjustment.
According to a twenty-sixth aspect of the present invention, in the method for manufacturing an embedded thin film resistor of the printed circuit board according to the twenty-first aspect, in the resistance layer processing step, first, a resistance layer having a first resistance coefficient and a deposition thickness is deposited; A plurality of resistance elements that are processed to meet the needs of the circuit are formed, followed by forming a resistance layer of the second specific resistance coefficient and deposition thickness, and a plurality of resistors that are processed to meet the needs of the circuit An element is formed, which is a method for manufacturing a buried thin film resistor on a printed circuit board.
According to a twenty-seventh aspect of the present invention, in the method for manufacturing an embedded thin film resistor of the printed circuit board according to the twenty-sixth aspect, the resistive elements in each resistive layer are finally subjected to size correction together by etching or laser engraving, thereby A method of manufacturing a buried thin film resistor for a printed circuit board, characterized in that a necessary resistance value is achieved.
A twenty-eighth aspect of the present invention is the method for manufacturing a buried thin film resistor of a printed circuit board according to the twenty-sixth aspect, wherein a plurality of resistive elements are formed by increasing the number of resistive layers by overlappingly processing the resistive layers. A method of manufacturing an embedded thin film resistor on a printed circuit board is characterized in that:
本発明のプリント基板の埋め込み式薄膜抵抗の製造方法は以下の効果を達成する。
１．プリント基板中に薄膜抵抗を形成することにより基板の抵抗設置の空間を節約し、これにより回路の配置を更に密として基板のサイズを縮小することができる。
２．プリント基板中に薄膜抵抗を形成することにより、伝統的な抵抗の両端のピンの発生するキャパシタンス効果を減らし、信号伝送の速度と品質を高め、特に高周波回路にあって明らかな効果を示す。
３．薄膜抵抗層の形成工程が一般の導電回路の工程とあまり違わず、これにより同じ設備を使用して完成でき、余分に新型の設備を購入する必要がない。
４．薄膜抵抗層の形成工程が一般の導電回路の形成工程と同様であり、量産化と製造コストダウンの長所を有する。
The method for manufacturing a buried thin film resistor of a printed circuit board according to the present invention achieves the following effects.
1. By forming a thin film resistor in the printed circuit board, it is possible to save the space for installing the resistor of the substrate, thereby making the circuit arrangement more dense and reducing the size of the substrate.
2. By forming a thin film resistor in the printed circuit board, the capacitance effect generated by the pins at both ends of the traditional resistor is reduced, the speed and quality of signal transmission are increased, and particularly in a high frequency circuit, an obvious effect is exhibited.
3. The formation process of the thin-film resistance layer is not very different from the process of a general conductive circuit, so that it can be completed using the same equipment and there is no need to purchase an extra new equipment.
4). The process of forming the thin film resistance layer is the same as the process of forming a general conductive circuit, and has the advantages of mass production and manufacturing cost reduction.
図１は本発明のプリント基板の埋め込み式薄膜抵抗の製造方法の実施例のフローチャートである。その各工程について以下に説明する。
工程１０１： 絶縁材料で製造した基材（１）の上表面に導電層（２）を形成し、該導電層（２）で回路の必要とする配線（２１）を形成し、且つ回路の必要とする抵抗の位置及びサイズにより、該配線（２１）を裁断して対応する複数の抵抗ウエル（２２）を形成する。これは図２に示されるとおりである。
前述の導電層（２）中の配線（２１）及び各抵抗ウエル（２２）は一般の導線形成工程で形成し、例えばサブトラクティブ法（ｓｕｂｔｒａｃｔｉｖｅ）或いはアディティブ法（ａｄｄｉｃｔｉｖｅ）或いは半アディティブ法（ａｄｄｉｔｉｖｅ）等の工程を使用し、且つ該導電層（２）の材質は銅或いはアルミニウム或いはその他の良導電体或いはその合金とする。
工程１０２： 導電層（２）中の各抵抗ウエル（２２）の上に活性化層（３）をコーティングし、該基材（１）の各抵抗ウエル（２２）部分に露出した化学ポリマー絶縁界面を活性化する。これは図３に示されるとおりである。
前述の活性化層（３）は樹脂上パラジウム触媒或いはその他の適当な活性化剤とし、且つスクリーン印刷或いは転写法或いはスプレー法或いは浸漬法により形成する。
工程１０３： 続いて基板を無電解化学浸漬ニッケルメッキ液中に浸漬させ、該活性化層（３）上に抵抗層（４）をメッキし、該抵抗層（４）を厚さが所定の厚さとなるまで堆積させる。これは図４に示されるとおりである。
前述の抵抗層（４）はリンニッケル或いはリンパラジウム合金とするか、或いはその他の金属材料とし、相当の抵抗特性を具備する材料とする。
工程１０４： 回路の必要とする抵抗位置とサイズにより、該抵抗層（４）の上表面に抗エッチングの隔離膜（５）をコーティングする。これは図５に示されるとおりである。
前述の隔離膜（５）はスクリーン印刷或いは露光現像技術により形成し、且つその材料は抗エッチング乾燥膜或いは湿潤膜或いはインキ或いは樹脂膜或いはソルダーレジストインキとする。
工程１０５： 該抵抗層（４）をエッチングして該抵抗層（４）で該隔離膜（５）の配置位置及びサイズに対応する複数の抵抗素子（４１）を形成し、且つ各抵抗素子（４１）の両端に接点（４２）を形成して導電層（２）中の対応する配線（２１）を接続する。これは図６に示されるとおりである。
工程１０６： 残った抵抗素子（４１）上の隔離膜（５）を除去する。これは図６に示されるとおりである。
前述の抵抗層（４）の上の隔離膜（５）にソルダーレジストインキを使用する場合は除去しなくともよい。
工程１０７： レーザー抵抗調整器を使用し、抵抗層（４）の各抵抗素子（４１）を精密に切削し、各抵抗素子（４１）の形状及びサイズを調整することにより各抵抗素子（４１）の抵抗値の正確度を高める。
前述の工程中、抵抗層（４）中の各抵抗素子（４１）の抵抗値が後続工程の影響を受けて改変しないようにするため、各抵抗素子（４１）の上に保護インキをコーティングし並びにベークする。この保護インキはレーザー抵抗調整器による調整の前にコーティングしてからベークし、それからレーザー抵抗調整を行なってもよく、これにより抵抗調整後の印刷ベークが抵抗に影響を与えるのを減らすことができる。
FIG. 1 is a flowchart of an embodiment of a method for manufacturing a buried thin film resistor of a printed board according to the present invention. Each process will be described below.
Step 101: A conductive layer (2) is formed on the upper surface of the base material (1) made of an insulating material, a wiring (21) required for the circuit is formed by the conductive layer (2), and a circuit is required. According to the position and size of the resistor, the wiring (21) is cut to form a plurality of corresponding resistance wells (22). This is as shown in FIG.
The wiring (21) and the resistance wells (22) in the conductive layer (2) are formed by a general conductive wire forming process, for example, a subtractive method, an additive method, or a semi-additive method. And the conductive layer (2) is made of copper, aluminum, other good conductors or alloys thereof.
Step 102: An activated layer (3) is coated on each resistance well (22) in the conductive layer (2) and exposed to each resistance well (22) portion of the substrate (1). Activate. This is as shown in FIG.
The aforementioned activation layer (3) is formed by a palladium catalyst on resin or other suitable activator, and is formed by screen printing, transfer method, spray method or dipping method.
Step 103: Subsequently, the substrate is immersed in an electroless chemical immersion nickel plating solution, the resistance layer (4) is plated on the activation layer (3), and the resistance layer (4) has a predetermined thickness. Deposit until This is as shown in FIG.
The above-mentioned resistance layer (4) is made of phosphorus nickel or phosphorus palladium alloy, or other metal material, and a material having a considerable resistance characteristic.
Step 104: An anti-etching isolation film (5) is coated on the upper surface of the resistance layer (4) according to the resistance position and size required by the circuit. This is as shown in FIG.
The isolation film (5) is formed by screen printing or exposure and development technology, and the material thereof is an anti-etching dry film, a wet film, an ink, a resin film, or a solder resist ink.
Step 105: The resistance layer (4) is etched to form a plurality of resistance elements (41) corresponding to the arrangement position and size of the isolation film (5) with the resistance layer (4), and each resistance element ( 41) contact points (42) are formed at both ends to connect corresponding wires (21) in the conductive layer (2). This is as shown in FIG.
Step 106: The isolation film (5) on the remaining resistance element (41) is removed. This is as shown in FIG.
When using a solder resist ink for the isolation film (5) on the resistance layer (4), it is not necessary to remove it.
Step 107: Using the laser resistance adjuster, each resistance element (41) of the resistance layer (4) is precisely cut, and each resistance element (41) is adjusted by adjusting the shape and size of each resistance element (41). Increase the accuracy of resistance value.
In order to prevent the resistance value of each resistance element (41) in the resistance layer (4) from being changed under the influence of the subsequent process, a protective ink is coated on each resistance element (41). And bake. This protective ink may be coated and baked prior to adjustment by the laser resistance adjuster, and then laser resistance adjustment may be performed, thereby reducing the resistance of the printing bake after resistance adjustment to the resistance. .
図８は本発明のプリント基板の埋め込み式薄膜抵抗の製造方法の別の実施例のフローチャートである。その各工程について以下に説明する。
工程２０１： 絶縁材料で製造した基材（１）の上表面に導電層（２）を形成し、該導電層（２）を貫通するように、回路の必要とする抵抗位置及びサイズに対応する複数の抵抗ウインドウ（２３）を形成する。これは図９に示されるとおりである。
前述の導電層（２）の材質は銅或いはアルミニウム或いはその他の良導電体或いはその合金とする。
工程２０２： 導電層（２）中の各抵抗ウインドウ（２３）にそれぞれ活性化層（３）をコーティングし、該基材（１）の各抵抗ウインドウ（２３）部分に露出した化学ポリマー絶縁界面を活性化する。これは図１０に示されるとおりである。
前述の活性化層（３）は樹脂上パラジウム触媒或いはその他の適当な活性化剤とし、且つスクリーン印刷或いは転写法或いはスプレー法或いは浸漬法により形成する。
工程２０３： 続いて基板を無電解化学浸漬ニッケルメッキ液中に浸漬させ、該活性化層（３）上に抵抗層（４）をメッキし、該抵抗層（４）を厚さが所定の厚さとなるまで堆積させる。これは図１１に示されるとおりである。
前述の抵抗層（４）はリンニッケル或いはリンパラジウム合金とするか、或いはその他の金属材料とし、相当の抵抗特性を具備する材料とする。
工程２０４： 回路の必要とする導線回路位置とサイズにより、該抵抗層（４）の上表面に抗エッチングの隔離膜（５）をコーティングする。これは図１２に示されるとおりである。
前述の隔離膜（５）はスクリーン印刷或いは露光現像技術により形成し、且つその材料は抗エッチング乾燥膜或いは湿潤膜或いはインキ或いは樹脂膜或いはソルダーレジストインキとする。
工程２０５： 該抵抗層（４）及び導電層（２）をエッチングして該導電層（２）により該隔離膜（５）の配置位置及びサイズに対応する回路の必要とする配線（２１）を形成する。これは図１３に示されるとおりである。
工程２０６： 抵抗層（４）の上の隔離膜（５）を除去する。これは図１４に示されるとおりである。
工程２０７： 回路の必要とする抵抗位置及びサイズにより、抵抗層（４）の上表面に一層の抗エッチングの隔離膜（５’）を形成する。これは図１５に示されるとおりである。
工程２０８： 抵抗層（４）をエッチングし、抵抗層（４）に該隔離膜（５’）のレイアウト位置及びサイズに対応する複数の抵抗素子（４１）を形成させ、且つ各抵抗素子（４１）に二つの接点（４２）を形成して導電層（２）中の対応する配線（２１）に接続する。これは図１６に示されるとおりである。
工程２０９： 抵抗層（４）上の隔離膜（５’）を除去する。これは図１７に示されるとおりである。
前述の抵抗層（４）上の隔離膜（５’）にソルダーレジストインキを使用する場合は剥離しなくともよい。
工程２１０： レーザー抵抗調整器を使用し、抵抗層（４）の各抵抗素子（４１）に対して精密な切削を行ない、各抵抗素子（４１）の形状及びサイズを調整して各抵抗素子（４１）の抵抗値の正確度を増す。
前述の工程２０５から２０９では先にエッチングして導電層（２）の配線（２１）のレイアウトを行なってから、更に抵抗層（４）をエッチングして各抵抗素子（４１）を形成するが、もし厳格な正確度が必要であれば、同時に導電層（２）と抵抗層（４）のエッチングを行ない、導電層（２）と抵抗層（４）により隔離膜（５）の配置位置及びサイズに対応して回路の必要とする配線（２１）と各抵抗素子（４１）を形成する。続いて導電層（２）及び抵抗層（４）の上の隔離膜（５）を除去し、回路の必要とする抵抗位置及びサイズにより、導電層（２）及び抵抗層（４）の上表面に抗エッチングの隔離膜（５’）をコーティングする。最後に該抵抗層（４）をエッチングし、該導電層（２）の上の余分の抵抗層（４）を除去し、各抵抗素子（４１）を保留し且つ各抵抗素子（４１）にそれぞれ二つの接点（４２）を形成して導電層（２）中の対応する配線（２１）に接続し、さらに抵抗層（４）の上の隔離膜（５’）を除去する。
前述の工程中、抵抗層（４）中の各抵抗素子（４１）の抵抗値が後続工程の影響により改変するのを防止するため、各抵抗素子（４１）の上に保護インキをコーティングし並びにベークしてもよい。この保護インキはレーザー抵抗調整器レーザー抵抗調整器による調整の前にコーティングしてからベークし、それからレーザー抵抗調整を行なってもよく、これにより抵抗調整後の印刷ベークが抵抗に影響を与えるのを減らすことができる。
前述の工程中、該抵抗層（４）はその抵抗材料自身の抵抗係数、抵抗材料の堆積厚さ及び各抵抗素子（４１）の幾何サイズにより必要な抵抗値を達成する。しかし、同一次に堆積させる抵抗層（４）が形成する各抵抗素子（４１）の抵抗係数及び堆積厚さは同じであり、各抵抗素子（４１）の幾何サイズを調整することにより必要な抵抗値を達成することができる。もしこれらの抵抗素子（４１）中の抵抗値の差異が非常に大きい時は、一部の抵抗素子（４１）のサイズが過大となり、且つその抵抗値が制限を有し得る。このため、このときには数回に分けて抵抗層（４）を堆積させ、その抵抗層（４）の各抵抗素子（４１）の形成方法は以下のとおりである。まず特定の抵抗係数及び堆積厚さの抵抗層（４）を堆積させる。これは図１８に示されるとおりである。続いて前述の工程に照らし、必要な複数の抵抗素子（４１）を形成する。これは図１９に示されるとおりである。各抵抗素子（４１）は同じ抵抗係数及び堆積厚さを有するが、異なる幾何サイズを有し得るため、その必要とする抵抗値を達成できる。前述の第１層の抵抗層（４）を形成した後、まず隔離膜（５）を形成して第１層の抵抗層（４）を保護する。これは図２０に示されるとおりである。更にもう一種類の特定抵抗係数と堆積厚さの第２抵抗層（４’）を堆積させる。これは図２１に示されるとおりである。且つ同様に前述の工程に照らして必要な複数の抵抗素子（４１’）を形成し、これは図２２に示されるとおりである。各抵抗素子（４１’）は同じ抵抗係数と堆積厚さを有するが異なる幾何サイズを有し得るためその必要とする抵抗値を達成できる。前述の二層の抵抗層（４）の方式に照らして更に複数の抵抗層（４）の堆積工程を行ない、これにより抵抗値差異が非常に大きい抵抗素子（４１）或いは（４１’）を形成することができる。
前述の多次の堆積により形成される各抵抗層（４）、（４’）中の抵抗素子（４１）、（４１’）は、最後にエッチング或いはレーザー彫刻の方式で、一緒にサイズ修正を行なってこれにより必要な抵抗値を達成させることができる。
FIG. 8 is a flowchart of another embodiment of the method for manufacturing a buried thin film resistor of a printed circuit board according to the present invention. Each process will be described below.
Step 201: Forming a conductive layer (2) on the upper surface of the base material (1) made of an insulating material, and corresponding to the resistance position and size required by the circuit so as to penetrate the conductive layer (2) A plurality of resistance windows (23) are formed. This is as shown in FIG.
The conductive layer (2) is made of copper, aluminum, other good conductors or alloys thereof.
Step 202: Each resistance window (23) in the conductive layer (2) is coated with an activation layer (3), and a chemical polymer insulating interface exposed in each resistance window (23) portion of the substrate (1) is formed. Activate. This is as shown in FIG.
The aforementioned activation layer (3) is formed by a palladium catalyst on resin or other suitable activator, and is formed by screen printing, transfer method, spray method or dipping method.
Step 203: Subsequently, the substrate is immersed in an electroless chemical immersion nickel plating solution, a resistance layer (4) is plated on the activation layer (3), and the resistance layer (4) has a predetermined thickness. Deposit until This is as shown in FIG.
The above-mentioned resistance layer (4) is made of phosphorus nickel or phosphorus palladium alloy, or other metal material, and a material having a considerable resistance characteristic.
Step 204: An anti-etching isolation film (5) is coated on the upper surface of the resistance layer (4) according to the position and size of the conductor circuit required by the circuit. This is as shown in FIG.
The isolation film (5) is formed by screen printing or exposure and development technology, and the material thereof is an anti-etching dry film, a wet film, an ink, a resin film, or a solder resist ink.
Step 205: The resistance layer (4) and the conductive layer (2) are etched, and the wiring (21) required by the circuit corresponding to the arrangement position and size of the isolation film (5) is formed by the conductive layer (2). Form. This is as shown in FIG.
Step 206: The isolation film (5) on the resistance layer (4) is removed. This is as shown in FIG.
Step 207: A single anti-etching isolation film (5 ′) is formed on the upper surface of the resistance layer (4) according to the resistance position and size required by the circuit. This is as shown in FIG.
Step 208: The resistance layer (4) is etched to form a plurality of resistance elements (41) corresponding to the layout position and size of the isolation film (5 ′) in the resistance layer (4), and each resistance element (41 ) And two contacts (42) are formed and connected to the corresponding wiring (21) in the conductive layer (2). This is as shown in FIG.
Step 209: The isolation film (5 ′) on the resistance layer (4) is removed. This is as shown in FIG.
When using a solder resist ink for the isolation film (5 ′) on the above-mentioned resistance layer (4), it does not have to be peeled off.
Step 210: Using a laser resistance adjuster, perform precise cutting on each resistance element (41) of the resistance layer (4), and adjust the shape and size of each resistance element (41) to adjust each resistance element (41). 41) Increase the accuracy of the resistance value.
In
In order to prevent the resistance value of each resistance element (41) in the resistance layer (4) from being altered by the influence of the subsequent process, a protective ink is coated on each resistance element (41). You may bake. This protective ink may be coated and baked before being adjusted with the laser resistance adjuster, and then the laser resistance adjustment may be performed, so that the printing bake after adjusting the resistance affects the resistance. Can be reduced.
During the above-described process, the resistance layer (4) achieves a required resistance value by the resistance coefficient of the resistance material itself, the deposition thickness of the resistance material, and the geometric size of each resistance element (41). However, the resistance coefficient and deposition thickness of each resistance element (41) formed by the resistance layer (4) deposited next is the same, and the necessary resistance is adjusted by adjusting the geometric size of each resistance element (41). The value can be achieved. If the difference in resistance value among these resistance elements (41) is very large, the size of some of the resistance elements (41) becomes excessive, and the resistance values may have limitations. Therefore, at this time, the resistance layer (4) is deposited in several times, and the method of forming each resistance element (41) of the resistance layer (4) is as follows. First, a resistance layer (4) having a specific resistance coefficient and deposition thickness is deposited. This is as shown in FIG. Subsequently, a plurality of necessary resistance elements (41) are formed in light of the above-described steps. This is as shown in FIG. Each resistive element (41) has the same resistance coefficient and deposition thickness, but can have different geometric sizes so that the required resistance value can be achieved. After forming the first resistance layer (4), first, the isolation film (5) is formed to protect the first resistance layer (4). This is as shown in FIG. Further, another type of second resistance layer (4 ′) having a specific resistance coefficient and a deposition thickness is deposited. This is as shown in FIG. Similarly, a plurality of necessary resistance elements (41 ′) are formed in light of the above-described steps, as shown in FIG. Each resistance element (41 ') has the same resistance coefficient and deposition thickness but can have different geometric sizes so that the required resistance value can be achieved. In light of the above-described method of the two resistance layers (4), a plurality of resistance layers (4) are further deposited, thereby forming a resistance element (41) or (41 ′) having a very large resistance difference. can do.
Resistive elements (41) and (41 ') in each of the resistance layers (4) and (4') formed by the multi-layer deposition described above are finally sized together by etching or laser engraving. Thus, the required resistance value can be achieved.
図７及び図１７を参照されたい。前述の工程により、完成した基板は、基材（１）の上端に順に導電層（２）及び抵抗層（４）が形成されてなる。そのうち、該抵抗層（４）は複数の抵抗素子（４１）を具え、且つ抵抗素子（４１）は基板の回路設計の必要により、特定の抵抗値を具備するものとされる。前述の各抵抗素子（４１）にはそれぞれ二つの接点（４２）が形成され、各接点（４２）は導電層（２）中の各配線（２１）に対応し電気的接続を形成する。 Please refer to FIG. 7 and FIG. The completed substrate is formed by sequentially forming the conductive layer (2) and the resistance layer (4) on the upper end of the base material (1) by the above-described steps. Among them, the resistance layer (4) includes a plurality of resistance elements (41), and the resistance element (41) has a specific resistance value according to the circuit design of the substrate. Each of the aforementioned resistance elements (41) is formed with two contacts (42), and each contact (42) forms an electrical connection corresponding to each wiring (21) in the conductive layer (2).
上述の本発明のプリント基板の埋め込み式薄膜抵抗の製造方法及びそれにより製造される基板の構造は、具体化された実施例に過ぎない。本発明は一般の基板圧着技術により片面或いは両面或いは多層或いはビルドアップ式基板に形成され得て、並びに任意の一層中に抵抗層（４）が形成され、該抵抗層（４）がエッチング技術により基板の回路設計の必要とする複数の抵抗素子（４１）を形成している。且つ少なくとも一つの導電層（２）が形成されて該導電層（２）が基板の回路設計の必要とする複数の配線（２１）を形成し、並びに対応する抵抗素子（４１）と配線（２１）が電気的に接続されている。 The above-described method of manufacturing the embedded thin film resistor of the printed circuit board according to the present invention and the structure of the substrate manufactured thereby are only specific embodiments. The present invention can be formed on a single-sided or double-sided or multi-layered or build-up type substrate by a general substrate pressing technique, and a resistance layer (4) is formed in an arbitrary layer, and the resistance layer (4) is formed by an etching technique. A plurality of resistance elements (41) required for circuit design of the substrate are formed. In addition, at least one conductive layer (2) is formed, and the conductive layer (2) forms a plurality of wirings (21) required for circuit design of the substrate, and corresponding resistance elements (41) and wirings (21 ) Is electrically connected.
以上の実施例は本発明の範囲を限定するものではなく、以上の説明及び図面に基づきなしうる細部の修飾或いは改変は、いずれも本発明の請求範囲に属するものとする。 The above embodiments do not limit the scope of the present invention, and any modification or alteration of details that can be made based on the above description and drawings shall fall within the scope of the claims of the present invention.
（１）基材
（２）導電層
（２１）配線
（２２）抵抗ウエル
（２３）抵抗ウインドウ
（３）活性化層
（４）（４’）抵抗層
（４１）（４１’）抵抗素子
（４２）接点
（５）（５’）隔離膜
(1) Substrate (2) Conductive layer (21) Wiring (22) Resistance well (23) Resistance window (3) Activation layer (4) (4 ') Resistance layer (41) (41') Resistance element (42 ) Contact (5) (5 ') Isolation membrane
Claims (28)
（ａ）絶縁材料で製造した基材の上表面に導電層を形成し、該導電層で回路の必要とする配線を形成し、且つ回路の必要とする抵抗の位置及びサイズにより、該配線を裁断して対応する複数の抵抗ウエルを形成する工程、
（ｂ）導電層中の各抵抗ウエルの上に活性化層をコーティングし、該活性化層により該基材の各抵抗ウエル部分に露出した化学ポリマー絶縁界面を活性化する工程、
（ｃ）基板を無電解化学浸漬ニッケルメッキ液中に浸漬させ、該活性化層上に抵抗層をメッキし、該抵抗層を厚さが所定の厚さとなるまで堆積させる工程、
（ｄ）回路の必要とする抵抗位置とサイズにより、該抵抗層の上表面に抗エッチングの隔離膜をコーティングする工程、
（ｅ）該抵抗層をエッチングして該抵抗層により該隔離膜の配置位置及びサイズに対応する複数の抵抗素子を形成し、且つ各抵抗素子の両端に接点を形成して導電層中の対応する配線を接続する工程、
以上の工程を具えたことを特徴とする、プリント基板の埋め込み式薄膜抵抗の製造方法。 In the manufacturing method of the embedded thin film resistor of the printed circuit board,
(A) A conductive layer is formed on the upper surface of a base material made of an insulating material, a wiring required for the circuit is formed using the conductive layer, and the wiring is arranged depending on the position and size of the resistance required for the circuit. Forming a plurality of corresponding resistance wells by cutting,
(B) coating an activation layer on each resistance well in the conductive layer, and activating the chemical polymer insulating interface exposed to each resistance well portion of the substrate by the activation layer;
(C) a step of immersing the substrate in an electroless chemical immersion nickel plating solution, plating a resistance layer on the activation layer, and depositing the resistance layer to a predetermined thickness;
(D) coating an anti-etching isolation film on the upper surface of the resistance layer according to the resistance position and size required by the circuit;
(E) The resistance layer is etched to form a plurality of resistance elements corresponding to the arrangement position and size of the isolation film by the resistance layer, and contacts are formed at both ends of each resistance element to correspond in the conductive layer. Connecting the wiring to be performed,
A method of manufacturing an embedded thin film resistor on a printed circuit board, comprising the above steps.
（ａ）絶縁材料で製造した基材の上表面に導電層を形成し、並びに該導電層で配線を形成し、且つ回路の必要とする抵抗位置及びサイズに応じて配線を裁断して対応する複数の抵抗ウエルを形成する工程、
（ｂ）回路の必要とする抵抗位置、サイズ、及び複数の接点により、導電層上の対応する領域及び該導電層中の各抵抗ウエルの上にそれぞれ活性化層をコーティングする工程、 （ｃ）基板を無電解化学浸漬ニッケルメッキ液に浸漬させ、該活性化層の上に抵抗層をメッキし、該抵抗層を厚さが所定の厚さとなるまで堆積させる工程、
以上の工程を具えたことを特徴とする、プリント基板の埋め込み式薄膜抵抗の製造方法。 In the manufacturing method of the embedded thin film resistor of the printed circuit board,
(A) A conductive layer is formed on the upper surface of a base material made of an insulating material, a wiring is formed with the conductive layer, and the wiring is cut according to the resistance position and size required by the circuit. Forming a plurality of resistance wells;
(B) coating an activation layer on a corresponding region on the conductive layer and on each resistance well in the conductive layer according to the resistance position, size, and a plurality of contacts required by the circuit; (c) Immersing the substrate in an electroless chemical immersion nickel plating solution, plating a resistance layer on the activated layer, and depositing the resistance layer to a predetermined thickness;
A method of manufacturing an embedded thin film resistor on a printed circuit board, comprising the above steps.
（ａ）絶縁材料で製造した基材の上表面に少なくとも一つの導電層を形成し、該導電層を貫通するように、回路の必要とする抵抗位置及びサイズに対応する複数の抵抗ウインドウを形成する工程、
（ｂ）導電層中の各抵抗ウインドウにそれぞれ活性化層をコーティングし、該基材の各抵抗ウインドウ部分に露出した化学ポリマー絶縁界面を活性化する工程、
（ｃ）基板を無電解化学浸漬ニッケルメッキ液中に浸漬させ、該活性化層上に抵抗層をメッキし、該抵抗層を厚さが所定の厚さとなるまで堆積させる工程、
（ｄ）回路の必要とする導線回路位置とサイズにより、該抵抗層の上表面に抗エッチングの隔離膜をコーティングする工程、
（ｅ）該抵抗層及び導電層をエッチングして該導電層により該隔離膜の配置位置及びサイズに対応する回路の必要とする配線を形成する工程、
（ｆ）抵抗層の上の隔離膜を除去する工程、
（ｇ）回路の必要とする抵抗位置及びサイズにより、抵抗層の上表面に一層の抗エッチングの隔離膜をコーティングする工程、
（ｈ）抵抗層をエッチングし、抵抗層に該隔離膜のレイアウト位置及びサイズに対応する複数の抵抗素子を形成させ、且つ各抵抗素子に二つの接点を形成して導電層中の対応する配線に接続する工程、
以上の工程を具えたことを特徴とする、プリント基板の埋め込み式薄膜抵抗の製造方法。 In the manufacturing method of the embedded thin film resistor of the printed circuit board,
(A) At least one conductive layer is formed on the upper surface of a substrate made of an insulating material, and a plurality of resistance windows corresponding to the resistance positions and sizes required by the circuit are formed so as to penetrate the conductive layer. The process of
(B) coating an activation layer on each resistance window in the conductive layer, and activating a chemical polymer insulating interface exposed in each resistance window portion of the substrate;
(C) a step of immersing the substrate in an electroless chemical immersion nickel plating solution, plating a resistance layer on the activation layer, and depositing the resistance layer to a predetermined thickness;
(D) coating an anti-etching isolation film on the upper surface of the resistance layer according to the position and size of the conductor circuit required by the circuit;
(E) etching the resistance layer and the conductive layer to form a wiring required by the circuit corresponding to the position and size of the isolation film by the conductive layer;
(F) removing the isolation film on the resistance layer;
(G) coating an anti-etching isolation layer on the upper surface of the resistance layer according to the resistance position and size required by the circuit;
(H) etching the resistance layer, forming a plurality of resistance elements corresponding to the layout position and size of the isolation film in the resistance layer, and forming two contacts in each resistance element, and corresponding wiring in the conductive layer Connecting to,
A method of manufacturing an embedded thin film resistor on a printed circuit board, comprising the above steps.
27. The method of manufacturing a buried thin film resistor of a printed circuit board according to claim 26, wherein a plurality of resistance elements are formed by increasing the number of resistance layers by performing processing steps of the resistance layers of each layer in an overlapping manner. A method of manufacturing a buried thin film resistor on a printed circuit board.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004147854A JP2005332870A (en) | 2004-05-18 | 2004-05-18 | Process for producing buried thin film resistor of printed board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004147854A JP2005332870A (en) | 2004-05-18 | 2004-05-18 | Process for producing buried thin film resistor of printed board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005332870A true JP2005332870A (en) | 2005-12-02 |
Family
ID=35487321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004147854A Pending JP2005332870A (en) | 2004-05-18 | 2004-05-18 | Process for producing buried thin film resistor of printed board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005332870A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018133554A (en) * | 2017-02-13 | 2018-08-23 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Resistor element, method of manufacturing the same, and resistor element assembly |
| CN109859919A (en) * | 2019-03-04 | 2019-06-07 | 电子科技大学 | A method of reducing potting formula resistance error |
| CN114980506A (en) * | 2022-06-28 | 2022-08-30 | 珠海杰赛科技有限公司 | Buried resistor printed board and manufacturing method thereof |
-
2004
- 2004-05-18 JP JP2004147854A patent/JP2005332870A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018133554A (en) * | 2017-02-13 | 2018-08-23 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Resistor element, method of manufacturing the same, and resistor element assembly |
| US10181367B2 (en) | 2017-02-13 | 2019-01-15 | Samsung Electro-Mechanics Co., Ltd. | Resistor element, method of manufacturing the same, and resistor element assembly |
| CN109859919A (en) * | 2019-03-04 | 2019-06-07 | 电子科技大学 | A method of reducing potting formula resistance error |
| CN114980506A (en) * | 2022-06-28 | 2022-08-30 | 珠海杰赛科技有限公司 | Buried resistor printed board and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7213327B2 (en) | Method for fabricating embedded thin film resistors of printed circuit board | |
| US4629681A (en) | Method of manufacturing multilayer circuit board | |
| JPH06112630A (en) | Method of forming circuit wiring pattern | |
| JP2005142523A (en) | Method of manufacturing printed circuit board including buried resistor | |
| US20050085013A1 (en) | Ball grid array resistor network | |
| US4720915A (en) | Printed circuit board and process for its manufacture | |
| JP4757079B2 (en) | Wiring circuit board and manufacturing method thereof | |
| CN107920415A (en) | Has circuit board of thick copper circuit and preparation method thereof | |
| EP1592289A1 (en) | Method for fabricating embedded thin film resistors | |
| US8042261B2 (en) | Method for fabricating embedded thin film resistors of printed circuit board | |
| KR100752017B1 (en) | Manufacturing Method of Printed Circuit Board | |
| US8166653B2 (en) | Method of manufacturing printed circuit board having embedded resistors | |
| JP2005332870A (en) | Process for producing buried thin film resistor of printed board | |
| CN101321436A (en) | Method of producing printed circuit board incorporating resistance element | |
| JPH06314878A (en) | Manufacture of printed wiring board | |
| KR20170138220A (en) | High-current transfer methods utilizing the printed circuit board | |
| CN111050491B (en) | Leadless four-side gold-coating process manufacturing method | |
| IL137026A (en) | Method of manufacturing multilayer wiring boards | |
| JP2007258436A (en) | Wiring board, and its manufacturing method | |
| KR100714354B1 (en) | Method for fabricating embedded thin film resistors of printed circuit board | |
| JP3941463B2 (en) | Manufacturing method of multilayer printed wiring board | |
| US20050062587A1 (en) | Method and structure of a substrate with built-in via hole resistors | |
| KR930000639B1 (en) | Manufacturing method of multi layer printed circuit board | |
| TW201021641A (en) | Method for manufacturing embedded film resistor of printed circuit board | |
| CN113993293A (en) | Preparation method of fine circuit board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060328 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060627 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060630 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070327 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070724 |