JP2005327078A - Register setting method and register setting device - Google Patents

Register setting method and register setting device Download PDF

Info

Publication number
JP2005327078A
JP2005327078A JP2004144524A JP2004144524A JP2005327078A JP 2005327078 A JP2005327078 A JP 2005327078A JP 2004144524 A JP2004144524 A JP 2004144524A JP 2004144524 A JP2004144524 A JP 2004144524A JP 2005327078 A JP2005327078 A JP 2005327078A
Authority
JP
Japan
Prior art keywords
register
setting
initial value
group
register setting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004144524A
Other languages
Japanese (ja)
Inventor
Tomoki Nishikawa
知希 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004144524A priority Critical patent/JP2005327078A/en
Publication of JP2005327078A publication Critical patent/JP2005327078A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Storage Device Security (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a register setting method and a register setting device, allowing efficient execution of various functions of an LSI. <P>SOLUTION: This register setting device has: a function device group; a setting register group having setting registers each for operating a function device; a multiple-register lump-sum setting register becoming an opportunity to set the setting register group in a lump; an EX controller setting initial values to the setting register group according to an output value of the multiple-register lump-sum setting register; and an initial value holding device connected to the multiple-register lump-sum setting register, holding the initial values of the plurality of registers provided inside the setting register group. The lump-sum setting register is software-accessed, and an initial value group is selected from the initial value holding device. By setting the initial value group to the plurality of setting registers in a lump, operation is speeded up. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、LSIのレジスタ設定方法及びレジスタ設定装置に関するものである。   The present invention relates to an LSI register setting method and a register setting apparatus.

従来より、大規模なシステムLSIには複数の外部モジュールが接続され、それら外部モジュールの制御を含む複数の機能が具備されていた。外部モジュールの制御を含めたLSIの各種の機能を実現するためには、ソフトウェア制御による多くのレジスタ設定を必要とする。特に、これらシステムLSIに接続される外部モジュールの中には、システムLSIから信号を入力してレジスタ設定を行わなければ動作しないものもあるため、多数のレジスタを設定することが必要となっている。   Conventionally, a large-scale system LSI is connected to a plurality of external modules, and has a plurality of functions including control of these external modules. In order to realize various functions of the LSI including the control of the external module, many register settings by software control are required. In particular, some of the external modules connected to the system LSI do not operate unless a register is set by inputting a signal from the system LSI. Therefore, it is necessary to set a large number of registers. .

例えば、従来、アンテナから入力されたデータのフォーマット変換を行うTD(トランスポートデコーダ)と、変換されたデータを復調するAVデコーダーと、CPUとをワンチップ化したLSIが知られている。このような大規模LSIにおいて、例えば、PCカードをLSIの外部モジュール(外部装置)として接続し、該PCカードを利用したAVデコードを実現するには、PCカードを使用するための兼用設定、PCカードのACスペック(AC特性)に関する設定、TDの設定、AVデコーダーなどの設定が必要であり、これらの機能ブロックの設定には、各数十回のレジスタアクセスが必要である。   For example, an LSI in which a TD (Transport Decoder) that converts the format of data input from an antenna, an AV decoder that demodulates the converted data, and a CPU is conventionally known is known. In such a large-scale LSI, for example, in order to connect a PC card as an external module (external device) of the LSI and perform AV decoding using the PC card, a shared setting for using the PC card, PC Settings relating to the AC specifications (AC characteristics) of the card, TD settings, AV decoders, and the like are required, and these functional block settings require several tens of register accesses.

図7は、従来のLSIにおける機能装置群101と設定レジスタ群100とを示す図である。この従来例では、設定レジスタ群100にある任意の一レジスタが機能装置群101にある任意の一機能の設定に割り付けられている。そして、LSIの各種機能を用いる際には、複数の機能毎に個別に持っているレジスタに一回ごとにアクセスし、順番に設定を行なう。このとき、例えばPCカードを外部モジュールとして使用する場合には、設定レジスタ群100内のレジスタに数十回もソフトウェアによるアクセスを行なうことになる。この場合、例えば、PCカード内のレジスタ値によって、VPPの値を起動時とは異なる値に変更しなければならないこともある。このため、VPP値によってはそのPCカードを使用できない場合が存在する(特許文献1参照)。従って、PCカードを利用したAVデコードを実現するためには、LSIに接続されるPCカードが使用可能なデバイスかどうかを判定する必要があり、LSIの設定以外に、PCカードが持つレジスタの値をLSIを通じて読み込み、判定するというソフトウェア制御による前処理が常に必要になる。このような制御を行なうと、LSIに対するソフトウェアアクセスが増加する。また、PCカードには多様なACスペックのカードが存在するため(非特許文献1参照)、使用したいPCカードのACスペックに定められた規格に合わせて、LSIのACスペックを制御する必要がある。このため、従来はPCカードの種類やアクセスの種類が変わるごとに、LSIのPCカードと通信が行われる信号について、ACスペックを最適な値に設定しなおさなければならなかった。従来技術では、この課題に対して、単一の初期値に設定する単位動作を繰り返していた(特許文献1参照)。
PC Card Standard Release 8.0 JEITA/PCMCIA 特開2003−162497
FIG. 7 is a diagram showing a functional device group 101 and a setting register group 100 in a conventional LSI. In this conventional example, an arbitrary register in the setting register group 100 is assigned to the setting of an arbitrary function in the functional device group 101. When various functions of the LSI are used, the registers individually provided for each of the plurality of functions are accessed once and set in order. At this time, for example, when a PC card is used as an external module, the registers in the setting register group 100 are accessed by software several tens of times. In this case, for example, it may be necessary to change the value of VPP to a value different from that at the time of activation depending on the register value in the PC card. For this reason, there is a case where the PC card cannot be used depending on the VPP value (see Patent Document 1). Accordingly, in order to realize AV decoding using a PC card, it is necessary to determine whether or not the PC card connected to the LSI is a usable device. It is always necessary to perform pre-processing by software control of reading and determining through the LSI. When such control is performed, software access to the LSI increases. Further, since there are various AC spec cards in the PC card (see Non-Patent Document 1), it is necessary to control the AC spec of the LSI in accordance with the standard defined in the AC spec of the PC card to be used. . For this reason, conventionally, whenever the type of PC card or the type of access is changed, the AC specification must be reset to an optimum value for a signal to be communicated with the LSI PC card. In the prior art, a unit operation for setting a single initial value is repeated for this problem (see Patent Document 1).
PC Card Standard Release 8.0 JEITA / PCMCIA JP2003-162497

上述した従来の技術によれば、各機能毎に多くのLSI機能ブロックにまたがった設定が必要であるため、随時変更する必要のあるアプリケーションでは、システムとしてのパフォーマンスが悪くなる。起動時においても、多くのソフトウェアアクセスによるレジスタ設定が必要であるため、起動に要する時間も長くなる。   According to the above-described conventional technology, setting across a large number of LSI function blocks is required for each function, so that the performance as a system deteriorates in an application that needs to be changed as needed. Even at the time of startup, register setting by many software accesses is necessary, so that the time required for startup becomes longer.

従来のシステム構成では、上述のように、LSIの各種機能を用いる際、複数の機能毎に個別に持っているレジスタに一回ごとにアクセスし、順番に設定を行わねばならなかったため、多くのソフトウェアアクセスが存在した。このため、LSIの機能評価や製品に載せるソフトウェアを作成する際の設定ミスが生じやすく、デバッグ効率が悪化し、開発効率を十分に向上させることが難しかった。   In the conventional system configuration, as described above, when using various functions of the LSI, it is necessary to access the registers individually possessed for each of the plurality of functions at a time and to perform setting in order. Software access existed. For this reason, it is easy to make a setting mistake when creating a function evaluation of LSI or creating software to be mounted on a product, debugging efficiency is deteriorated, and it is difficult to sufficiently improve development efficiency.

上記課題に鑑み、本発明は、LSIの各種機能を効率よく実行させるLSIのレジスタ設定方法、及びレジスタ設定装置を提供することにある。   In view of the above problems, an object of the present invention is to provide an LSI register setting method and a register setting apparatus that efficiently execute various functions of an LSI.

本発明のレジスタ設定方法は、複数の機能装置を有する機能装置群と、上記機能装置群内の各機能装置を動作させるためのレジスタを複数個有する設定レジスタ群と、上記設定レジスタ群を一括設定する契機となる複数レジスタ一括設定レジスタと、上記複数レジスタ一括設定レジスタからの信号に従って初期値を上記設定レジスタ群に設定するEXコントローラとが設けられたLSIを備えたレジスタ設定装置を用いたレジスタ設定方法であって、上記複数レジスタ一括設定レジスタに一度のソフトウェアアクセスを行うことにより、複数個の上記レジスタに設定すべき初期値を上記EXコントローラに選択させるステップ(a)と、上記EXコントローラが、上記ステップ(a)で選択された初期値を複数個の上記レジスタに一括して設定するステップ(b)とを含んでいる。   The register setting method of the present invention includes a functional device group having a plurality of functional devices, a setting register group having a plurality of registers for operating each functional device in the functional device group, and the setting register group collectively set. Register setting using a register setting device provided with an LSI provided with a plurality of register batch setting registers that triggers and an EX controller that sets initial values in the setting register group in accordance with signals from the plurality of register batch setting registers A step (a) of causing the EX controller to select an initial value to be set in the plurality of registers by performing one software access to the plurality of register batch setting registers; and The initial values selected in step (a) are collectively set in the plurality of registers. And a step (b) to.

この方法により、複数個のレジスタにそれぞれの初期値を一括して設定できるので、従来の設定方法に比べてソフトウェアアクセスの回数を大幅に減らすことができ、LSIの各種機能を実行する際の処理を軽減することができる。また、レジスタ設定時のソフトウェアアクセスが少なくて済むので、起動に要する時間を短くすることができ、システムとしての動作を高速化できる。さらに、本発明のレジスタ設定方法によれば、LSIの機能評価や製品に載せるソフトウェアを作成する際の設定ミスを未然に防ぎ、デバッグ効率を向上させることが可能となる。   By this method, the initial values can be set in a plurality of registers at once, so that the number of times of software access can be greatly reduced compared to the conventional setting method, and processing when executing various functions of the LSI. Can be reduced. Further, since software access at the time of register setting is small, the time required for activation can be shortened, and the operation of the system can be speeded up. Furthermore, according to the register setting method of the present invention, it is possible to prevent a setting error when LSI function evaluation and software to be loaded on a product are created, and to improve debugging efficiency.

また、本発明のレジスタ設定方法が、暗号化した初期値データを初期値保持装置に格納するステップや、初期値保持装置から読み出した初期値データを復号化するステップをさらに含むことが、セキュリティ上好ましい。   For security reasons, the register setting method of the present invention further includes a step of storing the encrypted initial value data in the initial value holding device and a step of decrypting the initial value data read from the initial value holding device. preferable.

また、本発明のレジスタ設定方法が、圧縮した初期値データを初期値保持装置に格納するステップや、初期値保持装置から読み出した初期値データを伸長するステップをさらに含む場合、初期値保持装置の容量が小さくて済むのでレジスタ設定装置のサイズを小さくすることができる。   When the register setting method of the present invention further includes a step of storing the compressed initial value data in the initial value holding device and a step of expanding the initial value data read from the initial value holding device, Since the capacity is small, the size of the register setting device can be reduced.

なお、本発明のレジスタ設定方法は、PCカードなどの外部装置を用いた種々の機能を実現するために好ましく用いることができる。   The register setting method of the present invention can be preferably used to realize various functions using an external device such as a PC card.

本発明のレジスタ設定装置は、機能を実行するための複数の機能装置を有する機能装置群と、上記機能装置群内の各機能装置を動作させるためのレジスタを複数個有する設定レジスタ群と、上記設定レジスタ群を一括設定する契機となる複数レジスタ一括設定レジスタと、上記複数レジスタ一括設定レジスタからの信号に従って、上記設定レジスタ群内の複数個の上記設定レジスタに一括して初期値を設定可能なEXコントローラとが設けられたLSIを備えている。   The register setting device of the present invention includes a functional device group having a plurality of functional devices for executing a function, a setting register group having a plurality of registers for operating each functional device in the functional device group, The initial value can be set collectively to a plurality of setting registers in the setting register group according to a signal from a plurality of register setting registers that trigger the setting register group and a plurality of register setting registers. An LSI provided with an EX controller is provided.

この構成のレジスタ設定装置を用いれば、複数個のレジスタにそれぞれの初期値を一括して設定できるので、コンピュータ等が外部装置を用いて複数の機能を実行する際に、従来の設定方法に比べてソフトウェアアクセスの回数を大幅に減らすことができ、LSIのでの処理を軽減することができる。また、レジスタ設定時のソフトウェアアクセスが少なくて済むので、起動に要する時間を短くすることができ、システムとしての動作を高速化できる。さらに、本発明のレジスタ設定方法によれば、LSIの機能評価や製品に載せるソフトウェアを作成する際の設定ミスを未然に防ぎ、デバッグ効率を向上させることが可能となる。   By using the register setting device of this configuration, it is possible to set the initial values in a plurality of registers at the same time. Therefore, when a computer or the like executes a plurality of functions using an external device, compared with the conventional setting method. Thus, the number of times of software access can be greatly reduced, and the processing in the LSI can be reduced. Further, since software access at the time of register setting is small, the time required for activation can be shortened, and the operation of the system can be speeded up. Furthermore, according to the register setting method of the present invention, it is possible to prevent a setting error when LSI function evaluation and software to be loaded on a product are created, and to improve debugging efficiency.

また、レジスタ処置装置が外部装置と情報の授受を行なう外部装置用インターフェースと、上記外部装置のCIS情報を解析するためのCIS解析機構と、上記CIS解析機構での解析結果を保存するための解析結果保存装置と、ACスペック解析装置とを備えていれば、PCカードのようなCIS情報やACスペックを解析する事によって仕様を判別する必要がある外部装置を用いて拡張機能を含む種々の機能を実現することができる。   Also, an interface for an external device through which the register treatment device exchanges information with the external device, a CIS analysis mechanism for analyzing the CIS information of the external device, and an analysis for storing the analysis result in the CIS analysis mechanism If equipped with a result storage device and an AC spec analysis device, various functions including an extended function using an external device that needs to determine the specifications by analyzing CIS information and AC specs such as a PC card Can be realized.

本発明のレジスタ設定方法及びレジスタ設定装置によれば、アクセス回数を大きく減らす事で、ソフトウェアアクセスが低減し、高速な機能の切り替わりが実現されるため、全体のパフォーマンスは向上する。また、多くの設定を省略できるため、設定ミス等が減少し、ソフトウェア開発効率も上昇する。   According to the register setting method and register setting apparatus of the present invention, software access is reduced and high-speed function switching is realized by greatly reducing the number of accesses, thereby improving the overall performance. In addition, since many settings can be omitted, setting errors and the like are reduced, and software development efficiency is increased.

以下、図面を参照しながら、本発明の実施の形態を説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

(第1の実施形態)
図1は、本発明の第1の実施形態に係るレジスタ設定方法の概要を示すブロック図であり、図2は、第1の実施形態に係るレジスタ設定装置の概略構成を示す図である。
(First embodiment)
FIG. 1 is a block diagram showing an outline of a register setting method according to the first embodiment of the present invention, and FIG. 2 is a diagram showing a schematic configuration of a register setting apparatus according to the first embodiment.

図1に示す例では、レジスタA〜レジスタEまで、設定すべきレジスタがLSI内に計5個設けられているものとする。本実施形態のレジスタ設定装置においては、ソフトウェアによって制御され、レジスタA〜レジスタEを一括して設定することが可能な複数レジスタ一括設定レジスタ20が設けられている。なお、設定レジスタ群や一括設定レジスタ20,機能装置群11は、1つのLSI内にあってもよいし、別個のLSI内にあってもよい。   In the example shown in FIG. 1, it is assumed that a total of five registers to be set are provided in the LSI from register A to register E. In the register setting device of the present embodiment, a multiple register batch setting register 20 that is controlled by software and can set the registers A to E in a batch is provided. The setting register group, the collective setting register 20, and the functional device group 11 may be in one LSI or in separate LSIs.

また、図2に示すように、本実施形態のレジスタ設定装置は、複数種類の機能装置を含む機能装置群11と、機能装置ごとに設けられ、機能装置を動作させるための設定レジスタを有する設定レジスタ群10と、設定レジスタ群10を一括設定する契機となる複数レジスタ一括設定レジスタ20と、複数レジスタ一括設定レジスタ20の出力値に従って初期値を設定レジスタ群10に設定するEX(External module)コントローラ(図2では「EXCTL」と表記)30と、複数レジスタ一括設定レジスタ20に接続され、設定レジスタ群10内に設けられた複数のレジスタの初期値を保持する初期値保持装置40とを備えている。また、初期値保持装置40は、機能装置群11が設けられたLSIと同じLSI内に設けられてもよいし、機能装置群11が設けられたLSIの外部に設けられていてもよい。   As shown in FIG. 2, the register setting device of the present embodiment includes a functional device group 11 including a plurality of types of functional devices, and a setting provided for each functional device and having a setting register for operating the functional device. The register group 10, the multiple register batch setting register 20 that triggers the batch setting of the setting register group 10, and an EX (External module) controller that sets an initial value in the setting register group 10 according to the output value of the multiple register batch setting register 20 (Indicated as “EXCTL” in FIG. 2) 30 and an initial value holding device 40 connected to the plurality of register batch setting registers 20 and holding the initial values of the plurality of registers provided in the setting register group 10. Yes. The initial value holding device 40 may be provided in the same LSI as the LSI in which the functional device group 11 is provided, or may be provided outside the LSI in which the functional device group 11 is provided.

設定レジスタ群10にはLSIが持つすべての機能を実現するために必要な設定レジスタがまとめて設けられている。設定レジスタ群10内のどのレジスタが設定されたかによって使用できる機能装置が決定する。   The setting register group 10 is provided with setting registers necessary for realizing all the functions of the LSI. The functional device that can be used is determined by which register in the setting register group 10 is set.

初期値保持装置40には設定レジスタ群10に含まれる複数、例えば全てのレジスタに設定すべき初期値が複数通り格納されている。   The initial value holding device 40 stores a plurality of initial values to be set in, for example, all the registers included in the setting register group 10.

本実施形態のレジスタ設定装置では、複数レジスタ一括設定レジスタ20に対して、外部から一度のソフトウェアアクセスを行ない、複数レジスタ一括設定レジスタ20の出力値を決定づける。そして、初期値保持装置40からデータ取り込みを行なうEXコントローラ30が、初期値保持装置40内部における、複数レジスタ一括設定レジスタ20に格納された値によって決まるアドレス番地のデータを読み出す。さらに、EXコントローラ30は、設定レジスタ群10内の複数のレジスタに一括して所定の値を格納する。機能装置群11内の機能装置は、設定レジスタ群10内のレジスタに格納された値によって、使用されるLSIの機能を決定する。そのため、図1に示すように設定レジスタ群10内にレジスタA〜Eが含まれる場合、従来の方法ではレジスタを設定するために5回のソフトウェアアクセスが必要であったのに対し、本実施形態の方法では、2回のソフトウェアアクセス(図1中の(1)、(2))でレジスタの設定が行える。   In the register setting device of the present embodiment, the multiple register batch setting register 20 is externally accessed once by software to determine the output value of the multiple register batch setting register 20. Then, the EX controller 30 that fetches data from the initial value holding device 40 reads data at an address address determined by the value stored in the multiple register batch setting register 20 in the initial value holding device 40. Further, the EX controller 30 collectively stores predetermined values in a plurality of registers in the setting register group 10. The functional device in the functional device group 11 determines the function of the LSI to be used based on the value stored in the register in the setting register group 10. Therefore, when the registers A to E are included in the setting register group 10 as shown in FIG. 1, the conventional method requires five software accesses to set the registers. In this method, the register can be set by two software accesses ((1) and (2) in FIG. 1).

次に、EXコントローラの構成について説明する。   Next, the configuration of the EX controller will be described.

図3は、レジスタ設定装置のうち、EXコントローラ30の構成を示すブロック図である。同図に示すように、EXコントローラ30は、初期値保持装置40からデータを読み出すDMAコントローラ31(ダイレクトアクセス装置であり、図3では「DMACTL」と表記)と、初期値保持装置40に格納されているデータ列が圧縮されている場合にデータ列を伸長する圧縮データ伸長装置33と、初期値保持装置40に格納されているデータ列が暗号化されている場合に、データ列を復号する暗号復号装置32とを有している。また、圧縮データ伸長装置33は、LSI外部から取得されたデータ列を圧縮することもできる。   FIG. 3 is a block diagram showing the configuration of the EX controller 30 in the register setting device. As shown in the figure, the EX controller 30 is stored in the initial value holding device 40 and the DMA controller 31 (direct access device, referred to as “DMACTL” in FIG. 3) that reads data from the initial value holding device 40. A compressed data decompression device 33 that decompresses the data sequence when the data sequence being compressed is encrypted, and an encryption that decrypts the data sequence when the data sequence stored in the initial value holding device 40 is encrypted And a decoding device 32. The compressed data decompression device 33 can also compress a data string acquired from outside the LSI.

このような機構をとることにより、初期値保持装置40に格納するデータ列の容量を小さくすることができると共に、初期値保持装置40をLSI外部においた時のセキュリティを強化する事ができる。   By adopting such a mechanism, the capacity of the data string stored in the initial value holding device 40 can be reduced, and security when the initial value holding device 40 is outside the LSI can be enhanced.

次に、図4は、初期値保持装置40をLSI外部に設ける場合の本実施形態のレジスタ設定装置の変形例を示すブロック図である。ここで、初期値保持装置40は、ROMであればよく、特に、FPGA(field-programmable gate array) やフラッシュメモリなどの再書き込み可能なROMであることが好ましい。また、本変形例のレジスタ設定装置は、図2に示すレジスタ設定装置に加えて、初期値保持装置40にデータを書き込むためのROM焼き機60と、初期値保持装置40に書き込むデータを受信するためのインターフェース50とをさらに備えている。なお、インターフェース50は、データ通信ネットワークの受信装置やアンテナなどを含む。   Next, FIG. 4 is a block diagram showing a modification of the register setting device of the present embodiment when the initial value holding device 40 is provided outside the LSI. Here, the initial value holding device 40 may be a ROM, and is preferably a rewritable ROM such as an FPGA (field-programmable gate array) or a flash memory. In addition to the register setting device shown in FIG. 2, the register setting device of the present modification receives a ROM baking machine 60 for writing data to the initial value holding device 40 and data to be written to the initial value holding device 40. The interface 50 is further provided. The interface 50 includes a data communication network receiving device, an antenna, and the like.

さらに、本変形例のEXコントローラ30は、図3に示すDMAコントローラ31、圧縮データ伸長装置33、及び暗号復号装置32に加えてインターフェース50で受信した書き込みデータを一時的に保持しておくためのSRAM35と、ROM焼き機60を制御すると共に、インターフェース50を介した通信(送受信)を制御するためのコントローラ34(図4では「CTL」と表記)とを有している。ここで、SRAM35に代えてDRAMなどのRAMを用いてもよい。   Further, the EX controller 30 of this modification example temporarily holds the write data received by the interface 50 in addition to the DMA controller 31, the compressed data decompression device 33, and the encryption / decryption device 32 shown in FIG. The SRAM 35 has a controller 34 (denoted as “CTL” in FIG. 4) for controlling the communication (transmission / reception) via the interface 50 as well as controlling the ROM baking machine 60. Here, instead of the SRAM 35, a RAM such as a DRAM may be used.

図4に示す本変形例の構成によれば、複数の機能群を決定する複数のレジスタを一括して設定するために必要な初期値の値を、ユーザーの仕様にあわせて、あるいは、バグなどの対応のために、ユーザーが使用していない時間帯にあわせて、途中で変更する事が可能となる。   According to the configuration of the present modification shown in FIG. 4, the initial value necessary for setting a plurality of registers for determining a plurality of function groups in a batch is set according to the user's specifications or a bug or the like. In order to cope with this, it is possible to change the method according to the time zone when the user is not using it.

また、本変形例のレジスタ設定装置において、圧縮データ伸長装置33、及び暗号復号装置32が設けられていることにより、ROM(初期値保持装置40)に格納するために受信される初期値は圧縮され、且つ暗号化してROM焼き機60に送信することができる。さらに、DMAコントローラ31に、最も使用される一括設定値と、一括設定がおこなわれてから任意の時間内に行われるその他全ての個別設定を記憶する機構を備え、記憶した値をROMの初期値に反映すれば、更にソフトウェアアクセスの効率化を図る事ができる。なお、インターフェース50で再設定鍵を受信すると、この再設定鍵によってコントローラ34がROM焼き機60を起動させ、初期値保存装置40に最適な初期値情報を再書き込みさせるようにしてもよい。   Further, in the register setting device of this modification, the compressed data decompressing device 33 and the encryption / decryption device 32 are provided, so that the initial value received for storing in the ROM (initial value holding device 40) is compressed. And encrypted and transmitted to the ROM baking machine 60. Further, the DMA controller 31 is provided with a mechanism for storing the most frequently used batch setting value and all other individual settings performed within an arbitrary time after the batch setting is performed, and the stored value is stored in the ROM initial value. If this is reflected, it is possible to further improve the efficiency of software access. When the reset key is received by the interface 50, the controller 34 may activate the ROM baking machine 60 by this reset key, and the initial value storage device 40 may be rewritten with optimum initial value information.

なお、図3および図4に示すレジスタ設定装置において、初期値保持装置40はLSIの内部に設けられていてもよいし、LSIの外部に設けられていてもよい。LSI内部に初期値保持装置40が設けられている場合、外部に接続する部品を減らせるので製造コストを低減することが可能となる。これに対し、初期値保持装置40がLSIの外部に設けられている場合には、はじめに設定されている初期値を変更する際の設計がLSI内部に設ける場合に比べて容易になるという利点がある。   In the register setting device shown in FIGS. 3 and 4, the initial value holding device 40 may be provided inside the LSI, or may be provided outside the LSI. When the initial value holding device 40 is provided inside the LSI, it is possible to reduce the manufacturing cost because it is possible to reduce the number of externally connected components. On the other hand, when the initial value holding device 40 is provided outside the LSI, there is an advantage that the design for changing the initial value set first is easier than when the initial value is set inside the LSI. is there.

次に、図2、図3及び図4に示すレジスタ設定装置におけるデータ処理手順を説明する。   Next, a data processing procedure in the register setting device shown in FIGS. 2, 3, and 4 will be described.

図5は、本実施形態のレジスタ設定装置及びその変形例におけるデータ処理手順を示すフローチャート図である。   FIG. 5 is a flowchart showing a data processing procedure in the register setting device of the present embodiment and its modification.

まず、ステップS1で、初期値保持装置が保持する初期値を変更する必要があるか否かをレジスタ設定装置が判断する。変更が必要であればステップS11へ進み、必要でなければステップS2へと進む。   First, in step S1, the register setting device determines whether or not the initial value held by the initial value holding device needs to be changed. If a change is necessary, the process proceeds to step S11, and if not necessary, the process proceeds to step S2.

次に、ステップS2では、LSIを使用するか否かを判定する。LSIを使用する場合はステップS3に進み、使用しない場合はステップS10に進む。   Next, in step S2, it is determined whether or not an LSI is used. If an LSI is used, the process proceeds to step S3. If not used, the process proceeds to step S10.

続いて、ステップS3では、ソフトウェアの命令を受け、CPUが複数レジスタ一括設定レジスタ20にアクセスし、複数の設定レジスタ群10に設定するべき初期値群を選択する。ここで、「初期値群」とは、設定レジスタ群10内の複数のレジスタに設定すべき1組の初期値のことを意味する。   Subsequently, in step S 3, upon receiving a software instruction, the CPU accesses the plurality of register batch setting registers 20 and selects an initial value group to be set in the plurality of setting register groups 10. Here, the “initial value group” means a set of initial values to be set in a plurality of registers in the setting register group 10.

次いで、ステップS4では、ステップS3で選択された初期値群が暗号化されたものであるか否かをレジスタ設定装置が判定する。初期値群が暗号化されたものであればステップS5に進んで暗号復号装置32で初期値群を復号処理し、ステップS6に進む。初期値群が暗号化されていなければ、ステップS5を経ずにステップS6に進む。   Next, in step S4, the register setting device determines whether or not the initial value group selected in step S3 is encrypted. If the initial value group is encrypted, the process proceeds to step S5, the initial value group is decrypted by the encryption / decryption device 32, and the process proceeds to step S6. If the initial value group is not encrypted, the process proceeds to step S6 without passing through step S5.

次に、ステップS6では、ステップS3で選択された初期値群が圧縮されたデータであるか否かを判定する。初期値群が圧縮されたデータであればステップS7に進み、圧縮データ伸長装置33が初期値群のデータを伸長する。その後、ステップS8に進む。一方、初期値群が圧縮されたデータでなければ、ステップS7を経ずにステップS8に進む。   Next, in step S6, it is determined whether or not the initial value group selected in step S3 is compressed data. If the initial value group is compressed data, the process proceeds to step S7, and the compressed data decompression device 33 decompresses the initial value group data. Thereafter, the process proceeds to step S8. On the other hand, if the initial value group is not compressed data, the process proceeds to step S8 without passing through step S7.

続いて、ステップS8では、EXコントローラ30が単一のレジスタを個別に設定する。これにより、レジスタ設定の一部変更が必要な場合に対応することができる。ユーザの指示やデータのセットによってはLSIの動作中に設定変更が必要になる場合が多いので、個別にレジスタを設定できる効果は大きい。   Subsequently, in step S8, the EX controller 30 individually sets a single register. Thereby, it is possible to cope with a case where a partial change of the register setting is necessary. Depending on the user's instruction and data set, setting changes are often required during the operation of the LSI, so the effect of individually setting the registers is great.

次に、ステップS9では、レジスタ設定に調整が必要であるか否かを判定する。必要であると判断すれば再度ステップS8を行なう。調整が必要ない場合には、ステップ10に進み、レジスタの設定を終了する。本ステップ(ステップ10)では初期値保持装置が選択された一括設定値を覚える。   Next, in step S9, it is determined whether or not the register setting needs to be adjusted. If it is determined that it is necessary, step S8 is performed again. If no adjustment is required, the process proceeds to step 10 to finish the register setting. In this step (step 10), the batch setting value for which the initial value holding device is selected is memorized.

一方、ステップS1で初期値群の変更が必要である場合、ステップS11に進み、初期値のデータを圧縮配信するか否かを決定する。圧縮配信であればステップS12に進んで初期値群を圧縮してからステップS13に進む。これに対し、圧縮配信でない場合、ステップS13に進む。なお、初期値群を変更する必要があったと判断された場合、ネットワークを介して外部にあるセンターに情報を配信することで、より良い初期値あるいは情報をダウンロードすることが可能になる。   On the other hand, if it is necessary to change the initial value group in step S1, the process proceeds to step S11 to determine whether or not the initial value data is compressed and distributed. If it is compressed distribution, the process proceeds to step S12 to compress the initial value group and then proceeds to step S13. On the other hand, if it is not compressed distribution, the process proceeds to step S13. When it is determined that it is necessary to change the initial value group, it is possible to download better initial values or information by distributing the information to the external center via the network.

次に、ステップS13では、初期値群を暗号配信するか否かを決定する。初期値群を暗号配信する場合にはステップS14に進み、暗号配信しない場合にはステップS15に進む。   Next, in step S13, it is determined whether or not the initial value group is encrypted. If the initial value group is encrypted and distributed, the process proceeds to step S14; otherwise, the process proceeds to step S15.

次いで、ステップS15ではコントローラ34が初期値群をインターフェース50を通じて、外部にあるカスタマーセンター等のサポートセンターに配信すると共にコントローラ34がインターフェース50を通じて、初期値群の受信を行なう。   Next, in step S15, the controller 34 distributes the initial value group to the support center such as a customer center outside through the interface 50, and the controller 34 receives the initial value group through the interface 50.

次に、ステップ16で、外部から受信した初期値群のデータをRAMなどに一次的に保存し、送られてきたデータが暗号化されているか否かを判定する。例えば、受信されるデータには通常ヘッダがついており、そのヘッダからデータフォーマットを判定できる。   Next, in step 16, the initial value group data received from the outside is temporarily stored in a RAM or the like, and it is determined whether or not the transmitted data is encrypted. For example, the received data usually has a header, and the data format can be determined from the header.

続いて、ステップS17では、受信した初期値群をEXコントローラ30の圧縮データ伸長装置33が伸長する。また、暗号復号装置32が初期値群を復号する。ただし、本ステップで、初期値群がEXコントローラをスルーすることもある。   Subsequently, in step S17, the compressed data decompression device 33 of the EX controller 30 decompresses the received initial value group. The encryption / decryption device 32 decrypts the initial value group. However, in this step, the initial value group may pass through the EX controller.

次に、ステップS18では、LSI内のEXコントローラが、受信された初期値のデータが圧縮されているか否かを判定する。   Next, in step S18, the EX controller in the LSI determines whether or not the received initial value data is compressed.

次いで、ステップS19では、圧縮データ伸長装置33が初期値群を伸長すると共に、暗号復号装置32が初期値群を復号化する。   In step S19, the compressed data decompression device 33 decompresses the initial value group, and the encryption / decryption device 32 decrypts the initial value group.

次に、ステップS20で、初期値保持装置40に初期値群を保存する。この処理後、再度ステップS1へと戻り、処理を繰り返す。以上の手順により、本実施形態のレジスタ設定方法は実行される。   Next, an initial value group is stored in the initial value holding device 40 in step S20. After this process, the process returns to step S1 again, and the process is repeated. The register setting method of this embodiment is executed by the above procedure.

本実施形態のレジスタ設定方法によれば、LSI内の複数のレジスタを一括して所定値を設定することができるので、従来の設定方法に比べてソフトウェアアクセスの回数を大幅に減らすことができ、LSIの各種機能を実行する際の処理を軽減することができる。また、レジスタ設定時のソフトウェアアクセスが少なくて済むので、起動に要する時間を短くすることができ、システムとしての動作を高速化できる。さらに、本実施形態のレジスタ設定方法及びレジスタ設定装置によれば、LSIの機能評価や製品に載せるソフトウェアを作成する際の設定ミスを未然に防ぎ、デバッグ効率を向上させることが可能となる。   According to the register setting method of the present embodiment, a predetermined value can be set collectively for a plurality of registers in the LSI, so the number of times of software access can be greatly reduced compared to the conventional setting method, Processing when executing various functions of the LSI can be reduced. Further, since software access at the time of register setting is small, the time required for activation can be shortened, and the operation of the system can be speeded up. Furthermore, according to the register setting method and the register setting apparatus of the present embodiment, it is possible to prevent a setting error when LSI function evaluation and software to be loaded on a product are created, and to improve debugging efficiency.

なお、上述のレジスタ設定方法では、外部から受信した値を用いてレジスタ設定を変更したが、CPUにソフトウェアが命令を行なうことで、CPUアクセスにより変更されてもよい。   In the above register setting method, the register setting is changed using a value received from the outside. However, the register setting may be changed by CPU access by a software instruction to the CPU.

(第2の実施形態)
図6は、本発明の第2の実施形態に係るレジスタ設定装置の概略構成を示すブロック図である。同図において、第1の実施形態のレジスタ設定装置と同じ構成部分については同じ符号を付している。
(Second Embodiment)
FIG. 6 is a block diagram showing a schematic configuration of a register setting device according to the second embodiment of the present invention. In the figure, the same components as those of the register setting device of the first embodiment are denoted by the same reference numerals.

図6に示すように、本実施形態のレジスタ設定装置は、複数種類のPCカード用の機能装置を含む機能装置群80(図6中の「PCCard Module」)と、機能装置を動作させるための設定レジスタを有する設定レジスタ群10と、設定レジスタ群10を一括設定する契機となる複数レジスタ一括設定レジスタ20と、複数レジスタ一括設定レジスタ20の出力値に従って初期値を設定レジスタ群10に設定するEXコントローラ30と、複数レジスタ一括設定レジスタ20に接続され、設定レジスタ群10内に設けられた複数のレジスタの初期値を保持する初期値保持装置40とを備えている。本実施形態のレジスタ設定装置はCISレジスタ群71を有するPCカード70(外部装置)をLSIの外部に接続することで種々の機能を実現することができる。   As shown in FIG. 6, the register setting device of the present embodiment includes a functional device group 80 (“PCCard Module” in FIG. 6) including a plurality of types of functional devices for PC cards, and a function device for operating the functional devices. A setting register group 10 having a setting register, a multi-register batch setting register 20 that triggers batch setting of the setting register group 10, and an EX that sets an initial value in the setting register group 10 according to an output value of the multi-register batch setting register 20 The controller 30 includes an initial value holding device 40 that is connected to the multiple register batch setting register 20 and holds initial values of a plurality of registers provided in the setting register group 10. The register setting device of this embodiment can realize various functions by connecting a PC card 70 (external device) having the CIS register group 71 to the outside of the LSI.

機能装置群80は、PCカード70と情報のやりとりを行なうためのインターフェース81(図6中のPCCard IF)と、PCカード70が保持するCIS情報(例えばカードの仕様など)を解析するためのCIS解析機構82と、CIS情報の解析結果を保存するための解析結果保存装置83と、PCカードのアトリビュートメモリアクセス、コモンメモリアクセス、IOアクセスなどのACスペック情報を解析するACスペック解析装置84とを有している。なお、図示しないが、ACスペック解析装置84で解析されたPCカードのスペック情報を保持するためのスペック保持部がLSI内に設けられていてもよい。   The functional device group 80 includes an interface 81 (PCCard IF in FIG. 6) for exchanging information with the PC card 70, and a CIS for analyzing CIS information (for example, card specifications) held by the PC card 70. An analysis mechanism 82; an analysis result storage device 83 for storing the analysis result of CIS information; and an AC specification analysis device 84 for analyzing AC specification information such as attribute memory access, common memory access, and IO access of a PC card. Have. Although not shown, a spec holding unit for holding the spec information of the PC card analyzed by the AC spec analyzing device 84 may be provided in the LSI.

図6のLSIに関して、PCカード70用にレジスタの一括設定が行われた場合、PCカードとの通信がLSIを通じて可能になる。ここで、PCカード70をスロットに差した時、PCカード70が持つカードディテクト(Card Detect)のピン(pin)がグランド電位になるため、それを契機にして、更に設定レジスタ群10の一括設定を行なう。この際、インターフェース81からPCカード70に対してCISレジスタ群71内のレジスタの読み出し動作が行われる。この際、まずACスペック解析装置84にて、ACスペックの測定が行われ、その測定結果を元に、PCカード70のACスペックに合わせてレジスタ設定が変更される。そして、CISレジスタから読み出された値はCIS解析機構82に送られ、CIS解析機構82で解析された結果が解析結果保存装置を介して通知される。   With respect to the LSI of FIG. 6, when register setting is performed for the PC card 70, communication with the PC card becomes possible through the LSI. Here, when the PC card 70 is inserted into the slot, the pin (Card Detect) pin of the PC card 70 becomes the ground potential. To do. At this time, the register 81 in the CIS register group 71 is read from the interface 81 to the PC card 70. At this time, the AC spec analyzer 84 first measures the AC spec, and the register setting is changed in accordance with the AC spec of the PC card 70 based on the measurement result. The value read from the CIS register is sent to the CIS analysis mechanism 82, and the result analyzed by the CIS analysis mechanism 82 is notified via the analysis result storage device.

例えば、解析結果からPCカード70のVPP値が判別された場合、その情報は解析結果保存装置83に保存され、同時に、解析完了を通知する信号を発生する。   For example, when the VPP value of the PC card 70 is determined from the analysis result, the information is stored in the analysis result storage device 83, and at the same time, a signal notifying completion of analysis is generated.

本実施形態のレジスタ設定装置によれば、インターフェース81、CIS解析機構82、解析結果保存装置83、及びACスペック解析装置84などの機能装置を動作させるための設定レジスタ群10内のレジスタを一度のソフトウェアアクセスで設定することができるので、無駄なソフトウェアアクセスを抑え、処理時間を短縮することができる。   According to the register setting device of the present embodiment, registers in the setting register group 10 for operating functional devices such as the interface 81, the CIS analysis mechanism 82, the analysis result storage device 83, and the AC specification analysis device 84 are stored once. Since it can be set by software access, useless software access can be suppressed and processing time can be shortened.

ソフトウェアとしては、以上のようにして格納されたデータを読む動作を行うのみであるため、本実施形態のレジスタ設定装置は、システムとして合理化される。すなわち、本実施形態のレジスタ設定装置によれば、無駄なソフトウェアアクセスを必要とせず、評価時の高速処理が可能となり、開発工数の削減が可能になる。   Since the software only performs the operation of reading the stored data as described above, the register setting device of the present embodiment is rationalized as a system. That is, according to the register setting device of the present embodiment, unnecessary software access is not required, high-speed processing at the time of evaluation is possible, and development man-hours can be reduced.

本発明のレジスタ設定装置及びレジスタ設定方法は、外部モジュールに接続されたLSIに種々の機能を発揮させるためのものであり、各種機能を実行するコンピュータ等の電子機器に利用することができる。   The register setting device and the register setting method of the present invention are for causing an LSI connected to an external module to exhibit various functions, and can be used for electronic devices such as computers that execute various functions.

本発明の第1の実施形態に係るレジスタ設定方法の概要を示すブロック図である。It is a block diagram which shows the outline | summary of the register setting method which concerns on the 1st Embodiment of this invention. 第1の実施形態に係るレジスタ設定装置の概略構成を示す図である。It is a figure which shows schematic structure of the register | resistor setting apparatus which concerns on 1st Embodiment. 第1の実施形態に係るレジスタ設定装置のうち、EXコントローラの構成を示すブロック図である。It is a block diagram which shows the structure of EX controller among the register setting apparatuses which concern on 1st Embodiment. 初期値保持装置をLSI外部に設ける場合の第1の実施形態のレジスタ設定装置の変形例を示すブロック図である。It is a block diagram showing a modification of the register setting device of the first embodiment when the initial value holding device is provided outside the LSI. 第1の実施形態に係るレジスタ設定装置及びその変形例におけるデータ処理手順を示すフローチャート図である。It is a flowchart figure which shows the data processing procedure in the register setting apparatus which concerns on 1st Embodiment, and its modification. 本発明の第2の実施形態に係るレジスタ設定装置の概略構成を示すブロック図である。It is a block diagram which shows schematic structure of the register | resistor setting apparatus which concerns on the 2nd Embodiment of this invention. 従来のLSIにおける機能装置群と設定レジスタ群とを示す図である。It is a figure which shows the functional apparatus group and setting register group in the conventional LSI.

符号の説明Explanation of symbols

10 設定レジスタ群
11 機能装置群
20 複数レジスタ一括設定レジスタ
30 EXコントローラ
31 DMAコントローラ
32 暗号復号装置
33 圧縮データ伸長装置
34 コントローラ
35 SRAM
40 初期値保持装置
50,81 インターフェース
60 ROM焼き機
70 PCカード
71 CISレジスタ群
80 機能装置群
82 CIS解析機構
83 解析結果保存装置
84 ACスペック解析装置
10 Setting Register Group 11 Functional Device Group 20 Multiple Register Batch Setting Register 30 EX Controller 31 DMA Controller 32 Encryption / Decryption Device 33 Compressed Data Expansion Device 34 Controller 35 SRAM
40 Initial value holding device 50, 81 Interface 60 ROM baking machine 70 PC card 71 CIS register group 80 Functional device group 82 CIS analysis mechanism 83 Analysis result storage device 84 AC spec analysis device

Claims (21)

複数の機能装置を有する機能装置群と、上記機能装置群内の各機能装置を動作させるためのレジスタを複数個有する設定レジスタ群と、上記設定レジスタ群を一括設定する契機となる複数レジスタ一括設定レジスタと、上記複数レジスタ一括設定レジスタからの信号に従って初期値を上記設定レジスタ群に設定するEXコントローラとが設けられたLSIを備えたレジスタ設定装置を用いたレジスタ設定方法であって、
上記複数レジスタ一括設定レジスタに一度のソフトウェアアクセスを行うことにより、
複数個の上記レジスタに設定すべき初期値を上記EXコントローラに選択させるステップ(a)と、
上記EXコントローラが、上記ステップ(a)で選択された初期値を複数個の上記レジスタに一括して設定するステップ(b)と
を含んでいるレジスタ設定方法。
A functional device group having a plurality of functional devices, a setting register group having a plurality of registers for operating each functional device in the functional device group, and a multiple register batch setting that triggers batch setting of the setting register group A register setting method using a register setting device including an LSI provided with a register and an EX controller for setting an initial value in the setting register group according to a signal from the multiple register batch setting register,
By performing one software access to the multiple register batch setting register,
A step (a) for causing the EX controller to select initial values to be set in a plurality of the registers;
A register setting method including a step (b) in which the EX controller collectively sets the initial values selected in the step (a) in the plurality of registers.
請求項1に記載のレジスタ設定方法において、
上記ステップ(b)の後、上記レジスタの設定変更が必要な場合には、上記設定レジスタ群内の1つのレジスタに対して個別に設定を変更するステップ(c)をさらに含んでいる、レジスタ設定方法。
The register setting method according to claim 1,
The register setting further includes a step (c) of individually changing the setting of one register in the setting register group when the setting change of the register is necessary after the step (b). Method.
請求項1または2に記載のレジスタ設定方法において、
上記レジスタ設定装置は、外部からの情報を取得するためのインターフェースと、上記レジスタに設定するための初期値を保持するための初期値保持装置とをさらに有しており、
上記インターフェースを介して外部から上記レジスタに設定するための初期値を取得するステップ(d)と、
上記ステップ(d)で取得した初期値の集合である初期値群を上記初期値保持装置に書き込むステップ(e)とをさらに含んでいる、レジスタ設定装置。
In the register setting method according to claim 1 or 2,
The register setting device further includes an interface for acquiring information from the outside, and an initial value holding device for holding an initial value for setting the register.
Obtaining an initial value for setting the register from the outside through the interface (d);
A register setting device further comprising a step (e) of writing an initial value group, which is a set of initial values acquired in the step (d), to the initial value holding device.
請求項3に記載のレジスタ設定方法において、
上記初期値保持装置に保持される上記初期値群は暗号化されており、
上記ステップ(a)の後、且つ上記ステップ(b)の前に、上記EXコントローラが上記ステップ(a)で選択された初期値を復号化するステップ(a2)をさらに含んでいる、レジスタ設定方法。
The register setting method according to claim 3,
The initial value group held in the initial value holding device is encrypted,
The register setting method further comprising the step (a2) of decoding the initial value selected in the step (a) by the EX controller after the step (a) and before the step (b). .
請求項4に記載のレジスタ設定方法において、
上記ステップ(d)で取得された初期値のデータを、上記EXコントローラが暗号化するステップ(f)をさらに含み、
上記ステップ(e)では、暗号化された上記初期値のデータを上記初期値保持装置に書き込む、レジスタ設定方法。
The register setting method according to claim 4,
A step (f) in which the EX controller encrypts the initial value data obtained in the step (d);
In the step (e), the register setting method of writing the encrypted initial value data into the initial value holding device.
請求項3〜5のうちいずれか1つに記載のレジスタ設定方法において、
上記ステップ(a)でEXコントローラが選択する初期値は圧縮データであり、
上記ステップ(a)の後、且つ上記ステップ(b)の前に、上記EXコントローラが上記ステップ(a)で選択された初期値を伸長するステップ(a3)をさらに含んでいる、レジスタ設定方法。
In the register setting method according to any one of claims 3 to 5,
The initial value selected by the EX controller in step (a) is compressed data,
The register setting method, further comprising a step (a3) in which the EX controller extends the initial value selected in the step (a) after the step (a) and before the step (b).
請求項6に記載のレジスタ設定方法において、
上記ステップ(d)で取得した初期値のデータを、上記EXコントローラが圧縮するステップ(g)をさらに含み、
上記ステップ(d)では、圧縮された上記初期値群のデータを上記初期値保持装置に書き込む、レジスタ設定方法。
The register setting method according to claim 6,
A step (g) in which the EX controller compresses the initial value data acquired in the step (d);
In the step (d), the register setting method of writing the compressed initial value group data into the initial value holding device.
請求項3に記載のレジスタ設定方法において、
上記ステップ(c)で設定した上記レジスタに設定された値を抽出するステップ(h)と、
上記ステップ(h)で抽出した値と上記初期値保存装置が保持する初期値群とを比較し、比較結果を基にして上記初期値保存装置が保持する初期値群の変更可否を判断するステップ(i)と、
上記ステップ(i)で初期値群の変更が可能であると判断された場合に、上記ステップ(i)で得られた比較結果を外部に送信するステップ(j)と
をさらに含んでいる、レジスタ設定方法。
The register setting method according to claim 3,
A step (h) of extracting a value set in the register set in the step (c);
Comparing the value extracted in step (h) with the initial value group held by the initial value storage device, and determining whether or not the initial value group held by the initial value storage device can be changed based on the comparison result (I) and
A register that further includes a step (j) of transmitting the comparison result obtained in step (i) to the outside when it is determined in step (i) that the initial value group can be changed. Setting method.
請求項8に記載のレジスタ設定方法において、
上記ステップ(j)で外部に送信される比較結果は、上記EXコントローラにより圧縮及び暗号化されて送信される、レジスタ設定方法。
The register setting method according to claim 8,
The register setting method, wherein the comparison result transmitted to the outside in the step (j) is transmitted after being compressed and encrypted by the EX controller.
請求項3〜9のうちいずれか1つに記載のレジスタ設定方法において、
上記レジスタ設定装置は、上記設定レジスタ群の値に初期値を取り込むためのダイレクトアクセス装置をさらに備え、
上記ダイレクトアクセス装置によって複数個の上記レジスタに初期値が並行的に取り込まれる、レジスタ設定方法。
In the register setting method according to any one of claims 3 to 9,
The register setting device further includes a direct access device for taking an initial value into the value of the setting register group,
A register setting method in which initial values are taken into a plurality of the registers in parallel by the direct access device.
機能を実行するための複数の機能装置を有する機能装置群と、
上記機能装置群内の各機能装置を動作させるためのレジスタを複数個有する設定レジスタ群と、
上記設定レジスタ群を一括設定する契機となる複数レジスタ一括設定レジスタと、
上記複数レジスタ一括設定レジスタからの信号に従って、上記設定レジスタ群内の複数個の上記設定レジスタに一括して初期値を設定可能なEXコントローラと
が設けられたLSIを備えたレジスタ設定装置。
A functional device group having a plurality of functional devices for executing functions;
A setting register group having a plurality of registers for operating each functional device in the functional device group;
Multiple register batch setting register that triggers batch setting of the setting register group,
A register setting device comprising an LSI provided with an EX controller capable of setting initial values collectively to a plurality of the setting registers in the setting register group according to a signal from the plurality of register setting registers.
請求項11に記載のレジスタ設定装置において、
上記EXコントローラは、上記設定レジスタ群内の1つのレジスタに対して個別に設定を変更することが可能である、レジスタ設定装置。
The register setting device according to claim 11,
The EX controller is a register setting device capable of individually changing settings for one register in the setting register group.
請求項11または12に記載のレジスタ設定装置において、
上記レジスタに設定するための初期値のデータを外部から取得して上記EXコントローラに送るインターフェースと、
上記インターフェースを介して取得した上記レジスタに設定するための初期値を保持する初期値保持装置とをさらに備えており、
上記EXコントローラは、上記インターフェースを介して取得した上記レジスタに設定するための初期値を一時的に保持するための記憶装置を有している、レジスタ設定装置。
The register setting device according to claim 11 or 12,
An interface for acquiring data of an initial value for setting in the register from the outside and sending it to the EX controller;
An initial value holding device that holds an initial value for setting in the register acquired through the interface;
The EX controller has a storage device for temporarily holding an initial value for setting the register acquired through the interface.
請求項11〜13のうちいずれか1つに記載のレジスタ設定装置において、
上記EXコントローラは、上記レジスタに設定するための初期値を暗号化または復号化する暗号復号装置をさらに備えている、レジスタ設定装置。
The register setting device according to any one of claims 11 to 13,
The EX controller further includes an encryption / decryption device that encrypts or decrypts an initial value to be set in the register.
請求項11〜14のうちいずれか1つに記載のレジスタ設定装置において、
上記EXコントローラは、上記レジスタに設定するための初期値を圧縮または伸長する圧縮伸長装置をさらに備えている、レジスタ設定装置。
In the register setting device according to any one of claims 11 to 14,
The EX controller further includes a compression / expansion device that compresses or expands an initial value to be set in the register.
請求項11〜15のうちいずれか1つに記載のレジスタ設定装置において、
上記機能装置群は、
外部装置と情報の授受を行なう外部装置用インターフェースと、
上記外部装置のCIS情報を解析するためのCIS解析機構と、
上記CIS解析機構での解析結果を保存するための解析結果保存装置と
を有している、レジスタ設定装置。
In the register setting device according to any one of claims 11 to 15,
The functional device group is
An interface for an external device for exchanging information with the external device;
A CIS analysis mechanism for analyzing CIS information of the external device;
A register setting device having an analysis result storage device for storing an analysis result in the CIS analysis mechanism.
請求項11〜16のうちいずれか1つに記載のレジスタ設定装置において、
上記外部装置用インターフェースは、上記初期値記憶装置が保持する情報及び上記解析結果保存装置が保持する情報を上記LSIの外部に配信する、レジスタ設定装置。
The register setting device according to any one of claims 11 to 16,
The external device interface is a register setting device that distributes information held by the initial value storage device and information held by the analysis result storage device to the outside of the LSI.
請求項16に記載のレジスタ設定装置において、
上記外部装置はPCカードであり、
上記機能装置群は、上記PCカードのカードディテクト信号を契機にして上記PCカードの上記CIS情報を自動的に読み出す、レジスタ設定装置。
The register setting device according to claim 16,
The external device is a PC card,
The functional device group is a register setting device that automatically reads out the CIS information of the PC card in response to a card detect signal of the PC card.
請求項18に記載のレジスタ設定装置において、
上記LSIには、上記PCカードが持つアトリビュートメモリアクセス情報、コモンメモリアクセス情報、及びIOアクセス情報を含むACスペック情報を解析するACスペック解析装置がさらに設けられている、レジスタ設定装置。
The register setting device according to claim 18,
The register setting device, wherein the LSI further includes an AC specification analysis device for analyzing AC specification information including attribute memory access information, common memory access information, and IO access information of the PC card.
請求項13に記載のレジスタ設定装置において、
上記初期値保持装置は上記LSIの外部に設けられており、FPGAまたは再書き込み可能なROMである、レジスタ設定装置。
The register setting device according to claim 13,
The register setting device, wherein the initial value holding device is provided outside the LSI and is an FPGA or a rewritable ROM.
請求項13に記載のレジスタ設定装置において、
上記記憶装置に保持される情報を上記初期値保持装置に書き込むためのROM焼き機と、
上記インターフェースで取得された再設定鍵を用いて上記ROM焼き機を起動させ、初期値を上記初期値保持装置に書き込ませるコントローラと
をさらに備えている、レジスタ設定装置。
The register setting device according to claim 13,
ROM baking machine for writing information held in the storage device to the initial value holding device;
A register setting device, further comprising a controller for starting the ROM baking machine using the reset key acquired by the interface and writing an initial value to the initial value holding device.
JP2004144524A 2004-05-14 2004-05-14 Register setting method and register setting device Pending JP2005327078A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004144524A JP2005327078A (en) 2004-05-14 2004-05-14 Register setting method and register setting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004144524A JP2005327078A (en) 2004-05-14 2004-05-14 Register setting method and register setting device

Publications (1)

Publication Number Publication Date
JP2005327078A true JP2005327078A (en) 2005-11-24

Family

ID=35473397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004144524A Pending JP2005327078A (en) 2004-05-14 2004-05-14 Register setting method and register setting device

Country Status (1)

Country Link
JP (1) JP2005327078A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008097372A (en) * 2006-10-12 2008-04-24 Matsushita Electric Ind Co Ltd System controller
US7577873B2 (en) 2006-07-11 2009-08-18 Fujitsu Limited Transmission apparatus
US8078900B2 (en) 2007-08-09 2011-12-13 Panasonic Corporation Asynchronous absorption circuit with transfer performance optimizing function

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62175852A (en) * 1986-01-29 1987-08-01 Toshiba Corp Register access device
JPH03109661A (en) * 1989-09-22 1991-05-09 Hitachi Ltd Data processor
JPH04199449A (en) * 1990-11-29 1992-07-20 Sanyo Electric Co Ltd Device controller
JPH06348645A (en) * 1993-06-07 1994-12-22 Sharp Corp Dma circuit
JPH10187593A (en) * 1996-12-24 1998-07-21 Toshiba Corp Data transfer control unit and data transfer control method applied to the same unit
JPH10289196A (en) * 1997-04-15 1998-10-27 Mitsubishi Electric Corp Computer and transfer method for peripheral device control data in computer
JP2001327191A (en) * 2000-05-12 2001-11-22 Seiko Epson Corp Drive mechanism controlling device, method for controlling drive mechanism, and its record medium
JP2003502753A (en) * 1999-06-15 2003-01-21 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Data processor with register stack

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62175852A (en) * 1986-01-29 1987-08-01 Toshiba Corp Register access device
JPH03109661A (en) * 1989-09-22 1991-05-09 Hitachi Ltd Data processor
JPH04199449A (en) * 1990-11-29 1992-07-20 Sanyo Electric Co Ltd Device controller
JPH06348645A (en) * 1993-06-07 1994-12-22 Sharp Corp Dma circuit
JPH10187593A (en) * 1996-12-24 1998-07-21 Toshiba Corp Data transfer control unit and data transfer control method applied to the same unit
JPH10289196A (en) * 1997-04-15 1998-10-27 Mitsubishi Electric Corp Computer and transfer method for peripheral device control data in computer
JP2003502753A (en) * 1999-06-15 2003-01-21 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Data processor with register stack
JP2001327191A (en) * 2000-05-12 2001-11-22 Seiko Epson Corp Drive mechanism controlling device, method for controlling drive mechanism, and its record medium

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7577873B2 (en) 2006-07-11 2009-08-18 Fujitsu Limited Transmission apparatus
JP2008097372A (en) * 2006-10-12 2008-04-24 Matsushita Electric Ind Co Ltd System controller
US7664890B2 (en) 2006-10-12 2010-02-16 Panasonic Corporation System control device
US8078900B2 (en) 2007-08-09 2011-12-13 Panasonic Corporation Asynchronous absorption circuit with transfer performance optimizing function

Similar Documents

Publication Publication Date Title
US7328335B1 (en) Bootable programmable logic device for internal decoding of encoded configuration data
TWI486810B (en) Counter operation in a state machine lattice
TWI492062B (en) Methods and devices for programming a state machine engine
US6907595B2 (en) Partial reconfiguration of a programmable logic device using an on-chip processor
US9740866B2 (en) Automatic measuring boot process using an automatic measuring processor coupled to a memory
US10630482B2 (en) Systems and methods for downloading code and data into a secure non-volatile memory
US11573845B2 (en) Remote debug for scaled computing environments
TW201347409A (en) Boolean logic in a state machine lattice
EP3757848A1 (en) Converged cryptographic engine
US11263350B2 (en) Cryptographic apparatus and self-test method of cryptographic apparatus
KR20080048545A (en) Hardware-assisted device configuration detection
DE112016004342T5 (en) Hardware accelerator with double affine mapped S-box
US8328104B2 (en) Storage device management systems and methods
US9935637B2 (en) Systems and methods for FPGA development and operation
US8638455B2 (en) Program executing apparatus, image processing apparatus and non-transitory computer readable medium for activating an equipment using stored variable
US11397531B2 (en) Method and apparatus for performing data protection regarding non-volatile memory
JP2005327078A (en) Register setting method and register setting device
US20130145074A1 (en) Logic device having a compressed configuration image stored on an internal read only memory
US11029964B1 (en) Booting a system-on-chip
US20220270538A1 (en) Display mode setting determinations
US20100146224A1 (en) Request processing device, request processing system, and access testing method
US11748110B2 (en) Server with setup menu for the bios settings
CN110362526B (en) SPI slave device, storage and adaptation method and computer storage medium
CN117436403A (en) RAM verification method, device and storage medium
US20240259185A1 (en) Compression of matrices for digital security

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100805

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100826

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20101210

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110705