JP2005317787A - Switching element, and array type functional element using same switching element - Google Patents

Switching element, and array type functional element using same switching element Download PDF

Info

Publication number
JP2005317787A
JP2005317787A JP2004134342A JP2004134342A JP2005317787A JP 2005317787 A JP2005317787 A JP 2005317787A JP 2004134342 A JP2004134342 A JP 2004134342A JP 2004134342 A JP2004134342 A JP 2004134342A JP 2005317787 A JP2005317787 A JP 2005317787A
Authority
JP
Japan
Prior art keywords
switching element
voltage
current
elements
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004134342A
Other languages
Japanese (ja)
Other versions
JP4701427B2 (en
Inventor
Akihiro Odakawa
明弘 小田川
Hiroshi Akaho
博司 赤穗
Hiroshi Sato
弘 佐藤
Juichi Yamada
寿一 山田
Yuji Ishii
裕司 石井
Akira Inoue
公 井上
Akihito Sawa
彰仁 澤
Masashi Kawasaki
雅司 川崎
Hidenori Takagi
英典 高木
Yoshinori Tokura
好紀 十倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Panasonic Holdings Corp
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST, Matsushita Electric Industrial Co Ltd filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2004134342A priority Critical patent/JP4701427B2/en
Publication of JP2005317787A publication Critical patent/JP2005317787A/en
Application granted granted Critical
Publication of JP4701427B2 publication Critical patent/JP4701427B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an array type functional element which can be more fined than conventional ones, by using a switching element as the selecting portion of the functional element. <P>SOLUTION: As each switching element, there is used each multilayer structure wherein a strongly correlated electronic material is sandwiched by two or more electrodes. Then, each multilayer structure is so connected in series with each variable-resistance type element of a functional element as to realize a random access memory by arranging the resultant intermediates in the form of an array. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、情報通信端末などに使用される不揮発性メモリや、光や熱、応力、磁気などの変化などを検知するセンサー、あるいは画像表示器といったランダムアクセス機能が必要とされる電子機器全般に関する。   The present invention relates to non-volatile memories used for information communication terminals, sensors for detecting changes in light, heat, stress, magnetism, etc., or electronic devices in general that require a random access function such as an image display. .

アレイ型の機能素子は、現在あらゆる機能分野にて採用され、メモリやセンサー、ディスプレイといった現在の情報化社会を支える重要な基幹電子部品である。   Array-type functional elements are currently used in all functional fields and are important basic electronic components that support the current information society such as memories, sensors, and displays.

従来のアレイ型機能素子には、各素子のランダム選択を可能にするため、非線形な電気特性を有する2端子素子やMOSトランジスタのような3端子スイッチング素子が1対1に取り付けられている。素子の高速性や特性の均一性の要件からMOSトランジスタを採用したデバイスが多いのが特徴である。   In the conventional array type functional element, in order to enable random selection of each element, a two-terminal element having non-linear electrical characteristics and a three-terminal switching element such as a MOS transistor are attached on a one-to-one basis. Many devices use MOS transistors because of the requirements of high-speed and uniform characteristics.

図1はMOSトランジスタを選択用スイッチング素子として機能部に取り付けられた一例を示したものであるが、これらを2次元状あるいは、3次元状に配列することで、ランダムアクセス性を有するアレイ型機能素子として構成することができる。
Physics Letters A.Vol.54 Issue3,"Tunneling between ferromagnetic films",Sep.8th 1975,pp.225-226
FIG. 1 shows an example in which a MOS transistor is attached to a function unit as a switching element for selection. An array type function having random accessibility by arranging these in a two-dimensional or three-dimensional manner. It can be configured as an element.
Physics Letters A.Vol.54 Issue3, "Tunneling between containing films", Sep.8th 1975, pp.225-226

近年になり、情報携帯端末の普及、さらに電子部品価格のデフレーション化に影響を受ける形で、これら機能素子の微細化、低価格化の要求が高まってきている。現在、情報携帯端末において、大きな進展が期待されている不揮発性メモリにおいても、機能部として新技術を用いて、微細化や低価格化に応えるものが、提案されてきている。   In recent years, there has been an increasing demand for miniaturization and cost reduction of these functional elements due to the influence of the spread of portable information terminals and the deflation of electronic component prices. At present, non-volatile memories, which are expected to make great progress in portable information terminals, have been proposed that respond to miniaturization and cost reduction using new technologies as functional units.

しかしながら、図2に示すように、MOS構造を用いた素子では、機能部の微細化が十分に図られていても、微細限界の指摘されるMOSトランジスタで素子の微細限界は限定されることとなり、機能部の持つ十分な特性が発揮できないという問題がある。   However, as shown in FIG. 2, in the element using the MOS structure, even if the functional part is sufficiently miniaturized, the fine limit of the element is limited by the MOS transistor in which the fine limit is pointed out. There is a problem that sufficient characteristics of the functional part cannot be exhibited.

特に、機能部に近年大きく注目されている磁気抵抗(MR)素子やその他の抵抗変化素子、光や熱に関する応答センサーを用いた場合には、MOS部よりも十分な微細化が可能であることが知られている。   In particular, when using a magnetoresistive (MR) element, other variable resistance element, or a response sensor related to light or heat, which has attracted much attention in recent years for the functional part, it should be possible to make the device sufficiently finer than the MOS part. It has been known.

選択素子を形成するMOSトランジスタやPNダイオードなどの素子などの微細化限界は、半導体へのキャリア注入領域が一定量必要となるために生じている。   The miniaturization limit of elements such as a MOS transistor and a PN diode forming the selection element occurs because a certain amount of carrier injection region is required for the semiconductor.

現在、MOSトランジスタ等の製造に関する半導体プロセスは、年々減少をつづけ、F=0.1ミクロンを下回る所まで進歩を遂げているが、この先の微細化の見通しは不透明である。   Currently, semiconductor processes related to the manufacture of MOS transistors and the like continue to decrease year by year and progress to a level below F = 0.1 microns, but the prospect of further miniaturization is unclear.

また、MOSトランジスタからなるスイッチング素子を構成した場合の素子領域は、基本的には8F2〜12F2(Fとは、微細化の設計ルールサイズで、Fを用いることで相対的な占有エリアを示す。)とされるが、微細化を進めた場合の理想である4F2には届かない。 In addition, the element region in the case where a switching element composed of a MOS transistor is configured is basically 8F 2 to 12F 2 (F is a design rule size for miniaturization, and the relative occupied area is determined by using F. However, it does not reach 4F 2 which is the ideal when miniaturization is advanced.

機能部として提案されているものには、多層化や多値化が可能なものもあり、アレイ型機能素子の今後のブレークスルーには、選択部の新規な提案が求められている。   Some proposed functional units can be multi-layered or multi-valued, and a new proposal for a selecting unit is required for future breakthrough of array-type functional elements.

本発明は、かかる従来の課題に対して、従来の半導体を用いずに特定の強相関電子系材料を用いることで、バルク材料そのものが非線形な電流電圧特性を有し、電流あるいは電圧、またはその両方を印加することで、非線形伝導特性そのものを変化させうることを見い出し、完成したものである。   The present invention addresses this conventional problem by using a specific strongly correlated electron material without using a conventional semiconductor, so that the bulk material itself has non-linear current-voltage characteristics, and current or voltage, or its It has been found out that the nonlinear conduction characteristic itself can be changed by applying both.

本発明を選択部としてのスイッチング素子として用いることにより、従来よりも微細化が可能なアレイ型機能素子を実現でき、その好ましいデバイス構成例を提供することで、多種多様に本発明が適用できることを示すことを目的とする。   By using the present invention as a switching element as a selection unit, it is possible to realize an array-type functional element that can be miniaturized as compared with the prior art, and by providing a preferred device configuration example, the present invention can be applied in a wide variety of ways. The purpose is to show.

第1の発明は、かかる課題を解決するために、少なくとも2つの電極にて、強相関電子系材料からなる層を挟んで構成され、その電流電圧特性に非線形伝導特性が現れるスイッチング素子において、電極間に、電流あるいは電圧を印加することで、非線形伝導特性が変化することを利用する。   In order to solve such a problem, a first invention is a switching element in which a layer made of a strongly correlated electron material is sandwiched between at least two electrodes, and a non-linear conduction characteristic appears in the current-voltage characteristic. The fact that the nonlinear conduction characteristics change by applying a current or voltage in between is utilized.

また、第2の発明は、少なくとも2つの電極にて、強相関電子系材料からなる層を挟んで構成される多層構造体を、少なくとも2つ以上多段に積層してなる多段構造体を構成し、その電流電圧特性に非線形伝導特性が現れるスイッチング素子において、多段構造体を挟む両端の電極間に、電流あるいは電圧を印加することで、非線形伝導特性が変化することを利用する。   In addition, the second invention comprises a multi-stage structure formed by laminating at least two or more multi-layer structures each including a layer made of a strongly correlated electron material with at least two electrodes. In the switching element in which the nonlinear conduction characteristic appears in the current-voltage characteristic, the fact that the nonlinear conduction characteristic is changed by applying a current or voltage between the electrodes at both ends sandwiching the multistage structure is utilized.

この多段構造体を用いる場合は、多段構造体のうち少なくとも1つの多層構造体が電流あるいは電圧を印加することで、非線形伝導特性が変化するのが好ましい。   In the case of using this multistage structure, it is preferable that the nonlinear conduction characteristic is changed by applying a current or a voltage to at least one multilayer structure of the multistage structure.

また、この非線形伝導特性の変化は、電流乃至電圧を印加しない場合にも、不揮発に保たれているのが好ましい。   Further, it is preferable that the non-linear conduction characteristic change be kept non-volatile even when no current or voltage is applied.

なお、電流あるいは電圧の印加はパルスで行うことが好ましい。   Note that application of current or voltage is preferably performed by pulses.

このような機能を有する強相関電子系材料としては、式:AxByOz(式中、Aはアルカリ金属(1A族元素)、アルカリ土類金属(2A族元素)、希土類元素、スカンジウム、またはイットリウム、鉛、ビスマス、タリウム、Bは1B族元素ないし8族元素のいずれか、または3A族元素、4A族元素、5A族元素、6A族元素、7A族元素のいずれかの遷移金属、Oは酸素)で表される結晶構造を有する物質であるのが好ましい。 The strongly correlated electron material having such a function is represented by the formula: A x B y O z (where A is an alkali metal (Group 1A element), alkaline earth metal (Group 2A element), rare earth element, scandium. , Or yttrium, lead, bismuth, thallium, B is a transition metal of any of group 1B elements to group 8 elements, or group 3A elements, group 4A elements, group 5A elements, group 6A elements, group 7A elements, O is preferably a substance having a crystal structure represented by oxygen).

本発明においては、構成されるスイッチング素子と種々の機能素子とを直列に接続し、アレイ状に配置して利用するのが好ましく、スイッチング素子を機能部へのランダムアクセス選択用素子として用いることがアレイ型機能素子のランダムアクセス性の向上に好ましい。   In the present invention, it is preferable that the switching elements to be configured and various functional elements are connected in series and arranged in an array, and the switching elements are used as elements for selecting random access to the functional unit. This is preferable for improving the random accessibility of the array type functional element.

また、スイッチング素子の不揮発な非線形伝導特性の変化を利用し、アレイ型機能素子を構成するのが好ましい。   In addition, it is preferable to configure an array type functional element by utilizing a change in the non-volatile nonlinear conduction characteristic of the switching element.

本発明によれば、少なくとも2つの電極にて、強相関電子系材料からなる層を挟んで構成される多層構造体あるいは、これらを少なくとも2つ以上多段に積層してなる多段構造体において、挟む両端の電極間にて得られる非線形伝導特性が、電流あるいは電圧を印加することで、かかる非線形伝導特性を変化させることができる。また、それらが不揮発に保持されるので、それを利用したスイッチング素子として、様々な機能デバイスへの利用を図ることができる。特に非線形伝導特性をランダムアクセス選択のためのスイッチング素子として利用できるため、アレイ状配置してなるアレイ型機能素子を実現できる。   According to the present invention, at least two electrodes are sandwiched between a multilayer structure formed by sandwiching a layer made of a strongly correlated electron material, or a multi-stage structure formed by laminating at least two or more of these layers. The nonlinear conduction characteristic obtained between the electrodes at both ends can be changed by applying a current or voltage. Moreover, since they are held in a non-volatile manner, they can be used for various functional devices as switching elements using them. In particular, since the nonlinear conduction characteristic can be used as a switching element for selecting random access, an array type functional element arranged in an array can be realized.

発明を実施をするための最良の形態BEST MODE FOR CARRYING OUT THE INVENTION

本発明のスイッチング素子およびそれを用いたアレイ型機能素子について図を用いて説明を行う。   A switching element of the present invention and an array type functional element using the same will be described with reference to the drawings.

(実施の形態1)
従来のアレイ型機能素子には、各素子のランダム選択を可能にするため、非線形な電気伝導特性を有する2端子素子やMOSトランジスタのような3端子スイッチ素子が1対1に取り付けられている。
(Embodiment 1)
In order to enable random selection of each element, a conventional array-type functional element has a one-to-one attachment of a two-terminal element having a non-linear electric conduction characteristic and a three-terminal switch element such as a MOS transistor.

図3に示すように、機能部分をクロスポイントで接続したアレイ型素子の場合、読み出したい機能部分以外からの回り込みを避けることがその機能性に大きく意味を持つ。素子の高速性や特性の均一性の要件からMOSトランジスタを採用したデバイスが多いのが特徴である。   As shown in FIG. 3, in the case of an array-type element in which functional parts are connected at a cross point, avoiding wraparound from other than the functional part that is desired to be read has a significant meaning in functionality. Many devices use MOS transistors because of the requirements of high-speed and uniform characteristics.

図1はMOSトランジスタを選択素子として機能部に取り付けられた一例を示したものであるが、これらを2次元状あるいは、3次元状に配列することで、ランダムアクセス性を有するアレイ型機能素子として構成することができる。   FIG. 1 shows an example in which a MOS transistor is selected as a selection element and is attached to a functional part. By arranging these in a two-dimensional or three-dimensional form, an array type functional element having random accessibility is shown. Can be configured.

しかしながら、図2に示すように、MOS構造を用いたスイッチング素子の利用では、機能部の微細化が十分に図られていても、微細限界の指摘されるMOSトランジスタで素子の微細限界は限定されることとなり、機能部の持つ十分な特性が発揮できない。   However, as shown in FIG. 2, in the use of a switching element using a MOS structure, even if the functional part is sufficiently miniaturized, the fine limit of the element is limited by the MOS transistor in which the fine limit is pointed out. Therefore, sufficient characteristics of the functional unit cannot be exhibited.

つまり、MOSトランジスタの幅の方が機能部の幅よりも大きいので、機能部の幅をいくら狭くしたとしても、これ以上その幅を小さくすることが難しいMOSトランジスタを利用する限り、機能部の幅を狭くする努力は意味を為さないのである。   In other words, since the width of the MOS transistor is larger than the width of the functional part, no matter how narrow the width of the functional part is, the width of the functional part is limited as long as it is difficult to reduce the width. Efforts to narrow down do not make sense.

図2の各素子をアレイ配置した例を示した図4においても、主要な微細化限界は選択部であるMOS構造を有するスイッチング素子が決めていることがわかる。このことは、機能部に新規機能を有する素子を開発しても、現行の半導体プロセス技術における微細化の壁をブレークスルーすることができないことを示している。   In FIG. 4 showing an example in which the elements shown in FIG. 2 are arranged in an array, it can be seen that the main miniaturization limit is determined by the switching element having the MOS structure as the selection unit. This indicates that even if an element having a new function is developed in the functional part, it is not possible to break through the miniaturization wall in the current semiconductor process technology.

そこで、本発明では、選択用のスイッチング素子部として、従来のSi系や化合物半導体を用いずに、新たなスイッチング素子を提供する。図5に示すように、本発明のスイッチング素子は2つの電極(なお、説明の都合上、この2つの電極の一方を単に「電極」と言い、他方を「COLUMN電極」ということがある)で強相関電子系材料を挟んで構成される2端子スイッチング素子である。   Therefore, in the present invention, a new switching element is provided as a switching element for selection without using a conventional Si-based or compound semiconductor. As shown in FIG. 5, the switching element of the present invention has two electrodes (for convenience of explanation, one of the two electrodes is simply referred to as “electrode” and the other is sometimes referred to as “COLUMN electrode”). It is a two-terminal switching element configured with a strongly correlated electron material interposed therebetween.

本発明のスイッチング素子をアレイ化して用いることで、図4に示したMOSの場合と比べ、図6の様に機能部と同等の微細化が実現可能となる。このことは、非線形性が、電極で挟んだ強相関電子系材料の本質的なバルク特性から来ているため、サイズに対して微細化限界を分子レベルの大きさまで持たないためである。つまり、本発明のスイッチング素子は、MOSトランジスタよりもその幅を小さくできるので、機能部の幅を小さくするに伴い、本発明のスイッチング素子の幅を小さくすることができる、これにより、さらなる微細化が可能になる。   By using the switching elements of the present invention in an array, it is possible to realize the miniaturization equivalent to the functional unit as shown in FIG. 6 as compared with the case of the MOS shown in FIG. This is because the non-linearity comes from the essential bulk characteristics of the strongly correlated electron material sandwiched between the electrodes, so that there is no limit on the size of the molecule to the molecular level. That is, since the switching element of the present invention can be made smaller than the MOS transistor, the width of the switching element of the present invention can be reduced as the functional part width is reduced. Is possible.

本発明のスイッチング素子の特徴は、電流電圧特性における非線形かつ非対称であることであり、これにより、機能部と接続した際の、素子選択性、ひいてはアレイ型構成にした際のランダムアクセス性を確保できることにある。   A feature of the switching element of the present invention is that it is non-linear and asymmetric in the current-voltage characteristics, thereby ensuring element selectivity when connected to a functional unit, and thus random accessibility when an array type configuration is used. There is something you can do.

アレイ型機能素子の構成としては、図6(a)あるいは図6(b)の様にスイッチング素子と機能部を直列につないだものをアレイ状に構成し、図6(c)のようなデバイスを実現する。また、図6のような構成を多段化して、図14(a)や図14(b)のような構成で用いるのも好ましく、アレイ型として図15の様に構成することができる。   As the configuration of the array type functional element, as shown in FIG. 6 (a) or FIG. 6 (b), a switching element and a functional unit connected in series are configured in an array, and the device as shown in FIG. 6 (c). Is realized. Also, it is preferable to use a multi-stage configuration as shown in FIG. 6 and use it in a configuration as shown in FIGS. 14A and 14B, or an array type as shown in FIG.

本発明にて提供する強相関電子系材料としては、酸化物材料であることが好ましく、一般式:AxByOzで表される物質であるのが好ましい。 The strongly correlated electron materials be provided in the present invention is preferably an oxide material, the general formula: A x is preferably B y O z represented by substances.

式中、Aはアルカリ金属(1A族元素)、アルカリ土類金属(2A族元素)、希土類元素、スカンジウム、またはイットリウム、鉛、ビスマス、タリウムである。Bは1B族元素ないし8族元素のいずれか、または3A族元素、4A族元素、5A族元素、6A族元素、7A族元素のいずれかの遷移金属である。Oは酸素を表している。物質は結晶構造を有する。   In the formula, A is an alkali metal (Group 1A element), an alkaline earth metal (Group 2A element), a rare earth element, scandium, yttrium, lead, bismuth, or thallium. B is a transition metal of any one of group 1B elements to group 8 elements, or any of 3A group elements, 4A group elements, 5A group elements, 6A group elements, and 7A group elements. O represents oxygen. The substance has a crystal structure.

一般に、対応する格子構造の単位胞は、それぞれ中心分子を持つ複数の酸素分子に囲まれた細胞中心分子を含む。いずれのタイプの中心位置も、基本的には化合物A、Bに占められうる。
ここで表す指数x、y、zには組み合わせにより満足すべき要件があり、それぞれ好ましい、いくつかのカテゴリーを定義する。
In general, a unit cell of a corresponding lattice structure includes a cell center molecule surrounded by a plurality of oxygen molecules each having a center molecule. Either type of central position can basically be occupied by compounds A and B.
The indices x, y, and z shown here have requirements that must be satisfied by the combination, and define several preferable categories.

n=0、1、2、3のとき、x=n+2、y=n+1、z=3n+4により定義される指数の組み合わせは、例えば、(La,Ba)2CuO4や(La,Sr)2CoO4 (xyz指数(214))またはSr3Ru2O7や(La,Sr)3Mn2O7(xyz指数(327))のような、いわゆるRuddlesden-Popper相を示す。 When n = 0, 1, 2, 3, the combination of indices defined by x = n + 2, y = n + 1, z = 3n + 4 is, for example, (La, Ba) 2 CuO 4 or (La, Sr) 2 CoO 4 (xyz index (214)) or Sr 3 Ru 2 O 7 or (La, Sr) 3 Mn 2 O 7 (xyz index (327)), so-called Ruddlesden-Popper phase.

n=0のとき、定義される指数の組み合わせには、例えば、A、Bの位置が反転した、つまり、最初は指数yであったBカチオンが指数xの位置にあり、Aカチオンが指数yの位置にある、Mg2TiO4(214)、Cr2MgO4、Al2MgO4のように、スピネル型構造をとる独立したカテゴリー、またはFe2CoO4、Fe2FeO4(Fe3O4)など、x、y指数がBカチオンのみ(B2BO4)である物質を含む。 When n = 0, in the combination of defined indices, for example, the positions of A and B are reversed, that is, the B cation that was originally index y is at the position of index x, and the A cation is index y. An independent category with a spinel structure, such as Mg 2 TiO 4 (214), Cr 2 MgO 4 , Al 2 MgO 4 , or Fe 2 CoO 4 , Fe 2 FeO 4 (Fe 3 O 4 ) And the like, and substances whose x and y indices are only B cations (B 2 BO 4 ).

n=1、2、3、4のとき、x=n+1、y=n+1、z=3n+5により定義される指数x、y、zの組み合わせは部分的に酸素インターカレーションを有する物質を与える独立したカテゴリーをも示す。   When n = 1, 2, 3, 4, the combination of indices x, y, z defined by x = n + 1, y = n + 1, z = 3n + 5 is partially independent to give a substance with oxygen intercalation Also shows the category.

x=1、y=1、z=1と、指数xまたはyが0のいずれかにより定義される指数x、y、zの組み合わせはBeO、MgO、BaO、CaO、・・・、NiO、MnO、CoO、CuO、ZnOのような典型物質を示す。あるいはn=1または2のとき、x=n、y=n、z=n+1と、n=1で指数xまたはyが0のいずれかにより定義される指数x、y、zの組み合わせは、TiO2、VO2、MnO2、GeO2、CeO2、PrO2、SnO2のような物質を示す。n=2のときは、Al23、V23、Ce23、Nd23、Ti23、Sc23、La23のような物質を示す。またあるいはAMxCoO2(AEはアルカリ金属元素あるいはアルカリ土類金属元素を示す)のような一部AにLi、Na、K、Cs、Ca、Sr、Baなどを含む物質も含む。 The combination of x = 1, y = 1, z = 1 and the index x, y, z defined by either index x or y is BeO, MgO, BaO, CaO,..., NiO, MnO Typical materials such as CoO, CuO, and ZnO are shown. Or when n = 1 or 2, the combination of x = n, y = n, z = n + 1 and the index x, y, z defined by either n = 1 and the index x or y is 0 is TiO 2 , VO 2 , MnO 2 , GeO 2 , CeO 2 , PrO 2 , SnO 2 and the like. When n = 2, substances such as Al 2 O 3 , V 2 O 3 , Ce 2 O 3 , Nd 2 O 3 , Ti 2 O 3 , Sc 2 O 3 , and La 2 O 3 are shown. Alternatively, a substance containing Li, Na, K, Cs, Ca, Sr, Ba, etc. in part A such as AM x CoO 2 (AE represents an alkali metal element or an alkaline earth metal element) is also included.

または、n=2で、x=n、y=n、z=2n+1と、指数xまたはyが0のとき、Nb25、V25、Ta25などのような典型的物質を示す。 Or, when n = 2, x = n, y = n, z = 2n + 1, and the index x or y is 0, typical materials such as Nb 2 O 5 , V 2 O 5 , Ta 2 O 5, etc. Indicates.

n=1、2または3で、x=n、y=n、z=3nにより定義される指数x、y、zの組み合わせは、n=1でSrTiO3、BaTiO3、KNbO3、LiNbO3、SrMnO3、(Pr,Ca)MnO3、BMnO3などのような、独立した物質カテゴリー、いわゆるペロブスカイトを示す。n=2ではSr2FeMoO6などの指数(226)のような物質も得られる。 The combination of the indices x, y, z defined by n = 1, 2, or 3 and x = n, y = n, z = 3n is SrTiO 3 , BaTiO 3 , KNbO 3 , LiNbO 3 , n = 1 Independent substance categories, so-called perovskites, such as SrMnO 3 , (Pr, Ca) MnO 3 , BMnO 3 and the like are shown. When n = 2, a substance having an index (226) such as Sr 2 FeMoO 6 can be obtained.

n=1または2で、x=n+1、y=n、z=4n+1により定義される指数x、y、zの組み合わせは、独立した物質カテゴリーを示す。n=1のとき、Al2TiO5、Y2MoO5などのような指数(215)の物質が得られる。n=2のときには、SrBi2Ta29などが得られる。 The combination of indices x, y, z defined by n = 1 or 2 and x = n + 1, y = n, z = 4n + 1 represents an independent substance category. When n = 1, a material having an index (215) such as Al 2 TiO 5 , Y 2 MoO 5 or the like is obtained. When n = 2, SrBi 2 Ta 2 O 9 or the like is obtained.

これらのような物質カテゴリーは、化合物AxやByの少なくともいずれかが、A、Bの対応するグループの1つまたはいくつかの元素の組み合わせからなるように、物質の組成を変えることによって変更を加えることができる。   Substance categories such as these are modified by changing the composition of the substances such that at least one of the compounds Ax or By consists of one or several elements of the corresponding group of A, B be able to.

また、nがそれぞれ異なり、構造単位胞や小単位胞がそれぞれ酸素インターカレーションにより得られた対応する同族列の一部である構造単位胞または小単位胞の組み合わせにより形成される超格子を与えることによって変更を加えられる。更にそれぞれnが異なり、構造単位胞や小単位胞がそれぞれ対応する同族列の一部であるRuddlesden-Popper型構造の構造単位胞や小単位胞の組み合わせにより形成される超格子を与えることにより変更が加えられる。このような格子の変更では、単一または複数の遷移金属の酸素八面体層が、化合物Aと酸素を含む1つ以上のブロック層により分離した格子構造が形成される。   Also, a superlattice formed by a combination of structural unit cells or small unit cells in which n is different and each of the structural unit cells and small unit cells is part of the corresponding homologous sequence obtained by oxygen intercalation is given. Can be changed. Furthermore, each n is different, and it is changed by giving a superlattice formed by a combination of structural unit cells and small unit cells of the Ruddlesden-Popper type structure where structural unit cells and small unit cells are part of the corresponding homologous series. Is added. In such a lattice modification, a lattice structure is formed in which one or more transition metal oxygen octahedral layers are separated by one or more block layers containing Compound A and oxygen.

本発明の強相関電子系材料を用いたスイッチング素子は、さらに、電流電圧特性に現れる非線形かつ非対称な特性を、電流あるいは電圧の印加を施すことによって、制御変化させることができる。図7および図8はその様子を示したものである。特に、2つの電極間に電圧パルスあるいは電流パルスを印加することで、発現しやすい。   The switching element using the strongly correlated electron material of the present invention can further control and change non-linear and asymmetric characteristics appearing in the current-voltage characteristics by applying a current or voltage. 7 and 8 show this state. In particular, it is easily manifested by applying a voltage pulse or a current pulse between two electrodes.

図7(a)にて示す特性は、図5のような構成にあるスイッチング素子の特性が、電圧パルスの印加によって低電圧側にシフトする様子を示している。図7(a)では印加するパルスの電圧値が、それぞれ、(a-i)初期状態、(a-ii)0.9V、(a-iii)1.5V、(a-iv)10Vで、いずれもパルス=単パルスでその幅が500nsでの変化の様子を示している。   The characteristic shown in FIG. 7A shows that the characteristic of the switching element having the configuration as shown in FIG. 5 is shifted to the low voltage side by the application of the voltage pulse. In FIG. 7A, the voltage values of the pulses to be applied are (ai) initial state, (a-ii) 0.9V, (a-iii) 1.5V, and (a-iv) 10V, respectively. In either case, the pulse is a single pulse, and the width is 500 ns.

また電圧パルスの極性を反転させることで、逆に高電圧側に戻すことができる。図7(b)では印加するパルスの電圧値が、それぞれ、(b-i)初期状態(図7(a)の(a-iv)の状態に対応)、(b-ii)−1.2V、(b-iii)−1.8V、(b-iv)−12Vで、いずれもパルス幅=単パルスでその500nsでの変化の様子を示している。   Conversely, by reversing the polarity of the voltage pulse, it can be returned to the high voltage side. In FIG. 7 (b), the voltage values of the applied pulses are (bi) initial state (corresponding to (a-iv) state in FIG. 7 (a)), (b-ii) -1.2V, ( b-iii) −1.8V and (b-iv) −12V, both of which show the change in pulse width = single pulse at 500 ns.

この動作は、同じ電圧であっても、パルスの幅を調整することでも得ることができる。これらの振る舞いは、パルスの印加の無い状態であっても、不揮発に保たれる。   This operation can be obtained by adjusting the pulse width even at the same voltage. These behaviors are kept non-volatile even in the absence of pulse application.

図8(a)は、印加する電圧15Vでのパルス幅がそれぞれ、(c-i)初期状態、(c-ii)30ns、(c-iii)100ns、(c-iv)1msの状態を示している。また図8(b)では印加する電圧−15Vの場合での、パルス幅がそれぞれ(d-i)初期状態(図8(a)での(c-iv)の状態)、(d-ii)30ns、(d-iii)100ns、(d-iv)1msの状態を示している。   FIG. 8A shows a state in which the pulse width at an applied voltage of 15 V is (c-i) initial state, (c-ii) 30 ns, (c-iii) 100 ns, and (c-iv) 1 ms, respectively. ing. In FIG. 8B, the pulse widths in the case of the applied voltage of −15V are (di) initial state (state (c-iv) in FIG. 8A), (d-ii) 30 ns, (D-iii) 100 ns, (d-iv) 1 ms.

図7および図8においては、定電圧パルス印加に対する制御性の優れた伝導特性の応答変化は、定電流パルスの印加によっても得ることができる。   In FIG. 7 and FIG. 8, the change in the response of the conduction characteristic with excellent controllability to the application of the constant voltage pulse can also be obtained by applying the constant current pulse.

本発明によって見い出された、電流電圧特性における非線形かつ非対称伝導特性は、電流あるいは電圧のパルス印加によって制御可能であり、その状態が不揮発性に保持される。これは、本発明の強相関電子系材料に特有な機能性であって、従来では見られない特異なものである。   The non-linear and asymmetric conduction characteristic in the current-voltage characteristic found by the present invention can be controlled by applying a current or voltage pulse, and the state is maintained in a nonvolatile manner. This is a function unique to the strongly correlated electron material of the present invention, and is a unique one not seen in the past.

また、強相関電子材料である酸化物は高温下においても特性上安定であることが確認された。図7および図8は室温での特性であるが、1K〜1123Kまでの温度変化を経た後でも安定して図7および図8の特性を再現した。また4K〜800Kの好ましい温度域においては、いずれの温度域に際しても、少なくとも20時間以内の熱履歴に対して、図7および図8の特性を再現することができた。つまり、熱履歴に強いため、その後の熱プロセスに対する制約を与えないため、選択素子のような、下層に配する素子として好ましい機能であり、基盤プロセスとして有用であると思われる。   In addition, it was confirmed that the oxide, which is a strongly correlated electron material, is stable in characteristics even at high temperatures. 7 and 8 show the characteristics at room temperature, but the characteristics of FIGS. 7 and 8 were stably reproduced even after a temperature change from 1K to 1123K. Further, in the preferable temperature range of 4K to 800K, the characteristics shown in FIGS. 7 and 8 could be reproduced with respect to the thermal history within at least 20 hours in any temperature range. That is, since it is resistant to thermal history, it does not impose restrictions on the subsequent thermal process, so it is a preferable function as an element disposed in a lower layer, such as a selection element, and is considered useful as a base process.

また、この非線形かつ非対称な電気伝導特性を有するスイッチング素子をランダムアクセス用の選択素子として用いる場合には、図11−図13に示すような動作を行い、所望の動作ができる。   Further, when the switching element having the non-linear and asymmetric electric conduction characteristic is used as a selection element for random access, the operation as shown in FIG. 11 to FIG. 13 is performed, and a desired operation can be performed.

このようなアレイ型機能素子に対しての選択的な読み出し動作を説明する。   A selective read operation for such an array type functional element will be described.

図11や図12に示した動作は、本発明のスイッチング素子が有する不揮発変化する特性がなくとも実現できるものであるが、本発明のスイッチング素子を用いる場合にも仕様目的に応じて用いることが好ましいものである。まず、図11は、スイッチング素子の整流性を利用したもので、RAW、COLUMNの両電極間を2つの電圧値の制御によって、場所(M,N)にある素子の選択読み出しを行う。   The operation shown in FIG. 11 and FIG. 12 can be realized without the non-volatile characteristics of the switching element of the present invention. However, when the switching element of the present invention is used, it can be used according to the specification purpose. It is preferable. First, FIG. 11 uses the rectifying property of the switching element, and selective reading of the element at the location (M, N) is performed between the RAW and COLUMN electrodes by controlling two voltage values.

図11(a)はアレイ型機能素子の概略図を示し、RAW電極はM-1、M、M+1のインデックスで表しており、COLUMN電極はN-1、N、N+1のインデックスで表している。なお、図中のスイッチング素子は図11(d)の記号で表している。   FIG. 11A shows a schematic diagram of an array-type functional element, where RAW electrodes are represented by indexes of M-1, M, and M + 1, and COLUMN electrodes are represented by indexes of N-1, N, and N + 1. Represents. In addition, the switching element in a figure is represented by the symbol of FIG.11 (d).

図11(b)は本発明のスイッチング素子と機能素子(ここでは不揮発な抵抗変化によりメモリとして動作するものを表している。このような機能部への書き込み動作に関しては後述する)を直列に接続された際の電流電圧特性の様子を表している。   FIG. 11B shows a serial connection of the switching element of the present invention and a functional element (here, one that operates as a memory by a nonvolatile resistance change. A write operation to such a functional unit will be described later). The state of the current-voltage characteristic at the time of being expressed is represented.

2値の電圧制御での動作には、図11(c)にて示すように選択動作の際には選択場所である(M,N)の部分に対しRAW電極MをHigh-levelに、COLUMN電極NをLow-levelに変化させ、+Vsのバイアスをかける。この動作にはアレイの周辺に配したスイッチング素子を用いて行うのが好ましい。なお、この際のスイッチング素子はアレイの周辺に有ることから、従来のMOSトランジスタなどを用いてもよい。   In the operation under the binary voltage control, as shown in FIG. 11C, in the selection operation, the RAW electrode M is set to the high level for the portion (M, N) which is the selection place, and COLUMN Change electrode N to Low-level and apply + Vs bias. This operation is preferably performed using switching elements arranged around the array. Since the switching element at this time is located around the array, a conventional MOS transistor or the like may be used.

この際に、非選択場所では少なくともスイッチング素子がブレークダウン電圧ないし降伏電圧以下で整流性が確保できる電圧以下である範囲内において電圧印加されている(図11(b)のバイアス点がO点)、あるいはそれがほぼゼロ(図11(b)のバイアス点がV、またはU点)なため、選択場所(M,N)以外からの回り込みの影響を排除して、選択場所の読み出しが可能となる(バイアス点は図11(b)のS点)。   At this time, at a non-selected place, a voltage is applied at least in a range where the switching element is below the breakdown voltage or breakdown voltage and below the voltage that can ensure rectification (the bias point in FIG. 11B is the O point). Or it is almost zero (the bias point in FIG. 11 (b) is V or U point), and the influence of the wraparound from other than the selected place (M, N) can be eliminated and the selected place can be read out. (The bias point is the point S in FIG. 11B).

S点の電圧Vsでの電流値を、参照抵抗を流れる電流値と相対比較することにより、機能部であるメモリ部の情報が<1>であるか、<0>で有るかを判別することができる。Vsなるバイアス点は非線形性の立ち上がる電圧Vth以上で有れば良い。   By comparing the current value at the voltage Vs at the point S with the current value flowing through the reference resistor, it is determined whether the information of the memory unit, which is a functional unit, is <1> or <0>. Can do. The bias point Vs may be at or above the voltage Vth at which nonlinearity rises.

図12では図11での動作とは異なり、2値でなく3値の電圧制御を行うことにより選択読み出しを実現する。この方法では、2値制御の場合よりも動作電圧範囲を低く設定でき、より効率のよい読み出しが可能である。   In FIG. 12, unlike the operation in FIG. 11, selective reading is realized by performing ternary voltage control instead of binary. In this method, the operating voltage range can be set lower than in the case of binary control, and more efficient reading is possible.

図12(a)はアレイ型機能素子の概略図を示し、RAW電極はM-1、M、M+1のインデックスで表しており、COLUMN電極はN-1、N、N+1のインデックスで表している。   FIG. 12A shows a schematic diagram of an array-type functional element, where the RAW electrode is represented by an index of M-1, M, M + 1, and the COLUMN electrode is represented by an index of N-1, N, N + 1. Represents.

図12(b)は本発明のスイッチング素子と機能素子(ここでは不揮発な抵抗変化によりメモリとして動作するものを表している)を直列に接続された際の電流電圧特性の様子を表している。   FIG. 12B shows the state of current-voltage characteristics when the switching element of the present invention and a functional element (in this case, one that operates as a memory by a nonvolatile resistance change) are connected in series.

3値の電圧制御での動作には、図12(c)に示すように、選択動作の際には、選択場所(M,N)の読み出しに関して、RAW電極MをHigh-levelに、COLUMN電極NをLow-levelに変化させる。この動作にはアレイの周辺に配したスイッチング素子を用いて行うのが好ましい。なお、この際のスイッチング素子はアレイの周辺に有ることから、従来のMOSトランジスタなどを用いてもよい。   In the operation with ternary voltage control, as shown in FIG. 12C, in the selection operation, the RAW electrode M is set to the high level and the COLUMN electrode is used for reading the selected location (M, N). Change N to Low-level. This operation is preferably performed using switching elements arranged around the array. Since the switching element at this time is located around the array, a conventional MOS transistor or the like may be used.

この際に、非選択場所では、図12(b)に示すようなバイアス点がU点あるいはO点、あるいはそれがほぼゼロ(バイアス点がV点)なため、選択場所(M,N)以外からの回り込みの影響を排除して、選択場所の読み出しが可能となる(バイアス点はS点)。   At this time, in the non-selected place, the bias point as shown in FIG. 12B is the U point or the O point, or it is almost zero (the bias point is the V point). It is possible to read out the selected place while eliminating the influence of the wraparound from (the bias point is the S point).

S点の電圧Vsでの電流値を、参照抵抗を流れる電流値と相対比較することにより、機能部であるメモリ部の情報が<1>であるか、<0>で有るかを判別することができる。   By comparing the current value at the voltage Vs at the point S with the current value flowing through the reference resistor, it is determined whether the information of the memory unit, which is a functional unit, is <1> or <0>. Can do.

Middle-levelを設けることにより、非選択場所にかかる消費電力を低減することができ、より好ましい。ここでもVsなるバイアス点は非線形性の立ち上がる電圧Vth以上であれば良い。   By providing the middle level, it is possible to reduce the power consumption in the non-selected place, which is more preferable. Again, the bias point Vs may be equal to or higher than the voltage Vth at which nonlinearity rises.

最も好ましくは、図13に示す動作を行う場合である。図13(a)はアレイ型機能素子の概略図をしめし、RAW電極はM-1、M、M+1のインデックスで表しており、COLUMN電極はN-1、N、N+1のインデックスで表している。   Most preferably, the operation shown in FIG. 13 is performed. FIG. 13 (a) shows a schematic diagram of an array-type functional element. The RAW electrode is represented by an index of M-1, M, M + 1, and the COLUMN electrode is represented by an index of N-1, N, N + 1. Represents.

図13(b)は本発明のスイッチング素子と機能素子(ここでは不揮発な抵抗変化によりメモリとして動作するものを表している)を直列に接続された際の電流電圧特性の様子を表している。ここでしめした(M,N)へのパルス印加を行うことで、図7および図8にて説明したスイッチング特性を利用した場合の動作を示している。   FIG. 13B shows the state of current-voltage characteristics when the switching element of the present invention and the functional element (in this case, one that operates as a memory by a nonvolatile resistance change) are connected in series. The operation when the switching characteristics described in FIGS. 7 and 8 are used by applying a pulse to (M, N) shown here is shown.

この場合には、選択動作の際に、選択場所(M,N)の読み出しに関して、図11あるいは図12で説明した同様の選択動作によりスイッチング素子の特性を変化させる。   In this case, in the selection operation, the characteristics of the switching element are changed by the same selection operation described with reference to FIG. 11 or 12 with respect to reading of the selected place (M, N).

この際の印加電圧はパルス上にて行うのが好ましく、Vsよりも十分大きな電圧印加により行う。   The applied voltage at this time is preferably applied on a pulse, and is applied by applying a voltage sufficiently higher than Vs.

図13(b)にはVb(>Vs)のパルス印加によって、低抵抗な状態に変化した様子を示している。この際にS点の電圧Vsでの電流値を、参照抵抗を流れる電流値と相対比較することにより、機能部であるメモリ部の情報が<1>であるか、<0>で有るかを判別することができる。   FIG. 13B shows a state in which the state is changed to a low resistance state by applying a pulse of Vb (> Vs). At this time, by comparing the current value at the voltage Vs at the S point with the current value flowing through the reference resistor, it is determined whether the information of the memory unit as the functional unit is <1> or <0>. Can be determined.

なお、非選択部は、選択部に対して十分高抵抗な状態で保持される(電圧VsでのX点)ことから選択的な読み出しが可能となる。   Note that the non-selection unit can be selectively read because it is held in a sufficiently high resistance state with respect to the selection unit (X point at the voltage Vs).

読み出しが完了した後には、図7および図8で示したように-Vbのように極性を反転させた電圧パルスの印加により、初期の高抵抗状態(電圧VsでのX点)に戻すことができる。   After the reading is completed, it is possible to return to the initial high resistance state (the X point at the voltage Vs) by applying a voltage pulse whose polarity is inverted as shown in FIG. 7 and FIG. it can.

すなわち、選択動作の際には、選択場所(M,N)の読み出しに関して、パルス印加によるスイッチング素子のON動作、その後に参照抵抗を用いた選択場所の情報の読み出し、そしてパルス印加によるスイッチング素子のOFF動作の一連の動作を各選択場所に対して行うことでランダムアクセス動作を実現できる。   That is, in the selection operation, regarding the reading of the selected location (M, N), the switching element is turned on by applying a pulse, the information on the selected location is read using a reference resistance, and the switching device is applied by applying a pulse. A random access operation can be realized by performing a series of OFF operations on each selected location.

この動作にはアレイの周辺に配したスイッチング素子を用いて行うのが好ましい。なお、この際のスイッチング素子はアレイの周辺に有ることから、従来のMOSトランジスタなどを用いてもよい。   This operation is preferably performed using switching elements arranged around the array. Since the switching element at this time is located around the array, a conventional MOS transistor or the like may be used.

ここで説明したように、スイッチング動作を行う上で、電圧印加をパルス状にて行うが、ジュール熱損失やデバイスの効率向上の上でも、パルスによる動作が好ましい。パルス幅制御によるスイッチング動作は数百ps−DC(数十分まで)にての応答が確認されたが、ジュール熱損失やデバイスの効率向上の上でも、やはり、数ns−数msでのパルスバイアス駆動にて動作させるのが好ましい。   As described here, the voltage application is performed in a pulse form in performing the switching operation, but the operation by the pulse is preferable in terms of improving Joule heat loss and device efficiency. Switching operation by pulse width control was confirmed to respond at several hundred ps-DC (up to several tens of minutes). However, in order to improve Joule heat loss and device efficiency, it is still possible to pulse at several ns to several ms. It is preferable to operate by bias drive.

なお、ここで示したLow-LevelはGND-levelでも構わない。   The Low-Level shown here may be the GND-level.

また、読み出しに用いる参照抵抗には、素子の1つを用いるのが好ましく、さらにその際、差動により検出するのが好ましい。   In addition, it is preferable to use one of the elements as a reference resistor used for reading, and it is preferable to detect by differential at that time.

参照抵抗を用いた読み出しには、図19のようなデバイス構成により実現できる。検出に際し、参照抵抗列と検出素子とに流れる電流をオーミックな抵抗を介して電圧として検出し、コンパレータなどで比較し、その差を検出することができる。   Reading using the reference resistor can be realized by a device configuration as shown in FIG. At the time of detection, the current flowing through the reference resistor array and the detection element can be detected as a voltage through an ohmic resistor, and compared with a comparator or the like, and the difference can be detected.

この際、図21の原理を用いて、図19に示すように素子抵抗からの電圧Vと比較抵抗素子からの電圧Vrefとの差分を差動増幅器を通じて検出するのがよい。   At this time, using the principle of FIG. 21, it is preferable to detect the difference between the voltage V from the element resistance and the voltage Vref from the comparison resistance element through a differential amplifier as shown in FIG.

このようにすることで、配線や素子部分だけでなくメモリブロック選択などに用いたパストランジスタあるいはダイオードなどの直列抵抗分による寄与を低減でき、出力のS/Nを向上させることができる。もちろん、この部分にも本発明のスイッチング素子を配して用いることができる。   By doing so, it is possible to reduce the contribution due to the series resistance of the pass transistor or the diode used for selecting the memory block as well as the wiring and the element portion, and the S / N of the output can be improved. Of course, the switching element of the present invention can also be used in this part.

以上のような読み出しにおいて好ましい機能部は不揮発な抵抗変化によりメモリとして動作する。   In the reading operation as described above, a preferable functional unit operates as a memory by a nonvolatile resistance change.

図9には、その一例として、磁気抵抗効果によるメモリを示している。磁気抵抗メモリ素子は2つの強磁性体の間に非磁性体を挟んで構成されたもので、2つの強磁性体の磁化の平行・反平行で生じる磁気抵抗差を用いてなる不揮発性の抵抗変化素子である(非特許文献1)。磁化の反平行・平行の制御は、磁気抵抗素子の近くに配した配線へ電流を流すことで発生する磁界を用いて行うもので、メモリとしての書き込み動作もこれに当たる(図10(a)参照)。書き込みの選択性を向上させるために2軸の磁界印可による書き込みが好ましい(図10(b)参照)。   FIG. 9 shows a memory based on the magnetoresistive effect as an example. A magnetoresistive memory element is configured by sandwiching a non-magnetic material between two ferromagnets, and a non-volatile resistance using a magnetoresistive difference generated by parallel and antiparallel magnetization of the two ferromagnets. It is a change element (nonpatent literature 1). The antiparallel / parallel control of the magnetization is performed using a magnetic field generated by passing a current through a wiring arranged near the magnetoresistive element, and the write operation as a memory corresponds to this (see FIG. 10A). ). In order to improve writing selectivity, writing by applying a biaxial magnetic field is preferable (see FIG. 10B).

この際に、Raw電極やColumn電極を利用しても良いし、それ以外の磁界発生用の配線を設けても良い。   At this time, a Raw electrode or a Column electrode may be used, or other magnetic field generation wiring may be provided.

磁気抵抗差を効率よく利用するために、一方の磁性体を軟質磁性体とし、もう一方を硬質磁性体として、保持力差を設けるのが好ましい。   In order to efficiently use the magnetoresistive difference, it is preferable that one magnetic body is a soft magnetic body and the other is a hard magnetic body to provide a holding force difference.

あるいは一方の磁性体に反強磁性体を接することで保持力差を設けた構成も好ましい。また、積層フェリ磁性体といって、磁性体と非磁性体の多層構造を持たせたものを強磁性体の1つとして一方に配したものでも好ましい。   Or the structure which provided the coercive force difference by contacting an antiferromagnetic body to one magnetic body is also preferable. Also, a laminated ferrimagnetic material having a multilayer structure of a magnetic material and a nonmagnetic material is preferably arranged as one of the ferromagnetic materials.

さらに非磁性体をトンネル絶縁膜として配することで、強磁性体の磁気分極率を反映する大きな磁気抵抗変化を利用した素子として構成するのが好ましい。   Furthermore, it is preferable that a nonmagnetic material is arranged as a tunnel insulating film to constitute an element using a large magnetoresistance change that reflects the magnetic polarizability of the ferromagnetic material.

以上のようなスイッチング素子を実現するために、電極(RAW電極、COLUMN電極を含む)の好ましい材料としては、Cu、Al、Ag、Au、Pt、TiN、Wを初め、抵抗率が10mΩ・cm以下の材料であればよい。   In order to realize the switching elements as described above, preferable materials for electrodes (including RAW electrodes and COLUMN electrodes) include Cu, Al, Ag, Au, Pt, TiN, W, and a resistivity of 10 mΩ · cm. The following materials may be used.

また、接合する強相関電子系材料との相性を鑑みて、電極として、抵抗率が10mΩ・cm以下の酸化物材料で、一般式AxByOzで表される物質であってもよい。
ここで、式中:Aはアルカリ金属(1A族元素)、アルカリ土類金属(2A族元素)、希土類元素、スカンジウム、またはイットリウムである。Bは1B族元素ないし8族元素のいずれか、または3A族元素、4A族元素、5A族元素、6A族元素、7A族元素のいずれかの遷移金属である。Oは酸素を表している。物質は結晶構造を有する。
Further, in view of the compatibility with the strongly correlated electron materials to be joined, as electrodes, resistivity of an oxide material of the following 10 m [Omega · cm, it may be a material represented by the general formula A x B y O z .
In the formula, A is an alkali metal (Group 1A element), an alkaline earth metal (Group 2A element), a rare earth element, scandium, or yttrium. B is a transition metal of any one of group 1B elements to group 8 elements, or any of 3A group elements, 4A group elements, 5A group elements, 6A group elements, and 7A group elements. O represents oxygen. The substance has a crystal structure.

また電極は、磁性を有するものでもよく、Fe, Co, Ni, FeCo合金, NiFe合金、CoNi合金、NiFeCo合金、あるいは、FeN, FeTiN, FeAlN, FeSiN, FeTaN, FeCoN, FeCoTiN, FeCo(Al,Si)N, FeCoTaN 等の窒化物、酸化物、炭化物、硼化物、フッ化物磁性体に代表される式:TMA (式中、Tは、Fe, Co, Niから選ばれた少なくとも1種, Mは、Mg, Ca, Ti, Zr, Hf, V, Nb, Ta, Cr, Al, Si, Mg, Ge, Gaから選ばれた少なくとも1種、またAは、N, B, O, F, Cから選ばれた少なくとも1種)、
あるいは式:(Co, Fe)M (式中、Mは Ti, Zr, Hf, V, Nb, Ta, Cu, Bから選ばれた少なくとも1種)、
あるいはFeCr、FeSiAl, FeSi, FeAl, FeCoSi, FeCoAl, FeCoSiAl, FeCoTi, Fe(Ni)(Co)Pt, Fe(Ni)(Co)Pd, Fe(Ni)(Co)Rh, Fe(Ni)(Co)Ir, Fe(Ni)(Co)Ru, FePt等に代表される式:TL (式中、TはFe, Co, Niから選ばれた少なくとも1種、LはCu, Ag, Au, Pd, Pt, Rh, Ir, Ru, Os, Ru, Si, Ge, Al, Ga, Cr, Mo, W, V, Nb, Ta, Ti, Zr, Hf, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Luから選ばれた少なくとも1種 )等の強磁性体、
あるいは、Fe3O4あるいはXMnSb (Xは、Ni, Cu, Ptから選ばれた少なくとも一つ), LaSrMnO, LaCaSrMnO, CrO2に代表されるハーフメタル材料、
あるいは、式:QDA(式中、QはSc, Y, ランタノイド, Ti, Zr, Hf, Nb, Ta, Znから選ばれた少なくとも1種、AはC, N, O, F, Sから選ばれた少なくとも1種、Dは、V、Cr、Mn、Fe、Co、Niから選ばれた少なくとも1種)、
あるいはGaMnN, AlMnN, GaAlMnN, AlBMnN等の式:RDA (式中、Rは、B, Al, Ga, Inから選ばれた1種、Dは、V、Cr、Mn、Fe、Co、Ni から選ばれた1種、AはAs, C, N, O, P, Sから選ばれた1種)等に代表される磁性体、
あるいは、ペロブスカイト型酸化物、フェライト等のスピネル型酸化物、ガーネット型酸化物でも、抵抗率が10mΩ・cm以下を満たすものであればよい。
The electrode may also be magnetic, Fe, Co, Ni, FeCo alloy, NiFe alloy, CoNi alloy, NiFeCo alloy, or FeN, FeTiN, FeAlN, FeSiN, FeTaN, FeCoN, FeCoTiN, FeCo (Al, Si ) N, FeCoTaN and other nitrides, oxides, carbides, borides, fluoride magnetic materials represented by formula: TMA (where T is at least one selected from Fe, Co, Ni, M is At least one selected from Mg, Ca, Ti, Zr, Hf, V, Nb, Ta, Cr, Al, Si, Mg, Ge, Ga, and A is from N, B, O, F, C At least one selected),
Or the formula: (Co, Fe) M (wherein M is at least one selected from Ti, Zr, Hf, V, Nb, Ta, Cu, B),
Or FeCr, FeSiAl, FeSi, FeAl, FeCoSi, FeCoAl, FeCoSiAl, FeCoTi, Fe (Ni) (Co) Pt, Fe (Ni) (Co) Pd, Fe (Ni) (Co) Rh, Fe (Ni) (Co ) Formula represented by Ir, Fe (Ni) (Co) Ru, FePt, etc .: TL (wherein T is at least one selected from Fe, Co, Ni, L is Cu, Ag, Au, Pd, Pt, Rh, Ir, Ru, Os, Ru, Si, Ge, Al, Ga, Cr, Mo, W, V, Nb, Ta, Ti, Zr, Hf, La, Ce, Pr, Nd, Pm, Sm, A ferromagnetic material such as Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu)
Alternatively, Fe 3 O 4 or XMnSb (X is at least one selected from Ni, Cu, Pt), a half metal material represented by LaSrMnO, LaCaSrMnO, CrO 2 ;
Or, the formula: QDA (wherein Q is at least one selected from Sc, Y, lanthanoid, Ti, Zr, Hf, Nb, Ta, Zn, A is selected from C, N, O, F, S) At least one selected from the group consisting of V, Cr, Mn, Fe, Co, and Ni),
Or GaMnN, AlMnN, GaAlMnN, AlBMnN, etc .: RDA (where R is one selected from B, Al, Ga, In, D is selected from V, Cr, Mn, Fe, Co, Ni) 1 type selected, A is a type selected from As, C, N, O, P, S)
Alternatively, a perovskite oxide, a spinel oxide such as ferrite, or a garnet oxide may be used as long as the resistivity satisfies 10 mΩ · cm or less.

また各電極層間の層間絶縁に用いられる材料としては、絶縁体あるいは半導体であればよいが、特にMg, Ti, Zr, Hf, V, Nb,Ta,Crを含む IIa〜VIa、La , Ceを含む ランタノイド、Zn, B, Al, Ga, Siを含む IIb〜IVbから選ばれた元素と、F、O、C、N、Bから選ばれた少なくとも元素との化合物、あるいはポリイミドやフタロシアニン系有機分子材料であるのが好ましい。   In addition, the material used for interlayer insulation between each electrode layer may be an insulator or a semiconductor, but particularly IIa to VIa, La, and Ce containing Mg, Ti, Zr, Hf, V, Nb, Ta, and Cr. Including lanthanoids, including Zn, B, Al, Ga, Si, IIb to IVb elements and at least elements selected from F, O, C, N, B, or polyimide or phthalocyanine organic molecules Preferably it is a material.

本発明において用いられ得る機能部としては、本発明のスイッチング素子をオン・オフするために印加されるパルスの影響を受けないことが必要になる。このような機能部としては、一対の強磁性体の間に非磁性体が挟まれることにより構成される磁気抵抗素子を挙げることができる。   The functional unit that can be used in the present invention needs to be unaffected by pulses applied to turn on and off the switching element of the present invention. An example of such a functional unit is a magnetoresistive element configured by sandwiching a non-magnetic material between a pair of ferromagnetic materials.

強磁性体としては、Fe, Co, Ni, FeCo合金, NiFe合金、CoNi合金、NiFeCo合金、あるいは、FeN, FeTiN, FeAlN, FeSiN, FeTaN, FeCoN, FeCoTiN, FeCo(Al,Si)N, FeCoTaN 等の窒化物、酸化物、炭化物、硼化物、フッ化物磁性体に代表される式:TMA
(式中、Tは、Fe, Co, Niから選ばれた少なくとも1種, Mは、Mg, Ca, Ti, Zr, Hf, V, Nb, Ta, Cr, Al, Si, Mg, Ge, Gaから選ばれた少なくとも1種、またAは、N, B, O, F, Cから選ばれた少なくとも1種)、
あるいは式:(Co, Fe)M (Mは Ti, Zr, Hf, V, Nb, Ta, Cu, Bから選ばれた少なくとも1種)、
あるいはFeCr、FeSiAl, FeSi, FeAl, FeCoSi, FeCoAl, FeCoSiAl, FeCoTi, Fe(Ni)(Co)Pt, Fe(Ni)(Co)Pd, Fe(Ni)(Co)Rh, Fe(Ni)(Co)Ir, Fe(Ni)(Co)Ru, FePt等に代表される式:TL (式中、TはFe, Co, Niから選ばれた少なくとも1種、LはCu, Ag, Au, Pd, Pt, Rh, Ir, Ru, Os, Ru, Si, Ge, Al, Ga, Cr, Mo, W, V, Nb, Ta, Ti, Zr, Hf, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Luから選ばれた少なくとも1種 )等の強磁性体、
あるいは、Fe3O4あるいはXMnSb (Xは、Ni, Cu, Ptから選ばれた少なくとも一つ), LaSrMnO, LaCaSrMnO, CrO2に代表されるハーフメタル材料、
あるいは、式:QDA(式中、QはSc, Y, ランタノイド, Ti, Zr, Hf, Nb, Ta, Znから選ばれた少なくとも1種、AはC, N, O, F, Sから選ばれた少なくとも1種、Dは、V、Cr、Mn、Fe、Co、Niから選ばれた少なくとも1種)、
あるいはGaMnN, AlMnN, GaAlMnN, AlBMnN等の式:RDA(式中、Rは、B, Al, Ga, Inから選ばれた1種、Dは、V、Cr、Mn、Fe、Co、Ni から選ばれた1種、AはAs, C, N, O, P, Sから選ばれた1種)等に代表される磁性半導体、
あるいは、ペロブスカイト型酸化物、フェライト等のスピネル型酸化物、ガーネット型酸化物が好ましい。
Ferromagnetic materials include Fe, Co, Ni, FeCo alloy, NiFe alloy, CoNi alloy, NiFeCo alloy, FeN, FeTiN, FeAlN, FeSiN, FeTaN, FeCoN, FeCoTiN, FeCo (Al, Si) N, FeCoTaN, etc. Formulas represented by nitrides, oxides, carbides, borides, and fluoride magnets: TMA
(Wherein, T is at least one selected from Fe, Co, Ni, M is Mg, Ca, Ti, Zr, Hf, V, Nb, Ta, Cr, Al, Si, Mg, Ge, Ga At least one selected from A, and A is at least one selected from N, B, O, F, C),
Or the formula: (Co, Fe) M (M is at least one selected from Ti, Zr, Hf, V, Nb, Ta, Cu, B),
Or FeCr, FeSiAl, FeSi, FeAl, FeCoSi, FeCoAl, FeCoSiAl, FeCoTi, Fe (Ni) (Co) Pt, Fe (Ni) (Co) Pd, Fe (Ni) (Co) Rh, Fe (Ni) (Co ) Formula represented by Ir, Fe (Ni) (Co) Ru, FePt, etc .: TL (wherein T is at least one selected from Fe, Co, Ni, L is Cu, Ag, Au, Pd, Pt, Rh, Ir, Ru, Os, Ru, Si, Ge, Al, Ga, Cr, Mo, W, V, Nb, Ta, Ti, Zr, Hf, La, Ce, Pr, Nd, Pm, Sm, A ferromagnetic material such as Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu)
Alternatively, Fe 3 O 4 or XMnSb (X is at least one selected from Ni, Cu, Pt), a half metal material represented by LaSrMnO, LaCaSrMnO, CrO 2 ;
Or, the formula: QDA (wherein Q is at least one selected from Sc, Y, lanthanoid, Ti, Zr, Hf, Nb, Ta, Zn, A is selected from C, N, O, F, S) At least one selected from the group consisting of V, Cr, Mn, Fe, Co, and Ni),
Or GaMnN, AlMnN, GaAlMnN, AlBMnN, etc .: RDA (where R is one selected from B, Al, Ga, In, D is selected from V, Cr, Mn, Fe, Co, Ni) A is a magnetic semiconductor represented by A, one selected from As, C, N, O, P, S)
Alternatively, perovskite oxides, spinel oxides such as ferrite, and garnet oxides are preferable.

特に軟質磁性膜とする場合には、CoまたはCo−Fe、Ni−Fe、Ni−Fe−Co合金等の材料が優れ、Ni−Fe−Co膜を用いる場合には、NixFeyCozで、0.6≦x≦0.9、0≦y≦0.3、0≦z≦0.4の原子組成比のNi−richの軟磁性膜、もしくは、Nix'Fey'Coz'で0≦x' ≦0.4、0≦y' ≦0.5、0.2≦z' ≦0.95のCo−rich膜を用いるのが望ましい。 In particular, when a soft magnetic film is used, a material such as Co or Co—Fe, Ni—Fe, or Ni—Fe—Co alloy is excellent. When a Ni—Fe—Co film is used, Ni x Fe y Co z Ni-rich soft magnetic film having an atomic composition ratio of 0.6 ≦ x ≦ 0.9, 0 ≦ y ≦ 0.3, and 0 ≦ z ≦ 0.4, or Ni x ′ Fe y ′ Co z It is desirable to use a Co-rich film with 0 ≦ x ′ ≦ 0.4, 0 ≦ y ′ ≦ 0.5, and 0.2 ≦ z ′ ≦ 0.95.

また高保持力の硬質磁性体としては、CoPt, FePt, CoCrPt, CoTaPt, FeTaPt, FeCrPtなどの保持力が100Oe以上である材料が好ましく、また反強磁性体としては、PtMn、PtPdMn、FeMn、IrMn、NiMn等が好ましく、また、磁性体と非磁性体の多層構造を持つ積層フェリ磁性体として、磁性体は、CoまたはCoを含んだFeCo, CoFeNi, CoNi, CoZrTa, CoZrB, CoZrNb合金等を用い、またこの際の非磁性体は、Cu, Ag, Au, Ru, Rh, Ir, Re, Osあるいはこれらの金属の合金、酸化物を用いて構成することが好ましい。   Further, as the hard magnetic material having high coercive force, a material having a coercive force of 100 Oe or more such as CoPt, FePt, CoCrPt, CoTaPt, FeTaPt, FeCrPt is preferable, and as the antiferromagnetic material, PtMn, PtPdMn, FeMn, IrMn NiMn, etc. are preferable, and as the laminated ferrimagnetic material having a multilayer structure of a magnetic material and a nonmagnetic material, the magnetic material is Co or Co-containing FeCo, CoFeNi, CoNi, CoZrTa, CoZrB, CoZrNb alloy, etc. In addition, the nonmagnetic material at this time is preferably composed of Cu, Ag, Au, Ru, Rh, Ir, Re, Os, or an alloy or oxide of these metals.

また、特に非磁性層がトンネル絶縁層であるとき、例えばMg, Ti, Zr, Hf, V, Nb,Ta,Crを含む IIa〜VIa、La ,Ceを含む ランタノイド、Zn, B, Al, Ga, Siを含む IIb〜IVbから選ばれた元素、または合金または化合物の薄膜前駆体を作製し、これをF,O,C,N,Bいずれかの元素、分子あるいはイオン、ラジカルなどを含む適当な雰囲気、温度、時間で反応させることで、ほぼ完全にフッ化、酸化、炭化、窒化、硼化処理し作製できる。また、薄膜前駆体として、F,O,C,N,Bを化学両論比以下含む、不定比化合物を作製し、これをF,O,C,N,Bいずれかの元素、分子あるいはイオン、ラジカルなどを含む適当な雰囲気、温度、時間、反応性させてもよい。これらは、例えば、スパッタリング法を用いて、トンネル絶縁層としてAl2O3を作製する場合、AlまたはAlOX(X≦1.5)をAr雰囲気中あるいはAr+O2雰囲気中で成膜を行い、これらをO2またはO2+不活性ガス中で反応することを繰り返すことで実現できる。なお、プラズマや、ラジカル作製には、ECR放電、グロー放電、RF放電、ヘリコンあるいはICP等の通常の手段を用いることができる。 In particular, when the nonmagnetic layer is a tunnel insulating layer, for example, IIa to VIa containing Mg, Ti, Zr, Hf, V, Nb, Ta, Cr, lanthanoids containing La, Ce, Zn, B, Al, Ga A thin film precursor of an element or alloy or compound selected from IIb to IVb containing Si, Si is prepared, and this includes any element of F, O, C, N, B, molecule or ion, radical, etc. By reacting in an appropriate atmosphere, temperature, and time, it can be produced by almost completely fluoridating, oxidizing, carbonizing, nitriding, and boriding. In addition, as a thin film precursor, a non-stoichiometric compound containing F, O, C, N, B below the stoichiometric ratio is prepared, and this is an element, molecule or ion of any of F, O, C, N, B, You may make it suitable atmosphere, temperature, time, and reactivity containing a radical etc. For example, when Al 2 O 3 is produced as a tunnel insulating layer using a sputtering method, Al or AlO x (X ≦ 1.5) is formed in an Ar atmosphere or an Ar + O 2 atmosphere. This can be achieved by repeating the reaction in O 2 or O 2 + inert gas. For plasma and radical production, ordinary means such as ECR discharge, glow discharge, RF discharge, helicon or ICP can be used.

上記述べてきた本発明の構成は、全般的に、通常の薄膜プロセスと微細加工プロセスを用いて、実現できる。各層である強相関電子系材料層、絶縁層、機能部、電極等の形成には、パルスレーザデポジション(PLD)、イオンビームデポジション(IBD)、クラスターイオンビームまたはRF、DC、ECR、ヘリコン、ICPまたは対向ターゲットなどのスパッタリング法、MBE、イオンプレーティング法等のPVD法や、その他CVD、メッキ法あるいはゾルゲル法で作製することができる。   The configuration of the present invention described above can be generally realized by using a normal thin film process and a microfabrication process. For the formation of each layer of strongly correlated electron system material layer, insulating layer, functional part, electrode, etc., pulse laser deposition (PLD), ion beam deposition (IBD), cluster ion beam or RF, DC, ECR, helicon Further, it can be produced by sputtering such as ICP or counter target, PVD such as MBE or ion plating, and other CVD, plating or sol-gel methods.

また微細加工としては、半導体プロセスや、GMRやTMR磁気ヘッドや磁気メモリ(MRAM)などの磁性デバイス作製プロセス等で用いられるイオンミリング、RIE、FIB等の物理的あるいは化学的エッチング法や、微細パターン形成のためにステッパー、EB法等を用いたフォトリソグラフィー技術を組み合わせることで達成できる。また、電極等の表面平坦化のために、CMPや、クラスターイオンビームエッチングを用いることも効果的である。   Microfabrication includes semiconductor processes, physical or chemical etching methods such as ion milling, RIE, and FIB used in magnetic device manufacturing processes such as GMR and TMR magnetic heads and magnetic memories (MRAM), and fine patterns. This can be achieved by combining a photolithography technique using a stepper, EB method or the like for formation. It is also effective to use CMP or cluster ion beam etching for planarizing the surface of the electrode or the like.

本発明のより具体的な実施の形態について以下に示す。   More specific embodiments of the present invention will be described below.

(実施例1)
パルスレーザー蒸着手法(PLD)およびマグネトロンスパッタ法を用いて以下の要領でサンプルを作製した。
Example 1
Samples were prepared in the following manner using pulsed laser deposition (PLD) and magnetron sputtering.

左から順に、
サンプル1−1
MgO(100)基板/YBa2Cu3O7(100)/Pr0.8Ca0.2MnO3(150)/Pt(200)
サンプル1−2
Nb:SrTiO3(100)基板/Pr0.7Ca0.3MnO3(150)/Ag(200)
サンプル1−3
Si(SiO2熱酸化)基板/Pt(400)/Pr0.8Ca0.2MnO3(150)/Au(200)
サンプル1−4
MgO(100)基板/La0.7Sr0.3MnO3(100)/Pr0.8Ca0.2MnO3(150)/Pt(200)
サンプル1−5
MgO(100)基板/Pt(400)/Pr0.8Ca0.2MnO3(150)/ITO(200)
サンプル1−6
NdGaO3(100)基板/La0.7Sr0.3MnO3(100)/Pr0.8Ca0.2MnO3(150)/La0.7Sr0.3MnO3(100)
サンプル1−7
SrTiO3(100)基板/La0.1Sr0.9RuO3(100)/La1.95Ba0.05CuO4(150)/La0.1Sr0.9RuO3(100)
サンプル1−8
MgO(110)基板/TiN(300)/Fe3O4(100)/TiN(100)
サンプル1−9
a-Al2O3(0001)基板/V2O3(100)/TiO2(150)/V2O3(100)
サンプル1−10
a-Al2O3(0001)基板/V2O3(100)/TiO2(10)/VO2(50)/TiO2(10)/V2O3(100)
サンプル1−11
MgO(100)基板/YBa2Cu3O7(100)/[Pr0.8Ca0.2MnO3(100)/SrRuO3(20)]N /Pt(200)
(カッコ内の単位はnm)
として、積層体を作成した。
From left to right,
Sample 1-1
MgO (100) substrate / YBa 2 Cu 3 O 7 (100) / Pr 0.8 Ca 0.2 MnO 3 (150) / Pt (200)
Sample 1-2
Nb: SrTiO 3 (100) substrate / Pr 0.7 Ca 0.3 MnO 3 (150) / Ag (200)
Sample 1-3
Si (SiO 2 thermal oxidation) substrate / Pt (400) / Pr 0.8 Ca 0.2 MnO 3 (150) / Au (200)
Sample 1-4
MgO (100) substrate / La 0.7 Sr 0.3 MnO 3 (100) / Pr 0.8 Ca 0.2 MnO 3 (150) / Pt (200)
Sample 1-5
MgO (100) substrate / Pt (400) / Pr 0.8 Ca 0.2 MnO 3 (150) / ITO (200)
Sample 1-6
NdGaO 3 (100) substrate / La 0.7 Sr 0.3 MnO 3 (100) / Pr 0.8 Ca 0.2 MnO 3 (150) / La 0.7 Sr 0.3 MnO 3 (100)
Sample 1-7
SrTiO 3 (100) substrate / La 0.1 Sr 0.9 RuO 3 (100) / La 1.95 Ba 0.05 CuO 4 (150) / La 0.1 Sr 0.9 RuO 3 (100)
Sample 1-8
MgO (110) substrate / TiN (300) / Fe 3 O 4 (100) / TiN (100)
Sample 1-9
a-Al 2 O 3 (0001) substrate / V 2 O 3 (100) / TiO 2 (150) / V 2 O 3 (100)
Sample 1-10
a-Al 2 O 3 (0001) substrate / V 2 O 3 (100) / TiO 2 (10) / VO 2 (50) / TiO 2 (10) / V 2 O 3 (100)
Sample 1-11
MgO (100) substrate / YBa 2 Cu 3 O 7 (100) / [Pr 0.8 Ca 0.2 MnO 3 (100) / SrRuO 3 (20)] N / Pt (200)
(Unit in parenthesis is nm)
As a result, a laminate was prepared.

Y-Ba-Cu-O層やPr-Ca-Mn-O層、La-Sr-Mn-O層の各層はPLDにて約600-900度の基板温度(典型的には750−850度)にて作成し、ITO層は約400-800度の基板温度(典型的には550度)、PLD法では各層の堆積に酸素雰囲気0.1m〜500mTorr(典型的には1m〜100mTorr)で作製した。またPt、Ag、Auなどの各層は、スパッタにて室温の基板温度での作成を行った。   The Y-Ba-Cu-O layer, Pr-Ca-Mn-O layer, and La-Sr-Mn-O layer each have a substrate temperature of about 600-900 degrees in PLD (typically 750-850 degrees). The ITO layer was prepared at a substrate temperature of about 400-800 degrees (typically 550 degrees), and in the PLD method, each layer was deposited at an oxygen atmosphere of 0.1 m to 500 mTorr (typically 1 m to 100 mTorr). . Each layer of Pt, Ag, Au, etc. was formed at the substrate temperature of room temperature by sputtering.

PLDとスパッタの工程には、in-situ搬送により高真空を保って試料移動を行った。   In the process of PLD and sputtering, the sample was moved while maintaining a high vacuum by in-situ conveyance.

積層体にEB(電子ビーム)加工およびフォトリソグラフィックな手法により加工を施し、図5に示すような構造を作成した。   The laminated body was processed by EB (electron beam) processing and a photolithographic technique to create a structure as shown in FIG.

サンプル1−1においてはY-Ba-Cu-O層を下部電極、Pr-Ca-Mn-O層を強相関電子系材料(SCEM)を用いた層、Ptを上部電極として配した。以下、サンプル1−2では、Nb:SrTiO3基板を下部電極、Pr-Ca-Mn-O層をSCEM層、Agを上部電極として、サンプル1−3ではPt層を下部電極、Pr-Ca-Mn-O層をSCEM層、Auを上部電極として、サンプル1−4ではLa-Sr-Mn-O層を下部電極、Pr-Ca-Mn-O層をSCEM層、Ptを上部電極として、サンプル1−5ではPt層を下部電極、Pr-Ca-Mn-O層をSCEM層、ITO層を上部電極として、サンプル1−6ではLa-Sr-Mn-O層を下部電極、Pr-Ca-Mn-O層をSCEM層、La-Sr-Mn-O層を上部電極として、サンプル1−7ではLa-Sr-Ru-O層を下部電極、La-Ba-Cu-O層をSCEM層、La-Sr-Ru-O層を上部電極として、サンプル1−8ではTiN層を下部電極、Fe-0層をSCEM層、Ti−N層を上部電極として、サンプル1−9ではV-O層を下部電極、Ti-O層をSCEM層、V-O層を上部電極として、サンプル1−10ではV-O層を下部電極、Ti-O/V-O/Ti-O多層をSCEM層、V-O層を上部電極として、サンプル1−11では下部電極にY-Ba-Cu-O層を、SCEM層に超格子構造を、上部電極にPtを配した。 In Sample 1-1, the Y-Ba-Cu-O layer was disposed as the lower electrode, the Pr-Ca-Mn-O layer as the layer using a strongly correlated electron material (SCEM), and Pt as the upper electrode. Hereinafter, in Sample 1-2, the Nb: SrTiO 3 substrate is the lower electrode, the Pr-Ca-Mn-O layer is the SCEM layer, Ag is the upper electrode, and in Sample 1-3, the Pt layer is the lower electrode, Pr-Ca- Mn-O layer as SCEM layer, Au as upper electrode, sample 1-4 with La-Sr-Mn-O layer as lower electrode, Pr-Ca-Mn-O layer as SCEM layer, Pt as upper electrode In 1-5, the Pt layer is the lower electrode, the Pr-Ca-Mn-O layer is the SCEM layer, and the ITO layer is the upper electrode. In Sample 1-6, the La-Sr-Mn-O layer is the lower electrode, and the Pr-Ca- In Sample 1-7, the Mn-O layer is the SCEM layer, the La-Sr-Mn-O layer is the upper electrode, the La-Sr-Ru-O layer is the lower electrode in Sample 1-7, the La-Ba-Cu-O layer is the SCEM layer, La-Sr-Ru-O layer as the upper electrode, in sample 1-8, the TiN layer is the lower electrode, Fe-0 layer is the SCEM layer, Ti-N layer is the upper electrode, and in sample 1-9, the V-O layer Is the lower electrode, the Ti—O layer is the SCEM layer, the V—O layer is the upper electrode, and in Sample 1-10, the V—O layer is the lower electrode, / V-O / Ti-O multilayer as SCEM layer, VO layer as upper electrode, sample 1-11, Y-Ba-Cu-O layer as lower electrode, superlattice structure as SCEM layer, Pt as upper electrode Arranged.

さらに配線用電極としては、Au、Ag、Pt、Cu、Alなどを用いた。接触性や対プロセス性を考慮し、本実施例ではTa(5)/Cu(500)/Pt(10)などの多層構造の電極を用いた。   Further, Au, Ag, Pt, Cu, Al, etc. were used as wiring electrodes. In consideration of contact and processability, in this embodiment, an electrode having a multilayer structure such as Ta (5) / Cu (500) / Pt (10) was used.

なお、サンプル1−2のNb:SrTiO3基板においては、Nbを0.5%添加のものを用いた。サンプル1−5のITOは錫添加酸化インジウムでIn2O3に5%Sn添加したものを用いた。 In addition, in the Nb: SrTiO 3 substrate of Sample 1-2, a substrate containing 0.5% Nb was used. As the ITO of Sample 1-5, tin-added indium oxide with 5% Sn added to In 2 O 3 was used.

作成したサンプル1−1の上下電極間の典型的な電流I−電圧V特性を図20(a)に示す。整流性を有する特性が明瞭に観測されている。次に、サンプル1−1に対して+5V、50ns幅の単パルスを印加することで、図20(b)の振る舞いに変化することが確認された。また−5V、50ns幅の単パルスの印加により図20(a)の振る舞いに戻ることが確認された。非線形の強い低バイアスで見れば、正のパルス印加で、高抵抗状態から低抵抗状態へ、負バイアス印加で逆の振る舞い制御が実現される。この振る舞いは少なくとも室温を含め400K以下で観測されるため、広い温度範囲で利用可能である。   FIG. 20A shows a typical current I-voltage V characteristic between the upper and lower electrodes of Sample 1-1. A characteristic having a rectifying property is clearly observed. Next, it was confirmed that the behavior shown in FIG. 20B was changed by applying a single pulse of +5 V and a width of 50 ns to the sample 1-1. It was also confirmed that the behavior shown in FIG. 20A was restored by applying a single pulse of -5 V and 50 ns width. When viewed with a non-linearly strong low bias, the reverse behavior control can be realized by applying a positive pulse and switching from a high resistance state to a low resistance state by applying a negative bias. Since this behavior is observed at 400 K or less including at least room temperature, it can be used in a wide temperature range.

ほぼ同様の特性がサンプル1−2、1−3、1−4、1−5、1−6、1−7、1−8、1−9、1−10についても観測されており、所望のスイッチング素子を実現することができていることが示された。   Similar characteristics were observed for Samples 1-2, 1-3, 1-4, 1-5, 1-6, 1-7, 1-8, 1-9, 1-10. It has been shown that switching elements can be realized.

ここで得られた一連の実施例のSCEMの厚みでは少なくとも10nm〜10μmの範囲での同種の振る舞いが確認されることが分かった。   It was found that the same kind of behavior in the range of at least 10 nm to 10 μm was confirmed in the thickness of the SCEM of the series of examples obtained here.

また、サンプル1−11についてはSCEM層に超格子構造を配したが、Nが少なくとも1〜30の範囲でサンプル1と同種の振る舞いが確認された。   For sample 1-11, a superlattice structure was provided in the SCEM layer, but the same type of behavior as sample 1 was confirmed when N was in the range of at least 1-30.

なお、本実施例では、SCEM層としてPr-Ca-Mn-O層(あるいはLa-Ba-Cu-O層、Fe-O層、Ti-O層)を用いた例を示したが、Nd-Ca-Mn-OやSm-Ca-Mn-Oのように、Aサイト元素のうち、希土類元素を変えたもの、あるいは、Nd-Sr-Mn-OやSm-Ba-Mn-Oのように、アルカリ土類元素をもかえたものでも同様の効果が観測された。さらに、La-Sr-Ti-OやLa-(Sr,Ba)-Zr-OのようなBサイト元素を変えたものでも観測された。   In this example, a Pr-Ca-Mn-O layer (or La-Ba-Cu-O layer, Fe-O layer, Ti-O layer) was used as the SCEM layer, but Nd- Of the A-site elements, such as Ca-Mn-O and Sm-Ca-Mn-O, those obtained by changing rare earth elements, or Nd-Sr-Mn-O and Sm-Ba-Mn-O The same effect was observed even when the alkaline earth element was changed. In addition, it was observed even when B-site elements such as La-Sr-Ti-O and La- (Sr, Ba) -Zr-O were changed.

また、さらに、以下のような
サンプル1−12
YAlO3(100)基板/La1.7Sr0.3CuO4(100)/Bi2Sr2CoO6(100)/Ag(100)
サンプル1−13
SrTiO3(100)基板/La1.7Sr0.3CuO4(100)/Bi2Sr2CuO6(100)/Ag(100)
サンプル1−14
a-Al2O3(0001)基板/IrO2(100)/SrCoO3(100)/Pt(100)
サンプル1−15
a-Al2O3(0001)基板/IrO2(100)/LiNbO3(100)/Pt(100)
サンプル1−16
a-Al2O3(0001)基板/IrO2(50)/NiO(100)/Pt(100)
サンプル1−17
a-Al2O3(0001)基板/IrO2(50)/VO2(100)/Pt(100)
といったサンプル構成においても同様の振る舞いが確認された。
Furthermore, the following sample 1-12
YAlO 3 (100) substrate / La 1.7 Sr 0.3 CuO 4 (100) / Bi 2 Sr 2 CoO 6 (100) / Ag (100)
Sample 1-13
SrTiO 3 (100) substrate / La 1.7 Sr 0.3 CuO 4 (100) / Bi 2 Sr 2 CuO 6 (100) / Ag (100)
Sample 1-14
a-Al 2 O 3 (0001) substrate / IrO 2 (100) / SrCoO 3 (100) / Pt (100)
Sample 1-15
a-Al 2 O 3 (0001) substrate / IrO 2 (100) / LiNbO 3 (100) / Pt (100)
Sample 1-16
a-Al 2 O 3 (0001) substrate / IrO 2 (50) / NiO (100) / Pt (100)
Sample 1-17
a-Al 2 O 3 (0001) substrate / IrO 2 (50) / VO 2 (100) / Pt (100)
Similar behavior was confirmed in the sample configuration.

現段階では、この非線形性の変化について詳細な機構は明らかではないが、強相関電子系材料が本質的に有していると思われる電子状態の空間的な不均一性が、パルスバイアス印加によって変化し、その伝導性をも変化したのではないかと考えられる。   At this stage, the detailed mechanism of this change in nonlinearity is not clear, but the spatial inhomogeneity of the electronic state, which is believed to be inherently possessed by strongly correlated electron materials, is caused by the application of pulse bias. It is thought that it has changed and its conductivity has also changed.

なお、本発明のスイッチング素子として、面内に電極を配した図18のような構成も作製し、評価を行った。用いたSCEM層はPr0.7Ca0.3MnO3、La1.95Ba0.05CuO4、Fe3O4、TiO2などで、電極はAg、あるいはPt、Auを用いた。この構成においても図20と同様な特性が観測され、本構成でも所望の動作が可能なことが示された。 In addition, as a switching element of this invention, the structure like FIG. 18 which arranged the electrode in the surface was also produced and evaluated. The SCEM layer used was Pr 0.7 Ca 0.3 MnO 3 , La 1.95 Ba 0.05 CuO 4 , Fe 3 O 4 , TiO 2, etc., and the electrode was Ag, Pt, or Au. In this configuration, the same characteristics as in FIG. 20 were observed, and it was shown that the desired operation was possible in this configuration.

(実施例2)
マグネトロンスパッタ法および金属有機化合物堆積法(MOD)を用いて以下の要領でサンプルを作製した。
(Example 2)
Samples were prepared in the following manner using magnetron sputtering and metal organic compound deposition (MOD).

左から順に、
サンプル2−1
Si(SiO2熱酸化)基板/Pt(400)/Pr0.8Ca0.2MnO3(150)/Pt(20)/Ta(5)/Cu(100)/Pt0.49Mn0.51(15) /Co0.5Fe0.5(5) /Ru(0.9)/Co0.5Fe0.5(5)/Al2O3(1.2)/ Co0.5Fe0.5(1) /Ni0.81Fe0.19(20)/Pt(20)Pr-Ca-Mn-O層はMOD法にて作製した。この際の基板温度は350〜700度にて行った。それ以外の層は全てマグネトロンスパッタ法にて室温で堆積を行った。サンプルはPtMnの磁化方向付けのために5kOe、280℃にて磁場中アニールを施してある。
From left to right,
Sample 2-1
Si (SiO 2 thermal oxidation) substrate / Pt (400) / Pr 0.8 Ca 0.2 MnO 3 (150) / Pt (20) / Ta (5) / Cu (100) / Pt 0.49 Mn 0.51 (15) / Co 0.5 Fe 0.5 (5) /Ru(0.9)/Co 0.5 Fe 0.5 (5) / Al 2 O 3 (1.2) / Co 0.5 Fe 0.5 (1) / Ni 0.81 Fe 0.19 (20) / Pt (20) Pr-Ca- The Mn-O layer was produced by the MOD method. The substrate temperature at this time was 350 to 700 degrees. All other layers were deposited at room temperature by magnetron sputtering. The sample was annealed in a magnetic field at 5 kOe and 280 ° C. for orientation of PtMn.

本構成は基板/電極/強相関電子系材料/電極/固定磁性層/非磁性層/自由磁性層/電極とし、図9に示すものと基本的に同様の構成とした。   This configuration is substrate / electrode / strongly correlated electron system material / electrode / pinned magnetic layer / nonmagnetic layer / free magnetic layer / electrode, and is basically the same as that shown in FIG.

作製したサンプルを用いて、図6(b)に示すようなアレイ構成を作製した。作製は、図16に示すように、多層膜サンプルに下部電極をColumn配線とするようにフォトレジストマスクを用い、アルゴンイオンミリングあるいは反応性イオンエッティングを用いて、形状を規制した(図16(b))。   An array configuration as shown in FIG. 6B was produced using the produced sample. As shown in FIG. 16, the shape of the multilayer sample was regulated by using a photoresist mask so that the lower electrode is a column wiring and using argon ion milling or reactive ion etching (FIG. 16 ( b)).

同様の工程を繰り返して、アレイの素子部分を作製(図16(c))、層間絶縁層で上下の配線が分離するようにし(図16(d))、場合により、さらに上部をCMP処理によって平坦化を行い、その上にRaw配線電極層を堆積して、先と同様のフォトレジストマスクを用い、アルゴンイオンミリングあるいは反応性イオンエッティングを用いて、Raw配線形状を定義し(図16(e))、その後、磁界印加用のWord配線のための層間絶縁(図16(f))、Word配線用電極の堆積及び形状定義を行い、所望のアレイ型素子を作製した(図16(g))。   The same process is repeated to fabricate the element portion of the array (FIG. 16C), and the upper and lower wirings are separated by the interlayer insulating layer (FIG. 16D). Planarization is performed, a raw wiring electrode layer is deposited thereon, and a raw wiring shape is defined using argon ion milling or reactive ion etching using a photoresist mask similar to the above (FIG. 16 ( e)) After that, interlayer insulation for word wiring for magnetic field application (FIG. 16 (f)), deposition and shape definition of the word wiring electrode were performed, and a desired array type element was fabricated (FIG. 16 (g) )).

ここでは作製の一例を示したが、この限らず、図16(c)から図16(d)の工程でリフトオフ工程を経由しても良く、同様の構成を作製できるいずれの手法を用いてもよい。この際、上部に配したRaw線やWord線には主としてCuを用いって作製した。   Although an example of manufacturing is shown here, the present invention is not limited to this, and a lift-off process may be performed in the processes of FIGS. 16C to 16D, and any method that can manufacture a similar configuration may be used. Good. At this time, the raw line and the word line arranged on the upper part were mainly made of Cu.

作製した素子配列は、16×16素子のメモリを1ブロックとし合計8ブロックとした。   The produced element arrangement was 16 blocks of 16 × 16 elements, for a total of 8 blocks.

サンプルの各素子断面積は0.2μm×0.3μmで、形状は、図17(a)としている。   Each element cross-sectional area of the sample is 0.2 μm × 0.3 μm, and the shape is as shown in FIG.

Word線とRaw線を用いて、電流を流すことで発生する磁界印加を行うことにより、各素子に選択的に自由磁性層に磁化情報を書き込みできる。8つのブロックの、8素子にそれぞれの自由磁性層の磁化反転を情報に応じて同時に書き込みを行い、8ビットずつの信号を記録した。次に、パストランジスタとして作成したMOSのゲートをそれぞれのブロックに付き1素子ずつONし、読み出しにかかる電流をColumn線−Raw線間に流した。このとき、各ブロック内でのRaw線、素子、及びパストランジスタに発生する電圧と、ダミー電圧をコンパレータにより比較し、それぞれの素子の出力電圧から、同時に8ビットの情報を読みとった。ここではMOSからなるパストランジスタを用いたが、本発明のスイッチング素子をも用いることはもちろんできる。   By using a Word line and a Raw line and applying a magnetic field generated by passing a current, magnetization information can be selectively written to the free magnetic layer in each element. The magnetization reversal of each free magnetic layer was simultaneously written in accordance with the information on 8 elements of 8 blocks, and a signal of 8 bits was recorded. Next, the MOS gates created as pass transistors were turned on one by one for each block, and a current for reading was passed between the Column line and the Raw line. At this time, the voltages generated in the raw lines, elements, and pass transistors in each block were compared with dummy voltages by a comparator, and 8-bit information was simultaneously read from the output voltage of each element. Although a pass transistor made of MOS is used here, the switching element of the present invention can of course be used.

この際の自由磁性層の長軸と短軸の比は1.5:1(短軸は0.2μm)とし、形状を図17(a)〜(e)に変えた集積メモリを作製した。これらのメモリの記録に要する消費電力は、図17の(b)〜(e)の形状では図17(a)の形状の約3/5〜1/2程度であって、好ましいことがわかった。   At this time, the ratio of the major axis to the minor axis of the free magnetic layer was 1.5: 1 (minor axis was 0.2 μm), and an integrated memory having a shape changed to that shown in FIGS. The power consumption required for recording in these memories is about 3/5 to 1/2 of the shape of FIG. 17A in the shape of FIGS. 17B to 17E, which is preferable. .

また、サンプル2−1の構成を用いて、電子ビームを用いてより微細な素子形状を作製した。作製したのは、図17(c)のような形状で、長軸と短軸の比は1.5:1(短軸は0.07μm)であった。この場合にも、図20と同様の振る舞い、そしてアレイ形状を作製して場合の磁気抵抗メモリ情報の読み出しが同様に可能であることが確認された。   Further, a finer element shape was produced using an electron beam by using the configuration of Sample 2-1. The produced shape was as shown in FIG. 17C, and the ratio of the major axis to the minor axis was 1.5: 1 (minor axis was 0.07 μm). Also in this case, it was confirmed that the same behavior as in FIG. 20 was obtained, and reading of magnetoresistive memory information in the case where an array shape was produced was also possible.

本発明のスイッチング素子およびそれを用いたアレイ型機能素子は、少なくとも2つの電極にて、強相関電子系材料からなる層を挟んで構成される多層構造体あるいは、これらを少なくとも2つ以上多段に積層してなる多段構造体において、挟む両端の電極間に、電流および電圧を印加することで、発現する整流作用を変化させ、さらにはその不揮発性を利用することで、様々な機能デバイスとして利用することができる。   The switching element of the present invention and the array type functional element using the switching element include a multilayer structure constituted by sandwiching a layer made of a strongly correlated electron system material with at least two electrodes, or at least two or more of them in multiple stages In a multi-stage structure that is laminated, current and voltage are applied between the electrodes at both ends of the sandwiched structure to change the rectifying action that is manifested, and by using its non-volatility, it can be used as various functional devices can do.

特に整流型非線形特性をランダムアクセス選択に利用できるため、アレイ状配置してなるアレイ型機能素子を実現する際に有用である。このため、従来の情報通信端末などに使用される不揮発性のランダムアクセスメモリやそれらを応用したリコンフィグアラブルな論理デバイス、さらには光、熱、磁気、電気、応力変化、加速度変化化学反応などを検知する各種センサーやそれらをアレイ配置してなるイメージングデバイス、発光素子を用いたディスプレイなどをも実現することができ、アレイの集積性やアクセス速度などの特性を向上させることができる。   In particular, since the rectification type nonlinear characteristic can be used for random access selection, it is useful for realizing an array type functional element arranged in an array. For this reason, non-volatile random access memories used for conventional information communication terminals, reconfigurable logic devices using them, and light, heat, magnetism, electricity, stress change, acceleration change chemical reaction, etc. It is also possible to realize various sensors for detecting the image, an imaging device in which these are arranged in an array, a display using a light emitting element, and the like, and the characteristics such as array integration and access speed can be improved.

MOSトランジスタをスイッチング素子として用いた機能素子の一例(従来)を示す図The figure which shows an example (conventional) of a functional element using a MOS transistor as a switching element MOSトランジスタをスイッチング素子として用いた機能素子の一例(従来)を示す図The figure which shows an example (conventional) of a functional element using a MOS transistor as a switching element スイッチング素子が無い場合のアレイ型機能素子の読み出しの様子(従来)を示す図The figure which shows the mode of reading of the array type functional element when there is no switching element (conventional) MOSトランジスタをスイッチング素子で配した場合のアレイ型機能素子の構成概観図(従来)を示す図Diagram showing an overview of the configuration of an array-type functional element (conventional) when MOS transistors are arranged as switching elements 本発明のスイッチング素子の構成概観図を示す図The figure which shows the structure outline figure of the switching element of this invention 本発明のアレイ型機能素子の構成概観図を示す図The figure which shows the structure outline figure of the array type functional element of this invention 本発明のスイッチング素子の電流-電圧特性を示す図The figure which shows the current-voltage characteristic of the switching element of this invention 本発明のスイッチング素子の電流-電圧特性を示す図The figure which shows the current-voltage characteristic of the switching element of this invention 本発明のスイッチング素子と不揮発メモリを機能素子として用いる場合の構成概略図を示す図The figure which shows the structure schematic in the case of using the switching element and non-volatile memory of this invention as a functional element 本発明のスイッチング素子と不揮発メモリを機能素子として用いる場合の動作説明図Operational explanatory diagram when using the switching element and nonvolatile memory of the present invention as a functional element 本発明のアレイ型機能素子の動作説明図Operation explanatory diagram of array type functional element of the present invention 本発明のアレイ型機能素子の動作説明図Operation explanatory diagram of array type functional element of the present invention 本発明のアレイ型機能素子の動作説明図Operation explanatory diagram of array type functional element of the present invention 本発明のスイッチング素子と機能素子からなるアレイ型機能素子の構成概略図Schematic configuration of array type functional element comprising switching element and functional element of the present invention 本発明のスイッチング素子と機能素子からなるアレイ型機能素子の構成概略図Schematic configuration of array type functional element comprising switching element and functional element of the present invention 本発明のアレイ型機能素子の作成方法を示す図The figure which shows the preparation method of the array type functional element of this invention 本発明のアレイ型機能素子の素子形状を示す図The figure which shows the element shape of the array type functional element of this invention 本発明のスイッチング素子の構成概略図Configuration schematic diagram of switching element of the present invention 本発明のアレイ型機能素子を示す図The figure which shows the array type functional element of this invention 本発明のスイッチング素子の電流−電圧特性を示す図The figure which shows the current-voltage characteristic of the switching element of this invention 本発明のアレイ型機能素子の出力検出動作説明図Output detection operation explanatory diagram of the array type functional element of the present invention

Claims (8)

少なくとも2つの電極にて、強相関電子系材料からなる層を挟んで構成され、その電流電圧特性に非線形特性が現れ、前記電極間に、電流あるいは電圧を印加することで、前記非線形特性が変化することを特徴とするスイッチング素子。 It is composed of at least two electrodes with a layer made of a strongly correlated electron system material. Non-linear characteristics appear in the current-voltage characteristics, and the non-linear characteristics change by applying current or voltage between the electrodes. A switching element. 少なくとも2つの電極にて、強相関電子系材料からなる層を挟んで構成される多層構造体を、少なくとも2つ以上多段に積層してなる多段構造体により構成され、その電流電圧特性に非線形特性が現れ、前記多段構造体を挟む前記電極間に、電流あるいは電圧を印加することで、前記電流あるいは前記電圧に対する前記非線形特性が変化することを特徴とするスイッチング素子。 A multilayer structure composed of at least two electrodes sandwiching a layer of strongly correlated electron system material, and a multilayer structure composed of at least two or more layers, and its current-voltage characteristics are non-linear. And the nonlinear characteristic with respect to the current or the voltage is changed by applying a current or a voltage between the electrodes sandwiching the multistage structure. 前記多段構造体のうち少なくとも1つの前記多層構造体が、電流あるいは電圧を印加することで、非線形特性が変化することを特徴とする請求項2記載のスイッチング素子。 3. The switching element according to claim 2, wherein at least one of the multi-stage structures has a nonlinear characteristic that is changed by applying a current or a voltage. 4. 前記非線形特性の変化において、電流乃至電圧を印加しない場合に、前記変化が不揮発に保たれていることを特徴とする請求項3記載のスイッチング素子。 4. The switching element according to claim 3, wherein in the change of the non-linear characteristic, the change is kept non-volatile when no current or voltage is applied. 前記強相関電子系材料が式:AxByOz(式中、Aはアルカリ金属(1A族元素)、アルカリ土類金属(2A族元素)、希土類元素、スカンジウム、またはイットリウム、鉛、ビスマス、タリウム、Bは1B族元素ないし8族元素のいずれか、または3A族元素、4A族元素、5A族元素、6A族元素、7A族元素のいずれかの遷移金属、Oは酸素)で表される結晶構造を有する物質であることを特徴とする請求項1ないし4のいずれかに記載のスイッチング素子。 The strongly correlated electron material is represented by the formula: A x B y O z (where A is an alkali metal (Group 1A element), alkaline earth metal (Group 2A element), rare earth element, scandium, yttrium, lead, bismuth , Thallium, and B are any of Group 1B elements to Group 8 elements, or 3A group elements, 4A group elements, 5A group elements, 6A group elements, 7A group element transition metals, and O is oxygen) 5. The switching element according to claim 1, wherein the switching element is a substance having a crystalline structure. 前記電流あるいは前記電圧の印加をパルスで行うことを特徴とする請求項1−5記載のスイッチング素子。 The switching element according to claim 1, wherein the current or the voltage is applied in pulses. 請求項1ないし6のいずれかに記載のスイッチング素子を、アレイ状に配置してなるアレイ型機能素子。 An array-type functional element comprising the switching elements according to claim 1 arranged in an array. 前記スイッチング素子をランダムアクセス選択用素子として用いることを特徴とする請求項7記載のアレイ型機能素子。
8. The array type functional element according to claim 7, wherein the switching element is used as a random access selection element.
JP2004134342A 2004-04-28 2004-04-28 Switching element and array type functional element using the same Expired - Lifetime JP4701427B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004134342A JP4701427B2 (en) 2004-04-28 2004-04-28 Switching element and array type functional element using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004134342A JP4701427B2 (en) 2004-04-28 2004-04-28 Switching element and array type functional element using the same

Publications (2)

Publication Number Publication Date
JP2005317787A true JP2005317787A (en) 2005-11-10
JP4701427B2 JP4701427B2 (en) 2011-06-15

Family

ID=35444885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004134342A Expired - Lifetime JP4701427B2 (en) 2004-04-28 2004-04-28 Switching element and array type functional element using the same

Country Status (1)

Country Link
JP (1) JP4701427B2 (en)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009011113A1 (en) * 2007-07-18 2009-01-22 Panasonic Corporation Current limiting element, memory device using current limiting element and method for manufacturing memory device
JP2009033188A (en) * 2006-11-17 2009-02-12 Panasonic Corp Method of manufacturing nonvolatile memory element
WO2009057211A1 (en) * 2007-10-31 2009-05-07 Fujitsu Microelectronics Limited Semiconductor device and its manufacturing method
JP2009218263A (en) * 2008-03-07 2009-09-24 Elpida Memory Inc Capacitor electrode, its manufacturing method, and semiconductor device
US7733684B2 (en) 2005-12-13 2010-06-08 Kabushiki Kaisha Toshiba Data read/write device
US7838877B2 (en) 2007-03-30 2010-11-23 Kabushiki Kaisha Toshiba Information recording and reproducing apparatus
US7995382B2 (en) 2007-06-12 2011-08-09 Kabushiki Kaisha Toshiba Information recording and reproducing apparatus
US8018761B2 (en) 2006-12-28 2011-09-13 Panasonic Corporation Resistance variable element, resistance variable memory apparatus, and resistance variable apparatus
US8023309B2 (en) 2007-10-12 2011-09-20 Panasonic Corporation Semiconductor memory device, method for fabricating the same and semiconductor switching device
US8188455B2 (en) 2007-06-12 2012-05-29 Kabushiki Kaisha Toshiba Information recording/reproducing device
US8258493B2 (en) 2006-11-20 2012-09-04 Panasonic Corporation Nonvolatile semiconductor memory apparatus and manufacturing method thereof
US8305797B2 (en) 2008-09-09 2012-11-06 Kabushiki Kaisha Toshiba Information recording/reproducing device
US8344345B2 (en) 2007-12-26 2013-01-01 Panasonic Corporation Nonvolatile semiconductor memory device having a resistance variable layer and manufacturing method thereof
JP2013197518A (en) * 2012-03-22 2013-09-30 Toshiba Corp Magnetic tunnel junction element and magnetic memory
KR101317755B1 (en) 2007-03-23 2013-10-11 삼성전자주식회사 Nonvolatile memory device having threshold switching resistor, memory array containing the memory device and method for manufacturing the array
GB2545264A (en) * 2015-12-11 2017-06-14 Advanced Risc Mach Ltd A storage array
CN108140665A (en) * 2015-09-30 2018-06-08 Arm有限公司 More impedances are associated with electronic switch structure
US20190058118A1 (en) * 2016-11-29 2019-02-21 Arm Limited Cem switching device
JP2020502720A (en) * 2016-10-28 2020-01-23 マイクロン テクノロジー,インク. Apparatus including memory cell and method of operating the same
US11074971B2 (en) 2015-11-04 2021-07-27 Micron Technology, Inc. Apparatuses and methods including memory and operation of same
US11482280B2 (en) 2016-08-08 2022-10-25 Micron Technology, Inc. Apparatuses including multi-level memory cells and methods of operation of same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11514150A (en) * 1995-10-24 1999-11-30 エナージー コンバーション デバイセス インコーポレイテッド Second layer phase change memory array on logic device
JP2002537627A (en) * 1999-02-17 2002-11-05 インターナショナル・ビジネス・マシーンズ・コーポレーション Microelectronic device for storing information and method thereof
JP2004047583A (en) * 2002-07-09 2004-02-12 Matsushita Electric Ind Co Ltd Magnetoresistance effect element, and magnetic head, magnetic memory, and magnetic recording equipment using the magnetoresistance effect element

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11514150A (en) * 1995-10-24 1999-11-30 エナージー コンバーション デバイセス インコーポレイテッド Second layer phase change memory array on logic device
JP2002537627A (en) * 1999-02-17 2002-11-05 インターナショナル・ビジネス・マシーンズ・コーポレーション Microelectronic device for storing information and method thereof
JP2004047583A (en) * 2002-07-09 2004-02-12 Matsushita Electric Ind Co Ltd Magnetoresistance effect element, and magnetic head, magnetic memory, and magnetic recording equipment using the magnetoresistance effect element

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7733684B2 (en) 2005-12-13 2010-06-08 Kabushiki Kaisha Toshiba Data read/write device
US7936587B2 (en) 2005-12-13 2011-05-03 Kabushiki Kaisha Toshiba Data read/write device
US8139398B2 (en) 2005-12-13 2012-03-20 Kabushiki Kaisha Toshiba Data read/write device
JP2009033188A (en) * 2006-11-17 2009-02-12 Panasonic Corp Method of manufacturing nonvolatile memory element
US9236381B2 (en) 2006-11-17 2016-01-12 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile memory element, nonvolatile memory apparatus, nonvolatile semiconductor apparatus, and method of manufacturing nonvolatile memory element
US8258493B2 (en) 2006-11-20 2012-09-04 Panasonic Corporation Nonvolatile semiconductor memory apparatus and manufacturing method thereof
US8559205B2 (en) 2006-11-20 2013-10-15 Panasonic Corporation Nonvolatile semiconductor memory apparatus and manufacturing method thereof
US8018761B2 (en) 2006-12-28 2011-09-13 Panasonic Corporation Resistance variable element, resistance variable memory apparatus, and resistance variable apparatus
KR101317755B1 (en) 2007-03-23 2013-10-11 삼성전자주식회사 Nonvolatile memory device having threshold switching resistor, memory array containing the memory device and method for manufacturing the array
US7838877B2 (en) 2007-03-30 2010-11-23 Kabushiki Kaisha Toshiba Information recording and reproducing apparatus
US7995382B2 (en) 2007-06-12 2011-08-09 Kabushiki Kaisha Toshiba Information recording and reproducing apparatus
US8188455B2 (en) 2007-06-12 2012-05-29 Kabushiki Kaisha Toshiba Information recording/reproducing device
JP5072967B2 (en) * 2007-07-18 2012-11-14 パナソニック株式会社 CURRENT LIMITING ELEMENT, MEMORY DEVICE USING SAME, AND METHOD FOR MANUFACTURING SAME
CN101755338B (en) * 2007-07-18 2012-10-10 松下电器产业株式会社 Current limiting element, memory device using current limiting element
US8295123B2 (en) 2007-07-18 2012-10-23 Panasonic Corporation Current rectifying element, memory device incorporating current rectifying element, and fabrication method thereof
WO2009011113A1 (en) * 2007-07-18 2009-01-22 Panasonic Corporation Current limiting element, memory device using current limiting element and method for manufacturing memory device
US8023309B2 (en) 2007-10-12 2011-09-20 Panasonic Corporation Semiconductor memory device, method for fabricating the same and semiconductor switching device
WO2009057211A1 (en) * 2007-10-31 2009-05-07 Fujitsu Microelectronics Limited Semiconductor device and its manufacturing method
US8344345B2 (en) 2007-12-26 2013-01-01 Panasonic Corporation Nonvolatile semiconductor memory device having a resistance variable layer and manufacturing method thereof
JP2009218263A (en) * 2008-03-07 2009-09-24 Elpida Memory Inc Capacitor electrode, its manufacturing method, and semiconductor device
US8305797B2 (en) 2008-09-09 2012-11-06 Kabushiki Kaisha Toshiba Information recording/reproducing device
JP2013197518A (en) * 2012-03-22 2013-09-30 Toshiba Corp Magnetic tunnel junction element and magnetic memory
CN108140665A (en) * 2015-09-30 2018-06-08 Arm有限公司 More impedances are associated with electronic switch structure
US11074971B2 (en) 2015-11-04 2021-07-27 Micron Technology, Inc. Apparatuses and methods including memory and operation of same
US11615844B2 (en) 2015-11-04 2023-03-28 Micron Technology, Inc. Apparatuses and methods including memory and operation of same
GB2545264A (en) * 2015-12-11 2017-06-14 Advanced Risc Mach Ltd A storage array
GB2545264B (en) * 2015-12-11 2020-01-15 Advanced Risc Mach Ltd A storage array
US10777273B2 (en) 2015-12-11 2020-09-15 Arm Ltd Cross-point storage array including correlated electron switches
US11482280B2 (en) 2016-08-08 2022-10-25 Micron Technology, Inc. Apparatuses including multi-level memory cells and methods of operation of same
US11798620B2 (en) 2016-08-08 2023-10-24 Micron Technology, Inc. Apparatuses including multi-level memory cells and methods of operation of same
JP2020502720A (en) * 2016-10-28 2020-01-23 マイクロン テクノロジー,インク. Apparatus including memory cell and method of operating the same
US20190058118A1 (en) * 2016-11-29 2019-02-21 Arm Limited Cem switching device
US10727406B2 (en) * 2016-11-29 2020-07-28 Arm Limited CEM switching device

Also Published As

Publication number Publication date
JP4701427B2 (en) 2011-06-15

Similar Documents

Publication Publication Date Title
JP4701427B2 (en) Switching element and array type functional element using the same
JP3583102B2 (en) Magnetic switching element and magnetic memory
US10115669B2 (en) High density nonvolatile memory cell unit array
JP4253225B2 (en) Magnetoresistive element and magnetic memory
US7119410B2 (en) Magneto-resistive effect element and magnetic memory
JP4504273B2 (en) Magnetoresistive element and magnetic memory
US9153306B2 (en) Tunnel magnetoresistive effect element and random access memory using same
JP2004179219A (en) Magnetic device and magnetic memory using the same
CN101834271B (en) Magnetoelectric random storage unit and storage with same
WO2004059745A1 (en) Magnetic switching device and magnetic memory
US7473612B2 (en) Method for fabricating a variable-resistance element including heating a RMCoO3 perovskite structure in an oxygen atmosphere
JP2007201059A (en) Magnetic element, magnetic recording equipment, and writing method
US6594120B2 (en) Magnetoresistive element and magnetic memory element and magnetic head using the same
US12131252B2 (en) Neuromorphic device
JP2006086476A (en) Magnetic recording element and magnetic recording apparatus
US20050122828A1 (en) Magnetic switching device and memory using the same
JP2001339110A (en) Magnetism control element, magnetic component using the same and memory device
JP3795346B2 (en) Magnetoresistive element, magnetic memory element and magnetic head using the same
KR102299928B1 (en) Memory device comprising selector electrode and memory array
RU2790040C2 (en) Non-volatile memory cell
JP2005129908A (en) Magnetic switching element and memory device using it

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070227

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110216

R150 Certificate of patent or registration of utility model

Ref document number: 4701427

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term